JP2000340814A - Manufacture of thin-film solar cell module - Google Patents

Manufacture of thin-film solar cell module

Info

Publication number
JP2000340814A
JP2000340814A JP11307039A JP30703999A JP2000340814A JP 2000340814 A JP2000340814 A JP 2000340814A JP 11307039 A JP11307039 A JP 11307039A JP 30703999 A JP30703999 A JP 30703999A JP 2000340814 A JP2000340814 A JP 2000340814A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode layer
solar cell
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11307039A
Other languages
Japanese (ja)
Other versions
JP4440389B2 (en
Inventor
Masataka Kondo
正隆 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP30703999A priority Critical patent/JP4440389B2/en
Publication of JP2000340814A publication Critical patent/JP2000340814A/en
Application granted granted Critical
Publication of JP4440389B2 publication Critical patent/JP4440389B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a method of manufacturing a thin-film solar cell module with high efficiency by reducing an unnecessary current pass at the exposed surface of a semiconductor, which is removed at the same time of scribing a second electrode layer. SOLUTION: This method consists following steps: a step of removing the part of a first electrode layer formed on a substrate 1 and dividing the first electrode layer corresponding to a plurality of unit elements, a step of forming a semiconductor layer 4 on the first electrode layer 1, a step of removing a part of the semiconductor layer and providing connecting openings to the first electrode layer on the semiconductor layer corresponding to the plurality of unit elements, a step of forming a second electrode layer 6 on the semiconductor layer, a step of removing a part of the second electrode layer and the semiconductor layer in the vicinity of the connection openings and dividing the second electrode layer and the semiconductor layer corresponding to the plurality of the unit elements, a step of exposing the ends of the semiconductor layer by removing residues on the second electrode layer and the semiconductor layer, and a step of heat-treating at 130 deg.C or higher.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上に複数の単
位素子が形成された集積化薄膜太陽電池モジュールの製
造方法に関し、第2電極を部分的に除去して複数の単位
素子に分割する工程で発生する欠陥の除去および半導体
層と第2電極との接触界面を改善することにより高効率
の集積化薄膜太陽電池の実現に寄与するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an integrated thin-film solar cell module having a plurality of unit elements formed on a substrate, and to partially divide the second electrode into a plurality of unit elements. Removal of defects generated in the process and improvement of the contact interface between the semiconductor layer and the second electrode contribute to realization of a highly efficient integrated thin-film solar cell.

【0002】[0002]

【従来の技術】近年、太陽光のエネルギーを直接電気エ
ネルギーに変換する太陽電池が本格的に普及し始めてい
る。すでに、単結晶シリコンや多結晶シリコン等を用い
た結晶系太陽電池は、屋外の電力用太陽電池として実用
化されている。これに対して、非晶質シリコン等を用い
た薄膜太陽電池は、原材料が少なくて済むために低コス
ト太陽電池として注目されているが、総じてまだ開発段
階にある。薄膜太陽電池については、すでに普及してい
る電卓等の民生機器の電源用途での実績をもとに、屋外
用途へと発展させるために研究開発が進められている。
2. Description of the Related Art In recent years, solar cells for directly converting solar energy into electric energy have begun to be widely used. Already, crystalline solar cells using single crystal silicon, polycrystalline silicon, or the like have been put to practical use as outdoor power solar cells. On the other hand, a thin-film solar cell using amorphous silicon or the like has attracted attention as a low-cost solar cell because of a small amount of raw materials, but is still in a development stage as a whole. Research and development of thin-film solar cells are being pursued in order to develop them into outdoor applications based on the results of power supply applications for consumer devices such as calculators that have already become widespread.

【0003】薄膜太陽電池は、従来の薄膜デバイスと同
様に、CVDやスパッタリングなどを用いた薄膜の堆積
とパターニングを繰り返して、所望の構造を構築する。
通常は一枚の基板上に複数の単位素子が直列に接続され
た集積化構造が採用される。屋外用途のための電力用太
陽電池では、その基板サイズは例えば400×800
(mm)を超える大面積となる。
[0003] A thin-film solar cell constructs a desired structure by repeating deposition and patterning of a thin film using CVD, sputtering, or the like, similarly to a conventional thin-film device.
Usually, an integrated structure in which a plurality of unit elements are connected in series on one substrate is adopted. In a power solar cell for outdoor use, its substrate size is, for example, 400 × 800.
(Mm).

【0004】図1は薄膜太陽電池の構造を示す断面図で
ある。図2は薄膜太陽電池を概略的に示す平面図であ
る。ガラス基板1上に、第1電極層2、アモルフアスシ
リコン等からなる半導体層4、および第2電極層6が順
次積層されている。これらの各層は複数の単位素子11
に対応するように分割されている。第2電極層6と第1
電極層2とは、半導体層4に設けられた接続用開口部
(スクライブライン)5を通して接続され、互いに隣り
合う単位素子11が直列に接続されている。
FIG. 1 is a sectional view showing the structure of a thin-film solar cell. FIG. 2 is a plan view schematically showing a thin-film solar cell. On a glass substrate 1, a first electrode layer 2, a semiconductor layer 4 made of amorphous silicon or the like, and a second electrode layer 6 are sequentially laminated. Each of these layers includes a plurality of unit elements 11.
Has been divided to correspond to. The second electrode layer 6 and the first
The electrode layer 2 is connected through a connection opening (scribe line) 5 provided in the semiconductor layer 4, and adjacent unit elements 11 are connected in series.

【0005】第1電極層5としては、酸化錫(Sn
2)、酸化亜鉛(ZnO)、酸化インジウム錫(IT
O)等の透明導電性酸化物が用いられる。第2電極層1
3としては、アルミニウム(Al)、銀(Ag)、クロ
ム(Cr)等の金属膜が用いられる。
The first electrode layer 5 is made of tin oxide (Sn)
O 2 ), zinc oxide (ZnO), indium tin oxide (IT
O) or another transparent conductive oxide is used. Second electrode layer 1
As 3, a metal film of aluminum (Al), silver (Ag), chromium (Cr), or the like is used.

【0006】このような集積化薄膜太陽電池は、以下の
ような方法で作製される。ガラス基板1に、第1電極層
2として、SnO2、ZnO、ITO等の透明導電性酸
化物を堆積する。第1電極層2をスクライブライン3の
位置でレーザースクライブして、複数の単位素子(発電
領域)に対応させて分離する。レーザースクライブによ
り発生した溶断残滓を除去するために洗浄する。第1電
極層2上に、プラズマCVD法により、pin接合溝造
を有する非晶質シリコンからなる半導体層4を堆積す
る。この半導体層4の一部を、第1電極層2のスクライ
ブライン3から数十μm〜百数十μm離れたスクライブ
ライン5の位置でレーザースクライブする。このスクラ
イブライン5は第2電極層と第1電極層との接続用開口
部となる。半導体層4上に、第2電極層6として、A
l、Ag、Cr等の金属膜を単層または複層に堆積す
る。第2電極層6の一部を、半導体層4のスクライブラ
イン5から数十μm〜百数十μm離れたスクライブライ
ン7の位置でレーザースクライブする。この際、スクラ
イブライン7の位置では、第2電極層6とその下の半導
体層4が同時に除去される。このようにして、複数の単
位素子が直列に接続されて集積化された薄膜太陽電池セ
ルが完成する。
[0006] Such an integrated thin-film solar cell is manufactured by the following method. A transparent conductive oxide such as SnO 2 , ZnO, or ITO is deposited as a first electrode layer 2 on a glass substrate 1. The first electrode layer 2 is laser scribed at the position of the scribe line 3 to be separated corresponding to a plurality of unit elements (power generation regions). Washing is performed to remove fusing residue generated by laser scribing. On the first electrode layer 2, a semiconductor layer 4 made of amorphous silicon having a pin junction groove is deposited by a plasma CVD method. A part of the semiconductor layer 4 is laser-scribed at a position of a scribe line 5 which is apart from the scribe line 3 of the first electrode layer 2 by several tens μm to one hundred and several tens μm. This scribe line 5 becomes an opening for connection between the second electrode layer and the first electrode layer. On the semiconductor layer 4, as the second electrode layer 6, A
A metal film of 1, Ag, Cr or the like is deposited in a single layer or a plurality of layers. A part of the second electrode layer 6 is laser scribed at a position of a scribe line 7 separated from the scribe line 5 of the semiconductor layer 4 by several tens μm to one hundred and several tens μm. At this time, at the position of the scribe line 7, the second electrode layer 6 and the semiconductor layer 4 thereunder are simultaneously removed. In this way, a thin film solar cell in which a plurality of unit elements are connected in series and integrated is completed.

【0007】この薄膜太陽電池セルの裏面に、例えばE
VA等の熱硬化性樹脂からなる充填材、およびフッ素樹
脂(たとえば、デュポン社製テドラー)などからなる保
護フィルムを積層し、真空ラミネート法等で封止する。
その後、薄膜太陽電池セルの周囲にフレーム等をつける
ことで薄膜太陽電池モジュールが完成する。
[0007] For example, E
A filler made of a thermosetting resin such as VA and a protective film made of a fluororesin (for example, Tedlar manufactured by DuPont) are laminated and sealed by a vacuum laminating method or the like.
Then, a thin-film solar cell module is completed by attaching a frame etc. around the thin-film solar cell.

【0008】ところで、従来の集積化薄膜太陽電池は、
その出力特性のうち特に曲線因子 (FF値)が低いこ
とが課題になっていた。集積化薄膜太陽電池の製造にお
いては、特性の向上のために、第1および第2の電極層
2、6の膜厚や、半導体層4の膜質等、プロセス条件の
最適化が図られる。ところが、基板が大面積になると、
プロセス条件を最適化するための実験が煩雑となる。そ
こで、先行実験として簡易プロセスで小面積の薄膜太陽
電池を作製して特性を評価し、最適なプロセス条件を決
定し、得られた最適条件を大面積の薄膜太陽電池の製造
工程に適用する。
Meanwhile, a conventional integrated thin film solar cell is
The problem was that the fill factor (FF value) of the output characteristics was particularly low. In the manufacture of the integrated thin-film solar cell, optimization of process conditions such as the film thickness of the first and second electrode layers 2 and 6 and the film quality of the semiconductor layer 4 are performed in order to improve characteristics. However, when the substrate has a large area,
Experiments for optimizing process conditions are complicated. Therefore, as a preliminary experiment, a thin-film solar cell having a small area is manufactured by a simple process, the characteristics are evaluated, optimal process conditions are determined, and the obtained optimal conditions are applied to a manufacturing process of a large-area thin-film solar cell.

【0009】しかし、小面積の薄膜太陽電池の製造に最
適なプロセス条件を、そのまま大面積の薄膜太陽電池の
製造プロセスに適用したとしても、先行実験どおりの良
好な結果が得られずにFF値が低下することが多い。従
って、大面積の集積化薄膜太陽電池においては、変換効
率の向上のために、上述したFF値の改善が必要不可欠
かつ急務となっている。
However, even if the optimum process conditions for manufacturing a small-area thin-film solar cell are directly applied to the manufacturing process of a large-area thin-film solar cell, good results as in the previous experiment cannot be obtained, and the FF value cannot be obtained. Often decreases. Therefore, in a large-area integrated thin-film solar cell, the improvement of the FF value described above is indispensable and urgent in order to improve the conversion efficiency.

【0010】本発明者が検討した結果、薄膜太陽電池の
FF値の低下には、2つの原因が考えられる。第1の原
因は、半導体層4と第2電極層6との界面が劣悪である
ことである。この原因に対しては、特開平9−8337
に開示されているように、半導体層上に導電体層を形成
して、半導体層のスクライブ後の洗浄工程における自然
酸化膜の形成を防止することで解決できる。第2の原因
は、第2電極層の一部をスクライブする際に同時に除去
される半導体層の部分において短絡または導通が生じる
ことである。すなわち、第2電極層のスクライブライン
の位置では、第2電極層と第1電極層との間に半導体の
新規な表面が現れた状態になっている。半導体の新規表
面は不安定であるため、僅かの不純物が付着しても電気
抵抗が下がり、第2電極層と第1電極層との短絡または
導通の原因となる。
As a result of the study by the present inventor, two causes are considered to be the decrease in the FF value of the thin-film solar cell. The first cause is that the interface between the semiconductor layer 4 and the second electrode layer 6 is poor. The cause is described in Japanese Patent Laid-Open No. 9-8337.
The problem can be solved by forming a conductor layer on a semiconductor layer and preventing formation of a natural oxide film in a cleaning step after scribing the semiconductor layer, as disclosed in US Pat. A second cause is that a short circuit or conduction occurs in a part of the semiconductor layer which is removed at the same time as the part of the second electrode layer is scribed. That is, at the position of the scribe line of the second electrode layer, a new surface of the semiconductor appears between the second electrode layer and the first electrode layer. Since the new surface of the semiconductor is unstable, even if a small amount of impurity adheres, the electric resistance is lowered, which causes a short circuit or conduction between the second electrode layer and the first electrode layer.

【0011】そこで、本発明者は、第2の原因による問
題を解決するために、公知の方法を適用することを検討
した。しかし、以下に示すように、これらの方法では問
題を解決することが困難であることが判明した。
Therefore, the present inventor has studied applying a known method to solve the problem caused by the second cause. However, as described below, it has been found that these methods are difficult to solve the problem.

【0012】例えば、特開昭61−198685号は、
酸化性雰囲気中でレーザビームを照射することにより半
導体層をスクライブして分離することを開示している。
本発明者は、この方法を第2電極層のスクライブに応用
して半導体層の露出面を酸化することを検討した。しか
し、大面積の基板を酸化性雰囲気中に保持することは困
難である。しかも、レーザビームを照射した際に高熱が
局所的に発生して発火するおそれがあり危険ですらあ
る。
For example, JP-A-61-198685 discloses that
It discloses that a semiconductor layer is scribed and separated by irradiation with a laser beam in an oxidizing atmosphere.
The present inventors have studied applying this method to scribe the second electrode layer to oxidize the exposed surface of the semiconductor layer. However, it is difficult to keep a large area substrate in an oxidizing atmosphere. Moreover, when the laser beam is irradiated, high heat may be locally generated and cause ignition, which is even dangerous.

【0013】同様な技術として、特開昭61−1567
75号には、基板上に金属電極、半導体層、透明電極が
積層された構造のアモルファス太陽電池を加熱水蒸気雰
囲気でレーザーにより加工して分離し、分離後に150
〜300℃の温度で加熱処理することを開示している。
この方法では、非晶質半導体層の結晶化を防止するため
に、レーザーにより加工時に加熱水蒸気を吹き付けてい
る。しかし、この方法では、基板が加熱されて膨張する
ので、レーザーによる加工精度が著しく低下することが
判明した。また、気体を吹き付けても加工部分の残滓を
除去するのは困難であり、高速加工においては特に困難
になる。この場合、加工面を完全に完全に露出させるこ
とができなくなる。
A similar technique is disclosed in Japanese Patent Application Laid-Open No. 61-1567.
No. 75 discloses that an amorphous solar cell having a structure in which a metal electrode, a semiconductor layer, and a transparent electrode are laminated on a substrate is separated by processing with a laser in a heated steam atmosphere, and after separation,
It discloses that heat treatment is performed at a temperature of about 300 ° C.
In this method, in order to prevent crystallization of the amorphous semiconductor layer, heated steam is blown by a laser during processing. However, it has been found that in this method, since the substrate is heated and expanded, the processing accuracy by the laser is significantly reduced. Further, it is difficult to remove the residue of the processed portion even if the gas is blown, which is particularly difficult in high-speed processing. In this case, the processed surface cannot be completely and completely exposed.

【0014】また、特開昭61−280679は、第1
電極層上の、第2電極層のスクライブラインに対応する
領域に、半導体層より厚い絶縁断熱層を形成する方法を
開示している。この方法では、第2電極層およびその下
の半導体層をスクライブした際に、半導体層の下に絶縁
断熱層があるため、第1および第2の電極層の間に半導
体層の断面が現れることがない。しかし、絶縁断熱層を
形成するので、その分だけ発電できる素子の面積が減少
する。しかも、大面積の素子に対応して精度良く絶縁断
熱層を形成することは困難である。
Japanese Patent Application Laid-Open No. Sho 61-280679 describes the first
A method of forming an insulating heat-insulating layer thicker than a semiconductor layer in a region on an electrode layer corresponding to a scribe line of a second electrode layer is disclosed. According to this method, when the second electrode layer and the semiconductor layer therebelow are scribed, a section of the semiconductor layer appears between the first and second electrode layers because the insulating and heat-insulating layer exists below the semiconductor layer. There is no. However, since the insulating heat insulating layer is formed, the area of the element capable of generating power is reduced by that much. Moreover, it is difficult to accurately form an insulating and heat-insulating layer corresponding to a large-area element.

【0015】上記のほかに、特開昭60−85574
は、第2電極のスクライビング工程において第2電極が
シリコンと合金を形成するため導通が生じるという誤っ
た認識に基づき、第2電極としてCrまたはNiを用い
ることを開示している。しかし、このような方法ではF
F値の低下という問題を解決できないことは明らかであ
る。
[0015] In addition to the above, JP-A-60-85574
Discloses the use of Cr or Ni as the second electrode based on the erroneous recognition that the second electrode forms an alloy with silicon in the scribing step of the second electrode, thereby causing conduction. However, in such a method, F
Obviously, the problem of a decrease in the F value cannot be solved.

【0016】他にFF値の低下を回復する手段として、
例えば米国特許4,371,738号にはアニールする
技術が開示されている。しかし、この技術は水素化アモ
ルファスシリコンに光を照射したことにより発生した半
導体内部の欠陥がアニールにより消滅するという、ステ
ーブラー・ロンスキー効果を説明したものであり、製造
時の第2電極層のスクライブに起因するFF値の低下を
解決できない。
As another means for recovering the decrease of the FF value,
For example, US Pat. No. 4,371,738 discloses an annealing technique. However, this technique describes the Staveler-Lonski effect, in which defects inside a semiconductor generated by irradiating hydrogenated amorphous silicon with light are eliminated by annealing. Cannot reduce the decrease in the FF value caused by the above.

【0017】[0017]

【発明が解決しようとする課題】本発明の目的は、第2
電極層のスクライブと同時に除去される半導体の露出面
での不要な電流パスを低減して、効率の高い薄膜太陽電
池モジュールを製造できる方法を提供することにある。
SUMMARY OF THE INVENTION The object of the present invention is to
An object of the present invention is to provide a method capable of manufacturing an efficient thin-film solar cell module by reducing unnecessary current paths on an exposed surface of a semiconductor which is removed at the same time as scribe of an electrode layer.

【0018】[0018]

【課題を解決するための手段】本発明の薄膜太陽電池モ
ジュールの製造方法は、基板と、基板上で直列に接続さ
れた複数の単位素子とを有し、各単位素子が基板上に積
層された第1電極層、半導体層および第2電極層を含む
薄膜太陽電池モジュールを製造する方法であって、基板
上に形成された第1電極層の一部を除去し、複数の単位
素子に対応して、第1電極層を分割する工程と、第1電
極層上に半導体層を形成する工程と、半導体層の一部を
除去し、複数の単位素子に対応して、半導体層に第1電
極層との接続用開口部を設ける工程と、半導体層上に第
2電極層を形成する工程と、接続用開口部の近傍におい
て第2電極層および半導体層の一部を除去し、複数の単
位素子に対応して、第2電極層および半導体層を分割す
る工程と、第2電極層および半導体層の残滓を除くこと
により半導体層の端部を露出させる工程と、130℃以
上の温度で熱処理する工程とを具備したことを特徴とす
る。
A method of manufacturing a thin-film solar cell module according to the present invention has a substrate and a plurality of unit elements connected in series on the substrate, and each unit element is laminated on the substrate. A method for manufacturing a thin-film solar cell module including a first electrode layer, a semiconductor layer and a second electrode layer, the method comprising removing a part of the first electrode layer formed on a substrate and supporting a plurality of unit elements. And a step of dividing the first electrode layer, a step of forming a semiconductor layer on the first electrode layer, and removing a part of the semiconductor layer. Providing a connection opening with the electrode layer, forming a second electrode layer on the semiconductor layer, removing a part of the second electrode layer and the semiconductor layer in the vicinity of the connection opening, A step of dividing the second electrode layer and the semiconductor layer corresponding to the unit element; A step of exposing the end portion of the semiconductor layer by removing residues of the layer and the semiconductor layer, characterized by comprising a step of heat treatment at 130 ° C. or higher.

【0019】本発明において、第1電極、半導体層、お
よび第2電極の一部を除去するには、レーザービームを
照射する。レーザービームの照射は室温付近、具体的に
は室温±10℃で行われる。
In the present invention, a laser beam is applied to remove the first electrode, the semiconductor layer, and a part of the second electrode. Irradiation with a laser beam is performed at around room temperature, specifically at room temperature ± 10 ° C.

【0020】[0020]

【発明の実施の形態】上述したように第2電極層のレー
ザースクライブ時にはその下の半導体層も除去されるた
め、第2電極層、半導体の新規な表面、および第1電極
層が現れた部分ができる。そして、半導体の新規表面は
不安定であるため、僅かの不純物が付着しても電気抵抗
が下がり、この領域において短絡または導通が生じるこ
とがある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, since the semiconductor layer under the second electrode layer is also removed at the time of laser scribing, the second electrode layer, a new surface of the semiconductor, and the portion where the first electrode layer appears. Can be. Since the new surface of the semiconductor is unstable, even if a small amount of impurity adheres, the electric resistance is reduced, and a short circuit or conduction may occur in this region.

【0021】ところで、半導体の表面には大気などの雰
囲気において自然酸化膜が生じることが知られている。
この自然酸化膜の生成は活性化過程であり、加熱により
急速に進行する。本発明はこのことを利用しており、第
2電極層および半導体層の分割後に、130℃以上、好
ましくは150℃以上の温度で熱処理することにより、
半導体の新規表面を不導体化し、半導体を通しての第1
−第2の電極層間の導通をなくすることができる。
It is known that a natural oxide film is formed on the surface of a semiconductor in an atmosphere such as the air.
The formation of this natural oxide film is an activation process, and proceeds rapidly by heating. The present invention utilizes this fact, and heat-treats at a temperature of 130 ° C. or higher, preferably 150 ° C. or higher after the division of the second electrode layer and the semiconductor layer.
The new surface of semiconductor is made nonconductive, and the first through semiconductor
-The conduction between the second electrode layers can be eliminated.

【0022】なお、本発明においては、レーザースクラ
イブは、基板の熱膨張による加工精度の低下を避けるた
めに、室温付近で行われるので、レーザースクライブ時
に半導体の新規表面が不導体化することはない。
In the present invention, laser scribing is performed at around room temperature in order to avoid a reduction in processing accuracy due to thermal expansion of the substrate, so that the new surface of the semiconductor does not become nonconductive during laser scribing. .

【0023】本発明に係る熱処理の効果を確実に得るに
は、熱処理をする時点で第2電極層および半導体層のス
クライブ溝において半導体層の端面を露出させる必要が
ある。これは、単に第2電極層および半導体層をレーザ
ーで分割するだけでは、スクライブ溝に第2電極層およ
び半導体層の残滓が存在して半導体層の端面を遮蔽する
ので、その部分に対する熱処理の効果が著しく低下する
ためである。したがって、熱処理前に第2電極層および
半導体層の残滓を除去することが必要である。残滓を除
去する方法としては、エアーの吹き付けよりも、水など
の液体中での超音波洗浄や加圧水の吹き付けが有効であ
る。
In order to reliably obtain the effect of the heat treatment according to the present invention, it is necessary to expose the end face of the semiconductor layer in the scribe groove of the second electrode layer and the semiconductor layer at the time of the heat treatment. This is because if the second electrode layer and the semiconductor layer are simply divided by a laser, residues of the second electrode layer and the semiconductor layer are present in the scribe grooves to shield the end faces of the semiconductor layer. Is significantly reduced. Therefore, it is necessary to remove residues of the second electrode layer and the semiconductor layer before the heat treatment. As a method of removing the residue, ultrasonic cleaning in a liquid such as water or blowing of pressurized water is more effective than blowing of air.

【0024】本発明の熱処理は、例えばオーブン等を用
い、大気中で実施することができる。熱処理は、たとえ
ば150℃にて20分以上、または160℃にて15分
以上行う。なお、熱処理は、130℃以上、好ましくは
140℃以上、より好ましくは150℃以上、半導体層
の形成温度未満の任意の温度で実施できる。この熱処理
は、半導体の新規表面を不導体化するのに十分な時間だ
け行えばよいので、任意の温度における熱処理時間は、
以下のようにして決定することができる。すなわち、横
軸を絶対温度の逆数、縦軸を時間の逆数の対数として、
150℃、20分の条件に対応する点と、160℃、1
5分の条件に対応する点とを結ぶ直線(アレニウスプロ
ット)を作成する。この結果に基づき、熱処理時間は所
定の熱処理温度における上記の直線上の時間以上の時間
に決定される。
The heat treatment of the present invention can be performed in the atmosphere using, for example, an oven. The heat treatment is performed, for example, at 150 ° C. for 20 minutes or more, or at 160 ° C. for 15 minutes or more. Note that the heat treatment can be performed at 130 ° C. or higher, preferably 140 ° C. or higher, more preferably 150 ° C. or higher, and at any temperature lower than the semiconductor layer formation temperature. This heat treatment only needs to be performed for a time sufficient to make the new surface of the semiconductor nonconductive, so that the heat treatment time at any temperature is
It can be determined as follows. That is, the horizontal axis is the reciprocal of the absolute temperature, the vertical axis is the logarithm of the reciprocal of time,
A point corresponding to a condition of 150 ° C. for 20 minutes,
A straight line (Arrhenius plot) connecting the points corresponding to the 5-minute condition is created. Based on this result, the heat treatment time is determined to be equal to or longer than the above-mentioned linear time at a predetermined heat treatment temperature.

【0025】熱処理の時期は、第2電極および半導体層
を分離加工した後であれば、特に限定されない。また、
熱処理は、半導体層の端面を酸化するだけの酸化剤(酸
素など)が存在する環境であれば実施できる。
The time of the heat treatment is not particularly limited as long as it is after the second electrode and the semiconductor layer are separated and processed. Also,
The heat treatment can be performed in an environment in which an oxidizing agent (such as oxygen) only oxidizes the end surface of the semiconductor layer.

【0026】したがって、本発明の熱処理工程は、太陽
電池モジュールの裏面における充填材樹脂および保護フ
ィルムをラミネートして封止する工程と同時に行っても
よい。特に、充填材がEVAである場合は、重合開始剤
として過酸化物が用いられているので、真空ラミネート
であっても酸化が促進される。この処理においても、熱
処理時間は充填材樹脂の硬化時間ではなく、熱処理効果
が十分発揮できる時間に設定する必要がある。具体的に
は、ファーストキュアと呼ばれるEVAは150℃、2
分で硬化するが、本発明に係る熱処理は約20分以上行
う必要がある。ただし、市販されているEVAを用い
て、本発明に係る熱処理を長時間行うと、分解などの好
ましくない現象が起こる可能性があるため、実際には封
止とアニールとを別工程で行うのが好ましい。
Therefore, the heat treatment step of the present invention may be performed simultaneously with the step of laminating and sealing the filler resin and the protective film on the back surface of the solar cell module. In particular, when the filler is EVA, oxidation is promoted even in vacuum lamination because peroxide is used as a polymerization initiator. Also in this treatment, the heat treatment time needs to be set to a time at which the heat treatment effect can be sufficiently exhibited, not the curing time of the filler resin. Specifically, EVA called first cure is 150 ° C., 2
The heat treatment according to the present invention needs to be performed for about 20 minutes or more. However, if the heat treatment according to the present invention is performed for a long time using commercially available EVA, undesired phenomena such as decomposition may occur. Therefore, the sealing and annealing are actually performed in separate steps. Is preferred.

【0027】なお、太陽電池モジュールの製造プロセス
中に、単位素子に逆バイアス電圧を印加して半導体層の
欠陥を除去する工程に組み込む場合、逆バイアス処理の
前に本発明の熱処理を行うことが好ましい。これは以下
のような理由による。すなわち、第2電極層および半導
体層のスクライブ時に発生した欠陥は、線状に発生して
いることが多い。逆バイアス処理は点状の欠陥を除去す
るには適しているが、線状の欠陥を補修することは困難
である。したがって、本発明の熱処理により第2電極層
および半導体層を除去した領域に生じた導通または短絡
欠陥を除去した後に、逆バイアス処理を行うことが好ま
しい。
In the case where a reverse bias voltage is applied to a unit element during a manufacturing process of a solar cell module to incorporate a process of removing defects in a semiconductor layer, the heat treatment of the present invention may be performed before the reverse bias treatment. preferable. This is for the following reasons. That is, defects that occur during scribing of the second electrode layer and the semiconductor layer often occur linearly. The reverse bias treatment is suitable for removing point-like defects, but it is difficult to repair linear defects. Therefore, it is preferable to perform the reverse bias treatment after removing the conduction or short-circuit defect generated in the region from which the second electrode layer and the semiconductor layer have been removed by the heat treatment of the present invention.

【0028】[0028]

【実施例】以下、本発明の実施例について説明する。Embodiments of the present invention will be described below.

【0029】実施例 図1に示される太陽電池モジュールを以下のようにして
製造した。
Example A solar cell module shown in FIG. 1 was manufactured as follows.

【0030】面積92cm×46cm、厚さ4mmのソ
ーダーライムガラスからなるガラス基板1上に、熱CV
D法により酸化錫膜(厚さ8000オングストローム)
2を形成した。この酸化錫膜2を室温(25℃)でレー
ザースクライバーによりスクライブライン3の位置で分
割し、複数の単位素子に対応する透明電極とした。具体
的には、基板1をX−Yテーブル上にセットし、Qスイ
ッチYAGレーザーを用いて、波長532nmの第2高
調波を、周波数3kHz、平均出力500nw、パルス
幅10nsecの条件で照射した。分離幅(スクライブ
ライン3の幅)を50μm、単位素子を構成するストリ
ングの幅を約10mmに設定した。その後、レーザース
クライブにより発生した溶断残滓を除去するために洗浄
した。
On a glass substrate 1 made of soda-lime glass having an area of 92 cm × 46 cm and a thickness of 4 mm, heat CV was applied.
Tin oxide film (8000 angstrom thick) by Method D
2 was formed. This tin oxide film 2 was divided at a scribe line 3 by a laser scriber at room temperature (25 ° C.) to obtain transparent electrodes corresponding to a plurality of unit elements. Specifically, the substrate 1 was set on an XY table, and a second harmonic having a wavelength of 532 nm was irradiated using a Q-switched YAG laser under the conditions of a frequency of 3 kHz, an average output of 500 nw, and a pulse width of 10 nsec. The separation width (the width of the scribe line 3) was set to 50 μm, and the width of the string constituting the unit element was set to about 10 mm. Thereafter, cleaning was performed to remove the fusing residue generated by laser scribing.

【0031】上記の基板1をマルチチャンバーのプラズ
マCVD装置に入れ、200℃でプラズマCVDを行
い、パターニングされた酸化錫膜2上にa−Si層4を
形成した。このa−Si層4は、p型a−SiC:H
層、i型a−Si:H層、およびn型微結晶Si:H層
からなり、pin接合を形成している。これらの各半導
体層の製膜条件は以下の通りであった。
The substrate 1 was placed in a multi-chamber plasma CVD apparatus, and plasma CVD was performed at 200 ° C. to form an a-Si layer 4 on the patterned tin oxide film 2. This a-Si layer 4 is made of p-type a-SiC: H
Layer, an i-type a-Si: H layer, and an n-type microcrystalline Si: H layer, forming a pin junction. The film forming conditions for each of these semiconductor layers were as follows.

【0032】p型a−SiC:H層は、SiH4を流量
100sccm、水素で1000ppmに希釈されたB
26を流量2000sccm、炭素合金化のためのCH
4を流量30sccmで、それぞれ供給して、圧力を1
torrに設定した後、200Wのパワーを投入してプ
ラズマを発生させることにより製膜した。
The p-type a-SiC: H layer is formed by mixing SiH 4 at a flow rate of 100 sccm and B diluted to 1000 ppm with hydrogen.
2 H 6 flow rate 2000 sccm, CH for carbon alloying
4 at a flow rate of 30 sccm and a pressure of 1
After setting to torr, a film was formed by applying a power of 200 W to generate plasma.

【0033】i型a−Si:H層は、SiH4を流量5
00sccmで供給して圧力を0.5torrに設定し
た後、500Wのパワーを投入してプラズマを発生させ
ることにより製膜した。
The i-type a-Si: H layer has a flow rate of SiH 4 of 5
After supplying at 00 sccm and setting the pressure to 0.5 torr, a film was formed by applying a power of 500 W to generate plasma.

【0034】n型微結晶Si:H層は、SiH4を流量
100sccm、水素で1000ppmに希釈されたP
3を流量2000sccmで、それぞれ供給して、圧
力を1torrに設定した後、3kWのパワーを投入し
てプラズマを発生させることにより製膜した。
The n-type microcrystalline Si: H layer is made of PH diluted with hydrogen to 1000 ppm with a flow rate of 100 sccm of SiH 4.
H 3 was supplied at a flow rate of 2000 sccm, and the pressure was set to 1 torr. Then, a power of 3 kW was applied to generate plasma to form a film.

【0035】この際、p型a−SiC:H層の厚さが1
50オングストローム、i型a−Si:H層の厚さが3
200オングストローム、n型微結晶Si:H層が30
0オングストロームとなるように、製膜時間を調整し
た。
At this time, the thickness of the p-type a-SiC: H layer is 1
50 Å, thickness of i-type a-Si: H layer is 3
200 Å, n-type microcrystalline Si: H layer of 30
The film forming time was adjusted so as to be 0 Å.

【0036】基板1をプラズマCVD装置から取り出
し、上記の各層からなるa−Si層4を室温(25℃)
でレーザースクライバーによりパターニングした。この
際、a−Si層4のスクライブライン5は酸化錫層2の
スクライブラインから100μmずらした。具体的に
は、基板1をX−Yテーブル上にセットし、Qスイッチ
YAGレーザーを用いて、波長532nmの第2高調波
を、周波数3kHz、平均出力500nw、パルス幅1
0nsecの条件で照射した。なお、レーザービームの
焦点位置をずらすことで分離幅を100μmに設定し
た。再度洗浄して溶断残滓を除いた。
The substrate 1 is taken out of the plasma CVD apparatus, and the a-Si layer 4 composed of the above layers is formed at room temperature (25 ° C.).
Was patterned by a laser scriber. At this time, the scribe line 5 of the a-Si layer 4 was shifted by 100 μm from the scribe line of the tin oxide layer 2. Specifically, the substrate 1 is set on an XY table, and the second harmonic having a wavelength of 532 nm is converted to a frequency of 3 kHz, an average output of 500 nw, and a pulse width of 1 using a Q-switched YAG laser.
Irradiation was performed at 0 nsec. The separation width was set to 100 μm by shifting the focal position of the laser beam. After washing again, the fusing residue was removed.

【0037】上記の基板1をスパッタリング装置に入
れ、ZnOターゲットを用いてRFマグネトロンスパッ
タにより、パターニングされたa−Si層4上に膜厚1
000オングストロームのZnO層(図示せず)を形成
した。スパッタ条件は、アルゴンガス圧力2mtor
r、放電パワー200W、製膜温度200℃とした。次
に、Agターゲットを用い、DCマグネトロンスパッタ
により、ZnO層上に膜厚2000オングストロームの
Ag層6を形成した。スパッタ条件は、アルゴンガス圧
力2mtorr、放電パワー200W、製膜温度室温で
あった。
The above substrate 1 is placed in a sputtering apparatus, and a film thickness of 1 is formed on the patterned a-Si layer 4 by RF magnetron sputtering using a ZnO target.
A 2,000 Å ZnO layer (not shown) was formed. Sputtering conditions were 2 mtorr of argon gas pressure.
r, discharge power 200 W, and film formation temperature 200 ° C. Next, an Ag layer 6 having a thickness of 2000 Å was formed on the ZnO layer by DC magnetron sputtering using an Ag target. The sputtering conditions were an argon gas pressure of 2 mtorr, a discharge power of 200 W, and a film forming temperature of room temperature.

【0038】基板1をマグネトロンスパッタ装置から取
り出して、Ag層6、ZnO層およびその下のa−Si
層4を室温(25℃)でレーザースクライバーによりパ
ターニングした。この際、Ag層6のスクライブライン
7はa−Si層4のスクライブライン5から100μm
ずらした。このときの加工条件は、a−Si層4の加工
条件と同様であった。分離幅は70μm、ストリング幅
は約10mmに設定した。
The substrate 1 is taken out of the magnetron sputtering apparatus, and the Ag layer 6, the ZnO layer and the underlying a-Si
Layer 4 was patterned with a laser scriber at room temperature (25 ° C.). At this time, the scribe line 7 of the Ag layer 6 is 100 μm from the scribe line 5 of the a-Si layer 4.
Staggered. The processing conditions at this time were the same as the processing conditions for the a-Si layer 4. The separation width was set to 70 μm, and the string width was set to about 10 mm.

【0039】なお、基板1の全周にわたって太陽電池活
性部を外部と電気的に分離するために、基板1の周囲か
ら5mm内側の領域の透明電極、半導体層および裏面電
極をレーザーにより除去した。参照符号13は、この操
作によって形成されたレーザー絶縁分離線を示す。ま
た、両端にあるストリング11a,11bの外側の半導
体層および裏面電極を3.5mmの幅で除去し、電極取
り出し用の配線を形成するための領域14を形成した。
その後、レーザースクライバーによりパターニングされ
た半導体層および裏面電極の残滓を除去するために、純
水中で2分間超音波洗浄した。その結果、全ての加工部
分で残滓が除去されているのを確認した。
In order to electrically separate the solar cell active portion from the outside over the entire periphery of the substrate 1, the transparent electrode, the semiconductor layer and the back surface electrode in a region 5 mm inside from the periphery of the substrate 1 were removed by laser. Reference numeral 13 indicates a laser insulating separation line formed by this operation. Further, the semiconductor layers and the back electrodes outside the strings 11a and 11b at both ends were removed with a width of 3.5 mm to form a region 14 for forming a wiring for extracting electrodes.
Thereafter, in order to remove the residue of the semiconductor layer and the back electrode patterned by the laser scriber, ultrasonic cleaning was performed in pure water for 2 minutes. As a result, it was confirmed that the residue was removed in all the processed parts.

【0040】次いで、配線用の領域14に半田を付け、
その上に半田メッキ銅箔からなるバスバー電極16を形
成して、電極取り出しのための配線を行った。このバス
バー電極16は太陽電池活性部のストリングと平行に配
置されている。
Next, solder is attached to the wiring area 14,
A bus bar electrode 16 made of a solder-plated copper foil was formed thereon, and wiring for taking out the electrode was performed. This bus bar electrode 16 is arranged in parallel with the string of the solar cell active part.

【0041】この後、本発明の方法に従い、基板をクリ
ーンオーブンに入れ、160℃にて20分間熱処理し
た。
Thereafter, the substrate was placed in a clean oven and heat-treated at 160 ° C. for 20 minutes according to the method of the present invention.

【0042】この熱処理後、逆バイアス処理を行い、各
単位素子の欠陥を除去した。さらに、それまでの処理で
発生した汚れを除去するために、太陽電池モジュールを
純水で洗浄した。バスバー電極16に配線を接続した。
この太陽電池モジュールの裏面にEVAシート8とフッ
素系樹脂からなる保護フィルム9を重ね、真空ラミネー
タを用いて封止した。また、配線の取り出し部にシリコ
ーン樹脂を充填した。最後に、端子の取り付けとフレー
ムの取り付けを行った。
After this heat treatment, a reverse bias treatment was performed to remove defects of each unit element. Further, the solar cell module was washed with pure water in order to remove dirt generated in the previous processing. The wiring was connected to the bus bar electrode 16.
An EVA sheet 8 and a protective film 9 made of a fluorine-based resin were stacked on the back surface of the solar cell module, and sealed using a vacuum laminator. Further, a silicone resin was filled in a portion from which the wiring was taken out. Finally, the terminals and the frame were mounted.

【0043】このようにして得た太陽電池モジュールに
ついて、100mW/cm2のAM1.5ソーラーシミ
ュレーターを用いて、電流電圧特性を測定した。その結
果、短絡電流1240mA、開放電圧44.2V、曲線
因子0.70、最大出力38.4Wであった。
The current-voltage characteristics of the solar cell module thus obtained were measured using an AM1.5 solar simulator of 100 mW / cm 2 . As a result, the short-circuit current was 1240 mA, the open-circuit voltage was 44.2 V, the fill factor was 0.70, and the maximum output was 38.4 W.

【0044】比較例1 本発明の熱処理の工程を行わなかった以外は上記と同様
のプロセスで太陽電池モジュールを製造し、電流電圧特
性を測定した。その結果、短絡電流1240mA、開放
電圧42.9V、曲線因子0.67、最大出力35.6
Wであった。このように、比較例1は実施例と比べて最
大出力が約2W低かった。
Comparative Example 1 A solar cell module was manufactured by the same process as described above except that the heat treatment step of the present invention was not performed, and the current-voltage characteristics were measured. As a result, the short-circuit current was 1240 mA, the open-circuit voltage was 42.9 V, the fill factor was 0.67, and the maximum output was 35.6.
W. Thus, the maximum output of Comparative Example 1 was about 2 W lower than that of Example.

【0045】また、実施例のように第2電極層のスクラ
イブ後に熱処理を行った場合、逆バイアス処理によりす
べての単位素子で特性の回復がみられた。これに対し
て、比較例1では、逆バイアス処理を行っても半分の単
位素子でリーク電流が観測された。このようにリーク電
流が生じる単位素子が存在することも、開放電圧と曲線
因子の低下の原因になっていると考えられる。
When the heat treatment was performed after scribing the second electrode layer as in the example, the characteristics were recovered in all the unit elements due to the reverse bias treatment. On the other hand, in Comparative Example 1, a leak current was observed in half of the unit elements even when the reverse bias processing was performed. The existence of such a unit element in which a leak current occurs is also considered to be the cause of the decrease in the open circuit voltage and the fill factor.

【0046】比較例2 第2電極層および半導体層のレーザースクライブ後に逆
バイアス処理を行い、その後に基板をクリーンオーブン
に入れて160℃にて20分間熱処理して太陽電池モジ
ュールを製造し、電流電圧特性を測定した。その結果、
短絡電流1240mA、開放電圧43.2V、曲線因子
0.676、最大出力36.2Wであった。このことか
ら、逆バイアス処理後に熱処理を行った場合には、欠陥
を回復することが困難であることが判明した。
Comparative Example 2 A reverse bias treatment was performed after laser scribing of the second electrode layer and the semiconductor layer, and then the substrate was placed in a clean oven and heat-treated at 160 ° C. for 20 minutes to produce a solar cell module. The properties were measured. as a result,
The short-circuit current was 1240 mA, the open-circuit voltage was 43.2 V, the fill factor was 0.676, and the maximum output was 36.2 W. This indicates that it is difficult to recover defects when heat treatment is performed after the reverse bias treatment.

【0047】[0047]

【発明の効果】以上詳述したように本発明の方法を用い
れば、第2電極層および半導体層のレーザースクライブ
後に130℃以上で熱処理を施すことにより、第2電極
層と同時に除去される半導体の露出面での不要な電流パ
スを低減して、効率の高い薄膜太陽電池モジュールを製
造することができる。
As described in detail above, according to the method of the present invention, the semiconductor layer removed at the same time as the second electrode layer is subjected to a heat treatment at 130 ° C. or more after the laser scribing of the second electrode layer and the semiconductor layer. The unnecessary current path on the exposed surface of the thin film solar cell module can be reduced, and a highly efficient thin film solar cell module can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る薄膜太陽電池モジュールの断面
図。
FIG. 1 is a cross-sectional view of a thin-film solar cell module according to the present invention.

【図2】図1に示す薄膜太陽電池モジュールの平面図。FIG. 2 is a plan view of the thin-film solar cell module shown in FIG.

【符号の説明】[Explanation of symbols]

1…ガラス基板 2…酸化錫膜 3…スクライブライン 4…a−Si層 5…スクライブライン 6…Ag層 7…スクライブライン 8…EVAシート 9…保護フィルム 11a,11b…ストリング 13…レーザー絶縁分離線 14…配線用の領域 16…バスバー電極 DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Tin oxide film 3 ... Scribe line 4 ... a-Si layer 5 ... Scribe line 6 ... Ag layer 7 ... Scribe line 8 ... EVA sheet 9 ... Protective film 11a, 11b ... String 13 ... Laser insulation separation line 14 area for wiring 16 bus electrode

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 基板と、基板上で直列に接続された複数
の単位素子とを有し、各単位素子が基板上に積層された
第1電極層、半導体層および第2電極層を含む薄膜太陽
電池モジュールを製造する方法であって、基板上に形成
された第1電極層の一部を除去し、複数の単位素子に対
応して、第1電極層を分割する工程と、第1電極層上に
半導体層を形成する工程と、半導体層の一部を除去し、
複数の単位素子に対応して、半導体層に第1電極層との
接続用開口部を設ける工程と、半導体層上に第2電極層
を形成する工程と、接続用開口部の近傍において第2電
極層および半導体層の一部を除去し、複数の単位素子に
対応して、第2電極層および半導体層を分割する工程
と、第2電極層および半導体層の残滓を除くことにより
半導体層の端部を露出させる工程と、130℃以上の温
度で熱処理する工程とを具備したことを特徴とする薄膜
太陽電池モジュールの製造方法。
1. A thin film comprising: a substrate; and a plurality of unit elements connected in series on the substrate, wherein each unit element has a first electrode layer, a semiconductor layer, and a second electrode layer laminated on the substrate. A method for manufacturing a solar cell module, comprising: removing a part of a first electrode layer formed on a substrate and dividing the first electrode layer corresponding to a plurality of unit elements; Forming a semiconductor layer on the layer, removing a portion of the semiconductor layer,
A step of providing a connection opening with the first electrode layer in the semiconductor layer corresponding to the plurality of unit elements; a step of forming the second electrode layer on the semiconductor layer; Removing a part of the electrode layer and the semiconductor layer, dividing the second electrode layer and the semiconductor layer corresponding to the plurality of unit elements, and removing the residue of the second electrode layer and the semiconductor layer to remove the residue of the second electrode layer and the semiconductor layer. A method for manufacturing a thin-film solar cell module, comprising: a step of exposing an end portion; and a step of performing a heat treatment at a temperature of 130 ° C. or higher.
【請求項2】 前記熱処理は、150℃以上、半導体層
の形成温度未満の温度で行われることを特徴とする請求
項1記載の薄膜太陽電池モジュールの製造方法。
2. The method according to claim 1, wherein the heat treatment is performed at a temperature equal to or higher than 150 ° C. and lower than a temperature at which a semiconductor layer is formed.
【請求項3】 前記熱処理は、半導体の新規表面を不導
体化するのに十分な時間だけ行われることを特徴とする
請求項1記載の薄膜太陽電池モジュールの製造方法。
3. The method according to claim 1, wherein the heat treatment is performed for a time sufficient to make the new surface of the semiconductor nonconductive.
【請求項4】 前記熱処理は、150℃において20分
以上行われることを特徴とする請求項1記載の薄膜太陽
電池モジュールの製造方法。
4. The method according to claim 1, wherein the heat treatment is performed at 150 ° C. for 20 minutes or more.
【請求項5】 前記熱処理は、160℃において15分
以上行われることを特徴とする請求項1記載の薄膜太陽
電池モジュールの製造方法。
5. The method according to claim 1, wherein the heat treatment is performed at 160 ° C. for 15 minutes or more.
【請求項6】 前記熱処理は、横軸を絶対温度の逆数、
縦軸を時間の逆数の対数として、150℃、20分の条
件に対応する点と、160℃、15分の条件に対応する
点とを結ぶ直線を作成し、所定の熱処理温度における前
記直線上の時間以上の時間行われることを特徴とする請
求項1記載の薄膜太陽電池モジュールの製造方法。
6. In the heat treatment, the horizontal axis is the reciprocal of the absolute temperature,
Using the vertical axis as the logarithm of the reciprocal of time, a straight line connecting a point corresponding to the condition of 150 ° C. for 20 minutes and a point corresponding to the condition of 160 ° C. for 15 minutes is created. 2. The method for manufacturing a thin-film solar cell module according to claim 1, wherein the method is performed for a time equal to or longer than the time.
【請求項7】 前記熱処理は、大気中で行われることを
特徴とする請求項1ないし6いずれか記載の薄膜太陽電
池モジュールの製造方法。
7. The method for manufacturing a thin-film solar cell module according to claim 1, wherein the heat treatment is performed in the atmosphere.
【請求項8】 さらに、前記単位素子の裏面に、樹脂を
充填し熱硬化させて封止する工程を有することを特徴と
する請求項1記載の薄膜太陽電池モジュールの製造方
法。
8. The method for manufacturing a thin-film solar cell module according to claim 1, further comprising a step of filling a resin on the back surface of the unit element, thermally curing the resin, and sealing.
【請求項9】 前記熱処理は、封止処理の際の熱硬化過
程で行われることを特徴とする請求項1記載の薄膜太陽
電池モジュールの製造方法。
9. The method for manufacturing a thin-film solar cell module according to claim 1, wherein the heat treatment is performed in a thermosetting process during a sealing process.
【請求項10】 さらに、前記熱処理後に前記単位素子
に逆バイアス電圧を印加して欠陥を除去する工程を有す
ることを特徴とする請求項1記載の薄膜太陽電池モジュ
ールの製造方法。
10. The method according to claim 1, further comprising a step of applying a reverse bias voltage to the unit element after the heat treatment to remove a defect.
【請求項11】 前記第1電極、半導体層、および第2
電極の一部は、レーザービームの照射により除去される
ことを特徴とする請求項1記載の薄膜太陽電池モジュー
ルの製造方法。
11. The first electrode, the semiconductor layer, and the second electrode
The method for manufacturing a thin-film solar cell module according to claim 1, wherein a part of the electrode is removed by laser beam irradiation.
【請求項12】 前記レーザービームの照射は室温付近
で行われることを特徴とする請求項11記載の薄膜太陽
電池モジュールの製造方法。
12. The method according to claim 11, wherein the laser beam irradiation is performed at around room temperature.
【請求項13】 前記半導体層は、シリコンを主成分と
することを特徴とする請求項1記載の薄膜太陽電池モジ
ュールの製造方法。
13. The method according to claim 1, wherein the semiconductor layer contains silicon as a main component.
【請求項14】 前記第1電極は、透明導電性酸化物を
含むことを特徴とする請求項1記載の薄膜太陽電池モジ
ュールの製造方法。
14. The method according to claim 1, wherein the first electrode includes a transparent conductive oxide.
【請求項15】 前記第2電極は、金属、2種以上の金
属の積層体、または透明導電性酸化物と金属との積層体
を含むことを特徴とする請求項1記載の薄膜太陽電池モ
ジュールの製造方法。
15. The thin-film solar cell module according to claim 1, wherein the second electrode includes a metal, a laminate of two or more metals, or a laminate of a transparent conductive oxide and a metal. Manufacturing method.
JP30703999A 1999-03-25 1999-10-28 Method for manufacturing thin film solar cell module Expired - Lifetime JP4440389B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30703999A JP4440389B2 (en) 1999-03-25 1999-10-28 Method for manufacturing thin film solar cell module

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-81961 1999-03-25
JP8196199 1999-03-25
JP30703999A JP4440389B2 (en) 1999-03-25 1999-10-28 Method for manufacturing thin film solar cell module

Publications (2)

Publication Number Publication Date
JP2000340814A true JP2000340814A (en) 2000-12-08
JP4440389B2 JP4440389B2 (en) 2010-03-24

Family

ID=26422944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30703999A Expired - Lifetime JP4440389B2 (en) 1999-03-25 1999-10-28 Method for manufacturing thin film solar cell module

Country Status (1)

Country Link
JP (1) JP4440389B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073832B1 (en) * 2009-08-07 2011-10-14 주성엔지니어링(주) Method for manufacturing thin film type Solar Cell
JP2012501530A (en) * 2008-09-01 2012-01-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Edge removal of thin-layer solar modules by etching
US8298852B2 (en) 2008-12-29 2012-10-30 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
WO2013055007A1 (en) * 2011-10-13 2013-04-18 Lg Innotek Co., Ltd. Solar cell apparatus and method of fabricating the same
WO2014192408A1 (en) * 2013-05-29 2014-12-04 株式会社カネカ Method for manufacturing crystalline-silicon solar cell and method for manufacturing crystalline-silicon solar-cell module
JP2020504456A (en) * 2017-01-10 2020-02-06 ユビキタス エナジー, インコーポレイテッドUbiquitous Energy, Inc. Window integrated transparent photovoltaic module

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012501530A (en) * 2008-09-01 2012-01-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング Edge removal of thin-layer solar modules by etching
US8298852B2 (en) 2008-12-29 2012-10-30 Jusung Engineering Co., Ltd. Thin film type solar cell and method for manufacturing the same
KR101073832B1 (en) * 2009-08-07 2011-10-14 주성엔지니어링(주) Method for manufacturing thin film type Solar Cell
WO2013055007A1 (en) * 2011-10-13 2013-04-18 Lg Innotek Co., Ltd. Solar cell apparatus and method of fabricating the same
KR101305880B1 (en) 2011-10-13 2013-09-09 엘지이노텍 주식회사 Solar cell apparatus and method of fabricating the same
WO2014192408A1 (en) * 2013-05-29 2014-12-04 株式会社カネカ Method for manufacturing crystalline-silicon solar cell and method for manufacturing crystalline-silicon solar-cell module
JP5694620B1 (en) * 2013-05-29 2015-04-01 株式会社カネカ Crystalline silicon solar cell manufacturing method and crystalline silicon solar cell module manufacturing method
US9634176B2 (en) 2013-05-29 2017-04-25 Kaneka Corporation Method for manufacturing crystalline silicon-based solar cell and method for manufacturing crystalline silicon-based solar cell module
JP2020504456A (en) * 2017-01-10 2020-02-06 ユビキタス エナジー, インコーポレイテッドUbiquitous Energy, Inc. Window integrated transparent photovoltaic module

Also Published As

Publication number Publication date
JP4440389B2 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
US6271053B1 (en) Method of manufacturing a thin film solar battery module
JP3510740B2 (en) Manufacturing method of integrated thin-film solar cell
US6300556B1 (en) Solar cell module
JP2007317858A (en) Chalcopyrite solar cell, and manufacturing method thereof
WO2007086521A1 (en) Solar cell and its manufacturing method
CN102239571B (en) Method for manufacturing thin-film photoelectric conversion device
JP2007317879A (en) Chalcopyrite solar cell, and manufacturing method thereof
JP2000150944A (en) Solar cell module
JP3243232B2 (en) Thin film solar cell module
JPWO2010103826A1 (en) Solar cell module and manufacturing method thereof
JPH1079522A (en) Thin-film photoelectric conversion device and its manufacturing method
JP4440389B2 (en) Method for manufacturing thin film solar cell module
JP2001156026A (en) Semiconductor elements and manufacturing method therefor
JPH11112010A (en) Solar cell and manufacture therefor
JP4684306B2 (en) Method for manufacturing thin film solar cell
JP4215607B2 (en) Photovoltaic device manufacturing method
JP2000277764A (en) Solar cell module
JP3243227B2 (en) Solar cell module
JPH07114292B2 (en) Semiconductor device and manufacturing method thereof
JP4162373B2 (en) Photovoltaic device manufacturing method
JP4681581B2 (en) Solar cell module
JPH0543306B2 (en)
JP2014075470A (en) Method of manufacturing thin film solar cell
JP3685964B2 (en) Photoelectric conversion device
JP4052782B2 (en) Integrated photovoltaic device and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4440389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term