JP2000340770A

JP2000340770A - 半導体装置の製造方法および半導体製造装置

Info

Publication number: JP2000340770A
Application number: JP2000073566A
Authority: JP
Inventors: Ryoichi Furukawa; 亮一古川; Masayoshi Yoshida; 正義吉田; Masayuki Kyoda; 昌幸経田; Yasuhiro Inokuchi; 泰啓井ノ口; Satoru Tagami; 悟田上
Original assignee: Hitachi Ltd; Kokusai Electric Corp
Current assignee: Hitachi Ltd; Kokusai Electric Corp
Priority date: 1999-03-23
Filing date: 2000-03-16
Publication date: 2000-12-08

Abstract

(57)【要約】【課題】高い膜厚均一性と優れたステップカバレッジ特
性を有するＴａ_２Ｏ_５膜を備えた半導体装置の製造方法
およびこの半導体装置の製造に好適に使用される半導体
製造装置を提供する。【解決手段】きのこ型または半球型の結晶粒を有する多
結晶シリコンを表面に備えるシリコン膜を半導体基板上
に形成し、次に、ホットウォール型の成膜装置を用い、
Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原料ガスとして
使用して、圧力４０Ｐａ以下、成膜温度４８０℃以下、
好ましくは４３０℃乃至４８０℃の範囲でシリコン膜上
にＴａ_２Ｏ_５膜を成膜する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法および半導体製造装置に関し、特に、高い誘電率を
持つ誘電体であるＴａ_２Ｏ_５膜をメモリセルのキャパシ
タの容量膜として用いる半導体装置の製造方法および半
導体製造装置に関する。

【０００２】

【従来の技術】半導体装置の高集積化に伴い、ＣＶＤ
（Chemical Vapor Deposition）装置では、バッチ内の
全ウェハを全面にわたって高精度に成膜することが求め
られている。この結果、従来のバッチ式縦型ＣＶＤ装置
に代わり枚葉型のＣＶＤ装置が主流となりつつある。

【０００３】これまで枚葉型ＣＶＤ装置は、冷却された
反応室の中に設置されたウェハをランプで直接加熱する
か、ヒータまたはランプ等で加熱したサセプタ上にウェ
ハを載せて加熱し、原料ガスを供給して成膜するコール
ドウォール式の装置が一般的であった。この種の装置で
は毎回同じようなコンディションで成膜できるため、縦
型バッチ式とは異なり、ウェハ間の膜厚ばらつきを低減
できるが、ウェハ面内の膜厚分布を均一化するために、
ウェハを回転させたり、ウェハ上部よりシャワー状にガ
スを供給するといった工夫がなされてきた。

【０００４】一方、コールドウォール式ＣＶＤ装置にお
ける上記のように複雑な均一化の手法を避け、容易にウ
ェハ温度を均一化できるようにしたホットウォール式Ｃ
ＶＤ装置も開発された（特開平７−９４４１９号参
照）。このホットウォール式ＣＶＤ装置は次の優れた特
長を有する。即ち、ウェハと反応炉内壁が熱平衡状態に
なるため、膜種によらずウェハ温度は反応炉内壁と同一
温度で一定に保たれ、温度均一性および温度安定性に優
れている。さらに成膜の途中で、ＣＶＤ原料ガス導入口
と排気口を切り換えガスの流れ方向を反転させることに
より、膜厚均一性を優れて良くできる。

【０００５】さて、半導体メモリ装置の一種であるＤＲ
ＡＭ（Dynamic Random-Access Memory）の高集積化に伴
い、そのメモリセルのキャパシタの容量膜に誘電率の高
いＴａ_２Ｏ_５膜を用いることが検討されている。ＤＲＡ
Ｍのキャパシタに使用される誘電体容量膜には、高い膜
厚均一性と優れたステップカバレッジが要求される。

【０００６】

【発明が解決しようとする課題】従って、本発明の主な
目的は、高い膜厚均一性と優れたステップカバレッジ特
性を有するＴａ_２Ｏ_５膜を備えた半導体装置の製造方法
およびそのような半導体装置を製造するのに好適に使用
される半導体製造装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば、きのこ
型または半球型の結晶粒を有する多結晶シリコンを表面
に備えるシリコン膜を半導体基板上に形成する工程と、
Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原料ガスとして
使用して、圧力４０Ｐａ以下、成膜温度４８０℃以下
で、前記シリコン膜上にＴａ_２Ｏ_５膜を成膜する工程と
を備えることを特徴とする半導体装置の製造方法が提供
される。

【０００８】この場合に、好ましくは、Ｔａ（ＯＣ_２Ｈ
_５）_５を気化したガスを原料ガスとして使用して、圧力
４０Ｐａ以下、成膜温度４３０℃乃至４８０℃の範囲
で、シリコン膜上に前記Ｔａ_２Ｏ_５膜を成膜する。

【０００９】また、好ましくは、ホットウォール型の成
膜装置を用いてＴａ_２Ｏ_５膜を成膜する。

【００１０】また、好ましくは、前記シリコン膜を形成
する工程が、前記半導体基板上にアモルファスシリコン
膜を形成する工程と、前記アモルファスシリコン膜をシ
リコン原子を有する化合物を含む雰囲気中で加熱して、
前記アモルファスシリコン膜の表面の複数箇所に複数の
結晶核を形成する工程と、前記シリコン原子を有する化
合物の供給を停止した後に、前記結晶核が形成された前
記アモルファスシリコン膜を加熱して前記結晶核を成長
させることにより、前記アモルファスシリコン膜の表面
をきのこ型または半球型の結晶粒を有する多結晶シリコ
ンにする工程と、を備えている。

【００１１】また、前記シリコン膜を形成する工程が、
前記半導体基板上にアモルファスシリコン膜を形成する
工程と、前記アモルファスシリコン膜を真空中または前
記アモルファスシリコン膜と化学的に実質的に反応しな
い雰囲気中で加熱して、前記アモルファスシリコン膜の
表面の複数箇所に複数の結晶核を形成する工程と、真空
中または前記アモルファスシリコン膜と化学的に実質的
に反応しない雰囲気中で、前記結晶核が形成された前記
アモルファスシリコン膜を加熱して前記結晶核を成長さ
せることにより、前記アモルファスシリコン膜の表面を
きのこ型または半球型の結晶粒を有する多結晶シリコン
にする工程と、を備えることも好ましい。

【００１２】また、本発明によれば、半導体基板上に電
極膜を形成する工程と、Ｔａ（ＯＣ_２Ｈ_５）_５を気化し
たガスを原料ガスとして使用して、圧力４０Ｐａ以下、
成膜温度４８０℃以下で、前記電極膜上にＴａ_２Ｏ_５膜
を成膜する工程とを備えることを特徴とする半導体装置
の製造方法が提供される。

【００１３】好ましくは、Ｔａ（ＯＣ_２Ｈ_５）_５を気化
したガスを原料ガスとして使用して、圧力４０Ｐａ以
下、成膜温度４３０℃乃至４８０℃の範囲で、前記電極
膜上にＴａ_２Ｏ_５膜を成膜する。

【００１４】また、好ましくは、ホットウォール型の成
膜装置を用いてＴａ_２Ｏ_５膜を成膜する。

【００１５】また、本発明によれば、半導体基板上に形
成されたシリコン膜であって、きのこ型または半球型の
結晶粒を有する多結晶シリコンを表面に備える前記シリ
コン膜上に、Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原
料ガスとして使用して、圧力４０Ｐａ以下、成膜温度４
８０℃以下で、Ｔａ_２Ｏ_５膜を成膜することを特徴とす
る半導体製造装置が提供される。

【００１６】この場合に、好ましくは、Ｔａ（ＯＣ_２Ｈ
_５）_５を気化したガスを原料ガスとして使用して、圧力
４０Ｐａ以下、成膜温度４３０℃乃至４８０℃の範囲
で、前記シリコン膜上にＴａ_２Ｏ_５膜を成膜する。

【００１７】また、好ましくは、ホットウォール型の成
膜装置を用いて、Ｔａ_２Ｏ_５膜を成膜する。

【００１８】

【発明の実施の形態】図１には、本発明で好適に使用さ
れる、ホットウォールＣＶＤ炉および原料ガスを供給す
るガス供給系を備えるＣＶＤ装置１０についての概要を
示す。ホットウォール型（式）ＣＶＤ装置においては、
ウェハと反応炉内壁が熱平衡状態になるため、膜種によ
らずウェハ温度は反応炉内壁と同一温度で一定に保た
れ、温度均一性および温度安定性に優れる。その結果、
容易にウェハ面内の温度の均一を図ることができる。

【００１９】Ｔａ_２Ｏ_５を成膜する際の原料としては、
Ｔａ（ＯＣ_２Ｈ_５）_５（以下ＰＥＴａと略記する。）を
用いる。ＰＥＴａは常温で液体であるため、気化器１８
により加熱し気化させ、キャリアガスＮ_２と混合して、
加熱した配管１９により反応室２１に供給する。

【００２０】このホットウォール型ＣＶＤ装置１０は、
Ｎ_２供給配管１１、１２、１７と、ＰＥＴａ供給配管１
３と、恒温器１４と、ＰＥＴａ液体原料１５と、ＰＥＴ
ａタンク１６と、気化器１８と、供給加熱配管１９と、
Ｏ_２供給配管２０と、反応室２１と、排気配管２２と、
ポンプ２３と、大気圧排気配管２４と、ウェハ搬送室２
５とを備えている。

【００２１】Ｎ_２供給配管１１から供給されたＮ_２キャ
リアガスは、Ｎ_２供給配管１２とＮ _２供給配管１７とに
分岐され、Ｎ_２供給配管１２によってＮ_２キャリアガス
をＰＥＴａタンク１６内に導入して、ＰＥＴａタンク１
６内のＰＥＴａ液体原料１５をＰＥＴａ供給配管１３に
押し出す。なお、ＰＥＴａタンク１６は恒温器１４によ
って温度制御されている。ＰＥＴａ液体原料１５は、Ｐ
ＥＴａ供給配管１３から気化器１８に供給され、また、
気化器１８にはＮ_２供給配管１７からＮ_２キャリアガス
が供給されている。気化器１８によって気化されたＰＥ
Ｔａ原料ガス[は]およびＮ_２キャリアガスは、供給加熱
配管１９を介して反応室２１内に導入される。反応室２
１内にはＯ_２供給配管２０を介してＯ_２ガスも導入され
る。反応室２１の周囲にはヒータや（図示せず）断熱材
（図示せず）が設けられ、ホットウォール型のＣＶＤ炉
となっている。反応室２１にはウェハ搬送室２５を介し
てウェハの導入／導出が行われる。反応室２１には、排
気配管２２、ポンプ２３および大気圧排気配管２４がこ
の順で連なり、反応室２１内が排気される。なお、この
ホットウォール型ＣＶＤ炉の構造は、図５に示すホット
ウォール型ＣＶＤの構造とほぼ同じである。以下のＴａ
_２Ｏ_５に関するデータは、この図１に示す装置を使用し
て得られたものである。

【００２２】ＤＲＡＭの６４Ｍビット世代以降のデザイ
ンルールによれば、３次元加工の必要性と相まって、リ
ソグラフィー工程の装置性能の制約から、基板面内の厚
さ方向の精度も求められるので、膜厚均一性をウェハ面
内にわたって±３％程度に押さえる必要がある。そし
て、膜厚均一性をウェハ面内にわたって±３％程度に押
さえるには、ＣＶＤを表面反応律速温度域で行う必要が
ある。このために、気相中でＣＶＤ原料が分解・反応す
るのを防止する必要があり、デポディション温度には上
限が存在する。

【００２３】ＣＶＤ法によるＴａ_２Ｏ_５成膜では、成膜
温度が高温になると反応律速から原料供給律速に成膜機
構が変化する。原料供給律速温度域では、気相中で原料
が分解・反応し、この結果、ウェハ表面への成膜の成長
機構は、上方からの堆積が支配的となり、この結果、膜
厚均一性を±３％程度にキープできなくなる。

【００２４】図２は、図１に示す装置を使用して得られ
たデータのアレニウスプロットであり、上記の成膜機構
の遷移点は４０Ｐａで４８０℃、２５Ｐａで５００℃と
見てとれる。従って、膜厚均一性を確保するには、少な
くとも４８０℃以下の温度で成膜するのが良い。なお、
このデータは、Ｔａ_２Ｏ_５膜を成膜するための液体原料
１５としてＴａ（ＯＣ_２Ｈ_５）_５を用いてＰＥＴａ供給
配管１３から気化器１８に０．１ｓｃｃｍで供給し、Ｎ
_２供給配管１７からＮ_２キャリアガスを５００ｓｃｃｍ
で気化器１８に供給して、気化器１８によって気化され
たＴａ（ＯＣ_２Ｈ_５）_５原料ガスを反応室２１に供給す
ると共に、Ｏ_２供給配管２０を介してＯ _２ガスを５００
ｓｃｃｍで反応室２１内に供給し、反応室２１内を図中
の圧力、温度に保った条件で得られたものである。

【００２５】さらに、上記に加えて、誘電体膜のステッ
プカバレッジ特性についても、ＤＲＡＭプロセスにおい
ては、これ以前の世代のプロセス以上に厳しいものが要
求される。それは、６４Ｍおよび２５６Ｍｂｉｔの世代
では、キャパシタ下部電極にＨＳＧ（Ｈｅｍｉｓｐｈｅ
ｒｉｃａｌＧｒａｉｎ）電極を用いることが一般的で
あるためである。ＨＳＧは、アモルファスＳｉ表面の形
状を凹凸にし、電極面積を拡大し、静電容量の上昇を図
るものである。しかし、ＨＳＧの断面形状はきのこ状と
なり、根元のくびれた部分までうまくＣＶＤ膜でカバー
するには、従来のトレンチ溝のアスペクト比で表現する
場合は、少なくとも４以上のアスペクト比で、８５％以
上のステップカバレッジが望まれる。

【００２６】図３には、Ｔａ（ＯＣ_２Ｈ_５）_５をＴａ_２
Ｏ_５膜を成膜するための液体原料として用いて作成した
Ｔａ_２Ｏ_５膜のステップカバレッジ特性を示す。アスペ
クト比が４の場合顕著に現れているが、高温または高圧
になるほどステップカバレッジが悪い。実用的には８５
％以上が望まれるが、４８０℃でも４０Ｐａでは８５％
程度になる。これを低圧化し２５Ｐａとすれば９３％程
度に改善される。従って実用的なステップカバレッジを
得るには、少なくとも、圧力が４０Ｐａ以下、デポジシ
ョン温度が４８０℃以下であることが望まれる。但し、
２５Ｐａ以下の大幅な低圧化は、デポジションガス流速
の高速化、デポレートの低下を招き、原料ガスのうちデ
ポに貢献しない分が増えることになり、結果として原料
の消費量を増大させる。また、同じ膜厚を得るのにも時
間がかかることになり、スループットも悪化する。一般
に知られるようにＰＥＴａは非常に高価であり、その結
果、工業的採算を悪化させるので、２５Ｐａよりも低圧
化することは実用上好ましくない。なお、ここで、アス
ペクト比は、ウェーハ３０に形成された溝３１の深さＤ
と直径φとの比（Ｄ／φ）をいい、ステップカバレッジ
は、溝３１内の側面３２に形成されたＴａ_２Ｏ_５膜の上
記深さＤにおける膜厚ｂとウェハ３０の表面に形成され
たＴａ_２Ｏ_５膜の膜厚ａとの比（ｂ／ａ）をいう。図３
においては、ウェハ３０の表面に形成されたＴａ_２Ｏ_５
膜の膜厚ａは１０ｎｍであり、溝３１の直径φは１００
ｎｍである。また、Ｔａ_２Ｏ_５膜を通して流れるリーク
電流は膜中のカーボン濃度に依存する。カーボン濃度を
低く押さえ、リーク電流を低減するには、高い温度での
デポジションが望まれる。

【００２７】図４は、デポジション温度と漏れ電流の特
性を示すものである。デポジション温度の上昇とともに
リーク電流は低下している。従って、この温度範囲では
高温のデポジションほど望ましい。実用的な漏れ電流を
１．５Ｖ印加で１０^−８Ａ／ｃｍ^２オーダーとすれば、
４３０℃以上が望ましい。なお、この漏れ電流は、Ｔａ
_２Ｏ_５膜をデポジション後、結晶化のために、Ｏ_２アニ
ールを行った後の値である。Ｏ_２アニールは、温度は８
００〜８５０℃、圧力は大気圧、時間２０分の条件で行
った。Ｏ_２アニールにより、温度特性が安定し、また、
結晶中の欠陥や膜中のカーボンに起因するリーク電流も
低減できるが、特に膜中のカーボンに起因するリーク電
流を十分には低減できないので、４３０℃以上でＴａ_２
Ｏ_５膜をデポジションすることが好ましい。

【００２８】以上を総合すると、Ｔａ（ＯＣ_２Ｈ_５）_５
をＴａ_２Ｏ_５膜を成膜するための液体原料として用い
て、６４ＭｂｉｔＤＲＡＭで望まれるＴａ_２Ｏ_５膜特性
を実現するためには、２５〜４０Ｐａの圧力、４３０〜
４８０℃の温度でＴａ_２Ｏ_５膜をデポジションとするこ
とが特に好ましく、漏れ電流特性を１．５Ｖ印加で１０
^−８Ａ／ｃｍ^２オーダー、ステップカバレッジをアス
ペクト比４で８５％以上、膜厚均一性を±３％とするこ
とができる。

【００２９】上述したＨＳＧ膜は、ＤＲＡＭ等の半導体
装置の容量電極部分を形成する工程で、アモルファスシ
リコン膜表面上を起伏の激しいシリコン膜に（凹凸に）
加工して、その表面積を拡大することにより静電容量を
大きくするために好適に使用される。

【００３０】このＨＳＧ膜は、好ましくは、ＳｉＨ_４等
の原料を用いて一般的に知られる核付け法を利用して形
成される。

【００３１】例えば、このＨＳＧ膜は、好ましくは、半
導体基板上にアモルファスシリコン膜を形成し、次に、
アモルファスシリコン膜をシリコン原子を有する化合物
を含む雰囲気中で加熱して、アモルファスシリコン膜の
表面の複数箇所に複数の結晶核を形成し、次に、シリコ
ン原子を有する化合物の供給を停止した後に、結晶核が
形成されたアモルファスシリコン膜を加熱して結晶核を
成長させることにより、アモルファスシリコン膜の表面
をきのこ型または半球型の結晶粒を有する多結晶シリコ
ンにすることにより形成される。

【００３２】また、ＨＳＧ膜は、半導体基板上にアモル
ファスシリコン膜を形成し、次に、アモルファスシリコ
ン膜を真空中またはアモルファスシリコン膜と化学的に
実質的に反応しない雰囲気中で加熱して、アモルファス
シリコン膜の表面の複数箇所に複数の結晶核を形成し、
次に、真空中またはアモルファスシリコン膜と化学的に
実質的に反応しない雰囲気中で、結晶核が形成されたア
モルファスシリコン膜を加熱して結晶核を成長させるこ
とにより、アモルファスシリコン膜の表面をきのこ型ま
たは半球型の結晶粒を有する多結晶シリコンにすること
により形成してもよい。

【００３３】

【実施例】（実施例１）図１に示すような、ホットウォ
ール型ＣＶＤ炉を用いて、Ｔａ_２Ｏ_５膜のデポジション
を行った。その際のデポジション条件は、下表１に示す
通りであった。

【００３４】

【表１】プロセス条件温度：４７０℃ 原料ガス：Ｔａ(ＯＣ_２Ｈ_５)_５Ｏ_２デポガス流量：Ｔａ(ＯＣ_２Ｈ_５)_５：０．１ｓｃｃｍキャリアガス：５００ｓｃｃｍＯ_２：５００ｓｃｃｍデポ圧力：２５Ｐａ

【００３５】まずＢａｒｅ−Ｓｉ基板上に成膜し、成膜
特性を評価した。この時のデポジションレートは、６０
ｎｍ／分で、ウェハ面内の膜厚均一性は±２．７％と良
好であった。

【００３６】次にキャパシタＴＥＧ（Test Element Gro
up）により、リーク電流を評価した。その結果を表２に
示す。＋１．５Ｖ印加で３×１０^−８Ａ／ｃｍ^２の漏れ
電流密度となった。なお、ここで使用したキャパシタＴ
ＥＧにおいては、多結晶シリコン上にＴａ_２Ｏ_５膜を形
成した。Ｔａ_２Ｏ_５膜の成膜条件は上記Ｂａｒｅ−Ｓｉ
基板上への成膜と同じであった。また、Ｔａ_２Ｏ_５膜の
デポジション後にアニールを行った。

【００３７】

【表２】印加電圧（Ｖ）リーク電流（Ａ／ｃｍ^２）０４×１０^−１２０．４１．２×１０^−１１０．８６×１０^−１１１．２４×１０^−１０１．５３×１０^−８１．８１×１０^−６

【００３８】またステップカバレッジを評価するシャロ
ートレンチをＢａｒｅｗａｆｅｒに形成し、断面をＳ
ＥＭ観察した。なお、溝の形状はφ４００ｎｍのもので
あった。この結果、アスペクト比４の場合でも、ステッ
プカバレッジが９８％であることが確認された。

【００３９】（実施例２）実施例１とは、下表３のよう
にプロセス条件を変えてデポジションした。

【００４０】

【表３】プロセス条件温度：４５０℃ 原料ガス：Ｔａ(ＯＣ_２Ｈ_５)_５Ｏ_２デポガス流量：Ｔａ(ＯＣ_２Ｈ_５)_５：０．１ｓｃｃｍキャリアガス：５００ｓｃｃｍＯ_２：５００ｓｃｃｍデポ圧力：４０Ｐａ

【００４１】本実施例はＨＳＧでキャパシタ電極を作成
する場合を念頭にした際の対応であり、ステップカバレ
ッジをより良くする方向でデポジションするものであ
る。ＨＳＧはきのこ形の断面形状を有するため、特に、
きのこ形の根元部分のカバレッジが悪くなる傾向があ
る。これをうまく均一に覆うようにするために、より表
面反応律速側に温度を低下させたものである。まずＢａ
ｒｅ−Ｓｉ基板上に成膜し、成膜特性を評価した。この
時のＢａｒｅ−Ｓｉ基板上のデポジションレートは４５
ｎｍ／分であった。デポジションレートの低下を防ぐた
め、デポジション圧力を４０Ｐａとしたものである。次
に、実施例１と同様にキャパシタＴＥＧでリーク電流を
評価した。本実施例におけるキャパシタＴＥＧにおいて
は、ＨＳＧ上にＴａ_２Ｏ_５膜を形成した。Ｔａ_２Ｏ_５膜
の成膜条件は上記Ｂａｒｅ−Ｓｉ基板上への成膜と同じ
であった。また、Ｔａ_２Ｏ_５膜のデポジション後にアニ
ールを行った。本実施例のキャパシタＴＥＧにおけるＨ
ＳＧは図５に示す構造のホットウォール型ＣＶＤ装置３
０を使用して次のようにして形成した。

【００４２】このＣＶＤ装置３０においては、反応管３
２の上下にそれぞれヒータ３４が設けられており、ヒー
タ３４および反応管３２を覆って断熱材（図示せず）が
設けられている。反応管３２内が反応室３３であり、反
応室３３の一方の側には、ＳｉＨ_４ガス供給用ノズル３
７が接続し、他方の側には、排気配管３５が連通してい
る。また、反応室３３のＳｉＨ_４ガス供給用ノズル３７
が接続している側には、搬送室３６が接続されている。

【００４３】まず、アモルファスシリコン膜が形成され
たウェーハをフッ素水溶液で洗浄し乾燥した後、このＣ
ＶＤ装置３０の搬送室３６を介して反応室３３に搬入す
る。搬入されたウェーハ３１は、あらかじめ設定された
反応室温度（６００〜６２０℃）にて温度安定化がはか
られる。この際の雰囲気は、高真空もしくは窒素、不活
性ガスのようなアモルファスシリコン表面と反応しない
非反応性ガス雰囲気である。ただし、ウェーハの面内温
度を安定化させることと、下地アモルファスシリコンが
多結晶化することによりＨＳＧ形成を阻害する要因とな
らないようにすることとの両方を考慮すると、温度を安
定化させる時間は５分間程度が望ましい。以下、この反
応室温度を保持したまま処理を行う。

【００４４】次に、ＳｉＨ_４ガス供給用ノズル３７から
モノシランを毎分１５０〜２００ｃｃの流量で、２分〜
２分３０秒間流すことによりアモルファスシリコン表面
に微細な結晶核を形成（発生）させる。この結晶核の密
度はウェーハ温度や核形成時間の増大と共に増加する傾
向がある。またモノシラン流量を少なくした場合には結
晶核の密度が小さくなるので、核形成時間を増やす必要
がある。

【００４５】最後にモノシランの供給を止め、アモルフ
ァスシリコン表面に形成した結晶核を、シリコン原子の
マイグレーションにより拡大（成長）させる。この結晶
粒の大きさは粒成長時間の増大と共に大きくなる傾向が
あり、５分間で成長がほぼ最大となるため、３〜５分間
に制御する。時間が長すぎると粒と粒が結合し大きな粒
となり、本工程の目的とする表面積の増加率が低下する
ため、時間を制御する必要がある。

【００４６】具体例として、反応室温度６１０℃、温度
安定時間５分、モノシラン２００ｓｃｃｍ、核形成時間
２分、粒成長時間３分にて行うことにより、安定したＨ
ＳＧの形成、ウェーハ面内均一性の良好なＨＳＧを形成
した。また同様の結果が反応室温度６１０℃、温度安定
時間５分、モノシラン１５０ｓｃｃｍ、核形成時間２分
３０秒、粒成長時間５分にても得られた。

【００４７】上記のようにして作成したキャパシタＴＥ
Ｇによるリーク電流の評価結果は、＋１．５Ｖ印加で５
×１０^−８Ａ／ｃｍ^２と、ほぼ実施例１と同様の特性を
得た。このリーク電流の結果から、ＨＳＧのきのこ形の
根元部分も一様にＴａ_２Ｏ_５が覆っていたと言える。す
なわち、上記のきのこ形の根元部分で膜厚が薄くなり、
電界強度が増大してリーク電流の増大に至る事態は、目
的通り回避できた。

【００４８】次に、図６Ａ、図６Ｂを参照して、本発明
が好適に適用されるキャパシタセルを備えるＤＲＡＭの
製造方法を説明する。図６Ａを参照すれば、シリコン基
板５１の表面にフィールド酸化膜５２を形成して、多数
のトランジスタ形成領域を分離形成する。各トランジス
タ形成領域にゲート酸化膜５５を形成し、その上にゲー
ト電極５６を形成する。ゲート電極５６およびフィール
ド酸化膜５２をマスクにしてイオン注入法により不純物
をシリコン基板５１の表面に導入して自己整合的にソー
ス５３およびドレイン５４を形成する。その後、層間絶
縁膜５７を形成し、次に、層間絶縁膜５４にソース５３
を露出するコンタクト孔５８を形成する。次に、層間絶
縁膜５４上にアモルファスシリコン膜を堆積し、パター
ニングを行い、アモルファスシリコン膜の自然酸化膜を
除去し、多結晶化を行って容量下部電極５９を形成す
る。この多結晶化処理のとき、図６Ｂに示すように、ア
モルファスシリコン膜５９の表面に起伏の激しい半球状
結晶粒（ＨＳＧ）６０を形成し、その表面積を拡大させ
る。次いでＴａ_２Ｏ_５からなる容量絶縁膜６１を形成
し、その上に多結晶シリコン膜などにより容量上部電極
６２を形成する。こうしてＭＯＳトランジスタのソース
５３にキャパシタセルが接続されたＤＲＡＭを実現する
ことができる。

【００４９】

【発明の効果】本発明によれば、高い膜厚均一性と優れ
たステップカバレッジ特性を有するＴａ_２Ｏ_５膜を備え
た半導体装置の製造方法およびそのような半導体装置を
製造するのに好適に使用される半導体製造装置が提供さ
れる。

【図面の簡単な説明】

【図１】本発明で好適に使用されるＴａ_２Ｏ_５成膜用Ｃ
ＶＤ装置を説明するための概略構成図である。

【図２】デポジション温度とデポジションレートとの間
のアレニウスプロット図である。

【図３】アスペクト比とステップカバレッジとの関係を
示すステップカバレッジ特性図である。

【図４】デポジション温度と漏れ電流密度との関係を示
す漏れ電流特性図である。

【図５】本発明で好適に使用されるＨＳＧ成膜用ＣＶＤ
装置を説明するための概略構成図である。

【図６】図６Ａは、本発明が好適に適用されるＤＲＡＭ
を説明するための概略断面図であり、図６Ｂは、図６Ａ
のＡ部の部分拡大断面図である。

【符号の説明】

１０…ホットウォール型ＣＶＤ装置１１、１２、１７…Ｎ_２供給配管１３…ＰＥＴａ供給配管１４…恒温器１５…ＰＥＴａ液体原料１６…ＰＥＴａタンク１８…気化器１９…供給加熱配管２０…Ｏ_２供給配管２１…反応室２２…排気配管２３…ポンプ２４…大気圧排気配管２５…ウェハ搬送室５９…アモルファスシリコン膜６０…半球状結晶粒（ＨＳＧ）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 27/10 ６２１Ａ (72)発明者吉田正義東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体事業本部内 (72)発明者経田昌幸東京都中野区東中野三丁目14番20号国際電気株式会社内 (72)発明者井ノ口泰啓東京都中野区東中野三丁目14番20号国際電気株式会社内 (72)発明者田上悟東京都中野区東中野三丁目14番20号国際電気株式会社内

Claims

【特許請求の範囲】

【請求項１】きのこ型または半球型の結晶粒を有する多
結晶シリコンを表面に備えるシリコン膜を半導体基板上
に形成する工程と、Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原料ガスとして
使用して、圧力４０Ｐａ以下、成膜温度４８０℃以下
で、前記シリコン膜上にＴａ_２Ｏ_５膜を成膜する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原
料ガスとして使用して、圧力４０Ｐａ以下、成膜温度４
３０℃乃至４８０℃の範囲で、前記シリコン膜上に前記
Ｔａ _２Ｏ_５膜を成膜することを特徴とする請求項１記載
の半導体装置の製造方法。
【請求項３】ホットウォール型の成膜装置を用いて、前
記Ｔａ_２Ｏ_５膜を成膜することを特徴とする請求項１ま
たは２記載の半導体装置の製造方法。
【請求項４】前記シリコン膜を形成する工程が、前記半導体基板上にアモルファスシリコン膜を形成する
工程と、前記アモルファスシリコン膜をシリコン原子を有する化
合物を含む雰囲気中で加熱して、前記アモルファスシリ
コン膜の表面の複数箇所に複数の結晶核を形成する工程
と、前記シリコン原子を有する化合物の供給を停止した後
に、前記結晶核が形成された前記アモルファスシリコン
膜を加熱して前記結晶核を成長させることにより、前記
アモルファスシリコン膜の表面をきのこ型または半球型
の結晶粒を有する多結晶シリコンにする工程と、を備えることを特徴とする請求項１乃至３のいずれかに
記載の半導体装置の製造方法。
【請求項５】前記シリコン膜を形成する工程が、前記半導体基板上にアモルファスシリコン膜を形成する
工程と、前記アモルファスシリコン膜を真空中または前記アモル
ファスシリコン膜と化学的に実質的に反応しない雰囲気
中で加熱して、前記アモルファスシリコン膜の表面の複
数箇所に複数の結晶核を形成する工程と、真空中または前記アモルファスシリコン膜と化学的に実
質的に反応しない雰囲気中で、前記結晶核が形成された
前記アモルファスシリコン膜を加熱して前記結晶核を成
長させることにより、前記アモルファスシリコン膜の表
面をきのこ型または半球型の結晶粒を有する多結晶シリ
コンにする工程と、を備えることを特徴とする請求項１乃至３のいずれかに
記載の半導体装置の製造方法。
【請求項６】半導体基板上に電極膜を形成する工程と、Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原料ガスとして
使用して、圧力４０Ｐａ以下、成膜温度４８０℃以下
で、前記電極膜上にＴａ_２Ｏ_５膜を成膜する工程とを備
えることを特徴とする半導体装置の製造方法。
【請求項７】Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原
料ガスとして使用して、圧力４０Ｐａ以下、成膜温度４
３０℃乃至４８０℃の範囲で、前記電極膜上に前記Ｔａ
_２Ｏ _５膜を成膜することを特徴とする請求項６記載の半
導体装置の製造方法。
【請求項８】ホットウォール型の成膜装置を用いて、前
記Ｔａ_２Ｏ_５膜を成膜することを特徴とする請求項６ま
たは７記載のＴａ_２Ｏ_５膜の製造方法。
【請求項９】半導体基板上に形成されたシリコン膜であ
って、きのこ型または半球型の結晶粒を有する多結晶シ
リコンを表面に備える前記シリコン膜上に、Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを原料ガスとして
使用して、圧力４０Ｐａ以下、成膜温度４８０℃以下
で、Ｔａ_２Ｏ_５膜を成膜することを特徴とする半導体製
造装置。
【請求項１０】Ｔａ（ＯＣ_２Ｈ_５）_５を気化したガスを
原料ガスとして使用して、圧力４０Ｐａ以下、成膜温度
４３０℃乃至４８０℃の範囲で、前記シリコン膜上に前
記Ｔａ _２Ｏ_５膜を成膜することを特徴とする請求項９記
載の半導体製造装置。
【請求項１１】ホットウォール型の成膜装置を用いて、
前記Ｔａ_２Ｏ_５膜を成膜することを特徴とする請求項９
または１０記載の半導体製造装置。