JP2000339197A - Program execution abnormality detecting device - Google Patents

Program execution abnormality detecting device

Info

Publication number
JP2000339197A
JP2000339197A JP11147711A JP14771199A JP2000339197A JP 2000339197 A JP2000339197 A JP 2000339197A JP 11147711 A JP11147711 A JP 11147711A JP 14771199 A JP14771199 A JP 14771199A JP 2000339197 A JP2000339197 A JP 2000339197A
Authority
JP
Japan
Prior art keywords
subroutine
executed
program
information
subroutines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11147711A
Other languages
Japanese (ja)
Inventor
Takenari Nakano
剛成 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
Sumitomo Electric Industries Ltd
Harness System Technologies Research Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, Sumitomo Electric Industries Ltd, Harness System Technologies Research Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP11147711A priority Critical patent/JP2000339197A/en
Publication of JP2000339197A publication Critical patent/JP2000339197A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To preliminarily prevent the malfunction or runaway of an information processor generated when each sub-routine to be executed is not executed through in a normal sequence in the prescribed processing process of a control program. SOLUTION: In an electronic control unit (CPU) 3 to which this program execution abnormality detecting device is applied, information indicating a sequence in which plural sub-routines to be expected should be executed is stored in a second memory 3d of a memory 3b, and whether or not the sub-routine to be executed the next is proper is judged by a judging part 3g of the CPU 3 based on the stored contents of the second memory part 3d each time the execution of each sub-routine by a control processing part 3f is completed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、プログラムの実行
状態の異常を検出するプログラム実行異常検出装置、特
に、車載用電子制御ユニットの制御プログラムの実行状
態の異常を検出するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a program execution abnormality detecting device for detecting an abnormality in the execution state of a program, and more particularly to an abnormality in the execution state of a control program for an on-vehicle electronic control unit.

【0002】[0002]

【従来の技術】図3は、本発明の適用例であるドアロッ
ク制御システムの従来の構成を示すブロック図である。
このような制御システムでは、入力手段(ここではドア
ロックスイッチ1)からの入力内容に基づいて、情報処
理機器(ここでは車載用電子制御ユニット3)が、制御
対象の電気機器(ここではドアロックモータ5)の制御
を行う構成となっており、その電子制御ユニット3のC
PU3aが、所定の制御プログラムに基づいてドアロッ
クモータ5の制御を行っている。
2. Description of the Related Art FIG. 3 is a block diagram showing a conventional structure of a door lock control system to which the present invention is applied.
In such a control system, an information processing device (here, the on-vehicle electronic control unit 3) is controlled by an electric device to be controlled (here, the door lock) based on the input content from the input means (here, the door lock switch 1). The motor 5) is controlled, and the C of the electronic control unit 3 is controlled.
The PU 3a controls the door lock motor 5 based on a predetermined control program.

【0003】そのような制御プログラムでは、一般に、
図4に示すように、所定の一巡処理(所定工程)が繰り
返されることにより制御処理が行われるようになってお
り、その各一巡処理では、複数のサブルーチン(ここで
はサブルーチンSR1〜SR4)が実行されるようにな
っている。ここでは、サブルーチンSR1は、ドアロッ
クスイッチ1からの入力内容の読み込み処理を行うもの
であり、サブルーチンSR2は、ドアロックスイッチ1
からの入力内容がノイズではなく、正当なものであるか
否かを判断するフィルタリング処理を行うものであり、
サブルーチンSR3は、ドアロックスイッチ1からの入
力内容に対応するドアロックモータ5の制御内容を決定
する制御内容決定処理を行うものであり、サブルーチン
SR4は、決定した制御内容をドアロックモータ5に向
けて出力し、ドアロックモータ5を駆動制御する出力処
理を行うためのものである。
In such a control program, generally,
As shown in FIG. 4, a control process is performed by repeating a predetermined round process (predetermined process). In each round process, a plurality of subroutines (here, subroutines SR1 to SR4) are executed. It is supposed to be. Here, the subroutine SR1 performs a process of reading the input content from the door lock switch 1, and the subroutine SR2 performs the process of reading the door lock switch 1.
Is to perform a filtering process to determine whether the input content from is not noise but valid.
The subroutine SR3 performs control content determination processing for determining the control content of the door lock motor 5 corresponding to the input content from the door lock switch 1. The subroutine SR4 directs the determined control content to the door lock motor 5. And output processing for controlling the drive of the door lock motor 5.

【0004】そして、このような電子制御ユニット3で
は、図4に示すように、電子制御ユニット3が起動さ
れ、ステップST1でイニシャル処理が行われると、続
くステップST2〜ST5が繰り返されることにより、
サブルーチンSR1〜SR4が繰り返し実行され、ドア
ロックスイッチ1からの入力内容に基づく、ドアロック
モータ5の制御処理が行われる。
In such an electronic control unit 3, as shown in FIG. 4, the electronic control unit 3 is activated, and when the initial processing is performed in step ST1, the subsequent steps ST2 to ST5 are repeated.
Subroutines SR1 to SR4 are repeatedly executed, and control processing of the door lock motor 5 is performed based on the input content from the door lock switch 1.

【0005】ところで、このような制御プログラムを実
行する電子制御ユニット3のCPU3aでは、制御プロ
グラムを実行中に、そのプログラムの実行位置(現在位
置)を示すプログラムカウンタの記録内容が、ROMの
異常やノイズなどの影響によりくるってしまい、正常に
各サブルーチンSR1〜SR4を終えることなく、プロ
グラムの実行位置が予期せぬ誤った位置に移動されてし
まうことがある。このような場合、CPU3a(電子制
御ユニット3)の暴走を引き起こす可能性がある。
By the way, in the CPU 3a of the electronic control unit 3 which executes such a control program, while the control program is being executed, the recorded contents of the program counter which indicates the execution position (current position) of the program are stored in the CPU 3a. The program execution position may be moved to an unexpected wrong position without ending the subroutines SR1 to SR4 normally due to the influence of noise or the like. In such a case, runaway of the CPU 3a (electronic control unit 3) may be caused.

【0006】例えば、図5に示すように、一巡処理内に
おいて、ステップST2でのサブルーチンSR1の終了
後、サブルーチンSR2を実行すべきステップST3が
実行されずにステップST4が実行されてしまった場合
には、サブルーチンSR2が実行されていないため、制
御プログラム中の様々な情報に食い違いが発生し、誤動
作や暴走が生じる可能性がある。また、一巡処理内にお
いて、各サブルーチンSR1〜SR4が誤って不必要に
重複して実行されてしまったり、誤った順序で実行され
てしまう場合もあり、これらも誤動作等の原因になりか
ねない。
For example, as shown in FIG. 5, in the loop processing, when step ST 4 for executing subroutine SR 2 is not executed after execution of subroutine SR 1 in step ST 2 and step ST 4 is executed. Since the subroutine SR2 is not executed, there is a possibility that various information in the control program may be inconsistent, and a malfunction or a runaway may occur. Further, in the round process, the subroutines SR1 to SR4 may be executed unnecessarily and redundantly, or may be executed in an incorrect order, which may also cause a malfunction or the like.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上述の
従来技術では、制御プログラムの繰り返し実行される各
一巡処理において、実行されるべき各サブルーチンSR
1〜SR4が実行されなかったり、不必要に重複して実
行されてしまったり、あるいは誤った順序で実行されて
しまった場合の対策が取られていないため、所定のサブ
ルーチンSR1〜SR4が正規の順序で一通り実行され
てないことにより生じる電子制御ユニット3の誤動作や
暴走を防止することができないという問題がある。
However, according to the above-mentioned prior art, each subroutine SR to be executed in each cycle of the control program which is repeatedly executed.
Since no countermeasures have been taken for cases in which steps 1 to SR4 are not executed, are unnecessarily duplicated, or are executed in an incorrect order, the predetermined subroutines SR1 to SR4 are There is a problem that it is not possible to prevent malfunction or runaway of the electronic control unit 3 caused by not being executed in order.

【0008】そこで、本発明は前記問題点に鑑み、制御
プログラムの所定の処理工程内において、実行されるべ
き各サブルーチンが正規の順序で一通り実行されないこ
とにより生じる情報処理機器の誤動作や暴走を未然に防
止することができるプログラム実行異常検出装置を提供
することを目的とする。
In view of the above problems, the present invention prevents malfunctions or runaway of information processing equipment caused by the fact that subroutines to be executed are not executed in a regular order within a predetermined processing step of a control program. It is an object of the present invention to provide a program execution abnormality detection device that can prevent it before it happens.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するため
の技術的手段は、所定の処理工程内において実行すべき
複数のサブルーチンを有するプログラムを実行すること
により所定の情報処理を行う情報処理機器におけるプロ
グラムの実行状態の異常を検出するプログラム実行異常
検出装置であって、前記情報処理機器に設けられ、前記
プログラムの前記処理工程内において実行すべき前記各
サブルーチンの一つ手前で実行されるべき前記サブルー
チンを示す直前サブルーチン情報を、前記各サブルーチ
ンごとに対応付けて記憶する第1の記憶手段と、前記情
報処理機器に設けられた第2の記憶手段と、前記情報処
理機器に設けられ、前記処理工程内において前記各サブ
ルーチンが実行されると、その実行されたサブルーチン
を示す呼出サブルーチン情報を前記第2の記憶手段に記
憶させておき、その実行されたサブルーチンの次のサブ
ルーチンが実行される前に、前記第1の記憶手段に記憶
されているその実行されようとしているサブルーチンに
対応する前記直前サブルーチン情報の内容と、前記第2
の記憶手段に記憶されている直前に実行された前記サブ
ルーチンに対応する前記呼出サブルーチン情報の内容と
を比較し、その両者の内容が相違している場合にプログ
ラムの実行状態に異常ありと判定する判定手段と、を備
えることを特徴とする。
A technical means for achieving the above object is an information processing apparatus for performing a predetermined information processing by executing a program having a plurality of subroutines to be executed in a predetermined processing step. A program execution abnormality detection device for detecting an abnormality in the execution state of a program in the information processing apparatus, which is to be executed immediately before each of the subroutines to be executed in the processing process of the program First storage means for storing the immediately preceding subroutine information indicating the subroutine for each of the subroutines, second storage means provided in the information processing device, and provided in the information processing device; When each of the subroutines is executed in a processing step, a call subroutine indicating the executed subroutine The chin information is stored in the second storage means, and before the subroutine next to the executed subroutine is executed, the subroutine stored in the first storage means is executed. The contents of the corresponding immediately preceding subroutine information and the second
Is compared with the contents of the call subroutine information corresponding to the subroutine executed immediately before and stored in the storage means, and if the contents of the two are different, it is determined that the program execution state is abnormal. Determining means.

【0010】[0010]

【発明の実施の形態】図1は本発明の一実施形態に係る
プログラム実行異常検出装置が適用されたドアロック制
御システムのブロック図であり、図2は図1のドアロッ
ク制御システムの制御プログラムの実行過程を示すフロ
ーチャートである。なお、図1および図2において、前
述の図3および図4と対応する部分には同一の参照符号
を付し、説明を省略する。
FIG. 1 is a block diagram of a door lock control system to which a program execution abnormality detecting device according to an embodiment of the present invention is applied, and FIG. 2 is a control program of the door lock control system of FIG. 6 is a flowchart showing an execution process of the process. In FIGS. 1 and 2, parts corresponding to those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof is omitted.

【0011】図1に示すように、電子制御ユニット3に
は、所定の制御プログラムを実行することにより、ドア
スイッチ1からの入力内容に基づいてドアロックモータ
5を駆動制御するCPU3aと、制御プログラムや制御
データ等が記録されたROMおよびRAM等からなるメ
モリ3bとを備えている。制御プログラムは、図4に示
す制御プログラムと同様に、前述の複数のサブルーチン
SR1〜SR4を有しており、この複数のサブルーチン
SR1〜SR4が、図2に示すように、繰り返し実行さ
れることにより制御が行われるようになっている。
As shown in FIG. 1, the electronic control unit 3 executes a predetermined control program to control the driving of the door lock motor 5 based on the input from the door switch 1; And a memory 3b such as a ROM and a RAM in which control data and the like are recorded. The control program has a plurality of subroutines SR1 to SR4 as described above, similarly to the control program shown in FIG. 4, and the plurality of subroutines SR1 to SR4 are repeatedly executed as shown in FIG. Control is performed.

【0012】メモリ3bには、第1ないし第3メモリ部
3c〜3eが設けられている。第1メモリ3cには、後
述するCPU3aの制御処理部3fがドアロックスイッ
チ1に基づいてドアロックモータ5を駆動制御するため
の制御プログラムおよび制御データが記憶されている。
第2メモリ部(第1の記憶手段)3dには、制御プログ
ラムの繰り返し実行される各一巡処理内において実行す
べき各サブルーチンSR1〜SR4の一つ手前で実行さ
れるべきサブルーチンSR1〜SR4を示す直前サブル
ーチン情報が、各サブルーチンSR1〜SR4ごとに対
応付けて記憶されている。第3メモリ部(第2の記憶手
段)3eには、各一巡処理内において実際に実行された
各サブルーチンSR1〜SR4を示す呼出サブルーチン
情報が、後述するCPU3bの判定部3gによって一時
記録される。
The memory 3b is provided with first to third memory units 3c to 3e. The first memory 3c stores a control program and control data for a control processing unit 3f of the CPU 3a, which will be described later, to drive and control the door lock motor 5 based on the door lock switch 1.
The second memory unit (first storage unit) 3d shows subroutines SR1 to SR4 to be executed immediately before each of the subroutines SR1 to SR4 to be executed in each cycle of the control program that is repeatedly executed. The immediately preceding subroutine information is stored in association with each of the subroutines SR1 to SR4. In the third memory unit (second storage unit) 3e, call subroutine information indicating each subroutine SR1 to SR4 actually executed in each round process is temporarily recorded by a determination unit 3g of the CPU 3b described later.

【0013】CPU3aには、制御処理部(制御処理手
段)3fおよび判定部(判定手段)3gおよびエラー処
理部(エラー処理手段)3hが設けられている。
The CPU 3a is provided with a control processing section (control processing means) 3f, a determining section (determining means) 3g, and an error processing section (error processing means) 3h.

【0014】制御処理部3fは、メモリ3bの第1メモ
リ部3cに記憶された制御プログラムおよび制御データ
に基づき、その制御プログラムに含まれるサブルーチン
SR1〜SR4を繰り返し実行することにより、ドアロ
ックスイッチ1からの入力内容に基づいてドアロックモ
ータ5を駆動制御する。
The control processing unit 3f repeatedly executes subroutines SR1 to SR4 included in the control program based on the control program and the control data stored in the first memory unit 3c of the memory 3b, thereby controlling the door lock switch 1 The drive control of the door lock motor 5 is performed based on the input contents from.

【0015】判定部3gは、繰り返し実行される各一巡
処理内において各サブルーチンSR1〜SR4が制御処
理部3fによって実行されると、その実行されたサブル
ーチンSR1〜SR4を認識してその実行されたサブル
ーチンSR1〜SR4を示す呼出サブルーチン情報をメ
モリ3bの第3メモリ部3eに一時記憶させておき、そ
の実行されたサブルーチンSR1〜SR4の次のサブル
ーチンSR1〜SR4が実行される前に、メモリ3bの
第2メモリ部3dに記憶されているその実行されようと
しているサブルーチンSR1〜SR4を認識し、その実
行されようとしているサブルーチンSR1〜SR4に対
応する直前サブルーチン情報の内容と、第3メモリ部3
eに記憶されている直前に実行されたサブルーチンSR
1〜SR4に対応する呼出サブルーチン情報の内容とを
比較し、その両者の内容が相違している場合にはプログ
ラムの実行状態に異常ありと判定する一方、両者の内容
が一致している場合にはプログラムの実行状態が正常で
あると判定する。なお、第3メモリ部3eの記憶内容
は、判定部3gの書き込み処理のたびに更新されるよう
になっている。
When each of the subroutines SR1 to SR4 is executed by the control processing unit 3f in each of the repeatedly executed rounds of processing, the determination unit 3g recognizes the executed subroutines SR1 to SR4 and recognizes the executed subroutine SR1 to SR4. Call subroutine information indicating SR1 to SR4 is temporarily stored in the third memory unit 3e of the memory 3b, and before the next subroutine SR1 to SR4 of the executed subroutine SR1 to SR4 is executed, 2 recognizes the subroutine SR1 to SR4 to be executed stored in the memory unit 3d, and stores the contents of the immediately preceding subroutine information corresponding to the subroutine SR1 to SR4 to be executed and the third memory unit 3
e, the subroutine SR executed immediately before
The contents of the call subroutine information corresponding to 1 to SR4 are compared, and if the contents of the two are different, it is determined that there is an abnormality in the execution state of the program. Determines that the execution state of the program is normal. Note that the storage content of the third memory unit 3e is updated each time the determination unit 3g performs a writing process.

【0016】エラー処理部3hは、判定部3gが異常あ
りと判定するのに応答して、制御処理部3cをリセット
させる等の所定のエラー処理を行う。
The error processing unit 3h performs predetermined error processing such as resetting the control processing unit 3c in response to the determination unit 3g determining that there is an abnormality.

【0017】なお、本実施形態では、制御プログラムを
実行してドアロックモータ5を制御するための第1の構
成(CPU3aおよびメモリ3b)に、制御プログラム
の実行状態の異常を検出するための第2の構成(判定部
3g、エラー処理部3h、第2および第3メモリ部3
d,3e)を一体的に組み込む構成としたが、一体的に
組み込まずに第2の構成の全部あるいは一部を別構成と
し、その第2の構成の全部あるいは一部を担う専用のC
PUおよびメモリを設けてもよい。また、本実施形態で
は、第3メモリ部3eをメモリ3bに設けたが、CPU
3a内のレジスタを第3メモリ部3eとして用いてもよ
い。
In this embodiment, the first configuration (CPU 3a and memory 3b) for executing the control program and controlling the door lock motor 5 includes a second configuration for detecting an abnormality in the execution state of the control program. 2 (the determination unit 3g, the error processing unit 3h, the second and third memory units 3
d, 3e) are integrated, but the whole or a part of the second configuration is made a separate configuration without being integrated, and a dedicated C that bears all or a part of the second configuration
A PU and a memory may be provided. In the present embodiment, the third memory unit 3e is provided in the memory 3b.
The register in 3a may be used as the third memory unit 3e.

【0018】次に、図2を参照して、電子制御ユニット
3の制御プログラムの実行過程を説明する。電子制御ユ
ニット3が起動されると、ステップST1に進む。ステ
ップST1は、ステップST1aとそれに続くステップ
ST1bとからなっており、ステップST1aで、所定
のイニシャル処理が行われると、ステップST1bに進
み、判定部3gによって、サブルーチンSR4を示す呼
出サブルーチン情報が第3メモリ部3eに記録され、ス
テップST2に進み、その後、ステップST2〜ステッ
プST6を含む一巡処理が繰り返されることにより、制
御プログラムの実行状態の異常検出が行われつつ、ドア
ロックスイッチ1からの入力内容に基づき、ドアロック
モータ5の制御が行われる。
Next, the process of executing the control program of the electronic control unit 3 will be described with reference to FIG. When the electronic control unit 3 is started, the process proceeds to step ST1. Step ST1 is composed of step ST1a and subsequent step ST1b. When a predetermined initial process is performed in step ST1a, the process proceeds to step ST1b, and the determining unit 3g determines that the calling subroutine information indicating the subroutine SR4 is the third subroutine information. The information stored in the memory unit 3e, the process proceeds to step ST2, and thereafter, the round process including steps ST2 to ST6 is repeated, so that the abnormality in the execution state of the control program is detected and the input contents from the door lock switch 1 are detected. , The door lock motor 5 is controlled.

【0019】各ステップST2〜ST5は、ステップS
T2a〜ST5aと、それに続くステップST2b〜S
T5bと、さらにそれに続くステップST2c〜ST5
cの3つのステップからなっている。
Each of steps ST2 to ST5 is performed in step S
T2a to ST5a followed by steps ST2b to S2
T5b, and subsequent steps ST2c to ST5
It consists of three steps c.

【0020】初めのステップST2a〜ST5aでは、
判定部3gによるプログラム実行異常の有無の判定処理
が行われる。この判定処理では、そのステップST2〜
ST5で制御処理部3fによって実際に実行されるサブ
ルーチンSR1〜SR4が判定部3gによって認識さ
れ、その認識されたサブルーチンSR1〜SR4に対応
する直前サブルーチン情報が第2メモリ部3dから読み
出されるとともに、呼出サブルーチン情報が第3メモリ
部3eから読み出される。
In the first steps ST2a to ST5a,
The determination unit 3g performs a process of determining whether there is a program execution abnormality. In this determination process, the steps ST2 to ST2
In step ST5, the subroutine SR1 to SR4 actually executed by the control processing unit 3f is recognized by the determination unit 3g, and the immediately preceding subroutine information corresponding to the recognized subroutine SR1 to SR4 is read from the second memory unit 3d and called. The subroutine information is read from the third memory unit 3e.

【0021】このとき、その直前サブルーチン情報は、
そのステップST2〜ST5で実際に実行されようとし
ているサブルーチンSR1〜SR4が適切なものである
場合に、そのサブルーチンSR1〜SR4の直前で実行
されたはずの正規な実行順序に従ったサブルーチンSR
1〜SR4を示している。これに対し、呼出サブルーチ
ン情報は、そのステップST2〜ST5で実際に実行さ
れようとしているサブルーチンSR1〜SR4の直前で
実際に実行されたサブルーチンSR1〜SR4を示して
いる。
At this time, the immediately preceding subroutine information is
If the subroutines SR1 to SR4 to be actually executed in the steps ST2 to ST5 are appropriate, the subroutine SR according to the normal execution order which should have been executed immediately before the subroutines SR1 to SR4
1 to SR4 are shown. On the other hand, the called subroutine information indicates the subroutines SR1 to SR4 actually executed immediately before the subroutines SR1 to SR4 to be actually executed in steps ST2 to ST5.

【0022】そして、判定部3gによって、その直前サ
ブルーチン情報が示すサブルーチンSR1〜SR4と、
その呼出サブルーチン情報が示すサブルーチンSR1〜
SR4とが一致しているか否かが判定され、これによっ
て、そのステップST2〜ST5で実行されようとして
いるサブルーチンSR1〜SR4が適切なものであるか
否かが判定される。
Then, the subroutine SR1 to SR4 indicated by the subroutine information immediately before the judgment unit 3g,
Subroutine SR1 indicated by the calling subroutine information
It is determined whether or not SR4 matches with subroutine SR4, thereby determining whether or not subroutine SR1 to SR4 to be executed in steps ST2 to ST5 is appropriate.

【0023】例えば、ステップST2のステップST2
aでは、呼出サブルーチン情報の内容が、そのステップ
ST2で実際に実行されようとしているサブルーチンS
R1に対応する直前サブルーチン情報が示すサブルーチ
ンSR4となっているか否か、すなわち実際に実行され
ようとしているサブルーチンSR1の直前に実際に実行
されたサブルーチンが、ステップST1aのイニシャル
処理またはステップST5bのサブルーチンSR4であ
るか否かが判定される。このとき、サブルーチンSR4
が誤ってとばされたりして、サブルーチンSR1が、例
えばサブルーチンSR3の次に実行されようとしている
場合には、呼出サブルーチン情報の内容がサブルーチン
SR4と一致しないこととなる。
For example, step ST2 of step ST2
In a, the content of the call subroutine information is the subroutine S which is to be actually executed in step ST2.
Whether the subroutine SR4 indicated by the immediately preceding subroutine information corresponding to R1 is the subroutine SR4, that is, the subroutine actually executed immediately before the subroutine SR1 to be actually executed is the initial processing in step ST1a or the subroutine SR4 in step ST5b. Is determined. At this time, the subroutine SR4
When the subroutine SR1 is about to be executed next to the subroutine SR3, for example, the contents of the call subroutine information do not match the subroutine SR4.

【0024】そして、ステップST2a〜ST5aでの
判定結果が肯定的である場合には、続くステップST2
b〜ST5bに進み、制御処理部3cによって、対応す
る各サブルーチンSR1〜SR4の前述の通常の処理内
容が実行され、その通常の処理内容の実行完了に伴っ
て、ステップST2c〜ST5cに進む一方、判定結果
が否定的である場合には、ステップST6に進み、エラ
ー処理部3hによる所定のエラー処理が行われる。
If the determination result in steps ST2a to ST5a is affirmative, the process proceeds to step ST2.
b to ST5b, the control processing unit 3c executes the above-described normal processing contents of the corresponding subroutines SR1 to SR4. When the execution of the normal processing contents is completed, the processing proceeds to steps ST2c to ST5c. If the determination result is negative, the process proceeds to step ST6, where a predetermined error process is performed by the error processing unit 3h.

【0025】ステップST2c〜ST5cでは、判定部
3gによって、そのステップST2〜ST5で実行され
たサブルーチンSR1〜SR4を示す呼出サブルーチン
情報が第3メモリ部3eに記録されて、次のステップS
T2〜ST5に進み、一巡処理の最後のステップST5
が終了すると、初めのステップST2に戻り、以下同様
にして、ステップST2〜ST5が循環的に繰り返され
る。
In steps ST2c to ST5c, the subroutine information indicating the subroutines SR1 to SR4 executed in steps ST2 to ST5 is recorded in the third memory unit 3e by the judging unit 3g.
Proceeding to T2 to ST5, the last step ST5 of the round process
Is completed, the process returns to the initial step ST2, and similarly, steps ST2 to ST5 are cyclically repeated.

【0026】ステップST6のエラー処理では、誤動作
等の防止のために、例えば制御処理部3fの処理動作が
一旦リセット(初期化)されるようになっており、その
後、スタートに戻り、ステップST1から一巡処理が繰
り返されるようになっている。
In the error processing in step ST6, for example, the processing operation of the control processing unit 3f is temporarily reset (initialized) in order to prevent a malfunction or the like. One cycle processing is repeated.

【0027】以上のように、本実施形態によれば、制御
プログラムの繰り返し実行される各一巡処理において、
実行されるべきサブルーチンSR1〜SR4が実行され
なかったり、不必要に重複して実行されてしまったり、
あるいは誤った順序で実行されてしまった場合には、こ
れらの実行不良が、各サブルーチンSR1〜SR4を実
行する前に行われる判定部3gのチェックにより検出さ
れるようになっているため、実行されるべきサブルーチ
ンSR1〜SR4が適切に一通り実行されなかったこと
を確実に検出することができ、これらのサブルーチンS
R1〜SR4の実行不良による電子制御ユニット3の誤
動作や暴走を未然に防止することができる。
As described above, according to the present embodiment, in each round processing repeatedly executed by the control program,
The subroutines SR1 to SR4 to be executed are not executed, or are unnecessarily duplicated,
Alternatively, when they are executed in the wrong order, these execution failures are detected by the check of the determination unit 3g performed before executing each of the subroutines SR1 to SR4, and therefore, the execution failure is executed. It is possible to reliably detect that all of the subroutines SR1 to SR4 to be executed have not been properly executed.
Malfunction or runaway of the electronic control unit 3 due to the execution failure of R1 to SR4 can be prevented.

【0028】なお、本実施形態では、本発明を、ドアロ
ックモータ5を制御するドアロック制御システムに適用
した場合について説明したが、これに限定されるもので
はない。
In this embodiment, the case where the present invention is applied to a door lock control system that controls the door lock motor 5 has been described, but the present invention is not limited to this.

【0029】[0029]

【発明の効果】請求項1に記載の発明によれば、プログ
ラムの所定の処理工程内において、実行されるべきサブ
ルーチンが実行されなかったり、不必要に重複して実行
されてしまったり、誤った順序で実行されてしまった場
合には、これらの実行不良が、各サブルーチンを実行す
る前に行われる判定手段のチェックにより検出されるよ
うになっているため、実行されるべきサブルーチンが正
規な順序で一通り実行されなかったことを確実に検出す
ることができ、これらのサブルーチンの実行不良による
情報処理機器の誤動作や暴走を未然に防止することがで
きる。
According to the first aspect of the present invention, in a predetermined processing step of a program, a subroutine to be executed is not executed, is unnecessarily duplicated, or is incorrectly executed. If the subroutines to be executed are executed in the normal order, the execution failures are detected by checking the judgment means before executing each subroutine. Thus, it is possible to reliably detect that the subroutine has not been executed, and to prevent a malfunction or a runaway of the information processing apparatus due to a poor execution of these subroutines.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るプログラム実行異常
検出装置が適用されたドアロック制御システムのブロッ
ク図である。
FIG. 1 is a block diagram of a door lock control system to which a program execution abnormality detection device according to an embodiment of the present invention is applied.

【図2】図1のドアロック制御システムの制御プログラ
ムの実行過程を示すフローチャートである。
FIG. 2 is a flowchart showing an execution process of a control program of the door lock control system of FIG.

【図3】本発明の適用例であるドアロック制御システム
の従来の構成を示すブロック図である。
FIG. 3 is a block diagram showing a conventional configuration of a door lock control system as an application example of the present invention.

【図4】図3のドアロック制御システムの制御プログラ
ムの実行過程を示すフローチャートである。
FIG. 4 is a flowchart showing an execution process of a control program of the door lock control system of FIG. 3;

【図5】図4の制御プログラムの実行過程においてサブ
ルーチンが誤って実行されなかった場合を示す図であ
る。
FIG. 5 is a diagram showing a case where a subroutine is not erroneously executed in a process of executing the control program of FIG. 4;

【符号の説明】[Explanation of symbols]

1 ドアロックスイッチ 3 電子制御ユニット 3a CPU 3b メモリ 3c〜3e 第1ないし第3メモリ部 3f 制御処理部 3g 判定部 3h エラー処理部 5 ドアロックモータ DESCRIPTION OF SYMBOLS 1 Door lock switch 3 Electronic control unit 3a CPU 3b Memory 3c-3e 1st thru / or 3rd memory part 3f Control processing part 3g Judgment part 3h Error processing part 5 Door lock motor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 剛成 愛知県名古屋市南区菊住1丁目7番10号 株式会社ハーネス総合技術研究所内 Fターム(参考) 5B042 GB08 JJ13 JJ29 LA20 MC25 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takenari Nakano 1-7-10 Kikuzumi, Minami-ku, Nagoya-shi, Aichi F-term in Harness Research Institute, Inc. (Reference) 5B042 GB08 JJ13 JJ29 LA20 MC25

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 所定の処理工程内において実行すべき複
数のサブルーチンを有するプログラムを実行することに
より所定の情報処理を行う情報処理機器におけるプログ
ラムの実行状態の異常を検出するプログラム実行異常検
出装置であって、 前記情報処理機器に設けられ、前記プログラムの前記処
理工程内において実行すべき前記各サブルーチンの一つ
手前で実行されるべき前記サブルーチンを示す直前サブ
ルーチン情報を、前記各サブルーチンごとに対応付けて
記憶する第1の記憶手段と、 前記情報処理機器に設けられた第2の記憶手段と、 前記情報処理機器に設けられ、前記処理工程内において
前記各サブルーチンが実行されると、その実行されたサ
ブルーチンを示す呼出サブルーチン情報を前記第2の記
憶手段に記憶させておき、その実行されたサブルーチン
の次のサブルーチンが実行される前に、前記第1の記憶
手段に記憶されているその実行されようとしているサブ
ルーチンに対応する前記直前サブルーチン情報の内容
と、前記第2の記憶手段に記憶されている直前に実行さ
れた前記サブルーチンに対応する前記呼出サブルーチン
情報の内容とを比較し、その両者の内容が相違している
場合にプログラムの実行状態に異常ありと判定する判定
手段と、を備えることを特徴とするプログラム実行異常
検出装置。
1. A program execution abnormality detection device for detecting an abnormality in the execution state of a program in an information processing device that performs predetermined information processing by executing a program having a plurality of subroutines to be executed in a predetermined processing step. The subroutine information immediately before the subroutine, which is provided in the information processing device and indicates the subroutine to be executed immediately before the subroutine to be executed in the processing process of the program, is associated with each subroutine. A first storage unit for storing the information, a second storage unit provided in the information processing device, and a second storage unit provided in the information processing device. Call subroutine information indicating the subroutine that has been stored in the second storage means. Before the subroutine next to the executed subroutine is executed, the contents of the immediately preceding subroutine information corresponding to the subroutine to be executed stored in the first storage means and the second storage means Determining means for comparing the contents of the call subroutine information corresponding to the subroutine executed immediately before and stored in the subroutine, and determining that there is an abnormality in the execution state of the program when the contents of the two are different. A program execution abnormality detection device, comprising:
JP11147711A 1999-05-27 1999-05-27 Program execution abnormality detecting device Pending JP2000339197A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11147711A JP2000339197A (en) 1999-05-27 1999-05-27 Program execution abnormality detecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11147711A JP2000339197A (en) 1999-05-27 1999-05-27 Program execution abnormality detecting device

Publications (1)

Publication Number Publication Date
JP2000339197A true JP2000339197A (en) 2000-12-08

Family

ID=15436491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11147711A Pending JP2000339197A (en) 1999-05-27 1999-05-27 Program execution abnormality detecting device

Country Status (1)

Country Link
JP (1) JP2000339197A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299081A (en) * 2006-04-28 2007-11-15 Hitachi Ltd Control flow error detection method, data processing device and compiler
WO2013089210A1 (en) * 2011-12-16 2013-06-20 株式会社オートネットワーク技術研究所 Controller and process monitoring method
CN106776236A (en) * 2017-02-07 2017-05-31 北京龙鼎源科技股份有限公司 The method and apparatus of the execution of monitoring program

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299081A (en) * 2006-04-28 2007-11-15 Hitachi Ltd Control flow error detection method, data processing device and compiler
WO2013089210A1 (en) * 2011-12-16 2013-06-20 株式会社オートネットワーク技術研究所 Controller and process monitoring method
JP2013127674A (en) * 2011-12-16 2013-06-27 Auto Network Gijutsu Kenkyusho:Kk Control device and processing monitoring method
CN104011688A (en) * 2011-12-16 2014-08-27 株式会社自动网络技术研究所 Controller And Process Monitoring Method
US9690269B2 (en) 2011-12-16 2017-06-27 Autonetworks Technologies, Ltd. Controller and process monitoring method including monitoring of process execution sequence
CN106776236A (en) * 2017-02-07 2017-05-31 北京龙鼎源科技股份有限公司 The method and apparatus of the execution of monitoring program
CN106776236B (en) * 2017-02-07 2020-05-08 北京龙鼎源科技股份有限公司 Method and apparatus for monitoring execution of a program

Similar Documents

Publication Publication Date Title
JP2000339188A (en) Program execution abnormality detecting device
US7890800B2 (en) Method, operating system and computing hardware for running a computer program
JP2000339197A (en) Program execution abnormality detecting device
JP2006344087A (en) Task management device for controller and task management method for controller
US6697995B1 (en) Diagnostic method for logic used in vehicle
US7689874B2 (en) Data processing device and method for monitoring correct operation of a data processing device
EP1081595B1 (en) Semiconductor apparatus
JPH06324721A (en) Method for detecting falling-off of connection unit
US6986079B2 (en) Memory device method for operating a system containing a memory device for fault detection with two interrupt service routines
JP2008262557A (en) Task management device for controller and task management method for controller
JP3696362B2 (en) Control device for electronic game machines
JP6275098B2 (en) Control device and register failure recovery method
JPS59184947A (en) Storage system of program
JP2605440B2 (en) Data processing device
CN116394959A (en) Automobile body control domain and control method
JPS6362047A (en) System for detecting abnormality of program sequence
JPH1196012A (en) Distributed controller
JPS62182934A (en) Program executing device
JPH03266012A (en) Reset control system
JPS63163943A (en) Control method for writing into memory
JP2001242901A (en) Device for detecting malfunction of programmable controller
JPS60169953A (en) Abnormality detecting method of computer
JPS60116040A (en) Data processing device
JPH01246637A (en) Exception recovery processing control system
JPH10124347A (en) Electronic computer

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040302