JP2000333467A - Inverter apparatus - Google Patents
Inverter apparatusInfo
- Publication number
- JP2000333467A JP2000333467A JP11140524A JP14052499A JP2000333467A JP 2000333467 A JP2000333467 A JP 2000333467A JP 11140524 A JP11140524 A JP 11140524A JP 14052499 A JP14052499 A JP 14052499A JP 2000333467 A JP2000333467 A JP 2000333467A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- side switching
- abnormality
- voltage
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、直流電力を交流電
力に変換するインバータ装置に関し、たとえば直流電力
を単相又は三相交流モータ駆動用の交流電力に変換する
インバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter for converting DC power into AC power, and more particularly to an inverter for converting DC power into AC power for driving a single-phase or three-phase AC motor.
【0002】[0002]
【従来の技術】従来の三相インバ−タにおいて、スイッ
チング素子の異常を検出して、異常が生じたスイッチン
グ素子の自己遮断を行うと共にこの異常状態を示すダイ
アグ信号を外部制御回路に報知する異常検出回路をもつ
ものが知られている。このインバータ装置内蔵の異常検
出回路は、インバータ装置の低位側の直流電源電位を基
準とする制御電源電圧で動作し、このため、この異常検
出回路が出力するダイアグ信号はインバータ装置の低位
側の直流電源電位を基準とする信号電圧として形成され
るのが回路構成が簡素となり、一般的である。2. Description of the Related Art In a conventional three-phase inverter, an abnormality of a switching element is detected, the switching element having the abnormality is shut off by itself, and a diagnostic signal indicating the abnormal state is reported to an external control circuit. One having a detection circuit is known. The abnormality detection circuit built in the inverter device operates with a control power supply voltage based on the DC power supply potential on the lower side of the inverter device. Therefore, the diagnostic signal output from the abnormality detection circuit is a DC signal on the lower side of the inverter device. It is common to form the signal voltage with reference to the power supply potential because the circuit configuration is simplified.
【0003】ただし、この異常検出回路のうち、インバ
ータ装置のLOーSIDE側電力素子の異常を検出する
ローサイド素子異常検出部は、当然、インバータ装置の
低位側の直流電源電位を基準としてLOーSIDE側電
力素子の異常を検出する回路構成を採用するのが回路構
成の点で好適であるが、インバータ装置のHIーSID
E側電力素子の異常を検出するハイサイド素子異常検出
部は、HIーSIDE側電力素子の出力端又はインバー
タ装置の高位側の直流電源電位を基準としてHIーSI
DE側電力素子の異常を検出する回路構成を採用するの
が回路構成の点で好適となり、このため、ハイサイド素
子異常検出部の出力信号電圧を上述した基準電位からイ
ンバータ装置の低位側の直流電源電位を基準とする基準
電位にフォトカプラ又はトランス等の電位絶縁素子を用
いてレベル変換していた。However, in this abnormality detection circuit, the low-side element abnormality detection section for detecting an abnormality of the power element on the LO-SIDE side of the inverter apparatus naturally has a LO-SIDE based on the DC power supply potential on the lower side of the inverter apparatus. Although it is preferable in terms of circuit configuration to employ a circuit configuration for detecting an abnormality in the side power element, the HI-SID of the inverter device is used.
The high-side element abnormality detection unit for detecting an abnormality of the E-side power element is configured such that the high-side element abnormality detection unit uses the HI-SI
It is preferable in terms of the circuit configuration to employ a circuit configuration for detecting the abnormality of the DE-side power element. For this reason, the output signal voltage of the high-side element abnormality detection unit is adjusted from the above-described reference potential to the low-side DC of the inverter device. The level has been converted to a reference potential based on the power supply potential using a potential insulating element such as a photocoupler or a transformer.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、、この
フォトカプラは部品コストが高く、また、フォトカプラ
の消費電力は発光ダイオ−ド駆動のために十数mAとイ
ンバータ装置の制御電力の大きな割合を占めるため、制
御電力供給用電源回路の大型化、高コスト化の要因とな
っていた。However, this photocoupler has a high component cost, and the power consumption of the photocoupler is more than tens of mA for driving the light emitting diode, which is a large proportion of the control power of the inverter device. Therefore, the power supply circuit for supplying the control power has been increased in size and cost.
【0005】本発明は上記問題点に鑑みなされたもので
あり、簡素な回路構成で低電力消費の異常検出回路をも
つインバータ装置を提供することを、その目的としてい
る。The present invention has been made in view of the above problems, and has as its object to provide an inverter apparatus having a simple circuit configuration and a low power consumption abnormality detection circuit.
【0006】[0006]
【課題を解決するための手段】本発明のインバータ装置
の異常検出部は、インバータ装置の各相の交流出力端子
の相間電圧パターンに基づいてハイサイド側のスイッチ
ング素子の導通異常を検出する。なお、この導通異常
は、たとえばこのハイサイド側のスイッチング素子自身
の故障により発生する場合と、このハイサイド側のスイ
ッチング素子を駆動制御する制御回路の不良により発生
する場合とがある。SUMMARY OF THE INVENTION An abnormality detecting section of an inverter device according to the present invention detects a conduction abnormality of a high-side switching element based on an inter-phase voltage pattern of an AC output terminal of each phase of the inverter device. The conduction abnormality may occur, for example, due to a failure of the high-side switching element itself, or to a failure of a control circuit that drives and controls the high-side switching element.
【0007】このようにすれば、各インバータ装置の各
相の交流出力端子の電位(交流出力電圧)がインバータ
装置の低位側の直流電源電位(以下、単に低位側電源電
位ともいう)を基準として形成されているために、この
ハイサイド側のスイッチング素子の異常を検出する異常
検出部の回路部分(以下、ハイサイド素子異常検出部又
は単に異常検出回路ともいう)は、この低位側電源電位
が低位側電源端に印加される回路構成を採用することが
できる。With this configuration, the potential (AC output voltage) of the AC output terminal of each phase of each inverter device is set with reference to the lower DC power supply potential of the inverter device (hereinafter, also simply referred to as the lower power supply potential). Because of this, the circuit part of the abnormality detection unit that detects the abnormality of the high-side switching element (hereinafter also referred to as the high-side element abnormality detection unit or simply the abnormality detection circuit) has the low-side power supply potential. A circuit configuration applied to the lower power supply terminal can be employed.
【0008】その結果、このハイサイド素子異常検出部
は、この低位側電源電位を基準としてハイサイド素子異
常を示す信号電圧を形成することができ、これにより、
従来必要となっていたハイサイド素子異常検出部の出力
信号を低位側電源電位基準に変換するための電位絶縁素
子を省略することができ、回路構成の大幅な簡素化及び
制御電力節減を実現することができる。As a result, the high side element abnormality detecting section can form a signal voltage indicating the high side element abnormality with reference to the lower power supply potential.
The potential insulation element for converting the output signal of the high-side element abnormality detection unit, which is conventionally required, to the low-side power supply potential reference can be omitted, and the circuit configuration is greatly simplified and control power is saved. be able to.
【0009】請求項2記載の構成によれば請求項1記載
のインバータ装置において更に、異常検出部は、検出し
たハイサイド側のスイッチング素子の導通異常に関連す
る異常発生報知信号を、インバータ装置の低位側の直流
電源電位を基準とする信号電圧として形成して外部に送
出するので、回路構成が簡素となる。請求項3記載の構
成によれば請求項1又は2記載のインバータ装置におい
て更に、異常検出部は、所定のハイサイド側のスイッチ
ング素子の導通予定区間において所定のハイサイド側の
スイッチング素子の交流出力端子の相電圧が所定しきい
値より小さい場合に所定のハイサイド側のスイッチング
素子の導通不良と判定するので、低位側電源電位基準の
異常検出部により確実にハイサイド側のスイッチング素
子の導通不良を判定することができる。According to a second aspect of the present invention, in the inverter device according to the first aspect, the abnormality detecting unit further outputs an abnormality occurrence notification signal related to the detected conduction abnormality of the high-side switching element of the inverter device. Since the signal voltage is formed as a signal voltage based on the lower DC power supply potential and transmitted to the outside, the circuit configuration is simplified. According to a third aspect of the present invention, in the inverter device according to the first or second aspect, the abnormality detection unit further includes an AC output of the predetermined high-side switching element in a section where the predetermined high-side switching element is expected to conduct. When the phase voltage of the terminal is smaller than the predetermined threshold value, it is determined that the predetermined high-side switching element has a conduction failure. Therefore, the abnormality detection unit based on the lower power supply potential ensures that the high-side switching element has a conduction failure. Can be determined.
【0010】更に具体的に説明すると、インバータ装置
のハイサイド側のスイッチング素子が自己の異常により
導通不良となった場合、もしくは、ハイサイド側のスイ
ッチング素子個々に内蔵される自己異常検出回路により
自己遮断した状態となった場合、この異常なハイサイド
側のスイッチング素子の交流出力端子と、インバータ装
置の他の交流出力端子との間の相間電圧は、この異常な
ハイサイド側のスイッチング素子がオンする区間におい
て正常に電源電圧相当の電圧よりも格段に小さくなる。
したがって、インバータ装置の各交流出力端子の電位を
低位側電源電位基準で検出し、それらの差をモニタすれ
ばハイサイド側のスイッチング素子の導通不良を容易に
検出することができる。More specifically, when the high-side switching element of the inverter device has a conduction failure due to its own abnormality, or when a self-abnormality detection circuit built in each high-side switching element has its own abnormality, In the case of the cutoff state, the inter-phase voltage between the AC output terminal of the abnormal high-side switching element and another AC output terminal of the inverter device turns on the abnormal high-side switching element. In this section, the voltage becomes much lower than the voltage equivalent to the power supply voltage.
Therefore, by detecting the potential of each AC output terminal of the inverter device with reference to the lower power supply potential and monitoring the difference therebetween, it is possible to easily detect a conduction failure of the high-side switching element.
【0011】なお、インバータ装置へ入力される直流電
源電圧が高電圧である場合、各交流出力端子の電圧(各
相の交流電圧)が異常検出部の入力電圧範囲より格段に
大きい場合が生じるが、この場合には、これら各相の交
流電圧を抵抗分圧回路などで分圧して簡単に処理するこ
とができ、なんら問題は生じない。When the DC power supply voltage input to the inverter device is a high voltage, the voltage of each AC output terminal (AC voltage of each phase) may be much higher than the input voltage range of the abnormality detecting unit. In this case, the AC voltage of each phase can be divided by a resistance voltage dividing circuit or the like and easily processed, so that no problem occurs.
【0012】[0012]
【発明の実施の形態】本発明の好適な実施態様を以下の
実施例を参照して説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described with reference to the following examples.
【0013】[0013]
【実施例】(全体構成)実施例のインバータ装置を図1
〜図6を参照して説明する。このインバータ装置は、1
20度通電制御を行う車載用三相インバータであって。
図1はその全体構成を、図2はコントローラ30に内蔵
されてハイサイド側異常状態検出を行うハイサイド素子
異常検出回路を、図3はこのインバータ装置各部の各時
刻におけるスイッチングパターンを、図4〜図6はこの
インバータ装置各部の各時刻における電流経路を、それ
ぞれ示す。 (全体構成)図1において、1は走行に必要な電力を供
給する高電圧車載バッテリ(直流電源)、2はインバー
タ装置に印加される直流電源電圧を安定化するための平
滑コンデンサ、3はインバータ装置の負荷となるモー
タ、11〜16は電力スイッチング素子で、本実施例で
はIGBTを使用している。21〜26はフライホイー
ルダイオ−ド(FWD)、30は電力スイッチング素子
断続用の制御信号の形成回路、電力スイッチング素子駆
動制御用の制御電源電力の形成回路、電力スイッチング
素子の保護回路などを含むコントローラ(制御回路)、
31〜36は図示の如く、制御回路30と後述の素子コ
ントローラとを接続する信号線、41〜46はIGBT
11〜16が駆動電圧不足や過電流、又は過熱などによ
り正常に動作できない状況になった場合にその異常を個
別に検出し、異常発生したIGBTをその後の一定期
間、駆動を強制的に停止するとともに、コントローラ3
0から受け取ったゲート制御信号を電力増幅してIGB
T11〜16のゲ−ト電極に印加する素子コントローラ
41〜46である。この種の素子コントローラ41〜4
6自体の回路構成及び動作は、もはや周知となっている
ので説明は省略する。 (インバータ装置の基本動作)本実施例の120度通電
制御では、図3に示す通電パターンでIGBT11〜1
6を断続制御することにより、ローサイドIGBT14
〜16はそれぞれ異なる120度ずれてオンされ、ハイ
サイドIGBT11〜13をDUTY制御して疑似三相
交流電圧Vu、Vv、Vwを形成してモータ3に印加し
ている。 (疑似三相交流電圧Vu、Vv、Vwの説明)動作開始
時(t0)はIGBT11〜16の全てがOFF状態で
あり、電流も流れていないため、Vu、Vv、Vwは全
て、略VP/2の電圧となる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Overall Configuration) FIG.
This will be described with reference to FIGS. This inverter device has 1
An in-vehicle three-phase inverter that performs 20-degree conduction control.
FIG. 1 shows the overall configuration, FIG. 2 shows a high-side element abnormality detection circuit incorporated in the controller 30 for detecting a high-side abnormal state, FIG. 3 shows switching patterns of each part of the inverter device at each time, and FIG. FIG. 6 to FIG. 6 show the current paths of each part of the inverter device at each time. (Overall Configuration) In FIG. 1, reference numeral 1 denotes a high-voltage on-vehicle battery (DC power supply) for supplying power required for traveling, 2 denotes a smoothing capacitor for stabilizing a DC power supply voltage applied to an inverter device, and 3 denotes an inverter. Motors 11 to 16 serving as loads on the apparatus are power switching elements, and in this embodiment, IGBTs are used. 21 to 26 include a flywheel diode (FWD), 30 includes a circuit for forming a control signal for connecting and disconnecting the power switching element, a circuit for forming a control power supply for controlling the driving of the power switching element, and a protection circuit for the power switching element. Controller (control circuit),
As shown in the figure, 31 to 36 are signal lines connecting the control circuit 30 and an element controller described later, and 41 to 46 are IGBTs.
If any of the devices 11 to 16 cannot operate normally due to insufficient driving voltage, overcurrent, or overheating, the abnormality is individually detected, and the driving of the IGBT in which the abnormality has occurred is forcibly stopped for a certain period thereafter. With controller 3
0 to amplify the gate control signal received from
Element controllers 41 to 46 applied to the gate electrodes T11 to T16. This type of element controllers 41 to 4
Since the circuit configuration and operation of 6 itself are already known, description thereof will be omitted. (Basic Operation of Inverter Device) In the 120-degree energization control of the present embodiment, the IGBTs 11 to 1 have the energization patterns shown in FIG.
6 by intermittently controlling the low-side IGBT 14
16 are turned on with a shift of 120 degrees different from each other, and DUTY-control the high-side IGBTs 11 to 13 to generate pseudo three-phase AC voltages Vu, Vv, Vw and apply the same to the motor 3. (Explanation of pseudo three-phase AC voltages Vu, Vv, Vw) At the start of operation (t0), all of IGBTs 11 to 16 are in the OFF state, and no current flows, so that all of Vu, Vv, Vw are substantially VP /. 2 voltage.
【0014】次に、時刻t1 では、IGBT11、15
がオンし、図4に示す経路で電流が流れるので、IGB
T11、14の接続点である交流出力端子のU相交流電
圧Vuは直流電源1の低位側電源電位VN(以下の説明
では0Vとみなす)を基準電位として Vu=VP−Vce(sat)11≒VP となる。ここでVce(sat)11はIGBT11の飽
和電圧であり、通電電流により値は異なるが、直流電源
1の高位側電源電位VPが低位側電源電位VNに対して
数百Vに達するような場合には、非常に小さい値となる
ため、ほぼVu=VPと見なせる。また、IGBT1
2、15の接続点である交流出力端子のV相交流電圧V
v、IGBT13、16の接続点である交流出力端子の
W相交流電圧Vwはそれぞれ、Vv≒Vce(sat)
11≒0、Vw≒VP/2となる。Next, at time t1, the IGBTs 11, 15
Is turned on, and current flows through the path shown in FIG.
The U-phase AC voltage Vu at the AC output terminal, which is a connection point between T11 and T11, is based on the lower power supply potential VN of the DC power supply 1 (assumed to be 0 V in the following description) as a reference potential: Vu = VP-Vce (sat) 11} VP. Here, Vce (sat) 11 is a saturation voltage of the IGBT11, and the value differs depending on the energizing current. However, in the case where the higher power supply potential VP of the DC power supply 1 reaches several hundred V with respect to the lower power supply potential VN, Is a very small value, so that it can be considered that Vu = VP. In addition, IGBT1
V-phase AC voltage V at the AC output terminal, which is the connection point between 2, 15
v, the W-phase AC voltage Vw of the AC output terminal which is a connection point of the IGBTs 13 and 16 is Vv ≒ Vce (sat), respectively.
11 ≒ 0, Vw ≒ VP / 2.
【0015】この時の電流経路を図4に示す。次に、時
刻t2 では、IGBT11がオフし、IGBT11に流
れていた電流がダイオードFWD14に転流する。この
時、VuはダイオードFWDの電圧ドロップ分(=−V
F24)だけVNより低い値となるため、 Vu=−VF24≒VN≒0 となり、Vv、Vwはそれぞれ、Vv≒Vce(sa
t)15、Vw≒0となる。FIG. 4 shows a current path at this time. Next, at time t2, the IGBT 11 is turned off, and the current flowing through the IGBT 11 is commutated to the diode FWD14. At this time, Vu is the voltage drop of the diode FWD (= −V
FN) is lower than VN, so that Vu = −VF24 ≒ VN ≒ 0, and Vv and Vw are respectively VvVVce (sa
t) 15, Vw ≒ 0.
【0016】この時の電流経路を図5に示す。次に、時
刻t3 では、IGBT15がオフし、入れ替わりでIG
BT16がオンする。この場合、IGBT15がオフし
てから短期間の間だけダイオードFWD22に電流が流
れ、Vu、Vv、Vwはそれぞれ、 Vu=VP−Vce(sat)11≒VP、 Vv=VP+VF22 ≒VP、 Vw ≒VP/2、 となる。FIG. 5 shows a current path at this time. Next, at time t3, the IGBT 15 is turned off, and
The BT 16 turns on. In this case, a current flows through the diode FWD22 only for a short period after the IGBT 15 is turned off, and Vu, Vv, and Vw are respectively Vu = VP−Vce (sat) 11 ≒ VP, Vv = VP + VF22 ≒ VP, Vw ≒ VP. / 2,
【0017】この時の電流経路を図6に示す。各相の交
流電圧Vu、Vv、Vwの関係は電気角360度の一周
期の中で順次移り変わるため、電気角120度ごとに前
述の関係が繰り返す。このように正常時には、IGBT
のオンタイミングに同期して、Vu、Vv、Vwの電圧
が略VPと略VNの二値を行き来する。 (IGBT11の導通不良時)次に、時刻t4 でIGB
T11が駆動電圧不足等により正常にスイッチングでき
なくなり、素子コントローラ41内蔵の周知の遮断回路
によりOFF状態にホールドされた場合の各部電位につ
いて説明する。FIG. 6 shows a current path at this time. Since the relationship between the AC voltages Vu, Vv, and Vw of each phase sequentially changes in one cycle of the electrical angle of 360 degrees, the above relationship is repeated every electrical angle of 120 degrees. Thus, at normal times, the IGBT
, The voltages Vu, Vv, and Vw alternate between approximately VP and approximately VN. (At the time of conduction failure of the IGBT 11) Next, at the time t4, the IGB
A description will be given of the potential of each part when T11 cannot be normally switched due to insufficient driving voltage or the like, and is held in the OFF state by a well-known shutoff circuit built in the element controller 41.
【0018】この場合、コントローラ30から素子コン
トローラ41にON駆動信号を与えても、素子コントロ
ーラ41内蔵の遮断回路によりIGBT11のゲ−ト電
極にはハイレベルのゲート制御電圧(ON電圧)は与え
られず、このためIGBT11はOFFしつづけ、電流
経路としてはIGBT11オフ時の電流経路図のように
流れ続け、U相交流電圧Vuは略VNとなる。 (ハイサイド素子異常検出回路)コントローラ30に内
蔵されてハイサイド側のIGBT11〜13の導通異常
を検出するハイサイド素子異常検出回路の例を図2を参
照して説明する。なお、このハイサイド素子異常検出回
路の回路構成については動作説明と共に説明する。In this case, even if an ON drive signal is supplied from the controller 30 to the element controller 41, a high-level gate control voltage (ON voltage) is applied to the gate electrode of the IGBT 11 by a shut-off circuit built in the element controller 41. For this reason, the IGBT 11 is kept off, the current path continues to flow as shown in the current path diagram when the IGBT 11 is off, and the U-phase AC voltage Vu becomes substantially VN. (High-side element abnormality detection circuit) An example of a high-side element abnormality detection circuit which is built in the controller 30 and detects conduction abnormality of the high-side IGBTs 11 to 13 will be described with reference to FIG. The circuit configuration of the high side element abnormality detection circuit will be described together with the operation description.
【0019】図2において、100〜102は各相の交
流電圧Vu、Vv、Vwの分圧を個別に検出する交流電
圧検出回路(Vu、Vv、Vw検出部)であり、これら
交流電圧検出回路100〜102に個別に内蔵される抵
抗R01と抵抗R02とのペア、抵抗R03と抵抗R0
4とのペア、抵抗R05と抵抗R06とのペアはそれぞ
れ抵抗分圧回路を構成する。R01、R03、R05、
R08の抵抗値は等しく、R02、R04、R06、R
09の抵抗値は等しい。In FIG. 2, reference numerals 100 to 102 denote AC voltage detection circuits (Vu, Vv, Vw detection units) for individually detecting the divided voltages of the AC voltages Vu, Vv, Vw of each phase. A pair of a resistor R01 and a resistor R02, a resistor R03 and a resistor R0 individually incorporated in 100 to 102, respectively.
4 and a pair of the resistor R05 and the resistor R06 form a resistor voltage dividing circuit. R01, R03, R05,
The resistance values of R08 are equal, and R02, R04, R06, R
09 are equal.
【0020】これら抵抗分圧回路から出力される各分圧
を電流増幅するエミッタホロワトランジスタQu,Q
v,Qw,Q02は全て同一特性とされる。エミッタホ
ロワトランジスタQu,Qv,Qwのエミッタが渡り接
続されているので、上記三つの分圧のうちもっとも高い
分圧だけが抵抗R11を通じて差動増幅部200の−入
力端に入力される。R07はエミッタホロワトランジス
タQu,Qv,Qwの負荷抵抗である。The emitter-follower transistors Qu and Q for amplifying currents of the respective divided voltages output from the resistor voltage dividing circuits.
v, Qw, and Q02 all have the same characteristics. Since the emitters of the emitter follower transistors Qu, Qv, and Qw are cross-connected, only the highest one of the three divided voltages is input to the negative input terminal of the differential amplifier 200 through the resistor R11. R07 is a load resistance of the emitter follower transistors Qu, Qv, Qw.
【0021】同様に、103は直流電源電圧VPの分圧
を検出する電圧検出回路(VP検出部)であり、電圧検
出回路103に内蔵される抵抗R08と抵抗R09との
ペアは直流電源電圧VPを分圧する抵抗分圧回路を構成
する。直流電源電圧VPをこの抵抗R08、R09で分
圧した電圧をエミッタホロワトランジスタQ02で電流
増幅することにより、交流電圧検出回路100〜102
の出力電圧と同一分圧比で直流電源電圧を分圧した電圧
が抵抗R12を通じて差動増幅部200の+入力端に入
力される。Similarly, reference numeral 103 denotes a voltage detection circuit (VP detection unit) for detecting the divided voltage of the DC power supply voltage VP. A pair of the resistors R08 and R09 built in the voltage detection circuit 103 is connected to the DC power supply voltage VP. Is configured as a resistance voltage dividing circuit. The voltage obtained by dividing the DC power supply voltage VP by the resistors R08 and R09 is current-amplified by the emitter follower transistor Q02, whereby the AC voltage detection circuits 100 to 102 are amplified.
A voltage obtained by dividing the DC power supply voltage at the same voltage division ratio as the output voltage of the differential amplifier 200 is input to the + input terminal of the differential amplifier 200 through the resistor R12.
【0022】差動増幅部200はオペアンプを用いた既
知の差動増幅回路であり、各相の交流電圧Vu、Vv、
Vwの分圧信号V-と直流電源電圧VPの分圧信号V+と
の差電圧を増幅する。差動増幅部の出力電圧Vout
は、 となる。The differential amplifying section 200 is a known differential amplifying circuit using an operational amplifier, and the AC voltages Vu, Vv,
The difference voltage between the divided signal V− of Vw and the divided signal V + of the DC power supply voltage VP is amplified. Output voltage Vout of differential amplifier
Is Becomes
【0023】すなわち、IGBT11〜13の何れかが
正常にオンしているときには、V−とV+はほぼ同等と
なり、Voutはほぼ0となる。R21,R22,Q0
1からなる同期部300はクランプ回路であって、ハイ
サイドのIGBT11〜13の全てが正常なオフ信号が
与えられる期間(PWM制御のパルス間隔期間)を示す
チョッパ信号SによりQ01をオンし、Q02をオフさ
せることによりV+を0Vにリセットするものである。
なお、ハイサイドのIGBT11〜13の全てがオフす
る状態は、IGBT11〜13のPWM制御における各
パルス周期のいわゆるパルス間隔期間に生じ、これらI
GBT11〜13はPWM制御における各パルス周期の
いわゆるパルス幅期間にオンし、デューティ比は(パル
ス幅期間/パルス周期)・100%となる。That is, when any one of the IGBTs 11 to 13 is normally turned on, V− and V + are substantially equal, and Vout is substantially zero. R21, R22, Q0
1 is a clamp circuit, which turns on Q01 by a chopper signal S indicating a period (pulse interval period of PWM control) in which all of the high-side IGBTs 11 to 13 receive a normal off signal (Q02). Is turned off to reset V + to 0V.
The state where all of the high-side IGBTs 11 to 13 are turned off occurs in a so-called pulse interval period of each pulse cycle in the PWM control of the IGBTs 11 to 13.
The GBTs 11 to 13 are turned on during a so-called pulse width period of each pulse period in the PWM control, and the duty ratio becomes (pulse width period / pulse period) · 100%.
【0024】このハイサイドのIGBT11〜13がオ
フする場合には、各相の交流電圧Vu、Vv、Vwは略
0V〜VP/2(モータの回転状態により、逆起電圧が
正、又は負に加算されるが)の間の値をとるので、上式
より差動増幅部の出力電圧Voutは負値となる。差動
増幅器200の次段のピークホールド回路300は、回
路構成及びその動作説明は省略するが正電圧の最大値を
ホールドする回路構成となっており、正常動作時には連
続的にほぼ0Vとなる。When the high-side IGBTs 11 to 13 are turned off, the AC voltages Vu, Vv, Vw of each phase are approximately 0 V to VP / 2 (the back electromotive voltage becomes positive or negative depending on the rotation state of the motor). Since the above equation is taken, the output voltage Vout of the differential amplifier becomes a negative value according to the above equation. The peak hold circuit 300 at the next stage of the differential amplifier 200 has a circuit configuration that holds the maximum value of the positive voltage, although the circuit configuration and the description of the operation are omitted, and it is continuously substantially 0 V during normal operation.
【0025】次に、前述の時刻t4 において、IGBT
11〜13のどれかがオン指令にも関わらずOFF状態
を保持したとすると、V+が直流電源電圧VPの分圧値
となっているにも関わらず、V−は略0V〜VP/2の
間の値をとるため、その差分が上式に従って、正の値で
差動増幅部より出力され、ピークホールドされる。ホー
ルドされた信号は判定部400で所定のしきい値電圧V
refと比較され、負荷抵抗R20によってプルアップ
ルされてローレベル電位であるダイアグ信号がIGBT
11〜13の導通不良を示す信号として出力される。Next, at the aforementioned time t4, the IGBT
Assuming that any of 11 to 13 holds the OFF state in spite of the ON command, V− is approximately 0 V to VP / 2 despite V + being a divided value of DC power supply voltage VP. In order to take a value between them, the difference is output from the differential amplifier as a positive value according to the above equation and peak-held. The held signal is applied to a predetermined threshold voltage V
ref is compared with the reference signal IGBT, and the diagnosis signal which is pulled down by the load resistor R20 and is at the low level potential is the IGBT.
It is output as a signal indicating the conduction failure of 11 to 13.
【0026】なお、上記チョッパ信号Sが、ハイレベル
状態(ハイサイドのIGBT11〜13のどれかにそれ
をオンする信号が与えられる期間(PWM制御のパルス
幅期間に対応する)となった場合でも、実際にハイサイ
ドのIGBT11〜13が完全にON状態に移行するま
でには、素子コントローラ41〜46での遅れや、IG
BT自身のオン遅れによる遅延が生じる。Note that even when the chopper signal S is in a high level state (a period in which a signal for turning on the IGBTs 11 to 13 on the high side is given (corresponding to a pulse width period of PWM control)). Until the high-side IGBTs 11 to 13 are completely turned on, delays in the element controllers 41 to 46 and IGBTs
A delay is caused by the ON delay of the BT itself.
【0027】そこで、このIGBT11〜13のオン遅
延に等しい遅延をONディレイ部500によりチョッパ
信号Sに与えている。上記異常検出回路を用いるこれに
より、フォトカプラなどの電位絶縁素子を用いることな
く、ハイサイド側のIGBT11〜13の導通不良を判
別することが可能となり、低コストで低消費電力のイン
バータ装置を提供することができる。(変形態様)検出
精度向上のために、各相の交流電圧Vu、Vv、Vwに
対するV−のゲインと、直流電源電圧VPに対するV+
のゲインを等しくするため、QU、Qv、Qw、Q02
は同一ウエハ上に作られたトランジスタ対を用いるか、
同一ロット品を用いることが好ましい。Therefore, a delay equal to the ON delay of the IGBTs 11 to 13 is given to the chopper signal S by the ON delay section 500. By using the abnormality detection circuit, it is possible to determine the conduction failure of the high-side IGBTs 11 to 13 without using a potential insulating element such as a photocoupler, and to provide a low-cost and low-power-consumption inverter device. can do. (Modification) In order to improve the detection accuracy, the gain of V− with respect to the AC voltages Vu, Vv, Vw of each phase and V + with respect to the DC power supply voltage VP
QU, Qv, Qw, Q02
Use a transistor pair made on the same wafer,
It is preferable to use the same lot product.
【図1】この発明のインバータ装置の全体構成を示す回
路図である。FIG. 1 is a circuit diagram showing an overall configuration of an inverter device according to the present invention.
【図2】図1のコントローラに内蔵される異常検出回路
を示す回路図である。FIG. 2 is a circuit diagram showing an abnormality detection circuit built in the controller of FIG. 1;
【図3】このインバータ装置各部の各時刻におけるスイ
ッチングパターンを示すタイミングチャートである。FIG. 3 is a timing chart showing a switching pattern of each part of the inverter device at each time.
【図4】このインバータ装置各部の時刻t1における電
流経路を示す電流経路図である。FIG. 4 is a current path diagram showing a current path of each part of the inverter device at time t1.
【図5】このインバータ装置各部の時刻t2における電
流経路を示す電流経路図である。FIG. 5 is a current path diagram showing a current path of each part of the inverter device at time t2.
【図6】このインバータ装置各部の時刻t3における電
流経路を示す電流経路図である。FIG. 6 is a current path diagram showing a current path of each part of the inverter device at time t3.
11〜13はIGBT(ハイサイド側のスイッチング素
子)、14〜16はIGBT(ローサイド側のスイッチ
ング子)、Vu、Vv、Vwは各相の交流電圧、30は
コントローラ(制御部、異常検出部)11 to 13 are IGBTs (high-side switching elements), 14 to 16 are IGBTs (low-side switching elements), Vu, Vv, and Vw are AC voltages of each phase, and 30 is a controller (control unit and abnormality detection unit).
Claims (3)
ハイサイド側のスイッチング素子の他主端子と一主端子
が直流電源の低位端に接続されるローサイド側のスイッ
チング素子の他主端子とを交流出力端子に接続してなる
相インバータ回路を複数有して、前記スイッチング素子
の断続により前記各交流出力端子間に交流電圧を発生す
るインバータ回路、及び、 前記ハイサイド側のスイッチング素子又は前記ハイサイ
ド側のスイッチング素子を駆動制御する制御回路の異常
による前記ハイサイド側のスイッチング素子の導通異常
を検出する異常検出部、 を備えるインバータ装置において、 前記異常検出部は、各前記交流出力端子の相間電圧パタ
ーンに基づいて前記ハイサイド側のスイッチング素子の
導通異常を検出することを特徴とするインバータ装置。The other main terminal of the high-side switching element having one main terminal connected to the high-order terminal of the DC power supply and the other main terminal of the low-side switching element having one main terminal connected to the low-side end of the DC power supply. An inverter circuit having a plurality of phase inverter circuits each having a terminal connected to an AC output terminal, generating an AC voltage between the AC output terminals by intermittent switching of the switching element, and the high-side switching element Or an abnormality detection unit that detects conduction abnormality of the high-side switching element due to abnormality of a control circuit that drives and controls the high-side switching element. Detecting a conduction abnormality of the high-side switching element based on an inter-phase voltage pattern of a terminal. Converter equipment.
チング素子の導通異常に関連する異常発生報知信号を、
前記インバータ装置の低位側の直流電源電位を基準とす
る信号電圧として外部に送出することを特徴とするイン
バータ装置。2. The inverter device according to claim 1, wherein the abnormality detection unit outputs an abnormality occurrence notification signal related to the detected conduction abnormality of the high-side switching element.
An inverter device for transmitting a signal voltage based on a DC power supply potential on a lower side of the inverter device to the outside.
いて、 前記異常検出部は、所定の前記ハイサイド側のスイッチ
ング素子の導通予定区間において前記所定のハイサイド
側のスイッチング素子の交流出力端子の相電圧が所定し
きい値より小さい場合に前記所定のハイサイド側のスイ
ッチング素子の導通不良と判定することを特徴とするイ
ンバータ装置。3. The inverter device according to claim 1, wherein the abnormality detecting unit is configured to detect an AC output terminal of the predetermined high-side switching element in a predetermined section where the high-side switching element is expected to conduct. An inverter device, wherein when the phase voltage is smaller than a predetermined threshold value, it is determined that the predetermined high-side switching element has conduction failure.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11140524A JP2000333467A (en) | 1999-05-20 | 1999-05-20 | Inverter apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11140524A JP2000333467A (en) | 1999-05-20 | 1999-05-20 | Inverter apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000333467A true JP2000333467A (en) | 2000-11-30 |
Family
ID=15270683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11140524A Pending JP2000333467A (en) | 1999-05-20 | 1999-05-20 | Inverter apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000333467A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9712072B2 (en) | 2013-11-29 | 2017-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Inverter device |
WO2020080170A1 (en) * | 2018-10-15 | 2020-04-23 | 日本電産株式会社 | Failure diagnosis method, power conversion device, motor module, and electric power steering device |
CN116937692A (en) * | 2023-09-11 | 2023-10-24 | 杭州禾迈电力电子股份有限公司 | Inverter alternating-current side discharge control method and inverter |
-
1999
- 1999-05-20 JP JP11140524A patent/JP2000333467A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9712072B2 (en) | 2013-11-29 | 2017-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Inverter device |
WO2020080170A1 (en) * | 2018-10-15 | 2020-04-23 | 日本電産株式会社 | Failure diagnosis method, power conversion device, motor module, and electric power steering device |
CN116937692A (en) * | 2023-09-11 | 2023-10-24 | 杭州禾迈电力电子股份有限公司 | Inverter alternating-current side discharge control method and inverter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5655367B2 (en) | Motor drive device | |
EP3190693A1 (en) | Electric power converter | |
JP6150757B2 (en) | Load drive device | |
WO2012117893A1 (en) | Electric power converter | |
JP3876914B2 (en) | Multiphase inverter, control method therefor, blower, and multiphase current output system | |
US8237396B2 (en) | Motor driving device, and control method of motor driving device | |
JP2004201427A (en) | Current detection device and pwm inverter using same | |
US20100013422A1 (en) | Motor driving apparatus and control method thereof | |
JP6291899B2 (en) | Rotating electrical machine control device | |
JP2011067065A (en) | Motor driving apparatus | |
JP2015208143A (en) | Motor drive device | |
JP2018023195A5 (en) | ||
JP2016032420A (en) | Inverter device | |
JP2010028984A (en) | Power conversion apparatus | |
CN110323934B (en) | DC/DC converter | |
JP2019009894A (en) | Detecting device | |
JP5493102B2 (en) | Insulation deterioration detector | |
JP4811674B2 (en) | Single-phase output inverter device and its output current detection method | |
JP2019009875A (en) | Drive device of three phase motor, and electronic apparatus and carrier apparatus using the same | |
JP2020025435A (en) | Integrated circuit and motor device | |
JP6131874B2 (en) | Inverter circuit failure detection method, drive device, and motor drive system | |
JP2000333467A (en) | Inverter apparatus | |
JP2010268662A (en) | Failure detector of inverter | |
JP6375845B2 (en) | Motor control device and motor control method | |
JP2012019645A5 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |