JP2000323656A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JP2000323656A JP2000323656A JP11128279A JP12827999A JP2000323656A JP 2000323656 A JP2000323656 A JP 2000323656A JP 11128279 A JP11128279 A JP 11128279A JP 12827999 A JP12827999 A JP 12827999A JP 2000323656 A JP2000323656 A JP 2000323656A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- magnetic thin
- soft magnetic
- insulator layer
- inductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、インダクタ素子を
含む半導体装置およびその製造方法に関し、特に、イン
ダクタ素子の上面側および下面側の少なくとも一方の側
に磁性体薄膜が配置された半導体装置およびその製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including an inductor element and a method of manufacturing the same, and more particularly, to a semiconductor device having a magnetic thin film disposed on at least one of an upper surface side and a lower surface side of the inductor element and the semiconductor device. It relates to a manufacturing method.
【０００２】[0002]
【従来の技術】シリコン基板上に作製する半導体回路に
含まれるインダクタ素子には、基板面に対して垂直方向
にらせん形状をもつトロイダルインダクタ、図１０に示
すように基板面に対して水平方向にうずまき形状をもつ
スパイラルインダクタ（１１１）、などがある。このう
ち、スパイラルインダクタは、シリコンＬＳＩプロセス
を用いて作製することが比較的容易なことから、半導体
回路のなかで広く用いられている。2. Description of the Related Art An inductor element included in a semiconductor circuit formed on a silicon substrate includes a toroidal inductor having a spiral shape in a direction perpendicular to the substrate surface, and a toroidal inductor in a direction horizontal to the substrate surface as shown in FIG. Spiral inductor (111) having a spiral shape; Of these, spiral inductors are widely used in semiconductor circuits because they are relatively easy to manufacture using a silicon LSI process.
【０００３】このスパイラルインダクタに関して、形状
をそのままに高いインダクタンスを得る方法として、ス
パイラルインダクタの上面側および下面側の少なくとも
一方の側に磁性体薄膜を形成する方法があり、電源回路
用のインダクタ素子のインダクタンス向上などに用いら
れている。図１１は、この方法を用いてインダクタ素子
１１１を形成した従来の半導体装置の断面図である。イ
ンダクタ素子１１１は、シリコン基板１０１上のインダ
クタ素子領域に形成された素子分離絶縁膜１０２の上
に、磁性体薄膜１２１，１２２に挟まれて形成されてい
る。インダクタ素子１１１および磁性体薄膜１２１，１
２２は、配線層間絶縁膜１０６により電気的に絶縁分離
されている。As a method of obtaining a high inductance without changing the shape of the spiral inductor, there is a method of forming a magnetic thin film on at least one of an upper surface side and a lower surface side of the spiral inductor. It is used for improving inductance. FIG. 11 is a sectional view of a conventional semiconductor device in which an inductor element 111 is formed by using this method. The inductor element 111 is formed on the element isolation insulating film 102 formed in the inductor element region on the silicon substrate 101 and sandwiched between the magnetic thin films 121 and 122. Inductor element 111 and magnetic thin film 121,1
Reference numeral 22 is electrically insulated and separated by a wiring interlayer insulating film 106.
【０００４】[0004]
【発明が解決しようとする課題】磁性体薄膜１２１，１
２２は、その比透磁率が大きいほど、高いインダクタン
スをもつインダクタ素子１１１を実現できる。このよう
な比透磁率の大きいの磁性体には、パーマロイ薄膜、セ
ンダスト薄膜、アモルファス薄膜など、各種薄膜が開発
されており、使用周波数帯域においてそれぞれ特徴があ
る。パーマロイ薄膜およびセンダスト薄膜は、比抵抗が
小さく、数１０ＭＨｚ〜数１００ＭＨｚの範囲で大きな
比透磁率を示す。しかし、これらの磁性体薄膜はＧＨｚ
の高周波帯域で比透磁率が低下してしまうので、高周波
帯域で高いインダクタンスを得られなかった。SUMMARY OF THE INVENTION Magnetic thin films 121, 1
22 can realize the inductor element 111 having a higher inductance as its relative magnetic permeability is larger. Various thin films such as a permalloy thin film, a sendust thin film, and an amorphous thin film have been developed as such a magnetic material having a large relative magnetic permeability, and each has a characteristic in a used frequency band. Permalloy thin films and sendust thin films have low specific resistances and exhibit high relative magnetic permeability in the range of several tens of MHz to several hundreds of MHz. However, these magnetic thin films have a frequency of GHz.
In the high frequency band, the relative permeability decreases, so that a high inductance cannot be obtained in the high frequency band.
【０００５】これに対して、アモルファス薄膜などの軟
磁性薄膜は、他の材料に比較して比抵抗が大きく、磁気
異方性を大きく制御することによってＧＨｚの高周波数
帯域まで大きな比透磁率が維持される。しかし、軟磁性
薄膜は大きな一軸磁気異方性を有するため、磁化困難軸
方向の比透磁率は大きいが、これに垂直な磁化容易軸方
向の比透磁率は小さい。したがって、一軸磁気異方性を
有する軟磁性薄膜で全方位に高い比透磁率を実現するこ
とは困難であり、このような軟磁性薄膜をインダクタ素
子１１１の上下に配置しても高周波帯域で全方位にわた
って高いインダクタンスを得ることができなかった。On the other hand, a soft magnetic thin film such as an amorphous thin film has a large specific resistance as compared with other materials, and a large relative permeability up to a high frequency band of GHz by controlling magnetic anisotropy. Will be maintained. However, since the soft magnetic thin film has a large uniaxial magnetic anisotropy, the relative magnetic permeability in the direction of the hard axis is large, but the relative magnetic permeability in the direction of the easy axis perpendicular thereto is small. Therefore, it is difficult to realize a high relative magnetic permeability in all directions with a soft magnetic thin film having uniaxial magnetic anisotropy. High inductance could not be obtained over the azimuth.
【０００６】本発明はこのような課題を解決するために
なされたものであり、その目的は、高周波用インダクタ
素子のインダクタンスを全方位にわたって向上させるこ
とにある。The present invention has been made to solve such a problem, and an object of the present invention is to improve the inductance of a high-frequency inductor element in all directions.
【０００７】[0007]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上に形成され
た第１の絶縁体層と、この第１の絶縁体層上に形成され
たインダクタ素子と、このインダクタ素子を覆うように
第１の絶縁体層上に形成された第２の絶縁体層と、第１
の絶縁体層の下面側および第２の絶縁体層の上面側の少
なくとも一方の側に形成されかつ一軸磁気異方性を有す
る軟磁性薄膜の多層構造とを備え、この多層構造の各層
の軟磁性薄膜は、膜面内における磁化容易軸方向が互い
に異なることを特徴とする。磁化容易軸方向の異なる軟
磁性薄膜を多層化することにより、高周波帯域でも全方
位に高い比透磁率を得られる。In order to achieve the above object, a semiconductor device according to the present invention comprises a first insulator layer formed on a semiconductor substrate and a first insulator layer formed on the first insulator layer. An inductor element, a second insulator layer formed on the first insulator layer so as to cover the inductor element,
And a multilayer structure of a soft magnetic thin film having uniaxial magnetic anisotropy formed on at least one of the lower surface side of the insulator layer and the upper surface side of the second insulator layer. The magnetic thin film is characterized in that the directions of easy axes of magnetization in the film plane are different from each other. By forming a plurality of soft magnetic thin films having different directions of easy magnetization, a high relative magnetic permeability can be obtained in all directions even in a high frequency band.
【０００８】また、この半導体装置は、インダクタ素子
が形成された領域に対応する部分の半導体基板を除去し
て形成された開口部を備え、軟磁性薄膜の多層構造は、
開口部内に形成されていてもよい。半導体基板の開口部
内に軟磁性薄膜を形成することにより、インダクタ素子
の下面側の近傍に軟磁性薄膜を形成できる。しかも、イ
ンダクタ素子を含めた半導体素子の製造プロセスの終了
後に軟磁性薄膜を形成できるので、軟磁性薄膜は熱履歴
を受けなくてすむ。The semiconductor device has an opening formed by removing a portion of the semiconductor substrate corresponding to a region in which the inductor element is formed.
It may be formed in the opening. By forming the soft magnetic thin film in the opening of the semiconductor substrate, the soft magnetic thin film can be formed near the lower surface of the inductor element. In addition, since the soft magnetic thin film can be formed after the manufacturing process of the semiconductor device including the inductor device is completed, the soft magnetic thin film does not need to receive a heat history.
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板の表側の面上にある絶縁体層上にインダクタ
素子を形成する第１の工程と、半導体基板の裏側の面か
ら絶縁体層が露出するまでインダクタ素子が形成された
領域に対応する部分の半導体基板を除去する第２の工程
と、絶縁体層の露出した面に対して平行成分を有する第
１の磁界を印加した中で絶縁体層の露出した面の所定の
領域に第１の軟磁性薄膜を成膜する第３の工程と、絶縁
体層の露出した面に対して第１の磁界と異なる平行成分
を有する第２の磁界を印加した中で第１の軟磁性薄膜上
に第２の軟磁性薄膜を成膜する第４の工程とを備えてい
る。このように半導体装置を製造することにより、磁化
容易軸方向の異なる軟磁性薄膜を多層化することがで
き、前述した作用が得られる。Further, a method for manufacturing a semiconductor device according to the present invention
A first step of forming an inductor element on an insulator layer on a front surface of a semiconductor substrate, and a portion corresponding to a region where the inductor element is formed until the insulator layer is exposed from a back surface of the semiconductor substrate; A second step of removing the semiconductor substrate, and applying a first magnetic field having a parallel component to the exposed surface of the insulator layer to apply a first magnetic field to a predetermined region of the exposed surface of the insulator layer. Forming a soft magnetic thin film on the first soft magnetic thin film while applying a second magnetic field having a parallel component different from the first magnetic field to the exposed surface of the insulator layer; And a fourth step of forming a second soft magnetic thin film. By manufacturing the semiconductor device in this manner, the soft magnetic thin films having different easy-axis directions can be multilayered, and the above-described effects can be obtained.
【００１０】[0010]
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。 （第１の実施の形態）図１は、本発明による半導体装置
の第１の実施の形態の断面図であり、シリコンＬＳＩを
構成する半導体装置のインダクタ素子領域を示してい
る。図２は、図１に示したインダクタ素子１１の平面形
状を示す透視図である。なお、図１には図２におけるイ
ンダクタ素子１１のＩ−Ｉ′線断面が示されている。イ
ンダクタ素子１１は、シリコン基板（半導体基板）１上
のインダクタ素子領域に形成された素子分離絶縁膜（第
１の絶縁体層）２の上に形成されており、図２に示すよ
うなスパイラル形状を有している。Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention, showing an inductor element region of a semiconductor device constituting a silicon LSI. FIG. 2 is a perspective view showing a planar shape of the inductor element 11 shown in FIG. FIG. 1 shows a cross section taken along the line II ′ of the inductor element 11 in FIG. The inductor element 11 is formed on an element isolation insulating film (first insulator layer) 2 formed in an inductor element region on a silicon substrate (semiconductor substrate) 1 and has a spiral shape as shown in FIG. have.
【００１１】図１に示すように、素子分離絶縁膜２上に
配線層間絶縁膜３が形成され、この配線層間絶縁膜３上
にインダクタ素子１１が形成されている。さらに、この
インダクタ素子１１を覆うように配線層間絶縁膜３上に
配線層間絶縁膜（第２の絶縁体層）４が形成されてい
る。配線層間絶縁膜４には開口部５ａ，５ｂが形成され
ており、開口部５ａ内の電極１２ａはインダクタ素子１
１の一端に接続されている。また、開口部５ｂ内の電極
１２ｂは、コンタクト１３ａ，１３ｂと配線１４とを介
して、インダクタ素子１１の他端に接続されている。イ
ンダクタ素子１１は、Ａｌなどの配線材料で形成され
る。As shown in FIG. 1, an inter-wiring insulating film 3 is formed on an isolation insulating film 2, and an inductor element 11 is formed on the inter-wiring insulating film 3. Further, a wiring interlayer insulating film (second insulator layer) 4 is formed on wiring interlayer insulating film 3 so as to cover inductor element 11. Openings 5a and 5b are formed in the wiring interlayer insulating film 4, and an electrode 12a in the opening 5a is
1 is connected to one end. The electrode 12b in the opening 5b is connected to the other end of the inductor element 11 via the contacts 13a and 13b and the wiring 14. The inductor element 11 is formed of a wiring material such as Al.
【００１２】さらに、配線層間絶縁膜４を介してインダ
クタ素子６上に、多層軟磁性薄膜２１が形成されてい
る。この薄膜２１は、一軸磁気異方性を有する軟磁性薄
膜の多層構造を有しており、多層構造の各層の軟磁性薄
膜は、膜面内における磁化容易軸方向が互いに異なって
いる。図１に示すように、多層軟磁性薄膜２１を第１の
軟磁性薄膜２１ａと第２の軟磁性薄膜２１ｂとからなる
２層構造とする場合、各薄膜２１ａ，２１ｂの膜面内に
おける磁化容易軸方向は９０゜ずれていることが望まし
い。なお、多層軟磁性薄膜２１は３層以上の多層構造を
有していてもよい。この薄膜２１がｎ層構造（ｎは２以
上の整数）を有している場合、各層の膜面内における磁
化容易軸方向は１８０゜／２n-1 ずつずれていることが
望ましい。Further, a multilayer soft magnetic thin film 21 is formed on the inductor element 6 via the wiring interlayer insulating film 4. The thin film 21 has a multilayer structure of soft magnetic thin films having uniaxial magnetic anisotropy, and the soft magnetic thin films of each layer of the multilayer structure have mutually different easy axis directions of magnetization in the film plane. As shown in FIG. 1, when the multilayer soft magnetic thin film 21 has a two-layer structure including a first soft magnetic thin film 21a and a second soft magnetic thin film 21b, the magnetization of each of the thin films 21a and 21b in the plane of the film is easy. It is desirable that the axial direction is shifted by 90 °. The multilayer soft magnetic thin film 21 may have a multilayer structure of three or more layers. When the thin film 21 has an n-layer structure (n is an integer of 2 or more), it is preferable that the directions of the easy axes of magnetization in the film plane of each layer are shifted by 180 ° / 2 n−1 .
【００１３】一軸磁気異方性を有する軟磁性薄膜２１
ａ，２１ｂには、ＣｏＦｅＳｉＢ系、ＣｏＮｂＺｒ系な
どのアモルファス系薄膜、ＣｏＦｅＡｌ−Ｏ系、ＣｏＦ
ｅＰｄ−Ｏ系、ＣｏＦｅＢ−Ｆ系、ＦｅＣｏＡｌ−Ｎ系
などの微結晶系薄膜など、多くのガス元素を含んだ組成
系を利用できる。このように一軸磁気異方性を有する軟
磁性薄膜２１ａ，２１ｂを多層化することにより、高周
波帯域で全方位に高い比透磁率を得られる。したがっ
て、インダクタ素１１の形状や方向によらず、ＧＨｚの
高周波帯域において高いインダクタンスをもつインダク
タ１１を作製できる。Soft magnetic thin film 21 having uniaxial magnetic anisotropy
a and 21b are amorphous thin films of CoFeSiB type, CoNbZr type, etc., CoFeAl-O type, CoF
A composition system containing many gas elements, such as a microcrystalline thin film such as an ePd-O system, CoFeBF-F system, or FeCoAl-N system, can be used. By forming the soft magnetic thin films 21a and 21b having uniaxial magnetic anisotropy in multiple layers, a high relative magnetic permeability can be obtained in all directions in a high frequency band. Therefore, regardless of the shape and direction of the inductor element 11, the inductor 11 having a high inductance in a high frequency band of GHz can be manufactured.
【００１４】なお、図１には図示していないが、軟磁性
薄膜２１ａ，２１ｂ間にシリコン酸化膜などの絶縁層が
成膜されていてもよい。軟磁性薄膜２１ａ，２１ｂが接
触している構成で高温に加熱されると、各薄膜２１ａ，
２１ｂが互いに影響をおよぼして磁化容易軸方向が変化
することがあるからである。しかし、熱処理をしない限
りは前記絶縁層の有無に関わらず同等の特性が得られ
る。また、図１には図示していないが、保護層としてシ
リコン酸化膜などが薄膜２１を覆うように成膜されてい
てもよい。これにより、多層軟磁性薄膜２１の材料の蒸
発や不純物の侵入を防止できる。Although not shown in FIG. 1, an insulating layer such as a silicon oxide film may be formed between the soft magnetic thin films 21a and 21b. When heated to a high temperature in a configuration where the soft magnetic thin films 21a and 21b are in contact with each other, each of the thin films 21a and 21b is heated.
This is because the directions of the axes of easy magnetization may change due to the mutual influences of the layers 21b. However, as long as no heat treatment is performed, the same characteristics can be obtained regardless of the presence or absence of the insulating layer. Although not shown in FIG. 1, a silicon oxide film or the like may be formed as a protective layer so as to cover the thin film 21. Thus, evaporation of the material of the multilayer soft magnetic thin film 21 and intrusion of impurities can be prevented.
【００１５】なお、多層軟磁性薄膜２１はインダクタ素
子領域の全域にわたって形成されているが、インダクタ
素子領域の一部の領域に形成されても効果はある。ま
た、図１では配線層間絶縁膜４の上面のみに多層軟磁性
薄膜２１が形成されているが、さらにシリコン基板１の
下面に同様の多層軟磁性薄膜が形成されてもよい。逆
に、シリコン基板１の下面のみに同様の多層軟磁性薄膜
が形成されても効果はある。Although the multilayer soft magnetic thin film 21 is formed over the entire area of the inductor element area, the effect can be obtained if it is formed on a part of the inductor element area. Although the multilayer soft magnetic thin film 21 is formed only on the upper surface of the wiring interlayer insulating film 4 in FIG. 1, a similar multilayer soft magnetic thin film may be further formed on the lower surface of the silicon substrate 1. Conversely, there is an effect even if a similar multilayer soft magnetic thin film is formed only on the lower surface of the silicon substrate 1.
【００１６】図３は、図１に示した多層軟磁性薄膜２１
を成膜するための成膜装置を模式的に示す断面図であ
る。また、図４は、図３におけるIV−IV′線方向の要部
断面図である。図３に示す成膜装置３０は通常のスパッ
タ装置に一対の磁石３７ａ，３７ｂを付加して構成され
る。各磁石３７ａ，３７ｂは、多層軟磁性薄膜２１の各
層に一軸磁気異方性を与えるためのものであり、多層軟
磁性薄膜２１が形成されるシリコン基板１の面に対して
平行方向の磁界Ｈが均等に生じるようにシリコン基板１
の両側にそれぞれ配置される。磁石３７ａ，３７ｂは、
図３では真空容器３４の外部に設置されているが、スパ
ッタリングされたターゲット原子（または分子）が磁石
３７ａ，３７ｂに付着しないようにされていれば真空容
器３４の内部に設置されてもよい。FIG. 3 shows the multilayer soft magnetic thin film 21 shown in FIG.
FIG. 2 is a cross-sectional view schematically showing a film forming apparatus for forming a film. FIG. 4 is a cross-sectional view of an essential part taken along the line IV-IV 'in FIG. The film forming apparatus 30 shown in FIG. 3 is configured by adding a pair of magnets 37a and 37b to a normal sputtering apparatus. The magnets 37a and 37b are for giving uniaxial magnetic anisotropy to each layer of the multilayer soft magnetic thin film 21, and the magnetic field H in a direction parallel to the surface of the silicon substrate 1 on which the multilayer soft magnetic thin film 21 is formed. Silicon substrate 1 so that
Are arranged on both sides of the. The magnets 37a and 37b are
In FIG. 3, it is installed outside the vacuum vessel 34, but may be installed inside the vacuum vessel 34 as long as sputtered target atoms (or molecules) do not adhere to the magnets 37a and 37b.
【００１７】また、シリコン基板１に与えられる磁界Ｈ
を回転できるように、各磁石３７ａ，３７ｂは図４
（Ａ），（Ｂ）に示すようにシリコン基板１を中心に回
転自在に構成されている。あるいは、シリコン基板１を
搭載するための基板台３１を回転自在に構成してもよ
い。The magnetic field H applied to the silicon substrate 1
The magnets 37a and 37b are connected to each other in FIG.
As shown in (A) and (B), the structure is rotatable around the silicon substrate 1. Alternatively, the substrate table 31 for mounting the silicon substrate 1 may be configured to be rotatable.
【００１８】次に、図３に示した成膜装置３０を用いて
図１に示した半導体装置を製造する方法を説明する。図
５は、図１に示した半導体装置を製造する際の主要な工
程を示す断面図である。ここでは、多層軟磁性薄膜２１
としてＣｏＦｅＳｉＢ系のアモルファス薄膜を成膜する
場合を例に説明する。まず、公知のＬＳＩプロセスを用
いてインダクタ素子１１が形成された基板１０を用意す
る（図５（Ａ））。次に、図５（Ａ）に示した基板１０
を、配線層間絶縁膜４側を上にして、図３に示した真空
容器３４内の基板台３１にセットする。次に、多層軟磁
性薄膜２１が形成される領域に穴のあいているマスク
（図示せず）を配線層間絶縁膜４上に置く。Next, a method of manufacturing the semiconductor device shown in FIG. 1 using the film forming apparatus 30 shown in FIG. 3 will be described. FIG. 5 is a cross-sectional view showing main steps in manufacturing the semiconductor device shown in FIG. Here, the multilayer soft magnetic thin film 21
As an example, a case where a CoFeSiB-based amorphous thin film is formed will be described. First, the substrate 10 on which the inductor element 11 is formed is prepared using a known LSI process (FIG. 5A). Next, the substrate 10 shown in FIG.
Is set on the substrate table 31 in the vacuum vessel 34 shown in FIG. 3 with the wiring interlayer insulating film 4 side up. Next, a mask (not shown) having a hole in a region where the multilayer soft magnetic thin film 21 is to be formed is placed on the wiring interlayer insulating film 4.
【００１９】次に、真空ポンプによって排気口３５から
排気を行い、真空容器３４内の真空度を２×１０-7Ｔｏ
ｒｒとする。続いて、吸気口３６からＡｒガスを１０Ｓ
ＣＣＭ（Standard Cubic Centimeter per Minute）導入
して、真空容器３４内の真空度を４×１０-3Ｔｏｒｒと
する。この状態で基板台３１に負の電位を印加するとと
もに、高周波電源３３のＲＦ出力を１Ｗ／ｃｍ2 程度の
低出力としてスパッタエッチングを行ない、配線層間絶
縁膜４の表面をクリーニングする。Next, air is exhausted from the exhaust port 35 by a vacuum pump, and the degree of vacuum in the vacuum vessel 34 is reduced to 2 × 10 −7 To.
rr. Subsequently, Ar gas is supplied through the inlet 36 for 10 S.
By introducing CCM (Standard Cubic Centimeter per Minute), the degree of vacuum in the vacuum vessel 34 is set to 4 × 10 −3 Torr. In this state, a negative potential is applied to the substrate table 31 and the RF output of the high frequency power supply 33 is set to a low output of about 1 W / cm 2 to perform sputter etching to clean the surface of the wiring interlayer insulating film 4.
【００２０】次に、組成がＣｏ80Ｆｅ5Ｓｉ8Ｂ7 （at
％）のターゲット３２を用意して、このターゲット３２
に負の電位を印加するとともに、高周波電源３３のＲＦ
出力を３Ｗ／ｃｍ2 程度としてスパッタリングを行い、
配線層間絶縁膜４上にＣｏＦｅＳｉＢからなる軟磁性薄
膜２１ａを０．３μｍ程度堆積する。このとき、磁石３
７ａ，３７ｂは図４（Ａ）に示すように配置されてお
り、矢印で示す方向の第１の磁界Ｈ１がかけられてい
る。すなわち、配線層間絶縁膜４の表面に対して平行成
分を有する磁界Ｈ１を印加した中で、軟磁性薄膜２１ａ
を成膜する。Next, when the composition is Co 80 Fe 5 Si 8 B 7 (at
%) Of the target 32 and prepare the target 32
To the RF power source 33
Sputtering with an output of about 3 W / cm 2
On the wiring interlayer insulating film 4, a soft magnetic thin film 21a made of CoFeSiB is deposited to a thickness of about 0.3 μm. At this time, the magnet 3
Reference numerals 7a and 37b are arranged as shown in FIG. 4A, and a first magnetic field H1 in a direction indicated by an arrow is applied. That is, while the magnetic field H1 having a parallel component is applied to the surface of the wiring interlayer insulating film 4, the soft magnetic thin film 21a
Is formed.
【００２１】次に、真空容器３４内の真空度を保持した
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。Next, while maintaining the degree of vacuum in the vacuum chamber 34, the magnets 37a and 37b are rotated by 90 ° about the silicon substrate 1 and arranged as shown in FIG. Then, sputtering is performed again in the second magnetic field H2 in the direction orthogonal to the magnetic field H1, and the soft magnetic thin film 21b is deposited to a thickness of about 0.3 μm on the soft magnetic thin film 21a. That is, while applying a magnetic field H2 in which the parallel component to the surface of the wiring interlayer insulating film 4 is perpendicular to the magnetic field H1, the soft magnetic thin film 21
b is formed. As a result, a two-layer structure of the soft magnetic thin films 21a and 21b whose easy axis directions differ by 90 ° can be formed.
【００２２】最後に、軟磁性薄膜２１ａ，２１ｂからな
る多層軟磁性薄膜２１を覆うようにＳｉＯ2 を成膜し
て、保護層を形成する。このようにして形成された多層
軟磁性薄膜２１の比抵抗は例えば１２０μΩcm程度であ
り、銅、アルミニウムに比較して１桁以上大きな比抵抗
を有している。Finally, a protective layer is formed by depositing SiO 2 so as to cover the multilayer soft magnetic thin film 21 composed of the soft magnetic thin films 21a and 21b. The specific resistance of the multilayer soft magnetic thin film 21 formed in this manner is, for example, about 120 μΩcm, and has a specific resistance that is at least one digit larger than that of copper or aluminum.
【００２３】なお、ここで示したプロセスは多層軟磁性
薄膜２１の成膜方法の一例であり、本発明はここで挙げ
た諸数値には限定されない。また、多層軟磁性薄膜２１
の組成が酸化物であるときは、Ａｒ：Ｏ2 ＝１０：２の
ガス流量比で成膜する。The process described here is an example of a method of forming the multilayer soft magnetic thin film 21, and the present invention is not limited to the numerical values mentioned here. The multilayer soft magnetic thin film 21
Is an oxide, the film is formed at a gas flow ratio of Ar: O 2 = 10: 2.
【００２４】ここで、図１１に示した従来の半導体装置
の製造方法と、図１に示した本発明の半導体装置の製造
方法とを比較する。従来はその構造上、ＬＳＩプロセス
と組み合わせた形で磁性体薄膜１２１を形成しなければ
ならなかった。しかし、ＬＳＩ配線プロセスでは少なく
とも４００℃程度の温度で処理される工程が必要であ
り、熱履歴を受けることで磁性体薄膜１２１，１２２の
結晶構造が変化してしまう。このため、磁性体薄膜を単
独で形成した場合と比較して、比透磁率が低下してしま
うという問題があった。Here, the method of manufacturing the conventional semiconductor device shown in FIG. 11 is compared with the method of manufacturing the semiconductor device of the present invention shown in FIG. Conventionally, due to its structure, the magnetic thin film 121 had to be formed in combination with an LSI process. However, in the LSI wiring process, a step of processing at a temperature of at least about 400 ° C. is necessary, and the crystal structure of the magnetic thin films 121 and 122 changes due to thermal history. Therefore, there is a problem that the relative magnetic permeability is reduced as compared with the case where the magnetic thin film is formed alone.
【００２５】これに対して、図１に示した半導体装置で
は、ＬＳＩプロセスが終了した後の追加プロセスで多層
軟磁性薄膜２１を形成できる。このため、薄膜２１はＬ
ＳＩプロセスによる熱履歴を受けなくてすむので、熱処
理による軟磁性薄膜２１ａ，２１ｂの結晶構造の劣化を
抑えられる。この結果、多層軟磁性薄膜を単独で形成し
たときの比透磁率の値を保持できるので、高いインダク
タンスをもつインダクタ素子１１を作製することが可能
となる。On the other hand, in the semiconductor device shown in FIG. 1, the multilayer soft magnetic thin film 21 can be formed by an additional process after the completion of the LSI process. Therefore, the thin film 21 is L
Since there is no need to receive heat history due to the SI process, deterioration of the crystal structure of the soft magnetic thin films 21a and 21b due to heat treatment can be suppressed. As a result, the value of the relative magnetic permeability when the multilayer soft magnetic thin film is formed alone can be maintained, so that the inductor element 11 having a high inductance can be manufactured.
【００２６】次に、図１に示した半導体装置の特性につ
いて説明する。一般に、回路素子の効率Ｑは、 Ｑ＝（回路素子のもつエネルギー）／（回路素子で損失
するエネルギー） で定義される。すなわち、蓄えられるエネルギーが大き
いほど、損失エネルギーが小さいほど、効率Ｑがよいこ
とを意味する。Next, the characteristics of the semiconductor device shown in FIG. 1 will be described. Generally, the efficiency Q of a circuit element is defined as follows: Q = (energy of the circuit element) / (energy lost in the circuit element). That is, the higher the stored energy and the smaller the loss energy, the better the efficiency Q.
【００２７】次に、インダクタ素子の効率Ｑは、 Ｑ＝（素子の磁気エネルギー）／（素子の熱エネルギー） ＝２πｆＬ／Ｒ と表すことができる。ここで、ｆは周波数、Ｒは周波数
ｆにおけるインダクタ素子の抵抗、Ｌは周波数ｆにおけ
るインダクタ素子のインダクタンスである。すなわち、
インダクタンス成分Ｌが大きいほど、抵抗成分Ｒが小さ
いほど、効率Ｑがよいことを意味する。図１に示したよ
うにインダクタ素子１１の上面に磁性体薄膜を形成する
と、後述する磁性体薄膜の効率Ｑｍに応じてインダクタ
素子１１のインダクタンスＬが向上し、その結果効率Ｑ
が向上する。図１のような開磁路構造の場合は、理想的
には４倍までインダクタンスＬが向上する。Next, the efficiency Q of the inductor element can be expressed as follows: Q = (magnetic energy of element) / (thermal energy of element) = 2πfL / R Here, f is the frequency, R is the resistance of the inductor element at the frequency f, and L is the inductance of the inductor element at the frequency f. That is,
The higher the inductance component L and the smaller the resistance component R, the better the efficiency Q. When a magnetic thin film is formed on the upper surface of the inductor element 11 as shown in FIG. 1, the inductance L of the inductor element 11 is improved according to the efficiency Qm of the magnetic thin film described later, and as a result, the efficiency Q
Is improved. In the case of the open magnetic circuit structure as shown in FIG. 1, the inductance L is ideally improved up to four times.
【００２８】次に、磁性体薄膜の効率Ｑｍは、 Ｑｍ＝（薄膜の保持できる磁気エネルギー）／（損失エ
ネルギー） と表すことができる。一方、磁性体薄膜に関して、その
比透磁率μは、 μ＝μ’＋ｊμ” と表すことができる。ここで、μ’は実数項比透磁率、
μ”は虚数項比透磁率である。μ’は一般に言われる比
透磁率を表し、μ’が大きいほど磁性体薄膜の保持でき
る磁気エネルギーが大きくなる。また、μ”は（μ’と
位相が９０゜異なるため）損失項となり、μ”が大きい
ほど損失エネルギーが大きくなる。したがって、μ’、
μ”を用いて磁性体薄膜の効率Ｑｍは、 Ｑｍ＝μ’／μ” と表すことができる。Next, the efficiency Qm of the magnetic thin film can be expressed as follows: Qm = (magnetic energy that can be held by the thin film) / (loss energy). On the other hand, the relative magnetic permeability μ of the magnetic thin film can be expressed as μ = μ ′ + jμ ″, where μ ′ is a real term relative magnetic permeability,
μ ″ is the imaginary term relative magnetic permeability. μ ′ represents the relative magnetic permeability generally referred to, and the larger μ ′ is, the larger the magnetic energy that can be held by the magnetic thin film. Also, μ ″ is (μ ′ and phase Are different from each other by 90 °), and the larger μ ″, the larger the loss energy. Therefore, μ ′,
Using μ ″, the efficiency Qm of the magnetic thin film can be expressed as Qm = μ ′ / μ ″.
【００２９】図６は、磁性材料の効率Ｑｍの計算結果を
示すグラフである。磁性材料の厚みが０．２μｍで、飽
和磁化量Ｂｓが１３０００ｇａｕｓｓ、異方性磁界Ｈｋ
が１３０Ｏｅ、材料の比抵抗ρが７００μΩｃｍのと
き、図６に示したように１ＧＨｚでＱｍ＝１９．８，２
ＧＨｚでＱｍ＝５．９の値が得られる。FIG. 6 is a graph showing a calculation result of the efficiency Qm of the magnetic material. The thickness of the magnetic material is 0.2 μm, the saturation magnetization Bs is 13,000 gauss, and the anisotropic magnetic field Hk
Is 130 Oe and the specific resistance ρ of the material is 700 μΩcm, as shown in FIG. 6, Qm = 19.8,2 at 1 GHz.
A value of Qm = 5.9 is obtained at GHz.
【００３０】この計算結果に基づきＣｏ83Ｆｅ10Ｐｄ7-
Ｏ系の軟磁性薄膜を図５で説明した方法を用いて形成し
た結果、軟磁性薄膜のＱｍ値として１ＧＨｚでＱｍ＝１
７、２ＧＨｚでＱｍ＝５が得られた。次に、このＣｏ83
Ｆｅ10Ｐｄ7-Ｏ系薄膜を空心インダクタ上に成膜して、
磁心インダクタを形成した。そして、１ＧＨｚでインダ
クタンスＬを測定したところ、空心インダクタでＬ＝８
ｎＨであったものが、磁心インダクタではＬ＝１２ｎＨ
となり、インダクタンス値が５０％向上した。また、１
ＧＨｚにおけるインダクタの効率Ｑは、空心インダクタ
のＱ＝１５に対して、磁心インダクタではＱ＝１７に向
上した。２ＧＨｚではインダクタンスＬは同様に向上す
るが、効率Ｑの改善は図れなかった。さらに、上記軟磁
性薄膜を付与することで、導体を流れる電流のＧＨｚ帯
のノイズレベルが１０ｄＢ改善された。[0030] Based on this calculation result Co 83 Fe 10 Pd 7 -
As a result of forming the O-based soft magnetic thin film using the method described with reference to FIG. 5, the soft magnetic thin film had a Qm value of 1 m at 1 GHz.
Qm = 5 was obtained at 7, 2 GHz. Next, this Co 83
A Fe 10 Pd 7 -O-based thin film is formed on an air-core inductor,
A magnetic core inductor was formed. Then, when the inductance L was measured at 1 GHz, L = 8 with the air-core inductor.
nH, but L = 12nH in the magnetic core inductor
And the inductance value improved by 50%. Also, 1
The efficiency Q of the inductor at GHz was improved to Q = 17 for the magnetic core inductor compared to Q = 15 for the air core inductor. At 2 GHz, the inductance L similarly increased, but the efficiency Q could not be improved. Further, by providing the soft magnetic thin film, the noise level in the GHz band of the current flowing through the conductor was improved by 10 dB.
【００３１】（第２の実施の形態）図７は、本発明によ
る半導体装置の第２の実施の形態の断面図であり、シリ
コンＬＳＩを構成する半導体装置のインダクタ素子領域
を示している。図７において、図１と同一部分について
は同一符号を付し、その説明を適宜省略する。図７に示
した半導体装置では、シリコン基板１に開口部１ａが設
けられており、この開口部１ａ内に軟磁性薄膜の多層構
造を有する多層軟磁性薄膜２１と同様の構成の多層軟磁
性薄膜２２が形成されており、この点で図１に示した半
導体装置と異なっている。(Second Embodiment) FIG. 7 is a sectional view of a semiconductor device according to a second embodiment of the present invention, showing an inductor element region of a semiconductor device constituting a silicon LSI. 7, the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be appropriately omitted. In the semiconductor device shown in FIG. 7, an opening 1a is provided in a silicon substrate 1, and a multilayer soft magnetic thin film having the same configuration as a multilayer soft magnetic thin film 21 having a multilayer structure of soft magnetic thin films in the opening 1a. 22 are formed, which is different from the semiconductor device shown in FIG.
【００３２】シリコン基板１の開口部１ａは、インダク
タ素子領域（すなわちインダクタ素子１１が形成された
領域）に対応する部分のシリコン基板１を除去して形成
される。この開口部１ａの開口面積は、開口部１ａ内に
形成される多層軟磁性薄膜２２の大きさによって決めら
れる。多層軟磁性薄膜２２が形成される領域について
は、図７に示すように、素子分離絶縁膜２が露出するま
で、シリコン基板１が完全に除去される。シリコン基板
１が除去されて素子分離絶縁膜２が露出した部分に、多
層軟磁性薄膜２２が密着形成される。この薄膜２２は、
一軸磁気異方性を有する軟磁性薄膜２２ａ，２２ｂの２
層構造を有しており、軟磁性薄膜２２ａ，２２ｂの膜面
内における磁化容易軸方向は互いに異なっている。ただ
し、多層軟磁性薄膜２２が３層以上の多層構造を有して
いてもよい。The opening 1a of the silicon substrate 1 is formed by removing a portion of the silicon substrate 1 corresponding to the inductor element region (that is, the region where the inductor element 11 is formed). The opening area of the opening 1a is determined by the size of the multilayer soft magnetic thin film 22 formed in the opening 1a. In the region where the multilayer soft magnetic thin film 22 is formed, the silicon substrate 1 is completely removed until the element isolation insulating film 2 is exposed, as shown in FIG. The multilayer soft magnetic thin film 22 is formed in close contact with the portion where the silicon substrate 1 is removed and the element isolation insulating film 2 is exposed. This thin film 22
2 of soft magnetic thin films 22a and 22b having uniaxial magnetic anisotropy
The soft magnetic thin films 22a and 22b have a layer structure, and the directions of easy axes of magnetization in the film planes of the soft magnetic thin films 22a and 22b are different from each other. However, the multilayer soft magnetic thin film 22 may have a multilayer structure of three or more layers.
【００３３】このように、シリコン基板１に開口部１ａ
を設けて、この開口部１ａ内のシリコン基板１が露出し
た部分に多層軟磁性薄膜２２を形成することにより、多
層軟磁性薄膜２２をインダクタ素子１１の下側に近接配
置できる。インダクタ素子１１と多層軟磁性薄膜２２と
の距離が近いほどインダクタンスの向上に効果的なの
で、開口部１ａを形成してその内部に多層軟磁性薄膜２
２を配置することにより高いインダクタンスを実現でき
る。As described above, the opening 1 a is formed in the silicon substrate 1.
Is provided, and the multilayer soft magnetic thin film 22 is formed in a portion where the silicon substrate 1 is exposed in the opening 1 a, so that the multilayer soft magnetic thin film 22 can be disposed close to the lower side of the inductor element 11. Since the closer the distance between the inductor element 11 and the multilayer soft magnetic thin film 22 is, the more effective the improvement of the inductance is, the opening 1a is formed and the multilayer soft magnetic thin film 2 is formed therein.
2 can realize high inductance.
【００３４】次に、図７に示した半導体装置の製造方法
を説明する。図８および図９は、この半導体装置を製造
する際の主要な工程を示す断面図である。まず、シリコ
ン基板１としてシリコン（１００）基板を用意して、公
知のＬＳＩプロセスを用いてインダクタ素子１１が形成
された基板１０を作製する（図８（Ａ））。Next, a method of manufacturing the semiconductor device shown in FIG. 7 will be described. 8 and 9 are cross-sectional views illustrating main steps in manufacturing this semiconductor device. First, a silicon (100) substrate is prepared as the silicon substrate 1, and the substrate 10 on which the inductor element 11 is formed is manufactured using a known LSI process (FIG. 8A).
【００３５】次に、シリコン基板１の裏側の面の全域
に、例えばプラズマＣＶＤ法などによりシリコン酸化膜
９を形成する（図８（Ｂ））。次いで、公知のフォトリ
ソグラフィ技術とエッチング技術を用いて、インダクタ
素子領域に対応する部分のシリコン酸化膜９を除去し
て、開口部９ａを形成する（図８（Ｃ））。そして、こ
のようにパターンニングされたシリコン酸化膜９をエッ
チングマスクとして、シリコン基板１をＫＯＨ水溶液な
どに浸し、素子分離絶縁膜２が露出するまでシリコン基
板１のエッチングを行って、開口部１ａを形成する（図
９（Ａ））。Next, a silicon oxide film 9 is formed on the entire rear surface of the silicon substrate 1 by, for example, a plasma CVD method (FIG. 8B). Next, using a known photolithography technique and an etching technique, the silicon oxide film 9 in a portion corresponding to the inductor element region is removed to form an opening 9a (FIG. 8C). Then, using the silicon oxide film 9 thus patterned as an etching mask, the silicon substrate 1 is immersed in a KOH aqueous solution or the like, and the silicon substrate 1 is etched until the element isolation insulating film 2 is exposed. (FIG. 9A).
【００３６】ＫＯＨ水溶液には、シリコン（１００）面
のエッチング速度が速く、シリコン（１１１）面および
シリコン酸化膜のエッチング速度が非常に遅いという特
徴がある。この特徴により、シリコン基板１はシリコン
（１１１）面を境界としてテーパ状にエッチングされる
とともに、シリコン酸化膜である素子分離絶縁膜２でエ
ッチングが止まるので、制御性よく加工できる。The KOH aqueous solution is characterized in that the etching rate of the silicon (100) plane is high and the etching rates of the silicon (111) plane and the silicon oxide film are very low. With this feature, the silicon substrate 1 is etched in a tapered shape with the silicon (111) plane as a boundary, and the etching stops at the element isolation insulating film 2 which is a silicon oxide film.
【００３７】また、開口部１ａの形成は、ＫＯＨ水溶液
などのアルカリ性溶液を用いたシリコンの選択的ウエッ
トエッチング方法の他に、ＳＦ6 ガスなどを用いたシリ
コンの選択的気相エッチング方法、研削装置などを用い
た機械的研削方法、またはこれらの方法の組み合わせに
よって行える。いずれの方法でもシリコン基板１上に素
子分離絶縁膜２が形成されているので、所望の部分のシ
リコン基板１を制御性よく除去できる。The opening 1a is formed by a selective wet etching method of silicon using an alkaline solution such as an aqueous KOH solution, a selective vapor etching method of silicon using SF 6 gas or the like, and a grinding apparatus. It can be performed by a mechanical grinding method using a method such as the above, or a combination of these methods. In any method, since the element isolation insulating film 2 is formed on the silicon substrate 1, a desired portion of the silicon substrate 1 can be removed with good controllability.
【００３８】次に、図５を用いて説明した多層軟磁性薄
膜２１の成膜方法を用いて、シリコン基板１の開口部１
ａ内の所望の領域に、シリコン基板１の下面から多層軟
磁性薄膜２２を形成する（図９（Ｂ））。このとき、軟
磁性薄膜２２ａの成膜は、素子分離絶縁膜２の露出した
面に対して平行成分を有する磁界Ｈ１を印加した中で行
われ、軟磁性薄膜２２ｂの成膜は、素子分離絶縁膜２の
露出した面に対する平行成分が磁界Ｈ１と直交する方向
の磁界Ｈ２を印加した中で行われる。Next, using the method of forming the multilayer soft magnetic thin film 21 described with reference to FIG.
A multilayer soft magnetic thin film 22 is formed on a desired region in a from the lower surface of the silicon substrate 1 (FIG. 9B). At this time, the soft magnetic thin film 22a is formed while applying a magnetic field H1 having a parallel component to the exposed surface of the element isolation insulating film 2, and the soft magnetic thin film 22b is formed The parallel component to the exposed surface of the film 2 is performed while applying a magnetic field H2 in a direction orthogonal to the magnetic field H1.
【００３９】次に、真空容器３４内の真空度を保持した
まま、磁石３７ａ，３７ｂをシリコン基板１を中心にし
て９０゜回転し、図４（Ｂ）に示すように配置する。そ
して、磁界Ｈ１と直交する方向の第２の磁界Ｈ２の中で
再度スパッタリングを行い、軟磁性薄膜２１ａ上に軟磁
性薄膜２１ｂを０．３μｍ程度堆積する。すなわち、配
線層間絶縁膜４の表面に対する平行成分が磁界Ｈ１と直
交する方向の磁界Ｈ２を印加した中で、軟磁性薄膜２１
ｂを成膜する。これにより、磁化容易軸方向が９０゜異
なる軟磁性薄膜２１ａ，２１ｂの２層構造を形成でき
る。最後に、層間絶縁膜４上に多層軟磁性薄膜２１を形
成して、インダクタ素子１１を上下から多層軟磁性薄膜
で挟んだ構成を実現できる（図９（Ｃ））。このような
手順で製造することにより、半導体素子の製造プロセス
が終了した後の追加プロセスによって多層軟磁性薄膜２
１，２２を形成できる。このため、多層軟磁性薄膜２
１，２２が半導体素子の製造プロセスによる熱履歴を受
けないですむので、多層軟磁性薄膜２１，２２を単独で
形成したときの特性を保持するできる。Next, while maintaining the degree of vacuum in the vacuum chamber 34, the magnets 37a and 37b are rotated by 90 ° about the silicon substrate 1 and arranged as shown in FIG. Then, sputtering is performed again in the second magnetic field H2 in a direction orthogonal to the magnetic field H1, and the soft magnetic thin film 21b is deposited on the soft magnetic thin film 21a by about 0.3 μm. That is, while applying a magnetic field H2 in which the parallel component to the surface of the wiring interlayer insulating film 4 is perpendicular to the magnetic field H1, the soft magnetic thin film 21
b is formed. As a result, a two-layer structure of the soft magnetic thin films 21a and 21b whose easy axis directions differ by 90 ° can be formed. Finally, a multilayer soft magnetic thin film 21 is formed on the interlayer insulating film 4 to realize a configuration in which the inductor element 11 is sandwiched between the multilayer soft magnetic thin films from above and below (FIG. 9C). By manufacturing according to such a procedure, the multilayer soft magnetic thin film 2 can be formed by an additional process after the semiconductor device manufacturing process is completed.
1, 22 can be formed. Therefore, the multilayer soft magnetic thin film 2
Since the first and second semiconductor devices do not need to receive the heat history due to the semiconductor device manufacturing process, the characteristics when the multilayer soft magnetic thin films and are formed independently can be maintained.
【００４０】[0040]
【発明の効果】以上説明したように、本発明によれば、
インダクタ素子とともに配置される磁性体薄膜を磁化容
易軸方向の異なる軟磁性薄膜の多層構造とすることによ
り、インダクタ素子の形状や方向によらず、ＧＨｚの高
周波帯域でもインダクタンスの高いインダクタ素子を形
成できる。また、半導体基板に開口部を形成し、この開
口部に軟磁性薄膜を形成することにより、インダクタ素
子の下面側の近傍に軟磁性薄膜を形成できる。軟磁性薄
膜とインダクタ素子とを近づけて形成するほど、インダ
クタンスの向上に効果的である。しかも、インダクタ素
子を含めた半導体素子の製造プロセスの終了後に軟磁性
薄膜を形成できるので、軟磁性薄膜は熱履歴を受けなく
てすむ。したがって、高温による結晶構造の劣化により
防止できるので、高いインダクタンスをもつインダクタ
素子を作製できる。As described above, according to the present invention,
By forming the magnetic thin film disposed together with the inductor element into a multilayer structure of soft magnetic thin films having different easy axis directions, an inductor element having a high inductance can be formed even in a high frequency band of GHz regardless of the shape and direction of the inductor element. . Further, by forming an opening in the semiconductor substrate and forming a soft magnetic thin film in the opening, the soft magnetic thin film can be formed near the lower surface of the inductor element. The closer the soft magnetic thin film and the inductor element are formed, the more effective the improvement of the inductance. Moreover, since the soft magnetic thin film can be formed after the manufacturing process of the semiconductor element including the inductor element is completed, the soft magnetic thin film does not need to receive a heat history. Therefore, since it can be prevented by deterioration of the crystal structure due to high temperature, an inductor element having a high inductance can be manufactured.
【図１】 本発明による半導体装置の第１の実施の形態
の断面図である。FIG. 1 is a sectional view of a first embodiment of a semiconductor device according to the present invention.
【図２】 図１に示したインダクタ素子の平面形状を示
す透視図である。FIG. 2 is a perspective view showing a planar shape of the inductor element shown in FIG.
【図３】 図１に示した多層軟磁性薄膜を成膜するため
の成膜装置を模式的に示す断面図である。FIG. 3 is a cross-sectional view schematically showing a film forming apparatus for forming the multilayer soft magnetic thin film shown in FIG.
【図４】 図３におけるIV−IV′線方向の要部断面図で
ある。FIG. 4 is a cross-sectional view of a main part taken along line IV-IV ′ in FIG. 3;
【図５】 図１に示した半導体装置を製造する際の主要
な工程を示す断面図である。FIG. 5 is a cross-sectional view showing a main step in manufacturing the semiconductor device shown in FIG.
【図６】 磁性材料の効率の計算結果を示すグラフであ
る。FIG. 6 is a graph showing a calculation result of the efficiency of a magnetic material.
【図７】 本発明による半導体装置の第２の実施の形態
の断面図である。FIG. 7 is a sectional view of a semiconductor device according to a second embodiment of the present invention;
【図８】 図７に示した半導体装置を製造する際の主要
な工程を示す断面図である。FIG. 8 is a cross-sectional view showing main steps in manufacturing the semiconductor device shown in FIG.
【図９】 図８に引き続く工程を示す断面図である。FIG. 9 is a cross-sectional view showing a step that follows the step shown in FIG. 8;
【図１０】 スパイラルインダクタの平面図である。FIG. 10 is a plan view of a spiral inductor.
【図１１】 スパイラルインダクタが形成された従来の
半導体装置の断面図である。FIG. 11 is a cross-sectional view of a conventional semiconductor device on which a spiral inductor is formed.
１…シリコン基板、２…素子分離絶縁膜、３，４配線層
間絶縁膜、５ａ，５ｂ…開口部、９…シリコン酸化膜、
９ａ…開口部、１１…インダクタ素子、１２ａ，１２ｂ
…電極、１３ａ，１３ｂ…コンタクト、１４…配線、２
１，２２…多層軟磁性薄膜、２１ａ，２１ｂ，２２ａ，
２２ｂ…軟磁性薄膜、３０…成膜装置、３１…基板台、
３２…ターゲット、３３…高周波電源、３４…真空容
器、３５…排気口、３６…吸気口、３７ａ，３７ｂ…磁
石。DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Element isolation insulating film, 3, 4 wiring interlayer insulating film, 5a, 5b ... Opening, 9 ... Silicon oxide film,
9a: opening, 11: inductor element, 12a, 12b
... electrodes, 13a, 13b ... contacts, 14 ... wiring, 2
1,22 ... multilayer soft magnetic thin film, 21a, 21b, 22a,
22b: soft magnetic thin film, 30: film forming device, 31: substrate stand,
32 target, 33 high frequency power supply, 34 vacuum container, 35 exhaust port, 36 intake port, 37a, 37b magnet.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 充 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 束原 恒夫 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 菅原 英州 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 (72)発明者 鈴木 秀夫 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 (72)発明者 佐藤 正博 宮城県仙台市太白区郡山６丁目７番１号 株式会社トーキン内 Ｆターム(参考） 5E049 AA04 AA09 AC05 BA11 EB01 FC10 GC04 GC08 5E062 DD01 5E070 AA01 AB04 BA20 BB01 CB12 CB20 5F038 AZ04 CA01 EZ01 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Mitsuru Harada 3-19-2 Nishi-Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Inventor Tsuneo Tsukahara 3-192-1, Nishishinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation (72) Inventor Eiji Sugawara 6-7-1, Koriyama, Taishiro-ku, Sendai City, Miyagi Prefecture Tokinnai Co., Ltd. (72) Hideo Suzuki 6-7, Koriyama, Tashiro-ku, Sendai City, Miyagi Prefecture No. 1 Tokinnai Co., Ltd. (72) Inventor Masahiro Sato 6-7-1, Koriyama, Taishiro-ku, Sendai-shi, Miyagi F-term (reference) 5E049 AA04 AA09 AC05 BA11 EB01 FC10 GC04 GC08 5E062 DD01 5E070 AA01 AB04 BA20 BB01 CB12 CB20 5F038 AZ04 CA01 EZ01
Claims (3)
層と、 この第１の絶縁体層上に形成されたインダクタ素子と、 このインダクタ素子を覆うように前記第１の絶縁体層上
に形成された第２の絶縁体層と、 前記第１の絶縁体層の下面側および前記第２の絶縁体層
の上面側の少なくとも一方の側に形成されかつ一軸磁気
異方性を有する軟磁性薄膜の多層構造とを備え、 この多層構造の各層の前記軟磁性薄膜は、膜面内におけ
る磁化容易軸方向が互いに異なることを特徴とする半導
体装置。A first insulator layer formed on a semiconductor substrate; an inductor element formed on the first insulator layer; and the first insulator layer covering the inductor element. A second insulator layer formed thereon; and a uniaxial magnetic anisotropy formed on at least one of a lower surface side of the first insulator layer and an upper surface side of the second insulator layer. A soft magnetic thin film having a multilayer structure, wherein the soft magnetic thin films of the respective layers of the multilayer structure have mutually different easy axis directions of magnetization in the film plane.
前記半導体基板を除去して形成された開口部を備え、 前記軟磁性薄膜の多層構造は、前記開口部内に形成され
ていることを特徴とする半導体装置。2. The multi-layer structure of the soft magnetic thin film according to claim 1, further comprising: an opening formed by removing a portion of the semiconductor substrate corresponding to a region where the inductor element is formed. A semiconductor device characterized by being formed in a semiconductor device.
上にインダクタ素子を形成する第１の工程と、 前記半導体基板の裏側の面から前記絶縁体層が露出する
まで前記インダクタ素子が形成された領域に対応する部
分の前記半導体基板を除去する第２の工程と、 前記絶縁体層の露出した面に対して平行成分を有する第
１の磁界を印加した中で前記絶縁体層の露出した面の所
定の領域に第１の軟磁性薄膜を成膜する第３の工程と、 前記絶縁体層の露出した面に対して前記第１の磁界と異
なる平行成分を有する第２の磁界を印加した中で前記第
１の軟磁性薄膜上に第２の軟磁性薄膜を成膜する第４の
工程とを備えることを特徴とする半導体装置の製造方
法。3. A first step of forming an inductor element on an insulator layer on a front surface of a semiconductor substrate, wherein the inductor element is exposed until the insulator layer is exposed from a back surface of the semiconductor substrate. A second step of removing a portion of the semiconductor substrate corresponding to the formed region; and applying a first magnetic field having a parallel component to an exposed surface of the insulator layer. A third step of forming a first soft magnetic thin film on a predetermined region of the exposed surface, and a second magnetic field having a parallel component different from the first magnetic field on the exposed surface of the insulator layer And a fourth step of forming a second soft magnetic thin film on the first soft magnetic thin film while applying voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12827999A JP3526237B2 (en) | 1999-05-10 | 1999-05-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12827999A JP3526237B2 (en) | 1999-05-10 | 1999-05-10 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323656A true JP2000323656A (en) | 2000-11-24 |
| JP3526237B2 JP3526237B2 (en) | 2004-05-10 |
Family
ID=14980906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12827999A Expired - Fee Related JP3526237B2 (en) | 1999-05-10 | 1999-05-10 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526237B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294818A (en) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR100761622B1 (en) * | 2001-12-20 | 2007-09-27 | 매그나칩 반도체 유한회사 | Inductor and method of manufacturing the same |
| US7573119B2 (en) | 2005-07-13 | 2009-08-11 | Seiko Epson Corporation | Semiconductor device |
| US8159043B2 (en) | 2004-03-12 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017143274A (en) * | 2008-12-09 | 2017-08-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
1999
- 1999-05-10 JP JP12827999A patent/JP3526237B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761622B1 (en) * | 2001-12-20 | 2007-09-27 | 매그나칩 반도체 유한회사 | Inductor and method of manufacturing the same |
| JP2005294818A (en) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP4545617B2 (en) * | 2004-03-12 | 2010-09-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US8159043B2 (en) | 2004-03-12 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8546912B2 (en) | 2004-03-12 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7573119B2 (en) | 2005-07-13 | 2009-08-11 | Seiko Epson Corporation | Semiconductor device |
| JP2017143274A (en) * | 2008-12-09 | 2017-08-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526237B2 (en) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001283652A (en) | Communication cable | |
| KR100908356B1 (en) | Electromagnetic noise suppression body and electromagnetic noise suppression method using the same | |
| TWI702596B (en) | Manufacturing method of magnetometer and magnetometer assembly | |
| JP3526237B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1126234A (en) | Laminated magnetic film and thin film magnetic device provided therewith | |
| US6642608B1 (en) | MoNx resistor for superconductor integrated circuit | |
| JP2001284878A (en) | Wiring board | |
| US20060257677A1 (en) | Magnetic thin film or composite magnetic thin film for high frequency and magnetic device Including the same | |
| JP2000114047A (en) | Thin-film transformer and manufacture thereof | |
| JPH10223438A (en) | Planar inductance element | |
| US20070202359A1 (en) | Magnetic Thin Film For High Frequency, and Method of Manufacturing Same, and Magnetic Device | |
| JP3990386B2 (en) | Microwave transmission line and microwave filter | |
| JP2004235355A (en) | Soft magnetic member and magnetic element using same | |
| JP2001119082A (en) | Magnetoresistive element | |
| CN110607503B (en) | Soft magnetic composite film for high-frequency magnetic core and preparation method thereof | |
| JPH04196601A (en) | Oxide superconducting microwave passive element and manufacture thereof | |
| JPH0677055A (en) | Plane magnetic element | |
| US7385469B2 (en) | Integrated microelectronics component for filtering electromagnetic noise and radio frequency transmission circuit comprising same | |
| JP2001291981A (en) | High-frequency current suppressing heat sink | |
| CN111554463B (en) | Artificial conductor with broadband and low eddy current loss | |
| JPH0766050A (en) | Thin-film inductor and thin-film transformer | |
| JPH06224042A (en) | Flat inductor and manufacture thereof | |
| CN115631916A (en) | Planar inductor based on stripe type soft magnetic film and preparation method thereof | |
| JPH06252350A (en) | Microinductor and manufacture thereof | |
| JP2000114041A (en) | Thin-film laminated body manufacture thereof and thin- film transformer using the same, thin-film inductor, and thin-film magnetic head |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |