JP2000322967A - Lower device controlling system and method - Google Patents

Lower device controlling system and method

Info

Publication number
JP2000322967A
JP2000322967A JP11126250A JP12625099A JP2000322967A JP 2000322967 A JP2000322967 A JP 2000322967A JP 11126250 A JP11126250 A JP 11126250A JP 12625099 A JP12625099 A JP 12625099A JP 2000322967 A JP2000322967 A JP 2000322967A
Authority
JP
Japan
Prior art keywords
control information
control
level device
information
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11126250A
Other languages
Japanese (ja)
Inventor
Takahiro Kanzaki
隆弘 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11126250A priority Critical patent/JP2000322967A/en
Publication of JP2000322967A publication Critical patent/JP2000322967A/en
Pending legal-status Critical Current

Links

Landscapes

  • Keying Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve reliability of a switch operation without reducing processing capability of a switch control device, by performing comparison with control information of an upper device and determination by the upper device, and modifying wrong information, when control information stored in a second storing means is compared with control information stored in a first storing means, and they do not match to each other. SOLUTION: Control information of a switching operation outputted from a switch control device 10 is stored in a switching information memory (first storing means) 21 in a switch body 20 and a master memory (second storing means) 32 in a monitoring device 30, and respective informations are outputted to a reference block (reference means) 31 in the monitoring device 30 for reference. When they do not match to each other, these control informations are outputted to the switch control device 10. The switch control device 10 compares these control informations with previously outputted control information for determination. The switch control device 10 or the reference block (reference means) 31 modifies wrong stored information.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、上位装置と、上位
装置から出力される制御情報を記憶して制御情報に従っ
て作動する下位装置と、下位装置の動作を監視する監視
装置とを備える下位装置制御システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lower-level device including a higher-level device, a lower-level device that stores control information output from the higher-level device and operates according to the control information, and a monitoring device that monitors the operation of the lower-level device. Related to control system.

【0002】[0002]

【従来の技術】従来、時分割スイッチシステムは、スイ
ッチ本体とそれを制御するスイッチ制御装置とを備えて
おり、スイッチ制御装置から出力される制御情報をスイ
ッチ本体で記憶し、スイッチ本体は記憶された制御情報
に基づいて作動する。スイッチ制御装置は、定期的にス
イッチ本体に記憶された制御情報を読み出して、それが
先に出力した制御情報と一致しているかを確認してい
る。
2. Description of the Related Art Conventionally, a time division switch system includes a switch body and a switch control device for controlling the switch body. Control information output from the switch control device is stored in the switch body, and the switch body is stored. It operates based on the control information. The switch control device periodically reads out the control information stored in the switch body and checks whether it matches the previously output control information.

【0003】図2は、従来の時分割スイッチシステムの
内部構成図である。図2に示すように、時分割スイッチ
は、スイッチ制御装置(ソフトウェア)40と、スイッ
チ本体50とを備えている。スイッチ本体50は、スイ
ッチング情報メモリ(CONTROL MEMORY:CTL ME
M)51を有している。スイッチ本体50は、スイッチ
ング情報メモリ51に記憶されているスイッチング動作
の情報に従って作動する。
FIG. 2 is an internal configuration diagram of a conventional time division switch system. As shown in FIG. 2, the time division switch includes a switch control device (software) 40 and a switch body 50. The switch body 50 is a switching information memory (CONTROL MEMORY: CTL ME).
M) 51. The switch body 50 operates according to the switching operation information stored in the switching information memory 51.

【0004】スイッチング動作の情報は、スイッチ制御
装置40から、スイッチ本体50に出力され、スイッチ
ング情報メモリ51はそれを記憶する。その後、スイッ
チ制御装置40は、定期的にスイッチ本体50に、制御
信号を出力する。この制御信号は、スイッチング情報メ
モリ51に記憶されている情報を、スイッチ制御40側
に出力させるための信号である。
[0004] Switching operation information is output from the switch control device 40 to the switch body 50, and the switching information memory 51 stores the information. Thereafter, the switch control device 40 periodically outputs a control signal to the switch body 50. This control signal is a signal for outputting the information stored in the switching information memory 51 to the switch control 40 side.

【0005】スイッチング情報メモリ51は、制御信号
に従い、記憶している情報をスイッチ制御装置40に出
力する。スイッチ制御装置40は、その情報を入力し
て、それと先に出力した制御情報とを比較して、それら
が一致しているか否かを確認する。このように、スイッ
チング情報メモリの設定状況は、スイッチ制御装置は4
0側で定期的に確認している。
[0005] The switching information memory 51 outputs the stored information to the switch control device 40 in accordance with the control signal. The switch control device 40 inputs the information, compares the information with the previously output control information, and confirms whether or not they match. Thus, the setting status of the switching information memory indicates that the switch control device
It is regularly checked on the 0 side.

【0006】[0006]

【発明が解決しようとする課題】しかし、従来の技術
は、スイッチング情報メモリの設定状況を、スイッチ制
御装置側で確認していたため、スイッチ制御装置側に
は、大きな負担がかかっていた。また、一般にソフトウ
ェア(スイッチ制御装置)とハードウェア(スイッチ本
体)との間で信号をやりとりするには時間を必要とす
る。そのため、この確認動作には、時間を要していた。
このため、上述のように、スイッチ制御装置は、確認動
作を定期的にしか行うことができなかった。
However, in the prior art, since the setting status of the switching information memory is checked on the switch control device side, a heavy load is imposed on the switch control device side. Generally, it takes time to exchange signals between software (switch control device) and hardware (switch body). Therefore, this confirmation operation required time.
For this reason, as described above, the switch control device can perform the checking operation only periodically.

【0007】また、スイッチング情報メモリの設定状況
の確認は、処理工程数を増やすことにより、綿密に行う
ことができる。しかし、時分割スイッチの大容量化が進
む中で、スイッチ制御装置の処理能力を確保する必要が
あるため、上記処理工程数を増やすことで、ソフトウェ
アの処理能力を低下させることは好ましくない。
The setting status of the switching information memory can be checked in detail by increasing the number of processing steps. However, since the processing capacity of the switch control device needs to be secured while the capacity of the time division switch is increasing, it is not preferable to decrease the processing capacity of the software by increasing the number of processing steps.

【0008】そこで、本発明は、スイッチ制御装置の処
理能力を低下させることなく、スイッチ動作の信頼性を
向上させることを課題とする。
Accordingly, an object of the present invention is to improve the reliability of the switch operation without lowering the processing capability of the switch control device.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に本発明は、上位装置と、前記上位装置から出力される
制御情報を記憶する第1の記憶手段を備え前記制御情報
に従って作動する下位装置とを有する下位装置制御シス
テムにおいて、前記上位装置から出力される前記制御情
報を記憶する第2の記憶手段と、前記第2の記憶手段に
記憶されている前記制御情報と前記第1の記憶手段に記
憶されている前記制御情報とを入力して、それらが一致
しているか否かを照合する照合手段とを有する監視装置
を備え、前記照合手段によって、前記第2の記憶手段に
記憶されている前記制御手段と前記第1の記憶手段に記
憶されている前記制御情報とを照合した結果、それらが
一致しない場合に、前記上位装置は、前記第2の記憶手
段に記憶されている前記制御情報と前記第1の記憶手段
に記憶されている前記制御情報とのいずれが正しい情報
であるかを前記上位装置の前記制御情報と比較して判定
し、誤っている情報を修正する。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention comprises a host device and first storage means for storing control information output from the host device. A second storage means for storing the control information output from the higher-level device, the control information stored in the second storage means, and the first storage. Means for inputting the control information stored in the means, and checking means for checking whether or not they match each other, wherein the checking means stores the control information in the second storage means. When the control unit and the control information stored in the first storage unit are compared with each other, and they do not match, the host device is stored in the second storage unit. Wherein it is determined whether one is the correct information between the control information stored in the control information and the first storage means as compared to the control information of the host device, to correct the mistake that information.

【0010】また、本発明の下位装置制御方法は、上位
装置から出力される制御情報を下位装置に記憶させるス
テップと、前記制御情報を監視装置に記憶させるステッ
プと、前記下位装置に記憶させた前記制御情報と前記監
視装置に記憶させた前記制御情報をとを照合するステッ
プと、前記照合した結果それらが一致しない場合に、各
々の前記制御情報のいずれが正しい情報であるかを前記
上位装置の前記制御情報と比較して判定するステップ
と、前記制御情報のうち、誤っている制御信号を修正す
るステップとを備える。
Further, according to the present invention, there is provided a method of controlling a lower-level device, comprising the steps of: storing control information output from a higher-level device in a lower-level device; storing the control information in a monitoring device; Collating the control information with the control information stored in the monitoring device; and, when the collation results in a mismatch, which of the control information is the correct information. And comparing the control information with the control information, and correcting an erroneous control signal in the control information.

【0011】すなわち、本発明の下位装置制御システム
は、上位装置と下位装置とに加えて、監視装置を備えて
おり、監視装置で下位装置の記憶手段の設定状況を確認
する。
That is, the lower-level device control system of the present invention includes a monitoring device in addition to the higher-level device and the lower-level device, and the monitoring device checks the setting status of the storage means of the lower-level device.

【0012】[0012]

【発明の実施の形態】図1は、本実施形態の内部構成図
である。図1に示すように、時分割スイッチシステム
は、スイッチ制御装置10と、スイッチ本体20と、監
視装置30とを備えている。スイッチ本体20は、スイ
ッチング情報メモリ(CTL MEM)21を有してい
る。また、監視装置30は、照合ブロック31と、マス
ターメモリ32とを有している。
FIG. 1 is an internal configuration diagram of the present embodiment. As shown in FIG. 1, the time division switch system includes a switch control device 10, a switch main body 20, and a monitoring device 30. The switch body 20 has a switching information memory (CTL MEM) 21. Further, the monitoring device 30 includes a collation block 31 and a master memory 32.

【0013】また、スイッチング情報メモリ21の設定
状況を確認するためには、マスターメモリ32は、スイ
ッチング情報メモリ21の記憶容量以上の記憶容量を備
えている必要がある。スイッチ制御装置10と、スイッ
チ本体20と、監視装置30との各々は、たとえば無線
接続して、スイッチング動作を遠隔操作することもでき
る。
In order to confirm the setting status of the switching information memory 21, the master memory 32 must have a storage capacity larger than the storage capacity of the switching information memory 21. Each of the switch control device 10, the switch body 20, and the monitoring device 30 can be connected, for example, wirelessly to remotely control the switching operation.

【0014】スイッチング情報メモリ21は、スイッチ
制御装置10から出力されるスイッチング動作を制御す
る制御情報を記憶するものである。スイッチング情報メ
モリ21は、後述するように、スイッチ本体20に備え
る図示しない制御部から出力される信号に従って、記憶
しているスイッチング動作の制御情報を、監視装置30
内の照合ブロック31に出力する。
The switching information memory 21 stores control information output from the switch control device 10 for controlling the switching operation. The switching information memory 21 stores the stored switching operation control information in accordance with a signal output from a control unit (not shown) provided in the switch body 20 as described later.
Is output to the collation block 31 in.

【0015】また、マスターメモリ32は、スイッチ制
御装置10から出力されるスイッチング動作の制御情報
を記憶し、照合ブロック31からの指示に従って、その
情報を照合ブロック31に出力するものである。照合ブ
ロック31は、スイッチング情報メモリ21から出力さ
れる制御情報とマスターメモリ32から出力される制御
情報とを入力して、それらを照合するものである。
The master memory 32 stores switching control information output from the switch control device 10 and outputs the information to the collation block 31 in accordance with an instruction from the collation block 31. The collation block 31 receives the control information output from the switching information memory 21 and the control information output from the master memory 32, and collates them.

【0016】つづいて、図1に示す時分割スイッチシス
テムの動作について説明する。スイッチ制御装置10か
ら、スイッチ本体20側にスイッチング動作の制御情報
が出力されると、スイッチング情報メモリ21にそれが
記憶される。また、スイッチング動作の制御情報は、監
視装置30内のマスターメモリ32にも出力される。
Next, the operation of the time division switch system shown in FIG. 1 will be described. When the control information of the switching operation is output from the switch control device 10 to the switch body 20, it is stored in the switching information memory 21. The control information of the switching operation is also output to the master memory 32 in the monitoring device 30.

【0017】スイッチング情報メモリ21にスイッチン
グ動作の制御情報が記憶されると、スイッチ本体20内
の図示しない制御部は、スイッチング情報メモリ21に
所定の信号を出力する。スイッチング情報メモリ21
は、その信号に従って記憶している情報を監視装置30
内の照合ブロック31に出力する。
When control information for switching operation is stored in the switching information memory 21, a control unit (not shown) in the switch body 20 outputs a predetermined signal to the switching information memory 21. Switching information memory 21
Monitors the information stored in accordance with the signal
Is output to the collation block 31 in.

【0018】また、マスターメモリ32は、入力したス
イッチング動作の制御情報を記憶する。その後、上記の
ように、照合ブロック31にスイッチング情報メモリ2
1内の制御情報が出力されると、マスターメモリ32
は、それに同期してスイッチング動作の制御情報を、照
合ブロック31に出力する。
The master memory 32 stores the control information of the input switching operation. Thereafter, the switching information memory 2 is stored in the verification block 31 as described above.
1 is output, the master memory 32
Outputs the control information of the switching operation to the collation block 31 in synchronization with it.

【0019】なお、照合ブロック31は、制御部から出
力される信号に同期した読み出し信号をマスターメモリ
32に出力することにより、スイッチング情報メモリ2
1から出力される制御情報とマスターメモリから出力さ
れる制御情報とを同期させて照合ブロック31に出力す
る。
The collation block 31 outputs a read signal synchronized with the signal output from the control unit to the master memory 32, so that the switching information memory 2
1 and the control information output from the master memory are synchronized and output to the matching block 31.

【0020】そして、照合ブロック31は、スイッチン
グ情報メモリ21から出力される制御情報と、マスター
メモリ32から出力される制御情報とを照合する。この
照合は随時行うことができる。照合の結果、これらが一
致すれば、スイッチング情報メモリ21には、所定のス
イッチング動作の制御情報が記憶されていることにな
る。
The collation block 31 collates the control information output from the switching information memory 21 with the control information output from the master memory 32. This collation can be performed at any time. As a result of the comparison, if they match, the switching information memory 21 stores control information of a predetermined switching operation.

【0021】一方、これらが不一致であれば、照合ブロ
ック31は、これらの制御情報をスイッチ制御装置10
に出力する。スイッチ制御装置10は、これらの制御情
報と先に出力している制御情報とを比較して、いずれが
正しい情報であるかを判定する。マスターメモリ32に
記憶されている制御情報が誤っている場合には、マスタ
ーメモリ32に記憶されている制御情報を修正する。
On the other hand, if they do not match, the collation block 31 sends the control information to the switch controller 10.
Output to The switch control device 10 compares the control information with the previously output control information to determine which is correct. If the control information stored in the master memory 32 is incorrect, the control information stored in the master memory 32 is corrected.

【0022】スイッチング情報メモリ21に記憶されて
いる制御情報が誤っている場合には、スイッチング情報
メモリ21に記憶されている制御情報を修正する。この
修正は、照合ブロック31が行っても、スイッチ制御装
置10が行ってもよい。
If the control information stored in the switching information memory 21 is incorrect, the control information stored in the switching information memory 21 is corrected. This correction may be performed by the verification block 31 or the switch control device 10.

【0023】なお、本実施形態では、スイッチ制御装置
10とスイッチング情報メモリ21とを備える時分割ス
イッチについて適用した場合について説明したが、上位
装置と、上位装置から出力される制御情報を記憶して制
御情報に従って作動する下位装置とを備える下位装置制
御システムであれば、時分割スイッチ以外にも適用する
ことができる。
In this embodiment, a case has been described in which the present invention is applied to a time-division switch having the switch control device 10 and the switching information memory 21. However, the host device and the control information output from the host device are stored. As long as it is a lower-level device control system including a lower-level device that operates according to control information, the present invention can be applied to other than the time-division switch.

【0024】[0024]

【発明の効果】以上説明したように、本発明は、上位装
置から出力される制御情報を記憶する記憶手段と、その
記憶手段に記憶されている制御情報と下位装置に記憶さ
れている制御情報とを入力して、それらが一致している
か否かを照合する照合手段とを有する監視装置を備えて
いる。そして、照合手段によって、監視装置側と下位装
置側とに記憶されている制御情報を照合した結果、それ
らが一致しない場合に、上位装置は、誤っている情報を
修正する。
As described above, according to the present invention, the storage means for storing the control information output from the higher-level device, the control information stored in the storage means and the control information stored in the lower-level device are provided. And a checking unit for checking whether or not they match with each other. Then, as a result of comparing the control information stored in the monitoring device and the control information stored in the lower device by the comparing unit, if the control information does not match, the higher device corrects the erroneous information.

【0025】そのため、上位装置側で下位装置に記憶さ
れている情報が正しいか否かを定期的に確認することが
なくなり、上位装置の負担が軽減される。また、監視装
置(ハードウェア)で下位装置の設定状況の確認動作を
行うため、短い時間で継続的に確認を行うことができ
る。したがって、制御情報の確認、誤った情報の早期復
旧が可能となる。
For this reason, the upper device does not periodically check whether the information stored in the lower device is correct, and the burden on the upper device is reduced. In addition, since the monitoring device (hardware) performs the operation of checking the setting status of the lower device, the checking can be continuously performed in a short time. Therefore, confirmation of control information and early recovery of erroneous information become possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態のスイッチ制御システムの構
成図である。
FIG. 1 is a configuration diagram of a switch control system according to an embodiment of the present invention.

【図2】従来技術のスイッチ制御システムの構成図であ
る。
FIG. 2 is a configuration diagram of a conventional switch control system.

【符号の説明】[Explanation of symbols]

10、40 スイッチ制御装置 20、50 スイッチ本体 21、51 スイッチング情報メモリ(第1の記憶手
段) 30 監視装置 31 照合ブロック(照合手段) 32 マスターメモリ(第2の記憶手段)
10, 40 Switch control device 20, 50 Switch body 21, 51 Switching information memory (first storage means) 30 Monitoring device 31 Verification block (verification means) 32 Master memory (second storage means)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 上位装置と、前記上位装置から出力され
る制御情報を記憶する第1の記憶手段を備え前記制御情
報に従って作動する下位装置とを有する下位装置制御シ
ステムにおいて、 前記上位装置から出力される前記制御情報を記憶する第
2の記憶手段と、前記第2の記憶手段に記憶されている
前記制御情報と前記第1の記憶手段に記憶されている前
記制御情報とを入力して、それらが一致しているか否か
を照合する照合手段とを有する監視装置を備え、 前記照合手段によって、前記第2の記憶手段に記憶され
ている前記制御手段と前記第1の記憶手段に記憶されて
いる前記制御情報とを照合した結果、それらが一致しな
い場合に、 前記上位装置は、前記第2の記憶手段に記憶されている
前記制御情報と前記第1の記憶手段に記憶されている前
記制御情報とのいずれが正しい情報であるかを前記上位
装置の前記制御情報と比較して判定し、誤っている情報
を修正することを特徴とする下位装置制御システム。
1. A lower-level device control system comprising: a higher-level device; and a lower-level device having first storage means for storing control information output from the higher-level device and operating according to the control information. Second storage means for storing the control information to be performed, and the control information stored in the second storage means and the control information stored in the first storage means, A monitoring device having matching means for checking whether or not they match; wherein the matching means stores the control means and the first storage means stored in the second storage means. As a result of comparing the control information with the control information, if the two do not match, the higher-level device stores the control information stored in the second storage means and the control information stored in the first storage means. A lower-level device control system, which determines which of the control information is correct information by comparing the control information with the control information of the higher-level device, and corrects erroneous information.
【請求項2】 前記第2の記憶手段は、前記第1の記憶
手段の記憶容量以上の記憶容量を備えていることを特徴
とする請求項1に記載の下位装置制御システム。
2. The lower-level device control system according to claim 1, wherein said second storage means has a storage capacity equal to or greater than the storage capacity of said first storage means.
【請求項3】 前記上位装置は、スイッチング制御回路
であり、 前記下位装置は、スイッチ本体であることを特徴とする
請求項1に記載の下位装置制御システム。
3. The lower-level device control system according to claim 1, wherein the higher-level device is a switching control circuit, and the lower-level device is a switch body.
【請求項4】 前記上位装置と、前記下位装置と、前記
監視装置とは、無線接続されていることを特徴とする請
求項1に記載の下位装置制御システム。
4. The lower-level device control system according to claim 1, wherein the higher-level device, the lower-level device, and the monitoring device are wirelessly connected.
【請求項5】 上位装置から出力される制御情報を下位
装置に記憶させるステップと、 前記制御情報を監視装置に記憶させるステップと、 前記下位装置に記憶させた前記制御情報と前記監視装置
に記憶させた前記制御情報とを照合するステップと、 前記照合した結果それらが一致しない場合に、各々の前
記制御情報のいずれが正しい情報であるかを前記上位装
置の前記制御情報と比較して判定するステップと、 前記制御情報のうち、誤っている制御信号を修正するス
テップとを備えることを特徴とする下位装置制御方法。
5. A step of storing control information output from a higher-level device in a lower-level device, a step of storing the control information in a monitoring device, and storing the control information stored in the lower-level device and the monitoring device. Collating the control information with the control information, and when the collation results do not match, determining which of the control information is correct information by comparing the control information with the control information of the host device. And a step of correcting an erroneous control signal in the control information.
JP11126250A 1999-05-06 1999-05-06 Lower device controlling system and method Pending JP2000322967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11126250A JP2000322967A (en) 1999-05-06 1999-05-06 Lower device controlling system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11126250A JP2000322967A (en) 1999-05-06 1999-05-06 Lower device controlling system and method

Publications (1)

Publication Number Publication Date
JP2000322967A true JP2000322967A (en) 2000-11-24

Family

ID=14930532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11126250A Pending JP2000322967A (en) 1999-05-06 1999-05-06 Lower device controlling system and method

Country Status (1)

Country Link
JP (1) JP2000322967A (en)

Similar Documents

Publication Publication Date Title
US4049957A (en) Dual computer system
JPH08320835A (en) Fault detecting method for external bus
JP2000322967A (en) Lower device controlling system and method
JPH0648442B2 (en) Sequence control device
JP3884643B2 (en) Process control device
JP2003140704A (en) Process controller
JPS63177202A (en) Data transfer device for multiplexing controller
US6760863B1 (en) CPU unit and run alternative control method of programmable controller
JP3706332B2 (en) Process control device
JPH02278448A (en) Memory control circuit
JPH0475521B2 (en)
JPH06332753A (en) Classification change detection system for mounted package
JP2768722B2 (en) Multiplex controller
JPH08153017A (en) Port connection recognizing method
JPH03142632A (en) Initial value deciding device
JP2508982B2 (en) In-device control method
JPS63276111A (en) Start system for microcomputer applied device
JPS63228339A (en) Testing system for instruction process device
JPH04112225A (en) Integrated circuit device
JPS63167947A (en) Ram alternating method
JP2001022414A (en) Process controller, its data transfer method and plant
JPS6218059B2 (en)
JPS5926061B2 (en) Erroneous output prevention circuit system for digital data distribution equipment
JPH0266659A (en) Microprogram controller
JPS5917647A (en) Device for detecting malfunction of controlling electronic computer