JPH0475521B2 - - Google Patents

Info

Publication number
JPH0475521B2
JPH0475521B2 JP10055284A JP10055284A JPH0475521B2 JP H0475521 B2 JPH0475521 B2 JP H0475521B2 JP 10055284 A JP10055284 A JP 10055284A JP 10055284 A JP10055284 A JP 10055284A JP H0475521 B2 JPH0475521 B2 JP H0475521B2
Authority
JP
Japan
Prior art keywords
control
control device
controlled object
integral calculation
integral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10055284A
Other languages
Japanese (ja)
Other versions
JPS60245001A (en
Inventor
Setsuo Arita
Tetsuo Ito
Sekiken Noguchi
Hiroshi Kamimura
Mitsuo Kinoshita
Takehiro Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10055284A priority Critical patent/JPS60245001A/en
Publication of JPS60245001A publication Critical patent/JPS60245001A/en
Publication of JPH0475521B2 publication Critical patent/JPH0475521B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は制御演算に積分要素を含む制御装置を
複数台備えた多重化制御装置に関するものであ
り、更に詳しくは各制御装置における演算結果の
偏差を最小にするのに好適な多重化制御装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a multiplex control device equipped with a plurality of control devices including integral elements in control calculations, and more specifically, to The present invention relates to a multiplexing control device suitable for minimizing.

〔発明の背景〕[Background of the invention]

従来から、高信頼性が要求される制御システム
においては、制御装置を2重化・3重化して、そ
の出力を照合し、異常発生の検出や正常な制御装
置への切替えなどを行なう、いわゆる多重化制御
装置を適用するのが一般的になつている。この様
な多重化制御装置に用いられる各制御回路は、一
般に制御要素として定常偏差を打消すために積分
演算を行ない、得られた積分演算結果と比例要素
を加算して出力信号(制御信号)を形成してい
る。
Conventionally, in control systems that require high reliability, control devices are duplicated or tripled, and their outputs are compared to detect abnormalities and switch to a normal control device. It is becoming common to apply multiplexed control devices. Each control circuit used in such a multiplexed control device generally performs an integral operation as a control element to cancel steady-state deviation, adds the obtained integral operation result and a proportional element, and outputs an output signal (control signal). is formed.

ところで、上記の多重化制御装置においては、
1台の制御装置が故障してもその影響を他の制御
装置に与えることなく、かつ、自動的に他の正常
な制御装置に制御が移行できることが重要であ
る。例えば第1図はその従来例である。
By the way, in the above multiplex control device,
It is important that even if one control device malfunctions, it will not affect other control devices and that control can be automatically transferred to another normal control device. For example, FIG. 1 shows a conventional example.

第1図に示す多重化制御装置は、制御装置2,
3,4からなる3重化構成であり、3つの制御装
置2,3,4のうちの1つの制御装置の出力信号
が信号選択回路5によつて選択され、制御対象6
へ入力される。
The multiplex control device shown in FIG.
3 and 4, the output signal of one of the three control devices 2, 3, and 4 is selected by the signal selection circuit 5, and the output signal of the control device 6 is selected by the signal selection circuit 5.
is input to.

例えば、図示する様に、制御装置2の出力信号
が選択されて制御対象6へ入力されているとする
と、制御装置2の出力信号だけが制御対象6に入
力され、他の制御装置3,4の出力信号は入力さ
れずオープンルームになる。この状態で、各制御
装置2,3,4が端子1に入力される設定信号
SS及び制御対象6から出力されるプロセス信号
PSを取込んだ場合、取込み誤差があるため各制
御装置2,3,4が取込んだこれら信号値は上記
取込み誤差分だけ異なつたものになる。上述した
ように、各制御装置2,3,4は積分演算を実行
するため、上記誤差分が積分され、この結果、各
制御装置2,3,4の出力信号の値は異なつたも
のになる。このような状態で制御装置2が異常に
なり、他の制御装置3又は4に切換えられると、
各制御装置2,3,4の出力信号の値が異なつて
いるため、信号選択回路5から出力される信号に
パンプすなわち不連続が発生し、安定な制御を実
行できないことになる。
For example, as shown in the figure, if the output signal of the control device 2 is selected and inputted to the controlled object 6, only the output signal of the control device 2 is inputted to the controlled object 6, and the other control devices 3, 4 The output signal will not be input and it will be an open room. In this state, each control device 2, 3, 4 receives a setting signal input to terminal 1.
Process signals output from SS and controlled object 6
When the PS is captured, since there is a capture error, these signal values captured by each control device 2, 3, and 4 will differ by the above-mentioned capture error. As mentioned above, since each control device 2, 3, 4 executes an integral calculation, the above error is integrated, and as a result, the values of the output signals of each control device 2, 3, 4 become different. . If the control device 2 becomes abnormal in such a state and is switched to another control device 3 or 4,
Since the output signals of the control devices 2, 3, and 4 have different values, a pump or discontinuity occurs in the signal output from the signal selection circuit 5, making it impossible to perform stable control.

この様な事態の発生を防止するため、従来は、
例えば特開昭57−3101号公報記載の様に、制御対
象6へ出力信号を与えている制御装置2内の積算
部8に格納される積分演算結果を伝送部9により
他の制御装置3,4に伝送し、常に待機中の制御
装置3,4の積分演算結果を制御装置2の積分結
果に一致させて、制御装置切換時にバンプが発生
しないようにしている。図中、10,12は受信
部、11,13は受信部11,12で受信したデ
ータを格納するための伝送データ格納部である。
In order to prevent such situations from occurring, conventionally,
For example, as described in Japanese Unexamined Patent Publication No. 57-3101, the integral calculation result stored in the integrating section 8 in the control device 2 that provides an output signal to the controlled object 6 is transmitted to the other control device 3, 4, and the integration calculation results of the control devices 3 and 4, which are always on standby, are made to match the integration results of the control device 2, so that bumps do not occur when switching the control devices. In the figure, 10 and 12 are receiving sections, and 11 and 13 are transmission data storage sections for storing data received by the receiving sections 11 and 12.

しかし、上述した手段では、信号選択回路5と
して、中間値選択回路(複数の出力信号のうち中
間値を選択して出力する回路)や高値選択回路
(複数の出力信号のうち最高値を選択して出力す
る回路や低値選択回路(複数の出力信号のうち最
低値を選択して出力する回路)を使用している
が、制御対象6が複数個存在する制御システムで
は、伝送されてくる複数の積分演算結果のどれを
採用するかの判定に時間がかかり、多重化制御装
置の制御処理速度が低下するという問題が発生す
る。この状態を第2図を用いて次に説明する。
However, in the above-mentioned means, as the signal selection circuit 5, an intermediate value selection circuit (a circuit that selects and outputs an intermediate value among a plurality of output signals) or a high value selection circuit (a circuit that selects the highest value among a plurality of output signals) is used. However, in a control system where there are multiple control objects 6, the multiple output signals It takes time to determine which of the integral calculation results to be adopted, which causes a problem that the control processing speed of the multiplex control device decreases.This situation will be explained next with reference to FIG.

第2図において、第1図と同一部分には同一符
号を符してその説明を省略する。第1図と第2図
が相違しているのは、端子11〜1oにn個の設定
信号SS1〜SSoが入力され、n個の制御対象61
oが存在し、各制御対象61〜6oからそれぞれ
プロセス信号PS1〜PSoが各制御装置2,3,4
に入力され、更に各制御装置2,3,4は、n個
の設定信号SS1〜SSoとn個のプロセス信号PS1
PSoを受けて、n個の出力信号を出力し、n個の
信号選択回路51〜5oがそれぞれ1つの出力信号
を選択して対応する制御対象61〜6oに出力して
いることである。
In FIG. 2, the same parts as in FIG. 1 are denoted by the same reference numerals, and their explanation will be omitted. The difference between FIG. 1 and FIG. 2 is that n setting signals SS 1 to SS o are input to terminals 1 1 to 1 o , and n control objects 6 1 to 6 are input to terminals 1 1 to 1 o.
6 o exists, and process signals PS 1 to PS o are sent to each control device 2, 3, and 4 from each controlled object 6 1 to 6 o , respectively.
Further, each control device 2, 3, 4 receives n setting signals SS 1 to SS o and n process signals PS 1 to
In response to PS o , n output signals are output, and each of the n signal selection circuits 5 1 to 5 o selects one output signal and outputs it to the corresponding controlled object 6 1 to 6 o . That's true.

今、端子11に入力されている設定信号SS1に対
応する出力信号を制御対象61に与えているのが
制御装置2であるとし、端子1oに入力されてい
る設定信号SSoに対応する出力信号を制御対象6o
に与えているのが制御装置4であるとする。この
様に、各制御対象61〜6oに出力信号を与える制
御装置が異なるのは、各制御装置2〜4へ入力さ
れる設定信号11〜1o及びプロセス信号PS1
PSoの取込み誤差等に起因して、各制御装置2〜
4が制御対象61〜6o毎に出力する出力信号の値
がわずかに異なり、各信号選択回路51〜5oで一
定の基準に従つて別個に選択されるためである。
Now, assume that the control device 2 is giving an output signal corresponding to the setting signal SS 1 input to the terminal 1 1 to the controlled object 6 1 , and the setting signal SS o input to the terminal 1 o The corresponding output signal is the control target 6 o
Assume that it is the control device 4 that is giving the In this way, the control devices that provide output signals to each of the controlled objects 6 1 to 6 o are different because the setting signals 1 1 to 1 o and the process signals PS 1 to 6 input to each control device 2 to 4 are different.
Due to errors in the input of PS o , etc., each control device 2~
This is because the values of the output signals outputted by the controller 4 are slightly different for each of the controlled objects 6 1 to 6 o , and are selected separately in each of the signal selection circuits 5 1 to 5 o according to a certain standard.

第2図に示す例では、前記した積分演算結果の
伝送は、次の様に実行される。まず、制御対象6
の制御に関しては、制御装置2の積算部81の積
分演算結果を伝送部91から他の制御装置3,4
の受信部101,121に伝送する。次に、制御対
象6oの制御に関しては、制御装置4の積算部1
oの積分演算結果を伝送部12oから他の制御装
置2,3の受信部11o,9oに伝送する。ここ
で、図中111,131,10o,8oは伝送データ
格納部である。
In the example shown in FIG. 2, the transmission of the above-mentioned integral calculation result is executed as follows. First, the controlled object 6
1 , the integration calculation result of the integration unit 8 1 of the control device 2 is transmitted from the transmission unit 9 1 to the other control devices 3 and 4.
The data is transmitted to the receiving units 10 1 and 12 1 of . Next, regarding the control of the controlled object 6 o , the integrating unit 1 of the control device 4
The integral calculation result of 3o is transmitted from the transmission section 12o to the reception sections 11o and 9o of the other control devices 2 and 3. Here, 11 1 , 13 1 , 10 o , and 8 o in the figure are transmission data storage units.

このように、制御対象61〜6o毎に制御装置の
積分演算結果の伝送方向は異なつてくる。このた
め、一般に制御対象が複数台になると、各制御装
置は制御対象毎に自己の制御装置が信号選択回路
で選択され、制御対象に出力されているか否かを
判定し、かつ、選択されていれば、その制御に関
する積分演算結果を他の制御装置に伝送する必要
がある。出力信号が選択れていなければ、伝送さ
れてくる積分演算結果を採用し、演算処理して制
御信号を出力する。
In this way, the transmission direction of the integral calculation result of the control device differs for each of the controlled objects 6 1 to 6 o . Therefore, in general, when there are multiple control targets, each control device uses a signal selection circuit to select its own control device for each control target and determines whether or not it is outputting to the control target. If so, it is necessary to transmit the integral calculation results related to the control to other control devices. If no output signal is selected, the transmitted integral calculation result is used, processed, and outputted as a control signal.

以上のような理由によつて、制御対象が複数台
になると、制御対象毎に積分演算結果を伝送する
制御装置が異なる。この結果、各制御装置は制御
対象毎に積分演算結果の伝送、受信、及びこれを
判定するための処理に要する時間が大きくなり、
制御処理速度が大幅に低下してしまうのである。
For the above reasons, when there are a plurality of control objects, the control device that transmits the integral calculation result is different for each control object. As a result, the time required for each control device to transmit, receive, and process the integral calculation results for each controlled object increases.
This results in a significant drop in control processing speed.

〔発明の目的〕[Purpose of the invention]

本発明は以上の点に鑑みなされたものであり、
その目的とするところは、制御対象が複数個ある
多重化制御装置において、制御装置が切り換わつ
たとき、制御信号を形成するときに使用する積分
演算結果を切換え前の積分演算結果と一致させる
処理を高速化して、多重化制御装置の制御処理速
度の低下を防止することにある。
The present invention has been made in view of the above points,
The purpose of this is to make the integral calculation results used when forming control signals match the integral calculation results before switching when the control devices are switched in a multiplexed control device that has multiple control targets. The object of the present invention is to speed up processing and prevent a decrease in control processing speed of a multiplex control device.

〔発明の概要〕[Summary of the invention]

本発明では、各制御対象に対応する各設定信号
と各制御対象から出力される各プロセス信号とを
周期的に取込み、さらに各制御対象に入力されて
いる各制御信号の基になつた各積分演算結果を認
識して、取込んだ各設定信号と各プロセス信号と
認識した各積分演算結果とを用いて各制御対象毎
に積分演算を行い、上記各積分演算結果を自己の
積分演算結果として格納すると共に、各積分演算
結果から各制御対象毎の制御信号を形成して出力
する複数の制御装置を備え、さらに上記複数の制
御装置の各々から出力される制御対象毎の制御信
号を受信し、受信した複数の制御信号の中から一
つを選択して対応する制御対象に出力する信号選
択回路を制御対象毎に備えた多重化制御装置にお
いて、各制御装置間を接続する伝送路と、各制御
装置が備える伝送部であつて、制御対象毎の積分
演算結果を上記伝送路を介して他の制御装置に送
出する伝送部と、各制御装置が備える受信部であ
つて、上記伝送路を介して送られてくる積分演算
結果を受信する受信部と、各制御装置が備えるデ
ータ格納部であつて、自己の積分演算結果と、上
記受信部が受信した他の制御装置の全ての積分演
算結果とを格納するデータ格納部と、各信号選択
回路から出力されている制御信号が複数の制御装
置のうちのどの制御装置から出力されている格納
であるかを制御対象毎に判定する複数の一致判定
手段と、上記積分演算を行い制御対象毎の制御信
号を形成するときに用いる積分演算結果を定める
手段であつて、上記各制御装置の上記データ格納
部に格納されている積分演算結果の中から、上記
一致判定手段の判定結果に応じて、制御対象毎に
1つの積分演算結果を採用する手段とを設ける。
In the present invention, each setting signal corresponding to each controlled object and each process signal outputted from each controlled object are periodically captured, and each integral, which is the basis of each control signal input to each controlled object, is Recognize the calculation results, perform integral calculations for each controlled object using each captured setting signal, each process signal, and each recognized integral calculation result, and use the above integral calculation results as its own integral calculation results. It is provided with a plurality of control devices that store and form and output a control signal for each controlled object from each integral calculation result, and further receives a control signal for each controlled object output from each of the plurality of control devices. , a multiplexing control device including a signal selection circuit for each control object that selects one from a plurality of received control signals and outputs it to the corresponding control object, a transmission line connecting each control device; A transmission unit included in each control device, which transmits the integral calculation result for each controlled object to another control device via the transmission path; and a reception unit included in each control device, which transmits the integral calculation result for each controlled object to the other control device, and a reception unit included in each control device, the transmission unit A receiving unit that receives the integral calculation results sent via the receiver, and a data storage unit included in each control device, which stores its own integral calculation results and all the integrals of other control devices received by the receiving unit. a data storage unit that stores calculation results; and a plurality of storage units that determine for each control target which control device among the plurality of control devices the control signal output from each signal selection circuit is output from. and a means for determining an integral calculation result used when performing the integral calculation to form a control signal for each controlled object, the integral calculation result being stored in the data storage section of each of the control devices. means for adopting one integral calculation result for each controlled object according to the judgment result of the coincidence judgment means.

これにより、制御装置が切り替わつたとき新た
な制御装置は他の制御装置の各制御対象毎の積分
演算結果を保持することになり、自己のデータ格
納部内の各積分演算結果データを使用すること
で、採用する積分演算結果を迅速に決めることが
可能となる。
As a result, when the control device is switched, the new control device retains the integral calculation results for each control target of the other control device, and uses the integral calculation result data in its own data storage. This makes it possible to quickly determine the integral calculation result to be adopted.

〔発明の実施例〕[Embodiments of the invention]

以下添付の図面に示す実施例により、更に詳細
に本発明について説明する。
The present invention will be described in more detail below with reference to embodiments shown in the accompanying drawings.

第3図は本発明の第1の実施例を示すブロツク
図であり、第2図に示す従来例と同一部分には同
一符号を付している。第3図に示す実施例が第2
図に示す従来例と相違しているのは、一致判定回
路201〜20oが設けられている事である。各一致
判定回路201〜20oは、各信号選択回路51
oから各制御対象61〜6oに出力されている出
力信号と各制御装置2〜4の各制御対象61〜6o
毎の出力信号をそれぞれ入力し、各信号選択回路
1〜5oからどの制御装置の出力信号が各制御対
象61〜6oに出力されているかを判定するもので
ある。一致判定回路201〜20oは同一構成であ
るから、図示する様に一致判定回路201を例に
とり、その構成を説明する。
FIG. 3 is a block diagram showing a first embodiment of the present invention, and the same parts as in the conventional example shown in FIG. 2 are given the same reference numerals. The embodiment shown in FIG.
The difference from the conventional example shown in the figure is that match determination circuits 20 1 to 20 o are provided. Each coincidence determination circuit 20 1 to 20 o is connected to each signal selection circuit 5 1 to 20 o.
Output signals output from 5 o to each controlled object 6 1 to 6 o and each controlled object 6 1 to 6 o of each control device 2 to 4
The control device inputs the output signals of each control device and determines which control device's output signal is output from each signal selection circuit 5 1 to 5 o to each controlled object 6 1 to 6 o . Since the coincidence determination circuits 20 1 to 20 o have the same configuration, the configuration will be explained by taking the coincidence determination circuit 20 1 as an example as shown in the figure.

一致判定回路201は信号選択回路51に入力さ
れる3つの信号と信号選択回路51の出力信号の
差をとる減算器22,23,24とこの減算結果
が出力信号電源28によつてあらかじめ設定され
た基準値よりも小さい値であるか否かを判定する
比較回路25,26,27とから構成されてい
る。減算器22,23,24の減算結果は絶対値
であり、この減算結果が上記基準値以下である場
合にはその減算器に入力される制御装置からの出
力信号が信号選択回路51の出力信号であること
を示す。今、制御装置2の出力信号が信号選択回
路51から出力されているとすると、比較回路2
5の出力線29に論理値“1”が立ち、比較回路
26,27の出力線30,31には論理値“0”
が立つことになる。
The coincidence determination circuit 20 1 has subtracters 22 , 23 , 24 that take the difference between the three signals input to the signal selection circuit 5 1 and the output signal of the signal selection circuit 5 1 , and the result of this subtraction is sent to the output signal power source 28 . It is composed of comparison circuits 25, 26, and 27 that determine whether the value is smaller than a preset reference value. The subtraction results of the subtracters 22, 23, and 24 are absolute values, and if the subtraction results are less than the above-mentioned reference value, the output signal from the control device input to the subtracters is the output of the signal selection circuit 51 . Indicates that it is a signal. Now, assuming that the output signal of the control device 2 is output from the signal selection circuit 51 , the comparison circuit 2
The logic value "1" is set on the output line 29 of the comparator circuit 5, and the logic value "0" is set on the output lines 30, 31 of the comparator circuits 26, 27.
will stand.

この様にして、各信号選択回路51〜5oから各
制御対象61〜6oへ出力されている出力信号が3
つの制御装置2,3,4のうちのどの制御装置か
ら出力されたものであるかを示す情報が、各制御
装置2,3,4に入力される。
In this way, the output signals outputted from each signal selection circuit 5 1 to 5 o to each controlled object 6 1 to 6 o are 3
Information indicating which of the three control devices 2, 3, and 4 the output is from is input to each of the control devices 2, 3, and 4.

第3図において、各制御装置2〜4は、伝送部
15,16,18を介して、各制御対象61〜6o
毎に演算処理した積分演算結果のうち、積算部1
1〜14o,171〜17o,191〜19oに格納
される自己の積分演算結果を他の制御装置2〜4
の積算部141〜14o,171〜17o,191〜1
oに伝送する。各積算部141〜14o,171
17o,191〜19oの構成は第4図に示すよう
に、自己の制御装置の積分演算結果を格納する部
分と、他の制御装置から伝送されてくる積分演算
結果を格納する部分から成る。ここで、制御系が
3重系でなく、4重系、5重系と冗長個数の場合
は、他の制御装置の積分演算結果を格納する部分
を増加すればよく、逆に2重系のように冗長個数
が少ない場合には他の制御装置の積分演算結果を
格納する部分を減少すればよい。
In FIG. 3, each of the control devices 2 to 4 communicates with each controlled object 6 1 to 6 o via transmission units 15, 16, and 18.
Of the integral calculation results processed in each case, the integration part 1
4 1 to 14 o , 17 1 to 17 o , and 19 1 to 19 o , the own integral calculation results are transmitted to other control devices 2 to 4
Integration units 14 1 to 14 o , 17 1 to 17 o , 19 1 to 1
9 Transmit to o . Each integrating unit 14 1 to 14 o , 17 1 to
As shown in Fig. 4, the configuration of 17 o and 19 1 to 19 o consists of a part that stores the integral calculation results of its own control device, and a part that stores the integral calculation results transmitted from other control devices. Become. Here, if the control system is not a triple system but a quadruple system or a quintuple system with redundant numbers, it is only necessary to increase the part that stores the integral calculation results of other control devices. If the number of redundant units is small, the number of sections that store the integral calculation results of other control devices may be reduced.

各制御装置2〜4は、積分演算結果を高速伝送
するため、ループデータ伝送方式を採用すること
が可能である。第5図は、このループデータ伝送
方式による積分演算結果のデータ伝送を示すブロ
ツク図であり、第3図に示す実施例と同一部分に
は同一符号を付している。同図において、入ステ
ーシヨン32,33,34は、各制御装置2,
3,4とループデータ伝送路35とを接続する機
能を有している。ループデータ伝送方式は、ある
制御装置2〜4から他の制御装置2〜4にデータ
を伝送する場合に、伝送可能か否かを判定する必
要がなく、常にデータをループ的に伝送すればよ
い。このため、積分演算結果の高速伝送が可能と
なるものである。
Each of the control devices 2 to 4 can adopt a loop data transmission method in order to transmit the integral calculation results at high speed. FIG. 5 is a block diagram showing data transmission of integral calculation results using this loop data transmission method, and the same parts as in the embodiment shown in FIG. 3 are given the same reference numerals. In the same figure, the entry stations 32, 33, 34 are connected to each control device 2,
3 and 4 and a loop data transmission path 35. In the loop data transmission method, when transmitting data from one control device 2 to 4 to another control device 2 to 4, there is no need to determine whether transmission is possible or not, and data can always be transmitted in a loop. . Therefore, high-speed transmission of integral calculation results is possible.

以上に述べた様に、各制御装置2〜4には、ど
の制御装置の出力信号が各制御対象61〜6oに入
力されているかを示す情報(各一致判定回路20
〜20oの出力)と各制御装置2〜4の積分演算
結果とが常に与えられている。その結果、各制御
装置2〜4は、各制御対象61〜6o毎の積分演算
を実行する際に、採用すべき他の制御装置の積分
演算結果を容易に認識して、データとして採用す
ることが可能になる。例えば、前記した様に制御
装置2の出力信号が制御対象61に入力されてい
る場合には、制御装置3,4は出力線29,31
からこれを認識し、ループデータ伝送によつて各
制御装置3,4の積算部に格納されている制御対
象61に対する制御装置2の積分演算結果を採用
すれば良い。このような処理は、制御装置2〜4
内に存在する中央処理ユニツト及びその中央処理
ユニツトを動作させるプログラムによつて実行さ
れる。
As described above, each of the control devices 2 to 4 includes information indicating which control device's output signal is input to each of the controlled objects 6 1 to 6 o (each of the coincidence determination circuits 20
1 to 20 degrees ) and the integral calculation results of each control device 2 to 4 are always given. As a result, each of the control devices 2 to 4 can easily recognize the integral calculation results of other control devices to be adopted when executing integral calculations for each controlled object 6 1 to 6 o , and adopt them as data. It becomes possible to do so. For example, when the output signal of the control device 2 is input to the controlled object 6 1 as described above, the control devices 3 and 4 are connected to the output lines 29 and 31.
It is sufficient to recognize this from the above and adopt the integral calculation result of the control device 2 for the controlled object 6 1 stored in the integration section of each control device 3, 4 through loop data transmission. Such processing is carried out by the control devices 2 to 4.
It is executed by a central processing unit that exists within the computer and a program that operates the central processing unit.

以上のように構成することにより、制御対象が
複数台あつても制御対象を制御している制御装置
の積分演算結果を時間遅れなしで採用することが
できるため、多重化制御装置の制御処理速度向上
に寄与することができる。
With the above configuration, even if there are multiple control objects, the integral calculation results of the control device controlling the control objects can be adopted without time delay, thereby increasing the control processing speed of the multiplexed control device. can contribute to improvement.

尚、第3図に示す信号選択回路51〜5oとして
は、高値選択回路や中間値選択回路や低値選択回
路を用いることができる。ここで、高値選択回路
とは、複数の出力信号のうち最高値の出力信号を
選択して出力する回路である。また、中間値選択
回路とは、複数の出力信号のうち中間値の出力信
号を選択して出力する回路である。また、最低選
択回路とは、複数の出力信号のうち最低値の出力
信号を選択して出力する回路である。上記最高値
選択回路、中間値選択回路、最低値選択回路は、
一般に演算増幅器等を用いたコンパレータの組み
合わせによつて、容易に実現することができる。
具体的には、例えば実開昭56−68339号公報に開
示された信号選択装置を応用することができる。
Note that as the signal selection circuits 5 1 to 5 o shown in FIG. 3, a high value selection circuit, an intermediate value selection circuit, or a low value selection circuit can be used. Here, the high value selection circuit is a circuit that selects and outputs the highest value output signal from a plurality of output signals. Further, the intermediate value selection circuit is a circuit that selects and outputs an intermediate value output signal from among a plurality of output signals. Furthermore, the lowest selection circuit is a circuit that selects and outputs the output signal with the lowest value among the plurality of output signals. The maximum value selection circuit, intermediate value selection circuit, and minimum value selection circuit described above are as follows:
Generally, this can be easily realized by a combination of comparators using operational amplifiers and the like.
Specifically, for example, the signal selection device disclosed in Japanese Utility Model Application Publication No. 56-68339 can be applied.

第6図は、上記した実施例における制御装置2
の具体例を示す図である。尚、制御装置3,4も
全く同様の構成を有している。即ち、制御装置2
は、図示する様に、中央処理ユニツト40と
RAM14と伝送部15と、更に、図示していな
い他のハードウエアとから構成されており、一般
の計算機制御装置と同様の構成を有している。そ
して、中央処理ユニツト40とRAM14、伝送
部15、図示しない他のハードウエアとは、アド
レスバス41とデータバス42を介して連結され
ている。RAM14は、第7図に示す様に、積算
部141〜14oの他に、中央処理ユニツト40が
他の演算を実行する場合に使用する記憶領域14
を有している。そして、積算部141は制御対象
1に対応するものであり、自己(制御装置2)
の積分演算結果を格納する記憶領域1411と他の
制御装置(制御装置3,4)の積分演算結果を格
納する記憶領域1412,1413とから構成されて
いる。同じく、積算部142は制御対象62に対応
するものであり、自己(制御装置2)の積分演算
結果を格納する記憶領域1421と他の制御装置
(制御装置3,4)の積分演算結果を格納する記
憶領域1422,1423とから構成されている。以
下同様の構成を有し、積算部14oは制御対象6o
に対応するものであり、自己(制御装置2)の積
分演算結果を格納する記憶領域14o1と他の制御
装置(制御装置3,4)の積分演算結果を格納す
る記憶領域14o2,14o3とから構成されてい
る。すなわち、積算部141〜14oの各々が第4
図に示す構成を有している。
FIG. 6 shows the control device 2 in the above embodiment.
It is a figure showing a specific example. Note that the control devices 3 and 4 also have completely similar configurations. That is, the control device 2
As shown in the figure, the central processing unit 40 and
It is composed of a RAM 14, a transmission section 15, and other hardware (not shown), and has a configuration similar to that of a general computer control device. The central processing unit 40, RAM 14, transmission section 15, and other hardware (not shown) are connected via an address bus 41 and a data bus 42. As shown in FIG. 7, the RAM 14 includes, in addition to the integration units 14 1 to 14 o , a storage area 14 used when the central processing unit 40 executes other operations.
It has 0 . The integrating unit 14 1 corresponds to the controlled object 6 1 and is self (control device 2).
14 11 and storage areas 14 12 and 14 13 that store the results of integral calculations of other control devices (control devices 3 and 4). Similarly, the integration unit 14 2 corresponds to the controlled object 6 2 and stores the integral calculation results of its own (control device 2) and the storage area 14 21 and the integral calculations of other control devices (control devices 3 and 4). It consists of storage areas 14 22 and 14 23 for storing results. The following configurations are similar, and the integration unit 14 o is the controlled object 6 o
storage area 14 o1 that stores the integral calculation results of the self (control device 2) and storage areas 14 o2 and 14 o3 that store the integral calculation results of other control devices (control devices 3 and 4 ). It is composed of. That is, each of the integration units 14 1 to 14 o
It has the configuration shown in the figure.

中央処理ユニツト40は、図示しないROMに
格納されているプログラムを実行する。このプロ
グラムに中央処理ユニツト40が設定信号SS1
SSoとプロセス信号PS1〜PSoと各積算部141
14oに格納された積分演算結果の一部を用いて
各制御対象61〜6oに対応するn個の出力信号を
作成する手順や、各制御装置2〜4の積分演算結
果のループデータ伝送方式によるサイクリツクを
伝送手順や、各一致判定回路201〜20oの出力
に応じて該当する積分演算結果を採用する手順が
書き込まれており、これによつて前記した各動作
が実行される。
The central processing unit 40 executes a program stored in a ROM (not shown). In response to this program, the central processing unit 40 sends setting signals SS 1 to
SS o and process signal PS 1 ~ PS o and each integrating section 14 1 ~
A procedure for creating n output signals corresponding to each controlled object 6 1 to 6 o using a part of the integral calculation results stored in 14 o , and loop data of the integral calculation results of each control device 2 to 4. A procedure for transmitting cyclic transmission according to the transmission method and a procedure for adopting the corresponding integral calculation result according to the output of each coincidence judgment circuit 20 1 to 20 o are written, and each of the above-mentioned operations is executed by this. .

第8図は、本発明の第2の実施例を示すブロツ
ク図であり、第3図に示す第1の実施例と同一部
分には同一符号を付してその説明を省略する。第
3図に示す第1の実施例と異なる点は、一致判定
回路201〜20oが設けられておらず、どの制御
装置の出力信号が各制御対象61〜6oに入力され
ているかの判断を制御装置2〜4の内部で行なつ
ている点である。
FIG. 8 is a block diagram showing a second embodiment of the present invention, and the same parts as those in the first embodiment shown in FIG. 3 are given the same reference numerals and their explanation will be omitted. The difference from the first embodiment shown in FIG. 3 is that the coincidence determination circuits 20 1 to 20 o are not provided, and the output signal of which control device is input to each controlled object 6 1 to 6 o . This decision is made within the control devices 2-4.

即ち、信号選択回路51〜5oの出力信号は制御
対象61〜6oに出力されると共に各制御装置2〜
4に取込まれる。各制御装置2〜4はこの取込ん
だ出力信号と第7図に示す積算部141〜14o
内容に比例要素を加え合わせた信号すなわち各制
御装置から出力される出力信号とを比較し、一致
した信号に対する制御装置の積分演算結果を採用
する。ここで、例えば信号選択回路51から取り
込んだ出力信号と積算部141の内容に比例要素
を加え合わせた信号との比較は、記憶領域1411
→記憶領域1412→記憶領域1413の内容の順に
行われ、一致した時点で比較動作を終了させる。
このようにして、第3図の一致判定回路201
20oの機能を制御装置2〜4で実行するように
している。
That is, the output signals of the signal selection circuits 5 1 to 5 o are output to the controlled objects 6 1 to 6 o , and are also output to the respective control devices 2 to 5 o.
Incorporated into 4. Each of the control devices 2 to 4 compares this captured output signal with a signal obtained by adding a proportional element to the contents of the integrating sections 14 1 to 14 o shown in FIG. 7, that is, an output signal output from each control device. , the control device's integral calculation results for the matched signals are adopted. Here, for example, a comparison between the output signal taken in from the signal selection circuit 5 1 and a signal obtained by adding a proportional element to the contents of the integrating section 14 1 is performed in the storage area 14 11 .
The comparison is performed in the order of →Storage area 14 12 →Storage area 14 13 contents, and the comparison operation is terminated when they match.
In this way, the match determination circuits 20 1 to 20 in FIG.
The functions of 20 o are executed by the control devices 2 to 4.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかな様に、本発明によれ
ば、多重化された各制御装置で各制御対象毎に積
分演算して得られる積分演算結果を各制御装置に
伝送し、かつどの制御装置の出力信号が各制御対
象に入力されているかを判断して、各制御装置が
採用すべき積分演算結果を決定する様にしたた
め、各制御装置で採用する積分演算結果をどれに
するかの判定を迅速に処理することができ、多重
化制御装置の高速処理を可能にすることが可能に
なる。
As is clear from the above description, according to the present invention, the integral calculation results obtained by performing integral calculations for each controlled object in each multiplexed control device are transmitted to each control device, and the Since the system determines whether the output signal is input to each controlled object and determines the integral calculation result that each control device should adopt, it is easy to determine which integral calculation result to use in each control device. Processing can be performed quickly, and the multiplex control device can perform high-speed processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の制御対象が単一の多重化制御装
置の一例を示すブロツク図、第2図は従来の制御
対象が複数存在する多重化制御装置の一例を示す
ブロツク図、第3図は本発明の第1の実施例を示
すブロツク図、第4図は第3図に示す積算部の内
容を示す説明図、第5図は第3図に示す制御装置
間の積分演算結果の伝送方式を示すブロツク図、
第6図は第3図に示す制御装置の具体例を示すブ
ロツク図、第7図は第6図に示すRAMの記憶領
域の詳細を示す説明図、第8図は本発明の第2の
実施例を示すブロツク図である。 2,3,4…制御装置、51〜5o…信号選択回
路、61〜6o…制御対象、141〜14o,171
17o,191〜19o…積算部、15,16,1
8…伝送部、201〜20o…一致判定回路、3
2,33,34…入ステーシヨン、35…ループ
データ伝送路。
FIG. 1 is a block diagram showing an example of a conventional multiplex control device with a single control object, FIG. 2 is a block diagram of an example of a conventional multiplex control device with multiple control objects, and FIG. A block diagram showing the first embodiment of the present invention, FIG. 4 is an explanatory diagram showing the contents of the integration section shown in FIG. 3, and FIG. 5 is a transmission method of integral calculation results between the control devices shown in FIG. 3. A block diagram showing
6 is a block diagram showing a specific example of the control device shown in FIG. 3, FIG. 7 is an explanatory diagram showing details of the storage area of the RAM shown in FIG. 6, and FIG. 8 is a second embodiment of the present invention. FIG. 2 is a block diagram showing an example. 2, 3 , 4...Control device, 51-5o ... Signal selection circuit , 61-6o ...Controlled object, 141-14o , 171-
17 o , 19 1 to 19 o ... integration section, 15, 16, 1
8... Transmission section, 20 1 to 20 o ... Coincidence determination circuit, 3
2, 33, 34...Input station, 35...Loop data transmission path.

Claims (1)

【特許請求の範囲】 1 各制御対象に対応する各設定信号と各制御対
象から出力される各プロセス信号とを周期的に取
込み、さらに各制御対象に入力されている各制御
信号の基になつた各積分演算結果を認識して、取
込んだ各設定信号と各プロセス信号と認識した各
積分演算結果とを用いて各制御対象毎に積分演算
を行い、上記各積分演算結果を自己の積分演算結
果として格納すると共に、各積分演算結果から各
制御対象毎の制御信号を形成して出力する複数の
制御装置を備え、さらに上記複数の制御装置の
各々から出力される制御対象毎の制御信号を受信
し、受信した複数の制御信号の中から一つを選択
して対応する制御対象に出力する信号選択回路を
制御対象毎に備えた多重化制御装置において、 各制御装置間を接続する伝送路と、 各制御装置が備える伝送部であつて、制御対象
毎の積分演算結果を上記伝送路を介して他の制御
装置に送出する伝送路と、 各制御装置が備える受信部であつて、上記伝送
路を介して送られてくる積分演算結果を受信する
受信部と、 各制御装置が備えるデータ格納部であつて、自
己の積分演算結果と、上記受信部が受信した他の
制御装置の全ての積分演算結果とを格納するデー
タ格納部と、 各信号選択回路から出力されている制御信号が
複数の制御装置のうちのどの制御装置から出力さ
れている制御信号であるかを制御対象毎に判定す
る複数の一致判定手段と、 上記積分演算を行い制御対象毎の制御信号を形
成するときに用いる積分演算結果を定める手段で
あつて、上記各制御装置の上記データ格納部に格
納されている積分演算結果の中から、上記一致判
定手段の判定結果に応じて、制御対象毎に1つの
積分演算結果を採用する手段と を備えていることを特徴とする多重化制御装置。
[Claims] 1. Periodically captures each setting signal corresponding to each controlled object and each process signal output from each controlled object, and further provides the basis for each control signal input to each controlled object. Recognize the results of each integral calculation, perform integral calculations for each controlled object using each captured setting signal, each process signal, and each recognized integral calculation result, and apply the above integral calculation results to the own integral calculation. It includes a plurality of control devices that store calculation results and form and output control signals for each controlled object from each integral calculation result, and further includes a control signal for each controlled object that is output from each of the plurality of control devices. In a multiplex control device, each control object is equipped with a signal selection circuit that receives the control signals, selects one from among the received control signals, and outputs it to the corresponding control object. a transmission section included in each control device, which transmits the integral calculation result for each controlled object to another control device via the transmission channel; and a reception section included in each control device, a receiving unit that receives the integral calculation results sent via the transmission path; and a data storage unit included in each control device, which stores the integral calculation results of its own and the data of other control devices received by the receiving unit. A data storage unit that stores all the integral calculation results, and a data storage unit that stores all the integral calculation results, and a system that identifies for each controlled object which control device among the plurality of control devices the control signal output from each signal selection circuit is output from. a plurality of coincidence determination means for determining a plurality of coincidence determination means, and a means for determining an integral operation result used when performing the integral operation and forming a control signal for each controlled object, the means for determining an integral operation result, which is stored in the data storage section of each of the control devices. A multiplex control device comprising: means for adopting one integral operation result for each controlled object, from among the integral operation results, according to the determination result of the coincidence determination means.
JP10055284A 1984-05-21 1984-05-21 Multiplexing controller Granted JPS60245001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10055284A JPS60245001A (en) 1984-05-21 1984-05-21 Multiplexing controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10055284A JPS60245001A (en) 1984-05-21 1984-05-21 Multiplexing controller

Publications (2)

Publication Number Publication Date
JPS60245001A JPS60245001A (en) 1985-12-04
JPH0475521B2 true JPH0475521B2 (en) 1992-12-01

Family

ID=14277102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10055284A Granted JPS60245001A (en) 1984-05-21 1984-05-21 Multiplexing controller

Country Status (1)

Country Link
JP (1) JPS60245001A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63149702A (en) * 1986-12-15 1988-06-22 Hitachi Ltd Multiplexed control device
JP2538982B2 (en) * 1988-04-18 1996-10-02 北海道電力株式会社 Duplex operation method of function-distributed system
JP2538981B2 (en) * 1988-04-18 1996-10-02 北海道電力株式会社 How to build a function-distributed system

Also Published As

Publication number Publication date
JPS60245001A (en) 1985-12-04

Similar Documents

Publication Publication Date Title
EP0760973B1 (en) Method and apparatus for implementing a databus voter to select the command signals from one of several redundant asynchronous digital processing units
US6754762B1 (en) Redundant bus switching
JPS6361681B2 (en)
US5506833A (en) PCA transmission apparatus and PCA transmission method
JPH0475521B2 (en)
JP2752914B2 (en) Redundant monitoring and control system
US4584677A (en) Loop back control system in loop data transmission system
US5552764A (en) Alarm detecting system for redundancy configuration circuit
JP2518517B2 (en) Communication bus monitoring device
JP2003140704A (en) Process controller
JP2768722B2 (en) Multiplex controller
JPH02122730A (en) Signal line terminating system
JPH0312322B2 (en)
JP2956385B2 (en) Bus line monitoring method
JP2568295B2 (en) Control output coordination device in remote control device
KR890002922B1 (en) Decentralization type control apparatus for an air-conditioning or a refrigerating apparatus
JP2768449B2 (en) Optical parallel data transfer method
JPS63177202A (en) Data transfer device for multiplexing controller
JPS63136235A (en) Method for changing control constant of multiplex digital control device
JPH0470231A (en) Duplex system for network
JPH0329033A (en) Fault tolerant processor
JPH10294723A (en) Multiplex communication system
JPH06219280A (en) Double system mover control device
JPH04320126A (en) Duplex transmission system
JPH0738655B2 (en) Preliminary identification method of availability of access to line processing unit by standby processor