JP2000322132A - Parallel power unit operating circuit - Google Patents

Parallel power unit operating circuit

Info

Publication number
JP2000322132A
JP2000322132A JP11132013A JP13201399A JP2000322132A JP 2000322132 A JP2000322132 A JP 2000322132A JP 11132013 A JP11132013 A JP 11132013A JP 13201399 A JP13201399 A JP 13201399A JP 2000322132 A JP2000322132 A JP 2000322132A
Authority
JP
Japan
Prior art keywords
power supply
output
voltage
output current
minimum voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11132013A
Other languages
Japanese (ja)
Inventor
Kiyotaka Tsunoda
清隆 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11132013A priority Critical patent/JP2000322132A/en
Publication of JP2000322132A publication Critical patent/JP2000322132A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a parallel power unit operating circuit which makes respective power units to take partial charge of output currents even in case of environmental variation such as temperature variation and characteristic variation of a circuit element by comparing respective output voltages with a minimum voltage and controlling the adjustment quantities of the respective output currents according to the comparison results. SOLUTION: The output voltages V1 and V2 of the power units 2 and 3 are detected and a minimum voltage (V+) between the detected output voltage V1 and V2 is decided; and the detected output voltages V1 and V2 are compared with the minimum voltage (V+) and the adjustment quantities of output currents I1 and I2 by output current adjusting elements Q1 and Q2 connected to the output lines of the power units 2 and 3 are controlled according to the comparison result. Consequently, the partial charge of the output currents I1 and I2 of the power units 2 and 3 is equalized. Therefore, even if the output voltages V1 and V2 of the power units 2 and 3 become different or a circuit element varies in characteristics, the partial charge of the output currents I1 and I2 of the power units 2 and 3 can be equalized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、複数の電源装置
を並列冗長運転する際に、各電源装置の電流分担を均等
化する並列電源装置運転回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel power supply operation circuit for equalizing the current sharing of each power supply when a plurality of power supplies are operated in parallel and redundant operation.

【0002】[0002]

【従来の技術】従来の並列電源装置運転回路20の一例
を図2を参照して説明する。
2. Description of the Related Art An example of a conventional parallel power supply operation circuit 20 will be described with reference to FIG.

【0003】図2に示す並列電源装置運転回路20おい
て、例えば、負荷Zに対して100Wの電力供給が必要
なときは、各々交流電源11に接続された100W定格
の2台の電源装置(直流電源装置)12、13を用意
し、一方の電源装置12と負荷Zとをオアリング用のダ
イオードD11、抵抗R21を介して接続し、また、他方の
電源装置13と負荷Zとをオアリング用のダイオードD
12、抵抗R22を介して接続する。
In the parallel power supply operation circuit 20 shown in FIG. 2, for example, when 100 W of power is required to be supplied to the load Z, two power supplies (100 W rated) connected to the AC power supply 11 respectively. DC power supply devices 12 and 13 are prepared, one power supply device 12 and the load Z are connected via an ORing diode D11 and a resistor R21, and the other power supply device 13 and the load Z are connected for an ORing. Diode D
12. Connect via resistor R22.

【0004】従って、2台の電源装置12、13のう
ち、例えば一方の電源装置12が仮に故障しても他方の
電源装置13から負荷Zに100Wの電力供給を支障な
く継続することができる。
[0004] Therefore, even if one of the two power supply devices 12 and 13 fails, for example, 100 W of power supply from the other power supply device 13 to the load Z can be continued without any trouble.

【0005】[0005]

【発明が解決しようとする課題】上述した図2に示す並
列電源装置運転回路の場合、各電源装置12、13の出
力電圧をなるべく同等とし、各電源装置12、13の出
力電流の均等化を図ったりするためには、前記抵抗R2
1、R22の抵抗値も極力同等とすることが必要となる。
In the parallel power supply operation circuit shown in FIG. 2, the output voltages of the power supply units 12 and 13 are made as equal as possible, and the output currents of the power supply units 12 and 13 are equalized. To achieve this, the resistor R2
1. It is necessary to make the resistance value of R22 as equal as possible.

【0006】即ち、各電源装置12、13間の電流分担
の割合を決めるのは、各電源装置12、13の各出力電
圧と、前記抵抗R21、R22の各々の抵抗値である。
That is, what determines the ratio of the current sharing between the power supply devices 12 and 13 is the output voltage of each of the power supply devices 12 and 13 and the resistance value of each of the resistors R21 and R22.

【0007】このため、出荷時に各電源装置12、13
の出力電圧の設定は厳密に行われる必要があり、また、
前記各抵抗R21、R22も極力同等の定格となるような設
計が必要となる。
For this reason, at the time of shipment, each of the power supply units 12, 13
The setting of the output voltage must be strictly performed, and
The resistors R21 and R22 need to be designed to have the same rating as much as possible.

【0008】しかしながら、実際には負荷Zの経時変
化、電源装置12、13相互間の温度差による出力電圧
の相違、オアリング用のダイオードD11、D12の温度差
によるインピーダンスの差等により、各電源装置12、
13の電流分担が不均等となってしまうという課題があ
る。
However, in practice, each power supply device is changed due to a change with time of the load Z, a difference in output voltage due to a temperature difference between the power supply devices 12 and 13, and a difference in impedance due to a temperature difference between the ORing diodes D11 and D12. 12,
There is a problem that the current sharing of the T.13 becomes uneven.

【0009】そこで本発明は、複数の電源装置を並列冗
長運転する際に、温度変化等の環境条件や回路素子の特
性変化が生じた場合でも、常に各電源装置の出力電流の
分担を均等化することができる並列電源装置運転回路を
提供するものである。
In view of the above, according to the present invention, when a plurality of power supply units are operated in parallel and redundantly, even when environmental conditions such as a temperature change or a characteristic change of a circuit element occur, the sharing of the output current of each power supply unit is always equalized. And a parallel power supply operating circuit.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明は、
複数の電源装置の出力ラインを並列接続して運転する並
列電源装置運転回路において、複数の電源装置の各出力
電圧を検出する複数の電圧検出回路と、複数の電圧検出
回路により検出する各出力電圧のうちの最小電圧を判定
する最小電圧判定回路と、各々複数の電源装置の出力ラ
インに接続され、各電源装置の出力電流を大小に調整可
能な複数の出力電流調整素子と、前記複数の電圧検出回
路により検出する各出力電圧と、最小電圧判定回路にて
判定する最小電圧とを比較し、比較結果に応じて前記各
出力電流調整素子による各出力電流の調整量を制御し、
複数の電源装置の各出力電流の電流分担を均等化する複
数の出力電流制御回路とを有することを特徴とするもの
である。
According to the first aspect of the present invention,
In a parallel power supply operation circuit that operates by connecting output lines of a plurality of power supply units in parallel, a plurality of voltage detection circuits detecting each output voltage of the plurality of power supply units, and each output voltage detected by the plurality of voltage detection circuits A minimum voltage determination circuit that determines a minimum voltage of the plurality of power supply devices, a plurality of output current adjustment elements each connected to an output line of the plurality of power supply devices, and capable of adjusting the output current of each power supply device to a large or small value; Each output voltage detected by the detection circuit is compared with the minimum voltage determined by the minimum voltage determination circuit, and the amount of adjustment of each output current by each output current adjustment element is controlled according to the comparison result.
And a plurality of output current control circuits for equalizing the current sharing of the respective output currents of the plurality of power supply devices.

【0011】この発明によれば、複数の電源装置の各出
力電圧を検出し、検出した各出力電圧のうちの最小電圧
を判定し、検出した各出力電圧と最小電圧とを比較して
比較結果に応じて複数の電源装置の出力ラインに接続さ
れた各出力電流調整素子による各出力電流の調整量を制
御することで、複数の電源装置の各出力電流の電流分担
を均等化するものである。
According to the present invention, each output voltage of the plurality of power supply devices is detected, the minimum voltage among the detected output voltages is determined, and each detected output voltage is compared with the minimum voltage to obtain a comparison result. By controlling the amount of adjustment of each output current by each output current adjusting element connected to the output lines of the plurality of power supply devices, the current sharing of each output current of the plurality of power supply devices is equalized. .

【0012】従って、温度変化等の環境条件により複数
の電源装置の出力電圧の相違が生じたり、経時的変化等
でこの並列電源装置運転回路を構成する回路素子の特性
変化が生じた場合でも、常に各電源装置の出力電流の分
担を均等化することが可能となる。
Therefore, even if the output voltages of a plurality of power supply units differ due to environmental conditions such as temperature changes, or if the characteristics of the circuit elements constituting the parallel power supply operation circuit change due to changes over time, etc. The sharing of the output current of each power supply device can always be equalized.

【0013】請求項2記載の発明は、2台の電源装置の
出力ラインを並列接続して運転する並列電源装置運転回
路において、2台の電源装置の各出力電圧を検出する2
個の電圧検出回路と、2個の電圧検出回路により検出す
る各出力電圧のうちの最小電圧を判定する最小電圧判定
回路と、各々2台の電源装置の出力ラインに接続され、
各電源装置の出力電流を大小に調整可能な2個の出力電
流調整素子と、前記2個の電圧検出回路により検出する
各出力電圧と、最小電圧判定回路にて判定する最小電圧
とを比較し、比較結果に応じて前記各出力電流調整素子
による各出力電流の調整量を制御し、2台の電源装置の
各出力電流の電流分担を均等化する2個の出力電流制御
回路とを有することを特徴とするものである。
According to a second aspect of the present invention, in a parallel power supply operating circuit which operates by connecting output lines of two power supplies in parallel, each output voltage of the two power supplies is detected.
A plurality of voltage detection circuits, a minimum voltage determination circuit for determining a minimum voltage among the output voltages detected by the two voltage detection circuits, and output voltage lines of the two power supply devices, respectively.
A comparison is made between two output current adjusting elements capable of adjusting the output current of each power supply device to large and small, each output voltage detected by the two voltage detection circuits, and a minimum voltage determined by a minimum voltage determination circuit. And two output current control circuits for controlling the amount of adjustment of each output current by each of the output current adjustment elements according to the comparison result and equalizing the current sharing of each output current of the two power supply devices. It is characterized by the following.

【0014】この発明によれば、2台の電源装置の各出
力電圧を検出し、検出した各出力電圧のうちの最小電圧
を判定し、検出した各出力電圧と前記最小電圧とを比較
してこの比較結果に応じて2台の電源装置の出力ライン
に接続された各出力電流調整素子による各出力電流の調
整量を制御することで、2台の電源装置の各出力電流の
電流分担を均等化するものである。
According to the present invention, each output voltage of the two power supply devices is detected, the minimum voltage among the detected output voltages is determined, and each detected output voltage is compared with the minimum voltage. By controlling the amount of adjustment of each output current by each output current adjusting element connected to the output line of the two power supplies according to the comparison result, the current sharing of each output current of the two power supplies is equalized. It becomes something.

【0015】従って、温度変化等の環境条件により2台
の電源装置の出力電圧の相違が生じたり、経時的変化等
でこの並列電源装置運転回路を構成する回路素子の特性
変化が生じた場合でも、常に各電源装置の出力電流の分
担を均等化することが可能となる。
Therefore, even if the output voltages of the two power supply units differ due to environmental conditions such as temperature change, or if the characteristics of the circuit elements constituting the parallel power supply operation circuit change due to aging or the like. In addition, it is possible to always equalize the sharing of the output current of each power supply device.

【0016】請求項3記載の発明は、2台の電源装置の
出力ラインを並列接続して運転する並列電源装置運転回
路において、2台の電源装置の各出力電圧を検出する各
々抵抗及びオペアンプを用いた2個の電圧検出回路と、
2個の電圧検出回路により検出する各出力電圧のうちの
最小電圧を判定するダイオードを用いた最小電圧判定回
路と、各々2台の電源装置の出力ラインに接続され、各
電源装置の出力電流を大小に調整可能な2個のFET
と、前記2個の電圧検出回路により検出する各出力電圧
と、最小電圧判定回路にて判定する最小電圧とを比較
し、比較結果に応じて前記各FETの飽和量を制御して
各電源装置の出力電流を均等化する各々オペアンプを用
いた2個の出力電流制御回路とを有することを特徴とす
るものである。
According to a third aspect of the present invention, there is provided a parallel power supply operation circuit which operates by connecting output lines of two power supply units in parallel, wherein a resistor and an operational amplifier for detecting each output voltage of the two power supply units are provided. Two voltage detection circuits used,
A minimum voltage determination circuit using a diode for determining a minimum voltage among the output voltages detected by the two voltage detection circuits; and a minimum voltage determination circuit connected to the output lines of the two power supply units, and an output current of each power supply unit. Two large and small adjustable FETs
And each output voltage detected by the two voltage detection circuits is compared with a minimum voltage determined by a minimum voltage determination circuit, and a saturation amount of each of the FETs is controlled in accordance with the comparison result. And two output current control circuits each using an operational amplifier for equalizing the output current.

【0017】この発明によれば、2台の電源装置の各出
力電圧を各々抵抗及びオペアンプを用いた2個の電圧検
出回路により検出し、ダイオードを用いた最小電圧判定
回路により検出した各出力電圧のうちの最小電圧を判定
し、2個のオペアンプを用いた出力電流制御回路によ
り、前記2個の電圧検出回路により検出した各出力電圧
と、最小電圧判定回路にて判定する最小電圧とを比較
し、この比較結果に応じて各々2台の電源装置の出力ラ
インに接続された各FETの飽和量を制御して各電源装
置の出力電流を均等化するものである。
According to the present invention, each output voltage of the two power supply devices is detected by two voltage detection circuits each using a resistor and an operational amplifier, and each output voltage detected by a minimum voltage determination circuit using a diode. And the output current control circuit using two operational amplifiers compares each output voltage detected by the two voltage detection circuits with the minimum voltage determined by the minimum voltage determination circuit. Then, the saturation current of each FET connected to the output line of each of the two power supply devices is controlled in accordance with the comparison result to equalize the output current of each power supply device.

【0018】従って、温度変化等の環境条件により2台
の電源装置の出力電圧の相違が生じたり、経時的変化等
でこの並列電源装置運転回路を構成するオペアンプ、ダ
イオード等の回路素子の特性変化が生じた場合でも、常
に各電源装置の出力電流の分担を均等化することが可能
となる。
Therefore, the output voltage of the two power supplies differs due to environmental conditions such as temperature change, and the characteristics of circuit elements such as operational amplifiers and diodes constituting the parallel power supply operation circuit change due to aging or the like. Even when the power supply device is generated, the sharing of the output current of each power supply device can always be equalized.

【0019】[0019]

【発明の実施の形態】以下に本発明の実施の形態を詳細
に説明する。
Embodiments of the present invention will be described below in detail.

【0020】図1は本実施の形態の並列電源装置運転回
路10を示すものであり、この並列電源装置運転回路1
0は、各々交流電源1に接続された2台の直流電源装置
である電源装置2、3の出力ラインを並列接続して負荷
Zに電力を供給するようになっている。
FIG. 1 shows a parallel power supply operation circuit 10 according to the present embodiment.
Numeral 0 supplies power to the load Z by connecting the output lines of the power supplies 2 and 3 which are two DC power supplies connected to the AC power supply 1 in parallel.

【0021】この並列電源装置運転回路10は、2台の
電源装置2、3の各出力電圧を検出する2個の電圧検出
回路と、検出した各検出電圧V1 、V2 のうちの最小電
圧(V+)を判定するダイオードD1 、D2 を用いた最
小電圧判定回路と、各々2台の電源装置2、3の出力ラ
インにドレイン、ソースが接続され、前記各電源装置
2、3の出力電流I1 、I2 を大小に調整可能な出力電
流調整素子でありオアリング素子である2個のFETQ
1 、Q2 と、2個の電圧検出回路により検出する各検出
電圧V1 、V2 のうちの最小電圧(V+)を判定するダ
イオードD1 、D2 を用いた最小電圧判定回路と、前記
2個の電圧検出回路により検出する各検出電圧V1 、V
2 を各々反転入力端子から取り込み、前記最小電圧判定
回路にて判定する最小電圧(V+)と比較し、この比較
結果に応じて前記各FETQ1 、Q2 の各ゲートに抵抗
R2 、R4 を介して制御信号を送り、各FETQ1 、Q
2の飽和量を制御して各電源装置2、3の出力電流IO
を均等化する各々オペアンプIC2 、IC4 を用いた2
個の出力電流制御回路とを有している。
The parallel power supply operation circuit 10 includes two voltage detection circuits for detecting the output voltages of the two power supplies 2 and 3, and a minimum voltage (V +) of the detected detection voltages V1 and V2. ), And a drain and a source are connected to the output lines of the two power supplies 2 and 3, respectively, and the output currents I1 and I2 of the power supplies 2 and 3 are determined. FET Q that is an output current adjusting element and an ORing element that can adjust
1 and Q2, a minimum voltage determination circuit using diodes D1 and D2 for determining the minimum voltage (V +) of the detection voltages V1 and V2 detected by the two voltage detection circuits, and the two voltage detection circuits Each detection voltage V1, V detected by the circuit
2 are taken from the inverting input terminals and compared with the minimum voltage (V +) determined by the minimum voltage determination circuit. According to the comparison result, the gates of the FETs Q1 and Q2 are controlled via resistors R2 and R4. Send a signal to each FET Q1, Q
2 to control the output current IO of each of the power supply units 2 and 3
Using operational amplifiers IC2 and IC4, respectively.
Output current control circuits.

【0022】一方の電圧検出回路は、電源装置2の出力
ラインに直列接続した電圧検出用の抵抗R1 と、この抵
抗R1 の両端に反転入力端子、非反転入力端子を接続し
た電圧増幅用のオペアンプIC1 とを具備している。
One of the voltage detection circuits is a voltage detection resistor R1 connected in series to the output line of the power supply device 2, and a voltage amplification operational amplifier having an inverting input terminal and a non-inverting input terminal connected to both ends of the resistor R1. IC1.

【0023】他方の電圧検出回路は、電源装置3の出力
ラインに直列接続した電圧検出用の抵抗R3 と、この抵
抗R3 の両端に反転入力端子、非反転入力端子を接続し
た電圧増幅用のオペアンプIC3 とを具備している。
The other voltage detecting circuit comprises a voltage detecting resistor R3 connected in series to the output line of the power supply 3, and a voltage amplifying operational amplifier having an inverting input terminal and a non-inverting input terminal connected to both ends of the resistor R3. IC3.

【0024】そして、2個の電圧検出回路のオペアンプ
IC1 、IC3 の出力端子から、前記各電源装置2、3
の出力電圧に比例した検出電圧V1 、V2 を出力するよ
うになっている。
The output terminals of the operational amplifiers IC1 and IC3 of the two voltage detection circuits are connected to the power supply units 2 and 3 respectively.
The detection voltages V1 and V2 are output in proportion to the output voltage.

【0025】前記最小電圧判定回路は、前記オペアンプ
IC1 の出力端子にカソードを、前記オペアンプIC2
の非反転入力端子にアノードを接続したダイオードD1
と、前記オペアンプIC3 の出力端子にカソードを、前
記オペアンプIC4 の非反転入力端子にアノードを接続
したダイオードD3 と具備するとともに、ダイオードD
1 、ダイオードD3 の両アノードを接続し、さらに所定
の駆動電圧Vccを抵抗R5 を介してダイオードD1 、
ダイオードD3 の各アノードに供給する構成となってい
る。
The minimum voltage judging circuit has a cathode connected to an output terminal of the operational amplifier IC1 and an operational amplifier IC2.
Diode D1 whose anode is connected to the non-inverting input terminal of
A diode D3 having a cathode connected to the output terminal of the operational amplifier IC3 and an anode connected to the non-inverting input terminal of the operational amplifier IC4.
1, both anodes of the diode D3 are connected, and a predetermined drive voltage Vcc is applied through the resistor R5 to the diode D1,
The supply is made to each anode of the diode D3.

【0026】前記FETQ1 、Q2 には、各々オアリン
グ用のダイオードD2 、D4 を並列接続している。
An ORing diode D2, D4 is connected in parallel to each of the FETs Q1, Q2.

【0027】次に、上述した構成の本実施の形態の並列
電源装置運転回路10の作用を説明する。
Next, the operation of the parallel power supply operation circuit 10 of the present embodiment having the above-described configuration will be described.

【0028】いま、前記各電源装置2、3の出力電流I
1 、I2 の関係が、I1 <I2 の状態にあるものとする
と、2個の電圧検出回路により検出する各検出電圧V1
、V2 の関係もV1 <V2 となる。この場合、前記前
記ダイオードD1 、D2 を用いた最小電圧判定回路が判
定する最小電圧(V+)は、前記検出電圧V1 とダイオ
ードD1 のドロップ電圧Vdとの和となる。
Now, the output current I of each of the power supply units 2 and 3 will be described.
Assuming that the relationship between I1 and I2 is in the state of I1 <I2, each detection voltage V1 detected by the two voltage detection circuits
, V2 also satisfies V1 <V2. In this case, the minimum voltage (V +) determined by the minimum voltage determination circuit using the diodes D1 and D2 is the sum of the detection voltage V1 and the drop voltage Vd of the diode D1.

【0029】2個の出力電流制御回路は、前記2個の電
圧検出回路により検出する各検出電圧V1 、V2 を各々
反転入力端子から取り込み、前記最小電圧判定回路にて
判定した最小電圧(V+)と比較し、この比較結果に応
じて前記各FETQ1 、Q2の各ゲートに抵抗R3 、R4
を介して制御信号VG1、VG2を送り、前記各FETQ1
、Q2 の飽和量を制御する。
The two output current control circuits take in the respective detection voltages V1 and V2 detected by the two voltage detection circuits from respective inverting input terminals, and receive the minimum voltage (V +) determined by the minimum voltage determination circuit. And the resistors R3 and R4 are connected to the gates of the FETs Q1 and Q2 according to the comparison result.
Control signals VG1 and VG2 are transmitted through the FETs Q1 and VG2.
, Q2 are controlled.

【0030】即ち、前記オペアンプIC2 のゲイン(K
2 )が十分大きければ、オペアンプIC2 のからの制御
信号VG1はVccとなる。この結果、電源装置2側のF
ETQ1 は飽和状態となり、FETQ1 での損失の発生
は最小限となる。
That is, the gain (K) of the operational amplifier IC2
If 2) is sufficiently large, the control signal VG1 from the operational amplifier IC2 becomes Vcc. As a result, the power supply device 2 side F
ETQ1 becomes saturated, and the occurrence of loss in FET Q1 is minimized.

【0031】一方、前記各検出電圧V1 、V2 の関係は
V1 <V2 であるため、オペアンプIC4 からの制御信
号(制御電圧)VG2は小さくなり、FETQ2 のゲート
電圧は低下し、不飽和状態で動作することになり、その
ドレイン−ソース間電圧はFETQ1 のドレイン−ソー
ス間電圧より大きくなる。この結果、電源装置3側の出
力電流I2 は減少し、電源装置2側の出力電流I1 は増
大して、両出力電流I1 、I2 は、I1 <I2 の状態か
ら各々I1 =I2 の状態になるように均等化する。
On the other hand, since the relationship between the detection voltages V1 and V2 is V1 <V2, the control signal (control voltage) VG2 from the operational amplifier IC4 is reduced, the gate voltage of the FET Q2 is reduced, and the circuit operates in an unsaturated state. As a result, the drain-source voltage becomes higher than the drain-source voltage of the FET Q1. As a result, the output current I2 on the side of the power supply 3 decreases, the output current I1 on the side of the power supply 2 increases, and both output currents I1 and I2 change from the state of I1 <I2 to the state of I1 = I2. And so on.

【0032】なお、上述した動作において、前記FET
Q1 、Q2 での発生損失は、電源装置2、3間の出力電
圧V1 、V2 の差が大きいほど大きくなるが、各電源装
置2、3の出力電圧V1 、V2 が全く同じであり、各回
路素子性能にも差がなければ、FETQ2 もFETQ1
と同様飽和状態となり損失の発生は最小限となる。
In the above operation, the FET
The loss generated in Q1 and Q2 increases as the difference between the output voltages V1 and V2 between the power supply devices 2 and 3 increases. However, the output voltages V1 and V2 of the power supply devices 2 and 3 are completely the same. If there is no difference in element performance, FET Q2 and FET Q1
As in the case of the above, the state becomes saturated and the occurrence of loss is minimized.

【0033】このようにして、冗長運転機能を持たない
電源装置2、3を並列運転する場合に各電源装置の電流
分担を外部回路で均等化することができ、かつ、最小限
の損失発生で電流分担の均等化を実現できる。
In this way, when the power supply units 2 and 3 having no redundant operation function are operated in parallel, the current sharing of each power supply unit can be equalized by an external circuit, and a minimum loss is generated. Equalization of current sharing can be realized.

【0034】次に、上述した構成の本実施の形態の並列
電源装置運転回路10の動作解析に言及する。
Next, an operation analysis of the parallel power supply operation circuit 10 according to the present embodiment having the above-described configuration will be described.

【0035】前記オペアンプIC1 、IC3 のゲインを
(K1 )とし、抵抗R1 、R2 の抵抗値をRsとする
と、前記検出電圧V1 は、V1 =K1 RsI1 で、検出
電圧V2 は、V2 =K1 RsI2 で表すことができる。
Assuming that the gains of the operational amplifiers IC1 and IC3 are (K1) and the resistance values of the resistors R1 and R2 are Rs, the detection voltage V1 is V1 = K1RsI1, and the detection voltage V2 is V2 = K1RsI2. Can be represented.

【0036】ここで、I1 <I2 とすると、V1 <V2
であり、前記ダイオードD1 、D2のドロップ電圧をV
dとすると、最小電圧(V+)は、(V+)=V1 +V
dで表すことができる。
Here, if I1 <I2, V1 <V2
And the drop voltage of the diodes D1 and D2 is V
d, the minimum voltage (V +) is (V +) = V1 + V
It can be represented by d.

【0037】前記オペアンプIC2 、IC4 のゲインを
(K2 )とすると、オペアンプIC2 からの制御信号V
G1は、VG1=K2 Vdで表すことができ、オペアンプI
C4からの制御信号)VG2は、VG2=K2 {V+(−V
d)}=K2 K1 (I1 −I2 )+K2 Vdで表すこと
ができる。
Assuming that the gains of the operational amplifiers IC2 and IC4 are (K2), the control signal V from the operational amplifier IC2 is
G1 can be represented by VG1 = K2 Vd, and the operational amplifier I
The control signal from C4) VG2 is given by VG2 = K2 + V + (− V
d) It can be expressed as follows:} = K2 K1 (I1 -I2) + K2 Vd.

【0038】ここで、ゲイン(K2 )が十分大きい(K
2 >>1)ものとし、制御信号VG1がVG1=Vccにな
るものとし、さらに、前記FETQ1 が飽和状態で動作
しているものとする。
Here, the gain (K2) is sufficiently large (K2
2 >> 1), the control signal VG1 satisfies VG1 = Vcc, and the FET Q1 operates in a saturated state.

【0039】また、前記負荷Zには、両出力電流I1 、
I2 の和である出力電流I0 (=I1 +I2 )が供給さ
れるものとする。
The load Z has two output currents I 1,
It is assumed that an output current I0 (= I1 + I2) which is the sum of I2 is supplied.

【0040】一方、前記FETQ2 が不飽和状態で動作
しているものとし、VGOを、出力電圧VO とFETQ2
のスレショルド電圧の和とし、g2 をFETQ2 の順電
圧アドミタンスの逆数とすると、g2 I2 =VG2−VGO
の関係が成立する。
On the other hand, it is assumed that the FET Q2 is operating in an unsaturated state, and VGO is changed to the output voltage VO and the FET Q2.
Assuming that g2 is the reciprocal of the forward voltage admittance of the FET Q2, g2 I2 = VG2-VGO
Is established.

【0041】上述したVG1、VG2の関係式、I0 =I1
+I2 の関係式及びg2 I2 の関係式を整理し、I2 に
ついて解くと、下記数1が成立する。
The relational expression between VG1 and VG2 described above, I0 = I1
By rearranging the relational expression of + I2 and the relational expression of g2 I2 and solving for I2, the following equation 1 is established.

【0042】[0042]

【数1】 数1において、ゲイン(K2 )が十分大きい(K2 >>
1)ことから、I2 =(1/2)Iが成立することにな
り、前記両出力電流I1 、I2 は、I1 <I2の状態か
らI1 =I2 の状態になるように均等化することが判明
する。
(Equation 1) In Equation 1, the gain (K2) is sufficiently large (K2 >>).
1) Therefore, I2 = (1/2) I is satisfied, and it is found that the two output currents I1 and I2 are equalized from the state of I1 <I2 to the state of I1 = I2. I do.

【0043】なお、本実施の形態では、電源装置2、3
からなる2台構成の場合について説明したが、これに限
らず、電源装置の台数を任意台数として実施可能であ
る。
In this embodiment, the power supply devices 2, 3
However, the present invention is not limited to this, and can be implemented with an arbitrary number of power supply devices.

【0044】[0044]

【発明の効果】本発明によれば、温度変化等の環境条件
により複数の又は2台構成の電源装置の出力電圧の相違
が生じたり、経時的変化等によりこれらの並列電源装置
運転回路を構成する回路素子の特性変化が生じた場合で
も、常に複数の又は2台構成の各電源装置の出力電流の
分担を均等化することが可能な並列電源装置運転回路を
提供することができる。
According to the present invention, the output voltage of a plurality of or two power supply units may differ due to environmental conditions such as temperature change, and these parallel power supply unit operation circuits may be configured due to a change over time or the like. Even if the characteristic change of the circuit element occurs, it is possible to provide a parallel power supply operation circuit capable of equalizing the sharing of the output current of each of a plurality of or two power supply units.

【0045】また、本発明によれば、温度変化等の環境
条件により2台の電源装置の出力電圧の相違が生じた
り、経時的変化等でこの並列電源装置運転回路を構成す
るオペアンプ、ダイオード等の回路素子の特性変化が生
じた場合でも、常に2台の電源装置の出力電流の分担を
均等化することが可能な並列電源装置運転回路を提供す
ることができる。
Further, according to the present invention, the output voltage of the two power supply units may differ due to environmental conditions such as temperature change, or the operational amplifiers, diodes, etc. constituting this parallel power supply operation circuit due to changes over time or the like. It is possible to provide a parallel power supply operation circuit capable of equalizing the output currents of the two power supplies at all times even when the characteristic change of the circuit element occurs.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の並列電源装置運転回路を
示す回路図である。
FIG. 1 is a circuit diagram showing a parallel power supply device operation circuit according to an embodiment of the present invention.

【図2】従来の並列電源装置運転回路を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a conventional parallel power supply device operation circuit.

【符号の説明】[Explanation of symbols]

1 交流電源 2 電源装置 3 電源装置 10 並列電源装置運転回路 D1 ダイオード D2 ダイオード D3 ダイオード Q1 FET Q2 FET I0 出力電流 VO 出力電圧 IC1 オペアンプ IC2 オペアンプ IC3 オペアンプ IC4 オペアンプ Z 負荷 1 AC power supply 2 Power supply 3 Power supply 10 Parallel power supply operation circuit D1 Diode D2 Diode D3 Diode Q1 FET Q2 FET I0 Output current VO Output voltage IC1 Operational amplifier IC2 Operational amplifier IC3 Operational amplifier IC4 Operational amplifier Z Load

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数の電源装置の出力ラインを並列接続
して運転する並列電源装置運転回路において、 複数の電源装置の各出力電圧を検出する複数の電圧検出
回路と、 複数の電圧検出回路により検出する各出力電圧のうちの
最小電圧を判定する最小電圧判定回路と、 各々複数の電源装置の出力ラインに接続され、各電源装
置の出力電流を大小に調整可能な複数の出力電流調整素
子と、 前記複数の電圧検出回路により検出する各出力電圧と、
最小電圧判定回路にて判定する最小電圧とを比較し、比
較結果に応じて前記各出力電流調整素子による各出力電
流の調整量を制御し、複数の電源装置の各出力電流の電
流分担を均等化する複数の出力電流制御回路と、 を有することを特徴とする並列電源装置運転回路。
1. A parallel power supply operation circuit that operates by connecting output lines of a plurality of power supply devices in parallel, comprising: a plurality of voltage detection circuits for detecting output voltages of the plurality of power supply devices; and a plurality of voltage detection circuits. A minimum voltage determination circuit that determines a minimum voltage among the output voltages to be detected; a plurality of output current adjusting elements that are respectively connected to output lines of the plurality of power supply devices and are capable of adjusting the output current of each power supply device to large and small. Each output voltage detected by the plurality of voltage detection circuits,
A minimum voltage determined by a minimum voltage determination circuit is compared, and the amount of adjustment of each output current by each output current adjustment element is controlled in accordance with the comparison result, so that the current sharing of each output current of the plurality of power supply devices is equalized. And a plurality of output current control circuits.
【請求項2】 2台の電源装置の出力ラインを並列接続
して運転する並列電源装置運転回路において、 2台の電源装置の各出力電圧を検出する2個の電圧検出
回路と、 2個の電圧検出回路により検出する各出力電圧のうちの
最小電圧を判定する最小電圧判定回路と、 各々2台の電源装置の出力ラインに接続され、各電源装
置の出力電流を大小に調整可能な2個の出力電流調整素
子と、 前記2個の電圧検出回路により検出する各出力電圧と、
最小電圧判定回路にて判定する最小電圧とを比較し、比
較結果に応じて前記各出力電流調整素子による各出力電
流の調整量を制御し、2台の電源装置の各出力電流の電
流分担を均等化する2個の出力電流制御回路と、 を有することを特徴とする並列電源装置運転回路。
2. A parallel power supply operation circuit which operates by connecting output lines of two power supply units in parallel, comprising: two voltage detection circuits for detecting respective output voltages of the two power supply units; A minimum voltage judging circuit for judging a minimum voltage among the respective output voltages detected by the voltage detecting circuit; and two pieces each of which is connected to output lines of two power supply units and which can adjust the output current of each power supply unit to a large or small value. An output current adjusting element, and each output voltage detected by the two voltage detection circuits;
The minimum voltage determination circuit compares the minimum voltage determined by the minimum voltage determination circuit, controls the amount of adjustment of each output current by each of the output current adjustment elements according to the comparison result, and shares the output current of each of the two power supply devices. A parallel power supply operating circuit, comprising: two output current control circuits for equalizing.
【請求項3】 2台の電源装置の出力ラインを並列接続
して運転する並列電源装置運転回路において、 2台の電源装置の各出力電圧を検出する各々抵抗及びオ
ペアンプを用いた2個の電圧検出回路と、 2個の電圧検出回路により検出する各出力電圧のうちの
最小電圧を判定するダイオードを用いた最小電圧判定回
路と、 各々2台の電源装置の出力ラインに接続され、各電源装
置の出力電流を大小に調整可能な2個のFETと、 前記2個の電圧検出回路により検出する各出力電圧と、
最小電圧判定回路にて判定する最小電圧とを比較し、比
較結果に応じて前記各FETの飽和量を制御して各電源
装置の出力電流を均等化する各々オペアンプを用いた2
個の出力電流制御回路と、 を有することを特徴とする並列電源装置運転回路。
3. A parallel power supply operation circuit which operates by connecting output lines of two power supply units in parallel, wherein two voltages each using a resistor and an operational amplifier for detecting each output voltage of the two power supply units. A detection circuit; a minimum voltage determination circuit using a diode for determining a minimum voltage among the output voltages detected by the two voltage detection circuits; and a power supply device connected to the output lines of the two power supply devices, respectively. Two FETs whose output currents can be adjusted to be large and small, and output voltages detected by the two voltage detection circuits;
Each of the operational amplifiers compares the minimum voltage determined by the minimum voltage determination circuit and controls the saturation amount of each FET according to the comparison result to equalize the output current of each power supply device.
A parallel power supply operating circuit comprising: a plurality of output current control circuits;
JP11132013A 1999-05-12 1999-05-12 Parallel power unit operating circuit Pending JP2000322132A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11132013A JP2000322132A (en) 1999-05-12 1999-05-12 Parallel power unit operating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11132013A JP2000322132A (en) 1999-05-12 1999-05-12 Parallel power unit operating circuit

Publications (1)

Publication Number Publication Date
JP2000322132A true JP2000322132A (en) 2000-11-24

Family

ID=15071502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11132013A Pending JP2000322132A (en) 1999-05-12 1999-05-12 Parallel power unit operating circuit

Country Status (1)

Country Link
JP (1) JP2000322132A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174087A (en) * 2011-02-23 2012-09-10 Nec Computertechno Ltd Power-supply device operation circuit
WO2015170387A1 (en) * 2014-05-08 2015-11-12 三菱電機株式会社 Power supply multiplexing system and power supply receiving unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174087A (en) * 2011-02-23 2012-09-10 Nec Computertechno Ltd Power-supply device operation circuit
WO2015170387A1 (en) * 2014-05-08 2015-11-12 三菱電機株式会社 Power supply multiplexing system and power supply receiving unit
JPWO2015170387A1 (en) * 2014-05-08 2017-04-20 三菱電機株式会社 Programmable logic controller and powered unit

Similar Documents

Publication Publication Date Title
US7088180B2 (en) Programmable gain current amplifier
US7595676B2 (en) Comparator and method with controllable threshold and hysteresis
US20070063686A1 (en) Series regulator and differential amplifier circuit thereof
US7151409B2 (en) Programmable low noise amplifier and method
JPH08501674A (en) Line driver with adaptive output impedance
WO2013173771A1 (en) Integrated start-up bias boost for dynamic error vector magnitude enhancement
US7224230B2 (en) Bias circuit with mode control and compensation for voltage and temperature
US7956588B2 (en) Voltage regulator
US6483383B2 (en) Current controlled CMOS transconductive amplifier arrangement
US20200081469A1 (en) Voltage regulator
US5606288A (en) Differential transimpedance amplifier
EP1422588A1 (en) Constant voltage power supply
JP2000322132A (en) Parallel power unit operating circuit
US6933708B2 (en) Voltage regulator with reduced open-loop static gain
US10122337B2 (en) Programmable gain amplifier
US20060267568A1 (en) Voltage regulating circuit and method thereof
JP4125602B2 (en) Improved iterative cell matching method for integrated circuits.
WO2023018667A1 (en) Variable gain amplifier with temperature compensated gain
BE1007007A3 (en) BALANCED VOLTAGE CURRENT CONVERTER WITH CURRENT SETTING.
US20050134249A1 (en) Circuit arrangement for regulating the duty cycle of electrical signal
US7646245B2 (en) Amplifier
JPH09321555A (en) Differential amplifier for semiconductor integrated circuit
JP2003046347A (en) High output amplifier
KR0159938B1 (en) Amplifier arrangement
EP2804317B1 (en) Variable-gain dual-output transconductance amplifier-based instrumentation amplifiers