JP2000315816A - 半導体発光素子およびその製造方法 - Google Patents
半導体発光素子およびその製造方法Info
- Publication number
- JP2000315816A JP2000315816A JP12262399A JP12262399A JP2000315816A JP 2000315816 A JP2000315816 A JP 2000315816A JP 12262399 A JP12262399 A JP 12262399A JP 12262399 A JP12262399 A JP 12262399A JP 2000315816 A JP2000315816 A JP 2000315816A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- cut
- chip
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 発光効率の良好な半導体発光素子を、ウエハ
の状態から効率よく製造する。 【解決手段】 ウエハの状態で表面側に電極２５，２６
が形成される半導体発光素子２４は、表面実装基板２１
上に横置型の状態で実装される。ウエハ状態から半導体
発光素子２４をダイシングによって切断する際にチップ
天面２９を最後に切断する。チップ天面２９を切断する
際には、チップ底面３０や他の側面はすでに切断されて
いるので、粘着シートなどで半導体発光素子２４を保持
する面積が小さくなり、ダイシングブレードで切断する
際の表面の粗度が大きくなる。チップ天面２９の表面粗
度が大きいので、ＰＮ接合面２７から発生される発光光
２８が、チップ天面２９の内面で全反射をしないで外部
に取出される確率が大きくなり、半導体発光素子２４の
チップ内部での減衰を小さくして、光度を向上させるこ
とができる。
の状態から効率よく製造する。 【解決手段】 ウエハの状態で表面側に電極２５，２６
が形成される半導体発光素子２４は、表面実装基板２１
上に横置型の状態で実装される。ウエハ状態から半導体
発光素子２４をダイシングによって切断する際にチップ
天面２９を最後に切断する。チップ天面２９を切断する
際には、チップ底面３０や他の側面はすでに切断されて
いるので、粘着シートなどで半導体発光素子２４を保持
する面積が小さくなり、ダイシングブレードで切断する
際の表面の粗度が大きくなる。チップ天面２９の表面粗
度が大きいので、ＰＮ接合面２７から発生される発光光
２８が、チップ天面２９の内面で全反射をしないで外部
に取出される確率が大きくなり、半導体発光素子２４の
チップ内部での減衰を小さくして、光度を向上させるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハから
機械的な切断によって分離し、切断面の１つから発光出
力を取出す半導体発光素子およびその製造方法に関す
る。
機械的な切断によって分離し、切断面の１つから発光出
力を取出す半導体発光素子およびその製造方法に関す
る。
【０００２】
【従来の技術】従来から、発光ダイオード（以下「ＬＥ
Ｄ」と略称する）などの半導体発光素子は、半導体ウエ
ハに多数個を同時に形成し、ウエハの両面に電極を形成
した後、ダイシングあるいはスクライブなどの機械的な
切断処理で個々の半導体発光素子へのチップ分割を行っ
て製造している。分割された半導体発光素子は、電気配
線基板などへの実装方式から、ウエハの一面のみを電気
配線基板に接触させる縦置型とウエハの両面を電気配線
基板に接触させる横置型とに大別される。
Ｄ」と略称する）などの半導体発光素子は、半導体ウエ
ハに多数個を同時に形成し、ウエハの両面に電極を形成
した後、ダイシングあるいはスクライブなどの機械的な
切断処理で個々の半導体発光素子へのチップ分割を行っ
て製造している。分割された半導体発光素子は、電気配
線基板などへの実装方式から、ウエハの一面のみを電気
配線基板に接触させる縦置型とウエハの両面を電気配線
基板に接触させる横置型とに大別される。
【０００３】図７は、特公昭５６−４４５９１の第１図
として示されている縦置型の実装状態を示す。電気絶縁
性の基台１の主面に外部リード２に接続される導電体３
を所定のパターンで形成しておく。半導体発光素子４
は、その表面に形成される電極５が導電体３とろう層６
とによって電気的に接合される。導電体３にろう層６で
接合される電極５と対向する側にも電極５が設けられ、
細線７をワイヤボンドによって導電体３に電気的に接続
する。
として示されている縦置型の実装状態を示す。電気絶縁
性の基台１の主面に外部リード２に接続される導電体３
を所定のパターンで形成しておく。半導体発光素子４
は、その表面に形成される電極５が導電体３とろう層６
とによって電気的に接合される。導電体３にろう層６で
接合される電極５と対向する側にも電極５が設けられ、
細線７をワイヤボンドによって導電体３に電気的に接続
する。
【０００４】図７に示すような縦置型の半導体発光素子
４は、細線７によるワイヤボンドの信頼性を高めるため
に、細線７は電極５と導電体３との間を直線状に接続す
るのではなく、ループを形成するように接続する必要が
ある。このため、ループを形成するための高さが必要と
なり、薄形化の障害となる。
４は、細線７によるワイヤボンドの信頼性を高めるため
に、細線７は電極５と導電体３との間を直線状に接続す
るのではなく、ループを形成するように接続する必要が
ある。このため、ループを形成するための高さが必要と
なり、薄形化の障害となる。
【０００５】図８は横置型の実装形態の概要を示す。表
面実装基板１１上には、導電パターン１２が形成され、
導電ペースト１３で半導体発光素子１４を固定しながら
電気的接続を行う。半導体発光素子１４は、ウエハの状
態での表面および裏面に電極１５，１６が形成され、電
極１５，１６が導電パターン１２と導電ペースト１３に
よって接合される。ウエハ状態では表面に対して平行に
形成されるＰＮ接合面１７は、表面実装基板１１の表面
に対して垂直な状態で実装される。半導体発光素子１４
は、表面実装方式で実装されるので、ワイヤボンドの必
要はなく、全体を薄形化することができる。
面実装基板１１上には、導電パターン１２が形成され、
導電ペースト１３で半導体発光素子１４を固定しながら
電気的接続を行う。半導体発光素子１４は、ウエハの状
態での表面および裏面に電極１５，１６が形成され、電
極１５，１６が導電パターン１２と導電ペースト１３に
よって接合される。ウエハ状態では表面に対して平行に
形成されるＰＮ接合面１７は、表面実装基板１１の表面
に対して垂直な状態で実装される。半導体発光素子１４
は、表面実装方式で実装されるので、ワイヤボンドの必
要はなく、全体を薄形化することができる。
【０００６】前述の特公昭５６−４４５９１は、図７に
示すような縦置型の半導体発光素子４では、表面に細線
７があるので、発光の外部効率が低下する対策として、
図８と同様な横置型とする提案を行っている。さらに特
開昭５４−２２１８６や特開平６−１７７４３５にも、
縦置型を横置型にしてワイヤボンドを廃止し、生産性を
向上する先行技術が開示されている。本件出願人は、特
開平１０−２４２５３３で、横置型のＬＥＤチップの少
なくとも底面に電気絶縁膜を形成し、半導体素子の結晶
面が他の部分に接触することを防ぐ先行技術を開示して
いる。
示すような縦置型の半導体発光素子４では、表面に細線
７があるので、発光の外部効率が低下する対策として、
図８と同様な横置型とする提案を行っている。さらに特
開昭５４−２２１８６や特開平６−１７７４３５にも、
縦置型を横置型にしてワイヤボンドを廃止し、生産性を
向上する先行技術が開示されている。本件出願人は、特
開平１０−２４２５３３で、横置型のＬＥＤチップの少
なくとも底面に電気絶縁膜を形成し、半導体素子の結晶
面が他の部分に接触することを防ぐ先行技術を開示して
いる。
【０００７】
【発明が解決しようとする課題】図７に示すような縦置
型に比較して、図８に示すような横置型では、表面実装
法を採用して、ワイヤボンドを不要とし、薄形化を図る
ことができる。図８に示すような実装状態で、半導体発
光素子１４は、ＰＮ接合面１７で発光を行う。ＰＮ接合
面１７で発光された発光光１８は、チップ天面１９から
外部に照射される。半導体発光素子１４を実装した際の
素子高さを低く抑えるために、ウエハ分割のダイシング
において、少なくともチップ天面１９とチップ底面２０
との間の高さを定めるダイシングピッチは極力小さく設
定する必要がある。また半導体発光素子１４の一辺を短
くすると、ダイシング時に半導体発光素子１４のチップ
がダイシングブレードから受ける力によって、ウエハを
固定している粘着シートから剥がれるのを防ぐために、
他の一辺は半導体発光素子１４のチップが粘着シートと
接着する充分な面積を確保することができるように、あ
る程度の長さを有する必要がある。すなわち、半導体発
光素子１４の厚さを薄くしようとすれば、チップ天面１
９およびチップ底面２０の紙面に垂直な一辺の長さとし
て、半導体発光素子１４のチップが粘着シートと接着す
る充分な面積を確保することができるようにする必要が
ある。
型に比較して、図８に示すような横置型では、表面実装
法を採用して、ワイヤボンドを不要とし、薄形化を図る
ことができる。図８に示すような実装状態で、半導体発
光素子１４は、ＰＮ接合面１７で発光を行う。ＰＮ接合
面１７で発光された発光光１８は、チップ天面１９から
外部に照射される。半導体発光素子１４を実装した際の
素子高さを低く抑えるために、ウエハ分割のダイシング
において、少なくともチップ天面１９とチップ底面２０
との間の高さを定めるダイシングピッチは極力小さく設
定する必要がある。また半導体発光素子１４の一辺を短
くすると、ダイシング時に半導体発光素子１４のチップ
がダイシングブレードから受ける力によって、ウエハを
固定している粘着シートから剥がれるのを防ぐために、
他の一辺は半導体発光素子１４のチップが粘着シートと
接着する充分な面積を確保することができるように、あ
る程度の長さを有する必要がある。すなわち、半導体発
光素子１４の厚さを薄くしようとすれば、チップ天面１
９およびチップ底面２０の紙面に垂直な一辺の長さとし
て、半導体発光素子１４のチップが粘着シートと接着す
る充分な面積を確保することができるようにする必要が
ある。
【０００８】このように長さについて調整を行った後で
も、ダイシング工程で切断されるチップが、最後にダイ
シングブレードに接触する面は、半導体発光素子１４の
チップの固定が他の面を切断する場合と比較して不充分
となるので、振動等によってこの面は他の端面よりも粗
くなってしまう。このため、ダイシング時に半導体発光
素子４のチップがダイシングブレードから受ける力によ
って粘着シートから剥がれるのを防ぐのに必要な最小限
の接着面積しかもたない小さな半導体発光素子１４のチ
ップをダイシング装置によって切断する場合、最後に切
断された面のみ他の端面とは異なった切断面の状態とな
ってしまう。
も、ダイシング工程で切断されるチップが、最後にダイ
シングブレードに接触する面は、半導体発光素子１４の
チップの固定が他の面を切断する場合と比較して不充分
となるので、振動等によってこの面は他の端面よりも粗
くなってしまう。このため、ダイシング時に半導体発光
素子４のチップがダイシングブレードから受ける力によ
って粘着シートから剥がれるのを防ぐのに必要な最小限
の接着面積しかもたない小さな半導体発光素子１４のチ
ップをダイシング装置によって切断する場合、最後に切
断された面のみ他の端面とは異なった切断面の状態とな
ってしまう。
【０００９】ダイシング時の切断面は、結晶のダメージ
が大きく、そのままでは電気的なリークや光学的な吸収
が大きくなり、通常はエッチングなどによってダメージ
等の除去を行って平坦にする。ただし、ダメージ等の除
去を充分に行った状態でも、４つの切断面の凹凸の状態
は同じようにはならない。仮に充分長い時間エッチング
を行おうとすると、すでに形成されている電極や、エッ
チング中に電極を保護する膜にダメージを与えてしまう
か、あるいは結晶方位特有のエッチングレートの異方性
が顕在化し、４つの面を同じ状態にすることができなく
なる。
が大きく、そのままでは電気的なリークや光学的な吸収
が大きくなり、通常はエッチングなどによってダメージ
等の除去を行って平坦にする。ただし、ダメージ等の除
去を充分に行った状態でも、４つの切断面の凹凸の状態
は同じようにはならない。仮に充分長い時間エッチング
を行おうとすると、すでに形成されている電極や、エッ
チング中に電極を保護する膜にダメージを与えてしまう
か、あるいは結晶方位特有のエッチングレートの異方性
が顕在化し、４つの面を同じ状態にすることができなく
なる。
【００１０】本発明の目的は、ダイシング時に最後に切
断する面の粗度が大きくなることを利用して、発光効率
を高めることができる半導体発光素子およびその製造方
法を提供することである。
断する面の粗度が大きくなることを利用して、発光効率
を高めることができる半導体発光素子およびその製造方
法を提供することである。
【００１１】
【課題を解決するための手段】本発明は、ウエハ状の半
導体材料に複数個同時に形成され、機械的な切断によっ
て分離され、予め定める切断面の１つから発光出力が取
出される半導体発光素子において、切断は、発光出力が
取出される切断面に垂直および平行な方向にそれぞれ行
われ、直方体の形状を有し、発光出力が取出される切断
面の粗度は、他の切断面よりも大きいことを特徴とする
半導体発光素子である。
導体材料に複数個同時に形成され、機械的な切断によっ
て分離され、予め定める切断面の１つから発光出力が取
出される半導体発光素子において、切断は、発光出力が
取出される切断面に垂直および平行な方向にそれぞれ行
われ、直方体の形状を有し、発光出力が取出される切断
面の粗度は、他の切断面よりも大きいことを特徴とする
半導体発光素子である。
【００１２】本発明に従えば、ウエハ状の半導体材料に
半導体発光素子が複数個同時に形成される。各半導体発
光素子は、機械的な切断によって分離され、予め定める
切断面の１つから発光出力が取出される。半導体発光素
子が直方体の形状を有し、発光出力が取出される切断面
に垂直平行な方向にそれぞれ切断が行われる。発光出力
が取出される切断面の粗度は、他の切断面よりも大きい
ので、半導体発光素子の内部から発生される光がその切
断面から外部に出る際には、入射角が浅すぎて全反射し
てしまう可能性が小さくなり、半導体発光素子内部での
減衰が少ない状態で外部に取出すことができ、発光効率
を高めることができる。切断面の粗度は、切断の順序を
最後にすることによって大きくすることができる。
半導体発光素子が複数個同時に形成される。各半導体発
光素子は、機械的な切断によって分離され、予め定める
切断面の１つから発光出力が取出される。半導体発光素
子が直方体の形状を有し、発光出力が取出される切断面
に垂直平行な方向にそれぞれ切断が行われる。発光出力
が取出される切断面の粗度は、他の切断面よりも大きい
ので、半導体発光素子の内部から発生される光がその切
断面から外部に出る際には、入射角が浅すぎて全反射し
てしまう可能性が小さくなり、半導体発光素子内部での
減衰が少ない状態で外部に取出すことができ、発光効率
を高めることができる。切断面の粗度は、切断の順序を
最後にすることによって大きくすることができる。
【００１３】また本発明で表面実装に使用され、前記発
光出力が取出される切断面は、実装時に天面となること
を特徴とする。
光出力が取出される切断面は、実装時に天面となること
を特徴とする。
【００１４】本発明に従えば、表面実装時に天面となる
切断面から効率よく発光出力を取出すことができるの
で、基板などに表面実装した状態で効率よく半導体発光
素子を使用することができる。
切断面から効率よく発光出力を取出すことができるの
で、基板などに表面実装した状態で効率よく半導体発光
素子を使用することができる。
【００１５】また本発明は、表面実装に使用され、実装
時の天面と底面との間隔が側面間の間隔より小さいこと
を特徴とする。
時の天面と底面との間隔が側面間の間隔より小さいこと
を特徴とする。
【００１６】本発明に従えば、表面実装時に、天面と底
面との間隔が側面間の間隔よりも小さいので、半導体発
光素子を実装した状態で薄形化を図ることができる。
面との間隔が側面間の間隔よりも小さいので、半導体発
光素子を実装した状態で薄形化を図ることができる。
【００１７】さらに本発明は、ウエハ状の半導体材料に
複数個同時に形成される半導体発光素子を切断して分離
する半導体発光素子の製造方法において、各半導体発光
素子の切断を、発光出力が取出される面に切断が最後と
なるように行うことを特徴とする半導体発光素子の製造
方法である。
複数個同時に形成される半導体発光素子を切断して分離
する半導体発光素子の製造方法において、各半導体発光
素子の切断を、発光出力が取出される面に切断が最後と
なるように行うことを特徴とする半導体発光素子の製造
方法である。
【００１８】さらに本発明によれば、ウエハ状の半導体
材料から半導体発光素子を切断して分離する際に、発光
出力が取出される面の切断が最後となるように各半導体
発光素子の切断を行うので、発光出力が取出される面の
切断を行う際に、吸着シートなどによる保持力が弱くな
り、切断面の粗さが他の切断面に比較して大きくなる。
粗さが大きい切断面から発光出力を取出すので、半導体
発光素子内部での減衰が少ない状態で発光出力を外部に
取出すことができ、発光効率を高めることができる。
材料から半導体発光素子を切断して分離する際に、発光
出力が取出される面の切断が最後となるように各半導体
発光素子の切断を行うので、発光出力が取出される面の
切断を行う際に、吸着シートなどによる保持力が弱くな
り、切断面の粗さが他の切断面に比較して大きくなる。
粗さが大きい切断面から発光出力を取出すので、半導体
発光素子内部での減衰が少ない状態で発光出力を外部に
取出すことができ、発光効率を高めることができる。
【００１９】また本発明で、前記半導体発光素子は直方
体の形状を有し、前記ウエハ状の半導体材料に対して、
前記発光出力が取出される面に垂直な方向の切断を先に
行い、該発光出力が取出される面に平行な方向の切断
は、各半導体発光素子に対して、該発光出力が取出され
る面に対向する面が先に切断されるように行うことを特
徴とする。
体の形状を有し、前記ウエハ状の半導体材料に対して、
前記発光出力が取出される面に垂直な方向の切断を先に
行い、該発光出力が取出される面に平行な方向の切断
は、各半導体発光素子に対して、該発光出力が取出され
る面に対向する面が先に切断されるように行うことを特
徴とする。
【００２０】本発明に従えば、ウエハ状の半導体材料か
ら複数の半導体発光素子を切断して分離する際に、発光
出力が取出される面に平行な方向の切断は、発光出力が
取出される面に垂直な方向の切断の後で行い、各半導体
発光素子については、発光出力を取出す面の切断が最後
となるように切断するので、ウエハ状の半導体材料から
順に発光効率を高めた半導体発光素子を得ることができ
る。
ら複数の半導体発光素子を切断して分離する際に、発光
出力が取出される面に平行な方向の切断は、発光出力が
取出される面に垂直な方向の切断の後で行い、各半導体
発光素子については、発光出力を取出す面の切断が最後
となるように切断するので、ウエハ状の半導体材料から
順に発光効率を高めた半導体発光素子を得ることができ
る。
【００２１】
【発明の実施の形態】図１は、本発明の実施の一形態の
光半導体素子の実装状態を示す。本実施形態では、表面
実装基板２１の導電パターン２２に、導電ペースト２３
で横置型の半導体発光素子２４を実装する。半導体発光
素子２４は、たとえばＬＥＤであり、ウエハ状の半導体
材料に多数個が同時に形成され、ダイシング工程で機械
的に切断されて分離される。
光半導体素子の実装状態を示す。本実施形態では、表面
実装基板２１の導電パターン２２に、導電ペースト２３
で横置型の半導体発光素子２４を実装する。半導体発光
素子２４は、たとえばＬＥＤであり、ウエハ状の半導体
材料に多数個が同時に形成され、ダイシング工程で機械
的に切断されて分離される。
【００２２】半導体発光素子２４は、ウエハの状態で表
面および裏面となる側に、電極２５，２６をそれぞれ有
する。発光を行うＰＮ接合面２７は、ウエハの状態の表
面に平行であり、横置型の実装状態では、表面実装基板
２１の表面に対して垂直となる。発光光２８は、ＰＮ接
合面２７から発生され、チップ天面２９から外部に取出
される。チップ天面２９は、チップ底面３０や他の側面
に比較して、表面の粗度が大きい状態となっている。図
１では、チップ天面２９の粗度が大きいことを誇張して
いる。半導体発光素子２４は、たとえばガリウムリン
（ＧａＰ）やガリウムひ素リン（ＧａＡｓＰ）のような
屈折率が約３．５程度と大きな結晶を利用して形成する
ために、発光光２８が半導体発光素子２４のチップ外部
に出てくるには、結晶界面にほぼ直角に入射する必要が
ある。屈折率３．５の場合には、約１７°以内の入射角
が必要である。チップ天面２９がラフになっているの
で、チップ天面２９で発光光２８が何回か全反射を繰返
したとしも、全反射から全反射までのパスが短い状態で
外部に出てくることができる。このため、半導体発光素
子２４内部での前進の程度が小さな状態で出射すること
ができる確率が高くなり、したがってチップ光度を向上
させることができる。
面および裏面となる側に、電極２５，２６をそれぞれ有
する。発光を行うＰＮ接合面２７は、ウエハの状態の表
面に平行であり、横置型の実装状態では、表面実装基板
２１の表面に対して垂直となる。発光光２８は、ＰＮ接
合面２７から発生され、チップ天面２９から外部に取出
される。チップ天面２９は、チップ底面３０や他の側面
に比較して、表面の粗度が大きい状態となっている。図
１では、チップ天面２９の粗度が大きいことを誇張して
いる。半導体発光素子２４は、たとえばガリウムリン
（ＧａＰ）やガリウムひ素リン（ＧａＡｓＰ）のような
屈折率が約３．５程度と大きな結晶を利用して形成する
ために、発光光２８が半導体発光素子２４のチップ外部
に出てくるには、結晶界面にほぼ直角に入射する必要が
ある。屈折率３．５の場合には、約１７°以内の入射角
が必要である。チップ天面２９がラフになっているの
で、チップ天面２９で発光光２８が何回か全反射を繰返
したとしも、全反射から全反射までのパスが短い状態で
外部に出てくることができる。このため、半導体発光素
子２４内部での前進の程度が小さな状態で出射すること
ができる確率が高くなり、したがってチップ光度を向上
させることができる。
【００２３】図７に示すように、光半導体素子１４のチ
ップ天面１９を平坦にしておくと、発光光１８が半導体
発光素子１４内部で全反射を繰返し、半導体発光素子１
４のチップ内で吸収を受けながら出射可能な角度で半導
体発光素子１４のチップ表面に入射するようになるまで
減衰してしまう。本実施形態では、図２に拡大して示す
ように、チップ天面２９の細かな凹凸を利用して、発光
光２８を効率よく外部に取出すことができる。
ップ天面１９を平坦にしておくと、発光光１８が半導体
発光素子１４内部で全反射を繰返し、半導体発光素子１
４のチップ内で吸収を受けながら出射可能な角度で半導
体発光素子１４のチップ表面に入射するようになるまで
減衰してしまう。本実施形態では、図２に拡大して示す
ように、チップ天面２９の細かな凹凸を利用して、発光
光２８を効率よく外部に取出すことができる。
【００２４】図３は、半導体発光素子２４を表面実装法
でアセンブリするときの設置状態を示す。半導体発光素
子２４はチップ底面３０で図１に示す表面実装基板２１
に接触する。アセンブリ時のチップ天面２９およびチッ
プ底面３０と、側面３１，３２とが、ウエハ状の半導体
材料からの切断面である。電極２５，２６は、ウエハ面
の両側に形成される。ウエハ面はきわめて平坦に仕上げ
られている。
でアセンブリするときの設置状態を示す。半導体発光素
子２４はチップ底面３０で図１に示す表面実装基板２１
に接触する。アセンブリ時のチップ天面２９およびチッ
プ底面３０と、側面３１，３２とが、ウエハ状の半導体
材料からの切断面である。電極２５，２６は、ウエハ面
の両側に形成される。ウエハ面はきわめて平坦に仕上げ
られている。
【００２５】図４は、半導体材料のウエハ４０から、本
実施形態の半導体発光素子２４を切出す際の分割状態を
示す。先に切断を行うダイシングライン４１は、図３の
側面３１，３２に対応する切断を行う。後に切断を行う
ダイシングライン４２は、図３のチップ底面３０および
チップ天面２９に対応する切断を行う。切断順序４３
は、各半導体発光素子２４について、チップ底面３０側
が先に切断され、チップ天面２９側が最後に切断される
ような順序にする。
実施形態の半導体発光素子２４を切出す際の分割状態を
示す。先に切断を行うダイシングライン４１は、図３の
側面３１，３２に対応する切断を行う。後に切断を行う
ダイシングライン４２は、図３のチップ底面３０および
チップ天面２９に対応する切断を行う。切断順序４３
は、各半導体発光素子２４について、チップ底面３０側
が先に切断され、チップ天面２９側が最後に切断される
ような順序にする。
【００２６】図５は、本実施形態による光半導体素子２
４の製造工程の概要を示す。ステップｓ１から製造工程
を開始し、ステップｓ２では、ウエハプロセスでウエハ
４０上に複数の半導体発光素子２４を同時に形成する。
ステップｓ３からダイシング工程を開始し、ステップｓ
３ではウエハ４０の裏面に粘着シートを貼付ける。ステ
ップｓ４では、図４の先に切断を行うダイシングライン
４１の切断を行う。次にステップｓ５で後に切断を行う
ダイシングライン４２の切断を行う。この際の順序は、
図４の切断順序４３に従う。ステップｓ６では、粘着シ
ートから各半導体発光素子２４を分離し、たとえば向き
を揃えてキャリアテープなどに貼付ける。また、性能試
験なども行って、ステップｓ７で手順を終了する。
４の製造工程の概要を示す。ステップｓ１から製造工程
を開始し、ステップｓ２では、ウエハプロセスでウエハ
４０上に複数の半導体発光素子２４を同時に形成する。
ステップｓ３からダイシング工程を開始し、ステップｓ
３ではウエハ４０の裏面に粘着シートを貼付ける。ステ
ップｓ４では、図４の先に切断を行うダイシングライン
４１の切断を行う。次にステップｓ５で後に切断を行う
ダイシングライン４２の切断を行う。この際の順序は、
図４の切断順序４３に従う。ステップｓ６では、粘着シ
ートから各半導体発光素子２４を分離し、たとえば向き
を揃えてキャリアテープなどに貼付ける。また、性能試
験なども行って、ステップｓ７で手順を終了する。
【００２７】図６は、図４で後に切断を行うダイシング
ライン４２を切断する状態を示す。ウエハ４０は粘着シ
ート４４に貼付けられ、ダイシングブレード４５によっ
て切断される。後に切断を行うダイシングライン４２に
関して、切断順序４３の後方側の半導体発光素子２４ａ
については、最後の切断となる。チップ底面３０側はす
でに切断されているので、ダイシングブレード４５から
受ける力を半導体発光素子２４ａのみで受けなければな
らない。このため、チップ天面２９は粗度が大きくなっ
てしまう。一方、切断順序４３で後から切断される半導
体発光素子２４ｂについては、ダイシングブレード４５
が切断している後に切断を行うダイシングライン４２
は、チップ底面３０の切断となる。この時点で、チップ
天面２９は、さらに後から切断される半導体発光素子の
チップ底面３０と分離していない状態となり、大きな面
積でダイシングブレード４５からの力を受けることがで
き、半導体発光素子２４ｂのチップ底面３０は半導体発
光素子２４ａのチップ天面２９よりも粗度を小さくする
ことができる。
ライン４２を切断する状態を示す。ウエハ４０は粘着シ
ート４４に貼付けられ、ダイシングブレード４５によっ
て切断される。後に切断を行うダイシングライン４２に
関して、切断順序４３の後方側の半導体発光素子２４ａ
については、最後の切断となる。チップ底面３０側はす
でに切断されているので、ダイシングブレード４５から
受ける力を半導体発光素子２４ａのみで受けなければな
らない。このため、チップ天面２９は粗度が大きくなっ
てしまう。一方、切断順序４３で後から切断される半導
体発光素子２４ｂについては、ダイシングブレード４５
が切断している後に切断を行うダイシングライン４２
は、チップ底面３０の切断となる。この時点で、チップ
天面２９は、さらに後から切断される半導体発光素子の
チップ底面３０と分離していない状態となり、大きな面
積でダイシングブレード４５からの力を受けることがで
き、半導体発光素子２４ｂのチップ底面３０は半導体発
光素子２４ａのチップ天面２９よりも粗度を小さくする
ことができる。
【００２８】図６では、ダイシングブレード４５でダイ
シングラインの全部を切断するフルダイシングについて
説明しているけれども、ダイシングラインの全部を切断
せずに、図５のステップｓ６でスクライブを行い、残り
の部分を折曲げて切断するような場合であっても最後に
切断する面の粗度は他の切断面に比較して大きくなるの
で、本発明を同様に適用することができる。また、発光
光を取出す面がチップ天面２９ではなく、側面３１，３
２などとなる場合であっても、そのような側面３１，３
２の切断を最後に行うようにすれば、本発明を同様に適
用することができる。また、薄形化を目的とせず、単に
表面実装を行うために横置型を採用する場合であって
も、本発明を同様に適用することができる。
シングラインの全部を切断するフルダイシングについて
説明しているけれども、ダイシングラインの全部を切断
せずに、図５のステップｓ６でスクライブを行い、残り
の部分を折曲げて切断するような場合であっても最後に
切断する面の粗度は他の切断面に比較して大きくなるの
で、本発明を同様に適用することができる。また、発光
光を取出す面がチップ天面２９ではなく、側面３１，３
２などとなる場合であっても、そのような側面３１，３
２の切断を最後に行うようにすれば、本発明を同様に適
用することができる。また、薄形化を目的とせず、単に
表面実装を行うために横置型を採用する場合であって
も、本発明を同様に適用することができる。
【００２９】本発明によって、従来問題となっている切
断面の粗さによる見栄えや光学的特性のばらつきを解消
することができ、さらに取出し効率の向上によって光度
も向上させることができる。
断面の粗さによる見栄えや光学的特性のばらつきを解消
することができ、さらに取出し効率の向上によって光度
も向上させることができる。
【００３０】
【発明の効果】以上のように本発明によれば、発光出力
を取出す切断面の粗度を他の切断面よりも大きくしてお
くので、発光出力が半導体発光素子内部での減衰が少な
い状態で外部に取出すことができ、発光効率を高めるこ
とができる。
を取出す切断面の粗度を他の切断面よりも大きくしてお
くので、発光出力が半導体発光素子内部での減衰が少な
い状態で外部に取出すことができ、発光効率を高めるこ
とができる。
【００３１】また本発明によれば、半導体発光素子を表
面実装し、天面から効率よく発光出力を取出すことがで
きる。
面実装し、天面から効率よく発光出力を取出すことがで
きる。
【００３２】また本発明によれば、表面実装される際に
薄形化を図り、効率よく発光出力を取出すことができ
る。
薄形化を図り、効率よく発光出力を取出すことができ
る。
【００３３】さらに本発明によれば、ウエハ状の半導体
材料から個々の半導体発光素子を分離する際に、切断す
る順序を、発光出力を取出す面が最後となるようにする
だけで、発光効率の良好な半導体発光素子を製造するこ
とができる。
材料から個々の半導体発光素子を分離する際に、切断す
る順序を、発光出力を取出す面が最後となるようにする
だけで、発光効率の良好な半導体発光素子を製造するこ
とができる。
【００３４】また本発明によれば、ウエハ状の半導体材
料から、複数の半導体発光素子を、発光効率の良好な状
態で効率よく製造することができる。
料から、複数の半導体発光素子を、発光効率の良好な状
態で効率よく製造することができる。
【図１】本発明の実施の一形態の実装状態を示す簡略化
した断面図である。
した断面図である。
【図２】図１のチップ天面２９の部分での発光光２８の
反射状態を示す部分的な断面図である。
反射状態を示す部分的な断面図である。
【図３】図１の実施形態の半導体発光素子２４のアセン
ブリ状態を示す斜視図である。
ブリ状態を示す斜視図である。
【図４】図１の半導体発光素子２４をウエハ４０から分
離するためのダイシングライン４１，４２を示す簡略化
した平面図である。
離するためのダイシングライン４１，４２を示す簡略化
した平面図である。
【図５】図１の実施形態の半導体発光素子２４を製造す
る工程を示すフローチャートである。
る工程を示すフローチャートである。
【図６】図２の後に切断を行うダイシングライン４２を
切断する状態を示す部分的な断面図である。
切断する状態を示す部分的な断面図である。
【図７】従来からの縦置型の半導体発光素子の実装状態
を示す簡略化した断面図である。
を示す簡略化した断面図である。
【図８】従来からの横置型の半導体発光素子の実装状態
を示す簡略化した断面図である。
を示す簡略化した断面図である。
２１ 表面実装基板 ２２ 導電パターン ２３ 導電ペースト ２４，２４ａ，２４ｂ 半導体発光素子 ２５，２６ 電極 ２７ ＰＮ接合面 ２８ 発光光 ２９ チップ天面 ３０ チップ底面 ４０ ウエハ ４１ 先に切断を行うダイシングライン ４２ 後に切断を行うダイシングライン ４３ 切断順序 ４４ 粘着シート ４５ ダイシングブレード
Claims (5)
- 【請求項１】 ウエハ状の半導体材料に複数個同時に形
成され、機械的な切断によって分離され、予め定める切
断面の１つから発光出力が取出される半導体発光素子に
おいて、 切断は、発光出力が取出される切断面に垂直および平行
な方向にそれぞれ行われ、直方体の形状を有し、 発光出力が取出される切断面の粗度は、他の切断面より
も大きいことを特徴とする半導体発光素子。 - 【請求項２】 表面実装に使用され、前記発光出力が取
出される切断面は、実装時に天面となることを特徴とす
る請求項１記載の半導体発光素子。 - 【請求項３】 表面実装に使用され、実装時の天面と底
面との間隔が側面間の間隔より小さいことを特徴とする
請求項１または２記載の半導体発光素子。 - 【請求項４】 ウエハ状の半導体材料に複数個同時に形
成される半導体発光素子を切断して分離する半導体発光
素子の製造方法において、 各半導体発光素子の切断を、発光出力が取出される面の
切断が最後となるように行うことを特徴とする半導体発
光素子の製造方法。 - 【請求項５】 前記半導体発光素子は直方体の形状を有
し、 前記ウエハ状の半導体材料に対して、前記発光出力が取
出される面に垂直な方向の切断を先に行い、 該発光出力が取出される面に平行な方向の切断は、各半
導体発光素子に対して、該発光出力が取出される面に対
向する面が先に切断されるように行うことを特徴とする
請求項４記載の半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12262399A JP3534647B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12262399A JP3534647B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315816A true JP2000315816A (ja) | 2000-11-14 |
| JP3534647B2 JP3534647B2 (ja) | 2004-06-07 |
Family
ID=14840554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12262399A Expired - Fee Related JP3534647B2 (ja) | 1999-04-28 | 1999-04-28 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3534647B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037738B2 (en) | 2002-01-18 | 2006-05-02 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor light-emitting element |
| JP2011119586A (ja) * | 2009-12-07 | 2011-06-16 | Sharp Corp | 棒状構造発光素子、バックライト、照明装置および表示装置 |
| CN106816505A (zh) * | 2015-12-02 | 2017-06-09 | 三星电子株式会社 | 发光装置和包括其的显示装置 |
-
1999
- 1999-04-28 JP JP12262399A patent/JP3534647B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7037738B2 (en) | 2002-01-18 | 2006-05-02 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor light-emitting element |
| JP2011119586A (ja) * | 2009-12-07 | 2011-06-16 | Sharp Corp | 棒状構造発光素子、バックライト、照明装置および表示装置 |
| CN106816505A (zh) * | 2015-12-02 | 2017-06-09 | 三星电子株式会社 | 发光装置和包括其的显示装置 |
| US10553752B2 (en) | 2015-12-02 | 2020-02-04 | Samsung Electronics Co., Ltd. | Light-emitting device and display device including the same |
| CN106816505B (zh) * | 2015-12-02 | 2020-08-18 | 三星电子株式会社 | 发光装置和包括其的显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3534647B2 (ja) | 2004-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9455375B2 (en) | Light emitting device package including a substrate having at least two recessed surfaces | |
| JP5313256B2 (ja) | 基板リフトオフに関する強固なｌｅｄ構造 | |
| US6060729A (en) | Light-emitting device | |
| US7411225B2 (en) | Light source apparatus | |
| US9401467B2 (en) | Light emitting device package having a package body including a recess and lighting system including the same | |
| US20050045903A1 (en) | Surface-mounted light-emitting diode and method | |
| US10411168B2 (en) | Semiconductor component having a small structural height | |
| JPH1074978A (ja) | 半導体発光素子及びこれを用いた半導体発光装置及び半導体発光素子の製造方法 | |
| US20080101072A1 (en) | Light emitter, image display, and fabrication method thereof | |
| JP2007201361A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7205648B2 (en) | Flip-chip light emitting diode package structure | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| US20070278483A1 (en) | Light emitting device and method of manufacturing the same | |
| KR20110020225A (ko) | 복사 방출 소자 및 복사 방출 소자 제조 방법 | |
| KR101851818B1 (ko) | 발광 장치와 회로 기판의 제조 방법 | |
| US10312285B2 (en) | LED illuminator and method of making the same | |
| JP4614773B2 (ja) | 半導体発光装置 | |
| JP3534647B2 (ja) | 半導体発光素子の製造方法 | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JP2004103672A (ja) | 半導体発光素子および半導体発光装置 | |
| JP2006156643A (ja) | 表面実装型発光ダイオード | |
| JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| EP1708283A1 (en) | Light source apparatus and fabrication method thereof | |
| JPH11261110A (ja) | 発光装置およびそれに用いられる上面電極接続部材 | |
| JP2007042806A (ja) | 発光モジュールとその製造方法、並びに投射型表示装置用光源ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |