JP2000312000A - Compound semiconductor wafer - Google Patents

Compound semiconductor wafer

Info

Publication number
JP2000312000A
JP2000312000A JP12063599A JP12063599A JP2000312000A JP 2000312000 A JP2000312000 A JP 2000312000A JP 12063599 A JP12063599 A JP 12063599A JP 12063599 A JP12063599 A JP 12063599A JP 2000312000 A JP2000312000 A JP 2000312000A
Authority
JP
Japan
Prior art keywords
layer
buffer layer
substrate
semiconductor wafer
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12063599A
Other languages
Japanese (ja)
Inventor
Mineo Wajima
峰生 和島
Takeshi Tanaka
丈士 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP12063599A priority Critical patent/JP2000312000A/en
Publication of JP2000312000A publication Critical patent/JP2000312000A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress leak current in a buffer layer by differentiating the lattice constant of a plurality of epitaxial layers laminated on a substrate partially or entirely from that of the substrate and providing a buffer layer doped with oxygen in the plurality of epitaxial layers. SOLUTION: A buffer layer 2 of undoped InAlAs is grown eptaxially on a substrate 1 by increasing the value of y in the undoped InyAl1-yAs gradually while doping and a channel layer 3 is formed thereon. A spacer layer 4 of AlAs is formed further thereon and followed by formation of a carrier supply layer 5 of Si doped n-type In0.5GaAs, a cap layer 6 of undoped In0.5AlAs, and a contact layer 7 of n-type In0.5GaAs doped with Si at concentration of 1×1019/cm3. Since the buffer layer 2 between the substrate 1 and the channel layer 3 is doped with oxygen, leak current of buffer layer can be suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、化合物半導体ウエ
ハに関し、特に、良好なトランジスタ特性を有する化合
物半導体ウエハに関する。
The present invention relates to a compound semiconductor wafer, and more particularly, to a compound semiconductor wafer having good transistor characteristics.

【0002】[0002]

【従来の技術】化合物半導体は、これを構成する材料に
よってバンドギャップが異なるため、種々の材料を組み
合わせることによって現れるヘテロ物性を利用した数多
くのデバイス装置が提案されている。
2. Description of the Related Art Since a compound semiconductor has a different bandgap depending on the material constituting the compound semiconductor, a number of device devices have been proposed which utilize hetero-physical properties which appear by combining various materials.

【0003】化合物半導体ウエハは、半絶縁性のGaA
sの基板の上に、液相エピタキシャル法(LPE)、分
子線エピタキシャル法(MBE)、あるいは有機金属気
相法(MOVPE)等によって複数のエピタキシャル層
を成長させることによって製造され、これにより所望の
ヘテロ接合が形成される。
[0003] Compound semiconductor wafers are made of semi-insulating GaAs.
s substrate by growing a plurality of epitaxial layers by liquid phase epitaxy (LPE), molecular beam epitaxy (MBE), metal organic vapor phase epitaxy (MOVPE), etc. A heterojunction is formed.

【0004】エピタキシャル層を構成する化合物は、そ
れぞれに格子定数が異なるためにエピタキシャル成長の
過程において格子定数の不整合による応力が発生し、こ
のため、反りあるいは結晶格子の歪みを発生させて特性
を低下させることが知られている。この格子定数の不整
合は、特性低下以外に、エピタキシャル結晶の表面を曇
らせる不良モードの要因ともなる。
[0004] Since the compounds constituting the epitaxial layer have different lattice constants, a stress is generated due to the mismatch of the lattice constants in the process of epitaxial growth, thereby causing warpage or distortion of the crystal lattice and deteriorating the characteristics. It is known to cause. The mismatch of the lattice constants is a cause of a failure mode that foggs the surface of the epitaxial crystal, in addition to the characteristic deterioration.

【0005】このような問題のないヘテロ系として、唯
一、GaAs/AlGaAsの組み合わせが知られてい
る。この組み合わせにおける格子定数の定数差(Δa/
a)は最大でも0.14%と非常に小さく、混晶比の全
域にわたっての利用が進んでいる。
The only known hetero system free from such a problem is a combination of GaAs / AlGaAs. The constant difference (Δa /
a) is as extremely small as 0.14% at the maximum, and is being used over the entire range of the mixed crystal ratio.

【0006】これ以外のものとしては、GaAsあるい
はInPのように、基板の結晶と格子整合する混晶結晶
だけでエピタキシャル成長させたものが使用されている
程度であり、従って、実際に利用できるヘテロ物性は、
機能的およびコスト的に制約が大きい状態にある。
[0006] Other than the above, a material such as GaAs or InP, which is epitaxially grown only with a mixed crystal crystal lattice-matched to the crystal of the substrate, is used. Is
It is in a state where restrictions are large in terms of function and cost.

【0007】混晶組み合わせの適用範囲を広げるため
に、これまでにも様々な試みがなされている。たとえ
ば、格子整合系による対応策として、チャネル層(能動
層)に電子輸送特性に優れるInGaAsを使用したG
aAs/InGaAs/AlGaAsのヘテロ系におい
て、In組成を0.2以下とするとともに厚さを15n
m程度以下に設定し、これによりInGaAs層を格子
が歪んだ状態ではあるが格子緩和を起こさない状態とし
た、いわゆる、シュードモフィック構造とする方法が実
用化されている。
Various attempts have been made to expand the range of application of mixed crystal combinations. For example, as a countermeasure using a lattice matching system, a G layer using InGaAs having excellent electron transport characteristics in a channel layer (active layer) is used.
In the hetero system of aAs / InGaAs / AlGaAs, the In composition is set to 0.2 or less and the thickness is set to 15n.
In practice, a method of forming a so-called pseudomorphic structure in which the InGaAs layer is in a state in which the lattice is distorted but does not cause lattice relaxation is set to about m or less.

【0008】しかし、この方法によると、良好なデバイ
スを作成するためには、材料、組成および膜厚が非常に
制限されるという問題がある。
However, according to this method, there is a problem that materials, compositions and film thicknesses are extremely limited in order to produce a good device.

【0009】基板の結晶とチャネル層の格子定数が大き
く異なるヘテロ系に適用するための従来の方策として、
基板とチャネル層の間にバッファ層を介在させ、バッフ
ァ層の組成を基板からチャネル層に向けて徐々に変化さ
せたメタルモフィック系の構成が知られている。
As a conventional measure for applying to a hetero system in which the lattice constant of the crystal of the substrate and the lattice constant of the channel layer are largely different,
There is known a metal-morphic configuration in which a buffer layer is interposed between a substrate and a channel layer, and the composition of the buffer layer is gradually changed from the substrate toward the channel layer.

【0010】具体的には、たとえば、GaAsの基板の
上に、y値を徐々にあるいは段階的に変化させたIny
Al1-y Asによるバッファ層を設ける構成であり、こ
のようなバッファ層を設けることによって基板とチャネ
ル層の格子不整合の影響を緩和し、バッファ層の上に格
子定数が一致する活性層を形成することによって良好な
電子輸送特性を確保しようとするものである。
[0010] Specifically, for example, on a GaAs substrate, an In y was gradually or stepwise changing the y value
This is a configuration in which a buffer layer of Al 1-y As is provided. By providing such a buffer layer, the effect of lattice mismatch between the substrate and the channel layer is reduced, and an active layer having a lattice constant matching the buffer layer is formed on the buffer layer. The purpose is to secure good electron transporting properties by forming.

【0011】[0011]

【発明が解決しようとする課題】しかし、従来のこの構
成の化合物半導体ウエハによると、格子歪みに基づく転
移の発生とバンドギャップが小さくなることで真性キャ
リア濃度が大きくなるため、バッファ層のリーク電流が
増加することがあり、このため、トランジスタ特性を低
下させることがある。電子デバイスの主流である電界効
果トランジスタにおいては、このバッファ層のリーク電
流の大きさが素子の品質を左右する重要な要素となる。
However, according to the conventional compound semiconductor wafer having this configuration, the occurrence of dislocations due to lattice distortion and the reduction of the band gap increase the intrinsic carrier concentration, thereby increasing the leakage current of the buffer layer. May increase, which may degrade the transistor characteristics. In a field-effect transistor, which is a mainstream of electronic devices, the magnitude of the leak current of the buffer layer is an important factor that affects the quality of the element.

【0012】従って、本発明の目的は、バッファ層のリ
ーク電流を抑制した優れたトランジスタ特性の化合物半
導体ウエハを提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a compound semiconductor wafer having excellent transistor characteristics in which a leakage current of a buffer layer is suppressed.

【0013】[0013]

【課題を解決するための手段】本発明は、上記の目的を
達成するため、基板の上に複数のエピタキシャル層を積
層し、前記複数のエピタキシャル層の一部あるいは全部
の格子定数が前記基板の格子定数と異なり、さらに、前
記複数のエピタキシャル層の中にバッファ層を有し、前
記バッファ層は、酸素によってドープされていることを
特徴とする化合物半導体ウエハを提供するものである。
According to the present invention, in order to achieve the above object, a plurality of epitaxial layers are stacked on a substrate, and a part or all of the plurality of epitaxial layers have a lattice constant of the substrate. Different from the lattice constant, the present invention provides a compound semiconductor wafer having a buffer layer among the plurality of epitaxial layers, wherein the buffer layer is doped with oxygen.

【0014】エピタキシャル層と基板の格子定数の差が
大きなほど本発明による効果は明確に現れる。差が0.
14%のものが活用されていることは前述した通りであ
り、従って、本発明が適用されるケースは、多くの場
合、格子定数が0.15%以上の場合となる。
The effect of the present invention becomes more apparent as the difference between the lattice constants of the epitaxial layer and the substrate becomes larger. The difference is 0.
As described above, 14% is utilized, and therefore, in many cases, the present invention is applied when the lattice constant is 0.15% or more.

【0015】バッファ層に対する酸素のドープ量は、3
E16cm-3〜1E21cm-3の範囲内に設定すること
が好ましく、ドープ量がこの範囲以下では、ドープによ
るリーク電流の抑制効果に充分な結果を得にくい。酸素
のドープは、バッファ層に所定の水準の抵抗値を持たせ
ることにあり、この意味からすると1E21cm-3を超
えるドープ量は過剰になる。
The doping amount of oxygen to the buffer layer is 3
It is preferable to set within the range of E16 cm −3 to 1E21 cm −3 , and when the doping amount is less than this range, it is difficult to obtain a sufficient result for the effect of suppressing the leakage current due to the doping. The doping of oxygen is to give the buffer layer a predetermined level of resistance. In this sense, the doping amount exceeding 1E21 cm -3 becomes excessive.

【0016】酸素をドーピングするための方法として
は、たとえば、ガスクラッキングセルにより酸素ガスと
アルゴンガスの混合体を作用させる方法、あるいは脱酸
素の不充分な化合物を原料として使用する方法等があ
る。
As a method for doping oxygen, for example, there is a method in which a mixture of oxygen gas and argon gas is caused to act by a gas cracking cell, or a method in which a compound having insufficient oxygen removal is used as a raw material.

【0017】バッファ層としては、基板からチャネル層
にかけて組成を少しずつ変化させる構成が好ましい。具
体的には、組成が徐々に連続して変化する構成、あるい
は組成の異なる複数の層を積層した構成とすることが考
えられる。
It is preferable that the buffer layer has a composition in which the composition gradually changes from the substrate to the channel layer. Specifically, a configuration in which the composition changes gradually and continuously, or a configuration in which a plurality of layers having different compositions are stacked can be considered.

【0018】後者の場合、層間における組成の変化度合
は、小さいほど好ましくなるが、あまりにも小さいとバ
ッファ層が厚くなり、コスト高および比抵抗の低下を招
くので好ましくない。隣接する層の間の格子定数の差
が、1%以下になるように各層の組成を設定することが
望ましい。
In the latter case, the smaller the degree of change in the composition between the layers, the better. However, if the degree of change is too small, the buffer layer becomes thicker, which leads to an increase in cost and a decrease in specific resistance. It is desirable to set the composition of each layer so that the difference in lattice constant between adjacent layers is 1% or less.

【0019】[0019]

【発明の実施の形態】次に、本発明による化合物半導体
ウエハの実施の形態を説明する。図1は、半絶縁性Ga
Asの基板1の上に、組成の整合を行い、酸素をドープ
したInAlAsのバッファ層2を形成した構造を示
す。バッファ層2は、以下のようにして形成した。
Next, an embodiment of a compound semiconductor wafer according to the present invention will be described. FIG. 1 shows a semi-insulating Ga.
The structure in which the composition is matched and an oxygen-doped InAlAs buffer layer 2 is formed on an As substrate 1 is shown. The buffer layer 2 was formed as follows.

【0020】MBE装置の中で基板1の温度を270〜
400℃に設定し、アンドープIn y Al1-y Asのy
値を0、0.12、0.23、0.3、0.35、0.
4、0.45および0.5と徐々に増加させ、この間、
3E18cm-3の酸素をドープしながら、基板1の上に
合計1000nmの厚さのアンドープInAlAsによ
るバッファ層2をエピタキシャル成長させた。
In the MBE apparatus, the temperature of the substrate 1
Set to 400 ° C and undoped In yAl1-yAs y
Values are 0, 0.12, 0.23, 0.3, 0.35, 0.
Gradually increased to 4, 0.45 and 0.5, during which time
3E18cm-3While doping oxygen on the substrate 1
By undoped InAlAs with a total thickness of 1000 nm
The buffer layer 2 was epitaxially grown.

【0021】成長したバッファ層2のシート抵抗を測定
したところ、100KΩ以上を示した。なお、酸素のド
ープは、通常のガスクラッキングセルを使用して行い、
ドープ原料としては、酸素とアルゴンの混合ガスを使用
した。
When the sheet resistance of the grown buffer layer 2 was measured, it was 100 KΩ or more. In addition, doping of oxygen is performed using a normal gas cracking cell,
A mixed gas of oxygen and argon was used as a dope material.

【0022】図2は、図1のエピタキシャルウエハを基
盤とし、この上にMBE法により各エピタキシャル層を
成長させることによって構成したウエハの構造を示す。
図において、3はバッファ層2の上に形成されたチャネ
ル層を示し、30nmの厚さを有するIn0.5 GaAs
によって構成されている。
FIG. 2 shows the structure of a wafer formed by growing each epitaxial layer on the base of the epitaxial wafer of FIG. 1 by MBE.
In the figure, reference numeral 3 denotes a channel layer formed on the buffer layer 2 and has a thickness of 30 nm, In 0.5 GaAs.
It is constituted by.

【0023】4は厚さ2nmのIn0.5 AlAsによっ
て構成されたスペーサ層、5は10nmの厚さを有し、
Siを5×1018/cm3 の濃度でドーピングしたn型
In 0.5 AlAsによって構成されたキャリア供給層を
示す。
4 is a 2 nm thick In.0.5By AlAs
The spacer layer 5, which has a thickness of 10 nm,
5 × 10 Si18/ CmThreeN-type doped at a concentration of
In 0.5A carrier supply layer composed of AlAs
Show.

【0024】6は厚さ20nmのアンドープIn0.5
lAsによって構成されたキャップ層、7はSiを1×
1019/cm3 の濃度にドープした厚さ50nmのn型
In 0.5 GaAsによって構成されたコンタクト層を示
す。
6 is an undoped In film having a thickness of 20 nm.0.5A
The cap layer 7 is made of 1As,
1019/ CmThreeN-type doped to a concentration of 50 nm
In 0.52 shows a contact layer formed of GaAs.
You.

【0025】図3は、以上のエピタキシャルウエハを使
用することによって構成された高電子移動度トランジス
タ(HEMT)のデバイス構造であり、コンタクト層7
をリセスエッチングすることによって、Ptゲート電極
8、ソース電極9およびドレイン電極10を形成した構
成を有する。
FIG. 3 shows a device structure of a high electron mobility transistor (HEMT) formed by using the above epitaxial wafer.
Is etched to form a Pt gate electrode 8, a source electrode 9, and a drain electrode 10.

【0026】以上のように構成されたデバイス構造にお
いて、ゲート電極8への印加電圧をピンチオフ電圧以下
に設定したときの、ソース電極9およびドレイン電極1
0間に流れるリーク電流を測定したところ、1pAとい
う優れた結果が得られた。この低い電流レベルがトラン
ジスタ特性に悪影響を与えず、所定の特性を保証するこ
とは明白である。
In the device structure configured as described above, when the voltage applied to the gate electrode 8 is set to a pinch-off voltage or less, the source electrode 9 and the drain electrode 1
When the leak current flowing between zero was measured, an excellent result of 1 pA was obtained. Obviously, this low current level does not adversely affect the transistor characteristics and guarantees the required characteristics.

【0027】本実施形態においては、バッファ層2を成
長させる際の酸素ドープを、ドープ量を3E18cm-3
に設定して行ったが、バッファ層2に目的とする抵抗が
得られる場合には、ドープ量は少ない方がよい。また、
本実施形態では、変調ドープ構造、いわゆるHEMT構
造を対象としたが、ドーピングしたチャネル層を有する
他の電界効果トランジスタ構造への適用の場合にも、良
好な結果が得られる。
In the present embodiment, the oxygen doping for growing the buffer layer 2 is performed at a doping amount of 3E18 cm −3.
However, when a desired resistance is obtained in the buffer layer 2, the smaller the doping amount, the better. Also,
In the present embodiment, the modulation doping structure, that is, the so-called HEMT structure is used. However, a good result can be obtained in the case of application to another field effect transistor structure having a doped channel layer.

【0028】[0028]

【発明の効果】以上説明したように、本発明による化合
物半導体ウエハによれば、基板とチャネル層の間に形成
されるバッファ層を酸素でドープしたため、バッファ層
のリーク電流を抑制することができ、従って、トランジ
スタ特性に優れた化合物半導体ウエハを提供することが
できる。
As described above, according to the compound semiconductor wafer of the present invention, since the buffer layer formed between the substrate and the channel layer is doped with oxygen, the leak current of the buffer layer can be suppressed. Therefore, a compound semiconductor wafer having excellent transistor characteristics can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による化合物半導体ウエハの実施の形態
において、基板とこの上に成長させられたバッファ層の
構成を示す説明図。
FIG. 1 is an explanatory view showing a structure of a substrate and a buffer layer grown thereon in the embodiment of the compound semiconductor wafer according to the present invention.

【図2】図1の構成を基盤として、この上に所定のエピ
タキシャル層を成長させた本発明の実施の形態における
化合物半導体ウエハの構成を示す説明図。
FIG. 2 is an explanatory view showing a configuration of a compound semiconductor wafer according to an embodiment of the present invention in which a predetermined epitaxial layer is grown thereon based on the configuration of FIG.

【図3】図2の化合物半導体ウエハを使用して構成され
たHEMTのデバイス構造を示す説明図。
FIG. 3 is an explanatory view showing a device structure of a HEMT configured using the compound semiconductor wafer of FIG. 2;

【符号の説明】[Explanation of symbols]

1 基板 2 バッファ層 3 チャネル層 4 スペーサ層 5 キャリア供給層 6 キャップ層 7 コンタクト層 8 Ptゲート電極 9 ソース電極 10 ドレイン電極 DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 Channel layer 4 Spacer layer 5 Carrier supply layer 6 Cap layer 7 Contact layer 8 Pt gate electrode 9 Source electrode 10 Drain electrode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 DA05 DB06 GC04 JA10 KA01 KA05 5F102 FA00 GB01 GC01 GD01 GJ05 GK04 GL04 GM04 GN04 GQ01 GR04 GR09 GT01 HC01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F052 DA05 DB06 GC04 JA10 KA01 KA05 5F102 FA00 GB01 GC01 GD01 GJ05 GK04 GL04 GM04 GN04 GQ01 GR04 GR09 GT01 HC01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】基板の上に複数のエピタキシャル層を積層
し、前記複数のエピタキシャル層の一部あるいは全部の
格子定数が前記基板の格子定数と異なり、さらに、前記
基板とチャネル層の間にバッファ層を有し、 前記バッファ層は、酸素によってドープされていること
を特徴とする化合物半導体ウエハ。
A plurality of epitaxial layers stacked on a substrate, wherein a lattice constant of some or all of the plurality of epitaxial layers is different from a lattice constant of the substrate, and a buffer is provided between the substrate and a channel layer. A compound semiconductor wafer comprising a layer, wherein the buffer layer is doped with oxygen.
【請求項2】前記複数のエピタキシャル層は、その一部
あるいは全部の格子定数が、前記基板の格子定数と0.
15%以上の差を有していることを特徴とする請求項1
項記載の化合物半導体ウエハ。
2. A method according to claim 1, wherein said plurality of epitaxial layers have a lattice constant which is partially or entirely equal to the lattice constant of said substrate.
2. The method according to claim 1, wherein the difference is not less than 15%.
Item 10. The compound semiconductor wafer according to item 8.
【請求項3】前記バッファ層は、酸素が3E16cm-3
〜1E21cm-3の範囲でドープされていることを特徴
とする請求項1項記載の化合物半導体ウエハ。
3. The buffer layer according to claim 2, wherein oxygen is 3E16 cm -3.
2. The compound semiconductor wafer according to claim 1, wherein the compound semiconductor wafer is doped in a range of 1 to 21E21 cm- 3 .
【請求項4】前記バッファ層は、組成を段階的に変化さ
せた複数の層によって構成され、前記複数の層は、隣接
する層間における格子定数の差が1%以下に設定されて
いることを特徴とする請求項1項記載の化合物半導体ウ
エハ。
4. A method according to claim 1, wherein said buffer layer is composed of a plurality of layers whose compositions are changed stepwise, and wherein said plurality of layers have a difference in lattice constant between adjacent layers set to 1% or less. The compound semiconductor wafer according to claim 1, wherein
【請求項5】前記基板は、半絶縁性GaAsより構成さ
れ、前記バッファ層は、アンドープInAlAsより構
成され、前記チャネル層は、InGaAsより構成され
ることを特徴とする請求項1項記載の化合物半導体ウエ
ハ。
5. The compound according to claim 1, wherein said substrate is made of semi-insulating GaAs, said buffer layer is made of undoped InAlAs, and said channel layer is made of InGaAs. Semiconductor wafer.
JP12063599A 1999-04-27 1999-04-27 Compound semiconductor wafer Pending JP2000312000A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12063599A JP2000312000A (en) 1999-04-27 1999-04-27 Compound semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12063599A JP2000312000A (en) 1999-04-27 1999-04-27 Compound semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2000312000A true JP2000312000A (en) 2000-11-07

Family

ID=14791110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12063599A Pending JP2000312000A (en) 1999-04-27 1999-04-27 Compound semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2000312000A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800878B2 (en) 2001-11-27 2004-10-05 Fujitsu Quantum Devices Limited Field-effect type compound semiconductor device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800878B2 (en) 2001-11-27 2004-10-05 Fujitsu Quantum Devices Limited Field-effect type compound semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
US6177685B1 (en) Nitride-type III-V HEMT having an InN 2DEG channel layer
US7902571B2 (en) III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
US20040169194A1 (en) Semiconductor device
US5550388A (en) Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers
JPH081955B2 (en) Method of manufacturing an inverted modulation-doped heterostructure
JP2005005646A (en) Semiconductor device
JP3447438B2 (en) Field effect transistor
JP2004221363A (en) Epitaxial wafer for high-speed electron mobility transistor
Andre et al. Growth of (Al, Ga) AsGaAs heterostructures for HEMT devices
JP2000312000A (en) Compound semiconductor wafer
JP2501627B2 (en) Structure of compound semiconductor and method of forming the same
JP2572484B2 (en) Field effect transistor
JP2530496B2 (en) Semiconductor heterostructure and manufacturing method thereof
JP3158467B2 (en) InAlAs / InGaAs heterojunction structure field effect transistor
JP2687937B2 (en) Field effect transistor
JP2000349278A (en) Iii-v compound semiconductor crystal
JP4150879B2 (en) Compound semiconductor epitaxial wafer
JPH088354B2 (en) Heterojunction field effect transistor
JPH11261054A (en) Field effect transistor
JPH04142750A (en) High electron mobility transistor
JP3418665B2 (en) Method for manufacturing semiconductor device
JP2006114659A (en) Field effect transistor
JPH0738091A (en) Semiconductor device
JP2629631B2 (en) Field effect transistor
JPH0695534B2 (en) Heterostructure semiconductor device and manufacturing method thereof