JP2000311885A - Semiconductor device having metal laminated wiring and manufacture thereof - Google Patents

Semiconductor device having metal laminated wiring and manufacture thereof

Info

Publication number
JP2000311885A
JP2000311885A JP11118139A JP11813999A JP2000311885A JP 2000311885 A JP2000311885 A JP 2000311885A JP 11118139 A JP11118139 A JP 11118139A JP 11813999 A JP11813999 A JP 11813999A JP 2000311885 A JP2000311885 A JP 2000311885A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
gas
wiring
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11118139A
Other languages
Japanese (ja)
Inventor
Kazuyuki Omi
和幸 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11118139A priority Critical patent/JP2000311885A/en
Publication of JP2000311885A publication Critical patent/JP2000311885A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a method of manufacturing of a semiconductor device with metal laminated wiring, which is modified so that irregularities in the wiring resistance of a metal laminated wiring is prevented from being generated, and the enhancement of the yield for the manufacture of the device can be obtained. SOLUTION: An upper layer metal film 5 containing tungsten (W) is dry- etched using a resist mask, whereby with the film 5 processed into a wiring shape, one part of the surface of a lower layer metal film 4 containing Ti is made to expose. The resist mask 7 is removed by ashing, using a plasma produced from O2 ashing gas doped with an F-containing gas. The film 4 is patterned into a wiring shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、一般に、金属積
層配線を有する半導体装置の製造方法に関するものであ
り、より特定的には、タングステンおよびチタンを含む
金属積層配線を有する半導体装置の製造方法に関する。
この発明は、また、タングステンおよびチタンを含む金
属積層配線を有する半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a method of manufacturing a semiconductor device having a metal stacked wiring, and more particularly, to a method of manufacturing a semiconductor device having a metal stacked wiring containing tungsten and titanium. .
The present invention also relates to a semiconductor device having a metal interconnect including tungsten and titanium.

【0002】[0002]

【従来の技術】タングステンと、その下部にある窒化チ
タン(TiN)等のチタンを含む金属の積層配線を有す
る半導体装置の、従来の製造方法について説明する。
2. Description of the Related Art A conventional method for manufacturing a semiconductor device having a stacked wiring of a metal containing titanium such as tungsten and titanium nitride (TiN) under the tungsten will be described.

【0003】図7を参照して、下地にSiO2膜2を有
する基板1の上に、SiN膜6/W膜5/TiN膜4/
ドープト−ポリ−Si膜3の積層配線層を形成する。レ
ジストパターン7をマスクとして、最上層の窒化シリコ
ン膜(SiN)6を、CF4/O2/Arガスを用いた反
応性イオンエッチング(RIE)により、ドライエッチ
ングする。
[0003] With reference to FIG. 7, on a substrate 1 having a SiO 2 film 2 to the base, SiN film 6 / W film 5 / TiN film 4 /
A laminated wiring layer of the doped-poly-Si film 3 is formed. Using the resist pattern 7 as a mask, the uppermost silicon nitride film (SiN) 6 is dry-etched by reactive ion etching (RIE) using CF 4 / O 2 / Ar gas.

【0004】その後、図8を参照して、レジストマスク
7を用いて、タングステン5を、SF6/CF4ガスを用
い、誘導結合プラズマ(ICP)を用いて、ドライエッ
チングする。このとき、側壁部分に、ドライエッチング
時の反応生成物を含む堆積物8が生じる。堆積物8に
は、タングステンを含むポリマーが含まれている。
[0004] Then, referring to FIG. 8, using a resist mask 7, the tungsten 5 is dry-etched using SF 6 / CF 4 gas and inductively coupled plasma (ICP). At this time, a deposit 8 containing a reaction product at the time of dry etching is generated on the side wall portion. The deposit 8 contains a polymer containing tungsten.

【0005】図8と図9を参照して、通常、O2/N2
スを用いたダウンフロープラズマにより、レジストマス
ク7をアッシングし、除去する。このとき、側壁の堆積
物8は、アッシング中に除去されずに、残留する。その
後、残留する堆積物8をウエット処理にて除去する。ウ
エット処理には、体積比H2SO4/H22=4:1の溶
液とNH4OH/H22/H2O=1:1:5溶液が用い
られる。
Referring to FIGS. 8 and 9, the resist mask 7 is ashed and removed by down-flow plasma using O 2 / N 2 gas. At this time, the deposit 8 on the side wall remains without being removed during the ashing. After that, the remaining deposits 8 are removed by wet processing. For the wet treatment, a solution having a volume ratio of H 2 SO 4 / H 2 O 2 = 4: 1 and an NH 4 OH / H 2 O 2 / H 2 O = 1: 1: 5 solution are used.

【0006】このとき、図9と図10を参照して、これ
らの溶液に含まれるH22はタングステン5を酸化、溶
解することにより、タングステン5には、約500Å〜
200Åのサイドエッチングが生じる。
At this time, referring to FIG. 9 and FIG. 10, H 2 O 2 contained in these solutions oxidizes and dissolves tungsten 5 so that tungsten 5 becomes approximately 500 °-
A 200 ° side etch occurs.

【0007】図10と図11を参照して、窒化シリコン
6をマスクとして、TiN膜4/ドープト−ポリ−Si
膜3を、Cl2/O2ガスを用いた、エレクトロンサイク
ロトロン共鳴(ECR)プラズマにより、ドライエッチ
ングし、配線を形成する。
Referring to FIGS. 10 and 11, TiN film 4 / doped poly-Si is formed using silicon nitride 6 as a mask.
The film 3 is dry-etched by an electron cyclotron resonance (ECR) plasma using a Cl 2 / O 2 gas to form a wiring.

【0008】[0008]

【発明が解決しようとする課題】従来の、金属積層配線
を有する半導体装置の製造方法は、以上のように構成さ
れていた。しかし、この従来方法では、0.3μm以
下、とりわけ0.18μm以下の配線では、タングステ
ン5のサイドエッチングの割合が大きく、配線抵抗がば
らつき、歩留りが低下するという問題点があった。
A conventional method of manufacturing a semiconductor device having a metal laminated wiring has been configured as described above. However, this conventional method has a problem that the wiring of 0.3 μm or less, particularly 0.18 μm or less, has a large side etching ratio of the tungsten 5, the wiring resistance varies, and the yield decreases.

【0009】本発明は、上記のような問題点を解決する
ためになされたもので、歩留りの低下を防ぎ、制御よく
積層配線を形成することができるように改良された、金
属積層配線を有する半導体装置の製造方法を提供するこ
とにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and has an improved metal laminated wiring so as to prevent a decrease in yield and to form a laminated wiring with good control. An object of the present invention is to provide a method for manufacturing a semiconductor device.

【0010】この発明の他の目的は、そのような方法で
形成された金属積層配線を有する半導体装置に関する。
[0010] Another object of the present invention relates to a semiconductor device having a metal laminated wiring formed by such a method.

【0011】[0011]

【課題を解決するための手段】請求項1に係る、金属積
層配線を有する半導体装置の製造方法においては、ま
ず、Tiを含む下層金属膜および、その上に形成された
Wを含む上層金属膜が設けられた基板を準備する。上記
上層金属膜の上に、配線形状のパターンを有するレジス
トマスクを形成する。上記レジストマスクを用いて、上
記上層金属膜をドライエッチングし、それによって、上
記上層金属膜を配線形状に加工するとともに、上記下層
金属膜の表面の一部を露出させる。上記レジストマスク
を用いて、Fを含むガスを添加したO2アッシングガス
のプラズマを用いて、アッシング除去する。上記下層金
属膜を、配線形状にパターニングする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a metal laminated wiring, wherein first, a lower metal film containing Ti and an upper metal film containing W formed thereon. A substrate provided with is prepared. A resist mask having a wiring pattern is formed on the upper metal film. The upper metal film is dry-etched using the resist mask, thereby processing the upper metal film into a wiring shape and exposing a part of the surface of the lower metal film. Using the above resist mask, ashing is removed using plasma of an O 2 ashing gas to which a gas containing F is added. The lower metal film is patterned into a wiring shape.

【0012】この発明によれば、レジストマスクを、F
を含むガスを添加したO2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、上記下層金属膜の表面に、TiとFの化合物からな
る発塵物を堆積させずに、レジストマスクと側壁の堆積
物を除去することができる。
According to the present invention, the resist mask is made of F
Ashing is performed by using plasma of an O 2 ashing gas to which a gas containing Ti is added, so that by selecting conditions, it is possible to prevent the generation of dust consisting of a compound of Ti and F on the surface of the lower metal film. Then, the deposit on the resist mask and the side wall can be removed.

【0013】請求項2に係る金属積層配線を有する半導
体装置の製造方法においては、上記Fを含むガスの濃度
は、上記下層金属膜の表面の上に、TiとFの化合物か
らなる発塵が堆積しないように選ばれている。
In the method of manufacturing a semiconductor device having a metal laminated wiring according to the present invention, the concentration of the gas containing F may be such that dust composed of a compound of Ti and F is formed on the surface of the lower metal film. It is chosen not to accumulate.

【0014】この発明によれば、下層金属膜の表面の上
に発塵が堆積しないので、後の工程において、ポリSi
のエッチング残渣を生じさせない。
According to the present invention, since no dust is deposited on the surface of the lower metal film, the poly-Si
No etching residue is generated.

【0015】請求項3に係る金属積層配線を有する半導
体装置の製造方法においては、上記O2アッシングガス
のプラズマ中の、上記Fを含むガスの濃度は、0.25
%以下にされている。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device having a metal laminated wiring, the concentration of the gas containing F in the plasma of the O 2 ashing gas is 0.25.
% Or less.

【0016】この発明によれば、上記Fを含むガスの濃
度が0.25%以下にされているので、上記下層金属膜
の表面の上に、TiとFの化合物からなる発塵が堆積し
ない。
According to the present invention, since the concentration of the gas containing F is set to 0.25% or less, dust generated from the compound of Ti and F does not deposit on the surface of the lower metal film. .

【0017】請求項4に係る金属積層配線を有する半導
体装置の製造方法においては、上記O2アッシングガス
のプラズマ中の、上記Fを含むガスの濃度は、0.1%
以上にされており、上記O2アッシングガスにはCl2
添加されている。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having a metal laminated wiring, the concentration of the gas containing F in the plasma of the O 2 ashing gas is 0.1%.
As described above, Cl 2 is added to the O 2 ashing gas.

【0018】この発明によれば、O2アッシングガスに
Cl2が添加されているので、上記Fを含むガスの濃度
が増加しても、発塵を抑えることができる。
According to the present invention, since Cl 2 is added to the O 2 ashing gas, dust generation can be suppressed even if the concentration of the gas containing F increases.

【0019】請求項5に係る金属積層配線を有する半導
体装置の製造方法においては、上記O2アッシングガス
のプラズマ中の、上記Fを含むガスの濃度を3%以上に
して、上記レジストマスクのアッシング除去を行ない、
その後、露出した上記下層金属膜の表面の一部を希フッ
酸で処理する。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device having a metal laminated wiring, the concentration of the gas containing F in the plasma of the O 2 ashing gas is set to 3% or more, and the ashing of the resist mask is performed. Remove it,
Thereafter, a part of the exposed surface of the lower metal film is treated with diluted hydrofluoric acid.

【0020】この発明によれば、下層金属膜の表面に、
TiとFの化合物が形成されても、希フッ酸処理によっ
て除去することができる。
According to the present invention, on the surface of the lower metal film,
Even if a compound of Ti and F is formed, it can be removed by dilute hydrofluoric acid treatment.

【0021】請求項6に係る金属積層配線を有する半導
体装置の製造方法においては、上記上層金属膜を、CF
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、上記CF
xを含むガスの上記CFxのガス比を低下させる。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device having the metal laminated wiring, the upper metal film is formed of CF.
x is performed using a gas containing x, and when the upper metal film is over-etched,
The gas ratio of CF x of the gas containing x is reduced.

【0022】この発明によれば、上記金属膜のオーバー
エッチング時に、上記CFxを含むガス中の上記CFx
ガス比を低下させるので、上層金属膜のオーバーエッチ
ング時に、下層金属膜の表面に、TiとFの化合物から
なる発塵を発生させない。
According to the present invention, when the over-etching of the metal film, so reducing the gas ratio of the CF x in the gas containing the CF x, when over-etching of the upper-layer metallic film, the surface of the lower metal film , And does not generate dust composed of a compound of Ti and F.

【0023】請求項7に係る金属積層配線を有する半導
体装置の製造方法においては、上記上層金属膜を、CF
xを含むガスを用いて、上記ドライエッチングを行な
い、該上層金属膜のオーバーエッチング時に、Cl2
添加する。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device having a metal laminated wiring, the upper metal film is formed of CF.
The dry etching is performed using a gas containing x , and Cl 2 is added when the upper metal film is over-etched.

【0024】この発明によれば、上記上層金属膜のオー
バーエッチング時に、Cl2を添加するので、下層金属
膜の表面に、TiとFの化合物からなる発塵の発生を防
ぐことができる。
According to the present invention, since Cl 2 is added at the time of overetching the upper metal film, it is possible to prevent the generation of dust composed of a compound of Ti and F on the surface of the lower metal film.

【0025】請求項8に係る、金属積層配線を有する半
導体装置は、基板を備える。上記基板の上に、Tiを含
む下層金属配線層および、その上に形成されたWを含む
上層金属配線層が設けられている。上記下層金属配線層
の側壁面は、上記上層金属配線層の側壁面と面一にされ
ている。
A semiconductor device having a metal laminated wiring according to claim 8 includes a substrate. On the substrate, a lower metal wiring layer containing Ti and an upper metal wiring layer containing W formed thereon are provided. The side wall surface of the lower metal wiring layer is flush with the side wall surface of the upper metal wiring layer.

【0026】この発明によれば、下層金属配線層の側壁
面は、上層金属配線層の側壁面と面一にされているの
で、配線抵抗がばらつかなくなり、ひいては、歩留りが
向上する。
According to the present invention, since the side wall surface of the lower metal wiring layer is flush with the side wall surface of the upper metal wiring layer, the wiring resistance does not vary, and the yield is improved.

【0027】[0027]

【発明の実施の形態】以下、この発明の実施の形態を、
図について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described.
The figure will be described.

【0028】実施の形態1 図1を参照して、従来と同様に、下地にSiO2膜2を
有する基板1の上に、SiN膜6/タングステン(W)
膜5/TiN膜4/ドープト−ポリ−Si膜3の積層配
線層を形成する。レジストマスク7を用いて、最上層の
窒化シリコン膜(SiN膜)6を、CF4/O2/Arガ
スを用いた反応性イオンエッチングにより、ドライエッ
チングする。
Embodiment 1 Referring to FIG. 1, an SiN film 6 / tungsten (W) is formed on a substrate 1 having an SiO 2 film 2 as a base, similarly to the prior art.
A laminated wiring layer of film 5 / TiN film 4 / doped-poly-Si film 3 is formed. Using the resist mask 7, the uppermost silicon nitride film (SiN film) 6 is dry-etched by reactive ion etching using CF 4 / O 2 / Ar gas.

【0029】図1と図2を参照して、従来と同様に、レ
ジストマスク7を用いて、タングステン(W)膜5を、
SF6/CF4ガスを用い、誘導結合プラズマを用いて、
ドライエッチングする。このとき、側壁部分に、堆積物
8が形成される。
Referring to FIGS. 1 and 2, a tungsten (W) film 5 is formed using a resist mask 7 in the same manner as in the prior art.
Using SF 6 / CF 4 gas and inductively coupled plasma,
Dry-etch. At this time, the deposit 8 is formed on the side wall.

【0030】図2と図3を参照して、Fを含むガスとO
2との混合ガスのプラズマにより、レジストマスク7を
アッシングし、除去する。Fを含むガスには、CF4
CHF3、CH22、C48、NF3を用いる。O2もし
くはO2とN2の混合ガスにより、レジストマスク7がア
ッシング除去され、同時に、側壁の堆積物8も除去され
る。
Referring to FIGS. 2 and 3, gas containing F and O
The resist mask 7 is ashed and removed by the plasma of the gas mixture with the resist mask 7. The gas containing F includes CF 4 ,
CHF 3 , CH 2 F 2 , C 4 F 8 and NF 3 are used. The resist mask 7 is removed by ashing with O 2 or a mixed gas of O 2 and N 2 , and at the same time, the deposit 8 on the side wall is also removed.

【0031】しかし、この方法では、図3を参照して、
TiN膜4の表面に、TiとFの化合物である発塵物9
が堆積する。
However, in this method, referring to FIG.
A dust 9 which is a compound of Ti and F is formed on the surface of the TiN film 4.
Accumulates.

【0032】図4は、添加ガスとしてCHF3を加えた
ときのガス比と発塵量との関係を示す(図中、黒丸が、
ガス比と発塵量と関係を示している)。添加するCHF
3のガス比が増加するほど、発塵量が増加し、その粒径
も大きくなっていることが認められた。この発塵9を残
して、下地のTiN膜4とドープト−ポリ−Si膜3を
エッチングすると、発塵物9がマスクとなって、ポリ−
Si膜3のエッチング残渣を生じさせ、歩留りが低下す
る。この発塵物9は、CHF3のガス比を、約3%以下
とすることにより、抑えることができる。下記に示すプ
ロセス条件を用いて、ダウンフロープラズマを用いて、
アッシング処理するのが好ましい。
FIG. 4 shows the relationship between the gas ratio and the amount of dust generated when CHF 3 is added as an additive gas.
The relationship between the gas ratio and the amount of dust is shown). CHF to be added
It was found that as the gas ratio of 3 increased, the amount of dust increased and the particle size also increased. When the underlying TiN film 4 and the doped poly-Si film 3 are etched while leaving the dust particles 9, the dust particles 9 serve as a mask to form the poly-Si film.
An etching residue of the Si film 3 is generated, and the yield decreases. The dust 9 can be suppressed by setting the gas ratio of CHF 3 to about 3% or less. Using the process conditions shown below, using down-flow plasma,
It is preferable to perform an ashing process.

【0033】ガス:O2/CHF3=2000sccm/
2sccm〜5sccm圧力=150Paμ波電力=1
000WCHF3が2sccm(0.1%)でも、レジ
ストマスク7と同時に、発塵物9を除去することができ
る。微量のFを含むガスを添加することにより、発塵は
抑えられ、レジストマスク7と堆積物8の除去を行なう
ことができる。ここで、アッシング中にN2が添加され
ていても、側壁の堆積物8が除去されることに、変わり
はない。
Gas: O 2 / CHF 3 = 2000 sccm /
2 sccm to 5 sccm pressure = 150 Pa μ wave power = 1
Even if the 000 WCHF 3 is 2 sccm (0.1%), the dust particles 9 can be removed simultaneously with the resist mask 7. By adding a gas containing a small amount of F, dust generation can be suppressed, and the resist mask 7 and the deposit 8 can be removed. Here, even if N 2 is added during ashing, the deposit 8 on the side wall is still removed.

【0034】同時に、微量のCl2(10%)を加えた
ときのガス比と発塵量との関係を、図4の白丸で示す。
アッシングガス中に、微量のCl2を添加することによ
り、CHF3の添加量を増加させても、発塵の増加を抑
えることができた。これは、Cl2により、TiがTi
Clx(x=2〜4)としてエッチングされるからであ
る。下地のTiN層4もエッチングされるが、この範囲
では、レジストマスク7のエッチングレジストが十分に
大きいため(>100倍)、十分に制御することができ
る。
At the same time, the relationship between the gas ratio and the amount of dust when a small amount of Cl 2 (10%) is added is shown by white circles in FIG.
By adding a small amount of Cl 2 to the ashing gas, even if the addition amount of CHF 3 was increased, it was possible to suppress an increase in dust generation. This is the Cl 2, Ti is Ti
This is because etching is performed as Cl x (x = 2 to 4). The underlying TiN layer 4 is also etched, but in this range, the etching resist of the resist mask 7 is sufficiently large (> 100 times), so that sufficient control can be performed.

【0035】これらの方法により、図5を参照して、タ
ングステン膜5の所望の形状のパターンを得ることがで
きる。
According to these methods, a pattern of a desired shape of tungsten film 5 can be obtained with reference to FIG.

【0036】図5と図6を参照して、その後、従来と同
様に、窒化シリコン膜6をマスクとして、TiN膜4/
ドープト−ポリ−Si膜3を、Cl2/O2ガスを用いた
ECRプラズマにより、ドライエッチングし、金属積層
配線を有する半導体装置を形成する。この方法によって
得られた半導体装置においては、TiN膜4の側壁面
は、W膜5の側壁面と面一になる。
Referring to FIGS. 5 and 6, thereafter, as in the conventional case, TiN film 4 /
The doped-poly-Si film 3 is dry-etched by ECR plasma using Cl 2 / O 2 gas to form a semiconductor device having a metal laminated wiring. In the semiconductor device obtained by this method, the side wall surface of the TiN film 4 is flush with the side wall surface of the W film 5.

【0037】W膜5の側壁面とTiN膜4の側壁面が面
一になっているので、従来のもの(図10)と異なり、
配線抵抗にばらつきはない。ひいては、歩留りが向上す
る。
Since the side wall surface of the W film 5 and the side wall surface of the TiN film 4 are flush, unlike the conventional one (FIG. 10),
There is no variation in wiring resistance. As a result, the yield is improved.

【0038】実施の形態2 実施の形態1は、発塵を抑制し、歩留りを向上させる技
術に関するものであるが、本実施の形態2は、アッシン
グ処理後のウエット処理方法を変更することで、生じた
発塵を除去することに関する。
Embodiment 2 Embodiment 1 relates to a technique for suppressing dust generation and improving the yield. In Embodiment 2, however, by changing the wet processing method after the ashing processing, It relates to removing the generated dust.

【0039】従来用いていたO2/N2ガスによるプラズ
マでは、側壁の堆積物が除去できずに、その後に、H2
SO4/H22とNH4OH/H22/H2O溶液による
ウエット処理が必要となっていた。しかし、CF4、C
HF3、CH22、C48、NF 3等のFを含むガスを
0.1%以上添加することにより、堆積物を除去するこ
とが可能であり、従来技術で用いられていたH2SO4
22とNH4OH/H2 2/H2O溶液による、ウエッ
ト処理は不要となる。
The conventionally used OTwo/ NTwoPlas with gas
In this case, the deposits on the side wall cannot be removed, and then HTwo
SOFour/ HTwoOTwoAnd NHFourOH / HTwoOTwo/ HTwoO solution
Wet treatment was required. However, CFFour, C
HFThree, CHTwoFTwo, CFourF8, NF ThreeGas containing F
By adding 0.1% or more, sediment can be removed.
Is possible, and H used in the prior art is used.TwoSOFour/
HTwoOTwoAnd NHFourOH / HTwoO Two/ HTwoO solution
This eliminates the need for a port process.

【0040】3%以上のCF4、CHF3、CH22、C
48、NF3等のFを含むガスを用いても、TiN表面
に、TiとFの化合物が形成されても、希フッ酸処理に
よって除去することができる。
3% or more of CF 4 , CHF 3 , CH 2 F 2 , C
Even if a gas containing F such as 4 F 8 or NF 3 is used, or a compound of Ti and F is formed on the TiN surface, it can be removed by dilute hydrofluoric acid treatment.

【0041】処理に用いる薬液は、純水により希釈され
たHF濃度=0.01〜4%のものを使用する。処理温
度は、室温(23℃)である。
The chemical used for the treatment has a HF concentration of 0.01 to 4% diluted with pure water. The processing temperature is room temperature (23 ° C.).

【0042】この希フッ酸処理を行なうことにより、化
合物中のTiが希フッ酸によりエッチングされると同時
に、下地のTiN膜もエッチングされ、リフトオフす
る。このとき、TiN膜は、希フッ酸により等方性エッ
チングされるため、サイドエッチングされるが、その量
は40Å以下であり、問題とならない。また、希フッ酸
処理によってアッシング時に生じた、TiN膜の表面の
酸化膜は、希フッ酸により除去されるため、その後のT
iN膜4/ドープト−ポリ−Si膜3のドライエッチン
グを制御よく行なうことができる。以上の方法で、シリ
コン窒化膜およびタングステン配線を加工し、その側壁
に堆積物がなく、表面に発塵のない、清浄表面を得るこ
とができる(図5)。その後、HBr/O2ガスを用い
たECRプラズマにより、TiN膜4/ドープト−ポリ
−Si膜3をドライエッチングする。エッチング条件
は、以下のとおりである。
By performing the diluted hydrofluoric acid treatment, Ti in the compound is etched by the diluted hydrofluoric acid, and at the same time, the underlying TiN film is also etched and lifted off. At this time, since the TiN film is isotropically etched by dilute hydrofluoric acid, it is side-etched, but the amount is 40 ° or less, which is not a problem. In addition, the oxide film on the surface of the TiN film, which is generated at the time of ashing by the diluted hydrofluoric acid treatment, is removed by the diluted hydrofluoric acid.
Dry etching of the iN film 4 / doped-poly-Si film 3 can be performed with good control. By processing the silicon nitride film and the tungsten wiring by the above-described method, it is possible to obtain a clean surface having no deposit on the side wall and no dust generation on the surface (FIG. 5). Thereafter, the TiN film 4 / doped poly-Si film 3 is dry-etched by ECR plasma using HBr / O 2 gas. The etching conditions are as follows.

【0043】ガス:HBr/O2=20〜200scc
m/2〜20sccm 圧力:2.0〜5.0Pa μ波電力:400〜1500W コイル電流1:14A コイル電流2:14A コイル電流3:3A 下部電極電力:20〜60W 下地のSiO2と選択比の高い(>30)エッチング条
件で、TiN膜4/ドープト−ポリ−Si膜3を選択エ
ッチングし、所望の積層金属配線を形成する(図6)。
Gas: HBr / O 2 = 20-200 scc
m / 2 to 20 sccm Pressure: 2.0 to 5.0 Pa Microwave power: 400 to 1500 W Coil current 1: 14 A Coil current 2: 14 A Coil current 3: 3 A Lower electrode power: 20 to 60 W Selectivity with underlying SiO 2 Under a high etching condition (> 30), the TiN film 4 / doped-poly-Si film 3 is selectively etched to form a desired laminated metal wiring (FIG. 6).

【0044】実施の形態3 TiとFの化合物による発塵は、タングステン配線膜5
のドライエッチング時にも生じる。タングステンのエッ
チング時のオーバーエッチング中に、下地のTiN膜4
がエッチングされ、エッチングガス中に含まれるCF4
等の化合物を形成するからである。ICPプラズマを用
いたときのタングステンのエッチング条件を以下に示
す。
Embodiment 3 Dust generated by a compound of Ti and F is generated by the tungsten wiring film 5.
Also occurs during dry etching. During over-etching at the time of etching tungsten, the underlying TiN film 4
Is etched, and CF 4 contained in the etching gas is removed.
This is because such a compound is formed. Tungsten etching conditions when ICP plasma is used are shown below.

【0045】ガス:SF6/CF4=30〜500scc
m/5〜100sccm 圧力:2〜50mTorr 上部コイル電力:400〜2000W 下部電極電力:20〜150W エッチング形状を制御するために、添加ガスとして、C
4のほかに、CHF3、CH22、NF3も用いられ
る。このとき、必ずしも、CF4のガス比が4%以上
で、発塵するわけではない。ダウンフローのプラズマと
異なり、衝突するイオンにより、ポリマーが形成されに
くいためである。
Gas: SF 6 / CF 4 = 30 to 500 scc
m / 5 to 100 sccm Pressure: 2 to 50 mTorr Upper coil power: 400 to 2000 W Lower electrode power: 20 to 150 W To control the etching shape, C was added as an additive gas.
In addition to F 4, CHF 3, CH 2 F 2, NF 3 is also used. At this time, dust is not necessarily generated when the gas ratio of CF 4 is 4% or more. This is because unlike a downflow plasma, a polymer is hardly formed by colliding ions.

【0046】エッチング中のウェハの保持する電極に印
加するRF電力を低下させると、発塵を起こしやすく、
CF4の流量比を50%とすると、下部電力のRF電力
が100W以下になると発塵し、CF4の流量比が20
%になると、下部電極のRF電力が50W以下になる場
合、発塵しやすくなる。RF電力を増加させると、レジ
スト選択比の低下やテーパ形状になりやすいといったデ
メリットがあるため、制御性をよくするために、5〜1
00sccmのCl2を添加する。
When the RF power applied to the electrode held by the wafer being etched is reduced, dust is likely to occur,
Assuming that the flow ratio of CF 4 is 50%, dust is generated when the RF power of the lower power becomes 100 W or less, and the flow ratio of CF 4 becomes 20%.
%, When the RF power of the lower electrode becomes 50 W or less, dust is easily generated. Increasing the RF power has disadvantages such as a decrease in the resist selectivity and a tendency to form a tapered shape.
Add 00 sccm of Cl 2 .

【0047】Cl2の添加量を増加させるほど、下地の
TiN膜の削れ量は増加するため、下地の膜厚に依存さ
せて、Cl2の添加量を設定する。Cl2を添加したSF
6/CF4/Cl2にて、タングステン膜をエッチングす
ることにより、RF電力を下げても、発塵を抑制させる
ことができ、エッチングプロセスの制御範囲を広くする
ことができる。
As the amount of Cl 2 added increases, the shaving amount of the underlying TiN film increases. Therefore, the amount of Cl 2 added is set depending on the thickness of the underlying layer. SF with Cl 2 added
By etching the tungsten film with 6 / CF 4 / Cl 2 , dust generation can be suppressed even if the RF power is reduced, and the control range of the etching process can be widened.

【0048】また、発塵は、タングステンのオーバーエ
ッチング中に生じるため、オーバーエッチングに限定し
てもよい。エッチング時に消費されるF発光をモニタす
ることによって、その発光の変動から、タングステンエ
ッチングの終点を判定することができ、オーバーエッチ
ングのみでも、エッチングガスを変化させることができ
る。
Further, since dust is generated during the over-etching of tungsten, it may be limited to the over-etching. By monitoring the F emission consumed during the etching, the end point of the tungsten etching can be determined from the variation of the emission, and the etching gas can be changed only by over-etching.

【0049】そこで、少なくとも、タングステンエッチ
ングのオーバーエッチング時に、CF4のガス比を低下
させる。もしくは、タングステンのオーバーエッチング
時に、Cl2を添加して、TiとFの化合物の発生を防
ぎ、図2の形状を得ることができる。その後、図3、図
5、図6の工程を経由することにより、配線抵抗のばら
つきのない、金属積層配線を有する半導体装置が得られ
る。
Therefore, at least at the time of over-etching of tungsten etching, the gas ratio of CF 4 is reduced. Alternatively, at the time of over-etching of tungsten, Cl 2 is added to prevent generation of a compound of Ti and F, and the shape shown in FIG. 2 can be obtained. Thereafter, through the steps of FIGS. 3, 5, and 6, a semiconductor device having a metal laminated wiring without variation in wiring resistance can be obtained.

【0050】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

【0051】[0051]

【発明の効果】請求項1に係る金属積層配線を有する半
導体装置の製造方法においては、レジストマスクを、F
を含むガスを添加したO2アッシングガスのプラズマを
用いて、アッシング除去するので、条件を選ぶことによ
り、下層金属膜の表面に、TiとFの化合物からなる発
塵物を堆積させずに、レジストマスクと側壁の堆積物を
除去することができるという効果を奏する。
According to the method of manufacturing a semiconductor device having the metal laminated wiring according to the first aspect, the resist mask is formed by using F
Using a plasma of O 2 ashing gas added a gas containing, since the ashing, by selecting the conditions, the surface of the lower metal film, without depositing the dust composed of compounds of Ti and F, There is an effect that the deposit on the resist mask and the side wall can be removed.

【0052】請求項2に係る金属積層配線を有する半導
体装置の製造方法においては、下層金属膜の表面の上に
発塵が堆積しないので、後の工程において、ポリSiの
エッチング残渣を生じさせない。
In the method of manufacturing a semiconductor device having the metal laminated wiring according to the second aspect, since dust is not deposited on the surface of the lower metal film, no etching residue of poly-Si is generated in a later step.

【0053】請求項3に係る金属積層配線を有する半導
体装置の製造方法においては、Fを含むガスの濃度が
0.25%以下にされているので、下層金属膜の表面の
上に、TiとFの化合物からなる発塵が堆積しない。
In the method for manufacturing a semiconductor device having the metal laminated wiring according to the third aspect, the concentration of the gas containing F is set to 0.25% or less, so that Ti and No dust composed of the compound of F accumulates.

【0054】請求項4に係る金属積層配線を有する半導
体装置の製造方法においては、O2アッシングガスにC
2が添加されているので、Fを含むガスの濃度が増加
しても、発塵を抑えることができる。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device having a metal laminated wiring, the O 2 ashing gas may contain C
Since l 2 is added, dust generation can be suppressed even when the concentration of the gas containing F increases.

【0055】請求項5に係る金属積層配線を有する半導
体装置の製造方法においては、下層金属膜の表面に、T
iとFの化合物が形成されても、希フッ酸処理によって
除去することができる。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device having the metal laminated wiring, the surface of the lower metal film is
Even if a compound of i and F is formed, it can be removed by dilute hydrofluoric acid treatment.

【0056】請求項6に係る金属積層配線を有する半導
体装置の製造方法においては、金属膜のオーバーエッチ
ング時に、CF含むガス中のCFxのガス比を低下させ
るので、上層金属膜のオーバーエッチング時に、下層金
属膜の表面に、TiとFの化合物からなる発塵を発生さ
せない。
[0056] In the method of manufacturing a semiconductor device having a metal laminated wiring according to claim 6, when over-etching of the metal film, so reducing the gas ratio of CF x in a gas containing CF, when over-etching of the upper-layer metallic film In addition, dust generated from a compound of Ti and F is not generated on the surface of the lower metal film.

【0057】請求項7に係る金属積層配線を有する半導
体装置の製造方法においては、上層金属膜のオーバーエ
ッチング時に、Cl2を添加するので、下層金属膜の表
面に、TiとFの化合物からなる発塵の発生を防ぐこと
ができる。
In the method of manufacturing a semiconductor device having a metal laminated wiring according to claim 7, Cl 2 is added at the time of overetching the upper metal film, so that the surface of the lower metal film is made of a compound of Ti and F. Generation of dust can be prevented.

【0058】請求項8に係る金属積層配線を有する半導
体装置によれば、下層金属配線層の側壁面は、上層金属
配線層の側壁面と面一にされているので、配線抵抗がば
らつかなくなり、ひいては、歩留りが向上するという効
果を奏する。
According to the semiconductor device having the metal laminated wiring according to the eighth aspect, the side wall surface of the lower metal wiring layer is flush with the side wall surface of the upper metal wiring layer. Thus, the yield is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1に係る半導体装置の製造方法の
順序の第1の工程における半導体装置の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor device in a first step in a sequence of a method of manufacturing a semiconductor device according to a first embodiment.

【図2】 実施の形態1に係る半導体装置の製造方法の
順序の第2の工程における半導体装置の断面図である。
FIG. 2 is a cross-sectional view of the semiconductor device in a second step in the order of the method of manufacturing the semiconductor device according to the first embodiment;

【図3】 実施の形態1に係る半導体装置の製造方法の
順序の第3の工程における半導体装置の断面図である。
FIG. 3 is a cross-sectional view of the semiconductor device in a third step in the order of the method of manufacturing the semiconductor device according to the first embodiment;

【図4】 O2/CHF3のガス比と異物との関係を示す
図である。
FIG. 4 is a diagram showing a relationship between a gas ratio of O 2 / CHF 3 and foreign matter.

【図5】 実施の形態1に係る半導体装置の製造方法の
順序の第4の工程における半導体装置の断面図である。
FIG. 5 is a sectional view of the semiconductor device in a fourth step in the order of the method of manufacturing the semiconductor device according to the first embodiment;

【図6】 実施の形態1に係る半導体装置の製造方法の
順序の第5の工程における半導体装置の断面図である。
FIG. 6 is a sectional view of the semiconductor device in a fifth step in the sequence of the method for manufacturing the semiconductor device according to the first embodiment;

【図7】 従来の半導体装置の製造方法の順序の第1の
工程における半導体装置の断面図である。
FIG. 7 is a cross-sectional view of a semiconductor device in a first step in a sequence of a conventional method of manufacturing a semiconductor device.

【図8】 従来の半導体装置の製造方法の順序の第2の
工程における半導体装置の断面図である。
FIG. 8 is a cross-sectional view of a semiconductor device in a second step in the sequence of the conventional method of manufacturing a semiconductor device.

【図9】 従来の半導体装置の製造方法の順序の第3の
工程における半導体装置の断面図である。
FIG. 9 is a cross-sectional view of a semiconductor device in a third step in the sequence of the conventional method of manufacturing a semiconductor device.

【図10】 従来の半導体装置の製造方法の順序の第4
の工程における半導体装置の断面図である。
FIG. 10 shows a fourth example of the sequence of the conventional method for manufacturing a semiconductor device.
13 is a cross-sectional view of the semiconductor device in a step of FIG.

【図11】 従来の半導体装置の製造方法の順序の第5
の工程における半導体装置の断面図である。
FIG. 11 shows a fifth example of the sequence of the conventional method of manufacturing a semiconductor device.
13 is a cross-sectional view of the semiconductor device in a step of FIG.

【符号の説明】[Explanation of symbols]

1 基板、2 SiO2膜、3 ドープト−ポリ−Si
膜、4 TiN膜、5W膜、6 SiN膜。
1 substrate, 2 SiO 2 film, 3 doped poly-Si
Film, 4 TiN film, 5 W film, 6 SiN film.

フロントページの続き Fターム(参考) 4M104 BB01 BB18 BB30 DD65 EE17 FF13 FF16 HH20 5F004 AA13 BA14 BA20 BB14 BD01 DA00 DA01 DA04 DA15 DA16 DA17 DA18 DA23 DA25 DA26 DA30 DB03 DB07 DB08 DB10 DB26 EA07 EA13 EA28 EB02 5F033 HH04 HH19 HH33 MM05 MM08 MM13 QQ13 QQ15 QQ19 RR04 RR06 XX00 XX21 Continued on the front page F-term (reference) 4M104 BB01 BB18 BB30 DD65 EE17 FF13 FF16 HH20 5F004 AA13 BA14 BA20 BB14 BD01 DA00 DA01 DA04 DA15 DA16 DA17 DA18 DA23 DA25 DA26 DA30 DB03 DB07 DB08 DB10 DB26 EA07 EA13 H03 MM03 EB03 5H04 MM13 QQ13 QQ15 QQ19 RR04 RR06 XX00 XX21

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 Tiを含む下層金属膜および、その上に
形成されたWを含む上層金属膜が設けられた基板を準備
する工程と、 前記上層金属膜の上に、配線形状のパターンを有するレ
ジストマスクを形成する工程と、 前記レジストマスクを用いて、前記上層金属膜をドライ
エッチングし、それによって、前記上層金属膜を配線形
状に加工するとともに、前記下層金属膜の表面の一部を
露出させる工程と、 前記レジストマスクを、Fを含むガスを添加したO2
ッシングガスのプラズマを用いて、アッシング除去する
工程と、 前記下層金属膜を、配線形状にパターニングする工程
と、を備えた、金属積層配線を有する半導体装置の製造
方法。
A step of preparing a substrate provided with a lower metal film containing Ti and an upper metal film containing W formed thereon; and having a wiring-shaped pattern on the upper metal film. Forming a resist mask, using the resist mask, dry-etching the upper metal film, thereby processing the upper metal film into a wiring shape and exposing a part of the surface of the lower metal film. Performing ashing, using a plasma of an O 2 ashing gas to which a gas containing F is added, and a step of patterning the lower metal film into a wiring shape. A method for manufacturing a semiconductor device having a metal laminated wiring.
【請求項2】 前記Fを含むガスの濃度は、前記下層金
属膜の表面の上に、TiとFの化合物からなる発塵が堆
積しないように選ばれている、請求項1に記載の金属積
層配線を有する半導体装置の製造方法。
2. The metal according to claim 1, wherein the concentration of the gas containing F is selected so that dust formed of a compound of Ti and F does not deposit on the surface of the lower metal film. A method for manufacturing a semiconductor device having stacked wiring.
【請求項3】 前記O2アッシングガスのプラズマ中
の、前記Fを含むガスの濃度は、0.25%以下にされ
ている、請求項1に記載の金属積層配線を有する半導体
装置の製造方法。
3. The method according to claim 1, wherein the concentration of the gas containing F in the plasma of the O 2 ashing gas is set to 0.25% or less. .
【請求項4】 前記O2アッシングガスのプラズマ中
の、前記Fを含むガスの濃度は、0.1%以上にされて
おり、 前記O2アッシングガスにはCl2が添加されている、請
求項1に記載の金属積層配線を有する半導体装置の製造
方法。
4. The concentration of the gas containing F in the plasma of the O 2 ashing gas is set to 0.1% or more, and Cl 2 is added to the O 2 ashing gas. Item 2. A method for manufacturing a semiconductor device having the metal laminated wiring according to Item 1.
【請求項5】 前記O2アッシングガスのプラズマ中
の、前記Fを含むガスの濃度を3%以上にして、前記レ
ジストマスクのアッシング除去を行ない、 その後、露出した前記下層金属膜の表面の一部を希フッ
酸で処理する、請求項1に記載の金属積層配線を有する
半導体装置の製造方法。
5. The method of claim 2 , wherein the concentration of the gas containing F in the plasma of the O 2 ashing gas is set to 3% or more, and the ashing of the resist mask is removed. 2. The method according to claim 1, wherein the portion is treated with diluted hydrofluoric acid.
【請求項6】 前記上層金属膜を、CFxを含むガスを
用いて、前記ドライエッチングを行ない、該上層金属膜
のオーバーエッチング時に、前記CFxを含むガスの前
記CFxのガス比を低下させる、請求項1に記載の金属
積層配線を有する半導体装置の製造方法。
The method according to claim 6, wherein the upper-layer metallic film, using a gas containing CF x, perform the dry etching, when over-etching of the upper layer metal film, lowering the gas ratio of the CF x gas containing the CF x A method of manufacturing a semiconductor device having a metal laminated wiring according to claim 1.
【請求項7】 前記上層金属膜を、CFxを含むガスを
用いて、前記ドライエッチングを行ない、該上層金属膜
のオーバーエッチング時に、Cl2を添加する、請求項
1に記載の金属積層配線を有する半導体装置の製造方
法。
7. The metal-laminated wiring according to claim 1, wherein the upper metal film is subjected to the dry etching using a gas containing CF x , and Cl 2 is added when the upper metal film is over-etched. A method for manufacturing a semiconductor device having:
【請求項8】 基板と、 前記基板の上に設けられた、Tiを含む下層金属配線層
と、その上に形成されたWを含む上層金属配線層と、を
備え、 前記下層金属配線層の側壁面は、前記上層金属配線層の
側壁面と面一にされている、金属積層配線を有する半導
体装置。
8. A substrate, comprising: a lower metal wiring layer including Ti, provided on the substrate; and an upper metal wiring layer including W formed thereon; A semiconductor device having a metal laminated wiring, wherein a side wall surface is flush with a side wall surface of the upper metal wiring layer.
JP11118139A 1999-04-26 1999-04-26 Semiconductor device having metal laminated wiring and manufacture thereof Withdrawn JP2000311885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11118139A JP2000311885A (en) 1999-04-26 1999-04-26 Semiconductor device having metal laminated wiring and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11118139A JP2000311885A (en) 1999-04-26 1999-04-26 Semiconductor device having metal laminated wiring and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000311885A true JP2000311885A (en) 2000-11-07

Family

ID=14729038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11118139A Withdrawn JP2000311885A (en) 1999-04-26 1999-04-26 Semiconductor device having metal laminated wiring and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000311885A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955926B1 (en) 2003-06-27 2010-05-03 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
JP2012033891A (en) * 2010-07-09 2012-02-16 Tokyo Electron Ltd Plasma processing method and semiconductor device manufacturing method
WO2022266409A1 (en) * 2021-06-17 2022-12-22 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955926B1 (en) 2003-06-27 2010-05-03 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
JP2012033891A (en) * 2010-07-09 2012-02-16 Tokyo Electron Ltd Plasma processing method and semiconductor device manufacturing method
WO2022266409A1 (en) * 2021-06-17 2022-12-22 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction
US11626410B2 (en) 2021-06-17 2023-04-11 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction
US11637107B2 (en) 2021-06-17 2023-04-25 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction

Similar Documents

Publication Publication Date Title
US6177353B1 (en) Metallization etching techniques for reducing post-etch corrosion of metal lines
US6939806B2 (en) Etching memory
JP2000311899A (en) Manufacture of semiconductor device
US20080160771A1 (en) Etching method using hard mask in semiconductor device
JP2891952B2 (en) Method for manufacturing semiconductor device
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
JP3891087B2 (en) Polysilicon etching method
JP2000311885A (en) Semiconductor device having metal laminated wiring and manufacture thereof
JP4408830B2 (en) Manufacturing method of semiconductor device
US6452277B1 (en) Semiconductor device and manufacturing method thereof
JP3941629B2 (en) Etching method of metal wiring
JP2005136097A (en) Method of manufacturing semiconductor device
JP3565132B2 (en) Dry etching process and method for manufacturing semiconductor device using the same
JPH1197428A (en) Method for dry etching metal wiring
JP4641573B2 (en) Dry etching method
JP2003298049A (en) Manufacturing method for semiconductor device
JPH06151390A (en) Post-treatment method of dry etching
JPH08339987A (en) Wiring forming method
JPH09270420A (en) Manufacture of semiconductor device
JP3541329B2 (en) Dry etching method
JP2708019B2 (en) Contact hole formation method
JP2006086295A (en) Method for manufacturing semiconductor device
JPH09260346A (en) Semiconductor device manufacturing method
JPH05267246A (en) Manufacture of semiconductor device
JP2556373B2 (en) Dry etching method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704