JP2000311830A - Layered capacitor - Google Patents

Layered capacitor

Info

Publication number
JP2000311830A
JP2000311830A JP11121043A JP12104399A JP2000311830A JP 2000311830 A JP2000311830 A JP 2000311830A JP 11121043 A JP11121043 A JP 11121043A JP 12104399 A JP12104399 A JP 12104399A JP 2000311830 A JP2000311830 A JP 2000311830A
Authority
JP
Japan
Prior art keywords
narrow
internal electrode
internal
internal electrodes
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11121043A
Other languages
Japanese (ja)
Other versions
JP3528675B2 (en
Inventor
Hiroyuki Matsumoto
宏之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12104399A priority Critical patent/JP3528675B2/en
Publication of JP2000311830A publication Critical patent/JP2000311830A/en
Application granted granted Critical
Publication of JP3528675B2 publication Critical patent/JP3528675B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a layered capacitor which realizes small capacitance, without reducing the number of inner electrodes and does not cause increase in equivalent series resistance. SOLUTION: First and second inner electrodes 3, 4, formed along a first interface 12 between a plurality of dielectric layers 2 provided to a capacitor body 7 and third and fourth inner electrodes 5, 6, are formed along a second interface 13. Fine tip parts 14, to 17 are formed in the first to fourth inner electrodes 3 to 6, respectively, and electrostatic capacity is formed by counterposing of the fine tip parts 14 to 17.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、積層コンデンサ
に関するもので、特に、比較的小さい静電容量を与える
のに適した構造を有する積層コンデンサに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer capacitor, and more particularly to a multilayer capacitor having a structure suitable for providing a relatively small capacitance.

【0002】[0002]

【従来の技術】一般に、積層セラミックコンデンサのよ
うな積層コンデンサは、小型でありながら大きな静電容
量を取得できるという利点を有しているが、比較的小さ
い静電容量を与えるためのコンデンサについても、積層
コンデンサが適用されることがある。そして、このよう
な低容量の積層コンデンサにあっても、高容量の積層コ
ンデンサと共通した取扱い技術を適用できるようにする
ため、高容量の積層コンデンサと実質的に同じ外形寸法
を有するようにされることが好ましい。
2. Description of the Related Art Generally, a multilayer capacitor such as a multilayer ceramic capacitor has an advantage that a large capacitance can be obtained while being small, but a capacitor for providing a relatively small capacitance is also required. In some cases, a multilayer capacitor is applied. Even in such a low-capacitance multilayer capacitor, in order to be able to apply the same handling technology as that of the high-capacity multilayer capacitor, it is made to have substantially the same outer dimensions as the high-capacity multilayer capacitor. Preferably.

【0003】積層コンデンサにおいて、取得静電容量を
小さくするには、種々の方法が考えられるが、代表的に
は、内部電極の数を少なくすること、内部電極の対向面
積を小さくするように内部電極の幅方向寸法を短くした
り長手方向寸法を短くしたりすること、あるいは、内部
電極間の誘電体層の厚みを厚くすることが考えられる。
[0003] In a multilayer capacitor, various methods can be considered to reduce the obtained capacitance. Typically, the number of internal electrodes is reduced, and the internal area is reduced so as to reduce the facing area of the internal electrodes. It is conceivable to reduce the width dimension or the longitudinal dimension of the electrode, or to increase the thickness of the dielectric layer between the internal electrodes.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、積層コ
ンデンサにおいて、取得静電容量を小さくするための上
述した方法には、それぞれ、以下のような問題がある。
However, the above-mentioned methods for reducing the obtained capacitance in the multilayer capacitor have the following problems.

【0005】まず、内部電極の数を少なくすると、内部
電極自身の切断や外部電極との接続不良といった欠陥が
たとえ1つの内部電極においてのみ生じた場合であって
も、取得静電容量が大幅に低下してしまう、言い換える
と、取得静電容量の低下率あるいは変動率が高くなって
しまう。たとえば2つの内部電極しか備えない構成を採
用すると、単に1つの内部電極に関して欠陥が生じただ
けで、取得静電容量は実質的に0になってしまう。この
ことから、低容量の積層コンデンサを設計しようとする
際、内部電極の数を少なくするといった方法を採用する
ことは必ずしも適当ではない。
First, when the number of internal electrodes is reduced, the acquired capacitance is greatly increased even when defects such as disconnection of the internal electrodes themselves and poor connection with the external electrodes occur only in one internal electrode. In other words, the rate of change or the rate of change of the acquired capacitance increases. For example, when a configuration having only two internal electrodes is adopted, the acquired capacitance becomes substantially zero simply because a defect occurs in only one internal electrode. For this reason, when designing a low-capacitance multilayer capacitor, it is not always appropriate to adopt a method of reducing the number of internal electrodes.

【0006】次に、対をなす内部電極の対向面積を小さ
くするため、各内部電極の幅方向寸法を小さくすると、
内部電極の電気抵抗が大きくなり、積層コンデンサの等
価直列抵抗増大の原因となる。また、複数の内部電極の
重なり状態において、対をなす内部電極間で幅方向の位
置ずれが生じると、取得静電容量が変動するが、各内部
電極の幅方向寸法が小さい場合には、この変動率が高く
なってしまう。
Next, in order to reduce the opposing area of the pair of internal electrodes, the width dimension of each internal electrode is reduced.
The electrical resistance of the internal electrodes increases, causing an increase in the equivalent series resistance of the multilayer capacitor. In addition, in the overlapping state of the plurality of internal electrodes, when a displacement in the width direction occurs between the pair of internal electrodes, the acquired capacitance fluctuates. The fluctuation rate increases.

【0007】次に、上述したような各内部電極の幅方向
寸法を小さくした場合の問題を解決しながら、内部電極
の対向面積を小さくするため、対をなす内部電極のそれ
ぞれの長手方向での重なりを少なくすると、複数の内部
電極の重なり状態において、内部電極間で長手方向の位
置ずれが生じた場合の取得静電容量の変動率が大きくな
ってしまう。
Next, in order to reduce the facing area of the internal electrodes while reducing the width of the internal electrodes in the width direction as described above, the pair of internal electrodes in the longitudinal direction are reduced. When the overlap is reduced, the fluctuation rate of the acquired capacitance when the positional displacement in the longitudinal direction occurs between the internal electrodes in the overlapping state of the plurality of internal electrodes increases.

【0008】次に、互いに対向する内部電極間の誘電体
層の厚みを厚くすると、単純には、積層コンデンサの厚
み方向寸法の増大を招くことになるが、積層コンデンサ
の外形寸法についての規格の問題から、積層コンデンサ
の厚み方向寸法を誘電体層の厚みの増大に応じて大きく
することができないことが多い。そのため、内部電極の
数を少なくしなければならないが、この場合には、前述
した内部電極の数を少なくした場合に遭遇したような問
題に遭遇する。
Next, when the thickness of the dielectric layer between the internal electrodes facing each other is increased, the dimension of the multilayer capacitor in the thickness direction is simply increased. Due to a problem, the dimension in the thickness direction of the multilayer capacitor cannot often be increased with an increase in the thickness of the dielectric layer. Therefore, the number of internal electrodes must be reduced, but in this case, a problem similar to that encountered when the number of internal electrodes is reduced is encountered.

【0009】そこで、この発明の目的は、低容量の積層
コンデンサを設計しようとする際に遭遇する上述のよう
な問題を解決しようとすることである。
An object of the present invention is to solve the above-described problems encountered when designing a low-capacitance multilayer capacitor.

【0010】[0010]

【課題を解決するための手段】この発明は、積層された
複数の誘電体層および複数の誘電体層間の複数の界面に
沿ってそれぞれ形成される複数の内部電極を含む、コン
デンサ本体と、このコンデンサ本体の相対向する第1お
よび第2の端面上にそれぞれ形成される、第1および第
2の外部電極とを備える、積層コンデンサに向けられる
ものであって、上述した技術的課題を解決するため、次
のような構成を備えることを特徴としている。
SUMMARY OF THE INVENTION The present invention provides a capacitor body including a plurality of stacked dielectric layers and a plurality of internal electrodes formed along a plurality of interfaces between the plurality of dielectric layers, respectively. The present invention is directed to a multilayer capacitor including first and second external electrodes formed on opposing first and second end surfaces of a capacitor body, and solves the above-mentioned technical problem. Therefore, it is characterized by having the following configuration.

【0011】すなわち、この発明に係る積層コンデンサ
において、内部電極は、誘電体層間の第1の界面に沿っ
てそれぞれ形成されながら、第1の外部電極に電気的に
接続される第1の内部電極および第2の外部電極に電気
的に接続される第2の内部電極、ならびに、誘電体層間
の第2の界面に沿ってそれぞれ形成されながら、第1の
外部電極に電気的に接続される第3の内部電極および第
2の外部電極に電気的に接続される第4の内部電極を備
えている。
That is, in the multilayer capacitor according to the present invention, the internal electrodes are formed along the first interfaces between the dielectric layers, and are electrically connected to the first external electrodes. And a second internal electrode electrically connected to the second external electrode, and a second internal electrode electrically connected to the first external electrode while being formed along the second interface between the dielectric layers. A third internal electrode and a fourth internal electrode electrically connected to the second external electrode.

【0012】また、第1ないし第4の内部電極は、それ
ぞれ、細幅先端部を有し、コンデンサ本体の第1および
第2の端面間を結ぶ方向とは直交する方向において、第
1の内部電極の細幅先端部と第2の内部電極の細幅先端
部とが隣り合い、かつ、第3の内部電極の細幅先端部と
第4の内部電極の細幅先端部とが隣り合うようにされ
る。
Each of the first to fourth internal electrodes has a narrow end portion, and the first internal electrode is formed in a direction orthogonal to a direction connecting the first and second end faces of the capacitor body. The narrow tip of the electrode and the narrow tip of the second internal electrode are adjacent to each other, and the narrow tip of the third internal electrode and the narrow tip of the fourth internal electrode are adjacent to each other. To be.

【0013】そして、第1および第2の界面間の誘電体
層を介して、第1の内部電極の細幅先端部と第4の内部
電極の細幅先端部とが互いに対向し、かつ、第2の内部
電極の細幅先端部と第3の内部電極の細幅先端部とが互
いに対向するようにされる。
The narrow tip of the first internal electrode and the narrow tip of the fourth internal electrode face each other via a dielectric layer between the first and second interfaces, and The narrow tip of the second internal electrode and the narrow tip of the third internal electrode are opposed to each other.

【0014】この発明に係る積層コンデンサにおいて、
第1および第2の内部電極と第3および第4の内部電極
との間でコンデンサ本体の第1および第2の端面間を結
ぶ方向への位置ずれが生じることによって、第1の内部
電極の細幅先端部と第4の内部電極の細幅先端部とが互
いに対向する面積が増加または減少することがあるが、
このように第1の内部電極と第4の内部電極との対向面
積が増加または減少するとき、それぞれ、第2の内部電
極の細幅先端部と第3の内部電極の細幅先端部とが互い
に対向する面積が減少または増加するようにされている
ことが好ましい。
In the multilayer capacitor according to the present invention,
A displacement in the direction connecting the first and second end faces of the capacitor body occurs between the first and second internal electrodes and the third and fourth internal electrodes. Although the area where the narrow end portion and the narrow end portion of the fourth internal electrode face each other may increase or decrease,
When the facing area between the first internal electrode and the fourth internal electrode increases or decreases in this way, the narrow distal end of the second internal electrode and the narrow distal end of the third internal electrode respectively become Preferably, the areas facing each other are reduced or increased.

【0015】上述した好ましい実施態様において、第1
および第2の内部電極と第3および第4の内部電極との
間でコンデンサ本体の第1および第2の端面間を結ぶ方
向への位置ずれが生じても、第1の内部電極の細幅先端
部と第4の内部電極の細幅先端部とが互いに対向する面
積と第2の内部電極の細幅先端部と第3の内部電極の細
幅先端部とが互いに対向する面積との合計が、実質的に
一定となるようにされていることがより好ましい。
In the preferred embodiment described above, the first
And even if there is a displacement between the second internal electrode and the third and fourth internal electrodes in the direction connecting the first and second end faces of the capacitor body, the narrow width of the first internal electrode The sum of the area where the tip and the narrow tip of the fourth internal electrode face each other, and the area where the narrow tip of the second internal electrode and the narrow tip of the third internal electrode face each other Is more preferably set to be substantially constant.

【0016】上述したより好ましい実施態様は、たとえ
ば、次のように実現することができる。すなわち、第1
ないし第4の内部電極の各細幅先端部は、それぞれ、一
定の幅方向寸法をもって延びるようにする。そして、第
1の内部電極の細幅先端部と第4の内部電極の細幅先端
部とが互いに対向する領域の幅方向寸法と第2の内部電
極の細幅先端部と第3の内部電極の細幅先端部とが互い
に対向する領域の幅方向寸法とは、互いに実質的に等し
くなるようにする。
The more preferred embodiment described above can be realized, for example, as follows. That is, the first
Each of the narrow end portions of the fourth to fourth internal electrodes extends with a certain dimension in the width direction. Then, the width direction dimension of the region where the narrow end portion of the first internal electrode and the narrow end portion of the fourth internal electrode face each other, the narrow end portion of the second internal electrode, and the third internal electrode The widthwise dimensions of the region where the narrow width end portions oppose each other are made substantially equal to each other.

【0017】また、この発明において、好ましくは、第
1および第2の内部電極と第3および第4の内部電極と
の間でコンデンサ本体の第1および第2の端面間を結ぶ
方向とは直交する方向への位置ずれが生じても、第1の
内部電極の細幅先端部と第4の内部電極の細幅先端部と
が互いに対向する面積および第2の内部電極の細幅先端
部と第3の内部電極の細幅先端部とが互いに対向する面
積が、それぞれ、実質的に一定に保たれるようにされ
る。
In the present invention, preferably, the direction connecting the first and second end faces of the capacitor body between the first and second internal electrodes and the third and fourth internal electrodes is orthogonal to the present invention. Even if the position shifts in the direction in which the narrow inner end of the first internal electrode and the narrow inner end of the fourth internal electrode are opposed to each other and the narrow inner end of the second internal electrode, The areas where the narrow inner ends of the third internal electrodes face each other are each kept substantially constant.

【0018】上述した好ましい実施態様は、たとえば、
次のように実現することができる。すなわち、第1およ
び第4の内部電極の各細幅先端部の一方は他方より大き
い幅方向寸法を有し、かつ、第2および第3の内部電極
の各細幅先端部の一方は他方より大きい幅方向寸法を有
するように構成される。
The preferred embodiment described above, for example,
It can be realized as follows. That is, one of the narrow tip portions of the first and fourth internal electrodes has a larger width dimension than the other, and one of the narrow tip portions of the second and third internal electrodes has a smaller width than the other. It is configured to have a large width dimension.

【0019】また、この発明における前述した好ましい
実施態様、すなわち、第1ないし第4の内部電極の間で
第1および第2の端面間を結ぶ方向への位置ずれが生じ
ることによって、第1および第4の内部電極の各細幅先
端部の対向面積が増加または減少するとき、それぞれ、
第2および第3の内部電極の各細幅先端部の対向面積が
減少または増加するようにされている実施態様は、次の
ようにして実現することもできる。
Further, the above-described preferred embodiment of the present invention, that is, the first and fourth internal electrodes are displaced in the direction connecting the first and second end faces, whereby the first and fourth internal electrodes are displaced. When the facing area of each narrow end of the fourth internal electrode increases or decreases,
The embodiment in which the facing area of each narrow end of the second and third internal electrodes is reduced or increased can also be realized as follows.

【0020】すなわち、第1および第2の内部電極の各
細幅先端部の間の境界領域は、コンデンサ本体の第1お
よび第2の端面間を結ぶ方向とこれに直交する方向との
中間の方向に延び、かつ、第3および第4の内部電極の
各細幅先端部の間の境界領域は、コンデンサ本体の第1
および第2の端面間を結ぶ中心線に関して第1および第
2の内部電極の各細幅先端部の間の境界領域の延びる方
向とは対称の方向に延びるようにされる。
That is, the boundary region between the narrow end portions of the first and second internal electrodes is located at an intermediate position between the direction connecting the first and second end faces of the capacitor body and the direction orthogonal thereto. Direction, and the boundary area between each narrow tip of the third and fourth internal electrodes is defined by a first region of the capacitor body.
With respect to a center line connecting between the first and second inner surfaces, the first and second inner electrodes extend in a direction symmetric to a direction in which a boundary region between the narrow end portions extends.

【0021】[0021]

【発明の実施の形態】図1および図2は、この発明の第
1の実施形態による積層コンデンサ1を示している。
1 and 2 show a multilayer capacitor 1 according to a first embodiment of the present invention.

【0022】積層コンデンサ1は、積層された複数の誘
電体層2およびこれら誘電体層2間の複数の界面に沿っ
てそれぞれ形成される複数の内部電極3〜6を含む、コ
ンデンサ本体7と、コンデンサ本体7の相対向する第1
および第2の端面8および9上にそれぞれ形成される、
第1および第2の外部電極10および11とを備えてい
る。
The multilayer capacitor 1 includes a capacitor body 7 including a plurality of stacked dielectric layers 2 and a plurality of internal electrodes 3 to 6 formed along a plurality of interfaces between the dielectric layers 2, respectively. The first opposing capacitor body 7
And formed on the second end faces 8 and 9, respectively.
First and second external electrodes 10 and 11 are provided.

【0023】図1は、積層コンデンサ1の内部構造を示
すもので、特に、(a)は誘電体層2間の第1の界面1
2に沿う断面を示し、(b)は第1の界面12とは異な
る第2の界面13に沿う断面を示している。また、図2
は、図1の線II−IIに沿う断面図である。
FIG. 1 shows the internal structure of a multilayer capacitor 1, in which (a) shows a first interface 1 between dielectric layers 2.
2 shows a cross section along (b), and shows a cross section along a second interface 13 different from the first interface 12. FIG.
FIG. 2 is a sectional view taken along line II-II in FIG. 1.

【0024】内部電極3〜6は、以下に説明するよう
に、4種類に分類される。
The internal electrodes 3 to 6 are classified into four types as described below.

【0025】第1の内部電極3は、誘電体層2間の第1
の界面12に沿ってそれぞれ形成されながら、第1の外
部電極10に電気的に接続される。
The first internal electrode 3 is provided between the first dielectric layer 2 and the first internal electrode 3.
Are formed along the interface 12 and electrically connected to the first external electrode 10.

【0026】第2の内部電極4は、第1の内部電極3と
同様、誘電体層2間の第1の界面12に沿ってそれぞれ
形成されながら、第2の外部電極11に電気的に接続さ
れる。
The second internal electrode 4 is electrically connected to the second external electrode 11 while being formed along the first interface 12 between the dielectric layers 2 similarly to the first internal electrode 3. Is done.

【0027】第3の内部電極5は、誘電体層2間の第2
の界面13に沿ってそれぞれ形成されながら、第1の外
部電極10に電気的に接続される。
The third internal electrode 5 is provided between the dielectric layer 2 and the second internal electrode 5.
While being formed along the interface 13 of the first electrode, they are electrically connected to the first external electrode 10.

【0028】第4の内部電極6は、第3の内部電極5と
同様、誘電体層2間の第2の界面13に沿ってそれぞれ
形成されながら、第2の外部電極11に電気的に接続さ
れる。
The fourth internal electrode 6 is electrically connected to the second external electrode 11 while being formed along the second interface 13 between the dielectric layers 2 similarly to the third internal electrode 5. Is done.

【0029】これら第1ないし第4の内部電極3〜6
は、それぞれ、細幅先端部14〜17を有している。
The first to fourth internal electrodes 3 to 6
Have narrow end portions 14 to 17, respectively.

【0030】そして、第1の内部電極3の細幅先端部1
4と第2の内部電極4の細幅先端部15とは、コンデン
サ本体7の第1および第2の端面8および9間を結ぶ方
向(この実施形態では長手方向)とは直交する方向(幅
方向)において隣り合うように位置されている。また、
第3の内部電極5の細幅先端部16と第4の内部電極6
の細幅先端部17とについても、幅方向において隣り合
うように位置されている。
Then, the narrow end portion 1 of the first internal electrode 3
4 and the narrow end portion 15 of the second internal electrode 4 have a direction (width) orthogonal to a direction (longitudinal direction in this embodiment) connecting the first and second end surfaces 8 and 9 of the capacitor body 7. Direction). Also,
Narrow tip 16 of third internal electrode 5 and fourth internal electrode 6
Are also located adjacent to each other in the width direction.

【0031】また、第1および第2の界面12および1
3間の誘電体層2を介して、第1の内部電極3の細幅先
端部14と第4の内部電極6の細幅先端部17とが互い
に対向し、かつ、第2の内部電極4の細幅先端部15と
第3の内部電極5の細幅先端部16とが互いに対向して
いる。そして、図2に示すように、第1および第2の内
部電極3および4と第3および第4の内部電極5および
6との交互の積み重ねが複数回繰り返される。
Also, the first and second interfaces 12 and 1
The narrow end portion 14 of the first internal electrode 3 and the narrow end portion 17 of the fourth internal electrode 6 face each other via the dielectric layer 2 between the third internal electrode 3 and the second internal electrode 4. Of the third internal electrode 5 are opposed to each other. Then, as shown in FIG. 2, the alternate stacking of the first and second internal electrodes 3 and 4 and the third and fourth internal electrodes 5 and 6 is repeated a plurality of times.

【0032】この積層コンデンサ1が与える静電容量
は、上述したような第1ないし第4の内部電極3〜6の
対向によって形成されるが、このような対向は、幅方向
寸法の比較的小さい細幅先端部14〜17によってもた
らされるので、内部電極の数を少なくする方法に頼るこ
となく、取得静電容量を小さくすることができる。
The capacitance provided by the multilayer capacitor 1 is formed by the opposition of the first to fourth internal electrodes 3 to 6 as described above. Such opposition has a relatively small width dimension. As provided by the narrow tips 14-17, the acquired capacitance can be reduced without resorting to a method of reducing the number of internal electrodes.

【0033】また、1つの界面12または13に沿って
2つの内部電極3および4または5および6が形成され
ているので、内部電極3〜6の数をそれほど減らさず
に、誘電体層2の厚みを厚くできるとともに、誘電体層
2の積層数を減らすことができる。したがって、このよ
うに、誘電体層2の厚みを厚くすることによっても、低
容量化が達成され、また、誘電体層2の積層数を減らす
ことによって、積層コンデンサ1の生産能率を向上させ
ることができる。
Since two internal electrodes 3 and 4 or 5 and 6 are formed along one interface 12 or 13, the number of internal electrodes 3 to 6 can be reduced without significantly reducing the number of internal electrodes 3 to 6. The thickness can be increased, and the number of stacked dielectric layers 2 can be reduced. Therefore, the capacitance can be reduced by increasing the thickness of the dielectric layer 2 as described above, and the production efficiency of the multilayer capacitor 1 can be improved by reducing the number of stacked dielectric layers 2. Can be.

【0034】また、上述のように、取得静電容量を小さ
くするにあたり内部電極3〜6の数を減らす手段に頼る
必要がなく、内部電極3〜6の数がそれほど少なくなら
ないので、特定の内部電極に関して、それ自身の切断や
外部電極10または11との接続不良というような欠陥
が生じたとしても、取得静電容量の変動率を小さく抑え
ることができる。
As described above, it is not necessary to rely on means for reducing the number of internal electrodes 3 to 6 in reducing the acquired capacitance, and the number of internal electrodes 3 to 6 does not decrease so much. Regarding the electrode, even if a defect such as disconnection of the electrode itself or connection failure with the external electrode 10 or 11 occurs, the variation rate of the acquired capacitance can be suppressed to a small value.

【0035】また、内部電極3〜6は、細幅先端部14
〜17を除いて、各幅方向寸法を比較的大きくすること
ができるので、内部電極3〜6の切断や外部電極10ま
たは11との接続不良が生じにくくなるばかりでなく、
内部電極3〜6の電気抵抗を小さくすることができ、し
たがって、積層コンデンサ1の等価直列抵抗を小さくす
ることができる。
The internal electrodes 3 to 6 are connected to the narrow end portions 14.
Since the width of each of the electrodes can be made relatively large except for the cases of Nos. 1 to 17, not only the cutting of the internal electrodes 3 to 6 and the poor connection with the external electrodes 10 or 11 are hardly caused, but also
The electrical resistance of the internal electrodes 3 to 6 can be reduced, and therefore, the equivalent series resistance of the multilayer capacitor 1 can be reduced.

【0036】また、この実施形態に係る積層コンデンサ
1においては、第1および第2の内部電極3および4と
第3および第4の内部電極5および6との間で長手方向
への位置ずれが生じた場合であっても、取得静電容量に
実質的な変動が生じないような対策が講じられている。
Further, in the multilayer capacitor 1 according to this embodiment, there is no longitudinal displacement between the first and second internal electrodes 3 and 4 and the third and fourth internal electrodes 5 and 6. Even if it occurs, measures are taken so that the acquired capacitance does not substantially fluctuate.

【0037】すなわち、このような長手方向への位置ず
れが生じることによって第1の内部電極3の細幅先端部
14と第4の内部電極6の細幅先端部17とが互いに対
向する面積が増加または減少するとき、それぞれ、第2
の内部電極4の細幅先端部15と第3の内部電極5の細
幅先端部16とが互いに対向する面積が減少または増加
するようにされている。
That is, due to such a displacement in the longitudinal direction, the area where the narrow end portion 14 of the first internal electrode 3 and the narrow end portion 17 of the fourth internal electrode 6 face each other is reduced. When increasing or decreasing, respectively, the second
The area where the narrow end portion 15 of the internal electrode 4 and the narrow end portion 16 of the third internal electrode 5 face each other is reduced or increased.

【0038】より特定的には、上述のような長手方向へ
の位置ずれが生じても、第1の内部電極3の細幅先端部
14と第4の内部電極6の細幅先端部17とが互いに対
向する面積と第2の内部電極4の細幅先端部15と第3
の内部電極5の細幅先端部16とが互いに対向する面積
との合計が実質的に一定になるようにされている。
More specifically, even if the above-described displacement in the longitudinal direction occurs, the narrow end portion 14 of the first internal electrode 3 and the narrow end portion 17 of the fourth internal electrode 6 are not moved. Are the area facing each other, the narrow end portion 15 of the second internal electrode 4 and the third
Of the internal electrode 5 and the area where the narrow end portion 16 of the internal electrode 5 opposes each other is substantially constant.

【0039】さらに具体的に説明すると、第1ないし第
4の内部電極3〜6の各々の細幅先端部14〜17は、
図1(a)および(b)に示すように、それぞれ、一定
の幅方向寸法をもって延びており、しかも、これら細幅
先端部14〜17の各々の幅方向寸法は、互いに実質的
に等しく設定されている。したがって、第1および第2
の内部電極3および4と第3および第4の内部電極5お
よび6との間で長手方向への位置ずれが生じ、たとえ
ば、第1の内部電極3の細幅先端部14と第4の内部電
極6の細幅先端部17との対向面積が増加したとき、第
2の内部電極4の細幅先端部15と第3の内部電極5の
細幅先端部16との対向面積は、これを補償するように
減少し、結果として、これら対向面積の合計が実質的に
一定に保たれ、取得静電容量の実質的な変動を招かない
ようにされている。
More specifically, each of the narrow end portions 14 to 17 of the first to fourth internal electrodes 3 to 6 is
As shown in FIGS. 1 (a) and 1 (b), each of the narrow width end portions 14 to 17 is set to be substantially equal to each other. Have been. Therefore, the first and second
Of the first and second internal electrodes 3 and 4 and the third and fourth internal electrodes 5 and 6 in the longitudinal direction. When the area of the electrode 6 facing the narrow tip 17 increases, the area of the facing of the narrow tip 15 of the second internal electrode 4 and the narrow tip 16 of the third internal electrode 5 decreases. Compensatingly reduced so that the sum of these opposing areas remains substantially constant and does not result in a substantial variation in the acquired capacitance.

【0040】以上説明した第1の実施形態における内部
電極3〜6の各パターンは一例にすぎず、これら内部電
極のパターンは、図3ないし図6をそれぞれ参照して以
下に説明するように、種々に変更することができる。
Each pattern of the internal electrodes 3 to 6 in the first embodiment described above is merely an example, and the patterns of these internal electrodes are as described below with reference to FIGS. 3 to 6, respectively. Various changes can be made.

【0041】図3ないし図6は、それぞれ、この発明の
第2ないし第5の実施形態による積層コンデンサ21〜
24を説明するための図1に相当する図である。これら
積層コンデンサ21〜24は、図1に示した積層コンデ
ンサ1と比較して、基本的に内部電極のパターンが異な
っているだけである。したがって、図3ないし図6にお
いては、内部電極に関してのみ特有の参照符号を用い、
その他の要素については、図1に示した対応の要素で用
いた参照符号と同様の参照符号を付すことによって、重
複する説明を省略する。
FIGS. 3 to 6 show multilayer capacitors 21 to 21 according to second to fifth embodiments of the present invention, respectively.
FIG. 2 is a diagram corresponding to FIG. These multilayer capacitors 21 to 24 basically differ from the multilayer capacitor 1 shown in FIG. 1 only in the pattern of the internal electrodes. Therefore, in FIGS. 3 to 6, unique reference numerals are used only for the internal electrodes,
For other elements, the same reference numerals as those used in the corresponding elements shown in FIG.

【0042】図3に示した積層コンデンサ21において
は、内部電極として、誘電体層2間の第1の界面12に
沿って形成されながら、第1の外部電極10に電気的に
接続される第1の内部電極25および第2の外部電極1
1に電気的に接続される第2の内部電極26、ならび
に、誘電体層2間の第2の界面13に沿ってそれぞれ形
成されながら、第1の外部電極10に電気的に接続され
る第3の内部電極27および第2の外部電極11に電気
的に接続される第4の内部電極28を備えている。
In the multilayer capacitor 21 shown in FIG. 3, an internal electrode is formed along the first interface 12 between the dielectric layers 2 and is electrically connected to the first external electrode 10. 1 internal electrode 25 and 2nd external electrode 1
The second internal electrode 26 electrically connected to the first electrode 1 and the second internal electrode 26 electrically connected to the first external electrode 10 while being formed along the second interface 13 between the dielectric layers 2. The third internal electrode 27 and the fourth internal electrode 28 electrically connected to the second external electrode 11 are provided.

【0043】第1の内部電極25は、互いに平行に延び
る2つの細幅先端部29および30を有している。第2
の内部電極26は、上述の細幅先端部29および30の
間に位置する細幅先端部31を有している。第3の内部
電極27は、細幅先端部32を有している。第4の内部
電極28は、上述の細幅先端部32を挟むように位置す
る2つの互いに平行に延びる細幅先端部33および34
を有している。
The first internal electrode 25 has two narrow end portions 29 and 30 extending in parallel with each other. Second
The internal electrode 26 has a narrow tip 31 located between the narrow tips 29 and 30 described above. The third internal electrode 27 has a narrow end portion 32. The fourth inner electrode 28 includes two narrow end portions 33 and 34 extending so as to sandwich the narrow end portion 32 described above and extending in parallel with each other.
have.

【0044】これら細幅先端部29〜34は、それぞ
れ、一定の幅方向寸法をもって延びており、また、細幅
先端部29、30、33および34は、互いに同じ幅方
向寸法を有し、かつ、細幅先端部31および32は、互
いに同じ幅方向寸法を有している。しかも、この実施形
態では、細幅先端部29、30、33および34の各幅
方向寸法は、それぞれ、細幅先端部31および32の各
幅方向寸法の半分に設定されている。
Each of the narrow end portions 29 to 34 extends with a constant width dimension, and the narrow end portions 29, 30, 33, and 34 have the same width direction size as each other, and , The narrow width end portions 31 and 32 have the same width dimension as each other. Moreover, in this embodiment, the width-direction dimensions of the narrow tip portions 29, 30, 33, and 34 are set to half the width-direction dimensions of the narrow width tip portions 31 and 32, respectively.

【0045】上述のような構成を採用することにより、
第1および第2の内部電極25および26と第3および
第4の内部電極27および28との間で長手方向への位
置ずれが生じても、第1の内部電極25の細幅先端部2
9および30と第4の内部電極28の細幅先端部33お
よび34とがそれぞれ互いに対向する合計面積と第2の
内部電極26の細幅先端部31と第3の内部電極27の
細幅先端部32とが互いに対向する面積との合計を、実
質的に一定とすることができる。
By adopting the above configuration,
Even if the longitudinal displacement between the first and second internal electrodes 25 and 26 and the third and fourth internal electrodes 27 and 28 occurs, the narrow tip 2
9 and 30 and the narrow end portions 33 and 34 of the fourth internal electrode 28 oppose each other, respectively, and the narrow end portion 31 of the second internal electrode 26 and the narrow end of the third internal electrode 27. The sum of the areas where the portions 32 face each other can be substantially constant.

【0046】このようなことから、この実施形態によっ
ても、第1および第2の内部電極25および26と第3
および第4の内部電極27および28との間で長手方向
への位置ずれが生じても、取得静電容量を実質的に変動
させないようにすることができる。
Thus, according to this embodiment, the first and second internal electrodes 25 and 26 and the third
Even if a positional displacement in the longitudinal direction occurs between the second internal electrodes 27 and 28 and the fourth internal electrodes 27 and 28, it is possible to prevent the acquired capacitance from substantially fluctuating.

【0047】なお、図3では、細幅先端部29と30と
が互いに同じ幅方向寸法に設定され、かつ細幅先端部3
3と34とが互いに同じ幅方向寸法に設定されながら、
細幅先端部29、30、33および34の各幅方向寸法
は、細幅先端部31および32の各幅方向寸法の半分に
設定されたが、これに限らず、細幅先端部29と30と
が互いに異なる幅方向寸法に設定され、かつこれに応じ
て細幅先端部33と34とも互いに異なる幅方向寸法に
設定されながら、細幅先端部29と30との合計の幅方
向寸法や細幅先端部33と34との合計の幅方向寸法
が、細幅先端部31および32の各幅方向寸法に等しく
なるように設定されてもよい。これによっても、第1お
よび第2の内部電極25および26と第3および第4の
内部電極27および28との間で長手方向への位置ずれ
が生じた場合の静電容量の変動を実質的になくすことが
できる。
In FIG. 3, the narrow end portions 29 and 30 are set to have the same width direction dimensions as each other, and
While 3 and 34 are set to the same width dimension,
Each width direction dimension of the narrow end portions 29, 30, 33, and 34 is set to half of each width direction size of the narrow end portions 31 and 32, but is not limited thereto. Are set to different width-direction dimensions from each other, and accordingly, the narrow width tip parts 33 and 34 are also set to mutually different width-direction dimensions. The total width dimension of the width tips 33 and 34 may be set to be equal to each width dimension of the narrow tips 31 and 32. This also substantially reduces the change in capacitance when the first and second internal electrodes 25 and 26 and the third and fourth internal electrodes 27 and 28 are displaced in the longitudinal direction. Can be eliminated.

【0048】図4に示した積層コンデンサ22において
は、内部電極として、誘電体層2間の第1の界面12に
沿ってそれぞれ形成されながら、第1の外部電極10に
電気的に接続される第1の内部電極35および第2の外
部電極11に電気的に接続される第2の内部電極36、
ならびに、誘電体層2間の第2の界面13に沿ってそれ
ぞれ形成されながら、第1の外部電極10に電気的に接
続される第3の内部電極37および第2の外部電極11
に電気的に接続される第4の内部電極38を備えてい
る。
In the multilayer capacitor 22 shown in FIG. 4, an internal electrode is formed along the first interface 12 between the dielectric layers 2 and is electrically connected to the first external electrode 10. A second internal electrode 36 electrically connected to the first internal electrode 35 and the second external electrode 11,
And a third internal electrode 37 and a second external electrode 11 that are formed along the second interface 13 between the dielectric layers 2 and are electrically connected to the first external electrode 10.
And a fourth internal electrode 38 electrically connected to the second internal electrode 38.

【0049】第1ないし第4の内部電極35〜38は、
それぞれ、細幅先端部39〜42を有している。これら
細幅先端部39〜42は、それぞれ、一定の幅方向寸法
をもって延びている。
The first to fourth internal electrodes 35 to 38 are
Each has a narrow tip portion 39-42. Each of the narrow end portions 39 to 42 extends with a certain width dimension.

【0050】この実施形態では、第1の内部電極35の
細幅先端部39は、第4の内部電極38の細幅先端部4
2より大きい幅方向寸法を有し、かつ、第3の内部電極
37の細幅先端部41は、第2の内部電極36の細幅先
端部40より大きい幅方向寸法を有している。
In this embodiment, the narrow end portion 39 of the first internal electrode 35 is connected to the narrow end portion 4 of the fourth internal electrode 38.
The narrow tip 41 of the third internal electrode 37 has a width dimension larger than the narrow tip 40 of the second internal electrode 36.

【0051】したがって、第1および第2の内部電極3
5および36と第3および第4の内部電極37および3
8との間で幅方向への位置ずれが生じても、第1の内部
電極35の細幅先端部39と第4の内部電極38の細幅
先端部42とが互いに対向する面積が実質的に一定に保
たれるとともに、第2の内部電極36の細幅先端部40
と第3の内部電極37の細幅先端部41とが互いに対向
する面積が実質的に一定に保たれることができる。この
ことから、第1および第2の内部電極35および36と
第3および第4の内部電極37および38との間で幅方
向への位置ずれが生じても、取得静電容量の変動を実質
的に生じさせないようにすることができる。
Therefore, the first and second internal electrodes 3
5 and 36 and third and fourth internal electrodes 37 and 3
8, the area in which the narrow end portion 39 of the first internal electrode 35 and the narrow end portion 42 of the fourth internal electrode 38 face each other substantially. And the narrow end portion 40 of the second internal electrode 36.
The area where the and the narrow tip 41 of the third internal electrode 37 face each other can be kept substantially constant. Accordingly, even if the first and second internal electrodes 35 and 36 and the third and fourth internal electrodes 37 and 38 are displaced in the width direction, the fluctuation of the acquired capacitance is substantially reduced. Can be prevented.

【0052】また、この実施形態では、第2の内部電極
36の細幅先端部40の幅方向寸法と第4の内部電極3
8の細幅先端部42の幅方向寸法とが互いに実質的に等
しく設定されていて、そのため、細幅先端部39および
42が互いに対向する領域の幅方向寸法と細幅先端部4
0および41が互いに対向する領域の幅方向寸法とは、
互いに実質的に等しくなるようにされている。
In this embodiment, the width dimension of the narrow end portion 40 of the second internal electrode 36 and the fourth internal electrode 3
8 are set substantially equal to each other in the width direction, so that the width direction dimensions of the region where the narrow ends 39 and 42 face each other and the narrow end 4
The width dimension of the region where 0 and 41 face each other is
They are made to be substantially equal to each other.

【0053】このことから、第1および第2の内部電極
35および36と第3および第4の内部電極37および
38との間で長手方向への位置ずれが生じても、細幅先
端部39および42が互いに対向する面積と細幅先端部
40および41が互いに対向する面積との合計を実質的
に一定とすることができる。
Therefore, even if the first and second internal electrodes 35 and 36 and the third and fourth internal electrodes 37 and 38 are displaced in the longitudinal direction, the narrow width end portions 39 are formed. And 42 can be substantially constant. The sum of the area where the narrow ends 40 and 41 face each other can be substantially constant.

【0054】このようなことから、この実施形態によれ
ば、第1および第2の内部電極35および36と第3お
よび第4の内部電極37および38との間で幅方向およ
び長手方向のいずれの方向への位置ずれが生じても、取
得静電容量の変動を実質的に生じさせないようにするこ
とができる。
Therefore, according to this embodiment, the first and second internal electrodes 35 and 36 and the third and fourth internal electrodes 37 and 38 can be connected in any of the width direction and the longitudinal direction. , The fluctuation of the acquired capacitance can be substantially prevented from occurring.

【0055】図5に示した積層コンデンサ23において
は、内部電極として、誘電体層2間の第1の界面12に
沿ってそれぞれ形成されながら、第1の外部電極10に
電気的に接続される第1の内部電極43および第2の外
部電極11に電気的に接続される第2の内部電極44、
ならびに、誘電体層2間の第2の界面13に沿ってそれ
ぞれ形成されながら、第1の外部電極10に電気的に接
続される第3の内部電極45および第2の外部電極11
に電気的に接続される第4の内部電極46を備えてい
る。
In the multilayer capacitor 23 shown in FIG. 5, an internal electrode is formed along the first interface 12 between the dielectric layers 2 and is electrically connected to the first external electrode 10. A second internal electrode 44 electrically connected to the first internal electrode 43 and the second external electrode 11,
And a third internal electrode 45 and a second external electrode 11 that are formed along the second interface 13 between the dielectric layers 2 and are electrically connected to the first external electrode 10.
And a fourth inner electrode 46 electrically connected to the second electrode.

【0056】これら第1ないし第4の内部電極43〜4
6は、それぞれ、細幅先端部47〜50を有している。
The first to fourth internal electrodes 43 to 4
6 have narrow end portions 47 to 50, respectively.

【0057】この実施形態では、第1の内部電極43の
細幅先端部47と第2の内部電極44の細幅先端部48
との間の境界領域51は、長手方向と幅方向との中間の
方向に延びている。また、第3の内部電極45の細幅先
端部49と第4の内部電極46の細幅先端部50との間
の境界領域52は、コンデンサ本体7の長手方向に延び
る中心線53に関して上述の境界領域51の延びる方向
とは対称の方向に延びている。
In this embodiment, the narrow end 47 of the first internal electrode 43 and the narrow end 48 of the second internal electrode 44 are used.
Is extended in a direction intermediate between the longitudinal direction and the width direction. Also, the boundary region 52 between the narrow tip portion 49 of the third internal electrode 45 and the narrow tip portion 50 of the fourth internal electrode 46 is the same as that described above with respect to the center line 53 extending in the longitudinal direction of the capacitor body 7. It extends in a direction symmetric to the direction in which the boundary region 51 extends.

【0058】この実施形態においても、第1および第2
の内部電極43および44と第3および第4の内部電極
45および46との間で長手方向への位置ずれが生じる
ことによって、第1の内部電極43の細幅先端部47と
第4の内部電極46の細幅先端部50とが互いに対向す
る面積が増加または減少するとき、それぞれ、第2の内
部電極44の細幅先端部48と第3の内部電極45の細
幅先端部49とが互いに対向する面積が減少または増加
する。さらに、このように一方の対向面積が増加すると
き、他方の対向面積が減少し、あるいは、一方の対向面
積が減少するとき、他方の対向面積が増加する、といっ
た補償作用は、第1および第2の内部電極43および4
4と第3および第4の内部電極45および46との間で
幅方向への位置ずれが生じた場合においても営まれる。
Also in this embodiment, the first and second
Of the first and second internal electrodes 43 and 44 and the third and fourth internal electrodes 45 and 46 in the longitudinal direction. When the area of the narrow end portion 50 of the electrode 46 facing each other increases or decreases, the narrow end portion 48 of the second internal electrode 44 and the narrow end portion 49 of the third internal electrode 45 respectively become The areas facing each other decrease or increase. Further, the compensation action such that when the facing area of one increases, the facing area of the other decreases, or when the facing area of one decreases, the facing area of the other increases. 2 internal electrodes 43 and 4
The fourth embodiment operates even when a displacement occurs in the width direction between the fourth and third and fourth internal electrodes 45 and 46.

【0059】したがって、この実施形態によれば、第1
および第2の内部電極43および44と第3および第4
の内部電極45および46との間で長手方向および幅方
向のいずれの方向への位置ずれが生じても、取得静電容
量の変動を小さく抑えることができる。
Therefore, according to this embodiment, the first
And second internal electrodes 43 and 44 and third and fourth electrodes 43 and 44.
Even if a displacement occurs in any of the longitudinal direction and the width direction between the internal electrodes 45 and 46, the fluctuation of the acquired capacitance can be suppressed to be small.

【0060】図6に示した積層コンデンサ24は、図5
に示した積層コンデンサ23に類似している。すなわ
ち、積層コンデンサ24は、第1ないし第4の内部電極
54〜57を備え、これら第1ないし第4の内部電極5
4〜57は、それぞれ、細幅先端部58〜61を有し、
第1および第2の内部電極54および55の各々の細幅
先端部58および59の間の境界領域62は、コンデン
サ本体7の長手方向と幅方向との中間の方向に延び、か
つ、第3および第4の内部電極56および57の各々の
細幅先端部60および61の間の境界領域63は、長手
方向に延びる中心線64に関して上述の境界領域62の
延びる方向とは対称の方向に延びている。
The multilayer capacitor 24 shown in FIG.
Is similar to the multilayer capacitor 23 shown in FIG. That is, the multilayer capacitor 24 includes the first to fourth internal electrodes 54 to 57, and the first to fourth internal electrodes 5 to 57.
4 to 57 have narrow end portions 58 to 61, respectively.
The boundary region 62 between the narrow end portions 58 and 59 of each of the first and second internal electrodes 54 and 55 extends in a direction intermediate between the longitudinal direction and the width direction of the capacitor main body 7, and And a boundary region 63 between the narrow tips 60 and 61 of each of the fourth internal electrodes 56 and 57 extends in a direction symmetric to the direction in which the boundary region 62 extends with respect to the longitudinally extending center line 64. ing.

【0061】この実施形態では、内部電極54〜57の
各々が全体的に先細状のパターンを有している点で、図
5に示した積層コンデンサ23の場合と異なっている。
This embodiment differs from the multilayer capacitor 23 shown in FIG. 5 in that each of the internal electrodes 54 to 57 has a tapered pattern as a whole.

【0062】図6に示した積層コンデンサ24によって
も、図5に示した積層コンデンサ23の場合と同様、第
1および第2の内部電極54および55と第3および第
4の内部電極56および57との間で長手方向および幅
方向のいずれの方向への位置ずれが生じても、取得静電
容量の変動を小さく抑えることができる。
6, the first and second internal electrodes 54 and 55 and the third and fourth internal electrodes 56 and 57 are also provided by the multilayer capacitor 24 shown in FIG. Therefore, even if a displacement occurs in any of the longitudinal direction and the width direction, the fluctuation of the acquired capacitance can be suppressed to a small value.

【0063】以上、この発明を図示したいくつかの実施
形態に関連して説明したが、たとえば、内部電極の数や
パターン等については、この発明の範囲内において、種
々に変更することができる。
As described above, the present invention has been described with reference to several illustrated embodiments. For example, the number and pattern of the internal electrodes can be variously changed within the scope of the present invention.

【0064】[0064]

【発明の効果】以上のように、この発明に係る積層コン
デンサにおいては、コンデンサ本体に備える複数の誘電
体層間の1つの界面に沿って2つの内部電極を形成して
いるので、各誘電体層の厚みを厚くし、かつ誘電体層の
積層数を減らしながらも、内部電極の数がそれほど少な
くなることはない。また、この発明に係る積層コンデン
サでは、各内部電極の細幅先端部における対向によっ
て、静電容量を取得するようにしている。これらのこと
から、この発明によれば、以下のような効果が奏され
る。
As described above, in the multilayer capacitor according to the present invention, since two internal electrodes are formed along one interface between a plurality of dielectric layers provided in the capacitor body, each dielectric layer is formed. Although the thickness of the dielectric layer is increased and the number of stacked dielectric layers is reduced, the number of internal electrodes does not decrease so much. Further, in the multilayer capacitor according to the present invention, the capacitance is acquired by opposing the narrow ends of the internal electrodes. From the above, according to the present invention, the following effects can be obtained.

【0065】まず、内部電極の数がそれほど少なくなら
ないので、特定の内部電極において切断や外部電極との
接続不良といった欠陥が生じたとしても、積層コンデン
サ全体としての取得静電容量の変動率を低く抑えること
ができる。
First, since the number of internal electrodes does not decrease so much, even if a defect such as disconnection or poor connection with an external electrode occurs in a specific internal electrode, the variation rate of the acquired capacitance of the entire multilayer capacitor is low. Can be suppressed.

【0066】また、誘電体層の積層数を減らしながら、
各誘電体層の厚みを厚くすることができ、かつ、各内部
電極の細幅先端部における対向によって静電容量を取得
しているので、低容量の積層コンデンサを容易に得るこ
とができ、しかも、この低容量の積層コンデンサの外形
寸法を、一般の高容量の積層コンデンサと実質的に同様
のものとすることが容易である。
Also, while reducing the number of stacked dielectric layers,
Since the thickness of each dielectric layer can be increased, and the capacitance is obtained by opposing the narrow ends of the internal electrodes, a low-capacitance multilayer capacitor can be easily obtained, and It is easy to make the external dimensions of the low-capacitance multilayer capacitor substantially the same as those of a general high-capacity multilayer capacitor.

【0067】また、細幅先端部を除く、内部電極の他の
部分の幅方向寸法は、比較的大きくすることができるの
で、内部電極の切断や外部電極との接続不良をより生じ
にくくすることができるばかりでなく、内部電極の電気
抵抗を小さくすることができ、応じて等価直列抵抗を低
く抑えることができる。
Further, since the width dimension of the other portion of the internal electrode except for the narrow end portion can be made relatively large, it is more difficult to cut the internal electrode and to cause poor connection with the external electrode. In addition to this, the electrical resistance of the internal electrode can be reduced, and the equivalent series resistance can be reduced accordingly.

【0068】また、誘電体層の厚みを厚くしながら、誘
電体層の積層数を減らすことができるので、積層コンデ
ンサの製造にあたっての誘電体層の取扱いおよび積層工
程を能率的に進めることができる。しかも、内部電極の
印刷工程についていえば、誘電体層間の1つの界面に沿
って形成される2つの内部電極を同時に印刷することが
できる。これらのことから、積層コンデンサの製造にあ
たり、高い生産能率を期待することができる。
Further, since the number of stacked dielectric layers can be reduced while increasing the thickness of the dielectric layers, the handling and stacking process of the dielectric layers in manufacturing a multilayer capacitor can be efficiently performed. . Moreover, regarding the internal electrode printing process, two internal electrodes formed along one interface between the dielectric layers can be simultaneously printed. From these facts, high production efficiency can be expected in the production of the multilayer capacitor.

【0069】この発明において、第1および第2の内部
電極と第3および第4の内部電極との間でコンデンサ本
体の第1および第2の端面間を結ぶ方向(典型的には、
長手方向)への位置ずれが生じることによって、第1の
内部電極の細幅先端部と第4の内部電極の細幅先端部と
が互いに対向する面積が増加または減少するとき、それ
ぞれ、第2の内部電極の細幅先端部と第3の内部電極の
細幅先端部とが互いに対向する面積が減少または増加す
るようにされていると、このような位置ずれが生じて
も、取得静電容量の変動を小さく抑えることができる。
In the present invention, the direction connecting the first and second end faces of the capacitor body between the first and second internal electrodes and the third and fourth internal electrodes (typically,
When the narrow end portion of the first internal electrode and the narrow end portion of the fourth internal electrode face each other due to the displacement in the longitudinal direction), when the narrow end portion of the first internal electrode and the narrow end portion of the fourth internal electrode are opposed to each other, the second If the area where the narrow end of the internal electrode and the narrow end of the third internal electrode face each other is reduced or increased, even if such a displacement occurs, the acquired electrostatic Fluctuations in capacity can be kept small.

【0070】上述のことに加えて、第1および第2の内
部電極と第3および第4の内部電極との間でコンデンサ
本体の第1および第2の端面間を結ぶ方向への位置ずれ
が生じても、第1の内部電極の細幅先端部と第4の内部
電極の細幅先端部とが互いに対向する面積と第2の内部
電極の細幅先端部と第3の内部電極の細幅先端部とが互
いに対向する面積との合計が、実質的に一定となるよう
にされていると、このような位置ずれによる取得静電容
量の変動を実質的になくすことができる。
In addition to the above, displacement between the first and second internal electrodes and the third and fourth internal electrodes in the direction connecting the first and second end faces of the capacitor body is not limited. Even if it occurs, the area where the narrow tip of the first internal electrode and the narrow tip of the fourth internal electrode face each other, the narrow tip of the second internal electrode, and the narrow of the third internal electrode. If the sum of the areas where the width leading ends face each other is made substantially constant, it is possible to substantially eliminate the fluctuation of the acquired capacitance due to such displacement.

【0071】上述した効果は、第1ないし第4の内部電
極の各細幅先端部が、それぞれ、一定の幅方向寸法をも
って延び、かつ、第1の内部電極の細幅先端部と第4の
内部電極の細幅先端部とが互いに対向する領域の幅方向
寸法と第2の内部電極の細幅先端部と第3の内部電極の
細幅先端部とが互いに対向する領域の幅方向寸法とが、
互いに実質的に等しくなるようにされることによって、
容易に実現することができる。
The above-mentioned effect is obtained by the fact that each narrow tip of the first to fourth internal electrodes extends with a certain widthwise dimension, and the narrow tip of the first internal electrode is connected to the fourth narrow tip. The width dimension of the region where the narrow tip of the internal electrode faces each other, the width dimension of the region where the narrow tip of the second internal electrode and the narrow tip of the third internal electrode face each other, But,
By being made substantially equal to each other,
It can be easily realized.

【0072】また、この発明において、第1および第2
の内部電極と第3および第4の内部電極との間でコンデ
ンサ本体の第1および第2の端面間を結ぶ方向とは直交
する方向(幅方向)への位置ずれが生じても、第1の内
部電極の細幅先端部と第4の内部電極の細幅先端部とが
互いに対向する面積および第2の内部電極の細幅先端部
と第3の内部電極の細幅先端部とが互いに対向する面積
が、それぞれ、実質的に一定に保たれるようにされてい
ると、このような幅方向への位置ずれが生じても、取得
静電容量の変動を実質的になくすことができる。
In the present invention, the first and second
Even if a displacement occurs in the direction (width direction) orthogonal to the direction connecting the first and second end faces of the capacitor body between the internal electrode and the third and fourth internal electrodes, the first The area where the narrow tip of the internal electrode and the narrow tip of the fourth internal electrode face each other, and the narrow tip of the second internal electrode and the narrow tip of the third internal electrode are mutually opposed. When the opposing areas are each kept substantially constant, even if such a displacement in the width direction occurs, the fluctuation of the acquired capacitance can be substantially eliminated. .

【0073】上述した効果は、第1および第4の内部電
極の各細幅先端部の一方が他方より大きい幅方向寸法を
有し、かつ、第2および第3の内部電極の各細幅先端部
の一方が他方より大きい幅方向寸法を有するように設計
することにより、容易に実現することができる。
The effect described above is obtained because one of the narrow end portions of the first and fourth internal electrodes has a larger width dimension than the other, and the narrow end portions of the second and third internal electrodes have the same size. This can be easily achieved by designing one of the parts to have a larger width dimension than the other.

【0074】この発明において、第1および第2の内部
電極の各細幅先端部の間の境界領域が、コンデンサ本体
の第1および第2の端面間を結ぶ方向とこれに直交する
方向との中間の方向に延び、かつ、第3および第4の内
部電極の各細幅先端部の間の境界領域が、コンデンサ本
体の第1および第2の端面間を結ぶ中心線に関して第1
および第2の内部電極の各細幅先端部の間の境界領域の
延びる方向とは対称の方向に延びるようにされている
と、第1および第2の内部電極と第3および第4の内部
電極との間で位置ずれが生じても、取得静電容量の変動
を小さく抑えることができる。
In the present invention, the boundary region between the narrow end portions of the first and second internal electrodes is defined by a direction connecting the first and second end faces of the capacitor body and a direction orthogonal to the direction. A boundary region extending in the middle direction and between the narrow ends of the third and fourth internal electrodes is formed in a first direction with respect to a center line connecting the first and second end faces of the capacitor body.
The first and second internal electrodes and the third and fourth internal electrodes are configured to extend in a direction symmetric to the direction in which the boundary region between the narrow end portions of the first and second internal electrodes extends. Even if a displacement occurs between the electrode and the electrode, the fluctuation of the acquired capacitance can be suppressed to a small value.

【0075】上述したように、第1および第2の内部電
極と第3および第4の内部電極との間での位置ずれが生
じても、取得静電容量の変動を実質的になくしたり、小
さく抑えたりすることができるという効果は、積層コン
デンサの製造上の良品率を高めることにもつながるもの
である。
As described above, even if a displacement occurs between the first and second internal electrodes and the third and fourth internal electrodes, the fluctuation of the acquired capacitance is substantially eliminated, The effect that the size can be reduced can also lead to an increase in the non-defective rate in manufacturing the multilayer capacitor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施形態による積層コンデン
サ1の内部構造を示すもので、(a)は誘電体層2間の
第1の界面12に沿って示す断面図であり、(b)は第
2の界面13に沿って示す断面図である。
FIGS. 1A and 1B show an internal structure of a multilayer capacitor 1 according to a first embodiment of the present invention, in which FIG. 1A is a cross-sectional view taken along a first interface 12 between dielectric layers 2, and FIG. () Is a cross-sectional view shown along the second interface 13.

【図2】図1の線II−IIに沿う断面図である。FIG. 2 is a cross-sectional view taken along line II-II in FIG.

【図3】この発明の第2の実施形態による積層コンデン
サ21を示すもので、(a)は第1の界面12に沿って
示す断面図であり、(b)は第2の界面13に沿って示
す断面図である。
3A and 3B show a multilayer capacitor 21 according to a second embodiment of the present invention, in which FIG. 3A is a cross-sectional view taken along a first interface 12, and FIG. 3B is a sectional view taken along a second interface 13; FIG.

【図4】この発明の第3の実施形態による積層コンデン
サ22を示すもので、(a)は第1の界面12に沿って
示す断面図であり、(b)は第2の界面13に沿って示
す断面図である。
4A and 4B show a multilayer capacitor 22 according to a third embodiment of the present invention, wherein FIG. 4A is a cross-sectional view taken along a first interface 12, and FIG. 4B is a sectional view taken along a second interface 13; FIG.

【図5】この発明の第4の実施形態による積層コンデン
サ23を示すもので、(a)は第1の界面12に沿って
示す断面図であり、(b)は第2の界面13に沿って示
す断面図である。
5A and 5B show a multilayer capacitor 23 according to a fourth embodiment of the present invention, in which FIG. 5A is a cross-sectional view taken along a first interface 12, and FIG. 5B is a sectional view taken along a second interface 13. FIG.

【図6】この発明の第5の実施形態による積層コンデン
サ24を示すもので、(a)は第1の界面12に沿って
示す断面図であり、(b)は第2の界面13に沿って示
す断面図である。
6A and 6B show a multilayer capacitor 24 according to a fifth embodiment of the present invention, wherein FIG. 6A is a cross-sectional view taken along a first interface 12, and FIG. 6B is a sectional view taken along a second interface 13. FIG.

【符号の説明】[Explanation of symbols]

1,21〜24 積層コンデンサ 2 誘電体層 3,25,35,43,54 第1の内部電極 4,26,36,44,55 第2の内部電極 5,27,37,45,56 第3の内部電極 6,28,38,46,57 第4の内部電極 7 コンデンサ本体 8 第1の端面 9 第2の端面 10 第1の外部電極 11 第2の外部電極 12 第1の界面 13 第2の界面 14〜17,29〜34,39〜42,47〜50,5
8〜61 細幅先端部 51,52,62,63 境界領域 53,64 中心線
1, 21 to 24 Multilayer capacitor 2 Dielectric layer 3, 25, 35, 43, 54 First internal electrode 4, 26, 36, 44, 55 Second internal electrode 5, 27, 37, 45, 56 Third 6, 28, 38, 46, 57 Fourth internal electrode 7 Capacitor body 8 First end face 9 Second end face 10 First external electrode 11 Second external electrode 12 First interface 13 Second Interface of 14-17,29-34,39-42,47-50,5
8-61 Narrow tip 51, 52, 62, 63 Boundary area 53, 64 Center line

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 積層された複数の誘電体層および複数の
前記誘電体層間の複数の界面に沿ってそれぞれ形成され
る複数の内部電極を含む、コンデンサ本体と、 前記コンデンサ本体の相対向する第1および第2の端面
上にそれぞれ形成される、第1および第2の外部電極と
を備え、 前記内部電極は、前記誘電体層間の第1の界面に沿って
それぞれ形成されながら、前記第1の外部電極に電気的
に接続される第1の内部電極および前記第2の外部電極
に電気的に接続される第2の内部電極、ならびに、前記
誘電体層間の第2の界面に沿ってそれぞれ形成されなが
ら、前記第1の外部電極に電気的に接続される第3の内
部電極および前記第2の外部電極に電気的に接続される
第4の内部電極を備え、 前記第1ないし第4の内部電極は、それぞれ、細幅先端
部を有し、 前記コンデンサ本体の前記第1および第2の端面間を結
ぶ方向とは直交する方向において、前記第1の内部電極
の前記細幅先端部と前記第2の内部電極の前記細幅先端
部とが隣り合い、かつ、前記第3の内部電極の前記細幅
先端部と前記第4の内部電極の前記細幅先端部とが隣り
合い、 前記第1および第2の界面間の前記誘電体層を介して、
前記第1の内部電極の前記細幅先端部と前記第4の内部
電極の前記細幅先端部とが互いに対向し、かつ、前記第
2の内部電極の前記細幅先端部と前記第3の内部電極の
前記細幅先端部とが互いに対向している、積層コンデン
サ。
1. A capacitor body including: a plurality of stacked dielectric layers; and a plurality of internal electrodes formed along a plurality of interfaces between the plurality of dielectric layers, respectively. First and second external electrodes formed on first and second end faces, respectively, wherein the internal electrode is formed along a first interface between the dielectric layers, and the first and second external electrodes are formed along the first interface. A first internal electrode electrically connected to the external electrode and a second internal electrode electrically connected to the second external electrode, and a second interface between the dielectric layers. A third internal electrode electrically connected to the first external electrode and a fourth internal electrode electrically connected to the second external electrode, the first to fourth electrodes being formed; The internal electrodes of A narrow tip of the first internal electrode and a width of the second internal electrode in a direction orthogonal to a direction connecting the first and second end faces of the capacitor body. The narrow end portions are adjacent to each other, and the narrow end portions of the third internal electrode and the narrow end portions of the fourth internal electrode are adjacent to each other; the first and second interfaces; Through the dielectric layer between,
The narrow tip of the first internal electrode and the narrow tip of the fourth internal electrode face each other, and the narrow tip of the second internal electrode and the third narrow tip. A multilayer capacitor, wherein the narrow ends of the internal electrodes face each other.
【請求項2】 前記第1および第2の内部電極と前記第
3および第4の内部電極との間で前記コンデンサ本体の
前記第1および第2の端面間を結ぶ方向への位置ずれが
生じることによって、前記第1の内部電極の前記細幅先
端部と前記第4の内部電極の前記細幅先端部とが互いに
対向する面積が増加または減少するとき、それぞれ、前
記第2の内部電極の前記細幅先端部と前記第3の内部電
極の前記細幅先端部とが互いに対向する面積が減少また
は増加するようにされている、請求項1に記載の積層コ
ンデンサ。
2. A position shift occurs between the first and second internal electrodes and the third and fourth internal electrodes in a direction connecting the first and second end faces of the capacitor body. Thereby, when an area where the narrow end portion of the first internal electrode and the narrow end portion of the fourth internal electrode oppose each other increases or decreases, respectively, 2. The multilayer capacitor according to claim 1, wherein an area where the narrow end portion and the narrow end portion of the third internal electrode face each other decreases or increases. 3.
【請求項3】 前記第1および第2の内部電極と前記第
3および第4の内部電極との間で前記コンデンサ本体の
前記第1および第2の端面間を結ぶ方向への位置ずれが
生じても、前記第1の内部電極の前記細幅先端部と前記
第4の内部電極の前記細幅先端部とが互いに対向する面
積と前記第2の内部電極の前記細幅先端部と前記第3の
内部電極の前記細幅先端部とが互いに対向する面積との
合計が、実質的に一定となるようにされている、請求項
2に記載の積層コンデンサ。
3. A displacement occurs in a direction connecting the first and second end faces of the capacitor body between the first and second internal electrodes and the third and fourth internal electrodes. Also, the area where the narrow tip of the first internal electrode and the narrow tip of the fourth internal electrode face each other, and the narrow tip of the second internal electrode and the narrow 3. The multilayer capacitor according to claim 2, wherein the sum of the areas of the internal electrodes 3 and the narrow end portions facing each other is substantially constant. 4.
【請求項4】 前記第1ないし第4の内部電極の各前記
細幅先端部は、それぞれ、一定の幅方向寸法をもって延
び、かつ、前記第1の内部電極の前記細幅先端部と前記
第4の内部電極の前記細幅先端部とが互いに対向する領
域の幅方向寸法と前記第2の内部電極の前記細幅先端部
と前記第3の内部電極の前記細幅先端部とが互いに対向
する領域の幅方向寸法とは、互いに実質的に等しくなる
ようにされている、請求項3に記載の積層コンデンサ。
4. The narrow end portion of each of the first to fourth internal electrodes extends with a constant width direction dimension, and the narrow end portion of the first internal electrode and the narrow end portion have the same width. 4, the width dimension of the region where the narrow tip of the internal electrode faces each other, and the narrow tip of the second internal electrode and the narrow tip of the third internal electrode face each other. 4. The multilayer capacitor according to claim 3, wherein the dimensions in the width direction of the region are substantially equal to each other. 5.
【請求項5】 前記第1および第2の内部電極と前記第
3および第4の内部電極との間で前記コンデンサ本体の
前記第1および第2の端面間を結ぶ方向とは直交する方
向への位置ずれが生じても、前記第1の内部電極の前記
細幅先端部と前記第4の内部電極の前記細幅先端部とが
互いに対向する面積および前記第2の内部電極の前記細
幅先端部と前記第3の内部電極の前記細幅先端部とが互
いに対向する面積が、それぞれ、実質的に一定に保たれ
るようにされている、請求項1ないし4のいずれかに記
載の積層コンデンサ。
5. A direction orthogonal to a direction connecting the first and second end faces of the capacitor body between the first and second internal electrodes and the third and fourth internal electrodes. Area, the narrow end portion of the first internal electrode and the narrow end portion of the fourth internal electrode face each other and the narrow width of the second internal electrode. 5. The device according to claim 1, wherein an area where the distal end portion and the narrow distal end portion of the third internal electrode face each other is kept substantially constant. 6. Multilayer capacitors.
【請求項6】 前記第1および第4の内部電極の各前記
細幅先端部の一方は他方より大きい幅方向寸法を有し、
かつ、前記第2および第3の内部電極の各前記細幅先端
部の一方は他方より大きい幅方向寸法を有している、請
求項5に記載の積層コンデンサ。
6. One of the narrow end portions of the first and fourth internal electrodes has a larger width dimension than the other.
6. The multilayer capacitor according to claim 5, wherein one of the narrow end portions of the second and third internal electrodes has a larger width dimension than the other.
【請求項7】 前記第1および第2の内部電極の各前記
細幅先端部の間の境界領域は、前記コンデンサ本体の前
記第1および第2の端面間を結ぶ方向とこれに直交する
方向との中間の方向に延び、かつ、前記第3および第4
の内部電極の各前記細幅先端部の間の境界領域は、前記
コンデンサ本体の前記第1および第2の端面間を結ぶ中
心線に関して前記第1および第2の内部電極の各前記細
幅先端部の間の前記境界領域の延びる方向とは対称の方
向に延びる、請求項2に記載の積層コンデンサ。
7. A boundary region between each of the narrow end portions of the first and second internal electrodes is a direction connecting the first and second end faces of the capacitor body and a direction orthogonal to the direction. And the third and fourth
The boundary region between each of the narrow tip portions of the internal electrodes of the first and second internal electrodes is defined by a center line connecting the first and second end faces of the capacitor body. The multilayer capacitor according to claim 2, wherein the multilayer capacitor extends in a direction symmetric to a direction in which the boundary region between the portions extends.
JP12104399A 1999-04-28 1999-04-28 Multilayer capacitors Expired - Fee Related JP3528675B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12104399A JP3528675B2 (en) 1999-04-28 1999-04-28 Multilayer capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12104399A JP3528675B2 (en) 1999-04-28 1999-04-28 Multilayer capacitors

Publications (2)

Publication Number Publication Date
JP2000311830A true JP2000311830A (en) 2000-11-07
JP3528675B2 JP3528675B2 (en) 2004-05-17

Family

ID=14801415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12104399A Expired - Fee Related JP3528675B2 (en) 1999-04-28 1999-04-28 Multilayer capacitors

Country Status (1)

Country Link
JP (1) JP3528675B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504029A (en) * 2011-03-24 2014-02-13 エプコス アーゲー Electric laminated element
CN112992540A (en) * 2019-12-13 2021-06-18 三星电机株式会社 Multilayer capacitor and board having the same mounted thereon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504029A (en) * 2011-03-24 2014-02-13 エプコス アーゲー Electric laminated element
US9779859B2 (en) 2011-03-24 2017-10-03 Epcos Ag Electrical multilayer component
CN112992540A (en) * 2019-12-13 2021-06-18 三星电机株式会社 Multilayer capacitor and board having the same mounted thereon

Also Published As

Publication number Publication date
JP3528675B2 (en) 2004-05-17

Similar Documents

Publication Publication Date Title
JP4757587B2 (en) Multilayer capacitor and manufacturing method thereof
JP4418969B2 (en) Multilayer ceramic capacitor
JP4378371B2 (en) Multilayer capacitor
US8107214B2 (en) Multilayer capacitor array having terminal conductor, to which internal electrodes are connected in parallel, connected in series to external electrodes
US7394643B2 (en) Laminated electronic component
US20030030510A1 (en) Multilayered LC composite component and method for manufacturing the same
US20080100988A1 (en) Multilayer capacitor
KR100898672B1 (en) Laminated ceramic capacitor
US7502216B2 (en) Multilayer chip capacitor
JP2005259982A (en) Laminated ceramic capacitor
JP2008147581A (en) Feedthrough capacitor array
US7961453B2 (en) Multilayer chip capacitor
KR20080055651A (en) Multilayer condenser
JP4501437B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP4375006B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2006190774A (en) Laminated ceramic electronic component
JPH07135124A (en) Multilayered ceramic capacitor
JP2002299152A (en) Capacitor
JP2000311830A (en) Layered capacitor
JP4287807B2 (en) Multilayer capacitor
JP4539440B2 (en) Multilayer capacitor mounting structure
JP5141715B2 (en) Multilayer capacitor
JP4506759B2 (en) Composite electronic components
JP2784863B2 (en) Multilayer capacitors
JP2006344845A (en) Capacitor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees