JP2000306911A - Emi-reduced semiconductor chip - Google Patents

Emi-reduced semiconductor chip

Info

Publication number
JP2000306911A
JP2000306911A JP11181799A JP11181799A JP2000306911A JP 2000306911 A JP2000306911 A JP 2000306911A JP 11181799 A JP11181799 A JP 11181799A JP 11181799 A JP11181799 A JP 11181799A JP 2000306911 A JP2000306911 A JP 2000306911A
Authority
JP
Japan
Prior art keywords
electromagnetic wave
wave absorbing
semiconductor chip
emi
absorbing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11181799A
Other languages
Japanese (ja)
Inventor
Yukio Kumagai
幸夫 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11181799A priority Critical patent/JP2000306911A/en
Publication of JP2000306911A publication Critical patent/JP2000306911A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

PROBLEM TO BE SOLVED: To reduce spurious electromagnetic radiation to the outside from a semiconductor chip, a bonding wire, or a package lead wire, by covering a semiconductor package with at least one or more layers of electromagnetic wave absorbing layers. SOLUTION: A semiconductor chip is provided with an electromagnetic wave absorbing layer 4 so as to reduce spurious electromagnetic radiation (EMI) generated much from an active element or a wiring pattern contained in an integrated circuit 2 made in multilayer wiring structure constituted on the base 1 to serve as the foundation of a semiconductor chip and radiated to the outside. However since the electromagnetic wave absorbing layer 4 itself is an insulator, it is covered with an electromagnetic wave absorbing layer 4 exclusive of a bonding pad 3 so that it may not be an obstacle at the time of bonding a lead wire to the bonding pad 3. It becomes possible to reduce the EMI radiated from the chip by forming an electromagnetic wave absorbing pattern on the uppermost layer of the semiconductor chip.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は半導体チップに係
り、特に高速で動作する電子回路を内蔵する半導体チッ
プの不要電磁輻射（Electro Magnetic Interferenc
e、以下ＥＭＩと略す）を低減する技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip, and more particularly, to an unnecessary electromagnetic radiation (Electro Magnetic Interferenc) of a semiconductor chip having a built-in electronic circuit operating at high speed.
e, hereinafter abbreviated as EMI).

【０００２】[0002]

【従来の技術】近年、ＥＭＩの低減を目的として、電磁
波吸収材料の開発が盛んに行われており、その原理も多
種多様である。例えば、微小な導電性ループパターンを
シート状のベースに配置したもの（特開平１０−２２４
０７５公報）が知られている。この他にも、Ｍ型六方晶
と呼ばれる結晶構造を持ったフェライト系材料をポリマ
ーと混合したもの、軟磁性金属を扁平状にしポリマー中
に配向・配置したもの、ＩＴＯ（酸化インジウムスズ）
をフィルム状のベースに蒸着したもの、磁性体配合シー
トと誘電体配合シートなどを積層したもの、電磁ステン
レス鋼を箔片化し粉末状にしたものを塩素化ポリエチレ
ンに混合してシート状にしたもの、繊維の表面に金属皮
膜を形成したもの（以上、［工業材料］第４６巻第１０
号、日刊工業新聞社、平成１０年１０月１日発行より）
など枚挙にいとまがない。2. Description of the Related Art In recent years, electromagnetic wave absorbing materials have been actively developed for the purpose of reducing EMI, and the principle thereof is also various. For example, a device in which a minute conductive loop pattern is arranged on a sheet-like base (Japanese Patent Laid-Open No. 10-224)
075). Other than these, a mixture of a ferrite-based material having a crystal structure called M-type hexagonal crystal and a polymer, a soft magnetic metal in a flat shape oriented and arranged in a polymer, ITO (indium tin oxide)
Is deposited on a film-like base, laminated with a magnetic compound sheet and a dielectric compound sheet, and made into a sheet by mixing flaked electromagnetic stainless steel into powder and mixing it with chlorinated polyethylene. With a metal film formed on the surface of the fiber (the above-mentioned industrial materials, Vol. 46, No. 10)
No., published by Nikkan Kogyo Shimbun, October 1, 1998)
There is no end to the list.

【０００３】このような中、半導体チップから輻射され
るＥＭＩを低減するための方策として、半導体チップを
導電性の封止材料でモールドする方式が提案され、例え
ば特開平５−８２６６８号公報が知られている。Under such circumstances, as a measure for reducing EMI radiated from the semiconductor chip, a method of molding the semiconductor chip with a conductive sealing material has been proposed, for example, Japanese Patent Application Laid-Open No. 5-82668. Have been.

【０００４】上記従来技術は、まず、半導体チップとパ
ッケージのリード線を接続する時に、絶縁皮膜を持った
ボンディングワイヤと絶縁皮膜を持ったパッケージリー
ド線を用いて配線を行い、その後に導電性封止材料を用
いてチップおよびボンディングワイヤとパッケージリー
ド線を覆う。この時、電源グランド用のパッケージリー
ド線には絶縁皮膜を設けておらず、導電性封止材料はこ
れによって電源グランド電位に保たれる。この後全体を
絶縁性の封止材料でモールドすることによりパッケージ
が完成する。このようにチップ全体を導電性材料で覆う
ことにより、その導体によるシールド効果を用いて不要
な電磁波が外部にもれることを防ぐというものであっ
た。According to the above prior art, first, when connecting a semiconductor chip to a package lead wire, wiring is performed using a bonding wire having an insulating film and a package lead wire having an insulating film, and thereafter, a conductive sealing is performed. The chip and the bonding wires and the package lead wires are covered with a stopper material. At this time, no insulating film is provided on the package lead wire for the power ground, and the conductive sealing material is thereby maintained at the power ground potential. Thereafter, the package is completed by molding the whole with an insulating sealing material. In this way, by covering the entire chip with a conductive material, unnecessary electromagnetic waves are prevented from leaking to the outside by using the shielding effect of the conductor.

【０００５】[0005]

【発明が解決しようとする課題】上記従来方式はチップ
全体を導電性封止材料を用いて覆い、シールド効果を持
たせるためとは言え、導電性封止材料、絶縁性封止材
料、絶縁性ボンディングワイヤ、絶縁性パッケージリー
ド線、導電性パッケージリード線等を用いる必要があ
り、低コスト、高生産性という面には何ら配慮されてい
ないという問題があった。また、チップとボンディング
ワイヤの接合部の絶縁性、ボンディングワイヤとパッケ
ージリード線との接合部における絶縁性を確保すること
が難しいという問題があった。The above-mentioned conventional method is intended to cover the entire chip with a conductive sealing material so as to have a shielding effect. It is necessary to use a bonding wire, an insulating package lead, a conductive package lead, and the like, and there is a problem that low cost and high productivity are not considered at all. In addition, there is a problem that it is difficult to ensure the insulation at the junction between the chip and the bonding wire and the insulation at the junction between the bonding wire and the package lead wire.

【０００６】本発明の目的は、半導体チップ内の能動素
子や配線層から半導体チップの外部に輻射される不要電
磁輻射、いわゆるＥＭＩを低減することが可能な半導体
チップを提供することにある。An object of the present invention is to provide a semiconductor chip capable of reducing unnecessary electromagnetic radiation, so-called EMI, radiated from an active element or a wiring layer in the semiconductor chip to the outside of the semiconductor chip.

【０００７】また本発明の他の目的は、半導体チップ、
ボンディングワイヤ、パッケージリード線から半導体パ
ッケージの外部に輻射されるＥＭＩを低減することが可
能な半導体パッケージを提供することにある。Another object of the present invention is to provide a semiconductor chip,
An object of the present invention is to provide a semiconductor package capable of reducing EMI radiated from a bonding wire and a package lead wire to the outside of the semiconductor package.

【０００８】また本発明の他の目的は、半導体実装用の
プリント配線基板の配線パターンや電源層からプリント
配線基板の外部に輻射されるＥＭＩを低減することが可
能な半導体実装用基板を提供することにある。Another object of the present invention is to provide a semiconductor mounting board capable of reducing EMI radiated from a wiring pattern or a power supply layer of the printed wiring board for semiconductor mounting to the outside of the printed wiring board. It is in.

【０００９】[0009]

【課題を解決するための手段】上記目的を達成するため
に本発明は、半導体チップに、少なくとも１層以上の電
磁波吸収層を設けたものである。In order to achieve the above object, the present invention provides a semiconductor chip having at least one or more electromagnetic wave absorbing layers.

【００１０】また上記他の目的を達成するために本発明
は、半導体パッケージの封止材料を、少なくとも１層以
上の電磁波吸収層で覆ったものである。According to another aspect of the present invention, a sealing material for a semiconductor package is covered with at least one electromagnetic wave absorbing layer.

【００１１】また上記他の目的を達成するために本発明
は、半導体実装用のプリント配線基板を、少なくとも１
層以上の電磁波吸収層で覆ったものである。According to another aspect of the present invention, there is provided a printed wiring board for mounting a semiconductor device comprising at least one printed wiring board.
It is covered with at least one electromagnetic wave absorbing layer.

【００１２】[0012]

【発明の実施の形態】図１は、本発明の一実施例の概略
構成を示す。前述したように電磁波吸収層を実現する技
術はさまざま存在するが、本実施例では微小金属による
導電性ループパターンによる方法を一例として用いてい
る。図１の半導体チップは、チップの基礎部分となるベ
ース部１と、多層配線構造により構成された集積回路部
２と、パッケージへのリード線を接続する部分であるボ
ンディングパッド部３と、導電性ループパターンと絶縁
物により構成された電磁波吸収層４より構成される。FIG. 1 shows a schematic configuration of an embodiment of the present invention. As described above, there are various techniques for realizing the electromagnetic wave absorbing layer. In the present embodiment, a method using a conductive loop pattern made of fine metal is used as an example. The semiconductor chip shown in FIG. 1 has a base portion 1 serving as a base portion of the chip, an integrated circuit portion 2 having a multilayer wiring structure, a bonding pad portion 3 serving as a portion for connecting a lead wire to a package, and a conductive portion. It is composed of an electromagnetic wave absorbing layer 4 composed of a loop pattern and an insulator.

【００１３】ＥＭＩは、多層配線構造の集積回路部２に
含まれる能動素子や配線パターンから多く発生する。本
実施例ではこの半導体チップ外部に輻射されるＥＭＩを
低減するために、図１に示すように半導体チップに電磁
波吸収層４を設けた。本実施例では、ボンディングパッ
ド部３の部分を除いて電磁波吸収層４で覆っているが、
これは、電磁波吸収層４そのものは絶縁物であるため
に、ボンディングパッド部３にリード線をボンディング
する際の妨げになるためである。EMI often occurs from active elements and wiring patterns included in the integrated circuit section 2 having a multilayer wiring structure. In this embodiment, in order to reduce EMI radiated outside the semiconductor chip, an electromagnetic wave absorbing layer 4 is provided on the semiconductor chip as shown in FIG. In the present embodiment, the electromagnetic wave absorbing layer 4 covers the portion except for the bonding pad portion 3.
This is because the electromagnetic wave absorbing layer 4 itself is an insulator, which hinders bonding of a lead wire to the bonding pad portion 3.

【００１４】次に図２を用いて微小金属による導電性ル
ープパターンの製造方法を説明する。この導電性ループ
パターンは従来のリソグラフ技術を用いて形成してい
る。具体的には、上記構成による半導体チップの最上層
を酸化シリコン等の絶縁物５で覆い、その上部にアルミ
ニウム等の金属膜６を蒸着した後にループパターン７を
露光、エッチングして電磁波吸収層４を形成する。最後
にボンディングパッド部３の上部をエッチングしボンデ
ィング用窓８を開け完成する。この工程は、ウェハレベ
ルの工程であることから、これによって生ずるコストア
ップと生産性の低下は最小限に抑えることが可能であ
る。Next, a method of manufacturing a conductive loop pattern made of fine metal will be described with reference to FIG. This conductive loop pattern is formed using a conventional lithographic technique. Specifically, the uppermost layer of the semiconductor chip having the above structure is covered with an insulator 5 such as silicon oxide, a metal film 6 such as aluminum is deposited thereon, and then the loop pattern 7 is exposed and etched to form an electromagnetic wave absorbing layer 4. To form Finally, the upper portion of the bonding pad portion 3 is etched to open the bonding window 8 to complete the bonding. Since this step is a wafer level step, it is possible to minimize the increase in cost and the decrease in productivity caused by this step.

【００１５】なお、電磁波吸収層４の上層にさらに別の
電磁波吸収層を形成することによって、チップ外部に輻
射されるＥＭＩをより一層低減することが可能である。
また電磁波吸収層４は、その厚さがボンディングパッド
部３の縦横寸法に比較して十分に薄いため、ボンディン
グパッド部３と半導体パッケージのリード線とのボンデ
ィング作業における妨げにはならない。By forming another electromagnetic wave absorbing layer on the electromagnetic wave absorbing layer 4, EMI radiated outside the chip can be further reduced.
Further, since the thickness of the electromagnetic wave absorbing layer 4 is sufficiently smaller than the vertical and horizontal dimensions of the bonding pad portion 3, it does not hinder the bonding operation between the bonding pad portion 3 and the lead wire of the semiconductor package.

【００１６】上記構成による実施例では、半導体チップ
に電磁波吸収層を設けたにもかかわらず、通常のボンデ
ィング作業が可能であり、低コストで生産性の高いＥＭ
Ｉ低減半導体チップを実現することができた。In the embodiment having the above-described structure, a normal bonding operation can be performed despite the provision of the electromagnetic wave absorbing layer on the semiconductor chip, and a low-cost and highly productive EM.
An I-reduced semiconductor chip was realized.

【００１７】図３は本発明の他の実施例を示す概略構成
図であり、ＳＯＰと呼ばれる半導体パッケージの断面図
である。半導体チップを乗せるフレーム１０、半導体チ
ップ１１、リード線１２、ボンディングワイヤ１３によ
り構成され、リード線１２の一部を除いてレジンモール
ド１４で覆われている。ＥＭＩは、内部の半導体チップ
１１やリード線１２、さらにはボンディングワイヤ１３
から発生する。FIG. 3 is a schematic structural view showing another embodiment of the present invention, and is a sectional view of a semiconductor package called SOP. The semiconductor device includes a frame 10 on which a semiconductor chip is mounted, a semiconductor chip 11, lead wires 12, and bonding wires 13, and is covered with a resin mold 14 except for a part of the lead wires 12. The EMI is transmitted to the internal semiconductor chip 11, the lead wire 12, and the bonding wire 13
Arising from

【００１８】本実施例では、この半導体パッケージ外部
に輻射されるＥＭＩを低減するために、レジンモールド
１４の最外層とリード線１２の一部に電磁波吸収層１５
を設けた。以下その詳細を説明する。In this embodiment, in order to reduce EMI radiated outside the semiconductor package, an electromagnetic wave absorbing layer 15 is formed on the outermost layer of the resin mold 14 and a part of the lead wire 12.
Was provided. The details will be described below.

【００１９】まず、フレーム１０に半導体チップ１１を
装着し、半導体チップ１１とリード線１２の間をボンデ
ィングワイヤ１３により接続する。その後、リード線１
２の一部を除いてレジンモールド１４で覆う。この段階
ではまだフレーム１０とリード線１２は一体化してお
り、切り離されていない状態である。次に、フェライト
を粉末状にしたものと紫外線硬化型ポリマーとを混合し
た液状の電磁波吸収塗料を準備し、リード線１２の半田
づけ部分、すなわちプリント配線基板に接続する部分を
マスキングした後、前記液状の電磁波吸収塗料を塗布す
る。次に、塗布された電磁波吸収塗料全体に紫外線を照
射し、紫外線硬化型ポリマーを硬化させて電磁波吸収層
１５を構成する。最後に、フレーム１０とリード線１２
の切断、折り曲げ工程を経て半導体パッケージが完成す
る。First, the semiconductor chip 11 is mounted on the frame 10, and the semiconductor chip 11 and the lead wires 12 are connected by the bonding wires 13. Then, lead 1
2 is covered with the resin mold 14 except for a part. At this stage, the frame 10 and the lead wire 12 are still integrated and not separated. Next, a liquid electromagnetic wave absorbing coating material prepared by mixing a powder of ferrite and an ultraviolet curable polymer was prepared, and the soldered portion of the lead wire 12, that is, the portion connected to the printed wiring board was masked. Apply a liquid electromagnetic wave absorbing paint. Next, the whole of the applied electromagnetic wave absorbing paint is irradiated with ultraviolet rays to cure the ultraviolet curable polymer to form the electromagnetic wave absorbing layer 15. Finally, the frame 10 and the lead 12
The semiconductor package is completed through the steps of cutting and bending.

【００２０】本実施例では、半導体パッケージに設けた
電磁波吸収層の上層に、さらに電磁波吸収層を積層する
ことによって、よりＥＭＩの低減を図ることが可能であ
る。また、この例では粉末状フェライトを用いている
が、混入材料はこれに限定されるものではない。なお、
混入されるものが導電性の金属であっても、微小な粉末
状にして用いるため、その粒子は通常考えられるリード
線１２のピッチ間隔より十分に小さく、リード線間の絶
縁を考慮する必要はない。液状の電磁波吸収塗料を作る
際に紫外線硬化型ポリマーを使用したが、硬化方法はこ
れに限定されるものではなく、熱硬化型樹脂などでもよ
い。In this embodiment, EMI can be further reduced by further laminating an electromagnetic wave absorbing layer on the electromagnetic wave absorbing layer provided on the semiconductor package. In this example, powdered ferrite is used, but the mixed material is not limited to this. In addition,
Even if the material to be mixed is a conductive metal, since it is used in the form of a fine powder, the particles are sufficiently smaller than the pitch interval of the lead wires 12 which is usually considered, and it is not necessary to consider the insulation between the lead wires. Absent. Although an ultraviolet curable polymer was used when preparing the liquid electromagnetic wave absorbing coating, the curing method is not limited to this, and a thermosetting resin or the like may be used.

【００２１】図３では一例としてＳＯＰタイプのパッケ
ージを取り上げたが、半導体パッケージの形状はこれに
限定されるものではなく、ＤＩＰ、ＳＩＰ、ＰＧＡ、Ｂ
ＧＡ、ＱＦＰなど、あらゆる形状の半導体パッケージに
応用が可能である。FIG. 3 shows an SOP type package as an example. However, the shape of the semiconductor package is not limited to this, and DIP, SIP, PGA, B
It can be applied to semiconductor packages of any shape such as GA and QFP.

【００２２】上記構成による本実施例では、半導体パッ
ケージを電磁波吸収層１５で覆いながらも、プリント配
線基板への実装は従来技術で対応可能であり、実装コス
トを上昇させること無くＥＭＩ低減が可能な半導体パッ
ケージを実現することができた。In this embodiment having the above structure, the semiconductor package is covered with the electromagnetic wave absorbing layer 15, but mounting on a printed wiring board can be performed by the conventional technique, and EMI can be reduced without increasing the mounting cost. A semiconductor package was realized.

【００２３】近年の電子機器の小型化、高速化に伴い、
それによって発生するＥＭＩが急速に増えつつある。こ
のような中、ＥＭＩが他の機器に障害を与える可能性も
指摘されており、低ＥＭＩ化は社会の要請ともなってい
る。次に本発明をプリント基板単位で実施した例を、図
４と図５を用いて説明する。With the recent miniaturization and speeding up of electronic equipment,
The resulting EMI is rapidly increasing. Under such circumstances, it has been pointed out that EMI may impair other devices, and reduction of EMI has also become a social demand. Next, an example in which the present invention is implemented for each printed circuit board will be described with reference to FIGS.

【００２４】一般的に電子機器の内部は、図４に示すよ
うなプリント配線基板２０をはじめ、機構部品、ケーブ
ルなどから構成されている。中でも、高速で動作する各
種デバイスを実装したプリント配線基板から発生するＥ
ＭＩをいかに減らすかが大きな課題である。Generally, the inside of an electronic device is composed of a printed circuit board 20 as shown in FIG. 4, mechanical components, cables, and the like. In particular, E generated from a printed wiring board on which various devices operating at high speed are mounted
The major issue is how to reduce MI.

【００２５】図４に示すプリント配線基板２０での例を
挙げれば、ＭＰＵ２１やメモリ２２などの半導体素子
と、その半導体素子のパッケージリード線２３、さらに
は配線パターン２４や電源層２５などがＥＭＩの主な発
生源である。これらのうち、最も距離が長く面積も大き
い配線パターン２４と電源層２５は、ＥＭＩの主要な発
生源と考えられる。In the case of the printed wiring board 20 shown in FIG. 4, for example, a semiconductor element such as the MPU 21 and the memory 22 and a package lead wire 23 of the semiconductor element, a wiring pattern 24 and a power supply layer 25 are EMI-compliant. It is a major source. Among these, the wiring pattern 24 and the power supply layer 25 having the longest distance and the largest area are considered to be the main sources of EMI.

【００２６】本実施例では図５に一例を示すように、プ
リント配線基板から輻射されるＥＭＩを低減するため
に、粉末状フェライトと紫外線硬化型ポリマーを混合し
てゲル状の電磁波吸収塗料とし、プリント配線基板の最
外層に塗布するものである。塗布する方法は、通常のプ
リント配線基板のレジスト膜を塗布する工程と同様の工
程による。以下、その詳細を具体的に説明する。In this embodiment, as shown in FIG. 5, in order to reduce the EMI radiated from the printed wiring board, a powdery ferrite and an ultraviolet curable polymer are mixed to form a gel-like electromagnetic wave absorbing paint. It is applied to the outermost layer of the printed wiring board. The method of applying is based on the same step as the step of applying a resist film of a normal printed wiring board. Hereinafter, the details will be specifically described.

【００２７】まず、フェライトを粉末状にしたものと紫
外線硬化型ポリマーとを混合したゲル状の電磁波吸収塗
料３０を塗料槽３１に入れる。次に、メッシュ状の膜を
用いて前記電磁波吸収塗料３０を塗布するための原版３
２とする。この原版３２に転写するパターンは、通常の
レジスト塗布用として作成したパターンから実装部品の
本体部分をマスクしたものを使用する。この結果できた
パターンを転写パターン３３とし、原版３２にリソグラ
フ工程を用いて転写する。First, a gel-like electromagnetic-wave-absorbing paint 30 obtained by mixing a powder of ferrite and an ultraviolet-curable polymer is put into a paint tank 31. Next, a master 3 for applying the electromagnetic wave absorbing paint 30 using a mesh-like film is used.
Let it be 2. The pattern to be transferred to the master 32 is obtained by masking the main body of the mounted component from a pattern created for normal resist coating. The resulting pattern is used as a transfer pattern 33, which is transferred to the original 32 using a lithographic process.

【００２８】この原版３２を塗料槽３１の下部に装着
し、プリント配線基板３４に位置合わせをして乗せ、電
磁波吸収塗料３０に圧力をかけ押し出して塗布する。こ
のようにしてプリント配線基板３４に転写された電磁波
吸収塗料全体に紫外線を照射して硬化させることにより
電磁波吸収層が形成される。プリント配線基板３４の裏
面の配線パターンに対しても、転写パターン３３を裏面
用に替え上記と同様の工程を行ない、ＥＭＩ低減プリン
ト配線基板が完成する。後は必要に応じて適宜シルクパ
ターン等を塗布すればよい。The original plate 32 is mounted on the lower part of the paint tank 31 and is positioned and mounted on the printed wiring board 34, and the electromagnetic wave absorbing paint 30 is extruded under pressure and applied. In this manner, the entire electromagnetic wave absorbing paint transferred to the printed wiring board 34 is irradiated with ultraviolet rays and cured to form an electromagnetic wave absorbing layer. The same process as described above is performed for the wiring pattern on the back surface of the printed wiring board 34, except that the transfer pattern 33 is changed to that for the back surface, thereby completing the EMI-reduced printed wiring board. Thereafter, a silk pattern or the like may be appropriately applied as needed.

【００２９】なお、「原版３２のパターンは通常のレジ
スト塗布用として作成したパターンから実装部品の本体
部分をマスクしたものを使用する」と前述したが、その
理由を述べる。プリント配線基板の表、裏面に塗布する
レジスト膜は、配線パターンの保護、絶縁、半田ブリッ
ジの防止、防錆などを目的としている。通常、そのレジ
スト膜の厚さは２０〜２５μm程度である。この程度の
厚さであれば、実装部品を半田づけする場合にも障害と
はならない。It should be noted that, as described above, the pattern of the original plate 32 is formed by masking the main body of the mounted component from the pattern prepared for normal resist coating, and the reason will be described. The resist film applied to the front and back surfaces of the printed wiring board is intended to protect the wiring pattern, insulate, prevent solder bridges, and prevent rust. Usually, the thickness of the resist film is about 20 to 25 μm. With this thickness, there is no obstacle to soldering the mounted components.

【００３０】しかしながら本実施例で示す電磁波吸収層
の厚さは、その目的とする用途や周波数等によって変動
するものである。最悪の場合を想定すれば、部品を実装
する部分にも電磁波吸収層があると、実装部品の接続用
電極と半田面との間に間隙を生じ半田づけ不良となる危
険性がある。However, the thickness of the electromagnetic wave absorbing layer shown in this embodiment varies depending on the intended use, frequency, and the like. Assuming the worst case, if there is an electromagnetic wave absorbing layer also in the part where the component is mounted, there is a risk that a gap may be formed between the connection electrode of the mounted component and the solder surface, resulting in poor soldering.

【００３１】本実施例ではこれを防ぐために、通常のレ
ジスト用パターンから実装部品の本体部分をマスクした
ものを電磁波吸収層の転写パターン３３としているもの
である。上記構成による本実施例では、プリント配線基
板を電磁波吸収層で覆いながらも、部品の実装は従来技
術で対応可能であり、実装コストを上昇させること無く
ＥＭＩ低減が可能なプリント配線基板を実現することが
できた。In this embodiment, in order to prevent this, a pattern obtained by masking the main body of the mounted component from a normal resist pattern is used as the transfer pattern 33 of the electromagnetic wave absorbing layer. In the present embodiment having the above-described configuration, the components can be mounted by the conventional technology while covering the printed wiring board with the electromagnetic wave absorbing layer, and a printed wiring board capable of reducing EMI without increasing the mounting cost is realized. I was able to.

【００３２】なお、プリント配線基板の電磁波吸収層の
上層に、さらに電磁波吸収層を設けることによって、よ
りＥＭＩの低減を図ることが可能である。また、本実施
例では、プリント配線基板上にレジスト膜を設けずに直
接電磁波吸収塗料を塗布したが、レジスト膜の上から塗
布することも可能である。The EMI can be further reduced by providing an electromagnetic wave absorbing layer on the printed wiring board above the electromagnetic wave absorbing layer. Further, in this embodiment, the electromagnetic wave absorbing paint is applied directly without providing a resist film on the printed wiring board, but it is also possible to apply the paint on the resist film.

【００３３】本実施例で用いた粉末状フェライトは、電
磁波吸収塗料の原版のメッシュより十分に粒子が小さ
い。このため、ゲル状の電磁波吸収塗料を押し出して塗
布する際にも粉末状フェライトはメッシュを通過し、何
ら障害とはならない。The particles of the powdery ferrite used in this embodiment are sufficiently smaller than the mesh of the original plate of the electromagnetic wave absorbing paint. For this reason, even when the gel-like electromagnetic wave absorbing paint is extruded and applied, the powdery ferrite passes through the mesh and does not cause any obstacle.

【００３４】また、この例では粉末状フェライトを用い
ているが、混入材料はこれに限定されるものではない。
なお、混入されるものが導電性の金属であっても、微小
な粉末状にして用いるため、その粒子は通常考えられる
プリント配線基板の配線パターン間隔より十分に小さ
く、配線パターン間の絶縁は、考慮する必要はない。ゲ
ル状の電磁波吸収塗料を作る際には紫外線硬化型ポリマ
ーを使用したが、硬化方法はこれに限定されるものでは
なく、熱硬化型など何でもよい。In this example, powdered ferrite is used, but the material to be mixed is not limited to this.
In addition, even if what is mixed is a conductive metal, since it is used in the form of fine powder, its particles are sufficiently smaller than the wiring pattern interval of a normally conceived printed wiring board, and the insulation between wiring patterns is No need to consider. When preparing the gel-like electromagnetic wave absorbing coating material, an ultraviolet curable polymer was used. However, the curing method is not limited to this, and any method such as a thermosetting type may be used.

【００３５】[0035]

【発明の効果】本発明によれば、半導体チップの最上層
に電磁波吸収パターンを形成することによって、チップ
外部に輻射されるＥＭＩを低減することが可能となり、
低コストで生産性の高いＥＭＩ低減半導体チップを提供
できる効果がある。According to the present invention, EMI radiated outside the chip can be reduced by forming an electromagnetic wave absorption pattern on the uppermost layer of the semiconductor chip,
This has the effect of providing a low-cost, highly productive EMI-reducing semiconductor chip.

【００３６】また本発明によれば、半導体パッケージを
電磁波吸収層で覆うことによって、半導体パッケージか
ら輻射されるＥＭＩを低減することが可能となり、実装
コストを上昇させること無くＥＭＩ低減が可能な半導体
パッケージを提供できる効果がある。Further, according to the present invention, the EMI radiated from the semiconductor package can be reduced by covering the semiconductor package with the electromagnetic wave absorbing layer, and the EMI can be reduced without increasing the mounting cost. There is an effect that can be provided.

【００３７】また本発明によれば、プリント配線基板を
電磁波吸収層で覆うことによって、プリント配線基板か
ら輻射されるＥＭＩを低減することが可能となり、実装
コストを上昇させること無くＥＭＩ低減が可能なプリン
ト配線基板を提供できる効果がある。According to the present invention, the EMI radiated from the printed wiring board can be reduced by covering the printed wiring board with the electromagnetic wave absorbing layer, and the EMI can be reduced without increasing the mounting cost. There is an effect that a printed wiring board can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例である半導体チップの概略構
成を示す断面図。FIG. 1 is a sectional view showing a schematic configuration of a semiconductor chip according to an embodiment of the present invention.

【図２】半導体チップに設けた導電性ループパターンの
製造方法を説明する斜視図。FIG. 2 is a perspective view illustrating a method for manufacturing a conductive loop pattern provided on a semiconductor chip.

【図３】本発明の一実施例である半導体パッケージの概
略構成を示す断面図。FIG. 3 is a sectional view showing a schematic configuration of a semiconductor package according to an embodiment of the present invention.

【図４】一般的なプリント配線基板の概略構成を示す斜
視図。FIG. 4 is a perspective view showing a schematic configuration of a general printed wiring board.

【図５】プリント配線基板への電磁波吸収塗料の塗布方
法を示す斜視図。FIG. 5 is a perspective view showing a method of applying an electromagnetic wave absorbing paint to a printed wiring board.

【符号の説明】[Explanation of symbols]

１…ベース部、２…集積回路部、３…ボンディングパッ
ド部、４…電磁波吸収層、５…絶縁物、６…金属膜、７
…ループパターン、８…ボンディング用窓、１０…フレ
ーム、１１…半導体チップ、１２…リード線、１３…ボ
ンディングワイヤ、１４…レジンモールド、１５…電磁
波吸収層、２０…プリント配線基板、２１…ＭＰＵ、２
２…メモリ、２３…パッケージリード線、２４…配線パ
ターン、２５…電源層、３０…電磁波吸収塗料、３１…
塗料槽、３２…原版、３３…転写パターン、３４…プリ
ント配線基板。DESCRIPTION OF SYMBOLS 1 ... Base part, 2 ... Integrated circuit part, 3 ... Bonding pad part, 4 ... Electromagnetic wave absorption layer, 5 ... Insulator, 6 ... Metal film, 7
... Loop pattern, 8 ... Bonding window, 10 ... Frame, 11 ... Semiconductor chip, 12 ... Lead wire, 13 ... Bonding wire, 14 ... Resin mold, 15 ... Electromagnetic wave absorption layer, 20 ... Printed wiring board, 21 ... MPU, 2
2 ... Memory, 23 ... Package lead wire, 24 ... Wiring pattern, 25 ... Power supply layer, 30 ... Electromagnetic wave absorbing paint, 31 ...
Paint tank, 32: original plate, 33: transfer pattern, 34: printed wiring board.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】多層配線構造を有する半導体チップにおい
て、前記半導体チップに、少なくとも１層以上の電磁波
吸収層を設けたことを特徴とする半導体チップ。1. A semiconductor chip having a multilayer wiring structure, wherein the semiconductor chip is provided with at least one or more electromagnetic wave absorbing layers. 【請求項２】半導体チップを封止材料を用いて封止した
半導体パッケージにおいて、前記封止材料を、少なくと
も１層以上の電磁波吸収層で覆ったことを特徴とする半
導体パッケージ。2. A semiconductor package in which a semiconductor chip is sealed using a sealing material, wherein the sealing material is covered with at least one or more electromagnetic wave absorbing layers. 【請求項３】多層配線構造を有するプリント配線基板に
おいて、前記プリント配線基板を、少なくとも１層以上
の電磁波吸収層で覆ったことを特徴とするプリント配線
基板。3. A printed wiring board having a multilayer wiring structure, wherein the printed wiring board is covered with at least one or more electromagnetic wave absorbing layers.
JP11181799A 1999-04-20 1999-04-20 Emi-reduced semiconductor chip Pending JP2000306911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11181799A JP2000306911A (en) 1999-04-20 1999-04-20 Emi-reduced semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11181799A JP2000306911A (en) 1999-04-20 1999-04-20 Emi-reduced semiconductor chip

Publications (1)

Publication Number Publication Date
JP2000306911A true JP2000306911A (en) 2000-11-02

Family

ID=14570915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11181799A Pending JP2000306911A (en) 1999-04-20 1999-04-20 Emi-reduced semiconductor chip

Country Status (1)

Country Link
JP (1) JP2000306911A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299648A (en) * 2001-03-30 2002-10-11 Hitachi Ltd Optical transmitting/receiving module
KR101460981B1 (en) 2008-05-21 2014-11-14 삼성전자주식회사 Structure for blocking an electromagnetic interference, and wafer level package and printed circuit board having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299648A (en) * 2001-03-30 2002-10-11 Hitachi Ltd Optical transmitting/receiving module
KR101460981B1 (en) 2008-05-21 2014-11-14 삼성전자주식회사 Structure for blocking an electromagnetic interference, and wafer level package and printed circuit board having the same

Similar Documents

Publication Publication Date Title
US8004860B2 (en) Radiofrequency and electromagnetic interference shielding
WO2020228704A1 (en) Embedded packaging structure and preparation method therefor, and terminal
US20220256690A1 (en) Circuit board and method for preparing same, and electronic device
JP2003273571A (en) High-frequency module for shielding inter-element radio wave interference
JP6737914B2 (en) Semiconductor package with in-package partition shield and method of manufacturing the same
CN104347540A (en) Circuit module and method of producing circuit module
US10497651B2 (en) Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
JPH08250890A (en) Hybrid integrated circuit device
JP7354594B2 (en) Electronic element module and its manufacturing method
CN108807360A (en) The method of semiconductor packaging device and manufacture semiconductor packaging device
US9245854B2 (en) Organic module EMI shielding structures and methods
US20200168557A1 (en) Semiconductor package and fabrication method thereof
WO2020071493A1 (en) Module
CN107946287A (en) Semiconductor encapsulation device and its manufacture method
TW202117988A (en) Electronic package and method for fabricating the same
CN106328633A (en) Electronic device module and method of manufacturing the same
US20090184404A1 (en) Electromagnetic shilding structure and manufacture method for multi-chip package module
JP2000306911A (en) Emi-reduced semiconductor chip
KR100698570B1 (en) Package device with electromagnetic interference shield
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
JP6802314B2 (en) Semiconductor package and its manufacturing method
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
KR20170137023A (en) Semiconductor package and manufacturing method thereof
KR101008973B1 (en) Tape circuit substrate, semiconductor chip package using thereof, and Liquid Crystal Display using thereof
KR102240759B1 (en) Electronic device and methods of fabricating the same