JP2000305105A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JP2000305105A
JP2000305105A JP11120499A JP11120499A JP2000305105A JP 2000305105 A JP2000305105 A JP 2000305105A JP 11120499 A JP11120499 A JP 11120499A JP 11120499 A JP11120499 A JP 11120499A JP 2000305105 A JP2000305105 A JP 2000305105A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
well
type
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11120499A
Other languages
Japanese (ja)
Inventor
Kazunori Komori
一徳 小森
Yukio Tanaka
幸生 田中
Kazuhiro Nishiyama
和廣 西山
Akio Takimoto
昭雄 滝本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11120499A priority Critical patent/JP2000305105A/en
Publication of JP2000305105A publication Critical patent/JP2000305105A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To increase a liquid crystal display element in the pixel density and numerical aperture, and decrease it in the physical dimensions. SOLUTION: This liquid crystal display element is such that one p-well 212b is formed for every four pixels adjacent to each other, and n-type transistors 202 of the above-mentioned four pixels are formed in this well 212b. Moreover, a p-type transistor 201 is formed at a position on the diagonal of the n-type transistor 202. Thus, by forming the plural transistors of the same polarity in the p-well 212b, the inter-transistor distances can be set shorter without causing malfunctions of the transistors, therefore, it is possible to substratially reduce an area occupied by the transistors.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各画素ごとに対応
した半導体素子を備え、テレビ受像機やコンピュータデ
ィスプレイなどの画像表示装置に用いられる液晶表示素
子に関し、特に、ビデオプロジェクタやデータプロジェ
クタ等の液晶プロジェクタにおけるライトバルブとして
用いられた場合でも、明るい画像を表示することができ
る液晶表示素子に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device provided with a semiconductor element corresponding to each pixel and used for an image display device such as a television receiver or a computer display, and more particularly to a liquid crystal display device such as a video projector and a data projector. The present invention relates to a liquid crystal display device capable of displaying a bright image even when used as a light valve in a liquid crystal projector.

【0002】[0002]

【従来の技術】近年、直視型や投射型の画像表示装置に
液晶表示素子が多く用いられつつある。特に、投射型の
画像表示装置において、CRTに代えてライトバルブと
しての液晶表示素子を備えることにより、高輝度化およ
びコンパクト化が図られている。この種の画像表示装置
は、直視型の画像表示装置に比べて、一層高画素密度
(高解像度)、かつ大開口率(高輝度)であることが必
要とされるため、特に反射型の液晶表示素子が注目され
ている。
2. Description of the Related Art In recent years, liquid crystal display elements have been increasingly used in direct-view and projection image display devices. In particular, in a projection type image display device, by providing a liquid crystal display element as a light valve instead of a CRT, high brightness and compactness are achieved. This type of image display device requires a higher pixel density (high resolution) and a larger aperture ratio (high brightness) than a direct-view type image display device. Display elements are receiving attention.

【0003】以下、従来の液晶表示素子の例として、例
えばSXGAデータプロジェクタなどに用いられる反射
型の液晶表示素子について説明する。
[0003] As an example of a conventional liquid crystal display device, a reflection type liquid crystal display device used in, for example, an SXGA data projector will be described.

【0004】液晶表示素子は、例えば図11に示すよう
に、透明基板101とシリコン基板102との間に液晶
層103が設けられて構成されている。上記透明基板1
01には、透明の対向電極104が形成されている。ま
た、シリコン基板102には、各表示画素に対応してマ
トリクス状に配置された画素スイッチングトランジスタ
111、絶縁層112、および遮光層113が形成され
るとともに、さらに、それぞれ上記画素スイッチングト
ランジスタ111に接続された画像信号線114、走査
信号線115、および反射画素電極116が形成されて
いる。上記遮光層113は、反射画素電極116の間隙
から入射した光がシリコン基板102に到達しにくいよ
うにして、シリコン基板102の電気抵抗が低下するこ
とによる画素スイッチングトランジスタ111の誤動作
を防止するために設けられている。
[0004] The liquid crystal display element is constituted by providing a liquid crystal layer 103 between a transparent substrate 101 and a silicon substrate 102 as shown in FIG. 11 for example. The transparent substrate 1
In FIG. 1, a transparent counter electrode 104 is formed. On the silicon substrate 102, a pixel switching transistor 111, an insulating layer 112, and a light-shielding layer 113 arranged in a matrix corresponding to each display pixel are formed, and further connected to the pixel switching transistor 111, respectively. The image signal line 114, the scanning signal line 115, and the reflection pixel electrode 116 are formed. The light-shielding layer 113 prevents light incident from the gap between the reflective pixel electrodes 116 from reaching the silicon substrate 102 and prevents a malfunction of the pixel switching transistor 111 due to a decrease in electric resistance of the silicon substrate 102. Is provided.

【0005】上記画素スイッチングトランジスタ111
は、より詳しくは図12に示すように、ソース電極、ゲ
ート電極、およびドレイン電極が、それぞれ画像信号線
114、走査信号線115、または反射画素電極116
に接続され、走査信号線115から入力される走査信号
に応じて、画像信号線114から入力される画像信号電
圧がスイッチングされて反射画素電極116に印加され
るようになっている。さらに、ドレイン電極と共通電極
117との間には補助容量118が接続されている。上
記補助容量118が設けられることにより、反射画素電
極116と対向電極104との間に形成される液晶容量
119を実質的に増大させ、画素スイッチングトランジ
スタ111がOFF状態のときに、液晶容量119に蓄
積された電荷が放電することによる電圧の低下が小さく
抑えられるようになっている。
The above-mentioned pixel switching transistor 111
More specifically, as shown in FIG. 12, a source electrode, a gate electrode, and a drain electrode are connected to an image signal line 114, a scanning signal line 115, or a reflective pixel electrode 116, respectively.
, And the image signal voltage input from the image signal line 114 is switched and applied to the reflective pixel electrode 116 in accordance with the scanning signal input from the scanning signal line 115. Further, an auxiliary capacitance 118 is connected between the drain electrode and the common electrode 117. By providing the auxiliary capacitance 118, the liquid crystal capacitance 119 formed between the reflective pixel electrode 116 and the counter electrode 104 is substantially increased, and when the pixel switching transistor 111 is OFF, the liquid crystal capacitance 119 is reduced. The reduction in voltage due to the discharge of the stored charge is suppressed to a small level.

【0006】上記のような液晶表示素子では、図示しな
い偏光板等を介して所定の偏光方向に揃えられた入射光
Pが入射すると、液晶層103を透過する際に、その偏
光方向が対向電極104と反射画素電極116との間の
電圧(電界)に応じて変化し(偏光方向が変調され)、
出射光Qが出射する。そこで、この出射光Qが偏光板を
透過する際に、上記偏光方向の変化量に応じた光量とな
って画像が表示される。
In the above-described liquid crystal display device, when incident light P aligned in a predetermined polarization direction enters through a polarizing plate or the like (not shown), the polarization direction is changed to the opposite electrode when passing through the liquid crystal layer 103. It changes according to the voltage (electric field) between the pixel electrode 104 and the reflective pixel electrode 116 (the polarization direction is modulated),
The emitted light Q is emitted. Therefore, when the emitted light Q passes through the polarizing plate, an image is displayed with a light amount corresponding to the change amount of the polarization direction.

【0007】ところで、画像表示装置の高画質化を図る
ためには、液晶容量119に蓄積された電荷の放電によ
る電圧の低下を小さく抑える必要がある。このため、上
記のように液晶容量119と並列に設けられる補助容量
118は、できるだけ大きな容量に設定されることが好
ましいが、一般に、形成し得る電極の面積等の制約か
ら、液晶容量119と同程度、またはその数倍程度の容
量に設定される。それゆえ、上記電圧の低下をより小さ
く抑えて、画質を大幅に向上させることが困難である。
By the way, in order to improve the image quality of the image display device, it is necessary to suppress a decrease in the voltage due to the discharge of the electric charge accumulated in the liquid crystal capacitor 119. For this reason, it is preferable that the auxiliary capacitance 118 provided in parallel with the liquid crystal capacitance 119 as described above is set to a capacitance as large as possible. However, in general, the auxiliary capacitance 118 is the same as the liquid crystal capacitance 119 due to restrictions on the area of electrodes that can be formed. The capacity is set to about or several times the capacity. Therefore, it is difficult to suppress the above-mentioned voltage drop to a small extent and to greatly improve the image quality.

【0008】そこで、液晶容量119に蓄積された電荷
の放電自体を少なく抑えるために、例えば図1に示すよ
うに、各画素ごとに、互いに逆極性の走査信号によって
駆動されるp型トランジスタ201とn型トランジスタ
202との1対のトランジスタを並列に設けることが考
えられる。すなわち、p型トランジスタ201とn型ト
ランジスタ202には、互いに逆方向の光電流が生じる
ために電荷の移動が相殺されるので、実質的に光電流に
よる放電を防止または低減することができる。また、2
つのトランジスタを設けることによって、各トランジス
タの耐圧を低く設定することができるので、各トランジ
スタを微細化して、液晶表示素子の小型化を図ったり、
大開口率化(高輝度化)を図ったりすることもできる。
Therefore, in order to suppress the discharge itself of the electric charge accumulated in the liquid crystal capacitor 119, for example, as shown in FIG. 1, a p-type transistor 201 driven by scanning signals of opposite polarities is provided for each pixel. It is conceivable to provide a pair of transistors with the n-type transistor 202 in parallel. That is, since the p-type transistor 201 and the n-type transistor 202 generate photocurrents in the opposite directions to each other, the movement of the charges is cancelled, so that discharge due to the photocurrent can be substantially prevented or reduced. Also, 2
By providing two transistors, the breakdown voltage of each transistor can be set low, so that each transistor can be miniaturized to reduce the size of the liquid crystal display element,
It is also possible to increase the aperture ratio (increase the luminance).

【0009】上記のような1対のトランジスタは、例え
ば図13に示すように形成することが考えられる。すな
わち、シリコン基板121の画像表示領域全体がnウェ
ルであるとすると、p型トランジスタ201は、シリコ
ン基板121上にp-領域201aおよびp+領域201
bを設けることにより形成することができる。一方、n
型トランジスタ202は、シリコン基板121上にpウ
ェル122を形成し、そのpウェル122内にn-領域
202aおよびn+領域202bを設けることにより形
成することができる。なお、同図において、203は第
1走査信号線、204は第2走査信号線、205は画像
信号線、206は反射画素電極である。また、同図にお
いては、便宜上、主としてp型トランジスタ201およ
びn型トランジスタ202に関連する部材だけが描かれ
ている。
The above-mentioned pair of transistors may be formed, for example, as shown in FIG. That is, assuming that the entire image display area of the silicon substrate 121 is an n-well, the p-type transistor 201 is formed on the silicon substrate 121 by the p region 201 a and the p + region 201.
It can be formed by providing b. On the other hand, n
The type transistor 202 can be formed by forming a p-well 122 on a silicon substrate 121 and providing an n region 202a and an n + region 202b in the p well 122. In the figure, reference numeral 203 denotes a first scanning signal line, 204 denotes a second scanning signal line, 205 denotes an image signal line, and 206 denotes a reflection pixel electrode. In addition, in the figure, only members related to the p-type transistor 201 and the n-type transistor 202 are mainly illustrated for convenience.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
ように各画素ごとに互いにチャネルのタイプが異なる1
対のトランジスタを形成する場合、画素のサイズを小さ
くして表示画像の高精細化や液晶表示素子の小型化を図
ることが困難になる。すなわち、半導体のレイアウト設
計においては、半導体素子の誤動作を回避するために設
けられた種々のルールに従う必要があり、特に、隣接す
るトランジスタ間の距離を最小限界以上に設定する必要
がある。
However, as described above, each pixel has a different channel type.
In the case of forming a pair of transistors, it is difficult to reduce the size of a pixel to achieve high definition of a display image and downsizing of a liquid crystal display element. That is, in the layout design of a semiconductor, it is necessary to follow various rules provided for avoiding malfunction of a semiconductor element, and in particular, it is necessary to set a distance between adjacent transistors to a minimum limit or more.

【0011】具体的には、例えばp型トランジスタ20
1およびn型トランジスタ202に印加される電圧が1
5V程度である場合、図13に示す距離S1,S2(各
トランジスタからウェルの境界までの距離)は、少なく
とも2μm程度に設定する必要がある。そこで、例えば
p型トランジスタ201およびn型トランジスタ202
のサイズが2.5×6μm、画素の形状が正方形とする
と、同図から明らかなように、画素のサイズを13μm
角より小さくすることはできず、補助容量を形成する場
合には、さらに画素のサイズが大きくなる。このこと
は、最先端の半導体技術である0.35〜0.8μmク
ラスの微細加工技術を用いたとしても同じである。
Specifically, for example, the p-type transistor 20
1 and the voltage applied to the n-type transistor 202 is 1
When the voltage is about 5 V, the distances S1 and S2 (the distance from each transistor to the boundary of the well) shown in FIG. 13 need to be set to at least about 2 μm. Therefore, for example, a p-type transistor 201 and an n-type transistor 202
Is 2.5 × 6 μm and the shape of the pixel is a square, as is apparent from FIG.
The size cannot be made smaller than the corner, and the size of the pixel is further increased when an auxiliary capacitance is formed. This is the same even when the fine processing technology of the 0.35 to 0.8 μm class, which is the most advanced semiconductor technology, is used.

【0012】ここで、例えば、一般に投射型の画像表示
装置に用いられている対角寸法が0.9インチの大きさ
で、いわゆるハイビジョン(HDTV)画像を表示し得
る1080×1920画素のライトバルブを作製しよう
とすると、画素のサイズを10μm角程度に設定する必
要がある。
Here, for example, a light valve having a diagonal size of 0.9 inches used in a projection type image display device and capable of displaying a so-called high-definition (HDTV) image having 1080 × 1920 pixels. It is necessary to set the pixel size to about 10 μm square.

【0013】上記の点に鑑み、本発明は、液晶容量に蓄
積された電荷の放電を少なく抑えるとともに、高画素密
度化や、大開口率化、小型化を図ることができる液晶表
示素子の提供を目的としている。
In view of the above, the present invention provides a liquid crystal display device capable of suppressing discharge of electric charges accumulated in a liquid crystal capacitor, and achieving high pixel density, large aperture ratio, and miniaturization. It is an object.

【0014】[0014]

【課題を解決するための手段】上記の課題を解決するた
め、本発明は、基板と、上記基板上に、各画素ごとに形
成された画素電極と、上記画素電極に対向させて設けら
れた対向電極と、上記画素電極と上記対向電極との間に
設けられた液晶層と、上記基板上に、各画素ごとに複数
形成された、互いに極性または種類の異なる半導体素子
とを備えた液晶表示素子であって、上記基板上に、p
型、またはn型の少なくとも一方の極性のウェルが、互
いに隣接する複数の画素にわたって部分的に形成され、
上記ウェル内に、上記互いに隣接する複数の画素におけ
る上記半導体素子のうち、同極性または同種類の半導体
素子が形成されていることを特徴としている。
In order to solve the above-mentioned problems, the present invention comprises a substrate, a pixel electrode formed for each pixel on the substrate, and a pixel electrode opposed to the pixel electrode. A liquid crystal display comprising a counter electrode, a liquid crystal layer provided between the pixel electrode and the counter electrode, and a plurality of semiconductor elements of different polarities or types formed on the substrate for each pixel. An element, on the substrate, p
A well of at least one polarity of n-type or n-type is partially formed over a plurality of pixels adjacent to each other;
The semiconductor element of the same polarity or the same type among the semiconductor elements of the plurality of pixels adjacent to each other is formed in the well.

【0015】上記互いに極性または種類の異なる半導体
素子としては、例えばp型トランジスタとn型トランジ
スタや、p型またはn型のトランジスタとダイオードが
用いられる。
As the semiconductor elements having different polarities or types, for example, a p-type transistor and an n-type transistor, or a p-type or n-type transistor and a diode are used.

【0016】上記のように構成することにより、同一の
ウェル内に形成される同極性または同種類の半導体素子
間の距離は、ウェル境界を介して形成される極性または
種類の異なる半導体素子間の距離よりも短くなるように
配置しても半導体素子の誤動作を生じないようにするこ
とができるので、実質的に半導体素子の占める面積を小
さくすることができる。それゆえ、画素のサイズを小さ
くして、高画素密度化や小型化を図ったり、大開口率化
を図ったりすることが容易にできる。
With the above configuration, the distance between semiconductor elements of the same polarity or of the same type formed in the same well is equal to the distance between semiconductor elements of different polarities or of different types formed via the well boundary. Even if it is arranged to be shorter than the distance, malfunction of the semiconductor element can be prevented, so that the area occupied by the semiconductor element can be substantially reduced. Therefore, it is possible to easily increase the pixel density and reduce the size of the pixel, or to increase the aperture ratio by reducing the size of the pixel.

【0017】上記ウェルは、互いに隣接する4つの画素
にわたって形成するようにしてもよい。この場合には、
ウェル内に狭い間隔で形成される半導体素子の数が多い
ので、画素のサイズを大幅に小さくすることなどが容易
にできる。また、上記ウェルは、互いに隣接する2つの
画素にわたって形成するようにしてもよい。このような
構成は、配線パターンのレイアウト上の制約によって3
つ以上のトランジスタを近接させることができないなど
の場合に有効である。
The well may be formed over four pixels adjacent to each other. In this case,
Since the number of semiconductor elements formed at narrow intervals in a well is large, it is easy to greatly reduce the size of a pixel. Further, the well may be formed over two pixels adjacent to each other. Such a configuration has three problems due to restrictions on the layout of the wiring pattern.
This is effective when one or more transistors cannot be brought close to each other.

【0018】また、上記画素電極として、可視光を反射
する反射電極を用い、反射型の液晶表示素子を構成して
もよい一方、上記画素電極として、可視光を透過させる
透明電極を用い、透過型の液晶表示素子を構成してもよ
い。反射型の液晶表示素子を構成する場合には、前記の
ように画素のサイズを小さくして高画素密度化や小型化
を図ったりすることが容易にできる一方、透過型の液晶
表示素子を構成する場合には、さらに、実質的に半導体
素子の占める面積を小さくすることによる大開口率化を
図ることも容易にできる。
A reflective liquid crystal display element may be formed by using a reflective electrode that reflects visible light as the pixel electrode. On the other hand, a transparent electrode that transmits visible light may be used as the pixel electrode. Type liquid crystal display element. In the case where a reflective liquid crystal display element is formed, it is easy to increase the pixel density and downsize by reducing the pixel size as described above, while forming a transmissive liquid crystal display element. In this case, the aperture ratio can be easily increased by reducing the area occupied by the semiconductor element.

【0019】また、上記のように実質的に半導体素子の
占める面積を小さくすることによって、補助容量手段の
容量を例えば液晶容量以上に設定することなども容易に
できるので、液晶容量に蓄積された電荷の放電による電
圧の低下を小さく抑えることも容易にできる。
Further, by reducing the area occupied by the semiconductor element substantially as described above, the capacitance of the auxiliary capacitance means can be easily set to, for example, a liquid crystal capacitance or more. It is also possible to easily suppress a decrease in voltage due to discharge of electric charges.

【0020】[0020]

【発明の実施の形態】(実施の形態1)本発明の実施の
形態1として、投射型の液晶表示装置に用いられる反射
型の液晶表示素子について説明する。
(Embodiment 1) As Embodiment 1 of the present invention, a reflective liquid crystal display element used in a projection type liquid crystal display device will be described.

【0021】まず、液晶表示素子の回路について説明す
る。この液晶表示素子には、図1に示すように、各画素
ごとに、p型トランジスタ201とn型トランジスタ2
02とが設けられている。これらのトランジスタのゲー
ト電極は、それぞれ第1走査信号線203または第2走
査信号線204に接続されている。また、ソース電極は
ともに画像信号線205に接続され、ドレイン電極はと
もに反射画素電極206に接続されている。上記反射画
素電極206は、対向電極207との間で液晶容量20
8を形成するようになっている。また、p型トランジス
タ201およびn型トランジスタ202のドレイン電極
と共通電極209との間には補助容量210が接続され
ている。
First, the circuit of the liquid crystal display device will be described. As shown in FIG. 1, the liquid crystal display element includes a p-type transistor 201 and an n-type transistor 2 for each pixel.
02 is provided. The gate electrodes of these transistors are connected to the first scanning signal line 203 or the second scanning signal line 204, respectively. The source electrodes are both connected to the image signal line 205, and the drain electrodes are both connected to the reflective pixel electrode 206. The reflective pixel electrode 206 is connected to the opposite electrode 207 by the liquid crystal capacitor 20.
8 are formed. In addition, an auxiliary capacitance 210 is connected between the drain electrodes of the p-type transistor 201 and the n-type transistor 202 and the common electrode 209.

【0022】上記第1走査信号線203または第2走査
信号線204は、互いに逆極性の走査信号をp型トラン
ジスタ201およびn型トランジスタ202に与えるよ
うになっている。この走査信号に応じて、画像信号線2
05から入力される画像信号電圧がスイッチングされて
反射画素電極206に印加されるようになっている。上
記のように、互いに逆極性の走査信号によって駆動され
るp型トランジスタ201とn型トランジスタ202と
の1対のトランジスタが並列に設けられることにより、
それぞれのトランジスタに互いに逆方向の光電流が生じ
るため、電荷の移動が相殺されるので、実質的に光電流
による放電が防止または低減される。また、2つのトラ
ンジスタを設けることによって各トランジスタの耐圧を
低く設定することができるので、各トランジスタを微細
化して画素のサイズを小さくし、高画素密度化や小型化
を図ったりすることもできる。
The first scanning signal line 203 or the second scanning signal line 204 supplies scanning signals of opposite polarities to the p-type transistor 201 and the n-type transistor 202. In response to this scanning signal, the image signal line 2
The image signal voltage input from the switch 05 is switched and applied to the reflective pixel electrode 206. As described above, by providing a pair of transistors of the p-type transistor 201 and the n-type transistor 202 driven in parallel by the scanning signals of opposite polarities,
Since photocurrents are generated in the respective transistors in directions opposite to each other, the movement of charges is canceled out, so that discharge due to the photocurrent is substantially prevented or reduced. In addition, since the withstand voltage of each transistor can be set low by providing two transistors, each transistor can be miniaturized to reduce the size of a pixel, thereby achieving high pixel density and miniaturization.

【0023】次に、液晶表示素子の構造について説明す
る。
Next, the structure of the liquid crystal display device will be described.

【0024】液晶表示素子は、図2(後述する図3のA
−A断面図)に示すように、透明基板211とp型シリ
コン基板212との間に液晶層213が設けられて構成
されている。上記液晶層213としては、例えば、ツイ
スト角が40〜70°程度のツイステッドネマティック
液晶モード(TN)や、負の誘電率異方性を有するネマ
ティック液晶を用いた垂直配向モ−ド(VA)が適用さ
れる。上記透明基板211には、透明の対向電極207
が形成されている。また、p型シリコン基板212に
は、各表示画素に対応してマトリクス状に配置された画
素スイッチング用のp型トランジスタ201、およびn
型トランジスタ202が形成されている。より詳しく
は、p型シリコン基板212上には、画像表示領域全域
にわたってnウェル212aが形成されるとともに、こ
のnウェル212a内に部分的にpウェル212bが形
成されている。p型トランジスタ201は、上記nウェ
ル212a内に、p-領域201aおよびp+領域201
bが設けられることにより形成されている。一方、n型
トランジスタ202は、上記部分的に形成されたpウェ
ル212b内に、n-領域202aおよびn+領域202
bが設けられることにより形成されている。なお、これ
らのp型トランジスタ201およびn型トランジスタ2
02の配置パターンについては後に詳述する。
The liquid crystal display element is shown in FIG. 2 (A in FIG. 3 described later).
As shown in FIG. 2A, a liquid crystal layer 213 is provided between the transparent substrate 211 and the p-type silicon substrate 212. As the liquid crystal layer 213, for example, a twisted nematic liquid crystal mode (TN) having a twist angle of about 40 to 70 ° or a vertical alignment mode (VA) using a nematic liquid crystal having a negative dielectric anisotropy is used. Applied. On the transparent substrate 211, a transparent counter electrode 207 is provided.
Are formed. The p-type silicon substrate 212 has pixel switching p-type transistors 201 arranged in a matrix corresponding to each display pixel, and n
A type transistor 202 is formed. More specifically, on the p-type silicon substrate 212, an n-well 212a is formed over the entire image display region, and a p-well 212b is partially formed in the n-well 212a. The p-type transistor 201 has a p - region 201a and ap + region 201 in the n-well 212a.
It is formed by providing b. On the other hand, n-type transistor 202 has n region 202a and n + region 202 in partially formed p well 212b.
It is formed by providing b. Note that these p-type transistor 201 and n-type transistor 2
The arrangement pattern of No. 02 will be described later in detail.

【0025】上記p型トランジスタ201およびn型ト
ランジスタ202の中央部(ゲート部)には、それぞ
れ、絶縁層214,215を介してゲート電極216,
217が設けられている。これらのゲート電極216,
217は、図示しない断面における第1走査信号線20
3、または第2走査信号線204に形成された凸部によ
り構成されている。また、p型トランジスタ201およ
びn型トランジスタ202におけるソースとなるp+
域201bおよびn+領域202bには、画像信号線2
05が接続されている。一方、ドレインとなるp+領域
201bおよびn+領域202bには、第1中継電極2
18、第2中継電極219、およびコンタクトホール電
極220を介して反射画素電極206が接続されてい
る。さらに、上記第1中継電極218には、補助容量電
極210aが接続されている。この補助容量電極210
aと、絶縁層210bと、共通電極209を兼ねるnウ
ェル212aとで、液晶容量208を実質的に増大させ
る補助容量210が構成されている。この補助容量21
0は、例えば液晶容量208と同程度、またはそれ以上
(数倍程度など)の容量に設定されている。また、上記
p型トランジスタ201およびn型トランジスタ202
と反射画素電極206との間には、絶縁層221が設け
られている。
The gate electrodes 216 and 216 are provided at the center (gate) of the p-type transistor 201 and the n-type transistor 202 via insulating layers 214 and 215, respectively.
217 are provided. These gate electrodes 216,
217 denotes a first scanning signal line 20 in a cross section (not shown).
3 or a projection formed on the second scanning signal line 204. The p + region 201b and the n + region 202b which are the sources of the p-type transistor 201 and the n-type transistor 202 are connected to the image signal line 2
05 is connected. On the other hand, the p + region 201b and the n + region 202b serving as drains have first relay electrodes 2
18, the second relay electrode 219, and the reflective pixel electrode 206 are connected via the contact hole electrode 220. Further, an auxiliary capacitance electrode 210a is connected to the first relay electrode 218. This auxiliary capacitance electrode 210
a, the insulating layer 210b, and the n-well 212a also serving as the common electrode 209 form an auxiliary capacitance 210 that substantially increases the liquid crystal capacitance 208. This auxiliary capacity 21
0 is set to, for example, a capacity equal to or larger than the liquid crystal capacity 208 (about several times). Further, the p-type transistor 201 and the n-type transistor 202
An insulating layer 221 is provided between and the reflective pixel electrode 206.

【0026】上記p型トランジスタ201およびn型ト
ランジスタ202は、図3に示すように配置されてい
る。すなわち、互いに隣接する4つの画素ごとに1つの
pウェル212bが形成され、このpウェル212b内
に上記4つの画素のn型トランジスタ202が形成され
ている。また、各画素におけるn型トランジスタ202
の対角上の位置にp型トランジスタ201が形成されて
いる。なお、同図においては、便宜上、主としてp型ト
ランジスタ201およびn型トランジスタ202に関連
する部材だけが描かれている。
The p-type transistor 201 and the n-type transistor 202 are arranged as shown in FIG. That is, one p-well 212b is formed for every four pixels adjacent to each other, and the n-type transistors 202 of the four pixels are formed in the p-well 212b. Further, the n-type transistor 202 in each pixel
A p-type transistor 201 is formed at a position diagonally above. Note that, for convenience, only members related to the p-type transistor 201 and the n-type transistor 202 are illustrated in FIG.

【0027】上記のように、4つの画素ごとに形成され
た1つのpウェル212b内に4つのn型トランジスタ
202を形成すると、互いに同極性のトランジスタが隣
接することになる。この場合、各トランジスタの誤動作
を防止するためには、図3に示す距離S11,S12
(各トランジスタからウェルの境界までの距離)は2μ
m程度以上に設定する必要があるが、距離S13(同一
のウェル内での互いに同極性のトランジスタ間の距離)
は、0.5〜0.6μm程度に設定することができる。
そこで、例えばp型トランジスタ201およびn型トラ
ンジスタ202のサイズが2.5×6μm、画素の形状
が正方形とすると、同図から明らかなように、画素のサ
イズを約10μm角程度にすることができる。
As described above, when four n-type transistors 202 are formed in one p-well 212b formed for every four pixels, transistors having the same polarity are adjacent to each other. In this case, in order to prevent malfunction of each transistor, the distances S11 and S12 shown in FIG.
(Distance from each transistor to boundary of well) is 2μ
m or more, but the distance S13 (the distance between transistors of the same polarity in the same well)
Can be set to about 0.5 to 0.6 μm.
Therefore, for example, if the size of the p-type transistor 201 and the n-type transistor 202 is 2.5 × 6 μm and the shape of the pixel is a square, the size of the pixel can be reduced to about 10 μm square, as is apparent from FIG. .

【0028】それゆえ、この液晶表示素子は、例えば、
一般に投射型の画像表示装置に用いられている対角寸法
が0.9インチの大きさで、いわゆるハイビジョン(H
DTV)画像を表示し得る1080×1920画素のラ
イトバルブとして用いることができる。また、実質的に
トランジスタの占める面積を小さく抑えることができる
ので、大きな面積の補助容量を形成することも容易にで
きる。一方、画素の形状を長方形に形成する場合には、
さらに画素密度を高くしたり液晶表示素子の小型化を図
ったりすることも容易にできる。
Therefore, this liquid crystal display device has, for example,
A diagonal dimension generally used for a projection type image display device is 0.9 inches, and is called a high-definition (H
DTV) can be used as a light valve of 1080 × 1920 pixels capable of displaying an image. Further, since the area occupied by the transistor can be substantially reduced, it is easy to form an auxiliary capacitor having a large area. On the other hand, when the pixel shape is rectangular,
Further, the pixel density can be increased and the size of the liquid crystal display element can be easily reduced.

【0029】なお、各画素ごとのp型トランジスタ20
1とn型トランジスタ202とは、上記のように対角上
の位置に配置するものに限らず、例えば図4に示すよう
に同一の辺に添って配置するなどしてもよい。
The p-type transistor 20 for each pixel
The 1 and n-type transistors 202 are not limited to those arranged at diagonal positions as described above, but may be arranged along the same side as shown in FIG. 4, for example.

【0030】(実施の形態2)本発明の実施の形態2と
して、互いに隣接する2つの画素ごとに1つのpウェル
が形成された液晶表示素子について説明する。この液晶
表示素子の回路構成は前記実施の形態1(図1)と同じ
である。なお、以下の実施の形態において、前記実施の
形態1と同様の機能を有する構成要素については同一の
符号を付して説明を省略する。
(Embodiment 2) As Embodiment 2 of the present invention, a liquid crystal display element in which one p-well is formed for every two adjacent pixels will be described. The circuit configuration of this liquid crystal display element is the same as that of the first embodiment (FIG. 1). In the following embodiments, components having the same functions as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0031】この液晶表示素子は、図5に示すように、
互いに隣接する2つの画素ごとに1つのpウェル212
bが形成され、このpウェル212b内に上記2つの画
素のn型トランジスタ202が形成されている。このよ
うに構成する場合には、同図における画素の上下方向の
寸法を短くすることはできないが、横方向の寸法を短く
することができるので、やはり、画素のサイズを小さく
したり補助容量を大きくしたりすることなどが容易にで
きる。このような構成は、配線パターンのレイアウト上
の制約によって3つ以上のトランジスタを近接させるこ
とができないなどの場合に有効である。
As shown in FIG. 5, this liquid crystal display element
One p-well 212 for every two pixels adjacent to each other
The n-type transistors 202 of the two pixels are formed in the p-well 212b. In such a configuration, the vertical dimension of the pixel in the figure cannot be reduced, but the horizontal dimension can be reduced, so that the pixel size can be reduced or the auxiliary capacitance can be reduced. It can be easily enlarged. Such a configuration is effective when three or more transistors cannot be brought close to each other due to restrictions on the layout of the wiring pattern.

【0032】なお、上記のような配置に限らず、例えば
図6に示すように、同図における上下方向のp型トラン
ジスタ201およびn型トランジスタ202の位置を揃
えるように配置するなどしてもよい。また、例えば図7
に示すように、同図における上下方向に隣接する画素の
n型トランジスタ202を同一のpウェル212b内に
形成するなどしてもよい。
The arrangement is not limited to the above arrangement. For example, as shown in FIG. 6, the p-type transistor 201 and the n-type transistor 202 in the vertical direction in FIG. . Also, for example, FIG.
As shown in FIG. 5, the n-type transistors 202 of the vertically adjacent pixels in the same drawing may be formed in the same p-well 212b.

【0033】(実施の形態3)本発明の実施の形態3と
して、前記実施の形態1のn型トランジスタ202に代
えてダイオードが用いられた液晶表示素子の例を説明す
る。
(Embodiment 3) As Embodiment 3 of the present invention, an example of a liquid crystal display element using a diode instead of the n-type transistor 202 of Embodiment 1 will be described.

【0034】この液晶表示素子には、図8に示すよう
に、各画素ごとに、p型トランジスタ201と、アノー
ドがバイアス信号線231に接続されて常に逆バイアス
電圧が印加されるダイオード232とが設けられてい
る。このようにダイオード232が設けられることによ
り、やはり漏れ電流を減少させ、p型トランジスタ20
1がOFF状態のときに、液晶容量208に蓄積された
電荷が放電することによる電圧の低下が小さく抑えられ
る。
In this liquid crystal display element, as shown in FIG. 8, for each pixel, a p-type transistor 201 and a diode 232 whose anode is connected to the bias signal line 231 and to which a reverse bias voltage is always applied are provided. Is provided. By providing the diode 232 in this manner, the leakage current is also reduced, and the p-type transistor 20
When 1 is in the OFF state, the voltage drop due to the discharge of the charge accumulated in the liquid crystal capacitance 208 can be suppressed to a small level.

【0035】上記ダイオード232は、図9(図10の
B−B断面図)に示すように、pウェル212b内にn
-領域232aおよびn+領域232bが設けられること
により形成されている。ここで、nウェル212aは、
補助容量210の共通電極209を兼ねるとともに、ダ
イオード232のバイアス信号線231を兼ねている。
また、p型トランジスタ201およびダイオード232
は、図10に示すように配置されている。すなわち、互
いに隣接する4つの画素ごとに1つのpウェル212b
が形成され、このpウェル212b内に上記4つの画素
のダイオード232が形成されている。
As shown in FIG. 9 (a cross-sectional view taken along the line BB in FIG. 10), the diode 232 has n in the p-well 212b.
- it is formed by regions 232a and n + region 232b is provided. Here, the n-well 212a is
It also serves as the common electrode 209 of the storage capacitor 210 and also serves as the bias signal line 231 of the diode 232.
Also, the p-type transistor 201 and the diode 232
Are arranged as shown in FIG. That is, one p-well 212b for every four pixels adjacent to each other
Are formed, and the diodes 232 of the four pixels are formed in the p well 212b.

【0036】上記のように構成されることにより、ダイ
オード232はトランジスタよりも占める面積が小さい
ことや配線数が少ないことに加えて、pウェル212b
内でのダイオード232間の距離を0.5〜0.6μm
程度に設定することができるので、一層、画素のサイズ
を小さくしたり補助容量を大きくしたりすることが容易
にできる。
With the above structure, the diode 232 occupies a smaller area than the transistor, has a smaller number of wires, and has the p-well 212b.
The distance between the diodes 232 within 0.5 to 0.6 μm
Since it can be set to the degree, it is possible to further easily reduce the size of the pixel and increase the auxiliary capacitance.

【0037】なお、上記のようにp型トランジスタとダ
イオードとの組み合わせに限らず、n型トランジスタと
ダイオードとを組み合わせるようにしてもよい。
The present invention is not limited to the combination of the p-type transistor and the diode as described above, but may be a combination of an n-type transistor and a diode.

【0038】また、上記のように互いに隣接する4つの
画素ごとに1つのpウェルを形成するものに限らず、前
記実施の形態2と同様に、互いに隣接する4つの画素ご
とに1つのpウェルを形成するようにしてもよい。さら
に、実施の形態1、2で説明したのと同様な種々の配置
パターンの変形も可能である。
Further, the present invention is not limited to the case where one p-well is formed for every four pixels adjacent to each other as described above, and one p-well is formed for every four pixels adjacent to each other as in the second embodiment. May be formed. Further, various arrangement patterns similar to those described in the first and second embodiments can be modified.

【0039】また、実施の形態1〜3においては、p型
シリコン基板212上にnウェル212aを形成し、上
記nウェル212a内に部分的に、互いに隣接する複数
の画素にわたるpウェル212bを形成する例を示した
が、半導体の種類やp、nのタイプは上記に限るもので
はない。すなわち、少なくとも一方の極性のウェルを互
いに隣接する複数の画素にわたって部分的に形成し、そ
のウェル内に同極性の複数のトランジスタやダイオード
を形成すれば、同様の効果を得ることができる。
In the first to third embodiments, an n-well 212a is formed on a p-type silicon substrate 212, and a p-well 212b is formed in the n-well 212a partially over a plurality of pixels adjacent to each other. However, the types of semiconductors and the types of p and n are not limited to those described above. That is, a similar effect can be obtained by forming a well of at least one polarity partially over a plurality of pixels adjacent to each other and forming a plurality of transistors and diodes of the same polarity in the well.

【0040】また、各画素ごとにp型トランジスタとn
型トランジスタとの対を2対以上設けるなどしてもよ
い。
Further, a p-type transistor and n
Two or more pairs with the type transistor may be provided.

【0041】また、上記のように単結晶のシリコン基板
上にトランジスタを形成するものに限らず、例えば絶縁
基板上にポリシリコン層やアモルファスシリコン層を形
成してトランジスタやダイオードを形成するなどしても
よい。
Further, the present invention is not limited to the method of forming a transistor on a single crystal silicon substrate as described above. For example, a transistor or a diode may be formed by forming a polysilicon layer or an amorphous silicon layer on an insulating substrate. Is also good.

【0042】また、上記のように投射型の液晶表示装置
に用いられる反射型の液晶表示素子に限らず、透過型の
液晶表示素子を構成するようにしてもよいし、直視型の
液晶表示装置に用いられる反射型または透過型の液晶表
示素子を構成するようにしてもよい。特に透過型の液晶
表示素子を構成する場合には、実質的にトランジスタ等
のサイズを小さくすることができるので、開口率を大き
くすることもできる。
The present invention is not limited to the reflection type liquid crystal display device used in the projection type liquid crystal display device as described above, but may be a transmission type liquid crystal display device. A reflective or transmissive liquid crystal display element used for the present invention may be configured. In particular, when a transmissive liquid crystal display element is formed, the size of a transistor or the like can be substantially reduced, so that the aperture ratio can be increased.

【0043】[0043]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is embodied in the form described above and has the following effects.

【0044】すなわち、基板上に、p型、またはn型の
少なくとも一方の極性のウェルが、互いに隣接する複数
の画素にわたって部分的に形成され、上記ウェル内に、
上記互いに隣接する複数の画素における半導体素子のう
ち、同極性または同種類の半導体素子が形成されること
により、半導体素子の誤動作を生じることなく半導体素
子の間隔を狭く設定することができるので、実質的に半
導体素子の占める面積を小さくすることができ、したが
って、画素のサイズを小さくして、高画素密度化や小型
化を図ったり、大開口率化を図ったりすることが容易に
できるという効果を奏する。
That is, a well of at least one polarity of p-type or n-type is partially formed on a substrate over a plurality of pixels adjacent to each other, and in the well,
By forming semiconductor elements of the same polarity or the same type among the semiconductor elements in the plurality of pixels adjacent to each other, the interval between the semiconductor elements can be set narrow without causing a malfunction of the semiconductor elements. The effect that the area occupied by the semiconductor element can be reduced in size, and therefore the size of the pixel can be reduced, so that the pixel density can be easily increased, the size can be reduced, and the aperture ratio can be easily increased. To play.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1の液晶表示素子の回路構成を示
す回路図
FIG. 1 is a circuit diagram illustrating a circuit configuration of a liquid crystal display element in Embodiment 1.

【図2】 実施の形態1の液晶表示素子の構造を示す縦
断面図
FIG. 2 is a longitudinal sectional view illustrating a structure of a liquid crystal display element of Embodiment 1.

【図3】 実施の形態1のトランジスタの配置を示す平
面図
FIG. 3 is a plan view illustrating an arrangement of a transistor in Embodiment 1;

【図4】 実施の形態1のトランジスタの配置の変形例
を示す平面図
FIG. 4 is a plan view illustrating a modification of the arrangement of the transistors in Embodiment 1.

【図5】 実施の形態2におけるトランジスタの配置を
示す平面図
FIG. 5 is a plan view showing an arrangement of transistors in Embodiment 2.

【図6】 実施の形態2のトランジスタの配置の変形例
を示す平面図
FIG. 6 is a plan view illustrating a modification of the arrangement of the transistors in Embodiment 2.

【図7】 実施の形態2のトランジスタの配置の他の変
形例を示す平面図
FIG. 7 is a plan view showing another modification of the arrangement of the transistors in the second embodiment.

【図8】 実施の形態3の液晶表示素子の回路構成を示
す回路図
FIG. 8 is a circuit diagram illustrating a circuit configuration of a liquid crystal display element in Embodiment 3.

【図9】 実施の形態3の液晶表示素子の構造を示す縦
断面図
FIG. 9 is a longitudinal sectional view illustrating a structure of a liquid crystal display element in Embodiment 3.

【図10】 実施の形態3のトランジスタ等の配置を示
す平面図
FIG. 10 is a plan view showing an arrangement of a transistor and the like in Embodiment 3;

【図11】 従来の液晶表示素子の構造を示す縦断面図FIG. 11 is a longitudinal sectional view showing the structure of a conventional liquid crystal display element.

【図12】 従来の液晶表示素子の回路構成を示す回路
FIG. 12 is a circuit diagram showing a circuit configuration of a conventional liquid crystal display element.

【図13】 各画素ごとにp型とn型のトランジスタが
設けられる場合に考えられるトランジスタの配置を示す
平面図
FIG. 13 is a plan view showing a possible transistor arrangement when p-type and n-type transistors are provided for each pixel;

【符号の説明】[Explanation of symbols]

201 p型トランジスタ 201a p-領域 201b p+領域 202 n型トランジスタ 202a n-領域 202b n+領域 203 第1走査信号線 204 第2走査信号線 205 画像信号線 206 反射画素電極 207 対向電極 208 液晶容量 209 共通電極 210 補助容量 210a 補助容量電極 210b 絶縁層 211 透明基板 212 p型シリコン基板 212a nウェル 212b pウェル 213 液晶層 214,215 絶縁層 216,217 ゲート電極 218 第1中継電極 219 第2中継電極 220 コンタクトホール電極 221 絶縁層 231 バイアス信号線 232 ダイオード 232a n-領域 232b n+領域201 p-type transistor 201a p region 201b p + region 202 n-type transistor 202a n region 202b n + region 203 first scan signal line 204 second scan signal line 205 image signal line 206 reflective pixel electrode 207 counter electrode 208 liquid crystal capacitance 209 common electrode 210 auxiliary capacitance 210a auxiliary capacitance electrode 210b insulating layer 211 transparent substrate 212 p-type silicon substrate 212a n-well 212b p-well 213 liquid crystal layer 214,215 insulating layer 216,217 gate electrode 218 first relay electrode 219 second relay electrode 220 contact hole electrode 221 insulating layer 231 bias signal line 232 diode 232a n region 232b n + region

フロントページの続き (72)発明者 西山 和廣 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 滝本 昭雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 HA05 JA23 JA29 JA38 JA42 JA46 JB42 JB56 JB63 JB69 KA03 KA07 MA35 MA37 NA07 NA24 NA25 NA27 PA12 5C094 AA05 AA10 AA15 BA03 BA16 BA43 CA19 DA13 EA04 EA10 FB14 HA08 Continued on the front page (72) Inventor Kazuhiro Nishiyama 1006 Kazuma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. 2H092 HA05 JA23 JA29 JA38 JA42 JA46 JB42 JB56 JB63 JB69 KA03 KA07 MA35 MA37 NA07 NA24 NA25 NA27 PA12 5C094 AA05 AA10 AA15 BA03 BA16 BA43 CA19 DA13 EA04 EA10 FB14 HA08

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】基板と、 上記基板上に、各画素ごとに形成された画素電極と、 上記画素電極に対向させて設けられた対向電極と、 上記画素電極と上記対向電極との間に設けられた液晶層
と、 上記基板上に、各画素ごとに複数形成された、互いに極
性または種類の異なる半導体素子とを備えた液晶表示素
子であって、 上記基板上に、p型、またはn型の少なくとも一方の極
性のウェルが、互いに隣接する複数の画素にわたって部
分的に形成され、上記ウェル内に、上記互いに隣接する
複数の画素における上記半導体素子のうち、同極性また
は同種類の半導体素子が形成されていることを特徴とす
る液晶表示素子。
A substrate; a pixel electrode formed on the substrate for each pixel; a counter electrode provided to face the pixel electrode; and a counter electrode provided between the pixel electrode and the counter electrode. A liquid crystal layer, and a plurality of semiconductor elements having different polarities or types formed on each of the pixels on the substrate, wherein a p-type or an n-type is formed on the substrate. A well of at least one polarity is partially formed over a plurality of pixels adjacent to each other, and a semiconductor element of the same polarity or the same type among the semiconductor elements in the plurality of pixels adjacent to each other is formed in the well. A liquid crystal display element characterized by being formed.
【請求項2】請求項1の液晶表示素子であって、 上記互いに極性の異なる半導体素子は、p型トランジス
タと、n型トランジスタとであることを特徴とする液晶
表示素子。
2. The liquid crystal display element according to claim 1, wherein said semiconductor elements having different polarities are a p-type transistor and an n-type transistor.
【請求項3】請求項1の液晶表示素子であって、 上記互いに種類の異なる半導体素子は、p型またはn型
のトランジスタと、ダイオードとであることを特徴とす
る液晶表示素子。
3. The liquid crystal display device according to claim 1, wherein said different types of semiconductor devices are a p-type or n-type transistor and a diode.
【請求項4】請求項1の液晶表示素子であって、 上記ウェルは、互いに隣接する4つの画素にわたって形
成されていることを特徴とする液晶表示素子。
4. The liquid crystal display device according to claim 1, wherein said well is formed over four pixels adjacent to each other.
【請求項5】請求項1の液晶表示素子であって、 上記ウェルは、互いに隣接する2つの画素にわたって形
成されていることを特徴とする液晶表示素子。
5. The liquid crystal display device according to claim 1, wherein said well is formed over two pixels adjacent to each other.
【請求項6】請求項1の液晶表示素子であって、 上記画素電極は、可視光を反射する反射電極であること
を特徴とする液晶表示素子。
6. The liquid crystal display device according to claim 1, wherein said pixel electrode is a reflective electrode that reflects visible light.
【請求項7】請求項1の液晶表示素子であって、 上記画素電極は、可視光を透過させる透明電極であるこ
とを特徴とする液晶表示素子。
7. The liquid crystal display device according to claim 1, wherein said pixel electrode is a transparent electrode that transmits visible light.
【請求項8】請求項1の液晶表示素子であって、 上記基板は、単結晶シリコンを含むことを特徴とする液
晶表示素子。
8. The liquid crystal display device according to claim 1, wherein said substrate contains single crystal silicon.
【請求項9】請求項1の液晶表示素子であって、 さらに、一方側の電極が上記画素電極に接続された補助
容量手段を備え、 上記補助容量手段の容量が、上記画素電極と上記対向電
極との間に形成される液晶容量以上に設定されているこ
とを特徴とする液晶表示素子。
9. The liquid crystal display device according to claim 1, further comprising auxiliary capacitance means having one electrode connected to said pixel electrode, wherein a capacitance of said auxiliary capacitance means is opposite to said pixel electrode. A liquid crystal display element, wherein the liquid crystal display element is set to be equal to or larger than a liquid crystal capacitance formed between the electrodes.
JP11120499A 1999-04-19 1999-04-19 Liquid crystal display element Pending JP2000305105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11120499A JP2000305105A (en) 1999-04-19 1999-04-19 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11120499A JP2000305105A (en) 1999-04-19 1999-04-19 Liquid crystal display element

Publications (1)

Publication Number Publication Date
JP2000305105A true JP2000305105A (en) 2000-11-02

Family

ID=14555159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11120499A Pending JP2000305105A (en) 1999-04-19 1999-04-19 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JP2000305105A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507376B2 (en) 2000-12-25 2003-01-14 Kawasaki Microelectronics, Inc. Display device formed on semiconductor substrate and display system using the same
JP2020064192A (en) * 2018-10-17 2020-04-23 日本放送協会 Liquid crystal optical modulator, liquid crystal display device and holography device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507376B2 (en) 2000-12-25 2003-01-14 Kawasaki Microelectronics, Inc. Display device formed on semiconductor substrate and display system using the same
JP2020064192A (en) * 2018-10-17 2020-04-23 日本放送協会 Liquid crystal optical modulator, liquid crystal display device and holography device
JP7165556B2 (en) 2018-10-17 2022-11-04 日本放送協会 Liquid crystal optical modulators, liquid crystal display devices, and holographic devices

Similar Documents

Publication Publication Date Title
JP5078416B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device
JP3445121B2 (en) Matrix substrate, liquid crystal display device and projector using the same
EP0763766B1 (en) Active matrix liquid crystal display unit
US6952246B2 (en) Reflective type liquid crystal display device
KR19980032965A (en) Matrix substrate, liquid crystal device using the matrix substrate, and display device using the liquid crystal device
JPH11167127A (en) Active matrix type liquid crystal display device
US7388633B2 (en) Reflective liquid crystal display
US6753839B2 (en) Electro-optical panel and electronic device
JPH03175430A (en) Reflection type liquid crystal display device
JPH11125834A (en) Matrix substrate and liquid crystal display device and projection type liquid crystal display device
JP2004170554A (en) Reflective liquid crystal display device
JPH11126051A (en) Matrix substrate and liquid crystal display device, and projection type liquid crystal display device using them
JPWO2009041112A1 (en) Display device
JP2000305105A (en) Liquid crystal display element
US6853419B2 (en) Reflective liquid crystal display having fine pixels
US20050052390A1 (en) Electro-optical device and electronic apparatus
JP2006330526A (en) Liquid crystal display device and its manufacturing method
JPH10253989A (en) Display device
JP2001066629A (en) Liquid crystal display device
JP5084958B2 (en) Reflective liquid crystal display device and substrate for reflective liquid crystal display device
JP2001209345A (en) Method for driving display device
JP3630945B2 (en) Liquid crystal display
US20040232416A1 (en) Semiconductor device, reflection type liquid crystal display device, and reflection type liquid crystal projector
US20230408875A1 (en) Liquid crystal display device
JP3096394B2 (en) Display device