JP2000295846A - Inverter circuit and dc power supply - Google Patents

Inverter circuit and dc power supply

Info

Publication number
JP2000295846A
JP2000295846A JP11095858A JP9585899A JP2000295846A JP 2000295846 A JP2000295846 A JP 2000295846A JP 11095858 A JP11095858 A JP 11095858A JP 9585899 A JP9585899 A JP 9585899A JP 2000295846 A JP2000295846 A JP 2000295846A
Authority
JP
Japan
Prior art keywords
circuit
snubber
switch
inverter
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11095858A
Other languages
Japanese (ja)
Other versions
JP3386740B2 (en
Inventor
Mitsuo Nakada
光雄 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP09585899A priority Critical patent/JP3386740B2/en
Publication of JP2000295846A publication Critical patent/JP2000295846A/en
Application granted granted Critical
Publication of JP3386740B2 publication Critical patent/JP3386740B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve efficiency by reducing waiting electric power at the time of a light load or no load. SOLUTION: In a fly-back inverter circuit, an LC snubber circuit 7 including a capacitor C3 and an inductance L1 connected in series is connected parallel to a switching element 5 of a control circuit 3 (IPD) connected in series to the primary windings Np of a fly-back transformer 1. The LC resonance cycle is set to twice to 20 times, desirably four times, larger than the minimum width of on range of the control circuit. To secure idling electric power required for the stable operation of the control circuit 3, wasteful energy by the driving with the minimum width of on range is regenerated at the primary side of the LC snubber circuit 7 so that inverter output by the drive with the on range minimum width can be lowered to zero.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、インテリジェント・パ
ワー・デバイス(以下「IPD」という)として知られ
たスイッチ素子を、パルス幅制御(PWM)するスイッ
チング電源用制御ICとして使用したインバータ回路及
び直流電源装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter circuit using a switch element known as an intelligent power device (hereinafter referred to as "IPD") as a control IC for a switching power supply for performing pulse width control (PWM), and a direct current (DC). Power supply.

【0002】[0002]

【従来の技術】従来、IPDを使用したインバータ回路
及び直流電源装置として、例えば図5に示すものがあ
る。
2. Description of the Related Art Conventionally, as an inverter circuit and a DC power supply device using an IPD, for example, there is one shown in FIG.

【0003】図5において、フライバックトランス1
は、1次巻線Np、2次巻線Ns及び補助巻線NSUB
有し、1次巻線Npと2次巻線Nsの電圧は、黒丸のよ
うに極性が反転するように巻線が設けられている。
In FIG. 5, a flyback transformer 1
Has a primary winding Np, the secondary winding Ns and the auxiliary winding N SUB, the primary winding Np and the voltage of the secondary winding Ns is winding as the polarity is reversed as black circles Is provided.

【0004】フライバックトランス1に対しては、整流
平滑回路2、IPD3を及び補助電源回路6が設けられ
る。即ち、フライバックトランス1の一端は、入力電圧
INのプラス側に接続され、1次巻線Npの他端をIP
D2に接続する。尚、Leは等価的に示す漏れインダン
タクスである。フライバックトランス1の2次巻線Ns
には整流ダイオードD2と平滑コンデンサC2の整流平
滑回路2が接続され、負荷に出力電圧Voを供給する。
更に軽負荷時や無負荷時の出力電圧Voの上昇を防止す
るブリーダ抵抗R2を接続している。
A rectifying / smoothing circuit 2, an IPD 3, and an auxiliary power supply circuit 6 are provided for the flyback transformer 1. That is, one end of the flyback transformer 1 is connected to the plus side of the input voltage V IN , and the other end of the primary winding Np is connected to IP
Connect to D2. Note that Le is a leakage indantax equivalently shown. Secondary winding Ns of flyback transformer 1
Is connected to a rectifying diode D2 and a rectifying / smoothing circuit 2 of a smoothing capacitor C2, and supplies an output voltage Vo to a load.
Further, a bleeder resistor R2 for preventing an increase in the output voltage Vo at the time of light load or no load is connected.

【0005】IPD3は、コントロール端子C、ドレイ
ン端子D及びソース端子Sを有するスイッチング電源用
制御ICであり、PWM制御回路4とパワーMOSFE
T等のスイッチ素子5を内蔵している。IPD3はフラ
イバックトランス1の一次巻線Npと直列にスイッチ素
子5を接続し、PWM制御回路4によるスイッチ素子5
のオン,オフでフライバックトランス1をスイッチング
駆動する。
The IPD 3 is a switching power supply control IC having a control terminal C, a drain terminal D, and a source terminal S, and has a PWM control circuit 4 and a power MOSFET.
A switching element 5 such as T is incorporated. The IPD 3 connects the switch element 5 in series with the primary winding Np of the flyback transformer 1, and switches the switch element 5 by the PWM control circuit 4.
, The flyback transformer 1 is switched and driven.

【0006】即ち、スイッチ素子5のオンで1次巻線N
sに電流を流してエネルギを蓄積し、スイッチ素子5の
オフで1次巻線Nsに蓄積したエネルギを2次巻線Ns
を通し整流ダイオードD2で整流した後に平滑コンデン
サC2に移す。このときPWM制御回路4は、出力電圧
Voを一定値とするようにスイッチ素子5をパルス幅制
御する。
That is, when the switch element 5 is turned on, the primary winding N
s, a current is supplied to the secondary winding Ns to store energy, and the energy stored in the primary winding Ns when the switch element 5 is turned off.
And rectified by the rectifier diode D2, and then transferred to the smoothing capacitor C2. At this time, the PWM control circuit 4 controls the pulse width of the switch element 5 so that the output voltage Vo becomes a constant value.

【0007】補助巻線NSUB に接続した補助電源回路6
は、ダイオードD1とコンデンサC1による整流平滑で
IPD3の動作用電源と制御用電流源を生成して入力し
ている。IPD3は、コントロール端子Cに安定動作の
ためバイアス抵抗R1を通してアイドリング電流を流し
込む。また可変抵抗VR1を可変することにより、パル
ス幅制御のための制御電流を可変して、安定化制御する
出力電圧Voの値を設定している。
Auxiliary power supply circuit 6 connected to auxiliary winding N SUB
Generates and inputs a power supply for operation of the IPD 3 and a current source for control by rectification and smoothing by the diode D1 and the capacitor C1. The IPD 3 supplies an idling current to the control terminal C through the bias resistor R1 for stable operation. Further, by varying the variable resistor VR1, the control current for controlling the pulse width is varied, and the value of the output voltage Vo for stabilizing control is set.

【0008】フライバックトランス1の一1次巻線Ns
と並列にはCRスナバ回路10が設けられる。CRスナ
バ回路10は、抵抗R3、コンデンサC3及びタイオー
ドD3で構成され、スイッチ素子5のオフ時に漏れイン
ダクタンスLeや1次巻線NpのインダクタンスLpな
どから発生するフライバックエネルギを整流平滑し、抵
抗R3熱に変換することにより吸収し、IPD3のスイ
ッチ素子5に過大なスパイク電圧が加わることを防いで
いる。
The primary winding Ns of the flyback transformer 1
A CR snubber circuit 10 is provided in parallel with the above. The CR snubber circuit 10 is composed of a resistor R3, a capacitor C3, and a diode D3. It is absorbed by converting it into heat, thereby preventing an excessive spike voltage from being applied to the switching element 5 of the IPD 3.

【0009】[0009]

【課題を解決するための手段】しかしながら、このよう
な従来のインバータ回路にあっては、スイッチング制御
に使用するIPD3が自己安定動作のためにインバータ
出力の一部をアイドリング電力に使っており、このた
め、パスル幅制御によるスイッチ素子5のパルス幅を規
定の最小パルス幅以下には狭くならないようにIPD内
部で設定している。
However, in such a conventional inverter circuit, the IPD 3 used for switching control uses a part of the inverter output for idling power for self-stabilizing operation. Therefore, the pulse width of the switch element 5 by the pulse width control is set inside the IPD so as not to be narrowed below the specified minimum pulse width.

【0010】図6(A)はIPD3の制御入力に対する
インバータ出力の制御特性であり、出力側にブリーダ抵
抗R2を設けていない場合である。この制御特性では、
IPD3の制御入力をゼロから最大ドライブ値まで変化
させても、インバータ出力は最小オン幅の制御入力ico
による最低電力から最大電力までの変化であり、最小オ
ン幅付近で制御の直線性が悪くなり、インバータ出力を
ゼロまで絞ることができない。
FIG. 6A shows the control characteristics of the inverter output with respect to the control input of the IPD 3, in which the bleeder resistor R2 is not provided on the output side. With this control characteristic,
Even if the control input of the IPD 3 is changed from zero to the maximum drive value, the inverter output will be the control input i co with the minimum ON width.
From the minimum power to the maximum power, the linearity of the control deteriorates near the minimum ON width, and the inverter output cannot be reduced to zero.

【0011】そのため、インバータ回路の出力側に図5
のようにブリーダ抵抗R2を設け、図6(B)の斜線部
のように最低電力をブリーダ抵抗R2で消費させ、図6
(B)の消費電力を図3(A)のインバータ出力から差
し引いた図6(C)のインバータ出力の制御特性とし、
最小オン幅付近の制御入力icoでインバータ出力をゼロ
まで絞るようにしている。
Therefore, the output side of the inverter circuit shown in FIG.
6B, the minimum power is consumed by the bleeder resistor R2 as indicated by the hatched portion in FIG.
6B is obtained by subtracting the power consumption of FIG. 3B from the inverter output of FIG.
The inverter output is reduced to zero by the control input ico near the minimum ON width.

【0012】しかし、図6(C)のインバータ出力の制
御特性を得るためには、ブリーダ抵抗R2を設けること
で、インバータ回路及び直流電源装置の内部でIPD3
の最小オン幅で決まる最低電力を消費させなければなら
ず、待機電力の増加や効率が悪化するという問題点があ
った。
However, in order to obtain the control characteristic of the inverter output shown in FIG. 6C, by providing the bleeder resistor R2, the IPD3 in the inverter circuit and the DC power supply device is provided.
, The minimum power determined by the minimum ON width must be consumed, and there is a problem that standby power increases and efficiency deteriorates.

【0013】本発明は、このような従来の問題点に鑑
み、軽負荷時や無負荷時の待機電力を低減して効率を高
めるようにしたインバータ回路及び直流電源装置を提供
することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide an inverter circuit and a DC power supply device which reduce standby power at light load or no load to increase efficiency. I do.

【0014】[0014]

【課題を解決するための手段】この目的を達成するため
本発明は次のように構成する。本発明は、1次巻線、2
次巻線及び補助巻線を備え、スイッチング駆動されるフ
ライバックトランスと、2次巻線のスイッチング出力を
整流後に平滑して直流出力電圧を負荷に供給する整流ダ
イオードと平滑コンデンサを備えた整流平滑回路と、ス
イッチ素子とそのパルス幅制御回路を備え、スイッチオ
ンで1次巻線に電流を流してエネルギを蓄積し、スイッ
チオフで1次巻線に蓄積したエネルギを2次巻線を通し
て平滑コンデンサに移し、直流出力電圧を一定値とする
ようにスイッチ素子をパルス幅制御する制御回路(IP
D)と、補助巻線の出力電圧から生成した直流補助電源
及び制御電流源を制御回路に入力する補助電源回路とを
備えたインバータ回路を対象とする。
In order to achieve this object, the present invention is configured as follows. The present invention provides a primary winding,
A flyback transformer having a secondary winding and an auxiliary winding and driven by switching, a rectifying and smoothing including a rectifying diode and a smoothing capacitor for rectifying and smoothing a switching output of a secondary winding after rectifying the switching output and supplying a DC output voltage to a load. A circuit, a switch element and a pulse width control circuit thereof. When the switch is turned on, a current flows through the primary winding to store energy, and when the switch is turned off, the energy stored in the primary winding is passed through the secondary winding to a smoothing capacitor. And a control circuit (IP
D) and an inverter circuit including an auxiliary power supply circuit for inputting a control current source and a DC auxiliary power supply generated from an output voltage of an auxiliary winding to a control circuit.

【0015】このような所謂フライバック型のインバー
タ回路につき本発明は、1次巻線に直列接続した制御回
路のスイッチ素子と並列に、コンデンサとインダクタン
スを直列接続した所定のLC共振周期をもつLCスナバ
回路を接続したことを特徴とする。
The present invention relates to such a so-called flyback type inverter circuit. The present invention relates to an LC having a predetermined LC resonance period in which a capacitor and an inductance are connected in series with a switch element of a control circuit connected in series to a primary winding. A snubber circuit is connected.

【0016】このように本発明は、LC共振型のスナバ
回路を設けたことで、制御回路(IPD)がアイドリン
グ電力で動作できるように最小オン幅で動作している時
に、余分なトランスの蓄積エネルギを入力側に回生す
る。このため無負荷時に制御回路が必要とするアイドリ
ング電力を確保するための最小オン幅の動作による余分
なエネルギをブリーダ抵抗で熱として消費させなくと
も、LC共振の回生作用によりエネルギを移すことで負
荷に供給する電力をゼロとすることができる。
As described above, according to the present invention, since the snubber circuit of the LC resonance type is provided, when the control circuit (IPD) is operated with the minimum ON width so as to be able to operate with the idling power, the accumulation of the extra transformer. Energy is regenerated to the input side. For this reason, the load can be transferred by transferring the energy by the regenerative action of the LC resonance without using excess energy due to the operation of the minimum on-width to secure the idling power required by the control circuit at no load as heat by the bleeder resistance. Can be set to zero.

【0017】そのためインバータの制御特性が直線特性
となり、また負荷側が待機している無負荷時や軽負荷時
の電源内部での消費電力を小さくできる。
As a result, the control characteristics of the inverter become linear characteristics, and the power consumption inside the power supply at the time of no load or light load when the load is on standby can be reduced.

【0018】ここで制御回路(IPD)は、スイッチ素
子のパルス幅制御におけるスイッチオンのパルス幅がそ
れ以上狭くならない最小オン幅を持ち、LCスナバ回路
のLC共振周期を、制御回路の最小オン幅の2倍乃至2
0倍に設定する。
Here, the control circuit (IPD) has a minimum ON width such that the switch-on pulse width in the pulse width control of the switch element does not become narrower, and determines the LC resonance cycle of the LC snubber circuit by the minimum ON width of the control circuit. 2 to 2 times
Set to 0x.

【0019】このようにLCスナバ回路のLC共振周期
を制御回路(IPD)の最小オン幅の2倍乃至20倍の
範囲で変化させることで、制御回路の最小オン幅付近で
の制御特性の直線性や負荷側供給電力を任意に変化させ
ることができ、負荷に合わせた設計の自由度が広がる。
As described above, by changing the LC resonance cycle of the LC snubber circuit within the range of 2 to 20 times the minimum ON width of the control circuit (IPD), the linearity of the control characteristic near the minimum ON width of the control circuit is obtained. Characteristics and power supply on the load side can be arbitrarily changed, and the degree of freedom of design according to the load is expanded.

【0020】また本発明は、LCスナバ回路のLC共振
周期を、望ましくは制御回路のもつ最小オン幅の4倍と
等しく設定する。このようにLCスナバ回路のLC共振
周期を制御回路のもつ最小オン幅の4倍と等しく設定す
ると、最小オン幅でスイッチ素子をオンした時のLCス
ナバ回路におけるコンデンサで蓄積したエネルギをイン
ダクタンスに流すときの電流がLC直列共振により最大
となり、1次側に対する回生エネルギを最大にできる。
Further, according to the present invention, the LC resonance cycle of the LC snubber circuit is preferably set to be equal to four times the minimum ON width of the control circuit. When the LC resonance cycle of the LC snubber circuit is set equal to four times the minimum ON width of the control circuit, the energy accumulated in the capacitor in the LC snubber circuit when the switch element is turned ON with the minimum ON width flows through the inductance. The current at that time is maximized by the LC series resonance, and the regenerative energy for the primary side can be maximized.

【0021】LCスナバ回路は、スイッチオフ時に1次
巻線のフライバックエネルギをコンデンサで吸収し、次
のスイッチオン時にコンデンサに蓄積したエネルギをイ
ンダクタンスに移し、更に次のスイッチオフのタイミン
グでインダクタンスに蓄積したエネルギを1次巻線側へ
回生する。
The LC snubber circuit absorbs the flyback energy of the primary winding by a capacitor when the switch is turned off, transfers the energy stored in the capacitor to the inductance when the switch is next turned on, and transfers the energy to the inductance at the next switch off timing. The stored energy is regenerated to the primary winding side.

【0022】更に、余分なエネルギを回生作用により1
次側に戻すためのLCスナバ回路の条件として、 スナバ回路のコンデンサの容量を、スイッチオフ時に
スイッチ素子に加わる電圧が、スイッチ素子の持つ規定
の耐電圧を越えないように設定し、 スナバ回路のインダンタンスの値を、スイッチオフ時
にスイッチ素子に流れる電流が、スイッチ素子の持つ規
定の制限電流を越えないように設定する。
Further, extra energy is regenerated by the regenerative action.
As a condition of the LC snubber circuit for returning to the next side, set the capacitance of the capacitor of the snubber circuit so that the voltage applied to the switch element when the switch is off does not exceed the specified withstand voltage of the switch element. The value of the inductance is set so that the current flowing through the switch element when the switch is turned off does not exceed a prescribed limit current of the switch element.

【0023】更に本発明は、直流電源装置を提供するも
のであり、前述したLCスナバ回路を設けたインバータ
回路回路と、このインバータ回路に交流電源から整流平
滑した直流電圧を入力する整流平滑回路とを備える。
Further, the present invention provides a DC power supply device, comprising an inverter circuit circuit provided with the above-described LC snubber circuit, and a rectifying and smoothing circuit for inputting a DC voltage rectified and smoothed from an AC power supply to the inverter circuit. Is provided.

【0024】[0024]

【発明の実施の形態】図1は、本発明によるインバータ
回路の実施形態の回路図である。図1において、本発明
のインバータ回路はフライバックトランス1を有し、フ
ライバックトランス1は1次巻線Np、2次巻線Ns及
び補助巻線NSUB を備えている。1次巻線Npには直列
に漏れインダクタンスLeを等価的に示している。また
1次巻線Np、2次巻線Ns 及び補助巻線NSUB のイン
ダクタンスを( )内にLp,Ls ,LSUB として示し
ている。
FIG. 1 is a circuit diagram showing an embodiment of an inverter circuit according to the present invention. In Figure 1, an inverter circuit of the present invention has a flyback transformer 1, flyback transformer 1 has a primary winding Np, 2 winding Ns and the auxiliary winding N SUB. The leakage inductance Le is equivalently shown in series with the primary winding Np. Also shows Lp, Ls, as L SUB in the inductance of the primary winding Np, 2 winding Ns and the auxiliary winding N SUB ().

【0025】フライバックトランス1に対しては、整流
平滑回路2、制御回路として機能するIPD3及び補助
電源回路6を設けている。整流平滑回路2は2次巻線N
sのスイッチング出力を整流ダイオードD2を整流した
後、平滑コンデンサC2により平滑し、負荷に出力電圧
Voを供給している。
The flyback transformer 1 is provided with a rectifying and smoothing circuit 2, an IPD 3 functioning as a control circuit, and an auxiliary power supply circuit 6. The rectifying and smoothing circuit 2 has a secondary winding N
After the rectification diode D2 rectifies the switching output of s, it is smoothed by the smoothing capacitor C2, and the output voltage Vo is supplied to the load.

【0026】1次巻線Npと直列に設けたIPD3は、
PWM制御回路4とパワーMOSFET等のスイッチ素
子5を内蔵している。このようなIPD3としては、例
えば松下電子工業製のMIPO223等を使用すること
ができる。
The IPD 3 provided in series with the primary winding Np
It incorporates a PWM control circuit 4 and a switch element 5 such as a power MOSFET. As such IPD3, for example, MIPO223 manufactured by Matsushita Electronics Corporation can be used.

【0027】IPD3のパルス幅制御回路4は、スイッ
チ素子5をオン,オフ駆動することにより出力電圧Vo
を一定値に制御する。スイッチ素子5がオンすると、入
力電圧VINによりフライバックトランス1の1次巻線N
pに直流電流が流れ、エネルギが蓄積される。スイッチ
素子5がオフすると、1次巻線Npに蓄積されたエネル
ギは2次巻線Nsを通って整流ダイオードD2で整流さ
れた後、平滑コンデンサC2に充電され、同時に負荷に
供給される。
The pulse width control circuit 4 of the IPD 3 drives the switch element 5 on and off to output the output voltage Vo.
Is controlled to a constant value. When the switch element 5 is turned on, the primary winding N of the flyback transformer 1 is applied by the input voltage V IN.
DC current flows through p and energy is stored. When the switch element 5 is turned off, the energy stored in the primary winding Np is rectified by the rectifier diode D2 through the secondary winding Ns, and then charged to the smoothing capacitor C2 and simultaneously supplied to the load.

【0028】補助巻線NSUB に対し設けられた補助電源
回路6は、フライバックトランス1のスイッチング駆動
で得られたスイッチング出力をダイオードD1で整流し
てコンデンサC1により平滑し、これによってIPD3
に対する動作電源を作り出し、同時にIPD3のパルス
幅制御回路4に対する制御電流源を生成している。
The auxiliary power supply circuit 6 provided for the auxiliary winding N SUB rectifies the switching output obtained by the switching drive of the flyback transformer 1 with the diode D1 and smoothes it with the capacitor C1.
, And a control current source for the pulse width control circuit 4 of the IPD 3 at the same time.

【0029】補助電源回路6とIPDのコントローラ端
子C、即ちPWM制御回路4の入力との間にはバイアス
抵抗R1が設けられ、バイアス抵抗R1により無負荷時
にIPDが安定動作するためのアイドリング電流を流し
込んでいる。またバイアス抵抗R1に並列接続された可
変抵抗VR1は、IPD3に対する入力電流を制御する
もので、VR1を変化させることで負荷に対する出力電
圧Voの一定値を所定の範囲で可変設定することができ
る。
A bias resistor R1 is provided between the auxiliary power supply circuit 6 and the controller terminal C of the IPD, that is, the input of the PWM control circuit 4, and the idling current for stably operating the IPD when there is no load is provided by the bias resistor R1. I'm pouring. The variable resistor VR1 connected in parallel to the bias resistor R1 controls the input current to the IPD3. By changing VR1, the constant value of the output voltage Vo with respect to the load can be variably set within a predetermined range.

【0030】このようなフライバック型のインバータ回
路につき、本発明にあっては、フライバックトランス1
の1次側にLCスナバ回路7を新たに設けている。LC
スナバ回路7は、スナバコンデンサC3、スナバインダ
クタンスL1及び逆流阻止用ダイオードD3,D4で構
成される。即ち、フライバックトランス1の1次巻線N
pに直列接続したIPD3のスイッチ素子5と並列にス
ナバコンデンサC3とスナバインダクタンスL1の直列
共振回路を接続している。
With respect to such a flyback type inverter circuit, in the present invention, the flyback transformer 1
Is newly provided with an LC snubber circuit 7 on the primary side. LC
The snubber circuit 7 includes a snubber capacitor C3, a snubber inductance L1, and diodes D3 and D4 for backflow prevention. That is, the primary winding N of the flyback transformer 1
A series resonant circuit of a snubber capacitor C3 and a snubber inductance L1 is connected in parallel with the switch element 5 of the IPD 3 connected in series to p.

【0031】スナバコンデンサC3とスナバインダクタ
ンスL1との間には、エネルギの移動方向を決める逆流
阻止用ダイオードD4が設けられる。更にスナバコンデ
ンサC3と逆流阻止用ダイオードD4の間からは、1次
側にエネルギを回生するための逆流阻止ダイオードD3
を挿入した経路が設けられている。
Between the snubber capacitor C3 and the snubber inductance L1, a backflow preventing diode D4 for determining the direction of energy transfer is provided. Further, from between the snubber capacitor C3 and the backflow prevention diode D4, a backflow prevention diode D3 for regenerating energy to the primary side.
Is provided.

【0032】LCスナバ回路7は、負荷に対する供給電
力がない無負荷時におけるIPD3の最小オン幅tMIN
の動作状態でスイッチ素子5がオフの時、フライバック
トランス1のスイッチング動作で生じた不要なフライバ
ックエネルギをスナバコンデンサC3で吸収し、次のス
イッチ素子5のオン時にスナバコンデンサC3に蓄えて
いたエネルギをスナバインダクタンスL1に移し、更に
次のスイッチ素子5のオフのタイミングでスナバインダ
クタンスL1のエネルギをダイオードD4,D3を介し
て入力側に回生する。
The LC snubber circuit 7 has a minimum on-width t MIN of the IPD 3 when no load is supplied to the load.
When the switch element 5 is turned off in the operation state, unnecessary flyback energy generated by the switching operation of the flyback transformer 1 is absorbed by the snubber capacitor C3 and stored in the snubber capacitor C3 when the next switch element 5 is turned on. The energy is transferred to the snubber inductance L1, and the energy of the snubber inductance L1 is regenerated to the input side via the diodes D4 and D3 when the switch element 5 is turned off.

【0033】LCスナバ回路7による最小オン幅tMIN
の無負荷動作時におけるフライバックトランス1からの
余分なエネルギの回生効率を最大とするためには、IP
D3の最小オン幅tMIN の4倍とLCスナバ回路7のス
ナバコンデンサC3とスナバインダクタンスL1で決ま
る共振周期を等しくする。即ち、LCスナバ回路7の共
振周期tLC
The minimum ON width t MIN by the LC snubber circuit 7
In order to maximize the regeneration efficiency of the excess energy from the flyback transformer 1 during the no-load operation of the
The resonance cycle determined by four times the minimum ON width t MIN of D3, the snubber capacitor C3 of the LC snubber circuit 7, and the snubber inductance L1 is made equal. That is, the resonance cycle t LC of the LC snubber circuit 7 is

【0034】[0034]

【数1】 (Equation 1)

【0035】であることから、IPD3の最小オン幅t
MIN との間に
Therefore, the minimum ON width t of the IPD 3 is
Between MIN

【0036】[0036]

【数2】 (Equation 2)

【0037】の関係が成立するように、スナバコンデン
サC3の容量及びスナバインダクタンスL1の値を設定
する。
The value of the snubber capacitor C3 and the value of the snubber inductance L1 are set so that the following relationship is established.

【0038】更に(2)式の条件を満足するスナバコン
デンサC3の容量値の設定は、スイッチ素子5がオフし
た時のIPD3に設けているスイッチ素子5の耐電圧を
D(MAX)とすると、LCスナバ回路7のスイッチ素子5
のオフ時に加わる電圧が、このIPD帯電圧VD(MAX)
越えないように設定する。即ち
Further, the capacitance value of the snubber capacitor C3 satisfying the condition of the expression (2) is determined by assuming that the withstand voltage of the switch element 5 provided in the IPD 3 when the switch element 5 is turned off is V D (MAX). , Switch element 5 of LC snubber circuit 7
Is set so as not to exceed the IPD band voltage V D (MAX) . That is

【0039】[0039]

【数3】 (Equation 3)

【0040】を満足するようなスナバコンデンサC3の
容量値を設定する。
The capacitance value of the snubber capacitor C3 is set so as to satisfy the following.

【0041】またスナバインダクタンスL1の値につい
ては、スイッチ素子5がオンした時に流れる電流がIP
D3の制限電流ID(MAX)を越えない値となるように設定
する。即ち
As for the value of snubber inductance L1, the current flowing when switch element 5 is turned on is IP
The value is set so as not to exceed the limit current ID (MAX) of D3. That is

【0042】[0042]

【数4】 (Equation 4)

【0043】となる条件を満足するようにスナバインダ
クタンスL1の値を設定する。
The value of snubber inductance L1 is set so as to satisfy the following condition.

【0044】更にLCスナバ回路7の(1)式で与えら
れる共振周期tLCを、回生エネルギを最大とするために
は前記(2)式のようにIPD3の最小オン幅tMIN
4倍に等しくしているが、エネルギ回生作用はLC共振
周期TLCをIPD3の最小オン幅tMIN の2倍乃至20
倍、即ち2tMIN 〜20tMIN の範囲で可変して、回生
するエネルギを調整することで、インバータの最小オン
幅に相当する制御エネルギ付近での制御特性の直線性や
負荷側供給電力を任意に変化させることができる。
Further, in order to maximize the regenerative energy, the resonance period t LC of the LC snubber circuit 7 given by the equation (1) is set to four times the minimum ON width t MIN of the IPD 3 as shown in the above equation (2). It is equal, but twice to 20 the minimum oN width t MIN of energy regeneration action IPD3 the LC resonance period TLC
By adjusting the regenerative energy by changing it in the range of 2t MIN to 20t MIN , the linearity of the control characteristic near the control energy corresponding to the minimum ON width of the inverter and the power supplied to the load can be arbitrarily set. Can be changed.

【0045】このような本発明におけるLCスナバ回路
7の条件を整理すると次のようになる。
The conditions of the LC snubber circuit 7 according to the present invention are summarized as follows.

【0046】回生エネルギを最大とするためには、I
PDの最小オン幅tMIN の4倍とL1,C3の共振周期
LCを等しくする。また、必要に応じて共振周期tLC
IPDの最小オン幅tMIN の2倍乃至20倍の範囲で任
意に設定する。
To maximize the regenerative energy, I
Four times the minimum on-width t MIN of the PD is equal to the resonance period t LC of L1 and C3. Further, the resonance period t LC is arbitrarily set within a range of 2 to 20 times the minimum on-width t MIN of the IPD as necessary.

【0047】スナバコンデンサC3の容量値をインバ
ータオフ時のIPD帯電圧VD(MAX)に等しいか越えない
値にする。スナバインダクタンスL1の値をインバー
タオフ時のIPD制限電流ID(MAX)に等しいか越えない
値とする。
The capacitance value of snubber capacitor C3 is set to a value equal to or not exceeding IPD band voltage V D (MAX) when the inverter is off. The value of snubber inductance L1 is set to a value equal to or not exceeding IPD limit current ID (MAX) when the inverter is off.

【0048】図2は、図1のインバータ回路におけるI
PD3に対する制御入力とインバータ出力の特性を示し
た説明図である。まず図2(A)は図1においてLCス
ナバ回路7を設けていない場合の特性であり、IPD制
御入力が最小オン幅を与える制御入力ico以下ではイン
バータ出力は最低電力PMIN の一定値であり、最小オン
幅に対応した制御入力icoからの増加に対応して直線的
にインバータ出力が増幅する。このようなインバータの
出力特性では、IPD3の制御入力を絞ってもインバー
タ出力は最低電力PMIN までしか下がらず、ゼロにする
ことができない。
FIG. 2 is a circuit diagram of the inverter circuit of FIG.
FIG. 4 is an explanatory diagram showing characteristics of a control input and an inverter output with respect to PD3. First, FIG. 2A shows the characteristics in the case where the LC snubber circuit 7 is not provided in FIG. 1. When the IPD control input is equal to or less than the control input ico which gives the minimum ON width, the inverter output has a constant value of the minimum power PMIN. The inverter output is linearly amplified in response to an increase from the control input ico corresponding to the minimum ON width. In such an output characteristic of the inverter, even if the control input of the IPD 3 is narrowed, the inverter output decreases only to the minimum power P MIN and cannot be reduced to zero.

【0049】そこで図5の従来回路にあっては、出力側
にブリーダ抵抗R2を接続し、ブリーダ抵抗R2に電流
を流して熱として消費させることで、IPD制御入力を
絞った時に最小オン幅に対応した制御入力icoでインバ
ータ出力をゼロに絞れるようにしているが、これでは電
源内部でエネルギが無駄に消費される。
Therefore, in the conventional circuit of FIG. 5, a bleeder resistor R2 is connected to the output side, and a current flows through the bleeder resistor R2 to be consumed as heat. Although as squeezable inverter output at the corresponding control input i co zero, this energy inside the power supply in is wasted.

【0050】これに対し図1の本発明の実施形態にあっ
ては、フライバックトランス1の1次側にLCスナバ回
路7を設け、IPD3の最小オン幅tMIN の4倍とスナ
バコンデンサC3とスナバインダクタンスL1による共
振周期tLCを(2)式に示したように等しくすること
で、図2(B)の斜線部で示すLCスナバ回路7による
回生電力の特性が得られる。
On the other hand, in the embodiment of the present invention shown in FIG. 1, an LC snubber circuit 7 is provided on the primary side of the flyback transformer 1 so as to be four times the minimum ON width t MIN of the IPD 3 and the snubber capacitor C 3. By making the resonance periods t LC by the snubber inductance L1 equal as shown in the equation (2), the characteristics of the regenerative power by the LC snubber circuit 7 shown by the hatched portion in FIG. 2B can be obtained.

【0051】このため、図1のインバータ回路の全体の
出力特性は図2(C)のように、図2(A)の特性から
LCスナバ回路7による回生電力の特性を差し引いた特
性となり、最小オン幅に対応した制御入力icoでインバ
ータ出力をゼロに絞ることができ、図2(A)に比べ直
線性も十分に改善されている。
Therefore, the overall output characteristic of the inverter circuit shown in FIG. 1 is a characteristic obtained by subtracting the characteristic of the regenerative power by the LC snubber circuit 7 from the characteristic shown in FIG. The inverter output can be reduced to zero by the control input ico corresponding to the ON width, and the linearity is sufficiently improved as compared with FIG.

【0052】次に図3のタイムチャートを参照して図1
のインバータ回路に設けたLCスナバ回路7によるエネ
ルギの回生作用を詳細に説明する。
Next, referring to the time chart of FIG.
The energy regeneration action of the LC snubber circuit 7 provided in the inverter circuit will be described in detail.

【0053】図3は、図1のインバータ回路において、
IPD3に対する制御入力が最小オン幅tMIN の動作状
態、即ち無負荷状態でスイッチ素子5となるパワーMO
SFETのドレイン,ソース間電圧VDS、2次巻線Ns
を流れる電流ILP、スナバコンデンサC3の電圧VC3
スナバコンデンサC3からスナバインダクタンスL1に
流れる電流IL1、更に1次側に流れる回生電流を示して
いる。
FIG. 3 is a circuit diagram of the inverter circuit shown in FIG.
When the control input to the IPD 3 is in the operating state with the minimum ON width t MIN , that is, the power MO that becomes the switch element 5 in the no-load state
SFET drain-source voltage V DS , secondary winding Ns
Current I LP, the voltage V C3 of the snubber capacitor C3 through the,
A current I L1 flowing from the snubber capacitor C3 to the snubber inductance L1, and a regenerative current flowing further to the primary side are shown.

【0054】まず初期状態にあっては、スナバコンデン
サC3は充電されておらず、最初のスイッチ素子5のオ
ンによるで示す最小オン幅tMIN により1次巻線Np
に微小な電流ILPが流れ、スイッチ素子5がオフすると
電流ILPはゼロに戻る。この最初のタイミングにあっ
ては、図4のようにスイッチ素子5がオンとなり、1
次巻線NpのインダクタンスLpに電流ILPが流れ、こ
の電流ILP
First, in the initial state, the snubber capacitor C3 is not charged and the primary winding Np has a minimum ON width t MIN indicated by the first ON of the switch element 5.
Minute current I LP flows, the current I LP When the switch element 5 is turned off returns to zero. At this first timing, the switch element 5 is turned on as shown in FIG.
The current I LP flows through the inductance Lp of the next winding Np, and this current I LP

【0055】[0055]

【数5】 (Equation 5)

【0056】で与えられる。Is given by

【0057】スイッチ素子5が最小オン幅tMIN でオン
した後にオフする図3のタイミングにあっては、スイ
ッチオフに伴って生じた余分なエネルギが1次巻線Np
からスナバコンデンサC3に吸収され、スナバコンデン
サC3の電圧VC3が充電されてある値に増加する。
At the timing of FIG. 3 in which the switch element 5 is turned on after being turned on with the minimum on width t MIN , the extra energy generated due to the switch off causes the primary winding Np
Is absorbed by the snubber capacitor C3, and the voltage VC3 of the snubber capacitor C3 is charged and increases to a certain value.

【0058】こののタイミングは図4の等価回路の
ように、1次巻線Npのスイッチオフに伴う余分なエネ
ルギの電流ILPでスナバコンデンサC3を充電し、エネ
ルギを吸収させている。この時のスナバコンデンサC3
の充電電圧VC3は
At this timing, as in the equivalent circuit of FIG. 4, the snubber capacitor C3 is charged with the current I LP of excess energy accompanying the switching off of the primary winding Np to absorb the energy. Snubber capacitor C3 at this time
The charging voltage VC3 of

【0059】[0059]

【数6】 (Equation 6)

【0060】で与えられる。Is given by

【0061】次に図3で次の最小オン幅tMIN によるI
PD3のスイッチ素子5のオン動作が行われるのタイ
ミングにあっては、図4の等価回路のようにスナバコ
ンデンサC3に吸収されたエネルギが、オンしたスイッ
チ素子5を通ってスナバインダクタンスL1に共振電流
L1が次式の流れる。
Next, referring to FIG. 3, I is calculated based on the following minimum ON width t MIN.
At the timing when the switch element 5 of the PD 3 is turned on, the energy absorbed by the snubber capacitor C3 as shown in the equivalent circuit of FIG. I L1 flows according to the following equation.

【0062】[0062]

【数7】 (Equation 7)

【0063】この時の電流IL1は、前記(2)式のよう
に、IPD3の最小オン時間tMINの4倍がL1,C3
の共振周期tLCと等しい時に最大となる。
At this time, the current I L1 is, as shown in the above equation (2), four times the minimum on-time t MIN of the IPD 3 as L 1, C 3
Becomes maximum when the resonance period is equal to the resonance period t LC .

【0064】続いてスイッチ素子5がオフするのタイ
ミングにあっては、図4のようにスナバインダクタン
スL1に蓄えられた励磁エネルギがダイオードD4,D
3を通って入力側へ回生される。この時の回生電力はI
PDによるスイッチング周波数をfとすると
Subsequently, at the timing when the switch element 5 is turned off, the exciting energy stored in the snubber inductance L1 is changed to the diodes D4 and D4 as shown in FIG.
It is regenerated through 3 to the input side. The regenerative power at this time is I
If the switching frequency by PD is f

【0065】[0065]

【数8】 (Equation 8)

【0066】で与えられる。Is given by

【0067】以下、同様なタイミング〜の動作を繰
り返し、図2(C)に示したようなフライバックトラン
スのスイッチングの余分なエネルギを入力側に回生し、
出力側にブリーダ抵抗を設けることなく最小オン幅の制
御入力でインバータ出力をゼロに絞ることのできる出力
特性を得ることができる。
Thereafter, the operation at the same timing (1) to (4) is repeated, and extra energy for switching of the flyback transformer as shown in FIG.
It is possible to obtain an output characteristic capable of reducing the inverter output to zero with a control input having a minimum ON width without providing a bleeder resistor on the output side.

【0068】次に図1のインバータ回路を使用した本発
明による直流電源装置としては、図1のインバータ回路
に入力している入力電圧VINを、交流電源の整流平滑に
より作り出す整流平滑回路を設けることで、所謂スイッ
チングレギュレータ電源装置として使用することができ
る。
Next, a DC power supply according to the present invention using the inverter circuit of FIG. 1 is provided with a rectifying / smoothing circuit for producing an input voltage V IN input to the inverter circuit of FIG. 1 by rectifying / smoothing an AC power supply. Thus, it can be used as a so-called switching regulator power supply device.

【0069】尚、本発明は上記の実施形態に限定され
ず、その目的と利点を損なわない適宜の変形を含む。ま
た本発明は上記の実施形態による数値の限定は受けな
い。
The present invention is not limited to the above embodiment, but includes appropriate modifications without impairing the objects and advantages thereof. Further, the present invention is not limited by the numerical values according to the above embodiment.

【0070】[0070]

【発明の効果】以上説明してきたように本発明によれ
ば、フライバックトランスを用いた所謂フライバック型
のインバータ回路において、その1次側にコンデンサと
インダクタンスを直列接続したLCスナバ回路を設け、
フライバックトランスのスイッチング駆動に使用する制
御回路としてのIPDにおいて、アイドリング時の最低
電力を確保するための最小オン幅の動作時即ち無負荷動
作時に、インバータ出力に現れる余分なエネルギをLC
スナバ回路により1次側に回生することで、無負荷時の
最小オン幅の動作状態でのインバータ出力を0に絞るこ
とができ、インバータの制御特性の直線性を確保でき
る。
As described above, according to the present invention, in a so-called flyback type inverter circuit using a flyback transformer, an LC snubber circuit in which a capacitor and an inductance are connected in series is provided on the primary side thereof.
In an IPD as a control circuit used for switching drive of a flyback transformer, extra energy appearing in the inverter output is used during operation with a minimum on-width to secure the minimum power during idling, that is, during no-load operation.
By regenerating to the primary side by the snubber circuit, it is possible to reduce the inverter output to zero in the operation state of the minimum on-width at the time of no load, and to maintain the linearity of the inverter control characteristics.

【0071】また、従来のようにブリーダ抵抗に不要な
エネルギを消費させずに入力側に回生していることか
ら、負荷側待機状態にある無負荷状態での内部的な消費
電力を低減することができる。
Further, since the energy is regenerated to the input side without consuming unnecessary energy in the bleeder resistor as in the related art, the internal power consumption in the no-load state in the standby state on the load side can be reduced. Can be.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を示した回路図FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1のインバータ出力特性を示した説明図FIG. 2 is an explanatory diagram showing output characteristics of the inverter of FIG. 1;

【図3】図1の各部の動作波形を示したタイムチャートFIG. 3 is a time chart showing operation waveforms of each unit in FIG. 1;

【図4】図7の〜の各タイミングにおける動作の等
価回路図
FIG. 4 is an equivalent circuit diagram of an operation at each timing of FIG.

【図5】従来例の回路図FIG. 5 is a circuit diagram of a conventional example.

【図6】図5の従来例のインバータ出力特性を示した説
明図
FIG. 6 is an explanatory diagram showing inverter output characteristics of the conventional example of FIG. 5;

【符号の説明】[Explanation of symbols]

1:フライバックトランス 2:整流平滑回路 3:IPD(制御回路) 4:PWM制御回路 5:スイッチ素子 6:補助電源回路 7:LCスナバ回路 Np:1次巻線 Ns:2次巻線 NSUB :補助巻線 D1,D2:整流タイオード D3,D4:逆流阻止ダイオード C1,C2:平滑コンデンサ C3:スナバコンデンサ L1:スナバインダクタンス L2:洩れインダクタンス Lp:1次巻線インダクタンス Ls:2次巻線インダクタンス Lsub :補助巻線インダクタンス R1:バイアス抵抗(アイドリング電流用) VR1:可変抵抗(入力電流制御用)1: flyback transformer 2: rectifying and smoothing circuit 3: IPD (control circuit) 4: PWM control circuit 5: switch element 6: auxiliary power supply circuit 7: LC snubber circuit Np: primary winding Ns: secondary winding N SUB : Auxiliary winding D1, D2: Rectifying diode D3, D4: Backflow blocking diode C1, C2: Smoothing capacitor C3: Snubber capacitor L1: Snubber inductance L2: Leakage inductance Lp: Primary winding inductance Ls: Secondary winding inductance L sub : auxiliary winding inductance R1: bias resistance (for idling current) VR1: variable resistance (for input current control)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】1次巻線、2次巻線及び補助巻線を備え、
スイッチング駆動されるフライバックトランスと、 前記2次巻線のスイッチング出力を整流後に平滑して直
流出力電圧を負荷に供給する整流ダイオードと平滑コン
デンサを備えた整流平滑回路と、 スイッチ素子とそのパルス幅制御回路を備え、スイッチ
オンで前記1次巻線に電流を流してエネルギを蓄積し、
スイッチオフで前記1次巻線に蓄積したエネルギを2次
巻線を通して前記平滑コンデンサに移し、直流出力電圧
を一定値とするように前記スイッチ素子をパルス幅制御
する制御回路と、 前記補助巻線の出力電圧から生成した直流補助電源及び
制御電流源を前記制御回路に入力する補助電源回路と、
を備えたインバータ回路に於いて、 前記1次巻線に直列接続した前記制御回路のスイッチ素
子と並列に、コンデンサとインダクタンスを直列接続し
た所定のLC共振周期をもつLCスナバ回路を接続した
ことを特徴とするインバータ回路。
A primary winding, a secondary winding, and an auxiliary winding;
A switching drive flyback transformer, a rectifying and smoothing circuit including a rectifying diode and a smoothing capacitor for rectifying and smoothing a switching output of the secondary winding and supplying a DC output voltage to a load, a switching element and a pulse width thereof. A control circuit, and when a switch is turned on, a current flows through the primary winding to store energy;
A control circuit for transferring the energy accumulated in the primary winding when the switch is turned off to the smoothing capacitor through a secondary winding, and controlling a pulse width of the switch element so that a DC output voltage is constant; An auxiliary power supply circuit that inputs a DC auxiliary power supply and a control current source generated from the output voltage to the control circuit,
In the inverter circuit having: a parallel connection of a switch element of the control circuit connected in series to the primary winding, and an LC snubber circuit having a predetermined LC resonance cycle in which a capacitor and an inductance are connected in series. Inverter circuit characterized.
【請求項2】請求項1記載のインバータ回路に於いて、
前記制御回路は前記スイッチ素子のパルス幅制御におけ
るスイッチオンのパルス幅がそれ以上狭くならない最小
オン幅を持ち、前記LCスナバ回路のLC共振周期を、
前記制御回路の最小オン幅の2倍乃至20倍に設定する
ことを特徴とするインバータ回路。
2. The inverter circuit according to claim 1, wherein
The control circuit has a minimum ON width such that a switch-on pulse width in the pulse width control of the switch element does not further decrease, and sets an LC resonance cycle of the LC snubber circuit to:
An inverter circuit, wherein the minimum ON width of the control circuit is set to 2 to 20 times.
【請求項3】請求項2記載のインバータ回路に於いて、
前記LCスナバ回路のLC共振周期を、望ましくは前記
制御回路もつ最小オン幅の4倍と等しく設定することを
特徴とするインバータ回路。
3. The inverter circuit according to claim 2, wherein
An inverter circuit, wherein an LC resonance cycle of the LC snubber circuit is preferably set to be equal to four times a minimum ON width of the control circuit.
【請求項4】請求項1乃至3のいずれかに記載のインバ
ータ回路に於いて、前記スナバ回路は、スイッチオフ時
に1次巻線のフライバックエネルギをコンデンサで吸収
し、次のスイッチオン時にコンデンサに蓄積したエネル
ギをインダクタンスに移し、更に次のスイッチオフのタ
イミングでインダクタンスに蓄積したエネルギを前記1
次巻線側へ回生することを特徴とするインバータ回路。
4. The inverter circuit according to claim 1, wherein the snubber circuit absorbs flyback energy of the primary winding by a capacitor when the switch is off, and a capacitor when the switch is on next. The energy stored in the inductor is transferred to the inductance, and the energy stored in the inductance at the next switch-off timing is transferred to the above-mentioned 1.
An inverter circuit characterized by regeneration to the next winding side.
【請求項5】請求項1乃至4のいずれかに記載のインバ
ータ回路に於いて、 前記スナバ回路のコンデンサの容量を、スイッチオフ時
に前記スイッチ素子に加わる電圧が該スイッチ素子の持
つ規定の耐電圧を越えないように設定し、 前記スナバ回路のインダンタンスの値を、スイッチオフ
時に前記スイッチ素子に流れる電流が該スイッチ素子の
持つ規定の制限電流を越えないように設定したことを特
徴とするインバータ回路。
5. The inverter circuit according to claim 1, wherein the capacitance of the capacitor of the snubber circuit is set to a predetermined withstand voltage of the switch element when a voltage applied to the switch element when the switch is turned off. An inverter characterized in that the value of the inductance of the snubber circuit is set so that the current flowing through the switch element when the switch is turned off does not exceed a prescribed limit current of the switch element. circuit.
【請求項6】請求項1乃至5のいずれかに記載のインバ
ータ回路と、該インバータ回路に交流電源から整流平滑
した直流電圧を入力する整流平滑回路とを備えたことを
特徴とする直流電源装置。
6. A DC power supply device comprising: the inverter circuit according to claim 1; and a rectifying / smoothing circuit for inputting a rectified / smoothed DC voltage from an AC power supply to the inverter circuit. .
JP09585899A 1999-04-02 1999-04-02 Inverter circuit and DC power supply Expired - Fee Related JP3386740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09585899A JP3386740B2 (en) 1999-04-02 1999-04-02 Inverter circuit and DC power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09585899A JP3386740B2 (en) 1999-04-02 1999-04-02 Inverter circuit and DC power supply

Publications (2)

Publication Number Publication Date
JP2000295846A true JP2000295846A (en) 2000-10-20
JP3386740B2 JP3386740B2 (en) 2003-03-17

Family

ID=14149072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09585899A Expired - Fee Related JP3386740B2 (en) 1999-04-02 1999-04-02 Inverter circuit and DC power supply

Country Status (1)

Country Link
JP (1) JP3386740B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048680A1 (en) * 2009-10-22 2011-04-28 イーター電機工業株式会社 Switching power supply device
US8823351B2 (en) 2011-02-23 2014-09-02 Fuji Electric Co., Ltd. Overvoltage threshold control system of DC to DC converter
WO2019244658A1 (en) * 2018-06-23 2019-12-26 株式会社村田製作所 Electronic module and switching power supply

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048680A1 (en) * 2009-10-22 2011-04-28 イーター電機工業株式会社 Switching power supply device
US8823351B2 (en) 2011-02-23 2014-09-02 Fuji Electric Co., Ltd. Overvoltage threshold control system of DC to DC converter
WO2019244658A1 (en) * 2018-06-23 2019-12-26 株式会社村田製作所 Electronic module and switching power supply
JP6677363B1 (en) * 2018-06-23 2020-04-08 株式会社村田製作所 Electronic modules and switching power supplies

Also Published As

Publication number Publication date
JP3386740B2 (en) 2003-03-17

Similar Documents

Publication Publication Date Title
US6987675B2 (en) Soft-switched power converters
US6469913B2 (en) Switching power supply device having series capacitance
JP3132093B2 (en) Power supply circuit
US6366480B2 (en) Switching power supply apparatus
US7113411B2 (en) Switching power supply
JP2002101655A (en) Switching power supply device
JP3151932B2 (en) Power supply circuit
JP4683364B2 (en) Composite resonant switching power supply
EP0844728B1 (en) Forward converter
JP2004536546A (en) Oscillator circuit, converter having such oscillator circuit, and preconditioning device having such converter
JP4352444B2 (en) Resonant converter
JP3101406B2 (en) One-stone current resonance type DC / DC converter
JP2513408B2 (en) MOS transistor synchronous rectification flyback converter
JP3386740B2 (en) Inverter circuit and DC power supply
JP3478693B2 (en) Switching power supply
JP3354454B2 (en) Switching power supply
JP4649728B2 (en) Power supply device and discharge lamp lighting device
KR100609192B1 (en) Switching mode power supply implemented by quasi-resonance
JP2003092881A (en) Power supply for control circuit in power supply unit
JPH07322614A (en) Power converter
KR100638477B1 (en) Power circuit apparatus
JP3277551B2 (en) Power circuit
JP3090540B2 (en) Constant current input type voltage resonance converter
JP3595737B2 (en) Self-excited flyback converter
JP2002272103A (en) Switching power supply circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3386740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110110

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120110

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130110

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees