JP2000294555A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000294555A
JP2000294555A JP9973399A JP9973399A JP2000294555A JP 2000294555 A JP2000294555 A JP 2000294555A JP 9973399 A JP9973399 A JP 9973399A JP 9973399 A JP9973399 A JP 9973399A JP 2000294555 A JP2000294555 A JP 2000294555A
Authority
JP
Japan
Prior art keywords
film
copper
insulating film
wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9973399A
Other languages
Japanese (ja)
Inventor
Shinichi Domae
伸一 堂前
Hiromitsu Abe
弘光 阿部
Mitsuru Sekiguchi
満 関口
Haruhiko Sato
晴彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP9973399A priority Critical patent/JP2000294555A/en
Publication of JP2000294555A publication Critical patent/JP2000294555A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress delay in wiring, while keeping the reliability on copper wiring embedded in an insulating film. SOLUTION: For this device, a copper film 16 is embedded, via an aluminum film 14, 10 nm in thickness and a tantalum film 15, 10 nm in thickness in the order, within a wiring groove 13, 200 nm in width and 300 nm in depth made in the interlayer insulating film 12 consisting of a BCB film on a semiconductor substrate 11. Hereby, a copper wiring 17 consisting of the aluminum film 14, the tantalum nitride film 15, and the copper film 15 is made.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上の絶
縁膜に形成された配線溝に埋め込まれた銅配線を有する
半導体装置及びその製造方法に関する。
The present invention relates to a semiconductor device having a copper wiring buried in a wiring groove formed in an insulating film on a semiconductor substrate and a method of manufacturing the same.

【0002】[0002]

【従来の技術】0.18μm世代以降のLSIにおいて
は、トランジスタの高速化に対して配線のCR成分によ
る遅延が無視できなくなってきたため、配線材料とし
て、導電性の高い金属つまり抵抗率の小さい金属、例え
ば銅を用いることが好ましい。
2. Description of the Related Art In LSIs of the 0.18 μm generation or later, the delay due to the CR component of the wiring cannot be ignored with the increase in the speed of the transistor. For example, it is preferable to use copper.

【0003】図9(a)は、従来の半導体装置の断面図
であり、図9(b)は、図9(a)の領域Bの拡大図で
ある。
FIG. 9A is a cross-sectional view of a conventional semiconductor device, and FIG. 9B is an enlarged view of a region B in FIG. 9A.

【0004】図9(a)に示すように、半導体基板1上
の酸化シリコン膜からなる層間絶縁膜2に形成された幅
200nm、深さ300nmの配線溝3の内部に、窒化
タンタル(TaN)膜4を介して銅膜5が埋め込まれ
て、窒化タンタル膜4及び銅膜5からなる配線6が形成
されている。
As shown in FIG. 9A, tantalum nitride (TaN) is formed in a wiring groove 3 having a width of 200 nm and a depth of 300 nm formed in an interlayer insulating film 2 made of a silicon oxide film on a semiconductor substrate 1. A copper film 5 is buried with the film 4 interposed therebetween, and a wiring 6 composed of the tantalum nitride film 4 and the copper film 5 is formed.

【0005】層間絶縁膜2と銅膜5との間にバリアメタ
ル層として窒化タンタル膜4が形成されているため、銅
膜5を構成する銅原子の拡散を防止することができる。
このとき、銅原子の拡散を防止するために必要な窒化タ
ンタル膜4の膜厚は30nmである。
Since the tantalum nitride film 4 is formed as a barrier metal layer between the interlayer insulating film 2 and the copper film 5, diffusion of copper atoms constituting the copper film 5 can be prevented.
At this time, the thickness of the tantalum nitride film 4 required to prevent the diffusion of copper atoms is 30 nm.

【0006】ところで、窒化タンタルの抵抗率は約25
0μΩ・cmであり、銅の抵抗率(約2μΩ・cm)に
比べて100倍以上大きいため、窒化タンタル膜4は電
気伝導にはほとんど寄与しない。具体的には、窒化タン
タル膜4の膜厚が30nmの場合、実質的な配線6の抵
抗率は、銅の抵抗率の約1.7倍になる。
Incidentally, the resistivity of tantalum nitride is about 25.
Since it is 0 μΩ · cm, which is 100 times or more larger than the resistivity of copper (about 2 μΩ · cm), the tantalum nitride film 4 hardly contributes to electric conduction. Specifically, when the thickness of the tantalum nitride film 4 is 30 nm, the substantial resistivity of the wiring 6 is about 1.7 times the resistivity of copper.

【0007】従って、配線6の遅延を抑制するために
は、つまり配線6を低抵抗化するためには、窒化タンタ
ル膜4の膜厚をできるだけ薄くすることが望まれる。
Therefore, in order to suppress the delay of the wiring 6, that is, to reduce the resistance of the wiring 6, it is desirable to make the thickness of the tantalum nitride film 4 as thin as possible.

【0008】[0008]

【発明が解決しようとする課題】ところが、窒化タンタ
ル膜4を薄膜化すると、図9(b)に示すように、銅膜
5を構成する銅原子(Cu)が窒化タンタル膜4中を拡
散して、窒化タンタル膜4と層間絶縁膜2との界面に染
み出してしまう。そして、窒化タンタル膜4と層間絶縁
膜2との界面に染み出した銅原子は、層間絶縁膜2に含
まれる酸素原子により酸化されて、1価又は2価の銅イ
オン(Cu+ 又はCu2+)になる。その結果、銅イオン
が層間絶縁膜2中を電界に沿ってドリフト移動するた
め、配線間ショートが生じて、半導体装置の信頼性が保
証されなくなるという新たな問題が発生する。従って、
窒化タンタル膜4の薄膜化によって配線6の遅延を抑制
することは、現実的ではない。
However, when the tantalum nitride film 4 is made thinner, the copper atoms (Cu) constituting the copper film 5 diffuse in the tantalum nitride film 4 as shown in FIG. As a result, the liquid leaks to the interface between the tantalum nitride film 4 and the interlayer insulating film 2. Then, the copper atoms that have permeated at the interface between the tantalum nitride film 4 and the interlayer insulating film 2 are oxidized by oxygen atoms contained in the interlayer insulating film 2 and are monovalent or divalent copper ions (Cu + or Cu 2 + ). As a result, since copper ions drift in the interlayer insulating film 2 along the electric field, a short circuit occurs between wirings, and a new problem occurs in that the reliability of the semiconductor device cannot be guaranteed. Therefore,
It is not realistic to suppress the delay of the wiring 6 by reducing the thickness of the tantalum nitride film 4.

【0009】また、配線6の上にさらに層間絶縁膜を形
成する場合、該層間絶縁膜に含まれる酸素原子と、配線
6を構成する銅原子との接触を防止するために、配線6
の上にシリコン窒化膜が形成される一方、シリコン窒化
膜の比誘電率が約7と高いため、配線6に寄生する容
量、例えば隣接する配線同士の間のカップリング容量が
増大して、配線6に遅延が生じるという問題がある。
When an interlayer insulating film is further formed on the wiring 6, the wiring 6 is formed in order to prevent the oxygen atoms contained in the interlayer insulating film from coming into contact with the copper atoms constituting the wiring 6.
On the other hand, the silicon nitride film has a high relative dielectric constant of about 7, so that the parasitic capacitance of the wiring 6, for example, the coupling capacitance between adjacent wirings, increases. 6 has a problem that a delay occurs.

【0010】前記に鑑み、本発明は、絶縁膜に埋め込ま
れた銅配線の信頼性を保ちつつ、配線遅延を抑制できる
ようにすることを目的とする。
[0010] In view of the above, it is an object of the present invention to suppress the wiring delay while maintaining the reliability of the copper wiring embedded in the insulating film.

【0011】[0011]

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る第1の半導体装置は、半導体基板上
の絶縁膜に形成された凹部に埋め込まれた銅膜と、銅膜
と絶縁膜との間に形成されたアルミニウム膜とを備えて
いる。
In order to achieve the above object, a first semiconductor device according to the present invention comprises a copper film buried in a recess formed in an insulating film on a semiconductor substrate; And an aluminum film formed between the insulating film and the insulating film.

【0012】第1の半導体装置によると、酸素原子及び
銅原子の拡散を防止できるアルミニウム膜が、銅膜と絶
縁膜との間に形成されているため、銅膜を構成する銅原
子と、絶縁膜に含まれる酸素原子との接触が防止され
て、銅原子の酸化つまりイオン化が生じ難くなるので、
銅イオンが絶縁膜中をドリフト移動して配線間ショート
が生じる事態を防止できる。また、銅膜と絶縁膜との間
に従来形成されているバリアメタル層の抵抗率に比べ
て、アルミニウム膜の抵抗率(約3μΩ・cm)が低い
ので、絶縁膜に埋め込まれた銅配線を低抵抗化できる。
According to the first semiconductor device, since the aluminum film capable of preventing the diffusion of oxygen atoms and copper atoms is formed between the copper film and the insulating film, the copper film constituting the copper film is insulated from the copper film. Since contact with oxygen atoms contained in the film is prevented, and oxidation or ionization of copper atoms is less likely to occur,
It is possible to prevent a situation in which copper ions drift in the insulating film to cause a short circuit between wirings. Further, since the resistivity of the aluminum film (about 3 μΩ · cm) is lower than the resistivity of the barrier metal layer conventionally formed between the copper film and the insulating film, the copper wiring embedded in the insulating film can be used. Low resistance can be achieved.

【0013】本発明に係る第2の半導体装置は、半導体
基板上の絶縁膜に形成された配線溝に埋め込まれた銅配
線と、銅配線の上に堆積された層間絶縁膜と、銅配線と
層間絶縁膜との間に形成されたアルミニウム膜とを備え
ている。
A second semiconductor device according to the present invention is a semiconductor device comprising: a copper wiring embedded in a wiring groove formed in an insulating film on a semiconductor substrate; an interlayer insulating film deposited on the copper wiring; And an aluminum film formed between the interlayer insulating film.

【0014】第2の半導体装置によると、酸素原子及び
銅原子の拡散を防止できるアルミニウム膜が、銅配線と
層間絶縁膜との間に形成されているため、銅配線を構成
する銅原子と、層間絶縁膜に含まれる酸素原子との接触
が防止されて、銅原子の酸化つまりイオン化が生じ難く
なるので、銅イオンが層間絶縁膜中をドリフト移動して
配線間ショートが生じる事態を防止できる。また、銅配
線と層間絶縁膜との間に従来形成されているシリコン窒
化膜の比誘電率に比べて、アルミニウム膜の比誘電率が
低いので、銅配線に寄生する容量を低減できる。
According to the second semiconductor device, since the aluminum film capable of preventing the diffusion of oxygen atoms and copper atoms is formed between the copper wiring and the interlayer insulating film, the copper atoms forming the copper wiring and Since contact with oxygen atoms contained in the interlayer insulating film is prevented and copper atoms are less likely to be oxidized, that is, ionized, it is possible to prevent copper ions from drifting in the interlayer insulating film and causing a short circuit between wirings. Further, since the relative permittivity of the aluminum film is lower than the relative permittivity of the silicon nitride film conventionally formed between the copper interconnect and the interlayer insulating film, the capacitance parasitic on the copper interconnect can be reduced.

【0015】本発明に係る第1の半導体装置の製造方法
は、半導体基板上の絶縁膜に凹部を形成する凹部形成工
程と、凹部の少なくとも壁面にアルミニウム膜を形成す
るアルミニウム膜形成工程と、凹部におけるアルミニウ
ム膜の内側に銅膜を埋め込む銅膜埋め込み工程とを備え
ている。
A first method of manufacturing a semiconductor device according to the present invention includes a step of forming a concave portion in an insulating film on a semiconductor substrate, a step of forming an aluminum film on at least a wall surface of the concave portion, and a step of forming an aluminum film. And a copper film embedding step of embedding a copper film inside the aluminum film.

【0016】第1の半導体装置の製造方法によると、絶
縁膜における凹部の少なくとも壁面にアルミニウム膜を
形成した後、凹部におけるアルミニウム膜の内側に銅膜
を埋め込むので、銅膜と絶縁膜との間にアルミニウム膜
を介在させることができる。
According to the first method for manufacturing a semiconductor device, an aluminum film is formed on at least the wall surface of the concave portion in the insulating film, and then the copper film is embedded inside the aluminum film in the concave portion. Can be interposed with an aluminum film.

【0017】第1の半導体装置の製造方法において、ア
ルミニウム膜形成工程は、CVD法によりアルミニウム
膜を堆積する工程を含むことが好ましい。
In the first method for manufacturing a semiconductor device, the step of forming an aluminum film preferably includes a step of depositing an aluminum film by a CVD method.

【0018】本発明に係る第2の半導体装置の製造方法
は、半導体基板上の絶縁膜に凹部を形成する凹部形成工
程と、絶縁膜における凹部の少なくとも壁面に対して水
素原子を含むガスからなるプラズマによるプラズマ処理
を行なうプラズマ処理工程と、プラズマ処理された凹部
に銅膜を埋め込む銅膜埋め込み工程とを備えている。
According to a second method of manufacturing a semiconductor device according to the present invention, a concave portion forming step of forming a concave portion in an insulating film on a semiconductor substrate and a gas containing hydrogen atoms on at least a wall surface of the concave portion in the insulating film. The method includes a plasma processing step of performing a plasma processing using plasma, and a copper film embedding step of embedding a copper film in a recess subjected to the plasma processing.

【0019】第2の半導体装置の製造方法によると、絶
縁膜における凹部の壁面に対して水素原子を含むガスか
らなるプラズマによるプラズマ処理を行なうため、絶縁
膜における凹部の壁面近傍の酸化層が除去されて、銅膜
を構成する銅原子の酸化つまりイオン化が生じ難くなる
ので、銅イオンが絶縁膜中をドリフト移動して配線間シ
ョートが生じる事態を防止できる。また、銅膜と絶縁膜
との間に従来形成されているバリアメタル層を薄膜化で
きるので、絶縁膜に埋め込まれた銅配線を低抵抗化でき
る。
According to the second method for manufacturing a semiconductor device, since the plasma processing of a gas containing hydrogen atoms is performed on the wall surface of the recess in the insulating film, the oxide layer near the wall surface of the recess in the insulating film is removed. As a result, oxidation or ionization of copper atoms constituting the copper film is less likely to occur, so that it is possible to prevent a situation in which copper ions drift in the insulating film to cause a short circuit between wirings. Further, since the barrier metal layer conventionally formed between the copper film and the insulating film can be thinned, the resistance of the copper wiring embedded in the insulating film can be reduced.

【0020】第2の半導体装置の製造方法において、銅
膜埋め込み工程は、プラズマ処理の後、絶縁膜を大気に
曝すことなく、凹部に銅膜を埋め込む工程を含むことが
好ましい。
In the second method for manufacturing a semiconductor device, the copper film burying step preferably includes a step of burying the copper film in the concave portion without exposing the insulating film to the atmosphere after the plasma treatment.

【0021】第2の半導体装置の製造方法において、銅
膜埋め込み工程は、プラズマ処理の後、絶縁膜を大気に
曝すことなく、凹部の少なくとも壁面にバリアメタル層
を形成した後、凹部におけるバリアメタル層の内側に銅
膜を埋め込む工程を含むことが好ましい。
In the second method of manufacturing a semiconductor device, the copper film burying step may include forming a barrier metal layer on at least a wall surface of the concave portion without exposing the insulating film to the atmosphere after the plasma treatment, and then forming a barrier metal layer on the concave portion. Preferably, the method includes a step of embedding a copper film inside the layer.

【0022】本発明に係る第3の半導体装置の製造方法
は、半導体基板上の絶縁膜に形成された配線溝に銅膜を
埋め込んで、該銅膜からなる銅配線を形成する銅配線形
成工程と、銅配線の上にアルミニウム膜を形成するアル
ミニウム膜形成工程と、アルミニウム膜の上に層間絶縁
膜を堆積する層間絶縁膜堆積工程とを備えている。
According to a third method of manufacturing a semiconductor device according to the present invention, there is provided a copper wiring forming step of burying a copper film in a wiring groove formed in an insulating film on a semiconductor substrate to form a copper wiring made of the copper film. And an aluminum film forming step of forming an aluminum film on the copper wiring, and an interlayer insulating film depositing step of depositing an interlayer insulating film on the aluminum film.

【0023】第3の半導体装置の製造方法によると、銅
配線の上にアルミニウム膜を形成した後、アルミニウム
膜の上に層間絶縁膜を堆積するので、銅配線と層間絶縁
膜との間にアルミニウム膜を介在させることができる。
According to the third method of manufacturing a semiconductor device, an aluminum film is formed on a copper wiring, and then an interlayer insulating film is deposited on the aluminum film. A membrane can be interposed.

【0024】第3の半導体装置の製造方法において、ア
ルミニウム膜形成工程は、選択CVD法によりアルミニ
ウム膜を堆積する工程を含むことが好ましい。
In the third method of manufacturing a semiconductor device, the step of forming an aluminum film preferably includes a step of depositing an aluminum film by a selective CVD method.

【0025】第3の半導体装置の製造方法において、ア
ルミニウム膜形成工程は、銅配線に対して水素原子を含
むガスからなるプラズマによるプラズマ処理を行なった
後、銅配線を大気に曝すことなく、銅配線の上にアルミ
ニウム膜を形成する工程を含むことが好ましい。
In the third method of manufacturing a semiconductor device, in the aluminum film forming step, after the copper wiring is subjected to a plasma treatment using a plasma comprising a gas containing hydrogen atoms, the copper wiring is exposed to the atmosphere without exposing the copper wiring to the atmosphere. It is preferable to include a step of forming an aluminum film on the wiring.

【0026】[0026]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置について、図面を参
照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A semiconductor device according to a first embodiment of the present invention will be described below with reference to the drawings.

【0027】図1(a)は、第1の実施形態に係る半導
体装置の断面図であり、図1(b)は、図1(a)の領
域Aの拡大図である。
FIG. 1A is a cross-sectional view of the semiconductor device according to the first embodiment, and FIG. 1B is an enlarged view of a region A in FIG. 1A.

【0028】図1(a)に示すように、半導体基板11
上の、例えばBCB(ベンゾシクロブテン)膜からなる
層間絶縁膜12に形成された、例えば幅200nm、深
さ300nmの配線溝13の内部に、例えば膜厚10n
mのアルミニウム膜14、及び、例えば膜厚10nmの
窒化タンタル膜15を順次介して銅膜16が埋め込まれ
て、アルミニウム膜14、窒化タンタル膜15及び銅膜
16からなる配線17が形成されている。
As shown in FIG. 1A, the semiconductor substrate 11
The wiring groove 13 having a width of 200 nm and a depth of 300 nm formed on the interlayer insulating film 12 made of, for example, a BCB (benzocyclobutene) film.
A copper film 16 is buried in order through an aluminum film 14 having a thickness of 10 m and a tantalum nitride film 15 having a thickness of, for example, 10 nm, thereby forming a wiring 17 including the aluminum film 14, the tantalum nitride film 15 and the copper film 16. .

【0029】層間絶縁膜12と銅膜16との間に、アル
ミニウム膜14及び窒化タンタル膜15が形成されてい
るため、銅膜16を構成する銅原子の拡散を防止するこ
とができる。
Since the aluminum film 14 and the tantalum nitride film 15 are formed between the interlayer insulating film 12 and the copper film 16, diffusion of copper atoms constituting the copper film 16 can be prevented.

【0030】層間絶縁膜12におけるアルミニウム膜1
4と接する部分は、図1(b)に示すように、アルミニ
ウム膜14を形成する前に空気中の酸素により酸化され
て、膜厚約10nmの酸化BCB層12Aとなっている
と共に、アルミニウム膜14における酸化BCB層12
Aと接する部分は、酸化BCB層12Aから拡散してき
た酸素原子により酸化されて、膜厚約2nmの酸化アル
ミニウム膜14Aとなっている。この酸化アルミニウム
膜14Aにより、酸化BCB層12Aに含まれる酸素原
子の拡散が防止される。
Aluminum film 1 in interlayer insulating film 12
As shown in FIG. 1 (b), the portion in contact with 4 is oxidized by oxygen in the air before the aluminum film 14 is formed to form an oxidized BCB layer 12A having a thickness of about 10 nm and an aluminum film. Oxidized BCB layer 12 at 14
The portion in contact with A is oxidized by oxygen atoms diffused from the oxidized BCB layer 12A to form an aluminum oxide film 14A having a thickness of about 2 nm. This aluminum oxide film 14A prevents diffusion of oxygen atoms contained in oxide BCB layer 12A.

【0031】ところで、銅膜16の両側面及び底面を覆
っている窒化タンタル膜15の膜厚が薄いため、銅膜1
6を構成する銅原子が、窒化タンタル膜15中を拡散し
て、窒化タンタル膜15とアルミニウム膜14との界面
に染み出す一方、アルミニウム膜14により酸素原子及
び銅原子の拡散が防止されるため、窒化タンタル膜15
とアルミニウム膜14との界面に染み出した銅原子と、
酸化BCB層12Aつまり層間絶縁膜12に含まれる酸
素原子との接触が防止される。
Since the thickness of the tantalum nitride film 15 covering both sides and the bottom surface of the copper film 16 is small, the copper film 1
6 diffuses in the tantalum nitride film 15 and seeps into the interface between the tantalum nitride film 15 and the aluminum film 14, while diffusion of oxygen atoms and copper atoms is prevented by the aluminum film 14. , Tantalum nitride film 15
Copper atoms oozing at the interface between the aluminum film 14 and
Contact with oxygen atoms contained in the oxidized BCB layer 12A, that is, the interlayer insulating film 12, is prevented.

【0032】第1の実施形態によると、酸素原子及び銅
原子の拡散を防止できるアルミニウム膜14が、銅膜1
6と層間絶縁膜12との間に形成されているため、銅膜
16を構成する銅原子と、層間絶縁膜12に含まれる酸
素原子との接触が防止されて、銅原子の酸化つまりイオ
ン化が生じ難くなるので、銅イオンが層間絶縁膜12中
をドリフト移動して配線間ショートが生じる事態を防止
できる。また、銅膜16と層間絶縁膜12との間に従来
形成されているバリアメタル層(本実施形態では、窒化
タンタル膜15)の抵抗率に比べて、アルミニウム膜1
4の抵抗率(約3μΩ・cm)が低いので、配線17を
低抵抗化できる。従って、配線17の信頼性を保ちつ
つ、配線遅延を抑制することができる。
According to the first embodiment, the aluminum film 14 that can prevent the diffusion of oxygen atoms and copper atoms is made of the copper film 1.
6 and the interlayer insulating film 12, contact between copper atoms constituting the copper film 16 and oxygen atoms contained in the interlayer insulating film 12 is prevented, and oxidation or ionization of copper atoms is prevented. Since it hardly occurs, it is possible to prevent a situation in which copper ions drift in the interlayer insulating film 12 to cause a short circuit between wirings. Further, the aluminum film 1 has a higher resistivity than the barrier metal layer (the tantalum nitride film 15 in the present embodiment) conventionally formed between the copper film 16 and the interlayer insulating film 12.
4 has a low resistivity (about 3 μΩ · cm), so that the resistance of the wiring 17 can be reduced. Therefore, the wiring delay can be suppressed while maintaining the reliability of the wiring 17.

【0033】尚、第1の実施形態において、層間絶縁膜
として、BCB膜を用いたが、これに限られず、PAE
(正式名称を補充願います)膜等を用いても同等の効果
が得られる。
In the first embodiment, a BCB film is used as an interlayer insulating film. However, the present invention is not limited to this.
(Please supplement the official name.) The same effect can be obtained even if a film is used.

【0034】また、第1の実施形態において、銅原子及
び酸素原子の拡散を防止するため、アルミニウム膜を用
いたが、これに代えて、イリジウム(Ir)膜を用いて
も同等の効果が得られる。
In the first embodiment, an aluminum film is used to prevent diffusion of copper atoms and oxygen atoms. However, an equivalent effect can be obtained by using an iridium (Ir) film instead. Can be

【0035】また、第1の実施形態において、銅膜と層
間絶縁膜との間にアルミニウム膜及び窒化タンタル膜を
形成したが、これに代えて、銅膜と層間絶縁膜との間に
アルミニウム膜のみを形成しても同等の効果が得られ
る。
Although the aluminum film and the tantalum nitride film are formed between the copper film and the interlayer insulating film in the first embodiment, an aluminum film is formed between the copper film and the interlayer insulating film instead. The same effect can be obtained by forming only the same.

【0036】また、第1の実施形態において、配線溝に
埋め込まれた銅配線を対象としたが、これに代えて、接
続孔に埋め込まれた銅膜からなるコンタクトを対象とし
ても同等の効果が得られる。
Although the first embodiment is directed to the copper wiring buried in the wiring groove, the same effect can be obtained by targeting a contact made of a copper film buried in the connection hole instead. can get.

【0037】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置の製造方法について、図面を
参照しながら説明する。
(Second Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings.

【0038】図2(a)〜(c)及び図3(a)、
(b)は、第2の実施形態に係る半導体装置の製造方法
の各工程を示す断面図である。
2 (a) to 2 (c) and 3 (a),
(B) is sectional drawing which shows each process of the manufacturing method of the semiconductor device which concerns on 2nd Embodiment.

【0039】まず、図2(a)に示すように、半導体基
板21の上に、例えばスピンコート法によりBCB膜か
らなる層間絶縁膜22を堆積した後、フォトリソグラフ
ィにより層間絶縁膜22の上に配線形成領域に開口部を
有するレジストパターン(図示せず)を形成し、その
後、該レジストパターンをマスクとして層間絶縁膜22
に対してドライエッチングを行なって、例えば幅200
nm、深さ300nmの配線溝23を形成する。
First, as shown in FIG. 2A, an interlayer insulating film 22 made of a BCB film is deposited on a semiconductor substrate 21 by, for example, a spin coating method, and then is deposited on the interlayer insulating film 22 by photolithography. A resist pattern (not shown) having an opening in a wiring formation region is formed, and then the interlayer insulating film 22 is formed using the resist pattern as a mask.
Is subjected to dry etching, for example, to a width of 200
A wiring groove 23 having a depth of 300 nm and a depth of 300 nm is formed.

【0040】次に、図2(b)に示すように、配線溝2
3を含む層間絶縁膜22の上に全面に亘って、例えばP
VD法により膜厚5nmのチタン(Ti)膜24を堆積
した後、該チタン膜24の上に全面に亘って、例えばC
VD法により膜厚10nmのアルミニウム膜25を堆積
する。このようにすると、CVD法のステップカバレッ
ジが良いため、配線溝23の壁面上においても、膜厚5
nm以上のアルミニウム膜25が成膜される。
Next, as shown in FIG.
3 over the entire surface of the interlayer insulating film 22 including, for example, P
After a titanium (Ti) film 24 having a thickness of 5 nm is deposited by the VD method, for example, C
An aluminum film 25 having a thickness of 10 nm is deposited by the VD method. By doing so, the step coverage of the CVD method is good, so that the film thickness 5
An aluminum film 25 having a thickness of nm or more is formed.

【0041】尚、CVD法によりアルミニウム膜25を
堆積する場合、アルミニウム膜25は導電性膜上にしか
成膜されないため、アルミニウム膜25を堆積する前
に、下地となるチタン膜24を堆積している。
When the aluminum film 25 is deposited by the CVD method, since the aluminum film 25 is formed only on the conductive film, the titanium film 24 serving as a base is deposited before the aluminum film 25 is deposited. I have.

【0042】本実施形態において、CVD法により堆積
するアルミニウム膜25の膜厚を5nm以下とすると、
配線溝23の壁面上に成膜されるアルミニウム膜25の
膜厚が約2nm以下になって、層間絶縁膜22に含まれ
る酸素原子の拡散を防止できなくなる。
In this embodiment, when the thickness of the aluminum film 25 deposited by the CVD method is set to 5 nm or less,
When the film thickness of the aluminum film 25 formed on the wall surface of the wiring groove 23 becomes about 2 nm or less, diffusion of oxygen atoms contained in the interlayer insulating film 22 cannot be prevented.

【0043】また、本実施形態において、CVD法によ
り堆積するアルミニウム膜25の膜厚を20nm以上と
すると、配線溝23の内部における、銅膜27(図3
(a)参照)の断面積が減少して、実質的な配線抵抗が
増大してしまう。
In this embodiment, when the thickness of the aluminum film 25 deposited by the CVD method is set to 20 nm or more, the copper film 27 (see FIG.
(A)), the cross-sectional area decreases, and the actual wiring resistance increases.

【0044】次に、図2(c)に示すように、アルミニ
ウム膜25の上に全面に亘って、例えばスパッタ法によ
り膜厚10nmの窒化タンタル膜26を堆積した後、図
3(a)に示すように、窒化タンタル膜26の上に全面
に亘って、例えば電界メッキ法により銅膜27を、配線
溝23が完全に埋まるように堆積する。
Next, as shown in FIG. 2C, a 10 nm-thick tantalum nitride film 26 is deposited over the entire surface of the aluminum film 25 by, for example, a sputtering method. As shown, a copper film 27 is deposited over the entire surface of the tantalum nitride film 26 by, for example, an electroplating method so that the wiring groove 23 is completely filled.

【0045】次に、図3(b)に示すように、チタン膜
24、アルミニウム膜25、窒化タンタル膜26及び銅
膜27における、層間絶縁膜22の上に露出している部
分を例えばCMP法により除去して、配線溝23の内部
に、チタン膜24、アルミニウム膜25、窒化タンタル
膜26及び銅膜27からなる配線28を形成する。
Next, as shown in FIG. 3B, portions of the titanium film 24, the aluminum film 25, the tantalum nitride film 26, and the copper film 27, which are exposed on the interlayer insulating film 22, are subjected to, for example, a CMP method. Then, a wiring 28 composed of a titanium film 24, an aluminum film 25, a tantalum nitride film 26, and a copper film 27 is formed inside the wiring groove 23.

【0046】第2の実施形態によると、酸素原子及び銅
原子の拡散を防止できるアルミニウム膜25を、銅膜2
7と層間絶縁膜22との間に形成するため、銅膜27を
構成する銅原子と、層間絶縁膜22に含まれる酸素原子
との接触が防止されて、銅原子の酸化つまりイオン化が
生じ難くなるので、銅イオンが層間絶縁膜22中をドリ
フト移動して配線間ショートが生じる事態を防止でき
る。また、銅膜27と層間絶縁膜22との間に従来形成
されているバリアメタル層(本実施形態では、窒化タン
タル膜26)の抵抗率に比べて、アルミニウム膜25の
抵抗率が低いので、配線28を低抵抗化できる。従っ
て、配線28の信頼性を保ちつつ、配線遅延を抑制する
ことができる。
According to the second embodiment, the aluminum film 25 which can prevent diffusion of oxygen atoms and copper atoms is formed on the copper film 2.
7 and the interlayer insulating film 22, contact between copper atoms forming the copper film 27 and oxygen atoms contained in the interlayer insulating film 22 is prevented, and oxidation of copper atoms, that is, ionization, hardly occurs. Therefore, it is possible to prevent a situation in which copper ions drift in the interlayer insulating film 22 to cause a short circuit between wirings. Further, since the resistivity of the aluminum film 25 is lower than the resistivity of the barrier metal layer (the tantalum nitride film 26 in this embodiment) conventionally formed between the copper film 27 and the interlayer insulating film 22, The resistance of the wiring 28 can be reduced. Therefore, the wiring delay can be suppressed while the reliability of the wiring 28 is maintained.

【0047】また、第2の実施形態によると、CVD法
によりアルミニウム膜25を堆積するため、配線溝23
を含む層間絶縁膜22の上に、ステップカバレッジが良
く、均一な膜厚を有するアルミニウム膜25が形成され
るので、配線溝23の壁面の上にも所定の膜厚を有する
アルミニウム膜25が形成される。従って、配線28の
信頼性を一層向上させることができる。
According to the second embodiment, since the aluminum film 25 is deposited by the CVD method, the wiring groove 23 is formed.
The aluminum film 25 having a good step coverage and a uniform film thickness is formed on the interlayer insulating film 22 including Is done. Therefore, the reliability of the wiring 28 can be further improved.

【0048】尚、第2の実施形態において、層間絶縁膜
として、BCB膜を用いたが、これに限られず、PAE
膜等を用いても同等の効果が得られる。
Although the BCB film is used as the interlayer insulating film in the second embodiment, the present invention is not limited to this.
The same effect can be obtained by using a film or the like.

【0049】また、第2の実施形態において、銅原子及
び酸素原子の拡散を防止するため、アルミニウム膜を用
いたが、これに代えて、イリジウム膜を用いても同等の
効果が得られる。
In the second embodiment, an aluminum film is used to prevent diffusion of copper atoms and oxygen atoms, but the same effect can be obtained by using an iridium film instead.

【0050】また、第2の実施形態において、銅膜と層
間絶縁膜との間にアルミニウム膜及び窒化タンタル膜を
形成したが、これに代えて、銅膜と層間絶縁膜との間に
アルミニウム膜のみを形成しても同等の効果が得られ
る。
In the second embodiment, the aluminum film and the tantalum nitride film are formed between the copper film and the interlayer insulating film. Instead, the aluminum film and the tantalum nitride film are formed between the copper film and the interlayer insulating film. The same effect can be obtained by forming only the same.

【0051】また、第2の実施形態において、配線溝に
埋め込まれた銅配線を対象としたが、これに代えて、接
続孔に埋め込まれた銅膜からなるコンタクトを対象とし
ても同等の効果が得られる。
Although the second embodiment is directed to the copper wiring buried in the wiring groove, the same effect can be obtained by targeting a contact made of a copper film buried in the connection hole instead. can get.

【0052】(第3の実施形態)以下、本発明の第3の
実施形態に係る半導体装置の製造方法について、図面を
参照しながら説明する。
(Third Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings.

【0053】図4(a)〜(c)及び図5(a)〜
(c)は、第3の実施形態に係る半導体装置の製造方法
の各工程を示す断面図である。
FIGS. 4A to 4C and FIGS.
(C) is sectional drawing which shows each process of the manufacturing method of the semiconductor device which concerns on 3rd Embodiment.

【0054】まず、図4(a)に示すように、半導体基
板31の上に、例えばスピンコート法によりBCB膜か
らなる層間絶縁膜32を堆積した後、フォトリソグラフ
ィにより層間絶縁膜32の上に配線形成領域に開口部を
有するレジストパターン(図示せず)を形成し、その
後、該レジストパターンをマスクとして層間絶縁膜32
に対してドライエッチングを行なって、例えば幅200
nm、深さ300nmの配線溝33を形成する。
First, as shown in FIG. 4A, an interlayer insulating film 32 made of a BCB film is deposited on a semiconductor substrate 31 by, for example, a spin coating method, and then is deposited on the interlayer insulating film 32 by photolithography. A resist pattern (not shown) having an opening in a wiring formation region is formed, and thereafter, the interlayer insulating film 32 is formed using the resist pattern as a mask.
Is subjected to dry etching, for example, to a width of 200
A wiring groove 33 having a thickness of 300 nm and a depth of 300 nm is formed.

【0055】尚、配線溝33が形成された層間絶縁膜3
2の表面部は、空気中の酸素により酸化されて、膜厚約
10nmの酸化BCB層32Aとなっている。
Incidentally, the interlayer insulating film 3 in which the wiring groove 33 is formed
2 is oxidized by oxygen in the air to form an oxidized BCB layer 32A having a thickness of about 10 nm.

【0056】次に、圧力が50mTorrの真空チャン
バー(図示省略)内に、例えば水素ガスとヘリウムガス
とが流量比1:9で混合された還元性ガスを導入すると
共に、対向電極(図示省略)間に200WのRFパワー
を印加して、図4(b)に示すように、前記の還元性ガ
スのプラズマ34に層間絶縁膜32を1分間さらす。こ
れにより、図4(c)に示すように、酸化BCB層32
Aが還元されて除去される。
Next, a reducing gas in which, for example, a hydrogen gas and a helium gas are mixed at a flow ratio of 1: 9 is introduced into a vacuum chamber (not shown) having a pressure of 50 mTorr and a counter electrode (not shown). During this time, an RF power of 200 W is applied to expose the interlayer insulating film 32 to the reducing gas plasma 34 for one minute as shown in FIG. 4B. Thereby, as shown in FIG. 4C, the oxidized BCB layer 32 is formed.
A is reduced and removed.

【0057】尚、本実施形態においては、プラズマ34
を安定化させるため、水素ガスを含む還元性ガスにヘリ
ウムガスを混合している。
In this embodiment, the plasma 34
Helium gas is mixed with a reducing gas containing hydrogen gas to stabilize the gas.

【0058】次に、前記のプラズマ処理の終了後、層間
絶縁膜32を大気に曝すことなく、図5(a)に示すよ
うに、配線溝33を含む層間絶縁膜32の上に全面に亘
って、例えばスパッタ法により膜厚10nmの窒化タン
タル膜35をバリアメタル層として堆積する。これによ
り、層間絶縁膜32における配線溝33の壁面近傍及び
底面近傍が再び酸化される事態を防ぐことができる。
Next, after the above-mentioned plasma processing is completed, the entire surface of the interlayer insulating film 32 including the wiring groove 33 is formed without exposing the interlayer insulating film 32 to the air, as shown in FIG. Then, a 10 nm-thick tantalum nitride film 35 is deposited as a barrier metal layer by, for example, a sputtering method. This can prevent the vicinity of the wall surface and the bottom surface of the wiring groove 33 in the interlayer insulating film 32 from being oxidized again.

【0059】次に、図5(b)に示すように、窒化タン
タル膜35の上に全面に亘って、例えば電界メッキ法に
より銅膜36を、配線溝33が完全に埋まるように堆積
した後、図5(c)に示すように、窒化タンタル膜35
及び銅膜36における、層間絶縁膜32の上に露出して
いる部分を例えばCMP法により除去して、配線溝33
の内部に、窒化タンタル膜35及び銅膜36からなる配
線37を形成する。
Next, as shown in FIG. 5B, a copper film 36 is deposited over the entire surface of the tantalum nitride film 35 by, for example, an electroplating method so that the wiring groove 33 is completely filled. As shown in FIG. 5C, the tantalum nitride film 35
Then, a portion of the copper film 36 exposed on the interlayer insulating film 32 is removed by, for example, a CMP method to form a wiring groove 33.
A wiring 37 made of a tantalum nitride film 35 and a copper film 36 is formed inside.

【0060】尚、本実施形態においては、前記のプラズ
マ処理の終了後、層間絶縁膜32を大気に曝すことな
く、配線溝33を含む層間絶縁膜32の上に窒化タンタ
ル膜35を堆積し、その後、該窒化タンタル膜35の上
に銅膜36を堆積したが、これに代えて、窒化タンタル
膜35を堆積せずに、前記のプラズマ処理の終了後、層
間絶縁膜32を大気に曝すことなく、配線溝33を含む
層間絶縁膜32の上に銅膜36のみを堆積してもよい。
In the present embodiment, after the above-described plasma processing is completed, a tantalum nitride film 35 is deposited on the interlayer insulating film 32 including the wiring groove 33 without exposing the interlayer insulating film 32 to the atmosphere. After that, the copper film 36 was deposited on the tantalum nitride film 35. Instead, the tantalum nitride film 35 was not deposited, and the interlayer insulating film 32 was exposed to the air after the completion of the plasma treatment. Instead, only the copper film 36 may be deposited on the interlayer insulating film 32 including the wiring groove 33.

【0061】第3の実施形態によると、配線溝33が形
成された層間絶縁膜32に対して水素ガスを含む還元性
ガスからなるプラズマによるプラズマ処理を行なうた
め、層間絶縁膜32の表面部における酸化層が除去され
て、銅膜36を構成する銅原子の酸化つまりイオン化が
生じ難くなるので、銅イオンが層間絶縁膜32中をドリ
フト移動して配線間ショートが生じる事態を防止でき
る。また、銅膜36と層間絶縁膜32との間に従来形成
されているバリアメタル層(本実施形態では、窒化タン
タル膜35)を薄膜化できるので、配線37を低抵抗化
できる。従って、配線37の信頼性を保ちつつ、配線遅
延を抑制することができる。
According to the third embodiment, the interlayer insulating film 32 in which the wiring groove 33 is formed is subjected to the plasma processing using the plasma made of the reducing gas containing the hydrogen gas. Since the oxide layer is removed and oxidation or ionization of copper atoms constituting the copper film 36 is less likely to occur, it is possible to prevent a situation in which copper ions drift in the interlayer insulating film 32 to cause a short circuit between wirings. Further, since the barrier metal layer (the tantalum nitride film 35 in the present embodiment) conventionally formed between the copper film 36 and the interlayer insulating film 32 can be made thinner, the resistance of the wiring 37 can be reduced. Therefore, the wiring delay can be suppressed while the reliability of the wiring 37 is maintained.

【0062】尚、第3の実施形態において、層間絶縁膜
として、BCB膜を用いたが、これに限られず、PAE
膜等を用いても同等の効果が得られる。
In the third embodiment, a BCB film is used as an interlayer insulating film. However, the present invention is not limited to this.
The same effect can be obtained by using a film or the like.

【0063】また、第3の実施形態において、水素ガス
とヘリウムガスとが混合された還元性ガスのプラズマに
よるプラズマ処理を行なったが、これに代えて、アンモ
ニアガス等の水素原子を含む他の還元性ガスのプラズ
マ、つまり水素イオンを生じる他の還元性ガスのプラズ
マによるプラズマ処理を行なっても同等の効果が得られ
る。
In the third embodiment, the plasma processing is performed by the plasma of the reducing gas in which the hydrogen gas and the helium gas are mixed. Instead, another plasma containing a hydrogen atom such as an ammonia gas is used. The same effect can be obtained by performing plasma processing using a plasma of a reducing gas, that is, a plasma of another reducing gas that generates hydrogen ions.

【0064】また、第3の実施形態において、配線溝に
埋め込まれた銅配線を対象としたが、これに代えて、接
続孔に埋め込まれた銅膜からなるコンタクトを対象とし
ても同等の効果が得られる。
Although the third embodiment is directed to the copper wiring buried in the wiring groove, the same effect can be obtained by targeting a contact made of a copper film buried in the connection hole instead. can get.

【0065】(第4の実施形態)以下、本発明の第4の
実施形態に係る半導体装置について、図面を参照しなが
ら説明する。
(Fourth Embodiment) Hereinafter, a semiconductor device according to a fourth embodiment of the present invention will be described with reference to the drawings.

【0066】図6は、第4の実施形態に係る半導体装置
の断面構成を示している。
FIG. 6 shows a sectional configuration of a semiconductor device according to the fourth embodiment.

【0067】図6に示すように、半導体基板41上の、
例えばBCB膜からなる第1の層間絶縁膜42に形成さ
れた、例えば幅200nm、深さ300nmの配線溝4
3の内部に、例えば膜厚10nmの第1のアルミニウム
膜44を介して銅膜45が埋め込まれて、第1のアルミ
ニウム膜44及び銅膜45からなる配線46が形成され
ている。また、配線46の上に、例えば膜厚10nmの
第2のアルミニウム膜47が形成されていると共に、第
2のアルミニウム膜47を含む第1の層間絶縁膜42の
上に全面に亘って、例えばBCB膜からなる第2の層間
絶縁膜48が形成されている。
As shown in FIG. 6, on the semiconductor substrate 41,
For example, a wiring groove 4 having a width of 200 nm and a depth of 300 nm formed in a first interlayer insulating film 42 made of, for example, a BCB film.
3, a copper film 45 is buried via a first aluminum film 44 having a thickness of, for example, 10 nm, and a wiring 46 including the first aluminum film 44 and the copper film 45 is formed. Further, a second aluminum film 47 having a thickness of, for example, 10 nm is formed on the wiring 46, and, for example, over the entire surface of the first interlayer insulating film 42 including the second aluminum film 47, for example, A second interlayer insulating film 48 made of a BCB film is formed.

【0068】第4の実施形態によると、酸素原子及び銅
原子の拡散を防止できる第1のアルミニウム膜44が、
銅膜45と第1の層間絶縁膜42との間に形成されてい
るため、銅膜45を構成する銅原子と、第1の層間絶縁
膜42に含まれる酸素原子との接触が防止されて、銅原
子の酸化つまりイオン化が生じ難くなるので、銅イオン
が第1の層間絶縁膜42中をドリフト移動して配線間シ
ョートが生じる事態を防止できる。また、銅膜45と第
1の層間絶縁膜42との間に従来形成されているバリア
メタル層の抵抗率に比べて、第1のアルミニウム膜44
の抵抗率が低いので、配線46を低抵抗化できる。従っ
て、配線46の信頼性を保ちつつ、配線遅延を抑制する
ことができる。
According to the fourth embodiment, the first aluminum film 44 which can prevent diffusion of oxygen atoms and copper atoms is
Since it is formed between the copper film 45 and the first interlayer insulating film 42, contact between copper atoms constituting the copper film 45 and oxygen atoms contained in the first interlayer insulating film 42 is prevented. Since oxidation or ionization of copper atoms is less likely to occur, it is possible to prevent copper ions from drifting in the first interlayer insulating film 42 and causing a short circuit between wirings. In addition, the first aluminum film 44 has a higher resistance than a barrier metal layer formed conventionally between the copper film 45 and the first interlayer insulating film 42.
, The wiring 46 can have a low resistance. Therefore, the wiring delay can be suppressed while the reliability of the wiring 46 is maintained.

【0069】図7は、第1の比較例として、埋め込み型
の銅配線の上に、従来用いられているシリコン窒化膜
(比誘電率約7)を介して上層の層間絶縁膜が形成され
た半導体装置の断面構成を示している。
FIG. 7 shows, as a first comparative example, an upper interlayer insulating film formed on a buried copper wiring via a conventionally used silicon nitride film (relative permittivity of about 7). 1 shows a cross-sectional configuration of a semiconductor device.

【0070】尚、第1の比較例においては、図6に示す
第4の実施形態に係る半導体装置と同一の部材には同一
の符号を付すことにより、説明を省略する。
In the first comparative example, the same members as those of the semiconductor device according to the fourth embodiment shown in FIG.

【0071】第1の比較例が第4の実施形態に係る半導
体装置と異なる点は、配線46を含む第1の層間絶縁膜
42の上に全面に亘って、膜厚30nmのシリコン窒化
膜49が形成されていることである。
The first comparative example is different from the semiconductor device according to the fourth embodiment in that a 30 nm-thick silicon nitride film 49 is formed over the entire surface of the first interlayer insulating film 42 including the wiring 46. Is formed.

【0072】第1の比較例によると、銅原子及び酸素原
子の拡散を防止できるシリコン窒化膜49が、配線46
と第2の層間絶縁膜48との間に形成されているため、
配線46を構成する銅原子と、第2の層間絶縁膜48に
含まれる酸素原子との接触が防止されて、銅原子の酸化
つまりイオン化が生じ難くなる一方、シリコン窒化膜4
9の比誘電率が約7と高いため、配線46に寄生する容
量、例えば隣接する配線同士の間のカップリング容量が
増大して、配線46に遅延が生じる。
According to the first comparative example, the silicon nitride film 49 which can prevent the diffusion of copper atoms and oxygen atoms is formed by the wiring 46
And between the second interlayer insulating film 48 and
The contact between the copper atoms constituting the wiring 46 and the oxygen atoms contained in the second interlayer insulating film 48 is prevented, so that oxidation of the copper atoms, that is, ionization is less likely to occur, while the silicon nitride film 4
Since the relative dielectric constant of 9 is as high as about 7, the parasitic capacitance of the wiring 46, for example, the coupling capacitance between adjacent wirings increases, and the wiring 46 is delayed.

【0073】一方、第4の実施形態によると、酸素原子
及び銅原子の拡散を防止できる第2のアルミニウム膜4
7が、配線46と第2の層間絶縁膜48との間に形成さ
れているため、配線46を構成する銅原子と、第2の層
間絶縁膜48に含まれる酸素原子との接触が防止され
て、銅原子の酸化つまりイオン化が生じ難くなるので、
銅イオンが第2の層間絶縁膜48中をドリフト移動して
配線間ショートが生じる事態を防止できる。また、配線
46と第2の層間絶縁膜48との間に従来形成されてい
るシリコン窒化膜49の比誘電率に比べて、第2のアル
ミニウム膜47の比誘電率が低いので、配線46に寄生
する容量を低減できる。従って、配線46の信頼性を保
ちつつ、配線遅延を抑制することができる。
On the other hand, according to the fourth embodiment, the second aluminum film 4 capable of preventing diffusion of oxygen atoms and copper atoms is provided.
Since 7 is formed between wiring 46 and second interlayer insulating film 48, contact between copper atoms forming wiring 46 and oxygen atoms contained in second interlayer insulating film 48 is prevented. Therefore, oxidation or ionization of copper atoms is less likely to occur,
It is possible to prevent a situation where copper ions drift in the second interlayer insulating film 48 to cause a short circuit between wirings. Also, since the relative permittivity of the second aluminum film 47 is lower than the relative permittivity of the silicon nitride film 49 conventionally formed between the interconnect 46 and the second interlayer insulating film 48, Parasitic capacitance can be reduced. Therefore, the wiring delay can be suppressed while the reliability of the wiring 46 is maintained.

【0074】尚、第4の実施形態において、層間絶縁膜
として、BCB膜を用いたが、これに限られず、PAE
膜等を用いても同等の効果が得られる。
In the fourth embodiment, the BCB film is used as the interlayer insulating film. However, the present invention is not limited to this.
The same effect can be obtained by using a film or the like.

【0075】また、第4の実施形態において、銅原子及
び酸素原子の拡散を防止するため、アルミニウム膜を用
いたが、これに代えて、イリジウム膜を用いても同等の
効果が得られる。
In the fourth embodiment, an aluminum film is used to prevent diffusion of copper atoms and oxygen atoms, but the same effect can be obtained by using an iridium film instead.

【0076】(第5の実施形態)以下、本発明の第5の
実施形態に係る半導体装置の製造方法について、図面を
参照しながら説明する。
(Fifth Embodiment) Hereinafter, a method for manufacturing a semiconductor device according to a fifth embodiment of the present invention will be described with reference to the drawings.

【0077】図8(a)〜(c)は、第5の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 8A to 8C are cross-sectional views showing steps of a method for manufacturing a semiconductor device according to the fifth embodiment.

【0078】まず、半導体基板51の上に、例えばスピ
ンコート法によりBCB膜からなる第1の層間絶縁膜5
2を堆積した後、フォトリソグラフィにより第1の層間
絶縁膜52の上に配線形成領域に開口部を有するレジス
トパターン(図示せず)を形成し、その後、該レジスト
パターンをマスクとして第1の層間絶縁膜52に対して
ドライエッチングを行なって、例えば幅200nm、深
さ300nmの配線溝53を形成する。次に、配線溝5
3を含む第1の層間絶縁膜52の上に全面に亘って、例
えばCVD法により膜厚10nmの第1のアルミニウム
膜54を堆積した後、第1のアルミニウム膜54の上に
全面に亘って、例えば電界メッキ法により銅膜55を、
配線溝53が完全に埋まるように堆積し、その後、第1
のアルミニウム膜54及び銅膜55における、第1の層
間絶縁膜52の上に露出している部分を例えばCMP法
により除去して、図8(a)に示すように、配線溝53
の内部に、第1のアルミニウム膜54及び銅膜55から
なる配線56を形成する。
First, a first interlayer insulating film 5 made of a BCB film is formed on a semiconductor substrate 51 by, for example, spin coating.
2, a resist pattern (not shown) having an opening in a wiring formation region is formed on the first interlayer insulating film 52 by photolithography, and then the first interlayer is formed using the resist pattern as a mask. Dry etching is performed on the insulating film 52 to form a wiring groove 53 having a width of 200 nm and a depth of 300 nm, for example. Next, the wiring groove 5
After a first aluminum film 54 having a film thickness of 10 nm is deposited on the entire surface of the first interlayer insulating film 52 including the nitride film 3 by, for example, the CVD method, the entire surface is formed on the first aluminum film 54. For example, the copper film 55 is formed by an electrolytic plating method.
The wiring groove 53 is deposited so as to be completely filled.
The portions of the aluminum film 54 and the copper film 55 exposed above the first interlayer insulating film 52 are removed by, for example, a CMP method, and as shown in FIG.
A wiring 56 composed of a first aluminum film 54 and a copper film 55 is formed inside the substrate.

【0079】尚、CVD法により第1のアルミニウム膜
54を堆積する際の下地となる導電性膜については、図
示を省略している。
The conductive film serving as a base when the first aluminum film 54 is deposited by the CVD method is not shown.

【0080】また、配線56を構成する銅膜55の表面
部は、空気中の酸素により酸化されて、酸化銅層(図示
省略)となっている。
The surface of the copper film 55 constituting the wiring 56 is oxidized by oxygen in the air to form a copper oxide layer (not shown).

【0081】次に、圧力が50mTorrの真空チャン
バー(図示省略)内に、例えば水素ガスとヘリウムガス
とが流量比1:9で混合された還元性ガスを導入すると
共に、対向電極(図示省略)間に200WのRFパワー
を印加して、前記の還元性ガスのプラズマに配線56を
1分間さらす。これにより、銅膜55の表面部における
酸化銅層が還元されて除去される。
Next, a reducing gas in which, for example, a hydrogen gas and a helium gas are mixed at a flow ratio of 1: 9 is introduced into a vacuum chamber (not shown) having a pressure of 50 mTorr, and a counter electrode (not shown) is introduced. During this time, an RF power of 200 W is applied to expose the wiring 56 to the plasma of the reducing gas for one minute. Thus, the copper oxide layer on the surface of the copper film 55 is reduced and removed.

【0082】次に、前記のプラズマ処理の終了後、配線
56を大気に曝すことなく、図8(b)に示すように、
配線56の上に、例えば選択CVD法により膜厚10n
mの第2のアルミニウム膜57を堆積した後、図8
(c)に示すように、第2のアルミニウム膜57を含む
第1の層間絶縁膜52の上に全面に亘って、例えばスピ
ンコート法によりBCB膜からなる第2の層間絶縁膜5
8を堆積する。
Next, after the above-mentioned plasma processing is completed, without exposing the wiring 56 to the atmosphere, as shown in FIG.
On the wiring 56, for example, a film thickness of 10 n is formed by a selective CVD method.
After the second aluminum film 57 of FIG.
As shown in (c), the second interlayer insulating film 5 made of a BCB film is formed on the entire surface of the first interlayer insulating film 52 including the second aluminum film 57 by, for example, a spin coating method.
8 is deposited.

【0083】尚、選択CVD法により第2のアルミニウ
ム膜57を堆積しているため、配線56の上にのみ第2
のアルミニウム膜57が堆積されるので、工程を簡単化
することができる。
Since the second aluminum film 57 is deposited by the selective CVD method, the second aluminum film 57 is deposited only on the wiring 56.
Since the aluminum film 57 is deposited, the process can be simplified.

【0084】また、前記のプラズマ処理の終了後、配線
56を大気に曝すことなく、配線56の上に第2のアル
ミニウム膜57を堆積しているため、銅膜55の表面部
が再び酸化される事態を防ぐことができる。
After the above-described plasma processing, the second aluminum film 57 is deposited on the wiring 56 without exposing the wiring 56 to the atmosphere, so that the surface of the copper film 55 is oxidized again. Can be prevented.

【0085】第5の実施形態によると、酸素原子及び銅
原子の拡散を防止できる第1のアルミニウム膜54を、
銅膜55と第1の層間絶縁膜52との間に形成すると共
に、酸素原子及び銅原子の拡散を防止できる第2のアル
ミニウム膜57を、配線56と第2の層間絶縁膜58と
の間に形成するため、銅膜55を構成する銅原子と、第
1の層間絶縁膜52又は第2の層間絶縁膜58に含まれ
る酸素原子との接触が防止されて、銅原子の酸化つまり
イオン化が生じ難くなるので、銅イオンが第1の層間絶
縁膜52又は第2の層間絶縁膜58の中をドリフト移動
して配線間ショートが生じる事態を防止できる。また、
銅膜55と第1の層間絶縁膜52との間に従来形成され
ているバリアメタル層の抵抗率に比べて、第1のアルミ
ニウム膜54の抵抗率が低いので、配線56を低抵抗化
できると共に、配線56と第2の層間絶縁膜58との間
に従来形成されているシリコン窒化膜の比誘電率に比べ
て、第2のアルミニウム膜57の比誘電率が低いので、
配線56に寄生する容量を低減できる。従って、配線5
6の信頼性を保ちつつ、配線遅延を抑制することができ
る。
According to the fifth embodiment, the first aluminum film 54 that can prevent diffusion of oxygen atoms and copper atoms is
A second aluminum film 57 formed between the copper film 55 and the first interlayer insulating film 52 and capable of preventing diffusion of oxygen atoms and copper atoms is formed between the wiring 56 and the second interlayer insulating film 58. Therefore, contact between copper atoms forming the copper film 55 and oxygen atoms contained in the first interlayer insulating film 52 or the second interlayer insulating film 58 is prevented, and oxidation or ionization of the copper atoms is prevented. Since this hardly occurs, it is possible to prevent a situation in which copper ions drift in the first interlayer insulating film 52 or the second interlayer insulating film 58 to cause a short circuit between wirings. Also,
Since the resistivity of the first aluminum film 54 is lower than the resistivity of a barrier metal layer conventionally formed between the copper film 55 and the first interlayer insulating film 52, the resistance of the wiring 56 can be reduced. At the same time, since the relative permittivity of the second aluminum film 57 is lower than the relative permittivity of the silicon nitride film conventionally formed between the wiring 56 and the second interlayer insulating film 58,
The parasitic capacitance of the wiring 56 can be reduced. Therefore, the wiring 5
6, the wiring delay can be suppressed.

【0086】また、第5の実施形態によると、配線56
に対して水素ガスを含む還元性ガスからなるプラズマに
よるプラズマ処理を行なった後、配線56を大気に曝す
ことなく、配線56の上に第2のアルミニウム膜57を
形成しているため、銅膜55の表面部の酸化層が除去さ
れると共に銅膜55の表面部が再び酸化される事態を防
げるので、配線56の信頼性を一層向上させることがで
きる。
According to the fifth embodiment, the wiring 56
Since the second aluminum film 57 is formed on the wiring 56 without subjecting the wiring 56 to the atmosphere after performing a plasma process using a plasma comprising a reducing gas containing hydrogen gas on the copper film, Since the oxidized layer on the surface of the copper film 55 is removed and the surface of the copper film 55 is prevented from being oxidized again, the reliability of the wiring 56 can be further improved.

【0087】尚、第5の実施形態において、層間絶縁膜
として、BCB膜を用いたが、これに限られず、PAE
膜等を用いても同等の効果が得られる。
In the fifth embodiment, the BCB film is used as the interlayer insulating film. However, the present invention is not limited to this.
The same effect can be obtained by using a film or the like.

【0088】また、第5の実施形態において、銅原子及
び酸素原子の拡散を防止するため、アルミニウム膜を用
いたが、これに代えて、イリジウム膜を用いても同等の
効果が得られる。
In the fifth embodiment, an aluminum film is used to prevent diffusion of copper atoms and oxygen atoms. However, an equivalent effect can be obtained by using an iridium film instead.

【0089】また、第5の実施形態において、水素ガス
とヘリウムガスとが混合された還元性ガスのプラズマに
よるプラズマ処理を行なったが、これに代えて、アンモ
ニアガス等の水素原子を含む他の還元性ガスのプラズ
マ、つまり水素イオンを生じる他の還元性ガスのプラズ
マによるプラズマ処理を行なっても、又は真空中(具体
的には、圧力10-7Torr以下の状態)において約4
00℃の熱処理を行なっても同等の効果が得られる。
Further, in the fifth embodiment, the plasma processing is performed by the plasma of the reducing gas in which the hydrogen gas and the helium gas are mixed. However, instead of this, another plasma containing hydrogen atoms such as ammonia gas is used. Even if plasma processing is performed using a plasma of a reducing gas, that is, a plasma of another reducing gas that generates hydrogen ions, or a vacuum treatment (specifically, a state of a pressure of 10 −7 Torr or less) is performed.
The same effect can be obtained by performing the heat treatment at 00 ° C.

【0090】[0090]

【発明の効果】第1の半導体装置によると、銅イオンに
よる配線間ショートの発生を防止しつつ、絶縁膜に埋め
込まれた銅配線を低抵抗化できるので、銅配線の信頼性
を保ちつつ、配線遅延を抑制することができる。
According to the first semiconductor device, the resistance of the copper wiring buried in the insulating film can be reduced while preventing the occurrence of a short circuit between the wirings due to copper ions, so that the reliability of the copper wiring can be maintained. Wiring delay can be suppressed.

【0091】第2の半導体装置によると、銅イオンによ
る配線間ショートの発生を防止しつつ、絶縁膜に埋め込
まれた銅配線に寄生する容量を低減できるので、銅配線
の信頼性を保ちつつ、配線遅延を抑制することができ
る。
According to the second semiconductor device, the parasitic capacitance of the copper wiring buried in the insulating film can be reduced while preventing the short circuit between the wirings due to the copper ions, so that the reliability of the copper wiring can be maintained. Wiring delay can be suppressed.

【0092】第1の半導体装置の製造方法によると、銅
膜と絶縁膜との間にアルミニウム膜を介在させることが
できるので、銅イオンによる配線間ショートの発生を防
止しつつ、絶縁膜に埋め込まれた銅配線を低抵抗化でき
る第1の半導体装置を確実に製造することができる。
According to the first method of manufacturing a semiconductor device, since an aluminum film can be interposed between a copper film and an insulating film, the aluminum film can be embedded in the insulating film while preventing a short circuit between wirings caused by copper ions. The first semiconductor device capable of reducing the resistance of the copper wiring can be reliably manufactured.

【0093】第1の半導体装置の製造方法において、ア
ルミニウム膜形成工程が、CVD法によりアルミニウム
膜を堆積する工程を含むと、凹部を含む絶縁膜の上に、
ステップカバレッジが良く、均一な膜厚を有するアルミ
ニウム膜が形成されるため、凹部の壁面の上にも所定の
膜厚を有するアルミニウム膜が形成されるので、絶縁膜
に埋め込まれた銅配線の信頼性を一層向上させることが
できる。
In the first method for manufacturing a semiconductor device, when the step of forming an aluminum film includes the step of depositing an aluminum film by a CVD method,
Since an aluminum film having a good step coverage and a uniform film thickness is formed, an aluminum film having a predetermined film thickness is also formed on the wall surface of the concave portion. Properties can be further improved.

【0094】第2の半導体装置の製造方法によると、銅
イオンによる配線間ショートの発生を防止しつつ、絶縁
膜に埋め込まれた銅配線を低抵抗化できるので、銅配線
の信頼性を保ちつつ、配線遅延を抑制することができ
る。
According to the second method of manufacturing a semiconductor device, the resistance of the copper wiring buried in the insulating film can be reduced while preventing the short circuit between the wirings due to the copper ions, so that the reliability of the copper wiring is maintained. In addition, wiring delay can be suppressed.

【0095】第2の半導体装置の製造方法において、銅
膜埋め込み工程が、プラズマ処理の後、絶縁膜を大気に
曝すことなく、凹部に銅膜を埋め込む工程を含むと、絶
縁膜における凹部の壁面近傍が再び酸化される事態を防
げるので、絶縁膜に埋め込まれた銅配線の信頼性を一層
向上させることができる。
In the second method for manufacturing a semiconductor device, if the copper film embedding step includes a step of embedding the copper film in the concave portion without exposing the insulating film to the atmosphere after the plasma treatment, Since the vicinity can be prevented from being oxidized again, the reliability of the copper wiring embedded in the insulating film can be further improved.

【0096】第2の半導体装置の製造方法において、銅
膜埋め込み工程が、プラズマ処理の後、絶縁膜を大気に
曝すことなく、凹部の少なくとも壁面にバリアメタル層
を形成した後、凹部におけるバリアメタル層の内側に銅
膜を埋め込む工程を含むと、絶縁膜における凹部の壁面
近傍が再び酸化される事態を防げるので、絶縁膜に埋め
込まれた銅配線の信頼性を一層向上させることができ
る。
In the second method for fabricating a semiconductor device, the copper film burying step includes forming a barrier metal layer on at least a wall surface of the concave portion without exposing the insulating film to the air after the plasma treatment, and then forming the barrier metal layer on the concave portion. When the step of embedding the copper film inside the layer is included, the situation where the wall surface of the concave portion in the insulating film is oxidized again can be prevented, so that the reliability of the copper wiring embedded in the insulating film can be further improved.

【0097】第3の半導体装置の製造方法によると、銅
配線と層間絶縁膜との間にアルミニウム膜を介在させる
ことができるので、銅イオンによる配線間ショートの発
生を防止しつつ、銅配線に寄生する容量を低減できる第
2の半導体装置を確実に製造することができる。
According to the third method of manufacturing a semiconductor device, an aluminum film can be interposed between a copper wiring and an interlayer insulating film. The second semiconductor device capable of reducing the parasitic capacitance can be reliably manufactured.

【0098】第3の半導体装置の製造方法において、ア
ルミニウム膜形成工程が、選択CVD法によりアルミニ
ウム膜を堆積する工程を含むと、銅配線の上にのみアル
ミニウム膜が堆積されるので、工程を簡単化することが
できる。
In the third method of manufacturing a semiconductor device, if the step of forming an aluminum film includes a step of depositing an aluminum film by a selective CVD method, the aluminum film is deposited only on the copper wiring, so that the process is simplified. Can be

【0099】第3の半導体装置の製造方法において、ア
ルミニウム膜形成工程が、銅配線に対して水素原子を含
むガスからなるプラズマによるプラズマ処理を行なった
後、銅配線を大気に曝すことなく、銅配線の上にアルミ
ニウム膜を形成する工程を含むと、銅配線の表面部の酸
化層が除去されると共に銅配線の表面部が再び酸化され
る事態を防げるので、絶縁膜に埋め込まれた銅配線の信
頼性を一層向上させることができる。
In the third method of manufacturing a semiconductor device, in the aluminum film forming step, after the copper wiring is subjected to a plasma treatment using a plasma comprising a gas containing hydrogen atoms, the copper wiring is exposed without being exposed to the atmosphere. The step of forming an aluminum film on the wiring includes removing the oxide layer on the surface of the copper wiring and preventing the surface of the copper wiring from being oxidized again. Can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は第1の実施形態に係る半導体装置の断
面図であり、(b)は(a)における領域Aの拡大図で
ある。
FIG. 1A is a cross-sectional view of a semiconductor device according to a first embodiment, and FIG. 1B is an enlarged view of a region A in FIG.

【図2】(a)〜(c)は第2の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 2A to 2C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment.

【図3】(a)、(b)は第2の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 3A and 3B are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment.

【図4】(a)〜(c)は第3の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 4A to 4C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a third embodiment.

【図5】(a)〜(c)は第3の実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
FIGS. 5A to 5C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a third embodiment.

【図6】第4の実施形態に係る半導体装置の断面図であ
る。
FIG. 6 is a sectional view of a semiconductor device according to a fourth embodiment.

【図7】第1の比較例として埋め込み型の銅配線の上に
シリコン窒化膜を介して上層の層間絶縁膜が形成された
半導体装置の断面図である。
FIG. 7 is a cross-sectional view of a semiconductor device in which an upper interlayer insulating film is formed on a buried copper wiring via a silicon nitride film as a first comparative example.

【図8】(a)〜(c)は、第5の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
FIGS. 8A to 8C are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a fifth embodiment.

【図9】(a)は従来の半導体装置の断面図であり、
(b)は(a)における領域Bの拡大図である。
FIG. 9A is a sectional view of a conventional semiconductor device,
(B) is an enlarged view of a region B in (a).

【符号の説明】[Explanation of symbols]

11 半導体基板 12 層間絶縁膜 12A 酸化BCB層 13 配線溝 14 アルミニウム膜 14A 酸化アルミニウム膜 15 窒化タンタル膜 16 銅膜 17 配線 21 半導体基板 22 層間絶縁膜 23 配線溝 24 チタン膜 25 アルミニウム膜 26 窒化タンタル膜 27 銅膜 28 配線 31 半導体基板 32 層間絶縁膜 32A 酸化BCB層 33 配線溝 34 プラズマ 35 窒化タンタル膜 36 銅膜 37 配線 41 半導体基板 42 第1の層間絶縁膜 43 配線溝 44 第1のアルミニウム膜 45 銅膜 46 配線 47 第2のアルミニウム膜 48 第2の層間絶縁膜 49 シリコン窒化膜 51 半導体基板 52 第1の層間絶縁膜 53 配線溝 54 第1のアルミニウム膜 55 銅膜 56 配線 57 第2のアルミニウム膜 58 第2の層間絶縁膜 Reference Signs List 11 semiconductor substrate 12 interlayer insulating film 12A oxide BCB layer 13 wiring groove 14 aluminum film 14A aluminum oxide film 15 tantalum nitride film 16 copper film 17 wiring 21 semiconductor substrate 22 interlayer insulating film 23 wiring groove 24 titanium film 25 aluminum film 26 tantalum nitride film Reference Signs List 27 copper film 28 wiring 31 semiconductor substrate 32 interlayer insulating film 32A oxidized BCB layer 33 wiring groove 34 plasma 35 tantalum nitride film 36 copper film 37 wiring 41 semiconductor substrate 42 first interlayer insulating film 43 wiring groove 44 first aluminum film 45 Copper film 46 Wiring 47 Second aluminum film 48 Second interlayer insulating film 49 Silicon nitride film 51 Semiconductor substrate 52 First interlayer insulating film 53 Wiring groove 54 First aluminum film 55 Copper film 56 Wiring 57 Second aluminum Film 58 Second interlayer insulating film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関口 満 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 佐藤 晴彦 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F033 HH08 HH11 HH18 HH32 MM01 MM08 MM12 MM13 PP07 PP15 PP27 QQ09 QQ11 QQ48 QQ94 QQ98 RR21 SS21 TT08 XX10 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Mitsuru Sekiguchi 1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics Co., Ltd. (72) Inventor Haruhiko Sato 1-1-1, Yukicho, Takatsuki-shi, Osaka Matsushita Electronics F term (reference) 5F033 HH08 HH11 HH18 HH32 MM01 MM08 MM12 MM13 PP07 PP15 PP27 QQ09 QQ11 QQ48 QQ94 QQ98 RR21 SS21 TT08 XX10

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上の絶縁膜に形成された凹部
に埋め込まれた銅膜と、 前記銅膜と前記絶縁膜との間に形成されたアルミニウム
膜とを備えていることを特徴とする半導体装置。
1. A semiconductor device comprising: a copper film embedded in a recess formed in an insulating film on a semiconductor substrate; and an aluminum film formed between the copper film and the insulating film. Semiconductor device.
【請求項2】 半導体基板上の絶縁膜に形成された配線
溝に埋め込まれた銅配線と、 前記銅配線の上に堆積された層間絶縁膜と、 前記銅配線と前記層間絶縁膜との間に形成されたアルミ
ニウム膜とを備えていることを特徴とする半導体装置。
2. A copper wiring buried in a wiring groove formed in an insulating film on a semiconductor substrate, an interlayer insulating film deposited on the copper wiring, and between the copper wiring and the interlayer insulating film. And an aluminum film formed on the semiconductor device.
【請求項3】 半導体基板上の絶縁膜に凹部を形成する
凹部形成工程と、 前記凹部の少なくとも壁面にアルミニウム膜を形成する
アルミニウム膜形成工程と、 前記凹部における前記アルミニウム膜の内側に銅膜を埋
め込む銅膜埋め込み工程とを備えていることを特徴とす
る半導体装置の製造方法。
A recess forming step of forming a recess in the insulating film on the semiconductor substrate; an aluminum film forming step of forming an aluminum film on at least a wall surface of the recess; and a copper film inside the aluminum film in the recess. A method of manufacturing a semiconductor device, comprising a step of embedding a copper film.
【請求項4】 前記アルミニウム膜形成工程は、CVD
法により前記アルミニウム膜を堆積する工程を含むこと
を特徴とする請求項3に記載の半導体装置の製造方法。
4. The method according to claim 1, wherein the step of forming the aluminum film is performed by CVD.
4. The method according to claim 3, further comprising a step of depositing the aluminum film by a method.
【請求項5】 半導体基板上の絶縁膜に凹部を形成する
凹部形成工程と、 前記絶縁膜における前記凹部の少なくとも壁面に対して
水素原子を含むガスからなるプラズマによるプラズマ処
理を行なうプラズマ処理工程と、 プラズマ処理された前記凹部に銅膜を埋め込む銅膜埋め
込み工程とを備えていることを特徴とする半導体装置の
製造方法。
5. A recess forming step of forming a recess in an insulating film on a semiconductor substrate; and a plasma processing step of performing a plasma process using a plasma containing a gas containing hydrogen atoms on at least a wall surface of the recess in the insulating film. And a copper film burying step of burying a copper film in the plasma-processed concave portion.
【請求項6】 前記銅膜埋め込み工程は、前記プラズマ
処理の後、前記絶縁膜を大気に曝すことなく、前記凹部
に前記銅膜を埋め込む工程を含むことを特徴とする請求
項5に記載の半導体装置の製造方法。
6. The method according to claim 5, wherein the copper film burying step includes a step of burying the copper film in the concave portion without exposing the insulating film to the atmosphere after the plasma processing. A method for manufacturing a semiconductor device.
【請求項7】 前記銅膜埋め込み工程は、前記プラズマ
処理の後、前記絶縁膜を大気に曝すことなく、前記凹部
の少なくとも壁面にバリアメタル層を形成した後、前記
凹部における前記バリアメタル層の内側に前記銅膜を埋
め込む工程を含むことを特徴とする請求項5に記載の半
導体装置の製造方法。
7. The copper film embedding step includes, after the plasma processing, forming a barrier metal layer on at least a wall surface of the concave portion without exposing the insulating film to the air, and then forming the barrier metal layer in the concave portion. 6. The method according to claim 5, further comprising a step of burying the copper film inside.
【請求項8】 半導体基板上の絶縁膜に形成された配線
溝に銅膜を埋め込んで、該銅膜からなる銅配線を形成す
る銅配線形成工程と、 前記銅配線の上にアルミニウム膜を形成するアルミニウ
ム膜形成工程と、 前記アルミニウム膜の上に層間絶縁膜を堆積する層間絶
縁膜堆積工程とを備えていることを特徴とする半導体装
置の製造方法。
8. A copper wiring forming step of burying a copper film in a wiring groove formed in an insulating film on a semiconductor substrate to form a copper wiring made of the copper film; and forming an aluminum film on the copper wiring. A method of manufacturing a semiconductor device, comprising: an aluminum film forming step of forming an aluminum film; and an interlayer insulating film depositing step of depositing an interlayer insulating film on the aluminum film.
【請求項9】 前記アルミニウム膜形成工程は、選択C
VD法により前記アルミニウム膜を堆積する工程を含む
ことを特徴とする請求項8に記載の半導体装置の製造方
法。
9. The method according to claim 1, wherein the step of forming the aluminum film includes the step of selecting C.
9. The method according to claim 8, further comprising a step of depositing the aluminum film by a VD method.
【請求項10】 前記アルミニウム膜形成工程は、前記
銅配線に対して水素原子を含むガスからなるプラズマに
よるプラズマ処理を行なった後、前記銅配線を大気に曝
すことなく、前記銅配線の上に前記アルミニウム膜を形
成する工程を含むことを特徴とする請求項8に記載の半
導体装置の製造方法。
10. The aluminum film forming step, after performing a plasma treatment on the copper wiring with a plasma comprising a gas containing hydrogen atoms, exposing the copper wiring to the air without exposing the copper wiring to the atmosphere. 9. The method according to claim 8, further comprising a step of forming the aluminum film.
JP9973399A 1999-04-07 1999-04-07 Semiconductor device and manufacture thereof Pending JP2000294555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9973399A JP2000294555A (en) 1999-04-07 1999-04-07 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9973399A JP2000294555A (en) 1999-04-07 1999-04-07 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000294555A true JP2000294555A (en) 2000-10-20

Family

ID=14255261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9973399A Pending JP2000294555A (en) 1999-04-07 1999-04-07 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000294555A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098259A1 (en) * 2005-03-14 2006-09-21 Ulvac, Inc. SELECTIVE W-CVD PROCESS AND PROCESS FOR PRODUCING Cu MULTILAYER WIRING

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098259A1 (en) * 2005-03-14 2006-09-21 Ulvac, Inc. SELECTIVE W-CVD PROCESS AND PROCESS FOR PRODUCING Cu MULTILAYER WIRING
JP2006253518A (en) * 2005-03-14 2006-09-21 Ulvac Japan Ltd SELECTIVE W-CVD METHOD AND MANUFACTURING METHOD FOR Cu MULTILAYER WIRING
US7790590B2 (en) 2005-03-14 2010-09-07 Ulvac, Inc. Selective W-CVD method and method for forming multi-layered Cu electrical interconnection

Similar Documents

Publication Publication Date Title
JP2978748B2 (en) Method for manufacturing semiconductor device
US7262130B1 (en) Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6265313B1 (en) Method of manufacturing copper interconnect
JP2003332418A (en) Semiconductor device and its manufacturing method
JPS6110256A (en) Method of automatically positioning mutual connection line to connecting hole of integrated circuit
JP2002075994A (en) Semiconductor device and its manufacturing method
JP2002075995A (en) Semiconductor device and its manufacturing method
JP2005340808A (en) Barrier structure of semiconductor device
JP3277855B2 (en) Method for forming wiring of semiconductor device
JPH11150087A (en) Forming method of titanium nitride barrier layer and semiconductor device containing titanium nitride barrier layer
JP2001237311A (en) Wiring formation method of semiconductor element
JP2000091422A (en) Manufacture of multilayer wiring structure
JP2000216240A (en) Manufacture of adhesive layer of contact/via
JP2001118924A (en) Semiconductor device and manufacturing method therefor
JP2000174019A (en) Semiconductor device and manufacture thereof
JP2000294555A (en) Semiconductor device and manufacture thereof
KR100634854B1 (en) Semiconductor device manufacturing method
JP4159824B2 (en) Semiconductor device and manufacturing method thereof
US7524749B2 (en) Metallization method of semiconductor device
JP2001044202A (en) Semiconductor device and manufacture thereof
JP3998937B2 (en) Method for producing TaCN barrier layer in copper metallization process
KR100386628B1 (en) Method for forming interconnect structures of semiconductor device
US20070020904A1 (en) Selectively filling microelectronic features
TW200408053A (en) Method of forming a metal line in a semiconductor device
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation