JP2000293374A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2000293374A
JP2000293374A JP11099698A JP9969899A JP2000293374A JP 2000293374 A JP2000293374 A JP 2000293374A JP 11099698 A JP11099698 A JP 11099698A JP 9969899 A JP9969899 A JP 9969899A JP 2000293374 A JP2000293374 A JP 2000293374A
Authority
JP
Japan
Prior art keywords
instruction
register
data
comparison
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11099698A
Other languages
English (en)
Inventor
Tatsuro Onishi
達朗 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP11099698A priority Critical patent/JP2000293374A/ja
Publication of JP2000293374A publication Critical patent/JP2000293374A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】データ比較とデータ演算とを同じ命令実行サイ
クル中に実行することができる情報処理装置の提供。 【解決手段】命令レジスタに保持された命令語中の命令
コードをデコードし、前記命令語がデータの比較と同時
に演算を実行する条件付き演算命令であるか否かを判定
する手段と、データ比較用レジスタに保持されたデータ
を比較する比較手段と、前記比較手段でのデータの比較
は、算術演算ユニットでの演算実行完了前に既に確定さ
れ、前記比較手段でのデータ比較結果が前記条件付き演
算命令の判定条件を満たすか否かを判定し、前記判定結
果に基づき、前記算術演算ユニットでの演算結果を用い
るか否かを判定する手段と、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明の情報処理装置に関
し、特に、データの比較と同時に演算を実行する条件付
き演算命令を実行する情報処理装置に関する。
【0002】
【従来の技術】ジャンプ命令にいたる処理の高速化を図
る情報処理装置として、例えば特開昭58−60355
公報には、オペランドのアドレス計算が不要な比較命令
の実行に際して、その比較命令のデコードと平行してそ
の命令で指定されるレジスタの読み出しを行う手段と、
その読み出されたレジスタの内容間の大小あるいはレジ
スタの内容と前記比較命令の一部(イミディエート・オ
ペランド)との大小を比較し、その比較結果をコンディ
ション・コード(キャリー、ボロー等のフラグ情報)の
値として出力する比較手段とを備え、比較命令を高速化
し後続の条件分岐命令の分岐成否の判定のを高速化を図
る装置が提案されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
た従来の技術は、次のような問題点を有している。
【0004】第1の問題点は、条件分岐命令の分岐成否
判定以降の高速化を実現することができない、というこ
とである。その理由は、条件分岐命令に関する考慮が何
もされていないためである。
【0005】第2の問題点は、比較命令の演算結果を別
の処理に用いることができない、ということである。
この結果、比較命令である値以上でまた別の値以下の条
件で条件分岐するといった命令シーケンスでは、比較命
令の高速化を実現できなくなってしまう。
【0006】その理由は、比較命令の結果を、コンディ
ション・コードとしてしか保持しない為である。
【0007】なお、例えば特開平5−224927号公
報には、条件分岐命令に対応する条件が確定していない
間、投機的に命令を処理し高速化を図るプロセッサとし
て、実行前の命令列に含まれる条件分岐命令の種別を命
令デコーダで判別し、判別された命令の種類に応じて、
演算ユニットに対して、分岐先の命令列及び/又は後続
する命令列の命令を実行ユニットに対して投機実行とし
て並列発行し、演算ユニットで投機実行された結果は、
管理テーブルに一時的に格納され、条件分岐命令の分岐
の成否が判定され、実行順序管理回路は、命令列の実行
結果のうち有効な実行結果をレジスタファイルに格納す
る構成が提案されている。このプロセッサにおいては、
条件分岐成立時の分岐先アドレスから命令を先読みする
ことが必要とされている。
【0008】したがって本発明は、上記問題点に鑑みて
なされたものであって、その主たる目的は、データ比較
とデータ演算とを同じ命令実行サイクル中に実行するこ
とができる、情報処理装置を提供することにある。これ
以外の本発明の目的、特徴、利点等は以下の説明でさら
に明らかとされるであろう。
【0009】
【課題を解決するための手段】前記目的を達成する本発
明の情報処理装置は、条件付演算命令の実行にあたり、
条件判定のためのデータ比較を、演算に先行して、それ
ぞれ別のデータに対して実行し、データ比較の結果に依
存して、演算の結果を使用するか否かを判定することに
より、条件分岐命令の実行を削減し、結果として命令実
行シーケンスを高速化するものである。より詳細には、
命令レジスタに保持された命令語中の命令コードをデコ
ードし、前記命令語がデータの比較と同時に演算を実行
する条件付き演算命令であるか否かを判定する手段と、
データ比較用レジスタに保持されたデータを比較する比
較手段と、前記比較手段でのデータの比較は、算術演算
ユニットでの演算実行完了前に既に確定され、前記比較
手段でのデータ比較結果が前記条件付き演算命令の判定
条件を満たすか否かを判定し、前記判定結果に基づき、
前記算術演算ユニットでの演算結果を用いるか否かを判
定する手段と、を備える。
【0010】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の情報処理装置は、その好ましい実施の形
態において、命令レジスタ(1)に保持された命令語中
の命令コードをデコードし、前記命令語がデータの比較
と同時に演算を実行する条件付き演算命令であるか否か
を判定するデコーダ(2、4)と、データ比較用レジス
タ(5、6)に保持されたデータ同士もしくは、前記デ
ータの一方と前記命令語のイミーディエット値(I)を
比較する比較手段(8)と、を備え、デコーダで命令が
条件付き演算命令であると判定された場合、前記命令語
で指定されるレジスタ指定フィールド情報(R1、R
2)で指定されるレジスタメモリ(3)のデータ、もし
くは前記命令語のイミーディエット値(I)を、演算デ
ータとして、ALU(13)での演算にためにレジスタ
(10、11)に転送するとともに、比較手段(8)で
データの比較を行い比較結果をレジスタ(14、15)
に保存し、比較手段(8)での比較結果であるコンディ
ションコードが前記条件付き演算命令の判定条件を満た
すか否かを判定し、前記判定条件を満たす場合に、AL
Uでの演算結果を用いるように選択する比較結果判定手
段(19)を備えている。
【0011】本発明の一実施の形態は、図1を参照する
と、命令レジスタ(1)は命令語を保持するレジスタで
ある。デコーダ(2、4)は、命令レジスタ(1)に保
持された命令語中の命令コードFをデコードし、データ
の比較と同時に演算を実行する命令(以下「条件付き演
算命令」という)であるか否かを判定する。
【0012】比較器(8)でのデータ比較は、データ比
較用のレジスタ(5、6)に保持されたデータを用い、
ALU(13)での演算は、レジスタメモリ(3)に保
持されたデータを用いて実行する。
【0013】比較器(8)でのデータ比較結果は、AL
U(13)での演算実行完了前に既に決定しているた
め、データ比較結果が判定条件を満たすか否かを判定す
る比較結果判定手段(19)によって、ALUでの演算
結果を用いるか否かを判定することが可能となる。
【0014】
【実施例】上記した発明の実施の形態について更に詳細
に説明すべく、本発明の実施例について図面を参照して
以下に説明する。図1は、本発明の一実施例の構成を示
す図である。図1を参照すると、本発明の一実施例に係
る情報処理装置は、命令語を保持する命令レジスタ1
と、命令レジスタ1に保持された命令語中の命令コード
Fをデコードする第1、第2のデコーダ2、4を有して
いる。命令語は、命令コードF(オペコード)に加え
て、オペランドとして、例えばレジスタ指定フィールド
R1、R2、イミーディエット値フィールドIを有して
いる。
【0015】さらに、データ比較用のデータを保持する
第1、第2のレジスタ5、6と、比較器8と、比較器8
での比較結果、コンディションコードを保持する第6、
第5レジスタ15、14と、第1のレジスタ5の出力と
命令レジスタ1に保持される命令語のイミーディエット
値Iとを第1のデコーダ2のデコード結果を選択信号と
して選択して比較器8の一の入力端に出力する第1のセ
レクタ7と、複数のレジスタよりなるレジスタメモリ3
(レジスタファイル)と、ALU13と、ALU13で
演算されるデータを保持する第3、第4のレジスタ1
0、11と、レジスタメモリ3の出力と命令レジスタ1
に保持される命令語のイミーディエット値とを第1のデ
コーダ2のデコード結果を選択信号として選択して第4
のレジスタ11に出力する第2のセレクタ9と、ALU
13の演算結果、コンディションコードを保持する第
7、第8のレジスタ16、17と、第5レジスタ14と
第8のレジスタ17の出力を選択する第3のセレクタ1
8と、比較器8での比較判定が条件を満たしているか否
か判定し、判定結果に応じてALU13の演算結果を用
いるか否か決定する比較判回路19を備えており、デコ
ーダ2のデコード結果をラッチしてセレクタ18の選択
信号として出力するフリップフロップ12を備えてい
る。
【0016】第1、第2のデコーダ2、4による命令コ
ードFのデコード結果が、条件付き演算命令であった場
合には、比較器8には、比較用のデータが入力される。
【0017】第1、第2のレジスタ5、6には、第2の
デコーダ4の出力と、命令レジスタ1からのレジスタ指
定フィールドR2、R1が入力されている。
【0018】第1のセレクタ7は、デコーダ2の出力D
1によって、第1のレジスタ5の出力かイミディエート
・オペランドIを選択する。
【0019】比較器8は、2つの入力のうち、一方の入
力は第2のレジスタ6の出力が入力され、他方の入力と
しては、第1のセレクタ9の出力が入力される。
【0020】なお第1、第2のレジスタ5、6に命令語
中のレジスタ指定フィールドR1、R2が入力されてい
るのは、データ比較に先立って、比較用のデータをセッ
トする際に使用する為である。
【0021】比較器8で2つのデータを比較した結果
は、第6のレジスタ15に入力され、データ比較結果の
コンディションコードは第5のレジスタ14に入力され
る。
【0022】またレジスタメモリ3は、命令語中のレジ
スタ指定フィールドR1、R2によって各々1つずつ指
定されるレジスタを複数組備えている。
【0023】第3のレジスタ10には、レジスタ指定フ
ィールドR1によって指定されたレジスタメモリ3から
の出力G1が入力され、第4のレジスタ11には、レジ
スタ指定フィールドR2によって指定されたレジスタメ
モリ3からの出力G2もしくはイミディエート・オペラ
ンドIが第2のセレクタ9で選択されて入力される。
【0024】第2のセレクタ9も、第1のセレクタ7と
同様に、第1のデコーダ2の出力D1によって、レジス
タメモリ3の出力G2か、イミディエート・オペランド
Iかを選択する。
【0025】第3、第4のレジスタ10、11に保持さ
れたデータは算術論理演算器(以下「ALU」という)
13に入力され、命令コードFのデコード結果に応じた
演算を行い、演算の結果を第7のレジスタ16に、演算
結果のコンディションコードを第8のレジスタ17に保
持する。
【0026】第3のセレクタ18は、データ比較結果の
コンディションコードを保持している第5のレジスタ1
4の出力か、演算結果のコンディションコードを保持し
ている第8のレジスタ17の出力のどちらかを、フリッ
プフロップ12の出力によって選択する。フリップフロ
ップ12には、デコーダ2の出力D2が入力される。
【0027】比較結果判定回路19は、演算結果を用い
るか否かを判定する回路であり、セレクタ18の出力を
入力する。
【0028】本発明の一実施例の動作について説明す
る。
【0029】条件付き演算命令の一例として、「第2の
レジスタ6の内容が第1のレジスタ5の内容よりも大き
い場合、レジスタ指定フィールドR1、R2で指定され
たレジスタメモリ3内のレジスタG1とレジスタG2の
内容を加算してレジスタG2に保存する。もし、第2の
レジスタ6の内容が第1のレジスタ5の内容より小さい
場合には何もしない」という命令の実行について以下に
説明する。
【0030】なお、この条件付き演算命令の実行に先立
って、図1の第1、第2のレジスタ5、6およびレジス
タメモリ3には、この命令の実行に必要なデータが既に
保存されているものとする。
【0031】まず、図2は、この条件付き演算命令の命
令実行サイクルを、各サイクルごとに細かく分けて示し
たフローチャートである。図2及び図1を参照して、こ
の条件付き演算命令の命令実行サイクルを、各サイクル
ごとに説明する。
【0032】まず、第1の命令実行サイクルA1につい
て説明する。第1の命令実行サイクルA1は、条件付き
演算命令を、命令レジスタ1にセットすることから開始
する。
【0033】次に第2の命令実行サイクルA2について
説明する。
【0034】第2の命令実行サイクルA2では、命令デ
コードA21、演算用データの転送A22、及び、比較
用データの転送・データ比較処理実行・比較結果保存A
23までが同一の実行サイクル内で処理される。
【0035】まず、命令のデコードA21は、命令レジ
スタ1にセットされた命令語中の命令コードFを、第
1、第2のデコーダ2、4を用いてデコードする。同時
に、命令レジスタ1の命令語中のレジスタ指定フィール
ドR1、R2によって、レジスタメモリ3内のレジスタ
組が指定され、指定されたレジスタ組から演算用データ
G1、G2が読み出される。
【0036】演算用データG1は、第3のレジスタ10
の入力となるが、第4のレジスタ11に入力されるデー
タとしては、命令デコード21実行時の第1のデコーダ
2の出力D1の値によって入力データを選択する第2の
セレクタ9にて決定され、演算用データG2もしくはイ
ミディエート・オペランドIが入力される。
【0037】また、命令のデコードA21及び演算用デ
ータの転送A22と同時に、比較用データの転送・デー
タ比較処理実行・比較結果保存A23が実行される。
【0038】比較器8に入力されるデータの一方は、第
2のレジスタ6の出力が直接入力されるが、もう一方
は、第1のレジスタ5の出力かイミディエート・オペラ
ンドIかが、第1のデコーダ2の出力D1にて決定され
る。
【0039】比較器8は、データ入力開始と同時にデー
タ比較を実行し、その比較結果を、第6のレジスタ15
に、比較結果のコンディションコードを、第5のレジス
タ14に保存する。
【0040】なお、第1のデコーダ2の出力D2がフリ
ップフロップ12に入力されているのは、条件付き演算
命令以外の演算を行う際、たとえば条件付き分岐命令の
実行時に、ALU13で演算した結果のコンディション
コードを分岐条件に用いる場合などの為に用意してい
る。
【0041】次に第3の命令実行サイクルA3について
説明する。
【0042】このサイクルA3では、演算の実行(加
算)・演算結果の保存A31と比較結果判定A32を同
時に実行する。
【0043】まず演算の実行(加算)・演算結果の保存
A31は、演算用データを保存している第3、第4のレ
ジスタ10、11から演算用データを読み出し、ALU
13で加算を実行し、その演算結果を第7のレジスタ1
6に、演算結果のコンディションコードを第8のレジス
タ17に保存する。
【0044】同時に、比較結果判定A32は、フリップ
フロップ12の出力によってセレクタ18の入力のどち
らを選択するかを決定し(この例の場合、第5のレジス
タ14の出力を選択する)、比較結果判定回路19で、
演算結果を保持している第7のレジスタ16の値をレジ
スタメモリ3に書き戻すか否かを判定する。
【0045】最後に、第4の命令実行サイクルA4につ
いて説明する。
【0046】このサイクルでは、第3の実行サイクルA
3で行われた、比較結果判定A32の判定結果に従っ
て、比較結果が条件を満たす場合には、演算結果転送A
4を行い、比較結果が条件を満たさない場合には、演算
結果に対して何の処理も行わなず、命令の実行を終了す
る。
【0047】演算結果転送A4を行う場合には、第7の
レジスタ16に保持された演算結果を、レジスタ指定フ
ィールドR2で指定されたレジスタメモリ3のレジスタ
G2にデータを転送することで完了する。
【0048】次に、条件付き演算命令の第2の例とし
て、「第2のレジスタ6の内容が第1のレジスタ5の内
容よりも大きい場合、レジスタ指定フィールドR1、R
2で指定されたレジスタメモリ3内のレジスタG1とレ
ジスタG2の内容を加算してレジスタG2に保存し、そ
うでなければ第2のレジスタ6から第1のレジスタ5の
内容を減算した値をレジスタG2に保存する。」につい
て、図1および図3を参照して説明する。
【0049】なお、この条件付き演算命令の場合、デー
タ比較に使用するデータと演算に使用するデータは同じ
データであるものとして説明する。理由は、2進除算
を、ソフトウエアで実行する際に、一般的に適用される
引き離し法というアルゴリズムに適しているからであ
る。
【0050】さて、図3から明らかなように、第1の命
令実行サイクルA1から第3の命令実行サイクルA3ま
では、図2に示したもののとまったく同じであるため、
これらのサイクルの説明は省略し、第4の命令実行サイ
クルA4について説明する。
【0051】ここでは、第3の実行サイクルA3で行わ
れた、比較結果判定A32の判定結果に従って、比較結
果が条件を満たす場合には、演算結果転送A41を行
い、比較結果が条件を満たさない場合には、比較結果転
送A42を実行し、条件付き演算命令の実行を完了す
る。
【0052】演算結果転送A41を行う場合には、第7
のレジスタ16に保持された演算結果を、レジスタ指定
フィールドR2で指定されたレジスタメモリ3のレジス
タG2にデータを転送することで完了し、比較結果転送
A42を行う場合には、第6のレジスタ15に保持され
た比較結果を、レジスタ指定フィールドR2で指定され
たレジスタメモリ3のレジスタG2にデータを転送する
ことで完了する。
【0053】次に、本発明の第2の実施例について説明
する。図4は、本発明の第2の実施例の構成を示す図で
ある。
【0054】図4を参照すると、本発明の第2の実施例
は、図1に示したレジスタ5、6がを省いた構成とされ
ており、レジスタメモリ3に第2のデコーダ4の出力が
入力され、レジスタメモリ3の出力G1、G2に加えて
出力C1、C2が追加されている。
【0055】レジスタメモリ3の出力C1、C2はレジ
スタメモリ3内の特定のレジスタ組の内容が出力され、
このレジスタ組が、条件付き演算命令の実行時に比較用
データを保存しておくレジスタになる。
【0056】前記第1の実施例では、レジスタメモリ3
内に、比較器8に供給するデータを保持するレジスタ
5、6と同一アドレスを持つレジスタが存在することに
なる。
【0057】本発明の第2の実施例では、このデータ比
較専用のレジスタ5、6を、レジスタメモリ3内のレジ
スタと共有させることによって、構成を簡略化した例で
ある。
【0058】但し、レジスタメモリ3内の特定のレジス
タ組(図1のレジスタ5、6に相当するレジスタ)は、
条件付き演算命令実行時以外は、通常のレジスタメモリ
3の一部として動作しなければならず、しかも、デコー
ダ4の出力D3が、「条件付き演算命令」である場合に
は、レジスタ指定フィールドR1、R2の値にかかわら
ず、比較器8に、特定のレジスタ組のデータを、演算用
データとは別に出力することが必要とされており、この
ため、出力ポートを2組持ったレジスタで構成される。
【0059】
【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。
【0060】本発明の第1の効果は、データ比較とデー
タ演算とを同じ命令実行サイクル中に実行することがで
きる、ということである。
【0061】その理由は、本発明においては、データ比
較用の比較器を備えたためである。
【0062】本発明の第2の効果は、データ比較に用い
るデータと演算に用いるデータをそれぞれ任意に選択で
きる、ということである。
【0063】その理由は、本発明においては、データ比
較用のレジスタを持たせたことによる。
【0064】本発明の第3の効果は、条件付き分岐命令
を、条件付き演算命令に置き換えることができる、とい
うことである。 このため、条件付き分岐命令の実行を
極力削減することができ、命令実行シーケンスを高速化
することができる。
【0065】その理由は、本発明においては、データ比
較とデータ演算とを同じ命令実行サイクル中に実行でき
ることから、条件判定の結果分岐が成立した時、分岐先
で演算を実行するような命令シーケンスを、条件付き演
算命令に置き換えることができる、ためである。
【0066】また、命令実行シーケンスの高速化が可能
な理由は、条件付き分岐命令の分岐条件成立時には、分
岐先アドレスの計算と分岐先アドレスからの命令フェッ
チおよび実行をやり直さなければならず、しかもサブル
ーチンコールなどの命令を実行する場合には、上記に加
えて、プログラムカウンタやレジスタメモリなどの値を
待避したり、待避先のアドレス計算を行ったりする為の
処理時間が必要となるためである。
【0067】本発明の第4の効果は、演算処理に必要な
命令実行サイクル内で条件判定が完了するため、余分な
命令実行サイクルの増加を招くことがない、ということ
である。
【0068】その理由は、本発明においては、データ比
較を行う回路と演算処理を行う回路を別々に備えたため
である。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】本発明の一実施例における条件付き演算命令の
実行サイクルを説明するための図である。
【図3】本発明の一実施例における条件付き演算命令の
実行サイクルを説明するための図である。
【図4】本発明の第2の実施例の構成を示す図である。
【符号の説明】
1 命令レジスタ 2、4 デコーダ 3 レジスタメモリ 5、6 レジスタ 7 セレクタ 8 比較器 9 セレクタ 10、11 レジスタ 12 フリップフロップ 13 ALU 14、15 レジスタ 16、17 レジスタ 18 セレクタ 19 比較結果判定回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】条件付き演算命令の実行にあたり、条件判
    定のためのデータの比較を、演算手段での演算処理と並
    列にもしくは少なくとも該演算処理完了に先んじて行う
    比較手段と、前記比較手段での比較結果が前記条件付き
    演算命令の条件を満たすか否かに応じて、前記演算手段
    での演算結果を用いるか否か判定する手段と、を備えた
    ことを特徴とする情報処理装置。
  2. 【請求項2】命令レジスタに保持された命令語中の命令
    コードをデコードし、前記命令語がデータの比較と同時
    に演算を実行する条件付き演算命令であるか否かを判定
    する手段と、 データ比較用レジスタに保持されたデータを比較する比
    較手段と、 前記比較手段でのデータの比較は、算術論理演算ユニッ
    ト(ALU)での演算実行完了前に既に確定され、 前記比較手段でのデータ比較結果が前記条件付き演算命
    令の判定条件を満たすか否かを判定し、前記判定結果に
    基づき、前記算術論理演算ユニットでの演算結果を用い
    るか否かを判定する手段と、 を備えたことを特徴とする情報処理装置。
  3. 【請求項3】命令レジスタに保持された命令語中の命令
    コードをデコードし、前記命令語がデータの比較と同時
    に演算を実行する条件付き演算命令であるか否かを判定
    するデコーダと、 データ比較用レジスタに保持されたデータ同士、もしく
    は、前記データの一方と前記命令語のイミーディエット
    値を比較する比較手段と、を備え、 前記デコーダで命令が条件付き演算命令であると判定さ
    れた場合、前記命令語のレジスタ指定フィールド情報で
    指定されるレジスタメモリのデータ、もしくは前記命令
    語のイミーディエット値を、演算データとして、算術論
    理演算ユニット(ALU)に転送するとともに、前記比
    較手段でデータの比較を行って比較結果を保存し、 前記比較手段での比較結果であるコンディションコード
    が前記条件付き演算命令の判定条件を満たすか否かを判
    定し、前記判定条件を満たす場合に、前記ALUでの演
    算結果を用いるように選択する比較結果判定手段を備え
    た、ことを特徴とする情報処理装置。
  4. 【請求項4】前記比較結果が前記判定条件を満たす場合
    に、前記算術論理演算ユニットでの演算結果をレジスタ
    メモリに書き戻す、ことを特徴とする請求項3記載の情
    報処理装置。
  5. 【請求項5】前記比較結果が前記判定条件を満たす場合
    に、前記比較結果をレジスタメモリに書き戻す、ことを
    特徴とする請求項3記載の情報処理装置。
  6. 【請求項6】条件付き演算命令以外の条件付き分岐命令
    を実行する際には、前記デコーダの出力に基づき、前記
    比較手段の比較結果に代わって、前記算術論理演算ユニ
    ットでの演算結果のコンディションコードを前記比較結
    果判定手段に入力する選択手段を備えたことを特徴とす
    る請求項3記載の情報処理装置。
  7. 【請求項7】前記データ比較用レジスタが前記レジスタ
    メモリ内のレジスタと共有されることを特徴とする請求
    項3記載の情報処理装置。
JP11099698A 1999-04-07 1999-04-07 情報処理装置 Pending JP2000293374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11099698A JP2000293374A (ja) 1999-04-07 1999-04-07 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11099698A JP2000293374A (ja) 1999-04-07 1999-04-07 情報処理装置

Publications (1)

Publication Number Publication Date
JP2000293374A true JP2000293374A (ja) 2000-10-20

Family

ID=14254281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11099698A Pending JP2000293374A (ja) 1999-04-07 1999-04-07 情報処理装置

Country Status (1)

Country Link
JP (1) JP2000293374A (ja)

Similar Documents

Publication Publication Date Title
US5404552A (en) Pipeline risc processing unit with improved efficiency when handling data dependency
US7366874B2 (en) Apparatus and method for dispatching very long instruction word having variable length
EP0996057B1 (en) Data processor with an instruction unit having a cache and a ROM
KR100254008B1 (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
JPH03218523A (ja) データプロセッサ
US20020026545A1 (en) Data processing apparatus of high speed process using memory of low speed and low power consumption
US20100250904A1 (en) Methods and processor-related media to perform rapid returns from subroutines in microprocessors and microcontrollers
US7523295B2 (en) Processor and method of grouping and executing dependent instructions in a packet
US4739470A (en) Data processing system
JP3781519B2 (ja) プロセッサの命令制御機構
US5142630A (en) System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching
JP2002229779A (ja) 情報処理装置
US7631166B1 (en) Processing instruction without operand by inferring related operation and operand address from previous instruction for extended precision computation
JPH1091441A (ja) プログラム実行方法およびその方法を利用した装置
JP2000293374A (ja) 情報処理装置
JP3619343B2 (ja) データ処理装置と方法
US5649226A (en) Processor having multiple instruction registers
JP2636821B2 (ja) 並列処理装置
JP3147884B2 (ja) 記憶装置及び情報処理装置
JP3060917B2 (ja) プロセッサ
JPH08305564A (ja) マイクロコンピュータ
JPH10187444A (ja) データ処理装置及び方法
JPH06314196A (ja) 情報処理方法および装置
JPH0553804A (ja) 並列処理装置
JP2001005662A (ja) プロセッサ装置、コード生成装置とその方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030603