JP2000293149A - Intermediate gradation controller - Google Patents

Intermediate gradation controller

Info

Publication number
JP2000293149A
JP2000293149A JP11096219A JP9621999A JP2000293149A JP 2000293149 A JP2000293149 A JP 2000293149A JP 11096219 A JP11096219 A JP 11096219A JP 9621999 A JP9621999 A JP 9621999A JP 2000293149 A JP2000293149 A JP 2000293149A
Authority
JP
Japan
Prior art keywords
pixels
pixel block
control device
function
dither
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11096219A
Other languages
Japanese (ja)
Inventor
Shunichi Tsuchida
瞬一 土田
Tsutomu Sakamoto
務 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP11096219A priority Critical patent/JP2000293149A/en
Publication of JP2000293149A publication Critical patent/JP2000293149A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of video flicker and fixed patterns and to obtain a high quality picture by improving the generating method of dither patterns. SOLUTION: In the controller, plural pixels are combined to form pixel blocks, the number of driving pixels in a block is determined to provide gradation to the block and a function is provided to selectively switch the driving pixels. In order to realize the function, dither processing circuits 111, 112 and 113 are provided to generate different dither patterns for plural constituting elements (R, G and B signals) that constitute color video signals.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、階調制御装置に
関するもので、例えばプラズマディスプレイ、EL表示
素子、蛍光表示管、液晶表示素子などのマトリックス表
示パネルを駆動する駆動回路として用いられて有効であ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gradation control device, and is useful as a drive circuit for driving a matrix display panel such as a plasma display, an EL display device, a fluorescent display tube, and a liquid crystal display device. is there.

【0002】[0002]

【従来の技術】液晶パネルに映像信号を供給し、映像を
表示する場合、階調制御が必要である。
2. Description of the Related Art When an image signal is supplied to a liquid crystal panel to display an image, gradation control is required.

【0003】階調制御のために入力映像信号をディザパ
ターン発生回路を有する階調制御回路に通している。こ
の技術は、例えば特開平11−38944号公報に開示
されている。
An input video signal is passed through a gradation control circuit having a dither pattern generation circuit for gradation control. This technique is disclosed in, for example, JP-A-11-38944.

【0004】[0004]

【発明が解決しようとする課題】ディザパターン発生の
ためには、入力信号の下位2ビットを用いて、テーブル
を選択し、画素データを可変することにより、例えば図
6に示すような2×2画素のブロックのうち駆動画素を
選択することができ、階調を0,1,2,3の如く可変
することができる。
In order to generate a dither pattern, a table is selected using the lower two bits of an input signal, and pixel data is varied. The driving pixel can be selected from the block of pixels, and the gray scale can be varied as 0, 1, 2, and 3.

【0005】しかしながら、同じ階調が長く続くような
場合、映像に固定模様が生じたり、輝度の変化(フリッ
カ)が発生し、ディザパターンの影響により画像品位が
低下することがある。
[0005] However, when the same gradation continues for a long time, a fixed pattern may be generated in the image or a change in luminance (flicker) may occur, and the image quality may be degraded due to the influence of the dither pattern.

【0006】そこでこの発明は、ディザパターンの発生
方法を工夫することにより、より高品位な画像を得るの
に寄与できる階調制御装置を提供することを目的とする
ものである。
An object of the present invention is to provide a gradation control device which can contribute to obtaining a higher quality image by devising a method of generating a dither pattern.

【0007】[0007]

【課題を解決するための手段】この発明は上記の目的を
達成するために、複数の画素を組み合わせて画素ブロッ
クとし、この画素ブロックに対して階調を与えるために
該画素ブロック内の駆動画素数を決定し、かつ駆動画素
を選択的に切換える機能を備えた中間階調制御装置にお
いて、前記駆動画素を選択的に切換える機能は、カラー
映像信号を構成する複数の構成要素に対して、それぞれ
異なるディザパターンを発生させるようにしたものであ
る。
In order to achieve the above object, the present invention combines a plurality of pixels into a pixel block, and applies a driving pixel in the pixel block to give a gradation to the pixel block. In a halftone control device having a function of determining the number and selectively switching the driving pixels, the function of selectively switching the driving pixels is provided for each of a plurality of components constituting the color video signal. A different dither pattern is generated.

【0008】これにより、映像信号の各構成要素の画素
ブロックに対する画素選択パターンが異なるために、表
示する模様や輝度変化(フリッカ)に対してディザパタ
ーンが干渉する関係になることが少なくなり、画質改善
に寄与するものである。
As a result, since the pixel selection pattern for each pixel block of each component of the video signal is different, the dither pattern is less likely to interfere with a displayed pattern or a change in luminance (flicker). It contributes to improvement.

【0009】[0009]

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0010】100は信号処理部であり、ここで処理さ
れた映像信号は例えばR,G,B信号として出力され、
それぞれアナログデジタル変換器101、102、10
3に入力され、デジタル化される。デジタル化された各
R,G,B信号は、それぞれディザ処理回路111、1
12、113に入力される。各ディザ処理回路111,
112,113は同じ構成である。そこでR信号用ディ
ザ処理回路111について説明する。入力端子121R
に8ビットのR信号が与えられ、この信号のうち上位6
ビットが加算器124Rに入力され、下位2ビットがデ
ィザパターン発生回路123Rに与えられる。
Reference numeral 100 denotes a signal processing unit. The processed video signal is output as, for example, R, G, and B signals.
Analog to digital converters 101, 102, 10 respectively
3 and digitized. The digitized R, G, and B signals are respectively applied to dither processing circuits 111, 1
12 and 113 are input. Each dither processing circuit 111,
Reference numerals 112 and 113 have the same configuration. Therefore, the R signal dither processing circuit 111 will be described. Input terminal 121R
Is supplied with an 8-bit R signal.
The bits are input to adder 124R, and the lower two bits are applied to dither pattern generation circuit 123R.

【0011】ディザパターン発生回路123Rでは、入
力した2ビットに基づき図2のRの欄に示すパターンの
2値化情報をディザパターンテーブルを利用して発生す
ることができる。この2値化情報は、加算器124Rに
おいて、上位6ビットと加算される。これにより、加算
器124Rからはディザ処理された6ビットの信号が得
られる。この信号は、出力端子125Rを介して液晶パ
ネル130のRドライブ回路に供給される。
The dither pattern generating circuit 123R can generate binarized information of the pattern shown in the column of R in FIG. 2 based on the input 2 bits by using a dither pattern table. This binarized information is added to the upper 6 bits in the adder 124R. As a result, a 6-bit signal subjected to dither processing is obtained from the adder 124R. This signal is supplied to the R drive circuit of the liquid crystal panel 130 via the output terminal 125R.

【0012】他のディザ処理回路112,113の内部
の構成要件についても同じ構成であるから、R信号のデ
ィザ処理回路111の内部の構成要件と同様な符号を付
して説明は省略する。
Since the internal components of the other dither processing circuits 112 and 113 have the same configuration, the same reference numerals as those of the internal components of the R signal dither processing circuit 111 denote the same components, and a description thereof will be omitted.

【0013】ここで、ディザパターン発生回路123
R,123G,123Bの違いは、図2に示すようにな
っている。即ち、複数の画素を組み合わせて画素ブロッ
クとし、この画素ブロックに対して階調を与えるために
該画素ブロック内の駆動画素数を決定し、かつ駆動画素
を選択的に切換える機能を備え中間階調を制御する場
合、駆動画素を選択的に切換える機能は、カラー映像信
号を構成する複数の構成要素に対して、それぞれ異なる
ディザパターンを発生させている。つまり、上記の実施
の形態では、R,G,B信号のディザパターンが異なる
ように設定されている。図2における画素ブロックは4
つの画素からなる例を示している。また4つの画素のう
ち、斜線を付した画素が選択された駆動画素であり、階
調に応じてディザパターンによる選択数の設定が行われ
ている。しかし同じ階調であっても、この実施の形態で
はR,G,Bが異なるパターンなっている。
Here, the dither pattern generation circuit 123
The difference between R, 123G and 123B is as shown in FIG. That is, a plurality of pixels are combined to form a pixel block, the number of driving pixels in the pixel block is determined in order to give a gradation to the pixel block, and a function of selectively switching the driving pixels is provided. Is controlled, the function of selectively switching the driving pixels generates different dither patterns for a plurality of components constituting the color video signal. That is, in the above embodiment, the dither patterns of the R, G, and B signals are set to be different. The pixel block in FIG.
1 shows an example composed of one pixel. Of the four pixels, the hatched pixels are the selected drive pixels, and the number of selections is set by a dither pattern according to the gradation. However, even in the case of the same gradation, R, G, and B have different patterns in this embodiment.

【0014】このように異なるディザパターンとした場
合、シャッフリング効果により映像のフリッカ及び固定
模様などの発生を抑制することができる。
When different dither patterns are used as described above, it is possible to suppress the occurrence of flickers, fixed patterns, and the like in an image due to a shuffling effect.

【0015】上記の実施の形態は、R,G,B信号のデ
ィザパターンが異なるように設定された。しかしこれに
限らず、各種の実施の形態が可能である。
In the above embodiment, the dither patterns of the R, G, and B signals are set to be different. However, the present invention is not limited to this, and various embodiments are possible.

【0016】図3はこの発明の他の実施の形態である。
図1の装置と対応する部分には同一符号を付している。
この実施の形態では、ディザパターン発生回路123
R,123G,123Bの前段にそれぞれパターンテー
ブル選択回路126R,126G,126Bが設けられ
ている。
FIG. 3 shows another embodiment of the present invention.
Parts corresponding to those in the apparatus of FIG. 1 are denoted by the same reference numerals.
In this embodiment, the dither pattern generation circuit 123
Pattern table selection circuits 126R, 126G, and 126B are provided before R, 123G, and 123B, respectively.

【0017】パターンテーブル選択回路126R,12
6G,126Bは、それぞれ対応するディザパターン発
生回路123R、123G,123Bのディザパターン
の発生を例えば1フレーム毎に切換える回路である。図
4には、そのディザパターンが周期的に切換った例を示
している。図4に示すように、R信号のディザパターン
は、同じ階調の場合でもフレーム毎に選択画素が異なっ
ている。図には現れていないが、G信号、B信号につい
ても同様にフレーム毎にディザパターンが切換ってい
る。また、この例においても、各フレームにおいて、
R,G,B信号のディザパターンが異なるように設定さ
れている。
The pattern table selection circuits 126R, 126
6G and 126B are circuits for switching the generation of the dither patterns of the corresponding dither pattern generation circuits 123R, 123G and 123B, for example, for each frame. FIG. 4 shows an example in which the dither pattern is periodically switched. As shown in FIG. 4, the selected pixel of the dither pattern of the R signal is different for each frame even when the gradation is the same. Although not shown in the figure, the dither pattern of the G signal and the B signal is similarly switched for each frame. Also in this example, in each frame,
The dither patterns of the R, G, and B signals are set to be different.

【0018】図5はこの発明のさらに他の実施の形態で
ある。図1の装置と対応する部分には同一符号を付して
いる。この実施の形態では、ディザパターン発生回路1
23R,123G,123Bの前段にそれぞれパターン
テーブル選択回路127R,127G,127Bが設け
られている。このパターンテーブル選択回路127R,
127G,127Bは、それぞれ対応するディザパター
ン発生回路123R,123G,123Bのパターン発
生テーブルをランダムに切換え選択するようになってい
る。たとえば、図4の例では、第1、第2、第3フレー
ムにおいて、決まったディザパターンをサイクリックに
発生させたが、このサイクルをランダムとすることで目
的を達成できる。
FIG. 5 shows still another embodiment of the present invention. Parts corresponding to those in the apparatus of FIG. 1 are denoted by the same reference numerals. In this embodiment, the dither pattern generation circuit 1
Pattern table selection circuits 127R, 127G, and 127B are provided in front of 23R, 123G, and 123B, respectively. This pattern table selection circuit 127R,
Each of the 127G and 127B randomly switches and selects the pattern generation table of the corresponding dither pattern generation circuit 123R, 123G or 123B. For example, in the example of FIG. 4, a fixed dither pattern is generated cyclically in the first, second, and third frames, but the purpose can be achieved by making this cycle random.

【0019】上記した実施の形態においてもシャッフリ
ング効果により映像のフリッカ及び固定模様などの発生
を抑制することができる、静止画において効果的であ
る。
The above-described embodiment is also effective for still images, in which the occurrence of flickers and fixed patterns in images can be suppressed by the shuffling effect.

【0020】上記の内容は、下位の2ビットを2値化す
る場合について説明したが、下位mビットを2値化する
場合についても同様にm×mディザパターンを発生させ
ることで同様な効果を得ることができる。
In the above description, the case where the lower two bits are binarized has been described. In the case where the lower m bits are binarized, a similar effect can be obtained by generating an m × m dither pattern. Obtainable.

【0021】上記の説明は、カラー映像信号を構成する
複数の構成要素としてR,G,B信号の例を説明したが
これに限定されるものではない。例えば複数の構成要素
として、輝度(Y)、色差(R−Y),(B−Y)によ
る構成要素でもよいし、また輝度(Y)、クロマ(C)
の構成要素を対象としてもよいことは勿論のことであ
る。
In the above description, the example of the R, G, and B signals as a plurality of components constituting the color video signal has been described, but the present invention is not limited to this. For example, as the plurality of components, components based on luminance (Y), color difference (RY), (BY) may be used, or luminance (Y) and chroma (C) may be used.
It is needless to say that the components of the above may be targeted.

【0022】[0022]

【発明の効果】以上説明したようにこの発明によれば、
ディザパターンの発生方法を工夫することにより、映像
のフリッカ及び固定模様などの発生を抑制し、高品位な
画像を得るのに寄与できる。
As explained above, according to the present invention,
By devising a method of generating a dither pattern, it is possible to suppress the occurrence of flickers and fixed patterns in a video, and to contribute to obtaining a high-quality image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施の形態を示す図。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】 図1の装置の動作を説明するために示したデ
ィザパターンの説明図。
FIG. 2 is an explanatory diagram of a dither pattern shown for explaining the operation of the apparatus of FIG. 1;

【図3】 この発明の他の実施の形態を示す図。FIG. 3 is a diagram showing another embodiment of the present invention.

【図4】 図3の装置の動作を説明するために示したデ
ィザパターンの説明図。
FIG. 4 is an explanatory diagram of a dither pattern shown for explaining the operation of the apparatus of FIG. 3;

【図5】 この発明のさらに他の実施の形態を示す図。FIG. 5 is a diagram showing still another embodiment of the present invention.

【図6】 ディザパターン発生の例を示す説明図。FIG. 6 is an explanatory diagram showing an example of generation of a dither pattern.

【符号の説明】[Explanation of symbols]

100…信号処理部、101,102,103…アナロ
グデジタル変換器、111,112,113…ディザ処
理回路。
100: signal processing unit; 101, 102, 103: analog-to-digital converter; 111, 112, 113: dither processing circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 務 埼玉県深谷市幡羅町1丁目9番2号 株式 会社東芝深谷工場内 Fターム(参考) 5C066 AA03 BA20 CA19 DD07 EC01 GA01 GA02 GA03 GA05 HA02 KE02 KE09 KE19 KM13 KM14 KM15 5C082 BA34 BA35 BA39 BD02 CA11 CA12 CA22 CB01 MM10  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tsukasa Sakamoto 1-9-1-2 Hara-cho, Fukaya-shi, Saitama F-term in Fukaya Plant, Toshiba Corporation (reference) 5C066 AA03 BA20 CA19 DD07 EC01 GA01 GA02 GA03 GA05 HA02 KE02 KE09 KE19 KM13 KM14 KM15 5C082 BA34 BA35 BA39 BD02 CA11 CA12 CA22 CB01 MM10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の画素を組み合わせて画素ブロック
とし、この画素ブロックに対して階調を与えるために該
画素ブロック内の駆動画素数を決定し、かつ駆動画素を
選択的に切換える機能を備えた中間階調制御装置におい
て、 前記駆動画素を選択的に切換える機能は、カラー映像信
号を構成する複数の構成要素に対して、それぞれ異なる
ディザパターンを発生させる手段を備えたことを特徴と
する中間階調制御装置。
1. A function of combining a plurality of pixels into a pixel block, determining the number of driving pixels in the pixel block to give a gradation to the pixel block, and selectively switching the driving pixels. In the intermediate gradation control device, the function of selectively switching the driving pixels includes a unit that generates a different dither pattern for each of a plurality of components constituting a color video signal. Gradation control device.
【請求項2】 複数の画素を組み合わせて画素ブロッ
クとし、この画素ブロックに対して階調を与えるために
該画素ブロック内の駆動画素数を決定し、かつ駆動画素
を選択的に切換える機能を備えた中間階調制御装置にお
いて、 前記駆動画素を選択的に切換える機能は、カラー映像信
号を構成する複数の構成要素に対して、それぞれ異なる
ディザパターンを発生させ、かつそれぞれのディザパタ
ーンをフレーム毎にローテーションさせる手段を備えた
ことを特徴とする中間階調制御装置。
2. A function of combining a plurality of pixels into a pixel block, determining the number of driving pixels in the pixel block to give a gradation to the pixel block, and selectively switching the driving pixels. In the halftone control device, the function of selectively switching the driving pixels is to generate different dither patterns for a plurality of components constituting a color video signal, and to output each dither pattern for each frame. An intermediate gradation control device comprising means for rotating.
【請求項3】 複数の画素を組み合わせて画素ブロッ
クとし、この画素ブロックに対して階調を与えるために
該画素ブロック内の駆動画素数を決定し、かつ駆動画素
を選択的に切換える機能を備えた中間階調制御装置にお
いて、前記駆動画素を選択的に切換える機能は、カラー
映像信号を構成する複数の構成要素に対して、それぞれ
異なるディザパターンを発生させ、かつそれぞれのディ
ザパターンをフレーム毎にランダム発生させる手段を備
えたことを特徴とする中間階調制御装置。
3. A function of combining a plurality of pixels into a pixel block, determining the number of driving pixels in the pixel block to give a gradation to the pixel block, and selectively switching the driving pixels. In the halftone control device, the function of selectively switching the driving pixels is to generate different dither patterns for a plurality of components constituting a color video signal, and to apply each dither pattern to each frame. An intermediate gradation control device comprising a means for generating random numbers.
【請求項4】 上記カラー映像信号を構成する複数の構
成要素は、赤(R)、緑(G)、青(B)成分、また
は、輝度(Y)、色差(R−Y),(B−Y)、または
輝度(Y)、クロマ(C)のいずれかの複数の構成要素
であることを特徴とする請求項1乃至3のいずれかに記
載の中間階調制御装置。
4. A plurality of components constituting the color video signal include red (R), green (G), and blue (B) components, or luminance (Y), color difference (RY), (B The halftone control device according to any one of claims 1 to 3, wherein the halftone control device is a plurality of components of any one of -Y), luminance (Y), and chroma (C).
JP11096219A 1999-04-02 1999-04-02 Intermediate gradation controller Pending JP2000293149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11096219A JP2000293149A (en) 1999-04-02 1999-04-02 Intermediate gradation controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11096219A JP2000293149A (en) 1999-04-02 1999-04-02 Intermediate gradation controller

Publications (1)

Publication Number Publication Date
JP2000293149A true JP2000293149A (en) 2000-10-20

Family

ID=14159137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11096219A Pending JP2000293149A (en) 1999-04-02 1999-04-02 Intermediate gradation controller

Country Status (1)

Country Link
JP (1) JP2000293149A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745979B1 (en) 2006-01-04 2007-08-06 삼성전자주식회사 Apparatus and method for dithering for multitoning
US7796291B2 (en) 2005-10-11 2010-09-14 Seiko Epson Corporation Electro-optical device, electro-optical device driving method, image processing circuit, image processing method, and electronic apparatus
JP2011512560A (en) * 2008-02-13 2011-04-21 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Probabilistic multilevel dithering with noise reduction through a series of template averaging
KR101070628B1 (en) * 2007-05-21 2011-10-07 삼성전자주식회사 Image processing apparatus and controm method thereof
WO2019058787A1 (en) * 2017-09-19 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 Display device and drive method for display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796291B2 (en) 2005-10-11 2010-09-14 Seiko Epson Corporation Electro-optical device, electro-optical device driving method, image processing circuit, image processing method, and electronic apparatus
KR100745979B1 (en) 2006-01-04 2007-08-06 삼성전자주식회사 Apparatus and method for dithering for multitoning
US8111429B2 (en) 2006-01-04 2012-02-07 Samsung Electronics Co., Ltd. Apparatus and method for dithering for multi-toning
KR101070628B1 (en) * 2007-05-21 2011-10-07 삼성전자주식회사 Image processing apparatus and controm method thereof
JP2011512560A (en) * 2008-02-13 2011-04-21 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド Probabilistic multilevel dithering with noise reduction through a series of template averaging
US8451298B2 (en) 2008-02-13 2013-05-28 Qualcomm Mems Technologies, Inc. Multi-level stochastic dithering with noise mitigation via sequential template averaging
JP2014038338A (en) * 2008-02-13 2014-02-27 Qualcomm Mems Technologies Inc Multi-level stochastic dithering processing with noise mitigation via sequential template averaging
WO2019058787A1 (en) * 2017-09-19 2019-03-28 ソニーセミコンダクタソリューションズ株式会社 Display device and drive method for display device
US11386830B2 (en) 2017-09-19 2022-07-12 Sony Semiconductor Solutions Corporation Display apparatus and driving method of display apparatus

Similar Documents

Publication Publication Date Title
JP4869422B2 (en) Frame rate control method
US9024964B2 (en) System and method for dithering video data
US9767742B2 (en) Image display device
KR20010109140A (en) Liquid crystal display device
JP2002135793A (en) Color imaging apparatus
JP2006153914A (en) Liquid crystal projector
JP2000330522A (en) Address type picture display device
JP2001215938A (en) Image display device and equipment provided with the same
JP2000330523A (en) Address type picture display device
JP2000293149A (en) Intermediate gradation controller
EP1094434A1 (en) Display apparatus and method for uniform ageing of the phosphor
JPH0990905A (en) Display method for led display
JP2007531407A (en) Method and apparatus for improving an image provided by a spatial light modulation (SLM) display system
JP6655685B2 (en) Display panel driving device
JP2001202057A (en) Image display device and image display method
JP3128826B2 (en) Image display device
WO2003003337A1 (en) Color image displaying method and apparatus
JP2001265299A (en) Active matrix type liquid crystal display device and display control method for liquid crystal panel
JPH07319420A (en) Pixel synchronization device
JP2010008598A (en) Video display device
JP3172450B2 (en) Image information processing device
WO2015087597A1 (en) Field-sequential display device and drive method therefor
JPH0760303B2 (en) Driving method of color display device
JP2005106888A (en) Error diffusion device and error diffusion method, and display device
JP3096563B2 (en) 3D image playback device