JP2000276105A

JP2000276105A - 表示装置及び駆動装置

Info

Publication number: JP2000276105A
Application number: JP11083577A
Authority: JP
Inventors: Takayoshi Nagai; 孝佳永井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-06

Abstract

(57)【要約】【課題】ブロック分割された駆動回路を備える表示装
置において、どのような画像表示時にもブロック化され
たいずれの駆動回路も過負荷とならないようにする。【解決手段】表示装置は、その表示セルが第１〜第Ｊ
ブロック用駆動回路４ｂ１〜４ｂＪに接続されて第１〜
第Ｊ表示ブロックＢＬ１〜ＢＬＪに分割された表示パネ
ル５と、入力画像信号から表示ブロックＢＬ１〜ＢＬＪ
の各表示率を検出する第１〜第Ｊブロック用検出回路８
１〜８Ｊと、上記Ｊ個の表示率の内の最大値を検出する
最大値検出回路９と、当該最大値及び上記画像信号を入
力信号とし、上記最大値に基づいて表示パネル５全体の
発光輝度を制御するための信号を含んだドライバ制御信
号を生成する制御回路３と、ドライバ制御信号に基づい
て駆動電源２からの駆動電圧を各表示ブロックＢＬ１〜
ＢＬＪに供給する駆動回路４とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、プラズマディス
プレイパネル（以下、「ＰＤＰ」とも呼ぶ）等の自発光
型の表示セルを有する表示パネルを備えた表示装置の駆
動技術に関する。

【０００２】

【従来の技術】Ａ．従来の表示装置の全体構成図１４
は、例えば特開平６−３３２３９７号公報に開示され
る、自動電力制御（ＡＰＣ：Automatic Power Contro
l）機能を有する表示装置の構成を示すブロック図であ
る。図１４に示すように、外部表示制御回路１は、表示
信号ないしは画像信号及び当該表示信号に付随する各種
の制御信号を生成して出力する。このとき、画像信号
は、画素数積算回路１４に入力される。そして、画素数
積算回路１４は、画像信号の中から所定レベルの画素信
号の数を積算して、後述するＡＰＣ信号発生回路７に対
して出力する。他方、表示制御信号は、表示タイミング
制御回路６に入力される。表示タイミング制御回路６
は、当該表示制御信号と共にＡＰＣ信号発生回路７から
の出力信号を入力信号とし、画面の水平方向及び垂直方
向の走査期間に合わせて表示タイミングを制御するため
の制御信号を生成して、ドライバ４に対して出力する。
なお、以下の説明において、表示タイミング制御回路６
とＡＰＣ信号発生回路７とを総称して、図１４の表示装
置全体における制御回路３とも呼ぶ。

【０００３】ドライバ４は、表示タイミング制御回路６
からの制御信号に基づいて、表示パネル５を駆動するた
めの各種の駆動パルスないしは駆動電圧を生成して出力
する。ドライバ４の出力信号である駆動電圧により表示
パネル５が駆動される。なお、ドライバ４には、外部駆
動電源２において生成された表示動作に必要な駆動電圧
が供給されている。ここでは、表示パネル５として、多
数の自発光型の表示セルがマトリクス状に配列された表
示パネルが適用可能である。

【０００４】Ｂ．表示パネル５の構造及び駆動方法の具
体例ここで、表示パネル５の一例としての３電極面放電
型の交流型プラズマディスプレイパネル（以下、「ＡＣ
型ＰＤＰ」とも呼ぶ）の構造及びその駆動方法を説明す
る。図１５は、３電極面放電型ＡＣ型ＰＤＰ（以下、こ
れを単に「ＡＣ型ＰＤＰ」とも呼ぶ）の斜視図である。

【０００５】図１５に示すように、ＡＣ型ＰＤＰでは、
例えばガラスから成る前面基板２１と背面基板２４とが
放電空間２７を介して配置されている。前面基板２１の
放電空間２７側の表面上に、互いに対を成す帯状の維持
電極Ｘn（ｎ＝１〜Ｎ（ＡＣ型ＰＤＰの行数））及び走
査電極Ｙn（ｎ＝１〜Ｎ）が形成されている。両電極Ｘ
n，Ｙnは、前面基板２１の上記表面上に形成された透明
電極２８と、当該透明電極２８の放電空間２７側の表面
上に形成された、低抵抗の金属等から成るバス電極２９
との２層構造を有する。両電極（対）Ｘn，Ｙn及び前面
基板２１の上記表面を覆うように、誘電体ないしは誘電
体層２２が形成され、当該誘電体層２２の放電空間２７
側の表面上に保護層２３が形成されている。

【０００６】他方、背面基板２４の放電空間２７側の表
面上に、上記電極対Ｘn，Ｙnに垂直を成す方向に、帯状
のアドレス電極３８が形成されている。なお、アドレス
電極３８はＡＣ型ＰＤＰ全体でＭ本形成されており、そ
の内の任意の１本を「アドレス電極Ａm（ｍ＝１〜Ｍ
（ＡＣ型ＰＤＰの列数））」とも呼ぶことにする。ま
た、背面基板２４の上記表面上には、隣接するアドレス
電極３８間に隔壁２６が形成されている。そして、アド
レス電極３８を覆うように背面基板２４の上記表面上
に、蛍光体ないしは蛍光体層２５が形成されている。蛍
光体２５は、隣接する隔壁２６と背面基板２４の上記表
面とで以て構成されるＵ字型溝毎に、赤色（Ｒ），緑色
（Ｇ）及び青色（Ｂ）の各発光色用のものが配置され
る。

【０００７】そして、電極対Ｘn，Ｙnとアドレス電極Ａ
mとの立体交差点における構造で以てマトリクス（ｎ，
ｍ）の位置の表示セルである「発光セルないしは放電セ
ル」が規定され、赤色（Ｒ），緑色（Ｇ）及び青色
（Ｂ）の各発光色用の発光セルで以て「画素」が構成さ
れる。なお、蛍光体２５が上記Ｕ字型溝の内壁面全体に
形成された構造や、アドレス電極３８と蛍光体２５との
間に絶縁層が形成された構造を有するＡＣ型ＰＤＰもあ
るが、いずれのＡＣ型ＰＤＰであっても基本動作又は駆
動方法に大差はない。

【０００８】ここで、図１５に示す構造を有するＡＣ型
ＰＤＰの駆動方法の一例を、図１６に示すタイミングチ
ャートを用いて説明する。図１６は、サブフィールド階
調法による１サブフィールド期間の駆動方法を示すタイ
ミングチャートであり、例えば特開平７−１６０２１８
号公報又は日本国特許第２７７２７５３号の公報に開示
される。図１６中の（ａ），（ｂ）及び（ｃ）〜（ｅ）
はそれぞれはアドレス電極Ａm，維持電極Ｘn（後述のよ
うにＮ本が共通に接続されて駆動される），走査電極Ｙ
1，Ｙ2，ＹNに印加される駆動パルスのタイミングチャ
ートである。

【０００９】図１６に示すように、１サブフィールド
は、（i）直前のサブフィールドの表示履歴として残存
する壁電荷を消去するためのリセット期間と、（ii）本
サブフィールドにおいて表示発光を行わせる発光セルに
壁電荷を形成する（蓄積させる）ためのアドレス期間
と、（iii）アドレス期間において壁電荷が形成（蓄
積）された発光セルに維持放電を生じさせて表示発光を
行うための維持放電期間ないしは維持期間とに分けられ
る。

【００１０】リセット期間では、維持電極Ｘnに全面書
込パルス３０を印加して、当該パルス３０の立上がり時
に全発光セルにおいて放電を発生させる。この全面書込
パルスは「プライミングパルス」と呼ばれる場合もあ
る。そして、全面書込パルス３０の立下がり時に自己消
去放電を生起させて、全発光セル内の壁電荷の消去を行
う。

【００１１】引き続くアドレス期間において、走査電極
Ｙ1〜ＹNに順次に印加する走査パルスないしはスキャン
パルス３２と同期させて、アドレス電極Ａ1〜ＡMに、
（ディジタル）画素信号ないしは画像データに基づくア
ドレスパルス３１を印加する。かかる電圧印加によっ
て、表示点灯させるべき発光セルにアドレス放電を生起
して、壁電荷を生成・蓄積させる。

【００１２】そして、維持放電期間において、全ての走
査電極Ｙ1〜ＹNと全ての維持電極Ｘ1〜ＸNとの間に、即
ち、全電極対Ｘn，Ｙn間に交互に維持パルス３３を印加
する。これによって、上記アドレス放電が生じた発光セ
ルにおいてのみ、維持パルス３３の立ち上がり直後に維
持放電が発生する。維持パルス３３は、各サブフィール
ドに基づいた回数だけ印加されて、ＡＣ型ＰＤＰの表示
発光を成す。なお、１秒間当たりに維持電極と走査電極
とのそれぞれに印加される維持パルスの個数を「維持周
波数」と呼ぶ。

【００１３】Ｃ．ドライバ４の構成及び動作次に、既述の図１４に示す表示装置中の表示パネル５と
して上述の３電極面放電型のＡＣ型ＰＤＰを適用した場
合における、同装置中のドライバ４を図１７を用いて説
明する。

【００１４】図１７に示すように、かかる場合のドライ
バ４は、アドレスドライバ４０，Ｘドライバ４１及びＹ
ドライバ４２から構成され、各ドライバ４０，４１，４
２は、アドレス電極Ａ1〜ＡM，維持電極Ｘ1〜ＸN，走査
電極Ｙ1〜ＹNに既述の図１６に示す各駆動パルスを印加
する。なお、全維持電極Ｘ1〜ＸNは共通に接続されてＸ
ドライバ４１に接続される。

【００１５】Ｙドライバ４２は、更にＹ共通ドライバ４
３及びＹ個別ドライバ４４により構成されている。Ｙ共
通ドライバ４３は、図１６の駆動パルスの内で複数の走
査電極に対して同時に印加するパルス、例えば維持パル
ス３３等を生成し、配線ＤＫ，ＤＡを介して接続された
Ｙ個別ドライバ４４に対して出力する。Ｙ個別ドライバ
４４は、例えば５個の第１〜第５走査ドライバＩＣ４４
１〜４４５から構成されており、それぞれの走査ドライ
バＩＣ４４１〜４４５には複数本の走査電極が接続され
ている。このとき、各走査ドライバＩＣ１個が受け持つ
表示パネルの範囲を１つの表示ブロックと考えると、図
１７中の表示パネル５は、図１８に示すように、それぞ
れが第１〜第５走査ドライバＩＣ４４１〜４４５に接続
された、５個の表示ブロックＢＬ５１〜ＢＬ５５に分割
される。

【００１６】ここで、Ｙドライバ４２を成すＹ共通ドラ
イバ４３及びＹ個別ドライバ４４の内部回路の一例を図
１９を用いて説明する。図１９に示すように、Ｙ共通ド
ライバ４３は、その一端が出力電圧Ｖｓの電源に接続さ
れたスイッチ素子４３０の他端が、その一端が接地され
たスイッチ素子４３１の他端，ダイオードＤ４３のカソ
ード端子及びスイッチ素子４３４の一端に接続されてい
る。ダイオードＤ４３のアノード端子は、スイッチ素子
４３２を介して出力電圧（−Ｖｓｃ）の電源に接続され
ていると共に、配線ＤＫを介してＹ個別ドライバ４４に
接続されている。また、スイッチ素子４３４の他端は、
スイッチ素子４３３を介して出力電圧（−Ｖｙ）（な
お、（−Ｖｙ）＜（−Ｖｓｃ）である）の電源に接続さ
れると共に、配線ＤＡを介してＹ個別ドライバ４４に接
続されている。なお、各スイッチ素子４３０〜４３４
は、バイポーラトランジスタ，電界効果トランジスタ
（ＦＥＴ），絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）等より成る。

【００１７】他方、Ｙ個別ドライバ４４は、基本的に、
それぞれが同一の構成を有し、各走査電極Ｙ1〜ＹNに接
続された複数の回路から成る。詳細には、図１９に示す
ように、走査電極Ｙn（ｎ＝１〜Ｎ）には、ダイオード
Ｄ４４ａnのアノード端子及びスイッチ素子ＳＷ４４ａn
の一端並びにダイオードＤ４４ｂnのカソード端子及び
スイッチ素子ＳＷ４４ｂnの一端が接続されている。そ
して、ダイオードＤ４４ａnのカソード端子及びスイッ
チ素子ＳＷ４４ａnの他端は共通に配線ＤＫに接続され
ている一方、ダイオードＤ４４ｂnのアノード端子及び
スイッチ素子ＳＷ４４ｂnの他端は共通に配線ＤＡに接
続されている。なお、各スイッチ素子ＳＷ４４ａn，Ｓ
Ｗ４４ｂn（ｎ＝１〜Ｎ）は、上述のスイッチ素子４３
０〜４３４と同様に、バイポーラトランジスタ等から成
る。一般的に、スイッチ素子ＳＷ４４ａn，ＳＷ４４ｂn
及びダイオードＤ４４ａn，Ｄ４４ｂnは、走査ドライバ
ＩＣ（図１７における第１〜第５走査ドライバＩＣ４４
１〜４４５に相当）として集積化されている。このと
き、スイッチ素子ＳＷ４４ａn，ＳＷ４４ｂnとしての上
記トランジスタの集積化に伴って形成される寄生ダイオ
ードをそのままダイオードＤ４４ａn，Ｄ４４ｂnとして
利用する場合もある。

【００１８】次に、図１９に示すＹドライバ４２におけ
る駆動パルス生成動作の具体例として、図１６中のスキ
ャンパルス３２を生成して各走査電極Ｙnへ供給する際
の動作を説明する。かかる動作では、まず、スイッチ素
子４３０，４３１及び４３４をＯＦＦ状態にし、スイッ
チ素子４３２及び４３３をＯＮ状態にすると共に、スイ
ッチ素子ＳＷ４４ａn（ｎ＝１〜Ｎ）は全てＯＮ状態に
し、スイッチ素子ＳＷ４４ｂn（ｎ＝１〜Ｎ）は全てＯ
ＦＦ状態にする。これにより、配線ＤＫに電圧（−Ｖｓ
ｃ）が出力され、配線ＤＡに電圧（−Ｖｙ）が出力され
る。このとき、走査電極Ｙ1〜ＹNには電圧（−Ｖｓｃ）
が供給される（図１６参照）。そして、かかる状態にお
いて、スイッチ素子ＳＷ４４ｂn（ｎ＝１〜Ｎ）を順次
にＯＮ状態にしていき、これに同期させて、対応するス
イッチ素ＳＷ４４ａnをＯＦＦ状態にすることによっ
て、各走査電極Ｙ1〜ＹNに順次に電圧（−Ｖｙ）を有す
るスキャンパネル３２が印加される。

【００１９】これに対して、図１６中の維持パルス３３
を走査電極Ｙnに供給する場合には、まず、スイッチ素
子４３２及び４３３をＯＦＦ状態にし、スイッチ素子４
３４をＯＮ状態にする。このとき、全てのスイッチ素子
ＳＷ４４ａn及びＳＷ４４ｂn（ｎ＝１〜Ｎ）はＯＮ状態
であってもＯＦＦ状態であっても構わない。この状態に
おいて、スイッチ素子４３０及び４３１を交互にＯＮ状
態にすることによって、走査電極Ｙ1〜ＹNに同時に電圧
Ｖｓの維持パルス３３が印加される。なお、図１９中に
は、維持パルス３３が電圧値０から電圧値Ｖｓへ立ち上
がるときの電流経路を実線矢印で示すと共に、電圧値Ｖ
ｓから電圧値０に立ち下がるときに電流経路を破線矢印
で示している。即ち、維持パルス３３の立上がり時に
は、スイッチ素子４３０，４３４，配線ＤＡ及びダイオ
ードＤ４４ｂnを介して走査電極Ｙnに電流が流れ込む一
方、同パルス３３の立下がり時には、走査電極Ｙnから
ダイオードＤ４４ａn，ダイオードＤ４３及びスイッチ
素子４３１を介して接地電位に向かって電流が流れる。

【００２０】このとき、維持パルス３３の印加期間であ
る維持期間では、Ｙ個別ドライバ４４内の全てのスイッ
チ素子ＳＷ４４ａn及びＳＷ４４ｂn（ｎ＝１〜Ｎ）は、
同パルス３３の走査電極Ｙnへの供給動作に関与してい
ないが、ダイオードＤ４４ａn及びＤ４４ｂn（ｎ＝１〜
Ｎ）に駆動電流が流れるので、ダイオードＤ４４ａn及
びＤ４４ｂnの内部において電力損失が発生する。

【００２１】Ｄ．ＡＰＣ動作次に、ＡＰＣ動作の説明をする。図１４に示す画素数積
算回路１４は、所定期間、例えば１垂直走査期間に与え
られる画像信号の中から所定レベルの画素信号の数を積
算する。このとき、階調表示を行う場合には、画素信号
の数に階調に基づく重み付けを行った値を積算する。そ
して、ＡＰＣ信号発生回路７は、この積算画素数に基づ
いて、表示パネル５の駆動周波数を変更する。例えば積
算画素数が増大するにつれて、ＡＰＣ信号発生回路７
は、駆動周波数（表示パネル５がＡＣ型ＰＤＰである場
合は維持周波数）を減ずるように制御する。ここで、外
部駆動電源２からドライバ４に供給される駆動電流の大
きさは積算画素数又は表示率（ここでは全表示セル中の
発光している表示セルの割合）と駆動周波数との双方に
略比例することに鑑みれば、積算画素数又は表示率が増
大した場合であっても、上述の駆動周波数の低減によっ
て、駆動電流、従って消費電力を一定値以下に制御する
ことができる。

【００２２】

【発明が解決しようとする課題】さて、上述の従来の表
示装置では、表示パネル５の画面の一部に集中的な画像
表示がなされたときに、ドライバ４を成す駆動回路に過
大な負荷がかかってしまう場合がある。このため、従来
の表示装置は、上記過大な負荷を回避するために表示時
の発光輝度を十分に高く設定できなかったり、上記過大
な負荷によって駆動回路に不具合が発生したり（信頼性
が低下したり）するという問題を有している。この問題
点を図２０及び図２１を用いて詳述する。

【００２３】図２０は、従来の表示装置におけるＡＰＣ
動作に関して、表示率と駆動周波数（同図２０中の
（ａ））又は消費電力（同（ｂ））との関係を説明する
ための図である。従来の表示装置におけるＡＰＣ動作
は、図２０中の（ａ）に示すように例えば表示率が３３
％を超えた場合に駆動周波数を表示率に反比例して低下
させることにより、図２０中の（ｂ）に示すように表示
装置全体の消費電力が一定値以下となるように制御を行
っている。

【００２４】ここで、既述の表示パネルのブロック分割
の模式図である図２１に示すように、表示パネルのブロ
ックＢＬ５２（即ち、第２走査ドライバＩＣ４４２が接
続されている表示ブロック）が最高階調である白色表示
であり、且つ、その他のブロックＢＬ５１及びＢＬ５３
〜ＢＬ５５が黒色表示であるようなパターンが表示され
た場合を考える。このとき、表示パネル全体としての表
示率は２０％であるため、ＡＰＣ動作による駆動周波数
抑制動作は実行されず、図２０中の（ａ）に示すよう
に、表示パネルの駆動周波数は最高駆動周波数ｆ１のま
まである。ところが、ブロックＢＬ５２における表示率
は１００％であり、第２走査ドライバＩＣ４４２には駆
動電流が集中的に流れる。既述のように、維持放電期間
中はＹ個別ドライバ４４内の全スイッチ素子ＳＷ４４ａ
n，ＳＷ４４ｂn（ｎ＝１〜Ｎ）はスイッチング動作を行
っていないが、その内部に電流が通過するため電力損失
が発生する。各走査ドライバＩＣでの電力損失は当該Ｉ
Ｃが接続された表示ブロックにおける表示率と駆動周波
数とにほぼ比例することに鑑みれば、上述の表示パター
ン（図２１参照）の場合、第２走査ドライバＩＣ４４２
では、ブロックＢＬ５２の表示率が１００％であること
及び駆動周波数が最高駆動周波数ｆ１であることに起因
して、非常に大きな電力が集中的に消費される。

【００２５】一般的に集積化された走査ドライバＩＣの
電力損失許容値は低い（例えば１Ｗ／パッケージ）の
で、電力損失が過大である場合には動作の不具合等が生
じ易い。このような事態を回避するためには、最高駆動
周波数ｆ１自体を低下させることが考えられるが、かか
る場合には駆動周波数に比例して発光輝度が低下すると
いう表示品質上の問題が惹起されてしまう。

【００２６】そこで、本発明は、どのような画像表示を
行った場合であっても、いずれの表示ブロック用の駆動
回路も過負荷状態とならない表示装置又は表示パネルの
駆動装置を提供することを目的とする。

【００２７】

【課題を解決するための手段】（１）請求項１に記載の
発明に係る駆動装置は、複数の表示セルを有し、前記複
数の表示セルが複数の表示ブロックにブロック化された
表示パネルを駆動するための駆動装置であって、前記複
数の表示ブロックの各々の表示率を検出するブロック別
表示率検出手段と、前記複数の表示ブロックの各々の前
記表示率に基づいて、前記表示パネル全体の発光輝度を
制御する信号を生成して出力する制御手段と、それぞれ
が前記複数の表示ブロックの内の少なくとも１つの表示
ブロックに対して設けられて所定の表示ブロックに属す
る表示セルを駆動する複数の駆動部を有し、前記発光輝
度制御信号に基づいて前記表示パネルを駆動する表示パ
ネル駆動手段とを備えることを特徴とする。

【００２８】（２）請求項２に記載の発明に係る駆動装
置は、請求項１に記載の駆動装置であって、前記各表示
率の内の最大値を検出する最大値検出手段を更に備え、
前記制御手段は、前記各表示率の内の前記最大値に基づ
いて前記発光輝度制御信号を生成することを特徴とす
る。

【００２９】（３）請求項３に記載の発明に係る駆動装
置は、請求項２に記載の駆動装置であって、前記表示パ
ネル全体の表示率である全表示率を検出する全表示率検
出手段を更に備え、前記制御手段は、前記全表示率と前
記複数の表示ブロックの各々の前記表示率の内の前記最
大値との双方に基づいて前記発光輝度制御信号を生成す
ることを特徴とする。

【００３０】（４）請求項４に記載の発明に係る駆動装
置は、請求項１に記載の駆動装置であって、前記複数の
表示ブロックの各々の前記表示率に基づいて、前記複数
の駆動部の各々の温度を予測するブロック別温度予測手
段と、前記ブロック別温度予測手段によって予測された
温度データの内から最大値を検出する最大値検出手段と
を更に備え、前記制御手段は、前記最大値検出手段が出
力する前記最大値のデータに基づいて前記発光輝度制御
信号を生成することを特徴とする。

【００３１】（５）請求項５に記載の発明に係る表示装
置は、請求項１乃至４のいずれかに記載の前記駆動装置
と、前記駆動装置によって駆動される表示パネルとを備
えることを特徴とする。

【００３２】

【発明の実施の形態】以下に本発明の実施の形態を説明
するが、従来の表示装置又は各実施の形態に係る表示装
置において同等の構成要素には同一の符号を付して、そ
れぞれの詳細な説明を援用する。

【００３３】＜実施の形態１＞図１は、実施の形態１に
係る表示装置の全体構成を模式的に示すブロック図であ
る。図１に示すように、本表示装置は、プラズマディス
プレイパネル（ＰＤＰ）やエレクトロルミネセント（Ｅ
Ｌ：electroluminescent）ディスプレイパネル等の自発
光型表示セル（図示せず）を有する表示パネル５と、画
像信号制御回路１と、制御回路（制御手段）３と、駆動
回路（表示パネル駆動手段）４と、駆動電源２と、本装
置の特徴であるブロック別表示率検出回路（ブロック別
表示率検出手段）８及び最大値検出回路（最大値検出手
段）９とを備える。

【００３４】駆動回路４は、表示パネル５が例えばＰＤ
Ｐである場合（このとき、「ＰＤＰ５」とも呼ぶ）に
は、既述の図１７に示すアドレスドライバ４０，Ｘドラ
イバ４１，Ｙドライバ４２等のＰＤＰの表示セルである
発光セルないしは放電セルを駆動するドライバが該当す
る。ここでは、図１に示すように、駆動回路４が、表
示パネル５全体に対して共通に印加する駆動パルスを生
成して出力する共通駆動回路４ａと、Ｊ個（Ｊは２以
上の整数）のブロックとしての第１表示ブロックＢＬ１
（後述する）用の駆動部である駆動回路（以下、単に
「第１ブロック用駆動回路」とも呼ぶ）４ｂ１〜第Ｊブ
ロック用駆動回路４ｂＪより成るブロック別駆動回路４
ｂとから構成される場合を一例として挙げて説明する。
第１〜第Ｊブロック用駆動回路４ｂ１〜４ｂＪの各ブロ
ックは、例えば図１７のＹ個別ドライバ４４における第
１〜第５走査ドライバＩＣ４４１〜４４５に相当する。
なお、以下の説明において、Ｊ個の第１〜第Ｊブロック
用駆動回路４ｂ１〜４ｂＪの内の任意の１つの回路を
「第ｊブロック用駆動回路４ｂｊ」（ｊ＝１〜Ｊ）と呼
ぶことにする。

【００３５】このとき、表示パネル５の複数の表示セル
は第１〜第Ｊブロック用駆動回路４ｂ１〜４ｂＪのいず
れかに接続された、第１表示ブロック（以下、単に「第
１ブロック」とも呼ぶ）ＢＬ１〜第Ｊ（表示）ブロック
ＢＬＪにブロック分割されている。即ち、Ｊ個の表示ブ
ロックＢＬ１〜ＢＬＪの内の任意の１つのブロックを
「第ｊ（表示）ブロックＢＬｊ」と呼ぶとき、第ｊブロ
ックＢＬｊ（に属する表示セル）は第ｊブロック用駆動
回路４ｂｊに接続されて駆動される。以下に、本表示装
置の駆動方法を説明することにより当該装置の全体構成
を詳述する。

【００３６】図１に示すように、ＴＶ信号やパーソナル
コンピューターのディスプレイ信号等の各種の映像信号
は、まず画像信号制御回路１に入力される。画像信号制
御回路１は、映像信号を、その種類毎に、同期分離，ビ
デオ復調，ＹＣ分離，Ａ／Ｄ変換，逆ガンマ補正等を実
施して、例えば赤（Ｒ），緑（Ｇ）及び青（Ｂ）の各
８ｂｉｔのディジタル画素信号ないしは画像データ，
垂直同期信号，水平同期信号及びドットクロックの組み
合わせによる制御信号等から成る、一定の信号形式の画
像信号に変換する。そして、当該画像信号をブロック別
表示率検出回路８及び制御回路３に対して出力する。

【００３７】図１に示すように、ブロック別表示率検出
回路８は、第１〜第Ｊ表示ブロックＢＬ１〜ＢＬＪのそ
れぞれに対応した（従って、第１〜第Ｊブロック用駆動
回路４ｂ１〜４ｂＪのそれぞれに対応した）、第１表示
ブロックＢＬ１用の表示率検出回路（以下、単に「第１
ブロック用検出回路」とも呼ぶ）８１〜第Ｊブロック用
検出回路８Ｊ（Ｊ個の検出回路８１〜８Ｊの内の任意の
１つの回路を「第ｊ表示ブロック用表示率検出回路８
ｊ」又は「第ｊブロック用検出回路８ｊ」と呼ぶことに
する）を備える。上記画像信号は、第１〜第Ｊブロック
用検出回路８１〜８Ｊのそれぞれに入力される。このと
き、第ｊブロック用検出回路８ｊは、受信した画像信号
の内で第ｊ表示ブロックＢＬｊに関する画素信号ないし
は画像データのみを抽出して、当該抽出された画像デー
タに基づいて第ｊ表示ブロックＢＬｊにおける表示率
（従って、第ｊブロック用駆動回路４ｂｊの負荷量）を
検出する。そして、検出結果である表示率に関するデー
タ（以下、単に「表示率データ」とも呼ぶ）を最大値検
出回路９に対して出力する。

【００３８】ここで、第ｊブロック用検出回路８ｊの構
成及び動作の一例を、図２に示す模式的なブロック図を
用いて説明する。図２に示すように、第ｊブロック用検
出回路８ｊは、加算器８ａｊと、当該加算器８ａｊの出
力信号が入力されるＤフリップフロップ等のレジスタ８
ｂｊとを備える。まず、第ｊ表示ブロックＢＬｊの表示
率の検出動作前に（例えば垂直同期期間（１Ｖ期間）に
１回）レジスタ８ｂｊにリセット信号を入力して、レジ
スタ８ｂｊの内容をリセットする。そして、加算器８ａ
ｊは、レジスタ８ｂｊの出力信号（出力データ）と、画
像信号の内のｋビット（例えば８ビット）のディジタル
画素信号ないしは画像データとを入力信号として、両者
を順次に積算する。このとき、垂直同期期間内の第ｊ表
示ブロックＢＬｊの画素信号に対応する時間の間だけ加
算器８ａｊにイネーブル信号ないしは許可信号を入力す
ることによって、加算器８ａｊは、第ｊ表示ブロックＢ
Ｌｊの画像データのみを抽出して積算していく。以上の
構成及び動作により、第ｊブロック用検出回路８ｊは、
垂直同期期間における第ｊ表示ブロックＢＬｊに属する
表示セルの内の発光状態にある表示セルの個数を検出
（積算）することができる。さて、上記発光状態にある
表示セルの個数を、既知であり且つ一定値である第ｊ表
示ブロックＢＬｊに属する全表示セルの個数で除算する
ことにより第ｊ表示ブロックＢＬｊの「表示率」を算出
可能であることに鑑みれば、上記発光状態にある表示セ
ルの個数を以て第ｊ表示ブロックＢＬｊの「表示率」と
呼ぶことができる。なお、かかる点は、後述する表示パ
ネル５全体における「全表示率」についても同様であ
る。レジスタｂｊは、積算結果である表示率データを第
ｊブロック用検出回路８ｊの出力信号として最大値検出
回路９（図１参照）に対して出力すると共に、上述のよ
うに加算器８ａｊに対しても出力する。

【００３９】ブロック別検出回路８から出力されたＪ個
の表示率データを入力信号とする最大値検出回路９は、
上記Ｊ個の表示率データの内の最大値（以下、「最大ブ
ロック表示率」とも呼ぶ）を検出して、制御回路３に対
して出力する。最大値検出回路９として、複数のデータ
の中から最大値を抽出する演算・処理を実施しうるマイ
クロコンピュータやロジック回路等が適用可能である。

【００４０】制御回路３は、画像信号制御回路１からの
画像信号及び最大値検出回路９からの最大ブロック表示
率データを入力信号とし、かかる入力信号に基づいてド
ライバ制御信号を生成して駆動回路４に対して出力す
る。特に、本表示装置の制御回路３が生成する上記ドラ
イバ制御信号は、最大ブロック表示率（データ）に基づ
いて表示パネル５全体の発光輝度ないしは表示輝度を制
御するための発光輝度制御信号を含んでいる。ここで
は、表示パネル５としてＰＤＰが適用された場合におけ
る発光輝度の制御の一例を図３を用いて説明する。な
お、ＰＤＰの発光輝度と駆動周波数（サブフィールド階
調法では維持パルスの数に相当）とは比例関係にあるた
め、ＰＤＰ５における発光輝度の制御は、駆動周波数の
制御（従って、駆動電流の制御）によって可能である
（このように、本表示装置の表示パネル５として、駆動
電流と表示率とが相関する（例えば比例する）自発光型
の表示セルを有する表示パネルが用いられる）。

【００４１】図３中の（ａ）は、本表示装置における最
大ブロック表示率とＰＤＰの駆動周波数との関係を模式
的に示す図であり、同図中の横軸は最大ブロック表示率
（０〜１００％）を示し、縦軸は表示パネル５の全体
（即ち、全表示ブロックＢＬ１〜ＢＬＪ）に供給する駆
動パネルの駆動周波数を最大駆動周波数を１とする相対
値（０〜１）で以て示している。最大ブロック表示率が
１００％のときには、第１〜第Ｊ表示ブロックＢＬ１〜
ＢＬＪの内の少なくとも１つの表示ブロックの表示率が
１００％の状態、即ち、当該ブロック内の全ての表示セ
ルが最高階調で点灯している状態にある。

【００４２】図３中の（ａ）に示すように、本表示装置
の制御回路３は、最大ブロック表示率が所定値ｒ以下の
ときには駆動周波数を一定値（最大駆動周波数）に制御
する一方、上記所定値ｒよりも大きいときには駆動周波
数を最大ブロック表示率に反比例するように制御する。
このような周波数制御下における最大ブロック表示率と
ブロック別駆動回路４ｂでの電力損失（即ち、同回路４
ｂ内で消費される電力）の最大値との関係を図３中の
（ｂ）に示す。このとき、各ブロック用駆動回路４ｂ１
〜４ｂＪにおける電力損失は当該表示ブロックにおける
表示率と駆動周波数との積にほぼ比例する点に鑑みれ
ば、制御回路３による上述の駆動周波数の制御によっ
て、最大ブロック表示率が上記所定値ｒよりも大きい場
合であっても上記電力損失を一定値Ｐｍａｘ以下に制御
することができる。

【００４３】次に、制御回路３の構成の一例を図４に示
す。図４に示すように、制御回路３は、画像信号を入力
信号とする画像データ並べ替え回路３ａと、最大ブロッ
ク表示率データを入力信号とする駆動周波数決定回路３
ｂと、画像データ並べ替え回路３ａ及び駆動周波数決定
回路３ｂの各出力信号を受信して上記ドライバ制御信号
を生成して出力するシーケンス制御回路３ｃとから成
る。

【００４４】画像データ並べ替え回路３ａは、例えば図
４中に図示しないフレームメモリとロジック回路とで構
成され、入力画像信号をＰＤＰ５の駆動方法（例えばサ
ブフィールド階調法）や駆動回路４（図１参照）に適合
するように、画像信号中の画素信号ないしは画像データ
を並べ替える。

【００４５】他方、周波数決定回路３ｂは例えばマイク
ロコンピュータやロジック回路等により構成され、最大
ブロック表示率データに基づいて上述の駆動周波数（最
終的に各サブフィールドにおける維持パルスの数）を決
定・制御して、駆動周波数データとして出力する。

【００４６】そして、例えば駆動シーケンスが格納され
たＲＯＭやロジック回路により構成されるシーケンス制
御回路３ｃは、駆動回路４（図１参照）がＰＤＰ５（の
各電極）に対して供給する駆動パルス（例えば図１６に
示す各パルス）に関するドライバ制御信号を生成する。
このとき、ＰＤＰ５の維持電極及び走査電極に印加され
る維持パルスの数ないしは駆動周波数の生成のために、
上記駆動周波数データを用いる。また、アドレスパルス
の制御信号の生成のために、上述の並べ替えられた画素
信号ないしは画像データを用いる。

【００４７】そして、図１に示すように、上記ドライバ
制御信号を入力信号とする共通駆動回路４ａ並びに上記
ドライバ制御信号及び共通駆動回路４ａからの出力信号
を入力信号とするブロック別駆動回路４ｂが、駆動回路
４に供給される駆動電源２からの駆動電圧を制御して、
ＰＤＰ５の各電極に上記駆動周波数を有する維持パルス
等の所定の駆動パルスを印加する。以上の動作により、
ＰＤＰ５の表示セルにおいて表示発光が実行されて、本
表示装置の表示画像が得られる。

【００４８】このように、本実施の形態１に係る表示装
置によれば、最大ブロック表示率に基づいて表示パネル
５全体の発光輝度（ＰＤＰにおける駆動周波数）を制御
する。このため、第１〜第Ｊ表示ブロックＢＬ１〜ＢＬ
Ｊの内の少なくとも１つの表示ブロックに集中的な画像
表示を実行する場合であっても、従来の表示装置のよう
な不具合が生じない。即ち、そのような画像表示を行っ
た場合であっても、ブロック別駆動回路４ｂを成す第１
〜第Ｊブロック用駆動回路４ｂ１〜４ｂＪのいずれの回
路も過負荷状態にならないので、各ブロック用駆動回路
４ｂ１〜４ｂＪの安定的な動作を確保することができる
（同回路の信頼性を向上させることができる）。

【００４９】換言すれば、各ブロック用駆動回路４ｂ１
〜４ｂＪの耐電力値を低減しても同回路４ｂ１〜４ｂＪ
の信頼性を低下させることが無い。このため、各ブロッ
ク用駆動回路４ｂ１〜４ｂＪの回路規模、即ち、ブロッ
ク別駆動回路４ｂ又は駆動回路４の規模を小さくするこ
とができるので、従来の表示装置における同回路よりも
低コスト化，軽量化を推進することができる。

【００５０】加えて、本表示装置では、従来の表示装置
のように駆動回路の安定的な動作を確保するために最高
駆動周波数を制限又は低減する必要が無い。逆に、駆動
回路４の信頼性を低下させることなく最高駆動周波数を
より高く設定することが可能であるので、表示パネル５
の発光輝度をより増大させることができる。

【００５１】なお、表示画像の一般的な特性上、各表示
ブロックの表示率がフィールド毎に大きく変化し続ける
ことはほとんど無いため、最大値検出回路９における最
大ブロック表示率の検出動作は、必ずしも全てのフィー
ルドにおいて実行する必要は無く、例えば数フィールド
に１回の割合で実行しても良い。

【００５２】また、上述の説明では、駆動回路４を複数
の駆動部としてブロック化する場合の一例として図１７
に示す第１〜第５走査ドライバＩＣ４４１〜４４５のよ
うに走査ドライバＩＣ毎に分割する場合を述べたが、駆
動部のブロック化は、かかる形態に限られない。即ち、
上記複数の駆動部（ブロック化された駆動回路）のそれ
ぞれが表示パネルの表示セルの内の一部分ずつを分担し
て受け持って駆動し、且つ、各駆動部における電力損失
が当該分担する表示ブロックの表示率に依存している限
り、他の形態のブロック分割を行っても良い。例えば維
持パルスを発生する回路を複数にブロック分割した上で
当該各ブロックの回路が表示パネルの一部分ずつを駆動
する場合には、そのように分割された各維持パルス発生
回路を１つのブロック、即ち、駆動部として捉えること
ができる。なお、かかる場合の具体例を実施の形態４と
して後述する。また、例えば第１ブロック用駆動回路４
ｂ１と共通駆動回路４ａ，第２ブロック用駆動回路４ｂ
２と共通駆動回路４ａ，・・・のように第１〜第Ｊブロ
ック用駆動回路４ｂ１〜４ｂＪのそれぞれに共通駆動回
路４ａを加えた構成（このとき、各構成を「駆動部」と
呼ぶことができる）で以てブロック化しても良い。

【００５３】更に、複数の走査ドライバＩＣチップが同
一の金属基板に搭載された構造（ＣＯＭ（Chip On Meta
l）構造）の場合には、上記複数の走査ドライバＩＣが
熱的に結合されるので、当該熱的に結合された複数の走
査ドライバＩＣをまとめて１つのブロックないしは駆動
部として取り扱っても良い。

【００５４】ここで、ＰＤＰ等の表示パネルをブロック
化した上で表示ブロック毎に輝度信号レベルを制御する
という平面表示装置及びその駆動方法が、特開平７−２
１０１０９号公報に提案されている。当該駆動方法は、
集中的な表示画像に起因した表示パネル内の温度分布を
低減して、表示パネルを構成するガラス板の変形や歪み
を防止することを目的としている。これに対して、実施
の形態１に係る表示装置及び駆動方法は、ブロック分割
された駆動回路の過負荷状態を回避して安定的な動作を
確実に実現するための技術である。このような目的ない
しは着眼点の違いに起因して、両者の間には以下の
（i）〜（iv）の相違が存在する。

【００５５】（i）まず、上記公報に開示される表示装
置では、表示パネル内の温度分布を画像表示における白
ピークとして検出するので、任意のブロック化が適用さ
れる。これに対して、実施の形態１に係る表示装置で
は、上述のように駆動回路の構成単位に基づいてブロッ
ク化される点において両者は異なる。

【００５６】（ii）更に、上記公報に開示される表示装
置では、任意の表示ブロックの発光輝度がその周囲の表
示ブロックに対して高い状態が所定時間に亘って継続的
に発生したことを検出して発光輝度を調整するのに対し
て、実施の形態１に係る表示装置では、上述の表示ブロ
ック毎の各表示率の最大値を検出して、当該最大値に基
づいて表示パネルの発光輝度を制御している。

【００５７】（iii）特に、上記公報に開示される表示
装置では、周囲よりも輝度の高い表示ブロックの輝度を
低減するのに対して、実施の形態１に係る表示装置で
は、表示パネル全体の輝度を制御する点において、両者
の間に大きな相違が存在する。

【００５８】（iv）また、上記（i）〜（iii）で述べた
駆動方法の相違に起因して、両表示装置の構成自体に差
異が認められる。例えば、上記公報に開示される表示装
置は、実施の形態１に係る表示装置が備える最大値検出
回路を有していないし、逆に、実施の形態１に係る表示
装置は、上記公報に開示される表示装置が備える周辺ブ
ロック状況判断手段を有していない。

【００５９】＜実施の形態２＞さて、上述の実施の形態
１に係る表示装置は、ブロック別駆動回路４ｂの第１〜
第Ｊブロック用駆動回路４ｂ１〜４ｂＪの内のいずれか
の電力損失が所定値を越えたときに発生する同回路の不
都合を回避するには、非常に有用である。ところが、上
記回路の不都合は、（たとえ電力損失が上記所定値を越
えなくても）電力損失が高い状態が数秒〜数分間程度継
続した場合にも生じうる。即ち、上記駆動回路における
電力損失（値）の履歴と当該回路を構成する各素子の熱
特性（熱容量や、外界への熱抵抗等）とによって決まる
素子の温度が所定値を超えたときに、上記不都合が発生
する場合がある。そこで、実施の形態２では、そのよう
な場合に生じうる不都合に対応可能な表示装置を説明す
る。

【００６０】図５に、実施の形態２に係る表示装置の全
体構成の模式的なブロック図を示す。図５と既述の図１
とを比較すると分かるように、本表示装置は、ブロック
別表示率検出回路８と最大値検出回路９との間に設けら
れた、第１ブロック用駆動回路４ｂ１用（第１表示ブロ
ックＢＬ１用と捉えることも可能である）の温度予測回
路（以下、単に「第１ブロック用予測回路」とも呼ぶ）
１５１〜第Ｊブロック用予測回路１５Ｊ（このＪ個の内
の任意の１つを「第ｊブロック用予測回路１５ｊ」と呼
ぶことにする）から成るブロック別温度予測回路（ブロ
ック別温度予測手段）１５を更に備える。具体的には、
第ｊ（ｊ＝１〜Ｊ）ブロック用予測回路１５ｊは、第ｊ
ブロック用検出回路８ｊからの出力信号である第ｊ表示
ブロックＢＬｊの表示率データを入力信号とし、その履
歴を用いて第ｊブロック用駆動回路４ｂｊの温度、特
に、同回路４ｂｊを構成する素子の内で最も過負荷に弱
い素子の温度を予測する。そして、その予測結果のデー
タを最大値検出回路９に対して出力する。

【００６１】このとき、第１〜第Ｊブロック用予測回路
１５１〜１５Ｊのそれぞれは、簡易的には、ＲＣ積分回
路等の時定数回路や同時定数回路と等価な時定数演算回
路（例えばマイクロコンピュータ）で以て構成すること
ができる。かかる構成により、第ｊブロック用駆動回路
４ｂｊの温度は、第ｊブロック用予測回路１５ｊによる
表示率の時間積分、即ち、表示率の履歴で以て予測可能
である。

【００６２】そして、最大値検出回路９は、入力された
第１ブロック用予測回路１５１〜第Ｊブロック用予測回
路１５Ｊからの上記各予測温度データとしての表示率の
時間積分値の内から最大値を検出（抽出）して、制御回
路３に対して出力する。実施の形態２に係る制御回路３
では、実施の形態１に係る制御回路３における最大ブロ
ック表示率に基づく発光輝度の制御と同様に、上記予測
温度の最大値に基づいて表示パネル５の発光輝度（ＰＤ
Ｐの場合には、駆動周波数）を制御するためのドライバ
制御信号を生成して出力する。

【００６３】このように、実施の形態２に係る表示装置
によれば、各ブロックの瞬時の表示率ではなく、各表示
ブロックの表示率の履歴から求められる各ブロック用駆
動回路の温度の予測値の内の最大値に基づいて表示パネ
ル５全体の発光輝度（又は駆動周波数）を制御する。こ
のため、従来の表示装置及び実施の形態１に係る表示装
置と比較して、駆動回路が安定的な動作領域にあるか否
かをより高い精度で（よりきめ細やかに）判定すること
ができる。従って、駆動回路４の信頼性をより向上可能
である。更に、より高い発光輝度を設定した場合であっ
ても、駆動回路の信頼性を確保することができる。

【００６４】＜実施の形態３＞図６は、実施の形態３に
係る表示装置の全体構成を模式的に示すブロック図であ
る。本表示装置は、図１に示す実施の形態１に係る表示
装置に対して、ブロック別表示率検出回路８とは別個
に、表示パネル５の画面全体における表示率（全表示
率）を検出する全表示率検出回路（全表示率検出手段）
１４を更に備える。全表示率検出回路１４は、画像信号
制御回路１の出力信号である画像信号を入力信号とし、
全表示率（データ）を検出して制御回路３に対して出力
する。全表示率検出回路１４は、例えば既述の図２に示
す各表示ブロック用表示率検出回路と同等の回路を更に
準備して、垂直同期期間中を通してイネーブル信号を与
え続けることにより実現可能であるし、また、その他の
積算回路であっても構わない。

【００６５】そして、実施の形態３に係る制御回路３
は、入力された最大ブロック表示率と全表示率との両方
のデータに基づいて、表示パネル５の発光輝度を制御す
るためのドライバ制御信号を生成して出力する。このと
き、制御回路３は、第１〜第Ｊブロック用駆動回路４ｂ
１〜４ｂＪの全回路の消費電力が所定値以下となり、且
つ、表示装置全体の消費電力が所定値以下となるように
表示パネル５の発光輝度を制御するためのドライバ制御
信号を生成する。即ち、本表示装置は、ブロック単位及
び表示装置（又は表示パネル）全体の消費電力を所定値
以下に制限するためのＡＰＣ機能を有している。

【００６６】ここでは、表示パネル５としてＰＤＰが適
用された場合における発光輝度の制御の一例を図７を用
いて説明する。図７中の（ａ）は、本表示装置における
全表示率とＰＤＰの駆動周波数との関係を模式的に示す
図であり、同図７中の（ｂ）は最大ブロック表示率と同
駆動周波数との関係を模式的に示す図である。図７中の
（ａ）及び（ｂ）の各縦軸は、ＰＤＰの駆動周波数を最
大駆動周波数を１とする相対値（０〜１）で以て示し、
各横軸は全表示率又は最大ブロック表示率（０〜１００
％）で以て示している。

【００６７】図７中の（ａ）に示す全表示率と駆動周波
数との関係は、表示装置又はＰＤＰ５全体の消費電力の
制限値に基づいて規定され、全表示率が（a-1）所定値
ｒ１以下のときには駆動周波数は最大駆動周波数に等し
く（相対値１）、（a-2）上記所定値ｒ１よりも大きい
ときには駆動周波数は全表示率に反比例する。他方、同
図７中の（ｂ）の最大ブロック表示率と駆動周波数との
関係は、第１〜第Ｊブロック用駆動回路４ｂ１〜４ｂＪ
の各許容電力損失に基づいて規定され、最大ブロック表
示率が（b-1）所定値ｒ２以下のときには駆動周波数は
最大駆動周波数に等しく（相対値１）、（b-2）上記所
定値ｒ２よりも大きいときには駆動周波数は全表示率に
反比例する。

【００６８】このとき、ＰＤＰの表示動作において、例
えば全表示率ｒａ（このとき、図７の（ａ）の関係によ
り求められる駆動周波数を周波数ｆａとする）であり、
且つ、最大ブロック表示率ｒｂ（このとき、図７の
（ｂ）の関係により求められる駆動周波数を周波数ｆｂ
とする）である場合、制御回路３は、両周波数ｆａ，ｆ
ｂの内の小さい方の周波数で以てＰＤＰ５を駆動するよ
うに駆動回路４を制御する。従って、実施の形態３に係
る表示装置によれば、第１ブロック用駆動回路４ｂ１〜
第Ｊブロック用駆動回路４ｂＪのそれぞれの負荷を所定
値以下にすることで同回路の信頼性を確保すると共に、
表示装置（又は表示パネル）全体の消費電力を所定値以
下に制限することができる。

【００６９】なお、図８に示す構成の表示装置によって
も上述の効果を得ることができる。即ち、図８に示すよ
うに、図６の全表示率検出回路１４に代えて、第１〜第
Ｊブロック用検出回路８１〜８Ｊの各々から出力される
各表示ブロックの表示率データを入力信号とし、これら
を加算することによって全表示率データを生成して制御
回路３に出力する加算器（全表示率検出手段）１０を設
けても良い。図８に示す表示装置では、表示ブロック毎
の表示率データを有効に活用して全体の表示率を得るこ
とができるので、図６の表示装置と比較して、装置の構
成をより簡略化することができるという利点がある。

【００７０】＜実施の形態４＞図９に示す関係により結
びつけられる図１０及び図１１は、実施の形態４に係る
表示装置の全体構成を模式的に示すブロック図である。
本表示装置は、特願平１１−２２４６９号に提案される
プラズマディスプレイ装置（主として図１０に図示され
る構成に特徴を有する）に対してブロック別表示率検出
回路８が適用されている。

【００７１】図１０に示すように、表示パネルであるＰ
ＤＰ５は４つの表示ブロックＢＬＡａ，ＢＬＢａ，ＢＬ
Ａｂ，ＢＬＢｂにブロック分割されている。詳細には、
Ｎ＝４ｉ（ｉは自然数）本の維持電極Ｘ1〜Ｘ4i及び走
査電極Ｙ1〜Ｙ4iから成る電極対の内で、電極対Ｘ1，
Ｙ1〜Ｘi，Ｙiが属する（第１）表示ブロックＢＬＡａ
と、電極対Ｘi+1，Ｙi+1〜Ｘ2i，Ｙ2iが属する（第
２）表示ブロックＢＬＢａと、電極対Ｘ2i+1，Ｙ2i+1
〜Ｘ3i，Ｙ3iが属する（第３）表示ブロックＢＬＡｂ
と、電極対Ｘ3i+1，Ｙ3i+1〜Ｘ4i，Ｙ4iが属する（第
４）表示ブロックＢＬＢｂとに分割されている。

【００７２】また、Ｘ（共通）ドライバ４１は、（Ａ）
維持電極Ｘ1〜Ｘi及びＸ2i+1〜Ｘ3i（総称して「（第
１）維持電極群ＸＡ」とも呼ぶ）に対して所定の電圧を
供給する第１Ｘ共通ドライバ４１ＸＡと、（Ｂ）維持電
極Ｘi+1〜Ｘ2i及びＸ3i+1〜Ｘ4i（総称して「（第２）
維持電極群ＸＢ」とも呼ぶ）に対して所定の電圧を供給
する第２Ｘ共通ドライバ４１ＸＢとから成る。なお、Ｘ
ドライバ４１は制御回路３（図１１参照）からの制御信
号ＣＮＴ２により制御される。

【００７３】他方、Ｙ共通ドライバ４３は第１共通ドラ
イバ４３Ｙａと第２共通ドライバ４３Ｙｂとから成り、
Ｙ走査ドライバ（ないしはＹ個別ドライバ）４４は第１
走査ドライバ（ないしは第１個別ドライバ）４４Ｙａと
第２走査ドライバ（ないしは第２個別ドライバ）４４Ｙ
ｂとから成る。このとき、（ａ）走査電極Ｙ1〜Ｙ2i
（総称して「（第１）走査電極群Ｙａ」とも呼ぶ）に
は、第１走査ドライバ４４Ｙａを介して第１Ｙ共通ドラ
イバ４３Ｙａから所定の電圧が供給され、（ｂ）走査電
極Ｙ2i+1〜Ｙ4i（総称して「（第２）走査電極群Ｙｂ」
とも呼ぶ）には、第２走査ドライバ４４Ｙｂを介して第
２Ｙ共通ドライバ４３Ｙｂから所定の電圧が供給され
る。ここで、Ｙ共通ドライバ４３と走査ドライバ４４と
を総称してＹドライバ４２とも呼び、第１Ｙ共通ドライ
バ４３Ｙａと第１走査ドライバ４４Ｙａとを総称して
「第１Ｙドライバ４２Ｙａ」とも呼び、第２Ｙ共通ドラ
イバ４３Ｙｂと第２走査ドライバ４４Ｙｂとを総称して
「第２Ｙドライバ４２Ｙｂ」とも呼ぶ。なお、走査ドラ
イバ４４及びＹ共通ドライバ４３はそれぞれ制御回路３
（図１１参照）からの制御信号ＣＮＴ３１，ＣＮＴ３２
により制御される。

【００７４】また、アドレス電極Ａ1〜ＡMには、制御回
路３（図１１参照）からの制御信号ＣＮＴ１及び画像デ
ータ（ないしは画素信号）ＤＡＴＡに基づいて制御され
るアドレスドライバ４１から、所定の電圧が供給され
る。なお、上記各制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ
３１，ＣＮＴ３２及び画像データＤＡＴＡが既述のドラ
イバ制御信号を構成する。

【００７５】上述のブロック化されたＰＤＰ５及び各ド
ライバ４１，４２によれば、各表示ブロックＢＬＡａ，
ＢＬＢａ，ＢＬＡｂ，ＢＬＢｂ間でタイミングをずらし
て放電を発生させることができる。例えば、図１２に示
すように、第１Ｘ共通ドライバ４１ＸＡ及び第１Ｙドラ
イバ４２Ｙａからの印加電圧によって生じる表示ブロッ
クＢＬＡａでの放電と、第２Ｘ共通ドライバ４１ＸＢ及
び第２Ｙドライバ４２Ｙｂからの印加電圧によって生じ
る表示ブロックＢＬＢｂでの放電とを同時に発生させる
一方で、当該放電とはタイミングをずらして、図１３に
示すように、第１Ｘ共通ドライバ４１ＸＡ及び第２Ｙド
ライバ４２Ｙｂからの印加電圧によって生じる表示ブロ
ックＢＬＡｂでの放電と、第２Ｘ共通ドライバ４１ＸＢ
及び第１Ｙドライバ４２Ｙａからの印加電圧によって生
じる表示ブロックＢＬＢａでの放電とを同時に発生させ
ることができる。

【００７６】このとき、本表示装置のブロック別表示率
検出回路８は、各表示ブロックＢＬＡａ，ＢＬＢａ，Ｂ
ＬＡｂ，ＢＬＢｂにおける表示率を検出した上で、駆動
部である各ドライバ４１ＸＡ，４１ＸＢ，４２Ｙａ，４
２Ｙｂの負荷量を検出する。詳細には、図１１に示すよ
うに、実施の形態４に係るブロック別表示率検出回路８
は、第１〜第４表示ブロックＢＬＡａ，ＢＬＢａ，Ｂ
ＬＡｂ，ＢＬＢｂ用の各表示率検出回路８Ａａ，８Ｂ
ａ，８Ａｂ，８Ｂｂと、それぞれが例えば加算器から
成る、第１Ｙドライバ４２Ｙａ用，第２Ｙドライバ４２
Ｙｂ用，第１Ｘ共通ドライバ４１ＸＡ用及び第２Ｘ共通
ドライバ４１ＸＢ用の各負荷量検出回路８Ｙａ，８Ｙ
ｂ，８ＸＡ，８ＸＢとを備える。

【００７７】第１〜第４表示ブロックＢＬＡａ，ＢＬＢ
ａ，ＢＬＡｂ，ＢＬＢｂ用の表示率検出回路８Ａａ，８
Ｂａ，８Ａｂ，８Ｂｂのそれぞれは、既述の表示率検出
回路８１等と同様に、画像信号を入力信号として、各表
示ブロックＢＬＡａ，ＢＬＢａ，ＢＬＡｂ，ＢＬＢｂの
表示率を検出して出力する。

【００７８】第１Ｙドライバ４２Ｙａ用の負荷量検出回
路８Ｙａは、第１表示ブロックＢＬＡａ用の表示率検出
回路８Ａａ及び第２表示ブロックＢＬＢａ用の表示率検
出回路８Ｂａの各々が出力する表示率データの双方を入
力信号とし、両表示率を加算して得られた表示率デー
タ、即ち、第１Ｙドライバ４２Ｙａの負荷量に関するデ
ータを最大値検出回路９に対して出力する。

【００７９】同様に、第２Ｙドライバ４２Ｙｂ用の負荷
量検出回路８Ｙｂは、第３表示ブロックＢＬＡｂ用及び
第４表示ブロックＢＬＢｂ用の各表示率検出回路８Ａ
ｂ，８Ｂｂから出力される表示率データを入力信号と
し、第２Ｙドライバ４２Ｙｂの負荷量を検出して出力す
る。また、第１Ｘ共通ドライバ４１ＸＡ用の負荷量検出
回路８ＸＡは、第１表示ブロックＢＬＡａ用及び第３表
示ブロックＢＬＡｂ用の各表示率検出回路８Ａａ，８Ａ
ｂから出力される表示率データを入力信号とし、第１Ｘ
共通ドライバ４１ＸＡの負荷量を検出して出力する。ま
た、第２Ｘ共通ドライバ４１ＸＢ用の負荷量検出回路８
ＸＢは、第２表示ブロックＢＬＢａ用及び第４表示ブロ
ックＢＬＢｂ用の各表示率検出回路８Ｂａ，８Ｂｂから
出力される表示率データを入力信号とし、第２Ｘ共通ド
ライバ４１ＸＢの負荷量を検出して出力する。

【００８０】そして、最大値検出回路９は、負荷量検出
回路８Ｙａ，８Ｙｂ，８ＸＡ，８ＸＢから出力される各
負荷量データを入力信号とし、負荷量データの最大値を
検出して制御回路９に対して出力する。制御回路３は、
上記負荷量の最大値及び画像信号に基づいて、例えば実
施の形態１に係る制御回路３における周波数制御と同様
にして、各制御信号ＣＮＴ１，ＣＮＴ２，ＣＮＴ３１，
ＣＮＴ３２及び画像データＤＡＴＡを生成して出力す
る。

【００８１】このとき、上記負荷量データは表示率デー
タの加算結果であることに鑑みれば、ブロック別表示率
検出回路８は、第１Ｙドライバ４２Ｙａ用の負荷量検出回路８Ｙａと
第１表示ブロックＢＬＡａ用及び第２表示ブロックＢＬ
Ｂａ用の両表示率検出回路８Ａａ，８Ｂａとから成る構
成，第２Ｙドライバ４２Ｙｂ用の負荷量検出回路８Ｙｂと
第３表示ブロックＢＬＡｂ用及び第４表示ブロックＢＬ
Ｂｂ用の両表示率検出回路８Ａｂ，８Ｂｂとから成る構
成，第１Ｘ共通ドライバ４１ＸＡ用の負荷量検出回路８Ｘ
Ａと第１表示ブロックＢＬＡａ用及び第３表示ブロック
ＢＬＡｂ用の両表示率検出回路８Ａａ，８Ａｂとから成
る構成，及び、第２Ｘ共通ドライバ４１ＸＢ用の負荷量検出回路８Ｘ
Ｂと第２表示ブロックＢＬＢａ用及び第４表示ブロック
ＢＬＢｂ用の両表示率検出回路８Ｂａ，８Ｂｂとから成
る構成によって、駆動部である各ドライバ４２Ｙａ，４
２Ｙｂ，４１ＸＡ，４１ＸＢが駆動を担う各表示ブロッ
クの表示率を検出する。

【００８２】本表示装置によれば、分割されたドライ
バ、即ち、第１Ｙドライバ４２Ｙａ，第２Ｙドライバ４
２Ｙｂ，第１Ｘ共通ドライバ４１ＸＡ及び第２Ｘ共通ド
ライバ４１ＸＢのいずれにおいても、電力損失が最大許
容損失を超えないように制御することできる。

【００８３】なお、図１０及び図１１に示す本表示装置
に対して、実施の形態１に係る表示装置のように、第１
及び第２走査ドライバ４４Ｙａ，４４Ｙｂを構成する
（複数の）走査ドライバＩＣのそれぞれに対応する表示
率（即ち、当該各走査ドライバの負荷量）を検出する構
成を更に設けて、かかる表示率データをもＰＤＰ５の駆
動周波数（発光輝度）の制御に利用しても良い。このと
き、分割されたドライバ４１ＸＡ，４１ＸＢ，４２Ｙ
ａ，４２Ｙｂ及び上記各走査ドライバＩＣのそれぞれの
消費電力のいずれもが許容値を上回らないように、上記
ドライバ又はＩＣのそれぞれに対して規定される駆動周
波数の内の最小値を、ＰＤＰ５の駆動周波数に設定す
る。

【００８４】また、実施の形態３に係る表示装置のよう
に、全表示率を検出する構成を更に設けても構わない。
かかる場合には、分割されたドライバ４１ＸＡ，４１Ｘ
Ｂ，４２Ｙａ，４２Ｙｂの各消費電力及び表示パネル全
体（ないしは表示装置全体）の消費電力のいずれもが許
容値を上回らないように、上記各ドライバに対して規定
される駆動周波数の内の最小値を、ＰＤＰ５の駆動周波
数に設定する。

【００８５】なお、上述の実施の形態１〜４に係る各表
示装置の特徴部分を組み合わせることにより、種々の表
示装置が実現可能である。例えば実施の形態１及び２に
係る各表示装置を組み合わせて、各表示ブロックの表示
率の瞬時値及び履歴の両方に基づいて表示パネル全体の
発光輝度を制御する表示装置が考えられる。また、実施
の形態２に係る表示装置に対して、実施の形態３に係る
全表示率検出回路１４を設けても良い。

【００８６】

【発明の効果】（１）請求項１に係る発明によれば、当
該駆動装置によって、例えば各表示ブロックの表示率の
内の最大値に基づいて表示パネル全体の発光輝度を制御
するときには、どのような画像表示を行った場合であっ
ても（例えば１つの表示ブロックの表示率のみが特に高
い場合であっても）、いずれの駆動部も（瞬時的な）過
負荷状態とならないように制御することができる。ま
た、例えば各表示ブロックの表示率の履歴を用いて各駆
動部の温度を予測し、その予測された温度データの内の
最大値に基づいて表示パネル全体の発光輝度を制御する
ときには、上記複数の駆動部を（継続的に）安定的な動
作領域下で動作させることが可能である。このため、従
来の駆動装置を備える表示装置と比較して、いずれの駆
動部においても不具合の発生が無い表示装置を提供する
ことができる。即ち、当該駆動部又は駆動装置の信頼性
を向上させることができる。

【００８７】このとき、上記駆動部の耐電力値を従来の
駆動装置のそれよりも低減化することができるので、か
かる場合には駆動部の規模を小さくして当該駆動部又は
駆動装置の低コスト化，軽量化を推進することができ
る。

【００８８】加えて、従来の駆動装置のように駆動部又
は駆動装置の安定的な動作を確保するために最高輝度を
制限又は低減する必要が無い。逆に言えば、駆動部又は
駆動装置の信頼性を低下させることなく最高発光輝度を
より増大させることができる。

【００８９】（２）請求項２に係る発明によれば、当該
駆動装置は、上記表示率の最大値に基づいて表示パネル
全体の発光輝度を制御するので、例えば１つの表示ブロ
ックの表示率のみが特に高い場合であっても、いずれの
駆動部も（瞬時的な）過負荷状態にならないように制御
することができる。このため、どのような画像表示を行
った場合であっても、いずれの駆動部においても不具合
が発生せず、当該駆動部又は駆動装置の信頼性を向上さ
せることができる。

【００９０】（３）請求項３に係る発明によれば、上記
（２）と共に、駆動装置全体（又は表示装置全体）の消
費電力を所定値以下の適正値に制御可能であるという効
果を得ることができる。

【００９１】（４）請求項４に係る発明によれば、当該
駆動装置は、例えば各表示ブロックの表示率の履歴を用
いて各駆動部の温度を予測した上で、その最大値に基づ
いて表示パネル全体の発光輝度を制御するので、各駆動
部が（継続的に）安定的な動作領域下で動作させること
が可能である。このため、従来の駆動装置と比較して、
いずれの駆動部においても不具合の発生が無く、当該駆
動部又は駆動装置の信頼性を向上させることができる。

【００９２】（５）請求項５に係る発明によれば、上記
（１）乃至（４）のいずれかの効果が発揮されて、安定
的に画像表示を実行可能な表示装置を提供することがで
きる。

【図面の簡単な説明】

【図１】実施の形態１に係る表示装置の全体構成を模
式的に示すブロック図である。

【図２】実施の形態１に係る表示装置の表示率検出回
路の構成を模式的に示すブロック図である。

【図３】実施の形態１に係る表示装置における、最大
ブロック表示率と（ａ）駆動周波数又は（ｂ）ブロック
別駆動回路での電力損失の最大値との関係を説明するた
めの図である。

【図４】実施の形態１に係る表示装置の制御回路の構
成を模式的に示すブロック図である。

【図５】実施の形態２に係る表示装置の全体構成を模
式的に示すブロック図である。

【図６】実施の形態３に係る表示装置の全体構成を模
式的に示すブロック図である。

【図７】実施の形態３に係る表示装置における、
（ａ）全表示率又は（ｂ）最大ブロック表示率と駆動周
波数との関係を説明するための図である。

【図８】実施の形態３に係る他の表示装置の全体構成
を模式的に示すブロック図である。

【図９】図１０と図１１との関係を示す図である。

【図１０】実施の形態４に係る表示装置の構成を模式
的に示すブロック図である。

【図１１】実施の形態４に係る表示装置の構成を模式
的に示すブロック図である。

【図１２】実施の形態４に係る表示装置の動作を説明
するための図である。

【図１３】実施の形態４に係る表示装置の動作を説明
するための図である。

【図１４】従来の表示装置の構成を模式的にブロック
図である。

【図１５】３電極面放電型プラズマディスプレイパネ
ルの斜視図である。

【図１６】プラズマディスプレイパネルの駆動方法の
一例を示すタイミングチャートである。

【図１７】従来の表示装置の構成を模式的にブロック
図である。

【図１８】表示装置における、走査ドライバＩＣと表
示パネルとのブロック分割の概念図である。

【図１９】図１７におけるＹドライバ４２の内部回路
の一例を示す図である。

【図２０】従来の表示装置におけるＡＰＣ動作に関し
て、表示率と（ａ）駆動周波数又は（ｂ）消費電力との
関係を説明するための図である。

【図２１】従来の表示装置におけるＡＰＣ動作を説明
するための図である。

【符号の説明】

１画像信号制御回路、２駆動電源、３制御回路
（制御手段）、３ａ画像データ並べ替え回路、３ｂ
駆動周波数決定回路、３ｃシーケンス制御回路、４
駆動回路（表示パネル駆動手段）、４ａ共通駆動回
路、４ｂブロック別駆動回路、４ｂｊ（ｊ＝１〜Ｊ）
第ｊ表示ブロック用駆動回路、５表示パネル、８
ブロック別表示率検出回路（ブロック別表示率検出手
段）、８ｊ（ｊ＝１〜Ｊ）第ｊ表示ブロック用表示率
検出回路、８ａｊ（ｊ＝１〜Ｊ）加算器、８ｂｊ（ｊ
＝１〜Ｊ）レジスタ、８Ａａ，８Ｂａ，８Ａｂ，８Ｂ
ｂ表示ブロック用表示率検出回路、８Ｙａ，８Ｙｂ，
８ＸＡ，８ＸＢドライバ用負荷量検出回路、９最大
値検出回路（最大値検出手段）、１０加算器（全表示
率検出手段）、１４全表示率検出回路（全表示率検出
手段）、１５ブロック別温度予測回路（ブロック別温
度予測手段）、１５ｊ（ｊ＝１〜Ｊ）第ｊ表示ブロッ
ク用温度予測回路、２１前面基板、２２誘電体層、
２３保護層、２４背面基板、２５蛍光体、２６隔
壁、２７放電空間、２８透明電極、２９バス電
極、３０全面書込パルス（プライミングパルス）、３
１アドレスパルス、３２スキャンパルス、３３維
持パルス、４０アドレスドライバ、４１Ｘドライ
バ、４１ＸＡ第１共通ドライバ、４１ＸＢ第２共通
ドライバ、４２Ｙドライバ、４２Ｙａ第１Ｙドライ
バ、４２Ｙｂ第２Ｙドライバ、４３Ｙ共通ドライ
バ、４３Ｙａ第１Ｙ共通ドライバ、４３Ｙｂ第２Ｙ
共通ドライバ、４４Ｙ走査ドライバ（個別ドライ
バ）、４４Ｙａ第１走査ドライバ、４４Ｙｂ第２走
査ドライバ、ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，ＢＬ５
表示ブロック、Ａm（ｍ＝１〜Ｍ）アドレス電極、
ｒ，ｒ２，ｒａ最大ブロック表示率、ｒ１，ｒｂ全
表示率、Ｘn（ｎ＝１〜Ｎ）維持電極、Ｙn（ｎ＝１〜
Ｎ）走査電極。

Claims

【特許請求の範囲】

【請求項１】複数の表示セルを有し、前記複数の表示
セルが複数の表示ブロックにブロック化された表示パネ
ルを駆動するための駆動装置であって、前記複数の表示ブロックの各々の表示率を検出するブロ
ック別表示率検出手段と、前記複数の表示ブロックの各々の前記表示率に基づい
て、前記表示パネル全体の発光輝度を制御する信号を生
成して出力する制御手段と、それぞれが前記複数の表示ブロックの内の少なくとも１
つの表示ブロックに対して設けられて所定の表示ブロッ
クに属する表示セルを駆動する複数の駆動部を有し、前
記発光輝度制御信号に基づいて前記表示パネルを駆動す
る表示パネル駆動手段とを備えることを特徴とする、駆
動装置。
【請求項２】請求項１に記載の駆動装置であって、前記各表示率の内の最大値を検出する最大値検出手段を
更に備え、前記制御手段は、前記各表示率の内の前記最大値に基づ
いて前記発光輝度制御信号を生成することを特徴とす
る、駆動装置。
【請求項３】請求項２に記載の駆動装置であって、前記表示パネル全体の表示率である全表示率を検出する
全表示率検出手段を更に備え、前記制御手段は、前記全表示率と前記複数の表示ブロッ
クの各々の前記表示率の内の前記最大値との双方に基づ
いて前記発光輝度制御信号を生成することを特徴とす
る、駆動装置。
【請求項４】請求項１に記載の駆動装置であって、前記複数の表示ブロックの各々の前記表示率に基づい
て、前記複数の駆動部の各々の温度を予測するブロック
別温度予測手段と、前記ブロック別温度予測手段によって予測された温度デ
ータの内から最大値を検出する最大値検出手段とを更に
備え、前記制御手段は、前記最大値検出手段が出力する前記最
大値のデータに基づいて前記発光輝度制御信号を生成す
ることを特徴とする、駆動装置。
【請求項５】請求項１乃至４のいずれかに記載の前記
駆動装置と、前記駆動装置によって駆動される表示パネルとを備える
ことを特徴とする、表示装置。