JP2000261486A - パケット通信システム - Google Patents

Abstract

(57)【要約】 【課題】 パケット通信にて高いセキュリティシステム
を構築すること。 【解決手段】 複数の端末機（１２Ａ−１〜１２Ａ−
３，１２Ｂ−１〜１２Ｂ−３，１２Ｃ−１〜１２Ｃ−
３）と複数のルータ（１０Ａ〜１０Ｄ）とが接続された
ネットワーク上にて、アドレスフィールド（１８Ａ）と
データフィールド（１８Ｂ）とを含むパケット（１８）
を伝送するパケット通信システムである。複数の端末機
及びルータの各々は暗号／復号装置（１４）を有する。
複数の端末機の各々の暗号／復号装置は、パケット送信
時には少なくともアドレスフィールド（１８Ａ）内のア
ドレス情報を暗号化し、パケット受信時には暗号化され
たアドレス情報を復号する。ルータの暗号／復号装置
は、暗号化されたアドレス情報を復号し、ルーティング
テーブル内の情報に従って選択された通信経路にパケッ
ト（１８）を送信する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の端末機と少
なくとも一つのルータとが接続されたネットワーク上に
て、アドレスフィールドとデータフィールドとを含むパ
ケットを伝送するパケット通信システムに関し、とくに
そのセキュリティシステムの構築に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、イ
ンターネット、ローカルエリアネットワーク等のパケッ
ト交換網を介してパケット通信が盛んに行われている。
この際、機密性の高いデータを送る場合には、公衆回線
上にて暗号化されたデータを送信するのが通常である。

【０００３】暗号方式は秘密鍵暗号と公開鍵暗号に大別
され、代表的な方式としては、秘密鍵暗号としてはＤＥ
Ｓ（Data Encryption Standard）、公開鍵暗号としては
ＲＳＡ（Rivest Shamir Adleman criptograph）があ
る。

【０００４】原理的には、ＤＥＳはデータビット列の並
び換えや置換による方式で、ＲＳＡは極めて多ビットの
剰余演算を行う方式であり、一般に秘密鍵暗号方式に比
べて公開鍵暗号方式は数百倍遅くなる。これは、公開鍵
暗号方式においては、数百ビット以上を法とする非常に
多精度の剰余演算を行うことによる。

【０００５】そこで、通常、多量のデータ列の暗号化に
は高速な秘密鍵暗号方式を用い、データ量の少ない認
証、署名および鍵の配送などには公開鍵暗号方式を用い
るように暗号方式の使い分けがなされている。

【０００６】また、公開鍵暗号では、暗号強度を鍵のビ
ット長を変えることにより選択できるため、通信相手の
公開したさまざまなビット数の公開鍵を用いて演算がで
きることが求められている。

【０００７】ここで、機密性の高いデータを送る場合に
アプリケーションソフトウェアを用いて暗号化または復
号処理を実施すると、解読が困難となるように暗号化を
複雑化するほど、暗号化及び／または復号されるデータ
量が膨大化するほど、その処理に比較的長い時間を要す
る。

【０００８】また、アプリケーションソフトウェアを用
いた暗号化または復号処理は、オペレーションシステム
（ＯＳ）まで上がって来たパケットの内容を読む必要が
ある。このとき、発信元または送信先以外の機器のＯＳ
に記録されたパケットの内容は、悪意を持てば解読可能
であり、あるいは回線アナライザなどを用いて他人の通
信を盗み見ることができ、セキュリティが低いという問
題があった。

【０００９】特に、ＤＥＳではハードウェア技術を用い
て実現されなければならないと規定されているように、
ソフトウェアだけによる暗号／復号システムの場合、第
三者による解読を避けるのは事実上困難である。暗号ア
ルゴリズムの一部をハードウェア化すれば暗号強度はよ
り高いものとなる。

【００１０】これは公開鍵式暗号方式においても同様で
あり、例えば、１チップ公開鍵暗号プロセッサが提案さ
れている（電子情報通信学会論文誌 D-I Vol.J80-D-I
No.8pp.725-735 1997-8）。

【００１１】しかしながら、上記１チップ公開鍵暗号プ
ロセッサにおいては、予めハードウェアで規定された精
度内での任意精度の処理は可能であるが、規定された精
度を超える精度が要求された場合には処理はできず、新
たなハードウェアの設計を行わなければならないという
問題点が生じる。

【００１２】そこで、本発明の目的は、暗号化されるデ
ータ量を少なくしながらも、セキュリティの高いパケッ
ト通信が可能なパケット通信システムを提供することに
ある。

【００１３】本発明の他の目的は、暗号化または復号す
るための任意精度の演算が行えるシステムをハードウェ
ア的に容易に構築することを可能として、よりセキュリ
ティの高いパケット通信システムを提供することにあ
る。

【００１４】

【課題を解決するための手段】本発明は、複数の端末機
と少なくとも一つのルータとが接続されたネットワーク
上にて、アドレスフィールドとデータフィールドとを含
むパケットを伝送するパケット通信システムにおいて、
前記複数の端末機及び前記少なくとも一つのルータの各
々は、暗号／復号装置を有し、前記複数の端末機の各々
は、パケット送信時には前記暗号／復号装置にて少なく
とも前記アドレスフィールド内のアドレス情報を暗号化
し、パケット受信時には暗号化された前記アドレス情報
を前記暗号／復号装置にて復号し、前記少なくとも一つ
のルータは、暗号化された前記アドレス情報を前記暗号
／復号装置にて復号し、ルーティングテーブル内の情報
に従って選択された通信経路に前記パケットを送信する
ことを特徴とする。

【００１５】この場合、複数の端末機の各々は、パケッ
ト送信時には暗号／復号装置にて前記アドレスフィール
ド内の送信先アドレス情報及び発信元アドレス情報のい
ずれか一方または双方が暗号化される。

【００１６】このように本発明によれば、暗号化される
アドレス情報には、アドレスフィールド内のアドレス情
報が含まれる。パケット内のデータフィールド中のデー
タが暗号化されずに盗聴されても、発信元と送信先のい
ずれか一方または双方が暗号化されていれば、そのデー
タ自体は意味をなさない場合があるからである。従っ
て、発信元アドレス情報及び送信先アドレス情報の双方
またはいずれか一方のみを暗号化すれば、結果としてデ
ータの機密性が確保される。

【００１７】パケットのデータフィールドに、機密デー
タが格納された機密データフィールドが設け、複数の端
末機の各々は、パケット送信時には暗号／復号装置にて
機密データフィールド内の機密データを暗号化すること
ができる。

【００１８】こうすると、パケットの機密性のセキュリ
ティがより高く担保される。

【００１９】各々の暗号／復号装置は、複数のべき乗剰
余演算ユニットと、前記複数のべき乗剰余演算ユニット
をカスケード接続するための複数のカスケード端子と、
を有し、前記複数のべき乗剰余演算ユニットの各々は、
乗算精度２^mビット（ｍは自然数で固定）で乗算を行う
乗算ユニットと、除算精度２^2・mビットで除算を行う除
算ユニットと、を有し、前記複数のべき乗剰余演算ユニ
ットにより実施されるべき乗剰余演算の最大演算精度を
２ⁿ（ｎは自然数で固定）としたとき、 ｘ≧２ⁿ／２^m（ｘは自然数で固定） を満たすように、前記複数のべき乗剰余演算ユニットが
ｘ個接続されて、暗号化または復号を行うことができ
る。

【００２０】こうすると、暗号化または復号のための演
算処理を複数のべき乗剰余演算処理ユニットにて分散処
理することでハードウェア処理が容易となり、演算量が
多く、精度が要求される場合でも、容易にシステムを構
築して演算処理の高速化を図ることができる。このよう
に、べき乗剰余演算における演算精度を容易にハードウ
ェア的に拡張することができ、暗号化及び復号に用いる
鍵の精度に、十分な信頼性を確保することができる。ま
た、ハードウェアにて暗号化、復号を行うようにすれ
ば、オペレーションシステムまでデータを引き上げずに
処理できるので、セキュリティが担保される。

【００２１】また、分散処理の結果、べき乗剰余演算ユ
ニットのゲート数を抑制することができ、装置コストを
低減することが可能となる。こうのうよ少ないゲート数
でべき乗剰余演算ユニットを構成することができるた
め、例えばパーソナルコンピュータシステム間でのパケ
ット通信においても、暗号／復号システムを容易に構築
することが可能となる。

【００２２】暗号化または復号の算処理時にあっては、
その演算処理に必要な演算精度を２ ⁿ¹ビット（ｎ１≦ｎ
でｎ１は可変）としたとき、ｘ１≧２ⁿ¹／２^m（ｘ１≦
ｘで可変）を満たすように、前記複数のべき乗剰余演算
ユニットがｘ１個カスケード接続される。このとき、例
えばクロック発生回路から、演算処理時に２ⁿ¹個の基準
クロック信号を発生させる。このようにして、ｘ個のう
ちのｘ１個の演算ユニットが実効的にカスケード接続さ
れる。こうすると、ｘ１個以外の演算ユニットにて消費
される電力を節約でき、演算速度も高速化される。さら
に、複数の演算ユニット間にて光信号により信号が伝送
されるようにすれば、演算速度はより高速となる。

【００２３】複数のべき乗剰余演算ユニット間は光信号
が伝送されるようにすれば、暗号／復号装置内での演算
がさらに高速化される。

【００２４】各々のべき乗剰余乗算ユニットは、演算精
度２^m/yで演算を行うべき演算モジュールをそれぞれｙ
個（ｙは自然数で固定）を有し、ｙ個の演算モジュール
をカスケード接続することにより構成することができ
る。

【００２５】このとき、演算処理時に必要な演算精度を
２ⁿ¹ビット（ｎ１≦ｎでｎ１は可変）としたとき、ｙ１
≧２ⁿ¹／２^m/y（ｙ１は自然数で可変）を満たすように
ｙ１個の演算モジュールがカスケード接続されればよ
い。

【００２６】この最大ｙ個の演算モジュール間を光信号
により信号が伝送されるようにすれば、各演算ユニット
内での演算が高速化される。

【００２７】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施の形態を説明する。

【００２８】（ネットワークシステムの説明）図１は、
本発明に係るネットワークシステムを示している。図１
において、複数の端末機であるパーソナルコンピータ１
２Ａ−１〜１２Ａ−３，１２Ｂ−１〜１２Ｂ−３，１２
Ｃ−１〜１２Ｃ−３及び４台のルータ１０Ａ〜１０Ｄが
回線１１にて接続されることで、ネットワーク（パケッ
ト交換網）が構成される。このパケット交換網はいくつ
かのルール（プロトコル）にて統制され、例えばインタ
ーネットであれば、ネットワークがＴＣＰ／ＩＰ（TRAN
SMISSION CONTROL PROTOCOL/INTERNET PROTCOL）＝ＯＳ
Ｉプロトコルの４層（トランスポート層）／３層（ネッ
トワーク層）に対応する通信プロトコルを実装し、コン
ピュータ間の公衆通信ネットワークを構成している。

【００２９】ここで、ルータ１０Ａ〜１０Ｄは、パケッ
トが相手先に届けられるようにガイドするインテリジェ
ント型のブリッジで、各パケットの最初の数行に記載さ
れているアドレスを読み、その宛先にパケットを送る最
善の経路を、混み具合も考慮して決定するものである。

【００３０】図１に示す各々のパーソナルコンピュータ
１２Ａ−１〜１２Ａ−３，１２Ｂ−１〜１２Ｂ−３，１
２Ｃ−１〜１２Ｃ−３は、図２に示すようにパーソナル
コンピュータ１２としての同一の構成を有している。

【００３１】パーソナルコンピュータ１２は、大別する
と、入出力装置１３Ａを介して回線１１と接続され、ハ
ードディスクなどの外部記憶装置を内蔵したパーソナル
コンピュータ本体１３と、パーソナルコンピュータ本体
１３に対して、入出力インターフェース１３Ｂ及びバス
２を介して接続された暗号／復号装置（プログラマブル
ディジタルプロセッサ）１４とを備えている。パーソナ
ルコンピュータ１２はさらに、各種データを入力するた
めのキーボード１５と、各種表示を行うためのディスプ
レイ１６と、図示しないディスプレイなどを備えてい
る。

【００３２】このように、回線１１にて互いに接続され
た各々のパーソナルコンピュータ１２は、それぞれ暗号
／復号装置１４を有している。そして、一のパーソナル
コンピュータ１２より回線１１を介して他のパーソナル
コンピュータ１２に情報を出力する場合に、回線１１を
伝送される情報の一部は暗号化される。すなわち、一の
パーソナルコンピュータ１２に設けられた暗号／復号装
置１４は、送信情報を暗号化し、他のパーソナルコンピ
ュータ１２に設けられた暗号／復号装置１４は受信情報
を復号する。

【００３３】一方、ルータ１０Ａ〜１０Ｄは、図３に示
すようにルータ１０としての同一の構成を有している。
このルータ１０は、内蔵されたルーティングテーブルの
情報に従って、パケット通信の経路選択をするルータ本
体１７と、ルータ本体１７に対して、図２と同様にバス
２を介して接続された暗号／復号装置（プログラマブル
ディジタルプロセッサ）１４とを備えている。

【００３４】ここで、各々のパーソナルコンピュータ１
２の入出力部１３Ａにて送受信されるパケット１８は、
図４に示すように、アドレスフィールド１８Ａとデータ
フィールド１８Ｂとを含んでいる。

【００３５】本実施の形態ではの各々のパーソナルコン
ピュータ１０の暗号／復号装置１４は、パケット送信時
には少なくともアドレスフィールド１８Ａ内のアドレス
情報を暗号化し、パケット受信時には暗号化されアドレ
ス情報１８Ｂを復号する。一方、各ルータの暗号／復号
装置１４は、暗号化されたアドレス情報を復号し、ルー
ティングテーブル（通信経路制御情報）内の情報に従っ
て選択された通信経路にパケット１８を送信する。

【００３６】暗号化されるアドレス情報は、図４に示す
発信元アドレスフィールド１８Ａ−１内の発信元アドレ
ス情報及び送信先アドレスフィールド１８Ａ−２内の送
信先アドレス情報の双方またはいずれか一方でよい。例
えば、図１のパーソナルコンピュータ１２Ａ−１よりパ
ーソナルコンピュータに、１００万円を送金するという
課金データを送る場合を例に挙げて説明する。この場
合、データとして「１００万円を送金する」が暗号化さ
れずに盗聴されても、送り元と送り先のいずれか一方ま
たは双方が暗号化されていれば、そのデータ自体は意味
をなさない。従って、発信元アドレス情報及び送信先ア
ドレス情報の双方またはいずれか一方のみを暗号化すれ
ば、結果としてデータの機密性が確保される。

【００３７】あるいは、暗号化される一部の情報は、ア
ドレスフィールド１８Ａ内のアドレス情報に加えて、デ
ータフィールド１８Ｂ内の機密データフィルド１８Ｂ−
１中の機密データを含むことができる。上記の例におい
て、機密データフィールド１８Ｂ−１内に「送り主１２
Ａ−１、送り先１２Ｃ−１」とあり、通常データフィー
ルド１８Ｂ−２内に「１００万円を送金する」とあった
場合、アドレスフィールド１８Ａ及び機密データフィー
ルド１８Ｂ−１の情報を暗号化することで、上記と同様
にデータの機密性が確保される。

【００３８】あるいは、機密データフィールド１８Ｂ−
１内に「１００万円を送金する」とあり、通常データフ
ィールド１８Ｂ−２内に「送り主１２Ａ−１、送り先１
２Ｃ−１」とあった場合も同様にデータの機密性は確保
できる。このように、こうすると、暗号化される情報量
が少ないにも関わらず、セキュリティを高いレベルで確
保できる。また、特定フィールド内の情報のみ暗号化す
るようにすれば、パケット１８内のどの情報を暗号化す
るかを、フィールドによって区別できるからである。

【００３９】一方、ルータ１０では、パケット１８内の
アドレスフィールド１８Ａ内の情報とルータ本体１７内
のルーティングテーブルの情報とに基づいて、どのルー
タあるいはパーソナルコンピュータにパケット１８を送
信すべきかの経路選択を行う。このためにルータ１０の
暗号／復号装置１４では、パケット１８内のアドレスフ
ィールド１８Ａ内の暗号化された発信元アドレスフィー
ルド１８Ａ−１及び／または送信先アドレスフィールド
１８Ａ−２内のアドレス情報を復号する。これにより、
ルータ１０は発信元アドレス及び送信先アドレスを知る
ことができ、パケット１０の送信経路の選択を行うこと
ができる。

【００４０】（暗号／復号装置の概略構成及び動作）図
５は、図２及び図３に示す暗号／復号装置１４の構成を
示している。

【００４１】この暗号／復号装置１４は、図示しないシ
ステムＲＯＭ、システムＲＡＭを有し、暗号化及び復号
の処理手順が予め、図２に示すパーソナルコンピュータ
本体１３内あるいは図３に示すルータ本体１７内のメイ
ンマイクロプロセッサ１側からバス２を介してロードさ
れてプログラミングされる。

【００４２】この暗号／復号装置１４は、全体の制御を
司るコントロールユニット５と、演算途中の各種デー
タ、処理手順などを格納するＲＡＭ６及びＲＯＭ８と、
それぞれ演算精度２^mビット（ｍは自然数で固定）で演
算を行うｘ（ｘは自然数で固定）個のべき乗剰余演算ユ
ニット７−１〜７−ｘと、これらべき乗剰余演算ユニッ
ト７−１〜７−ｘ同士をカスケード接続するためのスイ
ッチＳＷと、アドレスデータ、命令データなどを転送す
るための内部システムバス４Ａと、各種データを転送す
るための内部データバス４Ｂと、を備えている。なお、
内部システムバス４Ａと内部データバス４Ｂとで、内部
バス４を構成している。また、スイッチＳＷは、本実施
の形態の構成を図面上で理解できるように便宜的に図示
したものである。実際には、実効的にカスケード接続さ
れるべき乗剰余演算ユニットの数は、暗号／復号装置１
４内の例えばコントロールユニット５から発生する基準
クロック信号の数に基づいて決定され、機械的にスイッ
チＳＷがオン、オフする構成ではない。この点について
は後述する。

【００４３】この場合において、全てのべき乗剰余演算
ユニットをｘ個カスケード接続した場合に得られる最大
ビット精度を２ⁿ（ｎは自然数で固定）とした時、カス
ケード接続される最大個数ｘは、以下に示す条件式を満
たしている必要がある。

【００４４】ｘ≧２ⁿ／２^m なお、必要な演算精度が最大ビット精度２ⁿ以下のビッ
ト精度２ⁿ¹（ｎ１は可変でかつｎ１≦ｎ）である場合に
は、ｘ個のべき乗剰余演算ユニット７−１〜７−ｘを全
て動作可能状態としても演算結果を得ることは可能であ
るが、最大ｘ個のべき乗剰余演算ユニットのうち、 ｘ≧ｘ１≧２ⁿ¹／２^m（ｘ１は可変） を満たすようにｘ１個のべき乗剰余演算ユニット７−１
〜７−ｘ１を実効的に動作するようにカスケード接続す
ればよい。こうして、２ⁿ¹ビット精度の演算を行うよう
にすれば、電力を不必要に消費することなく、消費電力
の適正化を図ることができ、さらに演算処理時間も最適
化することが可能となる。

【００４５】ここで、べき乗剰余演算ユニット７−１〜
７−ｘの各々は、それぞれ演算精度２^m/y（ｙは２以上
の整数）で演算を行うべきｙ個のべき乗剰余演算モジュ
ール９−１〜９−ｙが、スイッチＳＷを介してカスケー
ド接続可能となっている。なお、スイッチＳＷは、実施
例の構成を図面上で理解できるように便宜的に図示した
ものである。実際には、実効的にカスケード接続される
べき乗剰余演算モジュールの数は、上述の通り、暗号／
復号装置１４内の例えばコントロールユニット５からの
基準クロック信号の数に基づいて決定され、機械的にス
イッチＳＷがオン、オフする構成ではない。

【００４６】ここで、例えばべき乗剰余演算ユニット７
−１とべき乗剰余演算ユニット７−２とが実効的にカス
ケード接続された場合には、トータルで２ｙ個のべき乗
剰余演算モジュールがカスケード接続されたことと等価
となる。

【００４７】そして、本実施例では、一つのべき乗剰余
演算ユニットの全ｙ個のべき乗剰余演算モジュール９−
１〜９−ｙのうち、２ⁿ¹ビット精度の演算を行うのに十
分な個数ｙ１≧２ⁿ¹／２^m/y（ｙ１≦ｙ）の演算モジュ
ールを実効的にカスケード接続することも可能である。
こうすれば、消費電力及び演算処理時間をより最適化す
ることが可能となる。

【００４８】あるいは、２ⁿ¹ビット精度の演算を行うの
に、（ｘ１−１）個のべき乗剰余演算ユニット７−１〜
７−（ｘ１−１）と、べき乗剰余演算ユニット７−ｘ１
の中のｙ１個のべき乗剰余演算モジュールとを用いるこ
とも可能である。この場合に、（ｘ１−１）個のべき乗
剰余演算ユニット７−１〜７−（ｘ１−１）で２ⁿ²（ｎ
２＜ｎ１）のビット精度の演算が実施されるとすると、
ｙ１≧（２ⁿ¹−２ⁿ²）／２^m/y（ｙ１≦ｙ）を満たせば
よい。

【００４９】次に、図１〜図５に示す装置の動作につい
て説明する。

【００５０】まず、メインマイクロプロセッサ１が暗号
／復号装置１４に対し、暗号化／復号に要求される演算
精度に対応する演算精度データをバス２を介して与え
る。

【００５１】これにより暗号／復号装置１４のコントロ
ールユニット５は、べき乗剰余演算ユニット７−１〜７
−ｘに対し、メインマイクロプロセッサユニット１及び
／またはＲＡＭ６からの処理手順（後述する図１５で示
す暗号手順）に基づいて、要求された演算精度２ⁿ¹に対
応する数のべき乗剰余演算ユニットあるいはべき乗剰余
演算モジュールを制御する。べき乗剰余演算ユニット７
−１〜７−ｘは、各演算データの精度情報に基づいて、
カスケード接続されるべきユニット数及びモジュール数
を判断する。このカスケード接続されるべきユニット数
及びモジュール数は、演算に必要な基準クロック信号の
数によって決定される。この基準クロック信号は、図２
に示すコンピュータ本体１３または図３に示すルータ本
体１７あるいは図５に示すコントロールユニット５が有
する図示しない基準クロック信号発生回路にて発生され
る。

【００５２】これにより、演算に必要とされた数のべき
乗剰余演算ユニット及び演算モジュールは実効的にカス
ケード接続され、コントロールユニット５は、予めプロ
グラミングされた処理手順に基づいて演算をべき乗剰余
演算ユニットにて行わせることとなる。

【００５３】そして得られた精度２ⁿ¹の演算結果（暗
号）をバス２、コンピュータ本体１３の入出力部１３Ａ
を介して、回線１１側に出力するか、あるいは復号結果
をバス２を介してコンピュータ本体１３またはルータ本
体１７内のメインマイクロプロセッサ１に出力する。

【００５４】ここで、この実施の形態ではチップ間すな
わち図５のメインマイクロプロセッサユニット１と暗号
／復号装置１４間のバス２上の信号を、多チャンネルの
電気信号としても良いし、あるいは例えば波長の異なる
多チャンネルの光信号としても良い。チップ間を光通信
する技術は既に多くの提案がある。

【００５５】さらに加えて、この実施の形態では、１チ
ップを構成する暗号／復号装置１４内の一部または全部
のユニット間にて、光信号を伝送することも可能であ
る。すなわち、図５に示す暗号／復号装置１４の内部シ
ステムバス４Ａと内部データバス４Ｂとを光伝送路とす
るのである。こうすると、コントロールユニット５と、
ＲＡＭ６と、ＲＯＭ８と、ｘ個のべき乗剰余演算ユニッ
ト７−１〜７−ｘとの各間で、内部システムバス４Ａと
内部データバス４Ｂを介して光信号を伝送することがで
きる。このとき、ＲＡＭ６を構成する記憶素子として、
電気信号以外の情報例えば強誘電メモリのように磁化さ
れた情報を記憶するようにすれば、光信号を電気信号に
変換する必要はない。例えば強誘電メモリを用いた場合
には、光信号に基づいて磁化された情報を記憶すればよ
い。さらには、ｘ個のべき乗剰余演算ユニット７−１〜
７−ｘの間も実質的にバス接続されているため、これら
のバスを光伝送路とし、べき乗剰余演算ユニット間も光
信号により伝送することが可能である。なお、１チップ
内の内部バスを光伝送路とする具体的例については後述
する。

【００５６】以上の説明においては、最大ｘ個のべき乗
剰余演算ユニットが装着されている場合について説明し
たが、後に機能拡張する場合などに備えて、暗号／復号
装置１４に外部べき乗剰余演算ユニットをカスケード接
続するための端子を設けてもよい。このように、外部べ
き乗剰余演算ユニットをカスケード接続するように構成
すれば、内部べき乗剰余演算ユニットのみをカスケード
接続して得られる演算精度以上の演算精度を確保するこ
とができる。

【００５７】より詳細には、暗号／復号装置１４を１チ
ップ構成とした場合であっても、図５にて破線で示すよ
うに、一または複数のプログラマブルディジタルプロセ
ッサ１４’を、内部データバス及び図示しないカスケー
ド接続端子を介してカスケード接続することができる。
こうすると、プログラマブルディジタルプロセッサ１
４’内のべき乗剰余演算ユニットを、暗号／復号装置１
４内のべき乗剰余演算ユニットとカスケード接続したの
と等価となる。この意味で、暗号／復号装置１４内の内
部べき乗剰余演算ユニット７−１〜７−ｘに対して、一
または複数のプログラマブルディジタルプロセッサ１
４’のべき乗剰余演算ユニットは、外部べき乗剰余演算
ユニットとして機能する。そして、本実施例では、この
内部べき乗剰余演算ユニットとが外部べき乗剰余演算ユ
ニット間も光信号により伝送することが可能である。

【００５８】また、複数の外部べき乗剰余演算ユニット
を例えば、ＴＦＴ（Thin Film Transistor）で構成した
場合には、欠損などにより不良トランジスタが発生する
ことに起因して、最大でｚ個の外部べき乗剰余演算ユニ
ットの全体が使用できなくなる恐れがある。

【００５９】そこで、べき乗剰余演算ユニットの歩留ま
り率Ａに対して、少なくともＫ（ｚ≧Ｋ／Ａ）個のべき
乗剰余演算ユニットを予め用意しておくことが好まし
い。こうすると、Ｋ個のべき乗剰余演算ユニットのうち
良品のべき乗剰余演算ユニットを最大でｚ個接続するこ
とできる。

【００６０】また、暗号／復号装置１４内にて演算精度
２^m1ビット（ｍ１：自然数）で演算を行う内部べき乗剰
余演算ユニットと、プログラマブルディジタルプロセッ
サ１４’内にて演算精度２^m2ビット（ｍ２：自然数）で
演算を行う外部べき乗剰余演算ユニットとをカスケード
接続して、最大演算精度２ⁿの演算を実施するには、外
部べき乗剰余演算ユニットの接続数ｚを下記の式を満足
するように設定すればよい。

【００６１】ｚ≧（２ⁿ−２^m1）／２^m2 さらに所望のビット精度２ⁿ¹（ｎ１は自然数、かつ、ｎ
１≦ｎ）にて演算する場合には、ｚ個の外部べき乗剰余
演算ユニットのうち、 ｚ≧ｚ１≧（２ⁿ¹−２^m1）／２^m2（ｚ１は自然数） を満たすように外部べき乗剰余演算ユニットをカスケー
ド接続すれば、演算に必要な外部べき乗剰余演算ユニッ
トのみを動作させることができる。この結果、消費電力
の適正化、演算処理時間の適正化を図ることができる。

【００６２】なお、暗号／復号装置１４を構成する場合
に、図５に示す構成ではメインマイクロプロセッサ１が
必須の構成要件となっていた。しかし、暗号／復号装置
１４にメインマイクロプロセッサ１の機能を持たせ、バ
ス２を介して記憶装置あるいは外部記憶装置からプログ
ラムをロードするように構成すれば、メインマイクロプ
ロセッサ１は不要となる。

【００６３】また、以上の説明においては、暗号／復号
装置１４がプログラムをロードする場合についてのみ説
明したが、これに限定されるものではない。例えば予め
マスクＲＯＭ、ＰＲＯＭ、ＥＥＰＲＯＭなどの不揮発性
のメモリに処理手順のプログラムを格納しておき、これ
に基づいて固定化した処理手順に基づいて動作したり、
固定化した処理手順をハードウエアロジックで実現する
ことも可能である。

【００６４】以上の説明のように、本実施の形態によれ
ば、所望精度の演算を行うための暗号／復号装置１４を
ハードウェア的に容易に実現することが可能であるとと
もに、演算精度の拡張に対してもハードウェア的に容易
に対応することが可能となる。

【００６５】この実施の形態においては、暗号／復号装
置１４内にコントロールユニット５及びＲＡＭ６を設け
る構成としていたが、メインマイクロプロセッサ１側に
これらの機能を行わせるように暗号／復号装置１４を構
成し、べき乗剰余演算ユニットのみを１チップ構成と
し、任意精度汎用演算プロセッサとして機能させること
も可能である。

【００６６】（暗号化及び復号処理の具体例）次に、暗
号／復号装置１４での具体的な暗号化処理及び復号処理
について説明する。

【００６７】［１］ ＲＳＡ方式の原理説明 まず具体的な処理内容の説明に先立ち、代表的な公開鍵
方式暗号であるＲＳＡ方式について説明する。

【００６８】ネットワーク暗号の利用形態としては、送
信者が暗号鍵を用いて平文を暗号化して送信し、その暗
号文の受信者は復号鍵を用いて復号し平文に戻す処理を
行うものである。

【００６９】秘密鍵暗号方式では暗号鍵と復号鍵が同一
であるのに対し、公開鍵暗号方式は同一ではなく、暗号
鍵を公開し、復号鍵を秘密に保持する方式である。次に
代表的な公開鍵暗号方式であるＲＳＡ方式の原理につい
て述べる。

【００７０】平文をある適当なブロックに分け、それに
相当する数値をＭとする。素数ｐとｑを定め、復号鍵
（プライベートキー）として秘密にし、次の関係にある
ｎとｅを公開鍵（パブリックキー）とする。

【００７１】 ｎ＝ｐｑ …… （１） ｇｃｄ（ｅ，（ｐ−１，ｑ−１））＝１ …… （２） ここで、ｅ及び（ｐ−１）（ｑ−１）の最大公約数は
１、すなわち、（ｐ−１）（ｑ−１）と互いに素な正数
ｅを適当に決める。

【００７２】そして、下記の（３）式に示すように、送
信者はパブリックキーを用いて、ｎを法とする平文Ｍの
ｅ乗の剰余演算（Ｍ^eをｎで割った余りＣを算出）を行
い、暗号文Ｃを送信する。

【００７３】 Ｍ^e≡Ｃ ｍｏｄ ｎ …… （３） これにより、暗号文Ｃを受信した受信者は、まず、プラ
イベートキーを用いて、下記の（４）式により（ｐ−
１）（ｑ−１）を法とするｅの逆数ｄを求める。

【００７４】 ｅｄ≡１ ｍｏｄ （ｐ−１）（ｑ−１） …… （４） 得られたｄにより、下記の（５）式から暗号文Ｃを平文
Ｍに復号する。

【００７５】 Ｃ^d≡Ｍ ｍｏｄ ｎ …… （５） ところで、式（４）と式（５）は、（ｐ−１）と（ｑ−
１）の最少公倍数ｌｃｍ（ｐ−１，ｑ−１）を用いる
と、ｄを小さく定めることができ、下記の（６）式及び
（７）式に示すように、計算量の軽減がはかれる。

【００７６】 ｇｃｄ（ｅ，ｌｃｍ（ｐ−１，ｑ−１））＝１ …… （６） ｅｄ≡１ ｍｏｄ ｌｃｍ（ｐ−１，ｑ−１） …… （７） この場合において、パブリックキーｎはプライベートキ
ーｐとｑの積であるため、容易に素因数分解できないよ
う、通常５１２ビット以上に選定される。

【００７７】以上のようにＲＳＡ方式は素因数分解とい
う数学的要素と多精度剰余演算を行うことなどで、暗号
強度の高い方式であると広く認知されている。

【００７８】［２］ 剰余計算例 式（３）と式（５）のべき乗剰余演算結果が暗号・復号
文となるため、丸め操作や浮動少数点演算が使えず整数
演算でなければならない。べき乗剰余演算は指数をその
システムで除算可能な部分に分割して、より小さな剰余
演算の積の繰り返しで求めることができる。説明の容易
性のため、ごく小さい数値の例を示す。

【００７９】パブリックキーをｎ＝５５、ｅ＝７とし、
プライベートキーをｐ＝５、ｑ＝１１とする。

【００８０】平文Ｍ＝３とすると、暗号文Ｃは、暗号化
においてはパブリックキーのｎとｅを用いて、式（３）
より ３⁷≡Ｃ ｍｏｄ ５５ から Ｃ＝４２ を得る。

【００８１】復号ではプライベートキーのｐとｑよりｄ
を次のように選定する。

【００８２】式（４）より ７ｄ≡１ ｍｏｄ （５−１）（１１−１） すなわち、 ７ｄ≡１ ｍｏｄ ４０ から ｄ＝２３ となる。

【００８３】４２²³≡Ｍ ｍｏｄ ５５ から Ｍ＝３ となる。

【００８４】剰余演算においては Ｘ≡ｒ１ ｍｏｄ ｎ、 Ｙ≡ｒ２ ｍｏｄ ｎ のとき、ｎを法とする下記の式（８）の乗算が成立す
る。

【００８５】 Ｘ・Ｙ≡ｒ１・ｒ２ ｍｏｄ ｎ …… （８） この関係式により指数部分を演算可能な部分に分割す
る。

【００８６】例えば、 そこで、先ず、４２⁵及び４２³についての２種類の剰余
を求める。

【００８７】 ４２⁵≡１２ ｍｏｄ ５５ ４２³≡３ ｍｏｄ ５５ 式（８）から ４２²³≡１２・１２・１２・１２・ ３≡ｒ ｍｏｄ ５５ ↑ ↑ ↑ ↑ ↑ ｒ１ ｒ２ ｒ３ ｒ４ ｒ５ となる。

【００８８】次にｒ１・ｒ２からその剰余ｒ_1-2を求め
る。

【００８９】 ｒ１・ｒ２≡１２・１２≡ｒ_1-2 ｍｏｄ ５５ より、 ｒ_1-2＝３４ となる。以下同様にして、 ｒ_1-2・ｒ３≡３４・１２≡ｒ_1-3 ｍｏｄ ５５ より、 ｒ_1-3＝２３ となる。さらに ｒ_1-3・ｒ４≡２３・１２≡ｒ_1-4 ｍｏｄ ５５ より、 ｒ_1-4＝１ となる。さらにまた、 ｒ_1-4・ｒ５≡１・３≡ｒ ｍｏｄ ５５ となって、 ｒ＝３ を得ることとなる。

【００９０】以上の剰余演算過程における各剰余乗算の
最大精度は法であるｎの２倍以下で済む。このようにし
て、小さな数値に置き換えた剰余演算の繰り返しで、目
的とする剰余を算出することができる。

【００９１】［３］ 暗号化及び復号処理の一般的手法 ここで、図１９を参照してＲＳＡに基づく暗号化及び復
号処理の一般的手法について説明する。

【００９２】まず、Ａ^m≡Ｒ ｍｏｄ ｎについての剰
余演算では、Ａ、ｍ、ｎの各値を入力する（ステップＳ
１）。

【００９３】合同式 Ａ^m≡Ｒ ｍｏｄ ｎ は暗号化
においては平文ＭがＡ、パブリックキーｅがｍとして、
パブリックキーｎを法とする剰余演算によって得られた
Ｒが暗号文Ｃになる。復号では暗号文ＣがＡ、パブリッ
クキーｅとプライベートキーｐ、ｑから選定されたｄが
ｍとして、ｎを法とする剰余演算によって得られたＲが
平文Ｍである。

【００９４】先ず、Ａのビット数Ｋ１を求め（ステップ
Ｓ２）、Ａのビット数Ｋ１から剰余演算システムにおけ
るＡ^Nの最大指数Ｎを求める（ステップＳ３）。

【００９５】次に最大指数Ｎが１であるか否かを判別し
（ステップＳ４）、最大指数Ｎ＝１であればＡ²で精度
オーバーになるため、 Ａ≡ｒ ｍｏｄ ｎ を求め（ステップＳ５）、剰余ｒのビット数ｋを求め
（ステップＳ６）、ビット数ｋからＡのブロック規模を
判断する（ステップＳ７）。

【００９６】Ａのブロック規模が精度内であれば（ステ
ップＳ７；Ｎｏ）、ｍ個のＡに対するｎを法とする乗算
を行い、その結果から求める剰余Ｒを得る（ステップＳ
８）。

【００９７】また、Ａのブロック規模が精度外であれば
（ステップＳ７；Ｙｅｓ）、データが大きすぎてオーバ
ーフローを起こしてしまうので（ステップＳ９）、Ａの
ブロック規模を小さくすべく、演算処理を終了する（ス
テップＳ１０）。

【００９８】一方、Ｎが２以上であれば（ステップＳ
４；Ｎｏ）、ｍをｑＮ＋ａに分解し（ステップＳ１
１）、ａが０でないときは（ステップＳ１２；Ｙｅ
ｓ）、Ａ^aを求め（ステップＳ１３）、Ａ^aをｎで割った
余りｒ１を求める（ステップＳ１４）。 次にｑ＝０で
あるか否かを判別し（ステップＳ１５）、ｑ＝０ならば
（ステップＳ１５；Ｙｅｓ）ｒ１が求める剰余Ｒである
（ステップＳ１６）。

【００９９】ステップＳ１５の判別において、ｑ≠０で
あるならば（ステップＳ１５；Ｎｏ）、Ａ^Nを求め（ス
テップＳ１７）、Ａ^Nをｎで割った剰余ｒを求める（ス
テップＳ１８）。

【０１００】そして剰余ｒをｒ００に代入し（ステップ
Ｓ１９）、ｑ個のＡ^Nに対するｎを法とする乗算を行い
（ステップＳ２０）、ａ≠０であるならば（ステップＳ
２１；Ｎｏ）、得られた乗算結果ｒとｒ１との積をｎで
割った剰余を求め（ステップＳ２２）、求めた剰余ｒを
最終的に求めるべき剰余Ｒとし（ステップＳ２３）、剰
余Ｒを剰余データとして出力する（ステップＳ２４）。

【０１０１】このようにＲＳＡに基づいた公開鍵暗号方
式の暗号化及び復号処理（剰余演算処理）は複雑であ
り、特に暗号／復号システムにおいては、前述したよう
に、ｎは５１２ビット以上と高精度であるため、除算の
分散処理が不可能であれば、本実施の形態のようなハー
ドウェア化は困難であり、上記処理をソフトウェアで処
理することとなり、そのプログラミングも簡単ではない
ので、多くの演算時間を要することは容易に推察でき
る。

【０１０２】［４］公開鍵暗号／復号システムの構成 図６は、公開鍵を用いた図１の暗号／復号装置１４を、
べき乗剰余演算装置として表したブロック図である。べ
き乗剰余演算装置としてのこの暗号／復号装置１４は、
大別すると、所定の精度範囲内で任意精度の除算を行う
任意精度除算装置２０と、所定の精度範囲内で任意精度
の乗算を行う任意精度乗算装置２１とを備え、これらは
バス２２により接続される。

【０１０３】この任意精度除算装置（除算ユニット）２
０と任意精度乗算装置（乗算ユニット）２１とは、図５
に示すべき乗剰余演算ユニット７−１〜７−ｘのうちの
一つのべき乗剰余演算ユニット１に対応する。

【０１０４】任意精度除算装置２２は、最大乗算精度２
^mビット（ｍ：自然数で固定）内の任意乗算精度で乗算
を行い、任意精度除算装置２０（除算ユニット）は、最
大除算精度２^2mビット内の任意除算精度で除算を行う。
そして、ｘ＝２ⁿ／２^mを満たすようにべき乗剰余演算ユ
ニット７−１〜７−ｘをｘ個接続することにより、最大
２ⁿビット精度の暗号化及び復号を行うための任意精度
べき乗剰余演算装置（暗号／復号装置１４）を構成する
ことが可能となる。

【０１０５】［５］任意精度除算装置及び任意精度乗算
装置の構成 任意精度除算装置２０は、図７に示すように、被除数デ
ータ及び除数データがそれぞれ入力される８ビット精度
の第１除算器２５−１〜第Ｈ除算器２５−Ｈ（Ｈ：２以
上の整数）のＨ個の除算器（除算モジュール）と、精度
情報データに基づいて対応する８ビット精度の除算器を
カスケード接続するための第１スイッチＳＷ１〜第（Ｈ
−１）スイッチＳＷ（Ｈ−１）の（Ｈ−１）個のスイッ
チと、を備えて構成されており、第１スイッチ〜第（Ｈ
−１）スイッチＳＷ１〜ＳＷ（Ｈ−１）は、精度情報デ
ータに基づいて必要な数の除算器をカスケード接続する
こととなる。

【０１０６】なお、これらスイッチＳＷ１〜ＳＷ（Ｈ−
１）も、図５の場合と同様に説明の便宜上図示したもの
である。また、各８ビット除算器の間及び各８ビット除
算器への入出力を、全て光信号で伝送するように構成す
ることもできる。

【０１０７】より具体的には、８ビット精度の除算を行
う場合には、全てのスイッチＳＷ１〜ＳＷ（Ｈ−１）が
開状態であり、第１除算器２５−１のみが動作し、１６
ビット精度の除算を行う場合には、第１スイッチＳＷ１
のみが閉状態となり、第１除算器２５−１及び第２除算
器２５−２が動作し、（８×Ｊ）精度の除算を行う場合
には（Ｊ：２以上（Ｈ−１）以下の整数）、第１スイッ
チＳＷ１〜第（Ｊ−１）スイッチＳＷ（Ｊ−１）が全て
閉状態となり第１除算器２５−１〜第Ｊ除算器２５−Ｊ
が動作することとなる。

【０１０８】そして、被除数データ及び除数データは、
下位８ビットから８ビット単位で第１除算器２５−１か
ら第Ｊ除算器に順次与えられることとなる。

【０１０９】なお、任意精度乗算装置２１は、任意精度
除算装置２０の８ビット除算器を８ビット乗算器に変更
した構成とほぼ同様の構成であるので、その説明を省略
する。

【０１１０】このように、べき乗剰余演算を行う図５に
示すべき乗剰余演算ユニット７−１〜７−ｘが、被除数
データ、除数データ及び精度情報データの入力信号ライ
ン並びに商データ及び剰余データの出力信号ラインをカ
スケード接続するためのカスケード接続端子を有し、ｘ
＝２ⁿ／２^mを満たすようにべき乗剰余演算ユニット７−
１〜７−ｘを最大でｘ個接続することにより、最大２ⁿ
ビット精度の暗号化及び復号を行うことができる。

【０１１１】なお、図６に示すバス２２を光伝送路とす
れば、これら任意精度乗算装置２１と任意精度除算装置
２０との間を、光信号により伝送することができる。

【０１１２】［６］除算器の構成 次に任意精度除算装置２０を構成している除算器の構成
について説明する。

【０１１３】［６．１］ 除算器のアルゴリズム まず、除算器の説明に先立ち、除算器のアルゴリズムに
ついて説明する。

【０１１４】除算に関しては、乗算ほどではないが、い
ろいろなアルゴリズムが考案されている。また、信号処
理においては、除算は乗算ほど頻繁に用いられるわけで
はない。

【０１１５】しかしながら、信号の正規化、コンピュー
タ通信や情報ネットワークにおける秘匿技術としての暗
号化／復号に、音声認識における特徴抽出において、周
波数スペクトルを基本とする線形予測係数の演算（積和
が７０回、除算が１２回）、フォールトトレラントシス
テムにおいてなどの例に見られるように、除算を必要と
する場合、その実現は乗算ほど容易ではなく、従来にお
いては、高精度で高速に結果を得るための有効な手段が
なかった。

【０１１６】除算の実現方法としては、以下の４種類が
知られている。

【０１１７】（１）変数ｘと１／ｘ の関係を示すルッ
クアップテーブル（変換表）をＲＯＭ内に用意してお
き、ｙ／ｘなる除算を、ｙ（１／Ｘ） なる乗算に置き
換えて実行する「逆数ＲＯＭ方式」。

【０１１８】（２）ｙ／ｘ なる除算を直接実行する代
わりに、対数ＲＯＭによりｘとｙから ｌｏｇｘとｌｏ
ｇｙを求め、それからｚ＝ｌｏｇｘ−ｌｏｇｙの減算を
行い、最後に指数ＲＯＭによりｅｘｐｚを求める「対数
計算方式」。

【０１１９】（３）被除数に対してシフトと減算を試行
錯誤的に繰り返す「減算シフト方式」。

【０１２０】（４）乗算を繰り返し実行しながら結果を
求めるべき商の値に収束させていく「収束形除算方
式」。

【０１２１】このうち、逆数ＲＯＭ方式が最も高速であ
るが、高精度を要求するとルックアップテーブルを格納
すべきＲＯＭの容量が指数的に大きくなる欠点がある。
従って、信号処理においては比較的粗い精度でよい場合
に限られて使用されている。

【０１２２】次の対数計算方式も対数ＲＯＭの容量の制
約からくる精度上の検討を十分に行ったうえで用いる必
要があり、その意味でも以上の二つのＲＯＭ方式はどの
ような場合にも用い得る汎用的な方法とは言い難い。

【０１２３】以上の４方式のうち、どのような精度に対
しても除算可能な方式は減算シフト方式と収束形除算方
式であるといえる。

【０１２４】収束形除算方式は被除数と除数を分数の分
子と分母とみなし、分母が１に近づくまで分子分母に同
一の収束係数を乗じていき、得られた最終的な分子の値
が商になる。あるいは、除数の逆数を収束アルゴリズム
によって求め、商はこの逆数と被除数の積から求めるこ
とができる。

【０１２５】しかし、複数チップ（モジュール）接続に
よる除算能力の拡張機能を考慮した場合、近似演算によ
る収束が行われる収束形除算方式では部分剰余の伝搬が
さらに近似されることになり、誤差が大きくなってしま
うという問題点が生じる。

【０１２６】この点、減算シフト方式ではそのような問
題はなく、任意精度で除算可能であり、複数チップ（モ
ジュール）接続による除算能力の拡張機能をも考慮した
場合、最も適しているといえる。

【０１２７】次に、除算能力の拡張機能について考察す
る。

【０１２８】例えば、 ５６７８９０／１２３４ の除算を実行するには図８（Ａ）に示すように、被除数
と除数の減算が繰り返し実行される。

【０１２９】ここで、除数２けたの除算器（または除算
モジュール）を用いて、除数を４けたに拡張した使用を
考えてみると、図８（Ｂ）及び図８（Ｃ）に示すよう
に、除数１２３４を除数１２と除数３４とに分割すると
ともに、被除数５６７８９０を被除数５６７及び被除数
８９０とに分割し、１２と３４の除数で分散処理した結
果から除算能力の拡張した解（図８（Ａ）相当）を得る
という乗算器のような使い方（乗算においては可能）は
できない。

【０１３０】従って、除算は使用可能けた数の範囲内で
有効であり、１ビットでも除算能力を超えた使用に対し
ては、たとえメモリーや外部回路を用いても容易には対
処できない。

【０１３１】また、除算においては通常丸め操作を行う
が、暗号／復号システムにおいては、このような使用は
できない。

【０１３２】以上のような理由によって、従来において
は、ハードウェア化された除算器は少なく処理速度の遅
いソフトウェアで対処していた。

【０１３３】ところで、本除算器のアルゴリズムは被除
数に対してシフトと減算を試行錯誤的に繰り返す「減算
シフト方式」に基づいたもので、その一般的な基本式は
以下の漸化式で表される。

【０１３４】

【数１】

【０１３５】

【数２】

【０１３６】式（Ｂ）が求める商Ｑであり、最終剰余Ｒ
は２^-nＲ⁽ⁿ⁾である。

【０１３７】各演算工程における商のディジットｑ_j+1
は２ＲとＤの大小関係で以下のように定まる。

【０１３８】２Ｒ^(j)＜Ｄの場合、ｑ_j+1＝０ ２Ｒ^(j)≧Ｄの場合、ｑ_j+1＝１ つまり、まず仮の部分剰余Ｒ^(j+1)（＝２Ｒ^(j)−Ｄ）を
求めて、部分剰余Ｒ^(j+1)が正または“０"ならばｑ_j+1
＝１が求まり、真の部分剰余とする。もし、部分剰余Ｒ
^(j+1)が負ならば、ｑ_j+1＝０で仮の部分剰余の減算を取
消す。

【０１３９】以上の操作は、Ｒ⁽ⁿ⁾をｎディジットだけ
右にシフトすることから求まることを先の漸化式は意味
している。

【０１４０】しかし、以上の漸化式は単にｎディジット
の商に対してのものである。除算データを各モジュール
に分散した場合、各モジュールの被除数と除数はそれぞ
れ連結した状態で行われなければならない。

【０１４１】一般に、除数に対して被除数のけた数が多
いため、分散した除数を連結して被除数との減算を行う
ことは、除数の連結とそれに伴う減算器やラッチ回路の
連結などにより容易には実現できなかった。

【０１４２】これに対し、本実施例の除算器は、分散し
た除数と減算器は各モジュール内に固定し、被除数を連
結してシフトと減算を行うようにしてモジュールの分散
化を可能にしている。

【０１４３】この場合、筆算とは逆に除数を固定した減
算なので被除数は左シフトになる。

【０１４４】例えば、簡単のために１モジュールが４ビ
ット除算器について２モジュールに拡張したときの各ス
テップの動作を図９に示す。

【０１４５】２モジュールに分散した除数は減算器とラ
ッチ回路を伴ってそのけた借り用端子ＢＯとＢＮで連結
される。被除数はＱＩとＱＯ端子により連結されて初段
のＲＩに戻される。除数部分は各モジュールに固定で、
被除数が必要なけた数だけ左シフトと減算を繰返して演
算を終了する。

【０１４６】商ｑと部分剰余は各減算処理における減算
結果によって決まるものである。なお、演算は８ビット
の減算器の場合、７ステップで終了し、８ステップ目で
は商ｑ０の格納だけになる。この結果、後述の被除数ラ
ッチ・シフト回路３２（図１０参照）に商データＱが、
後述の部分剰余のシフト回路３４（図１０参照）には剰
余データが得られることとなる。

【０１４７】［６．２］ 除算器の概要構成 図１０に第１除算器２５−１を例として除算器の概要構
成ブロック図を示す。

【０１４８】第１除算器２５−１は、入力された８ビッ
ト除数データをラッチする除数ラッチ回路３１と、被除
数データをラッチし、シフト操作を行うための被除数ラ
ッチ・シフト回路３２と、被除数データに対応する被除
数から除数データに対応する除数を減算する並列減算回
路３３と、部分剰余データを格納し、シフト操作を行う
部分剰余シフト回路３４と、除算に必要なシフトパルス
を発生する制御回路３５と、を備えて構成されている。

【０１４９】［６．３］ 除算器の動作 次に除算器の動作について図１１を参照して説明する。

【０１５０】時刻ｔ１において、除算開始パルス／ＳＴ
ＡＴ（／はロウアクティブを示す。以下、同様）が立ち
下がると、除算開始パルス／ＳＴＡＴの次の立ち上がり
（時刻ｔ２）までの間に第１除算器２５−１は初期化さ
れる。

【０１５１】次に時刻ｔ２以降で基準クロック信号ＣＫ
が最初に立ち下がる時刻ｔ３において被除数データ（８
ビット）が被除数ラッチ・シフト回路３２にラッチさ
れ、除数データ（８ビット）が除数ラッチ回路３１にラ
ッチされる。

【０１５２】そして、時刻ｔ４において、基準クロック
信号ＣＫが次に立上ると、並列減算回路３３において、
被除数と除数の減算が行われ、減算結果が正または
“０"ならば、切換スイッチ３６は並列減算回路３３側
となり、並列減算回路３３の減算結果が負であるならば
切換スイッチ３６は、部分剰余シフト回路３４側とな
る。

【０１５３】この結果、時刻ｔ５において、部分剰余シ
フト回路３４の部分剰余データがシフトされるととも
に、並列減算回路３３の減算結果である部分剰余データ
あるいは減算前に部分剰余シフト回路３４に保持されて
いた減算前の部分剰余データが部分剰余シフト回路３４
にラッチされる。

【０１５４】同様に時刻ｔ５〜時刻ｔ６の間に被除数が
必要な回数だけ、すなわち、全８ビットであるから残り
の７ビットに対応する７回の被除数と除数の減算処理及
び部分剰余シフト回路のシフト処理及びラッチ処理が繰
り返される。

【０１５５】そして時刻ｔ６において、基準クロック信
号ＣＫが立ち下がると、除算終了信号／ＤＥＮＤが
“Ｌ"レベルとなり、上位桁の減算器（ここでは、第２
減算器２５−２）が同様に動作を開始することとなる。

【０１５６】そして、さらに上位桁の減算器２５−３〜
２５−Ｊにおいて同様の除算動作が行われて、最後の減
算器２５−Ｊの除算終了信号／ＤＥＮＤが第１減算器２
５−１に出力されると減算処理を終了することとなる。

【０１５７】これらの結果、各減算器２５−１〜２５−
Ｊの被除数ラッチ・シフト回路３２には商データ（８ビ
ット）が求められ、部分剰余シフト回路３４には剰余デ
ータがそれぞれ求められることとなる。

【０１５８】以上の動作はすべて制御回路３５が出力す
るシフトパルスＳＬＡに同期して行われるため、多くの
減算器をカスケード接続して除算能力を拡張した際にも
伝搬遅延によるタイミング的な誤動作を生じることはな
い。

【０１５９】［７］ 暗号化処理及び復号処理（剰余演
算処理） ＲＳＡに基づいた公開鍵暗号方式の暗号化及び復号処理
（剰余演算処理）について図１２を参照して説明する。

【０１６０】Ａ^N≡Ａ ｍｏｄ ｎ の剰余演算では本暗号／復号システムにおいてＡ、Ｎ、
ｎの各値を入力する（ステップＳ３１）。

【０１６１】次にＡをＡ１に代入し（ステップＳ３
２）、演算用変数ｋの初期値を１とする（ステップＳ３
３）。

【０１６２】そして、演算用変数ｋがＮ未満である間、
すなわち、次式 ｋ＜Ｎ を満たしている間（ステップＳ３９）は、以下のステッ
プＳ３４〜ステップＳ３８の処理を繰り返す。

【０１６３】まず、Ｎ＝１であるか否かを判別する（ス
テップＳ３４）。

【０１６４】ステップＳ３４の判別において、Ｎ＝１で
ある場合には、Ａ１をＡ０に代入する（ステップＳ３
５）。

【０１６５】また、Ｎ≠１である場合には、Ａ１及びＡ
の乗算を行い、乗算結果をＡ０に代入する（ステップＳ
３６）そして、 Ａ０≡Ａ ｍｏｄ ｎ を求め（ステップＳ３７）、演算用変数ｋをｋ＋１とす
る（ステップＳ３８）。

【０１６６】そして、演算用変数ｋがＮ以上となった場
合に、得られた剰余Ａが求める剰余となる。このとき、
乗算の最大精度はＡのビット数の２倍である。

【０１６７】このように、本実施の形態のべき乗剰余演
算装置を用いれば、図１９の従来の処理と比較して処理
を非常に単純化することができる。

【０１６８】［８］ べき乗剰余演算装置のゲート数 ここで、べき乗剰余演算装置を構成する際に必要とされ
るゲート数について説明する。

【０１６９】周知のように暗号／復号システムにおける
剰余演算では極めて高精度であることから、１モジュー
ルの乗算器の乗算精度を１６ビット、１モジュールの除
算器の除算精度を３２ビットとして、１ユニットにそれ
ぞれ４モジュールを内蔵（乗算１６〜６４ビット、除算
３２〜１２８ビットの可変精度）した場合のゲート数を
図１３に示す。

【０１７０】図１３に示すように、１モジュールの３２
ビット精度除算器を構成するためには、１７００ゲート
必要であり、べき乗剰余演算装置１ユニット中の任意精
度除算装置では、 １７００×４＝６８００［ゲート］ が必要となる。

【０１７１】また、図１３に示すように、１モジュール
の１６ビット精度乗算器を構成するためには、１０３２
ゲート必要であり、べき乗剰余演算装置１ユニット中の
任意精度乗算装置では、 １０３２×４＝４１２８［ゲート］ が必要となる。

【０１７２】従って、べき乗剰余演算装置に必要とされ
るゲート数は、 ６８００＋４１２８＝１０９２８［ゲート］ であり、制御回路及び動的な接続回路を含めて一つのべ
き乗剰余演算装置を１２０００［ゲート］程度でワンチ
ップ化することが可能となる。

【０１７３】なお、５１２ビット精度では８ユニット、
１０２４ビット精度では１６ユニットをそれぞれ必要と
する。

【０１７４】［９］ 演算時間 次に上記べき乗剰余演算装置を用いて、 ａ^b≡Ｍ ｍｏｄ ｃ を演算する場合に要する演算時間ついて図１４〜図１８
を参照して説明する。

【０１７５】指数ｂがｎビットの場合、べき乗剰余演算
に必要な演算処理は、図１４に示すように、（１）〜
（４）の４段階の乗算処理及び除算処理に分解すること
ができる。この場合において、図１４の（１）及び
（３）の乗算は、図１５のｉビット乗算器２１にて実施
され、図１４の（２）及び（４）の除算は、図１５の２
ｉビット除算器２０にて実施される。図１４の（１）及
び（３）の乗算処理における乗算精度は、最大ｃのビッ
ト数ｉ以下となり、その積は最大でｃのビット数ｉの２
倍精度となる。また、図１４の（２）及び（４）の除算
（剰余演算）処理における除算精度は、最大でｃのビッ
ト数ｉの２倍の精度となる。このｉビット乗算器２１と
２ｉビット除算器２０とは、図６の任意精度乗算装置２
１と任意精度除算装置２０と同様の構成を有する。

【０１７６】なお、図１５において、入力される値は
ａ，ｂ，ｃであり、Ｍが格納されるレジスタには、当初
のＭは１に初期化されている。そして、Ｍ←Ｍ× ａ
ｍｏｄｃの演算（ｂ＝０）では、ａ，Ｍがｉビット乗算
器２１に入力され、その結果をｃで割った余りをＭとし
て格納する。また、ａ←ａ² ｍｏｄ ｃの演算（ｂ＝
１）では、ｉビット乗算器２１に２つのａを入力するこ
とによりａ²が求められる。

【０１７７】ここで、図１４中の（１）ではｒ１²，ｒ
２²，ｒ３³…の演算がｉビット乗算器２１で実施され、
図１４中の（２）ではｒ１²，ｒ２²，…をそれぞれｃで
割った余りがｒ２，ｒ３…（計算途中のＭ）として、２
ｉビット除算器２０で求められる。図１４中の（３）で
は、ｋ１＝ｒ１×ｒ２、ｋ２＝ＲＯ×ｒ３、ｋ３＝Ｒ１
×ｒ４…の乗算がｉビット乗算器２１で実施される。ま
た、図１４中の（４）では、Ｋ１，Ｋ２，…をｃで割っ
た余りがそれぞれＲ０，Ｒ１，…（計算途中のＭ）とし
て、２ｉビット除算器２０で求められ、最終段階でｋｎ
−２をｃで割った余りＲｎ−３が求めるべき値Ｍとな
る。

【０１７８】この計算例の実例を図１６に示す。図１６
は、１８６¹⁹≡Ｍ ｍｏｄ ３７７を復号してＭ＝１７
を求めた計算手順を示している。

【０１７９】図１６において、（２）の剰余の値「２８
９」，「２０４」，「１４６」，「２０４」は、１８６
²，２８９²，２０４²，１４６²をそれぞれ３７７で割っ
た余りとして求められる。また、（３）の積の値は、５
３７５４＝１８６×２８９，４４８８０＝２２０×２０
４として求められる。さらに、（４）のＭ＝１７は、４
４８８０を３７７で割った余りとして求められる。

【０１８０】ここで、図１４のａ、ｂ、ｃが全て１０２
４ビットである場合の最大演算時間を必要な基準クロッ
ク数で表すと、図１７に示すように、（１）の乗算時間
に１０４７５５２［クロック］、（２）の剰余演算時間
に２０９５１０４［クロック］、（３）の乗算時間に１
０４７５５２［クロック］、（４）の剰余演算時間に２
０９５１０４［クロック］必要であり、合計で６２８５
３１２［クロック］必要となる。

【０１８１】この結果、基準クロック周波数を６６［Ｍ
Ｈｚ］として演算を行った場合、演算時間は、９５．２
［ｍｓｅｃ］となる。

【０１８２】同様に、ａ及びｂが１０２４ビットであ
り、指数ｂのビット数を５１２ビット及び９ビットとし
た場合の演算時間は、図１８に示すように、それぞれ４
７．６［ｍｓｅｃ］、０．７［ｍｓｅｃ］となる。ただ
し、これらの演算時間は、毎回の積及び剰余を最大精度
とした時の算出結果であるため、実際には、これらの値
よりも小さな値となる。

【０１８３】以上の説明のように、乗算精度２^mビット
（ｍ：自然数）、除算精度２^2・mビットでべき乗剰余演
算を行うべき各々の乗剰余演算ユニットを構成し、 ｘ＝２ⁿ／２^m （ただし、ｎは自然数、ｘは自然
数） を満たすようにべき乗剰余演算ユニットをｘ個接続する
ことにより、２ⁿビット精度の暗号化及び復号を行うこ
とが可能となる。このため、容易にシステムのハードウ
ェア的な拡張を図ることが可能となっている。

【０１８４】なお、上記ｘの関係式はべき乗剰余演算ユ
ニットの最大演算精度が要求される演算精度と等しい場
合であったが、 ｘ＞２ⁿ／２^m （ただし、ｎは自然数、ｘは自然
数） を満たすようにべき乗剰余演算ユニットをｘ個接続する
ことによっても演算能力に余裕が生まれるだけで、同様
の効果が得られる。

【０１８５】さらに、べき乗剰余演算ユニットで演算可
能なビット精度２ⁿよりも低いビット精度２ⁿ¹（ｎ１は
自然数、かつ、ｎ１≦ｎ）が要求された場合には、接続
されているｘ個のべき乗剰余演算ユニットのうち、 ｘ≧ｘ１≧２ⁿ¹／２^m （ただし、ｘ１は自然数） を満たすようにｘ１個のべき乗剰余演算ユニットをカス
ケード接続するように構成すれば、演算に不要なべき乗
剰余演算ユニットには電力を供給する必要がないので、
消費電力の適正化が図れるととともに、演算処理時間の
適正化が図れることとなる。

【０１８６】さらにべき乗剰余演算ユニットを、図５に
示すように、カスケード接続可能なｙ個の乗算精度２
^m/y、ｙ個の除算精度２^2・(m/y)でべき乗剰余演算を行う
べき乗剰余演算モジュール９−１〜９−ｙで構成するこ
とができる。この場合、接続されているべき乗剰余演算
モジュールのうち、２ⁿ¹ビット精度の暗号化及び復号を
行うのに十分な個数ｙ１≧２ⁿ¹／２^m/yのべき乗剰余演
算モジュールをカスケード接続するようにすれば、さら
なる消費電力の適正化及び演算処理時間の適正化が図れ
ることとなる。

【０１８７】また、除算の分散処理を実現した任意精度
除算器を１２８ビット精度とし、任意精度乗算器を６４
ビット精度でワンチップ化しても約１万２千ゲート規模
で済み、その乗除算ユニット（チップ）を８〜１６ユニ
ットカスケード接続することにより５１２〜１０２４ビ
ット精度に容易に対応可能である。同様にさらなる高精
度化も容易に実現することができる。

【０１８８】そして、演算は精度に比例したクロック数
（例えば、５１２ビット精度では５１２クロック）で実
行し、ボード上に完全なハードウェアで構築できるので
高速化が可能である。

【０１８９】また、上記説明においては、最大でｘ個の
べき乗剰余演算ユニットが設けられている場合について
説明したが、例えば、べき乗剰余演算ユニットをＴＦＴ
（Thin Film Transistor）で構成した場合には、欠損な
どにより不良トランジスタが発生することにより１個の
べき乗剰余演算ユニットが使用できないだけで、べき乗
剰余演算ユニット全体が使用できなくなり、実効的な歩
留まり率が低下することとなり、製造コストの上昇を招
くこととなる。

【０１９０】そこで、べき乗剰余演算ユニットの歩留ま
り率Ａに対して、少なくともＫ個（ｘ≧Ｋ／Ａ）のべき
乗剰余演算ユニットを予め用意し、Ｋ個のべき乗剰余演
算ユニットのうち良品べき乗剰余演算ユニットをｘ個接
続するように冗長構成を採用することが好ましい。こう
すると、べき乗剰余演算モジュールに不良が発生した場
合でも、冗長べき乗剰余演算モジュールに接続切換を行
うことにより、そのべき乗剰余演算ユニットは良品とし
て扱うことが可能となる。

【０１９１】さらにこのことは、べき乗剰余演算ユニッ
トばかりでなく、べき乗剰余演算ユニットを構成するべ
き乗剰余演算モジュールについても同じことが言える。
すなわち、べき乗剰余演算モジュールの歩留まり率Ａ'
に対して、各べき乗剰余演算ユニット中に少なくともＬ
個（ｙ≧Ｌ／Ａ'）のべき乗剰余演算モジュールを予め
用意し、Ｌ個のべき乗剰余演算モジュールのうち良品べ
き乗剰余演算モジュールをｙ個接続するように冗長構成
を採用する。こうすると、べき乗剰余演算モジュールに
不良が発生した場合でも、冗長べき乗剰余演算モジュー
ルに接続切換を行うことにより、そのべき乗剰余演算ユ
ニットは良品として扱うことが可能となる。

【０１９２】以上の説明においては、公開鍵暗号方式の
ＲＳＡ暗号の場合について説明したが、楕円曲線暗号に
も同様に適用が可能である。

【０１９３】なお、上述した実施の形態では、全てのべ
き乗剰余演算装置をコンピュータ本体１３の外部に設け
ていたが、べき乗剰余演算装置（暗号／復号装置１４）
の一部を予めコンピュータ本体１３またはルータ本体１
７の内部に設けることもできる。この場合、精度拡張の
ためのべき乗剰余演算ユニット用拡張スロットをコンピ
ュータ本体１３またはルータ本体１７に予め設け、メモ
リの拡張をメモリ拡張スロットにより行う場合と同様
に、べき乗剰余演算ユニットを拡張スロットに装着する
ことにより容易に演算精度拡張を行うことができる。

【０１９４】また、実施の形態においては、回線１１に
より互いに接続される複数のパーソナルコンピュータ１
２に本発明を適用したが、ワークステーションや、各種
計測機器、家電製品などの機器への組込型コンピュータ
についても同様に適用が可能である。

【０１９５】さらに、本発明が適用されるパケット交換
網としては、ＬＡＮの他、インターネットなどにも適用
できる。インターネットの場合、パケットとして機能す
るＩＰ（INTERNET PROTCOL）データグラム内のヘッダフ
ィールドにＩＰアドレス（発信元アドレス及び送信先ア
ドレス）が格納され、データフィールドにデータが格納
される。ＩＰアドレス（３２ビット）は、発信元及び送
信先を一意に決めるアドレス情報である。従って、本発
明では少なくともヘッダフィールド内の発信元アドレス
及び送信先アドレスのいずれか一方または双方を暗号化
すればよい。もちろん、データフィールド内に機密デー
タフィールドを設け、その中の機密データも併せて暗号
化してもよい。特に、インターネットのように情報の透
過性の高いネットワークシステムに本発明を適用する意
義が高い。

【０１９６】（暗号化及び復号処理の高速化について）
図２０は、図２及び図３に示す暗号／復号装置１４をプ
ログラマブルディジタルプロセッサ１４８として、他の
機能ブロックと共に１チップ化したマイクロコンピュー
タ１００を示している。

【０１９７】図２０において、マイクロコンピュータ１
００は、下記の各種機能ユニットを含んでいる。すなわ
ち、ＣＰＵ（中央処理ユニット）１０２、ＲＯＭ（リー
ド・オンリー・メモリ）１０４、キャッシュメモリとし
てのＲＡＭ（ランダム・アクセス・メモリ）１０６、高
周波発振回路１０８、低周波発振回路１１０、リセット
回路１１２、プリスケーラ１１４、１６ビットプログラ
マブルタイマ１１６や８ビットプログラマブルタイマ１
１８やクロックタイマ１２０などのタイマ回路、インテ
リジェントＤＭＡＣ（ダイレクト・メモリ・アクセス・
コントローラ）１２２や高速ＤＭＡＣ１２４などのデー
タ転送制御回路、割り込みコントローラ１２６、シリア
ルインターフェース１２８、ＢＣＵ（バス・コントロー
ル・ユニット）１３０、Ａ／Ｄ（アナログ／デジタル）
変換器１３２やＤ／Ａ（デジタル／アナログ）変換器１
３４などのアナログインターフェース回路、入力ポート
１３６や出力ポート１３８やＩ／Ｏ（入力／出力）ポー
ト１４０などのＩ／Ｏ回路が、マイクロコンピュータ１
００内に配置されている。さらに、マイクロコンピュー
タ１００は、ＣＰＵ１０２と他の機能ユニット１０４〜
１４０と間を接続するデータバス１４２やアドレスバス
１４４などのバスライン１４６や、各種端子１４８を含
んでいる。これらは、一枚の半導体基板上に形成されて
いる。なお、図２ではデータバス１４２とアドレスバス
１４４とを分離しているが、データとアドレスとを時分
割で伝送するようにすれば、データ／アドレスバスとし
てデータとアドレスとを１本のラインで兼用して伝送さ
せてもよい。

【０１９８】また、図２０に示すバスライン１４６に
は、図５に示す内部バス４が接続され、上述した各構成
は、図５に示す暗号／復号装置１４と同一構成を有する
プログラマブルディジタルプロセッサ１４８にも接続さ
れている。従って、図１に示す回線１１に対して、入力
ポート１３６、出力ポート１３８またはＩ／０ポート１
４０を介して入出力される情報の一部または全部が、プ
ログラマブルプロセット１４８にて暗号化または復号さ
れる。

【０１９９】ここで、データバス１４２、アドレスバス
１４４及び内部バス４を伝送される信号を光信号とする
ことができる。こうすることで、マイクロコンピュータ
１００内部での信号伝送速度を格段に高速にすることが
できる。すなわち、多チャンネルのデータ例えば３２ビ
ットのデータは、それぞれ波長の異なる光信号として、
光伝送媒体にて形成されたデータバス１４２中を同時に
光伝送される。アドレス信号も同様に、波長の異なる多
チャンネルの光信号として、アドレスバス１４４を同時
に光伝送される。なお、データバス１４２及びアドレス
バス１４４が１本の光伝送媒体にて兼用される場合に
は、光信号のデータ及びアドレスは時分割にて伝送され
る。内部バス４についても同様にして光信号を伝送させ
る。

【０２００】ここで、上述の機能ユニット１０２〜１４
０は全て、従来通り、多チャンネルの電気信号にて各種
機能を実現するために動作し、半導体素子等にて形成さ
れている。このため、各種の機能ユニット１０２〜１４
０は、バスライン１４６（データバス１４２及び／又は
アドレスバス１４４）を介して入力される多チャンネル
の電気信号を多チャンネルの光信号に変換する信号入力
部と、多チャンネルの電気信号を多チャンネルの光信号
に変換してバスライン１４６に出力させる信号出力部と
のいずれか一方または双方を有する。

【０２０１】図２１は、マイクロコンピュータ１００が
形成された基板２００の一部を概略的に示す図である。
図２１には、基板２００上に形成された第１の機能ユニ
ット２１０（機能ユニット１０２〜１４０のいずれか一
つ）より第２の機能ユニット２２０（機能ユニット１０
２〜１４０の他の一つ）に向けて、バスライン１４６を
介して信号を送出するための構成が図示されている。

【０２０２】第１の機能ユニット２１０は、電気回路領
域２１２と、その電気回路領域２１２からの出力信号
（多チャンネルの電気信号）を伝送する配線部２１４
と、多チャンネルの電気信号に基づいてそれぞれ波長の
異なる多チャンネルの光信号を発光出力する信号出力部
としての発光部２１６とを有する。

【０２０３】第２の機能ユニット２２０は、多チャンネ
ルの光信号を多チャンネルの電気信号に変換する信号入
力部としての受光部２２２と、多チャンネルの電気信号
を増幅する増幅回路２２４と、その電気信号を伝送する
配線部２２６と、電気回路領域２２８とを有する。な
お、増幅回路２２４は、受光部２２２からの電気信号の
電圧レベルを、第２の機能ユニット２２０にて必要な電
圧レベルまでシフトさせるレベルシフタとして機能し、
必要に応じて設けられる。

【０２０４】発光部２１６と受光部２２２との間に形成
されるバスライン１４６は、光伝送媒体である導波路２
３０として構成され、多チャンネルの光信号を同時に伝
送する。

【０２０５】図２１に示す発光部２１６は多チャンネル
の電気信号を多チャンネルの光信号に変換するために、
多チャンネルの数と等しい数の発光素子を有する。同様
に、受光部２２２も多チャンネル分の受光素子を有す
る。

【０２０６】なお、第１，第２の機能ユニット２１０，
２２０間で双方向の信号伝送を行うこともできる。この
場合、第１の機能ユニット２１０は、図２１に示す光伝
送媒体としての導波路２３０と光学的に接続された受光
部と、該受光部からの電気信号を増幅する増幅器とを有
する。一方、第２の機能ユニット２２０は、導波路２３
０と光学的に接続された発光部２２２を有する。

【０２０７】図２２は、図２１に示す発光部２１６のう
ちの一部である３つの発光素子２１６Ａ〜２１６Ｃ及び
導波路２３０の一例を示す断面図である。図２２では、
共通の導波路２３０上に３チャンネル分の発光素子２１
６Ａ〜２１６Ｃが形成されている状態が図示されてい
る。

【０２０８】図２２において、導波路２３０は、例え
ば、下層のＳｉＯ₂層２４０と上層のＳｉＯ₂層２４２と
の間にコアとなる透明電極例えばＩＴＯ（インジウム・
ティン・オキサイド）層２４４を設けて構成される。な
お、コアとなるＩＴＯ層２４４の全ての外表面は、Ｓｉ
Ｏ₂層２４０またはＳｉＯ₂層２４２により覆われて光漏
れが防止されている。

【０２０９】発光素子２１６Ａ〜２１６Ｃは、後述する
ように一部の層の組成、材料等が異なる点を除いて同一
の構成を有するため、以下発光素子２１６Ａについて説
明する。発光素子２１６Ａは、上層のＳｉＯ₂層２４２
上に、各チャンネルの発光箇所を仕切るためのバンク２
５０を有する。このバンク２５０内には、ＩＴＯ層２５
２、発光層２５４が順次積層され、発光層２５４及びバ
ンク２５０の一部を覆って金属電極（例えばＡｌ−Ｌ
ｉ）２５６が形成されている。なお、ＩＴＯ層２５２の
下層に、狭帯域の波長を通過させる光学フィルターを形
成してもよい。このようにして、導波路２３０上には、
バンク２５０により光学的に隔絶された複数の発光素子
２１６Ａ〜２１６Ｃなどが形成される。

【０２１０】発光素子２１６Ａの発光層２５４は、例え
ば有機ＥＬ（エレクトロルミネッセンス）にて形成され
る。この有機ＥＬは、例えば図２３に示すように、イン
クジェットノズル２５８よりＩＴＯ層２５２上に吐出さ
れ、例えば約０．１μｍの膜厚にて形成される。そし
て、有機ＥＬの材料を選択することで、あるチャンネル
の発光素子２１６Ａの発光層２５４から発光される光の
波長を、他の全てのチャンネルの発光素子２１６Ｂ，２
１６Ｃ等の発光層２５４の発光波長と異ならせている。

【０２１１】発光層２５４として有機ＥＬを用いると、
発光波長の選択の自由度が大きく、事実上特定の材料を
選択したり、材料を復号することで、あらゆる波長の選
択が可能である。

【０２１２】有機発光材料としては、発光材料中の励起
子のエネルギーが有機物質の禁止帯幅に対応するＨＯＭ
Ｏ（最高被占準位）−ＬＵＭＯ（最低空準位）間のエネ
ルギー差に相当するものが選択される。例えば、低分
子、高分子、特に主鎖に共役系の発達した共役高分子、
導電性分子や色素分子が選択される。

【０２１３】有機発光材料として、低分子有機材料を用
いる場合、例えば青色発光させるには、アントラセン、
ＰＰＣＰ、Ｚｎ（Ｏ_XＺ）₂、ジスチルベンゼン（ＤＳ
Ｂ）、その誘導体（ＰＥＳＢ）等が用いられる。また、
例えば赤色発光させるには、ＢＰＰＣ、ベリレン、ＤＣ
Ｍなどが用いられる。

【０２１４】また、有機発光材料として高分子有機材料
を用いる場合であって、例えば赤色発光させるために
は、ＰＡＴなど、オレンジ色発光させるにはＭＥＨ−Ｐ
ＰＶなど、青色発光させるにはＰＤＡＦ、ＦＰ−ＰＰ
Ｐ、ＲＯ−ＰＰＰ、ＰＰＰなど、紫色発光させるにはＰ
ＭＰＳなどが用いられる。

【０２１５】その他、有機発光材料として、ＰＰＶ、Ｒ
Ｏ−ＰＰＶ、ＣＮ−ＰＰＶ、ＰｄｐｈＱ_X、ＰＱ_X、ＰＶ
Ｋ（ポリ（Ｎ−ビニルカルバゾール））、ＰＰＳ、ＰＮ
ＰＳ、ＰＢＰＳなどが用いられる。

【０２１６】特にＰＶＫは、Ｅｕ錯体などキャリア輸送
能力の劣る色素分子などのドーパントインクの混合濃度
や吐出回数を制御することで発振波長（発光色）を変え
ることができる。例えば、ＰＶＫからなる有機発光材料
に蛍光色素をドープすると発光色を調整することができ
る。

【０２１７】また、ＰＶＫにローダミンＢやＤＣＭをド
ープ可能に構成する場合には、発光色を緑色から赤まで
任意に変えることができる。

【０２１８】また、光の波長（ピーク波長や波長帯域な
ど）は、図２２のＩＴＯ層２５２の下層に追加配置され
る光学フィルターによってある程度調整可能である。

【０２１９】白色光のような波長帯域の広い光が発光さ
れ、その波長を調整する場合は、上記光学フィルターと
して、通常の吸収型の光学カラーフィルターを用いるこ
とができ、これにより所望の色（波長）の光のみを通過
させて光信号とすることができる。

【０２２０】また、ＩＴＯ層２５２の下層に追加配置さ
れる光学フィルタとしては、分布反射型多層膜ミラー
（ＤＢＲミラー）を用いることができる。このＤＢＲミ
ラーは、屈折率の異なる複数の薄膜を積層したもの、特
に屈折率の異なる２種類の薄膜で構成されたペアを複数
有するものである。この薄膜を構成する成分としては、
例えば半導体材料や誘電体材料なとが挙げられ、これら
のうちでは誘電体材料が好ましい。これらは、通常の真
空成膜法あるいは液相成膜法を用いて形成することがで
きる。また、誘電体材料は、有機溶媒に可溶な有機化合
物を出発原料として用いることができ、この場合図２３
のインクジェット方式によるパターン形成の適用が可能
となる。

【０２２１】発光素子２１６Ａ〜２１６Ｃは、垂直共振
器型の面発光レーザとすることもできる。この面発光レ
ーザは、それぞれ反射率が異なる２つのミラー例えば分
布反射型多層膜（ＤＢＲ）ミラー（図２２の例では下層
のミラーの反射率が低い）の間に、クラッド層及び活性
層（量子井戸構造が好ましい）を交互に積層させて形成
し、上下各層のミラーと上下各層の電極（図２２の例で
は下部電極はＩＴＯなどの透明電極である）との間には
それぞれコンタクト層が配置されて形成される。

【０２２２】なお、この種の面発光レーザの詳細は、本
願出願人の先の出願（特願平１０−２０１２４１５、特
願平１０−２０１２４４、特開平７−１９８２０３な
ど）に開示されているので、その詳細な説明は省略す
る。

【０２２３】各チャンネルの面発光レーザの発光波長
も、エピタキシャル成長される材料例えばＧａＡｌＡｓ
の組成を選択することで変更可能であり、図２３のイン
クジェット方式によるパターン形成によって、組成の異
なる複数の面発光レーザを導波路２３０上に実装するこ
とができる。

【０２２４】発光素子２１６Ａのさらに他の例として、
図２５に示すような端面発光レーザ２７０を用いること
もできる。この端面発光レーザ２７０の端面２７２から
出射された光２７４は、ＩＴＯなどの光伝送媒体にて形
成されたウェーブガイド２７６内を伝搬される。各チャ
ンネルの端面発光レーザの発光波長も、その構成材料の
組成を選択することで変更可能である。

【０２２５】図２４は、図２１に示す導波路２３０の延
長線上に設けられた３チャンネル分の受光素子２２２Ａ
〜２２２Ｃの一例を示している。この受光素子２２２Ａ
〜２２２Ｃも後述する一部の層の組成、材料等が異なる
点を除いて共通の構成を有するため、以下受光素子２２
２Ａについて説明する。この受光素子２２２Ａは、導波
路２３０の上層のＳｉＯ2層２４２が除去された領域の
ＩＴＯ層２４４上に、光学フィルター２６２と、透明電
極としてのＩＴＯ層２６３と、第１導電型半導体層例え
ばｎ型ＧａＡｌＡｓ層２６４と、第２導電型半導体層例
えばｐ型ＧａＡｌＡｓ層２６６と、金属電極２６８とを
有する。

【０２２６】ここで、第１，第２導電型半導体層２６
４，２６６はＰＩＮフォトダイオードを構成する。この
ＰＩＮフォトダイオードを構成する他の例として、ｐ型
ａ−ＳｉＣ（ｐ型半導体）と、ｉ型ａ−Ｓｉ層と、ｎ型
ａ−ＳｉＣ層とを有するものでもよい。このとき、金属
電極２６８として、Ａｌ−Ｓｉ−Ｃｕ層を用いることが
できる。

【０２２７】光学フィルター２６２は、例えばＸ１ｎｍ
以上の波長の光を通過させる第１の光学フィルターと、
Ｘ２（＞Ｘ１）ｎｍ以下の波長の光を通過させる第２の
光学フィルターとの少なくとも２層を有し、Ｘ１〜Ｘ２
ｎｍの波長の光を通過させる狭帯域光フィルターとして
機能する。なお、この光学フィルター２６２の構成を、
図２２のＩＴＯ層２５２の下層に追加配置される光学フ
ィルターに適用することもできる。逆に、図２２のＩＴ
Ｏ層２５２の下層に追加配置される光学フィルターとし
て説明した材料を、光学フィルター２６２に用いること
もできる。

【０２２８】上記の構造により、導波路２３０を伝搬さ
れ、光学フィルター２６２を通過した特定波長の光は、
第１，第２導電型半導体層２６４，２６６の間の界面に
形成される空乏層にて光−電流変換され、この電気信号
を電極２６３，２６８を介して取り出すことができる。

【０２２９】ところで、光学フィルター２６２は、その
構成材料の選択により、通過される光の波長を変更でき
る。また、第１，第２導電型半導体層２６４，２６８な
どにて構成されるフォトダイオードも、構成材料例えば
ＧａＡｌＡｓの組成を選択することで、検出できる光の
波長を変更できる。これにより、あるチャンネルの受光
素子２２２Ａにて検出される光の波長を、他の全てのチ
ャンネルの受光素子２２２Ｂ，２２２Ｃなどでの検出波
長と異ならせている。なお、光学フィルタ２６２、第
１，第２導電型半導体層２６４，２６８は、図２３に示
すインクジェットノズル２５８を用いた層形成方法によ
り形成することができる。あるいは、検出波長の異なる
受光素子２２２Ａ，２２２Ｂ，２２２Ｃを、導波路２３
０上に実装してもよい。

【０２３０】次に、バス上にて光信号を伝送させる場合
の動作の一例について説明する。図２０に示すＣＰＵ１
０２が例えばキャッシュメモリであるＲＡＭ１０６より
データを読み込む場合には、ＣＰＵ１０２よりＲＡＭ１
０６を選択するチップイネーブルまたはチップセレクト
信号、さらには読み出しアドレス信号などが、それぞれ
多チャンネルの電気信号として出力される。

【０２３１】ここで、図２１に示す第１の機能回路２１
０がＣＰＵ１０２とすると、この多チャンネルの電気信
号は図２１の電気回路領域２１２より出力される。この
多チャンネルの電気信号は配線部２１４を介して発光部
２１６に入力される。発光部２１６を構成する各々の発
光素子は、図２２に示す金属電極２５６に各チャンネル
の電気信号の一つが入力され、それに基づいて発振（発
光）制御される発光層２５４にて各チャンネル固有の波
長の光信号が発光される。これにより、各チャンネル毎
に発光制御された光信号が各チャンネルの発光層２５４
より発光され、ＩＴＯ層２５２を介して導波路２３０に
入射される。導波路２３０では、図２２に示すようにコ
アとなるＩＴＯ層２４４を光が伝搬される。

【０２３２】図２１の第２の機能ユニット２２０をＲＡ
Ｍ１０６とすると、その受光部２２２に、導波路２３０
を伝搬された光信号が入射される。ここで、図２４に示
すように、受光部を構成する各々の受光素子２２２Ａ〜
２２２Ｃは、それぞれ異なる波長の光を通過させる光学
フィルタ２６２を有するので、多チャンネル分の数だけ
配置された各々の受光素子２２２Ａ〜２２２Ｃには、各
チャンネルに対応する波長の光のみがそれぞれ入射され
る。さらに、各々の受光素子２２２Ａ〜２２２Ｃは、各
々の光学フィルタ２６２を通過した波長の光を検出する
ように構成されているため、各チャンネル毎に電気信号
を出力することができる。

【０２３３】その後は、従来のＬＳＩなどと同様にＲＡ
Ｍ１０６が電気的に駆動され、必要なデータがＲＡＭ１
０６より読み出される。ＲＡＭ１０６より読み出された
電気信号は、図２１では省略した第２の機能ユニット２
２０側の発光部にて光信号に変換され、図２１に示す導
波路２３０を介して伝搬される。この光信号は、図２１
に示す第１の機能ユニット２１０側の受光部にて電気信
号に変換され、増幅器を介してＣＰＵ１０２に供給され
る。

【０２３４】このように、マイクロコンピュータ１００
内の各機能ユニット間の信号の授受を光によって行うこ
とにより、伝送速度のロスをほとんど無視することがで
きる。従って、さらに高集積化が進んだとしても、伝送
遅延を考慮した設計が不要となり、回路の構築設計が大
幅に簡易化される。しかも、マイクロコンピュータ１０
０内の各機能ユニット間の信号の授受を光によって行う
ことにより、マイクロコンピュータ１００の発熱も低減
させることができる。

【０２３５】なお、図２０に示すマイクロコンピュータ
１００と、その周辺機器との間を光通信する構成とする
こともできる。周辺機器としては、ＬＣＤやＣＲＴなど
の表示部、プリンタなどを挙げることができる。

【０２３６】この場合、図２０に示す入力ポート１３
６、出力ポート１３８、Ｉ／Ｏポート１４０として、バ
スライン１４６に対して多チャンネルの光信号を入出力
する構成とすればよい。このとき、光信号を入出力しな
い時に通路を遮断する光シャッターを各ポートに設け、
チップセレクト信号などにより周辺機器が指定された場
合にのみ光シャッターを開放する構成としてもよい。

【図面の簡単な説明】

【図１】本発明の実施の形態に係わるパケット通信シス
テムを模式的に示す図である。

【図２】図１に示すパーソナルコンピュータの概要構成
を示す図である。

【図３】図１に示すルータの概要構成を示す図である。

【図４】図１に示す回線を伝送されるパケットの一例を
示す図である。

【図５】図２及び図３中の暗号／復号装置の概要構成を
示すブロック図である。

【図６】図２及び図３中の暗号／復号装置をべき乗剰余
演算装置として示すブロック図である。

【図７】図６中の任意精度除算装置の概要構成を示すブ
ロック図である。

【図８】（Ａ）〜（Ｃ）はそれぞれ、除算分散処理の困
難性を説明する説明図である。

【図９】任意精度除算器の構成と動作の説明図である。

【図１０】除算器の概要構成を示すブロック図である。

【図１１】除算器の動作タイミングチャートである。

【図１２】ＲＳＡに基づいた公開鍵暗号方式の暗号化及
び復号処理の処理手順を示す図である。

【図１３】べき乗剰余演算装置に必要なゲート数を説明
する図である。

【図１４】ａ^b≡Ｍ ｍｏｄ ｃの演算手法を説明する
説明図である。

【図１５】図１４の演算を実行する回路のブロック図で
ある。

【図１６】図１４の手法に従って、１８６¹⁹≡Ｍ ｍｏ
ｄ ３７７を復号してＭ＝１７を求めた演算例の説明図
である。

【図１７】図１４にて必要な演算処理時間の計算を示す
説明図である。

【図１８】演算処理時間の例を示す説明図である。

【図１９】従来におけるＲＳＡに基づいた公開鍵暗号方
式の暗号化及び復号処理の処理手順である。

【図２０】暗号／復号装置を搭載したマイクロコンピュ
ータの一例を示すブロック図である。

【図２１】図２０に示すマイクロコンピュータの光伝送
部を含む領域の概略説明図である。

【図２２】図２１に示す発光部を構成する３チャンネル
分の発光素子の概略断面図である。

【図２３】図２２に示す発光層の製膜方法の一例を示す
概略説明図である。

【図２４】図２１に示す受光部を構成する３チャンネル
分の受光素子の概略断面図である。

【図２５】図２１に示す発光部の変形例を示す概略説明
図である。

【符号の説明】

１ メインマイクロプロセッサユニット ２ バス ４ 内部バス ５ コントロールユニット ６ ＲＡＭ ７−１〜７−ｘ べき乗剰余演算ユニット ８ ＲＯＭ ９−１〜９−ｙ べき乗剰余演算モジュール １０，１０Ａ〜１０Ｄ ルータ １１ 回線 １２ パーソナルコンピュータ １３ コンピュータ本体 １３Ａ 入出力部 １３Ｂ 入出力インターフェース １４ 暗号／復号装置（べき乗剰余演算装置） １５ キーボード １６ ディスプレイ １７ ルータ本体 １８ パケット １８Ａ アドレスフィールド １８Ａ−１ 発信元アドレスフィールド １８Ａ−２ 送信先アドレスフィールド １８Ｂ データフィールド １８Ｂ−１ 機密データフィールド １８Ｂ−２ 通常データフィールド ２０ 任意精度除算装置（除算ユニット） ２１ 任意精度乗算装置（乗算ユニット） ２２ バス ２５−１〜２５−Ｈ ８ビット除算器（除算モジュー
ル） ３１ 除数ラッチ回路 ３２ 被除数ラッチ・シフト回路 ３３ 並列減算回路 ３４ 部分剰余・シフト回路 ３５ 並列減算回路 １００ マイクロコンピュータ １４２ データバス １４４ アドレスバス １４６ バスライン １４８ プログラマブルディジタルプロセッサ（暗号／
復号装置）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J104 AA01 AA02 AA22 CA01 JA23 JA28 NA18 PA00 5K030 GA05 GA15 HA08 HC01 HC14 HD03 HD07 5K033 AA08 CB08 DA05 DB14 DB19 EC03

Claims (9)

【特許請求の範囲】
1. 【請求項１】 複数の端末機と少なくとも一つのルータ
   とが接続されたネットワーク上にて、アドレスフィール
   ドとデータフィールドとを含むパケットを伝送するパケ
   ット通信システムにおいて、 前記複数の端末機及び前記少なくとも一つのルータの各
   々は、暗号／復号装置を有し、 前記複数の端末機の各々は、パケット送信時には前記暗
   号／復号装置にて少なくとも前記アドレスフィールド内
   のアドレス情報を暗号化し、パケット受信時には暗号化
   された前記アドレス情報を前記暗号／復号装置にて復号
   し、 前記少なくとも一つのルータは、暗号化された前記アド
   レス情報を前記暗号／復号装置にて復号し、ルーティン
   グテーブル内の情報に従って選択された通信経路に前記
   パケットを送信することを特徴とするパケット通信シス
   テム。
2. 【請求項２】 請求項１において、 前記複数の端末機の各々は、パケット送信時には前記暗
   号／復号装置にて前記アドレスフィールド内の送信先ア
   ドレス情報を暗号化することを特徴とするパケット通信
   システム。
3. 【請求項３】 請求項１または２において、 前記複数の端末機の各々は、パケット送信時には前記暗
   号／復号装置にて前記アドレスフィールド内の発信元ア
   ドレス情報を暗号化することを特徴とするパケット通信
   システム。
4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記パケットの前記データフィールドには機密データが
   格納された機密データフィールドが設けられ、 前記複数の端末機の各々は、パケット送信時には前記暗
   号／復号装置にて前記機密データフィールド内の前記機
   密データを暗号化することを特徴とするパケット通信シ
   ステム。
5. 【請求項５】 請求項１乃至４のいずれかにおいて、 各々の前記暗号／復号装置は、 複数のべき乗剰余演算ユニットと、 前記複数のべき乗剰余演算ユニットをカスケード接続す
   るための複数のカスケード端子と、 を有し、 前記複数のべき乗剰余演算ユニットの各々は、 乗算精度２^mビット（ｍは自然数で固定）で乗算を行う
   乗算ユニットと、 除算精度２^2・mビットで除算を行う除算ユニットと、 を有し、 前記複数のべき乗剰余演算ユニットにより実施されるべ
   き乗剰余演算の最大演算精度を２ⁿ（ｎは自然数で固
   定）としたとき、 ｘ≧２ⁿ／２^m（ｘは自然数で固定） を満たすように、前記複数のべき乗剰余演算ユニットが
   ｘ個接続されて、暗号化または復号を行うことを特徴と
   するパケット通信システム。
6. 【請求項６】 請求項５において、 演算処理時に必要な演算精度を２ⁿ¹ビット（ｎ１≦ｎで
   ｎ１は可変）としたとき、ｘ１≧２ⁿ¹／２^m（ｘ１≦ｘ
   でｘ１は可変）を満たすように、前記複数のべき乗剰余
   演算ユニットがｘ１個カスケード接続されることを特徴
   とするパケット通信システム。
7. 【請求項７】 請求項５または６において、 前記複数のべき乗剰余演算ユニット間は光信号により信
   号が伝送されることを特徴とするパケット通信システ
   ム。
8. 【請求項８】 請求項５乃至７のいずれかにおいて、 各々の前記べき乗剰余乗算ユニットは、 乗算精度２^m/y（ｙは自然数で固定）で乗算を行うｙ個
   の乗算モジュールと、 ｙ個の前記乗算モジュールをカスケード接続するための
   カスケード端子と、 を有し、 前記除算ユニットは、 除算精度２^2・(m/y)で除算を行うｙ個の除算モジュール
   と、 ｙ個の前記除算モジュールをカスケード接続するための
   カスケード端子と、 を有することを特徴とするパケット通信システム。
9. 【請求項９】 請求項８において、 前記ｙ個の乗算モジュール間及び前記ｙ個の乗算モジュ
   ール間は、光信号により信号が伝送されることを特徴と
   するパケット通信システム。