JP2000252267A - Lower electrode structure and plasma process device using the same - Google Patents
Lower electrode structure and plasma process device using the sameInfo
- Publication number
- JP2000252267A JP2000252267A JP11365010A JP36501099A JP2000252267A JP 2000252267 A JP2000252267 A JP 2000252267A JP 11365010 A JP11365010 A JP 11365010A JP 36501099 A JP36501099 A JP 36501099A JP 2000252267 A JP2000252267 A JP 2000252267A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- base
- electrode structure
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体基板等の被
処理体にエッチング処理等のプラズマ処理を施す際に用
いられる下部電極構造およびそれを用いたプラズマ処理
装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a lower electrode structure used when performing plasma processing such as etching on an object to be processed such as a semiconductor substrate and a plasma processing apparatus using the same.
【０００２】[0002]
【従来の技術】半導体デバイス等の製造プロセスにおい
ては、プラズマエッチングのように高真空下での処理が
多用されている。このような高真空下では、半導体ウエ
ハの保持に真空吸引を利用することができない。そのた
め、従来、ウエハを機械的に保持するメカニカルクラン
プ法が用いられていた。2. Description of the Related Art In a process of manufacturing a semiconductor device or the like, a process under a high vacuum such as plasma etching is often used. Under such a high vacuum, vacuum suction cannot be used for holding the semiconductor wafer. Therefore, conventionally, a mechanical clamping method for mechanically holding a wafer has been used.
【０００３】しかしながら、メカニカルクランプ法によ
ると、半導体ウエハを保持する際に、その被処理面にク
ランプの先端を接触させる必要がある。そのため、メカ
ニカルクランプ法を用いた場合、発塵やウエハ表面の汚
染等を生じていた。However, according to the mechanical clamping method, when a semiconductor wafer is held, it is necessary to bring the tip of the clamp into contact with the surface to be processed. For this reason, when the mechanical clamping method is used, dust generation, contamination of the wafer surface, and the like have occurred.
【０００４】このような問題を解決するものとして、近
年、静電チャックが広く利用されている。図４に、静電
チャックを有する下部電極構造の一例を概略的に示す。
図４において、下部電極構造１００は、アルミニウムか
らなるサセプタ１０１と、その上に設けられた静電チャ
ック１０２とを有している。静電チャック１０２は、ウ
エハＷの載置面を有する誘電体層１０３と、その誘電体
層１０３中に設けられた平面電極１０４とを有してい
る。サセプタ１０１には、マッチングボックス１０５を
介して高周波電源１０６が接続されている。一方、平面
電極１０４には、ローパスフィルタ１０７を介して直流
電源１０８が接続されている。In order to solve such a problem, in recent years, electrostatic chucks have been widely used. FIG. 4 schematically shows an example of a lower electrode structure having an electrostatic chuck.
In FIG. 4, the lower electrode structure 100 has a susceptor 101 made of aluminum and an electrostatic chuck 102 provided thereon. The electrostatic chuck 102 has a dielectric layer 103 having a surface on which the wafer W is placed, and a planar electrode 104 provided in the dielectric layer 103. A high frequency power supply 106 is connected to the susceptor 101 via a matching box 105. On the other hand, a DC power supply 108 is connected to the plane electrode 104 via a low-pass filter 107.
【０００５】このような構成の下部電極構造１００にお
いて、サセプタ１０１に高周波電源１０６から高周波電
力を供給するとともに、平面電極１０４に、直流電源１
０８から直流電圧を印加すると、誘電体層１０３上に載
置された半導体ウエハＷと平面電極１０４との間にクー
ロン力等の静電引力が生ずる。その結果、半導体ウエハ
Ｗは誘電体層１０３側に引きつけられ、半導体ウエハＷ
を保持することが可能となる。In the lower electrode structure 100 having such a structure, high-frequency power is supplied to the susceptor 101 from the high-frequency power supply 106, and the DC power
When a DC voltage is applied from 08, an electrostatic attraction such as Coulomb force occurs between the semiconductor wafer W mounted on the dielectric layer 103 and the plane electrode 104. As a result, the semiconductor wafer W is attracted to the dielectric layer 103 side, and the semiconductor wafer W
Can be held.
【０００６】このような下部電極構造１００は、プラズ
マエッチング装置等のプラズマ処理装置のチャンバー内
に配置され、チャンバーを真空下に保持した状態で上記
高周波電源１０６からサセプタ１０１に高周波電力を供
給することにより、半導体ウエハＷの被処理面近傍に高
周波電界が形成される。そして、チャンバー内に処理ガ
スが導入されると、高周波電界により処理ガスのプラズ
マが形成され、これにより半導体ウエハＷに例えばプラ
ズマエッチング処理が施される。The lower electrode structure 100 is disposed in a chamber of a plasma processing apparatus such as a plasma etching apparatus, and supplies high-frequency power from the high-frequency power supply 106 to the susceptor 101 while keeping the chamber under vacuum. Thereby, a high-frequency electric field is formed near the surface of the semiconductor wafer W to be processed. Then, when the processing gas is introduced into the chamber, a plasma of the processing gas is formed by the high-frequency electric field, whereby the semiconductor wafer W is subjected to, for example, a plasma etching process.
【０００７】ところが、高周波電源１０６からサセプタ
１０１に供給される高周波の周波数が例えば２ＭＨｚ以
下の場合、半導体ウエハＷとサセプタ１０１との間に介
在する誘電体層１０３が上記高周波の透過を妨げ、半導
体ウエハ上に高周波電界が集中しにくくなりエッチング
特性が低下することがある。特に誘電体層１０３がセラ
ミックで構成される場合、その傾向が顕著である。However, when the frequency of the high frequency supplied from the high frequency power supply 106 to the susceptor 101 is, for example, 2 MHz or less, the dielectric layer 103 interposed between the semiconductor wafer W and the susceptor 101 prevents the transmission of the high frequency, and In some cases, the high-frequency electric field hardly concentrates on the wafer, and the etching characteristics may be reduced. This tendency is particularly remarkable when the dielectric layer 103 is made of ceramic.
【０００８】一方、図４に示す下部電極構造とは別に、
図５に示す下部電極構造が知られている。図５に示す下
部電極構造１１０においては、図４に示す下部電極構造
とは異なり、高周波電源１０６は、マッチングボックス
１０５およびキャパシタ１１１を介して平面電極１０４
に接続されている。すなわち、直流電源１０８からの直
流電圧は、高周波電源１０６からの高周波電圧が重畳さ
れて平面電極１０４に印加される。このような構成の下
部電極構造１１０によれば、図４に示す下部電極構造１
００に比べて、高周波が誘電体層１０３を透過しやすく
なり、半導体ウエハ上に高周波電界を集中させやすくな
る。On the other hand, apart from the lower electrode structure shown in FIG.
The lower electrode structure shown in FIG. 5 is known. In the lower electrode structure 110 shown in FIG. 5, unlike the lower electrode structure shown in FIG.
It is connected to the. That is, the DC voltage from the DC power supply 108 is applied to the plane electrode 104 with the RF voltage from the RF power supply 106 superimposed thereon. According to the lower electrode structure 110 having such a configuration, the lower electrode structure 1 shown in FIG.
Compared with 00, the high frequency easily passes through the dielectric layer 103, and the high frequency electric field is easily concentrated on the semiconductor wafer.
【０００９】ところで、高真空下においては、伝熱媒体
が極めて少ないため、常圧よりも熱伝導性が低くなり、
高真空下で処理を行うプラズマ処理では、図５に示すよ
うに、サセプタ１０１に、半導体ウエハＷと誘電体層１
０３との間に熱伝達用のヘリウムガスを供給するヘリウ
ムガス配管１１２が設けられている。このため、高真空
下においても半導体ウエハＷの温度を制御することがで
きる。By the way, under a high vacuum, since the heat transfer medium is extremely small, the heat conductivity is lower than that under normal pressure,
In the plasma processing performed under a high vacuum, as shown in FIG. 5, the semiconductor wafer W and the dielectric layer 1 are provided on the susceptor 101.
A helium gas pipe 112 for supplying helium gas for heat transfer is provided between the helium gas pipe 112 and the helium gas pipe 112. Therefore, the temperature of the semiconductor wafer W can be controlled even under a high vacuum.
【００１０】しかしながら、図５に示す下部電極構造１
１０においては、ヘリウムガスの供給を行った場合にヘ
リウムガス配管１１２内等で異常放電を生じてしまう。However, the lower electrode structure 1 shown in FIG.
In the case of 10, when helium gas is supplied, abnormal discharge occurs in the helium gas pipe 112 or the like.
【００１１】[0011]
【発明が解決しようとする課題】本発明はかかる事情に
鑑みてなされたものであって、被処理体上に、良好なプ
ラズマ処理を行うことができる高周波電場を形成するこ
とができ、しかも異常放電が生じない下部電極構造およ
びそれを用いたプラズマ処理装置を提供することを目的
とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it is possible to form a high-frequency electric field capable of performing a good plasma treatment on an object to be processed. An object of the present invention is to provide a lower electrode structure in which no discharge occurs and a plasma processing apparatus using the same.
【００１２】[0012]
【課題を解決するための手段】本発明の第１の観点によ
れば、被処理体に対してプラズマ処理を施すための下部
電極構造であって、導電性材料からなる基台と、この基
台上に設けられ、被処理体が載置される誘電体層および
この誘電体層の下に前記基台とは電気的に絶縁して設け
られた電極を有する静電吸着部材と、前記静電吸着部材
の電極に一端が接続された第１の配線と、第１の配線の
他端に接続された直流電源と、前記基台に一端が接続さ
れた第２の配線と、第２の配線の他端に接続された高周
波電源と、第１の配線と第２の配線とを接続する第３の
配線と、第３の配線上に設けられたキャパシタとを具備
することを特徴とする下部電極構造が提供される。According to a first aspect of the present invention, there is provided a lower electrode structure for performing a plasma process on an object to be processed, comprising: a base made of a conductive material; An electrostatic adsorption member having a dielectric layer provided on a base, on which an object to be processed is mounted, and an electrode provided under the dielectric layer and electrically insulated from the base; A first wiring having one end connected to the electrode of the electroadhesive member, a DC power supply connected to the other end of the first wiring, a second wiring having one end connected to the base, and a second wiring. A high-frequency power supply connected to the other end of the wiring, a third wiring connecting the first wiring and the second wiring, and a capacitor provided on the third wiring. A bottom electrode structure is provided.
【００１３】本発明の第２の観点によれば、導電性材料
からなる基台と、この基台上に設けられ、被処理体が載
置される誘電体層およびこの誘電体層の下に前記基台と
は電気的に絶縁して設けられた電極とを有する静電吸着
部材とを具備し、前記被処理体に対してプラズマ処理を
施す装置に用いるための下部電極構造であって、前記静
電吸着部材の前記電極に直流電圧を印加する直流電源を
含む第１の電源経路と、前記基台に高周波電力を供給す
る電源を含む第２の電源経路と、前記第１の電源経路と
前記第２の電源経路を電気的に繋ぎ、高周波電源側から
前記電極へ前記高周波電力を流入させるためのキャパシ
タを経路上に有する第３の電源経路とを具備することを
特徴とする下部電極構造。[0013] According to a second aspect of the present invention, a base made of a conductive material, a dielectric layer provided on the base, on which an object to be processed is placed, and a base under the dielectric layer. The base is provided with an electrostatic attraction member having an electrode provided insulated electrically, and a lower electrode structure for use in an apparatus that performs plasma processing on the object to be processed, A first power supply path including a DC power supply for applying a DC voltage to the electrode of the electrostatic adsorption member, a second power supply path including a power supply for supplying high-frequency power to the base, and the first power supply path And a third power supply path having a capacitor on the path for electrically connecting the high-frequency power from the high-frequency power supply side to the electrode. Construction.
【００１４】本発明の第３の観点によれば、気密に保持
可能であり、被処理体にプラズマ処理を施すチャンバー
と、前記チャンバー内に収容され、被処理体の載置面を
有する下部電極構造と、前記チャンバー内に前記下部電
極構造の載置面に対向するように設けられた上部電極
と、前記チャンバー内を排気する排気手段と、前記チャ
ンバー内に処理ガスを導入する処理ガス供給手段とを具
備し、前記下部電極構造は、導電性材料からなる基台
と、この基台上に設けられ、被処理体の載置面を有する
誘電体層と、この誘電体層の下に前記基台とは電気的に
絶縁して設けられた電極とを有する静電吸着部材と、前
記静電吸着部材の電極に一端が接続された第１の配線
と、第１の配線の他端に接続された直流電源と、前記基
台に一端が接続された第２の配線と、第２の配線の他端
に接続された高周波電源と、第１の配線と第２の配線と
を接続する第３の配線と、第３の配線上に設けられたキ
ャパシタとを有し、前記高周波電源からの高周波電力に
よりチャンバー内に処理ガスのプラズマを形成し、この
プラズマにより被処理体に所定のプラズマ処理を施すこ
とを特徴とするプラズマ処理装置が提供される。According to a third aspect of the present invention, a chamber which can be maintained in an airtight manner and performs plasma processing on an object to be processed, and a lower electrode housed in the chamber and having a mounting surface for the object to be processed. Structure, an upper electrode provided in the chamber so as to face the mounting surface of the lower electrode structure, exhaust means for exhausting the inside of the chamber, and processing gas supply means for introducing a processing gas into the chamber The lower electrode structure includes a base made of a conductive material, a dielectric layer provided on the base, and having a mounting surface of the object to be processed, and a base layer under the dielectric layer. An electrostatic attraction member having an electrode electrically insulated from the base, a first wire having one end connected to the electrode of the electrostatic attraction member, and an other end of the first wire. A DC power supply connected thereto, and a DC power supply having one end connected to the base. , A high-frequency power supply connected to the other end of the second wiring, a third wiring connecting the first wiring and the second wiring, and a capacitor provided on the third wiring. A plasma processing apparatus is provided, wherein plasma of a processing gas is formed in a chamber by high-frequency power from the high-frequency power supply, and a predetermined plasma process is performed on an object to be processed by the plasma.
【００１５】本発明においては、高周波電源は第２の配
線を介して基台に接続されており、基台に高周波電圧が
印加され、一方、静電吸着部材の電極と直流電源とを接
続する第１の配線には、キャパシタを有する第３の配線
を介して高周波電源が接続されるので、静電吸着部材の
電極に印加される直流電圧には、高周波電圧が重畳され
る。したがって、基台だけでなく静電吸着部材の電極に
も高周波電圧が印加されるので、高周波が静電吸着部材
に遮断されることなく有効に透過することができ、被処
理体の上に高周波電界を集中させることができ、良好な
プラズマ処理を実施することができる。In the present invention, the high-frequency power supply is connected to the base via the second wiring, and a high-frequency voltage is applied to the base, while the electrode of the electrostatic attraction member is connected to the DC power supply. Since the high-frequency power supply is connected to the first wiring via the third wiring having a capacitor, the high-frequency voltage is superimposed on the DC voltage applied to the electrode of the electrostatic attraction member. Therefore, since a high-frequency voltage is applied not only to the base but also to the electrode of the electrostatic attraction member, the high frequency can be transmitted effectively without being blocked by the electrostatic attraction member, and the high-frequency voltage can be applied to the object to be processed. The electric field can be concentrated, and favorable plasma treatment can be performed.
【００１６】また、第３の配線により静電吸着部材と基
台との両方に高周波電圧が印加され、しかも第３の配線
にはキャパシタが介在しているため直流電圧が第２の配
線には重畳されない。したがって、静電吸着部材の電極
および基台に印加される高周波電圧の位相差を極力低減
することで双方の間の電位差を極力小さくすることがで
きるので、基台内の異常放電を防止することができる。
つまり、下部電極構造における異常放電は、隣接する部
材間での電位差が所定値を超えた場合に生ずるものと考
えられ、静電吸着部材の電極に直流電圧を印加し、基台
に高周波電圧を印加した場合、電極と基台との間には周
期的に極めて大きな電位差が形成されるため、異常放電
が生ずる。したがって、上述のようにして、静電吸着部
材の電極と基台との間の電位差を、常時、一定の小さい
範囲内とすることにより、基台内にヘリウムガスのよう
な熱伝達用ガスを供給する配管を設けた場合であって
も、異常放電を防止することができる。A high frequency voltage is applied to both the electrostatic attraction member and the base by the third wiring, and a DC voltage is applied to the second wiring because a capacitor is interposed in the third wiring. Not superimposed. Therefore, by minimizing the phase difference between the high-frequency voltage applied to the electrode of the electrostatic attraction member and the base, the potential difference between the two can be minimized, thereby preventing abnormal discharge in the base. Can be.
That is, abnormal discharge in the lower electrode structure is considered to occur when the potential difference between adjacent members exceeds a predetermined value, and a DC voltage is applied to the electrodes of the electrostatic attraction member, and a high-frequency voltage is applied to the base. When the voltage is applied, an extremely large potential difference is periodically formed between the electrode and the base, so that abnormal discharge occurs. Therefore, as described above, by always setting the potential difference between the electrode of the electrostatic adsorption member and the base within a certain small range, a heat transfer gas such as helium gas is introduced into the base. Even when a supply pipe is provided, abnormal discharge can be prevented.
【００１７】本発明において、第２の配線上に設けら
れ、第２の配線と第３の配線との接続点と、前記基台と
の間に介在するキャパシタをさらに具備することが好ま
しい。このようにキャパシタを介在させることにより、
静電吸着部材の電極に印加される高周波と基台に印加さ
れる高周波の位相を調節することができ、これらの位相
差を極力小さくして異常放電を防止することができる。In the present invention, it is preferable that the semiconductor device further comprises a capacitor provided on the second wiring and interposed between the connection point between the second wiring and the third wiring and the base. By interposing a capacitor in this way,
The phase of the high frequency applied to the electrode of the electrostatic attraction member and the phase of the high frequency applied to the base can be adjusted, and the phase difference can be minimized to prevent abnormal discharge.
【００１８】この場合に、静電吸着部材の電極に印加さ
れる高周波と基台に印加される高周波の位相を一致させ
れば異常放電を最も有効に防止することができる。例え
ば、第２の配線に設けるキャパシタおよび第３の配線に
設けるキャパシタとして容量が等しいものを使用するこ
とにより、第２の配線と第３の配線との接続点から平面
電極までのインピーダンスと、この接続点から基台まで
のインピーダンスとを等しくすることができ、静電吸着
部材の電極に印加される高周波と基台に印加される高周
波の位相を一致させることができる。In this case, abnormal discharge can be most effectively prevented by matching the phase of the high frequency applied to the electrode of the electrostatic attraction member with the phase of the high frequency applied to the base. For example, by using capacitors having the same capacitance as the capacitor provided in the second wiring and the capacitor provided in the third wiring, the impedance from the connection point between the second wiring and the third wiring to the plane electrode can be obtained. The impedance from the connection point to the base can be made equal, and the phase of the high frequency applied to the electrode of the electrostatic attraction member and the phase of the high frequency applied to the base can be matched.
【００１９】[0019]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は、本発明
の実施形態に係る下部電極構造を概略的に示す図であ
る。図１に示す下部電極構造１は、プラズマエッチング
装置等のプラズマ処理装置のチャンバー内に配置され、
プラズマ形成電極として機能する。この下部電極構造１
は、アルミニウムのような導電性材料からなる基台、す
なわちサセプタ２を有している。サセプタ２上には、誘
電体層４とその中に設けられた平面電極５とを有する静
電チャック（静電吸着部材）３が設けられている。誘電
体層４を構成する材料としては、例えば、セラミックス
や樹脂等を挙げることができるが、本発明は誘電体層４
としてセラミックスを用いた場合に特に有効である。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram schematically illustrating a lower electrode structure according to an embodiment of the present invention. The lower electrode structure 1 shown in FIG. 1 is disposed in a chamber of a plasma processing apparatus such as a plasma etching apparatus,
Functions as a plasma forming electrode. This lower electrode structure 1
Has a base made of a conductive material such as aluminum, that is, a susceptor 2. On the susceptor 2, an electrostatic chuck (electrostatic chuck member) 3 having a dielectric layer 4 and a plane electrode 5 provided therein is provided. As a material for forming the dielectric layer 4, for example, ceramics, resin, and the like can be given.
This is particularly effective when using ceramics as the material.
【００２０】サセプタ２および誘電体層４には、ヘリウ
ム等の熱伝達ガスが通流される上下に延びる配管６が設
けられている。誘電体層４上に載置される被処理基板、
例えば半導体ウエハＷと誘電体層４との間には、誘電体
層４に設けられた多数の孔（図示せず）からヘリウムガ
スのような熱伝達ガスが供給されるようになっている。The susceptor 2 and the dielectric layer 4 are provided with a vertically extending pipe 6 through which a heat transfer gas such as helium flows. A substrate to be processed placed on the dielectric layer 4,
For example, a heat transfer gas such as helium gas is supplied between the semiconductor wafer W and the dielectric layer 4 from a number of holes (not shown) provided in the dielectric layer 4.
【００２１】平面電極５には配線７（第１の配線）の一
端が接続され、この配線７の他端は直流電源８に接続さ
れている。配線７の平面電極５と直流電源８との間に
は、ローパスフィルタ９が設けられている。ローパスフ
ィルタ９は、キャパシタ１６と抵抗１７とで構成されて
いる。一方、サセプタ２には、配線１０（第２の配線）
の一端が接続され、この配線１０の他端は高周波電源１
１に接続されている。また、配線１０のサセプタ２と高
周波電源１１との間には、マッチングボックス１２が設
けられている。One end of a wiring 7 (first wiring) is connected to the plane electrode 5, and the other end of the wiring 7 is connected to a DC power supply 8. A low-pass filter 9 is provided between the plane electrode 5 of the wiring 7 and the DC power supply 8. The low-pass filter 9 includes a capacitor 16 and a resistor 17. On the other hand, the susceptor 2 has a wiring 10 (second wiring).
And one end of the wiring 10 is connected to the high-frequency power source 1.
1 connected. A matching box 12 is provided between the susceptor 2 of the wiring 10 and the high frequency power supply 11.
【００２２】配線７と配線１０とは、キャパシタ１３を
有する配線１４（第３の配線）により接続されている。
したがって、直流電源８から平面電極５に印加される直
流電圧には、高周波電源１１からの高周波電圧が重畳さ
れる。すなわち、サセプタ２および平面電極５の双方に
高周波電圧が印加される。一方、キャパシタ１３により
直流電圧は配線１０には重畳されない。The wiring 7 and the wiring 10 are connected by a wiring 14 (third wiring) having a capacitor 13.
Therefore, the high-frequency voltage from the high-frequency power supply 11 is superimposed on the DC voltage applied from the DC power supply 8 to the flat electrode 5. That is, a high-frequency voltage is applied to both the susceptor 2 and the plane electrode 5. On the other hand, the DC voltage is not superimposed on the wiring 10 by the capacitor 13.
【００２３】上述したように、印加する高周波が２ＭＨ
ｚ以下であれば、従来のようにサセプタ２のみ高周波を
印加する場合には、誘電体層４が半導体ウエハＷの直上
での高周波電界の形成を妨げるが、特に誘電体層４がセ
ラミックスの場合にその傾向が著しい。しかしながら、
このように平面電極５に高周波電圧を印加した場合、誘
電体層４のうち、高周波電界の形成を妨げるのは、平面
電極５と半導体ウエハＷとの間に介在する領域のみであ
り、誘電体層４の平面電極５とサセプタ２との間に介在
する領域は高周波電界の形成に殆ど影響しない。したが
って、平面電極５に高周波電圧を印加した場合、サセプ
タ２のみに高周波電圧を印加した場合に比べて誘電体層
４の影響を低減することができる。すなわち、高周波電
源１１から供給する高周波電力の周波数が２ＭＨｚ以下
であり、誘電体層４がセラミックスの場合においても、
半導体ウエハＷの上に高周波電界を集中させることがで
き、良好な高周波電界を形成することが可能となる。As described above, the applied high frequency is 2 MHz.
If z is less than or equal to z, when a high frequency is applied only to the susceptor 2 as in the related art, the dielectric layer 4 prevents formation of a high-frequency electric field directly above the semiconductor wafer W. In particular, when the dielectric layer 4 is made of ceramics, The tendency is remarkable. However,
When a high-frequency voltage is applied to the plane electrode 5 as described above, the only part of the dielectric layer 4 that prevents the formation of a high-frequency electric field is the region interposed between the plane electrode 5 and the semiconductor wafer W. The area of the layer 4 between the plane electrode 5 and the susceptor 2 has little effect on the formation of the high-frequency electric field. Therefore, when a high-frequency voltage is applied to the flat electrode 5, the effect of the dielectric layer 4 can be reduced as compared with a case where a high-frequency voltage is applied only to the susceptor 2. That is, even when the frequency of the high-frequency power supplied from the high-frequency power supply 11 is 2 MHz or less and the dielectric layer 4 is made of ceramics,
The high-frequency electric field can be concentrated on the semiconductor wafer W, and a good high-frequency electric field can be formed.
【００２４】また、従来は、サセプタ２および平面電極
５のいずれか一方に高周波電圧を印加していたため、サ
セプタ２と平面電極５との間の電位差が周期的に変動
し、そのため、この電位差の極大値がしきい値を超えた
場合、配管６において異常放電が生じていた。Conventionally, since a high-frequency voltage is applied to either the susceptor 2 or the plane electrode 5, the potential difference between the susceptor 2 and the plane electrode 5 fluctuates periodically. When the maximum value exceeded the threshold value, abnormal discharge occurred in the pipe 6.
【００２５】それに対し、上記のようにサセプタ２およ
び平面電極５の双方に周波数の等しい高周波電圧を印加
し、しかもキャパシタ１３により高周波電源側に直流電
圧が重畳しないようにする場合には、これら高周波電圧
の位相差を十分に低減することにより、サセプタ２と平
面電極５のいずれか一方のみに高周波電圧を印加した場
合に比べ、上記電位差の極大値を低減することができ、
異常放電の発生を防止することが可能となる。On the other hand, when a high-frequency voltage having the same frequency is applied to both the susceptor 2 and the plane electrode 5 as described above, and the DC voltage is not superimposed on the high-frequency power supply by the capacitor 13, By sufficiently reducing the voltage phase difference, the maximum value of the potential difference can be reduced as compared with the case where a high-frequency voltage is applied to only one of the susceptor 2 and the plane electrode 5.
It is possible to prevent occurrence of abnormal discharge.
【００２６】サセプタ２に印加する高周波電圧と平面電
極５に印加する高周波電圧との間の位相差は必ずしも０
である必要はないが、この位相差を０とした場合、上記
電位差の極大値を一層低減することができ、サセプタ２
と平面電極５との間の電位差を常に極めて低いレベルに
維持することができ、より有効に異常放電の発生を防止
することが可能となる。The phase difference between the high frequency voltage applied to the susceptor 2 and the high frequency voltage applied to the plane electrode 5 is not necessarily zero.
However, when the phase difference is set to 0, the maximum value of the potential difference can be further reduced, and the susceptor 2
The potential difference between the electrode and the plane electrode 5 can always be maintained at an extremely low level, and the occurrence of abnormal discharge can be more effectively prevented.
【００２７】サセプタ２に印加する高周波電圧の位相
と、平面電極５に印加する高周波電圧の位相とを一致さ
せるには、配線１０と配線１４との接点からサセプタ２
までのインピーダンスと、配線１０と配線１４との接点
から平面電極５までのインピーダンスとを一致させれば
よい。例えば、配線１０の、配線１４との接点とサセプ
タ２との間に、キャパシタ１３と等しい容量を有するキ
ャパシタ１５を介在させることにより、上記インピーダ
ンスを一致させることができ、それにより、サセプタ２
に印加する高周波電圧と平面電極５に印加する高周波電
圧との間の位相差を０とすることが可能となる。In order to make the phase of the high-frequency voltage applied to the susceptor 2 coincide with the phase of the high-frequency voltage applied to the flat electrode 5, the contact between the wiring 10 and the wiring 14
And the impedance from the contact point between the wiring 10 and the wiring 14 to the plane electrode 5 may be matched. For example, by interposing a capacitor 15 having a capacitance equal to that of the capacitor 13 between the contact of the wiring 10 and the wiring 14 and the susceptor 2, the impedance can be matched, whereby the susceptor 2
, And the phase difference between the high-frequency voltage applied to the plane electrode 5 can be made zero.
【００２８】このように、上記下部電極構造１による
と、高周波電源１１から供給する高周波電力の周波数が
２ＭＨｚ以下の場合においても、異常放電を生ずること
なく、良好に高周波電場を形成することができる。例え
ば、高周波電源１１から供給する高周波電力の周波数を
８００ｋＨｚとした場合、フィルタ９を構成するキャパ
シタ１６の容量を１００ｐＦ〜１０００ｐＦ、フィルタ
９を構成する抵抗１７の抵抗値を１．５×１０６Ω〜３
×１０６Ω、キャパシタ１３，１５の容量をそれぞれ１
００００ｐＦとすることにより、サセプタ２に印加する
高周波電圧と平面電極５に印加する高周波電圧との間の
位相差を０とし、かつ半導体ウエハＷの上に良好な高周
波電界を形成することができ、プラズマ処理に適用する
場合に良好なプラズマ特性を得ることができる。As described above, according to the lower electrode structure 1, even when the frequency of the high frequency power supplied from the high frequency power supply 11 is 2 MHz or less, a high frequency electric field can be satisfactorily formed without causing abnormal discharge. . For example, when the frequency of the high frequency power supplied from the high frequency power supply 11 is 800 kHz, the capacitance of the capacitor 16 forming the filter 9 is 100 pF to 1000 pF, and the resistance value of the resistor 17 forming the filter 9 is 1.5 × 10 6 Ω. ~ 3
× 10 6 Ω, the capacity of each of the capacitors 13 and 15 is 1
By setting 0000 pF, the phase difference between the high-frequency voltage applied to the susceptor 2 and the high-frequency voltage applied to the plane electrode 5 can be set to 0, and a good high-frequency electric field can be formed on the semiconductor wafer W. Good plasma characteristics can be obtained when applied to plasma processing.
【００２９】次に、上述した下部電極構造１を用いたプ
ラズマ処理装置について説明する。図２は、本発明の実
施形態に係るプラズマ処理装置の一例を概略的に示す図
である。なお、図２は、本発明をプラズマエッチング装
置に適用した例を示している。Next, a plasma processing apparatus using the above-described lower electrode structure 1 will be described. FIG. 2 is a diagram schematically illustrating an example of the plasma processing apparatus according to the embodiment of the present invention. FIG. 2 shows an example in which the present invention is applied to a plasma etching apparatus.
【００３０】図２において、プラズマエッチング装置２
０は、気密性を有するチャンバー２１を有している。チ
ャンバー２１内の底部には絶縁性の支持板２２が配置さ
れ、支持板２２上には、冷却部材２３およびサセプタ２
が順次積層されている。サセプタ２の上面には、誘電体
層４とその中に埋め込まれた平面電極５とからなる静電
チャック３が設けられており、誘電体層４の上に半導体
ウエハＷが載置される。また、誘電体層４上の半導体ウ
エハＷを囲むようにフォーカスリング２４が配置されて
いる。In FIG. 2, a plasma etching apparatus 2
0 has an airtight chamber 21. An insulating support plate 22 is disposed at the bottom in the chamber 21, and the cooling member 23 and the susceptor 2 are placed on the support plate 22.
Are sequentially laminated. An electrostatic chuck 3 including a dielectric layer 4 and a plane electrode 5 embedded therein is provided on the upper surface of the susceptor 2, and a semiconductor wafer W is mounted on the dielectric layer 4. Further, a focus ring 24 is arranged so as to surround the semiconductor wafer W on the dielectric layer 4.
【００３１】冷却部材２３には冷媒循環路２５が形成さ
れている。この冷媒循環路２５には、チャンバー２１の
外部から流路２６を経由して冷媒が供給される。冷媒循
環路２５に供給された冷媒は、半導体ウエハＷ等の冷却
に利用された後、流路２７を経由してチャンバー２１の
外部へと排出される。また、支持板２２、冷却部材２
３、サセプタ２、および誘電体層４等には、チャンバー
２１の外部から、誘電体層４と半導体ウエハＷとの間に
ヘリウムガスを供給する配管２８が形成されている。A cooling circuit 23 is formed in the cooling member 23. The coolant is supplied to the coolant circulation path 25 from the outside of the chamber 21 via a flow path 26. The coolant supplied to the coolant circulation path 25 is used to cool the semiconductor wafer W and the like, and then discharged to the outside of the chamber 21 via the flow path 27. Further, the support plate 22, the cooling member 2
A pipe 28 for supplying a helium gas between the dielectric layer 4 and the semiconductor wafer W from outside the chamber 21 is formed in the susceptor 2, the dielectric layer 4, and the like.
【００３２】チャンバー２１内の上部には、誘電体層４
と対向する面に多数の孔３０が設けられたシャワーヘッ
ド３１が配置されている。シャワーヘッド３１には、配
管３２，３３を経由してガス供給源３４が接続されてい
る。ガス供給源３４はＣＦ４のような処理ガスを収容し
ており、そこから配管３３およびシャワーヘッド３１を
介してチャンバー２１内に処理ガスを供給する。配管３
３には、ガス供給源３４側からマスフローコントローラ
３５およびバルブ３６が順次設けられている。なお、シ
ャワーヘッド３１は導電性材料からなり、上部電極とし
て機能する。また、シャワーヘッド３１に処理ガスを供
給する配管３２とチャンバー２１とは、絶縁性部材３７
により電気的に絶縁されている。In the upper part of the chamber 21, the dielectric layer 4
A shower head 31 having a large number of holes 30 provided on a surface facing it. A gas supply source 34 is connected to the shower head 31 via pipes 32 and 33. The gas supply source 34 contains a processing gas such as CF 4 , and supplies the processing gas into the chamber 21 via the pipe 33 and the shower head 31 therefrom. Piping 3
3, a mass flow controller 35 and a valve 36 are sequentially provided from the gas supply source 34 side. Note that the shower head 31 is made of a conductive material and functions as an upper electrode. Further, the pipe 32 for supplying the processing gas to the shower head 31 and the chamber 21 are formed of an insulating member 37.
Is electrically insulated by
【００３３】チャンバー２１の側方には、ゲートバルブ
３８を介してロードロック室３９が隣接して配置されて
いる。ロードロック室３９内には、複数のアームを組み
合わせてなる搬送機構４０が配置されている。この搬送
機構４０は、半導体ウエハＷをロードロック室３９とチ
ャンバー２１との間で搬送するのに使用される。A load lock chamber 39 is disposed adjacent to the side of the chamber 21 via a gate valve 38. In the load lock chamber 39, a transfer mechanism 40 formed by combining a plurality of arms is arranged. The transfer mechanism 40 is used to transfer the semiconductor wafer W between the load lock chamber 39 and the chamber 21.
【００３４】チャンバー２１およびロードロック室３９
には、それぞれ排気口４１，４２が設けられている。チ
ャンバー２１およびロードロック室３９内は、それぞれ
排気口４１，４２からポンプ４３により排気され、チャ
ンバー２１およびロードロック室３９内には所望の減圧
状態が形成される。Chamber 21 and load lock chamber 39
Are provided with exhaust ports 41 and 42, respectively. The inside of the chamber 21 and the load lock chamber 39 are exhausted by the pump 43 from the exhaust ports 41 and 42, respectively, and a desired reduced pressure state is formed in the chamber 21 and the load lock chamber 39.
【００３５】平面電極５には、配線７の一端が接続さ
れ、この配線７の他端は直流電源８に接続されている。
配線７の平面電極５と直流電源８との間には、ローパス
フィルタ９が設置されている。一方、サセプタ２には、
配線１０の一端が接続され、この配線１０の他端は高周
波電源１１に接続されている。また、配線１０のサセプ
タ２と高周波電源１１との間には、高周波電源１１側か
ら、位相シフト回路５０、増幅器５１、マッチングボッ
クス１２、およびキャパシタ１５が順次設置されてい
る。One end of a wiring 7 is connected to the plane electrode 5, and the other end of the wiring 7 is connected to a DC power supply 8.
A low-pass filter 9 is provided between the plane electrode 5 of the wiring 7 and the DC power supply 8. On the other hand, the susceptor 2
One end of the wiring 10 is connected, and the other end of the wiring 10 is connected to the high frequency power supply 11. A phase shift circuit 50, an amplifier 51, a matching box 12, and a capacitor 15 are sequentially provided between the susceptor 2 of the wiring 10 and the high frequency power supply 11 from the high frequency power supply 11 side.
【００３６】配線７は、そのローパスフィルタ９と平面
電極５との間の位置で、配線１４と接続されている。配
線１４の他端は、配線１０と、そのマッチングボックス
１２とキャパシタ１５との間の位置で接続されている。
したがって、直流電源８から平面電極５に印加される直
流電圧には、高周波電源１１からの高周波電圧が重畳さ
れる。すなわち、サセプタ２および平面電極５の双方に
高周波電圧が印加される。なお、配線１４は、配線７と
の接点と配線１０との接点との間に、キャパシタ１３を
有しているため、直流電圧は配線１０の高周波電圧には
重畳しない。The wiring 7 is connected to the wiring 14 at a position between the low-pass filter 9 and the plane electrode 5. The other end of the wiring 14 is connected to the wiring 10 at a position between the matching box 12 and the capacitor 15.
Therefore, the high-frequency voltage from the high-frequency power supply 11 is superimposed on the DC voltage applied from the DC power supply 8 to the flat electrode 5. That is, a high-frequency voltage is applied to both the susceptor 2 and the plane electrode 5. Since the wiring 14 has the capacitor 13 between the contact with the wiring 7 and the contact with the wiring 10, the DC voltage is not superimposed on the high-frequency voltage of the wiring 10.
【００３７】シャワーヘッド３１には、配線５２の一端
が接続され、配線５２の他端は高周波電源５３に接続さ
れている。シャワーヘッド３１と高周波電源５３との間
には、高周波電源５３側から増幅器５４およびマッチン
グボックス５５が順次設置されている。なお、上記位相
シフト回路５０により、高周波電源１１からサセプタ２
に印加される高周波の位相が、高周波電源５３からシャ
ワーヘッド３１に印加される高周波の位相に対して１８
０°シフトされる。One end of a wiring 52 is connected to the shower head 31, and the other end of the wiring 52 is connected to a high frequency power supply 53. Between the shower head 31 and the high-frequency power supply 53, an amplifier 54 and a matching box 55 are sequentially installed from the high-frequency power supply 53 side. The susceptor 2 is connected to the high frequency power supply 11 by the phase shift circuit 50.
Of the high frequency applied to the shower head 31 from the high frequency power supply 53 is 18
Shifted by 0 °.
【００３８】このように構成されたプラズマエッチング
装置２０においては、まず、搬送機構４０を用いて、半
導体ウエハＷをロードロック室３９内からチャンバー２
１内に搬送し、さらに誘電体層４上に載置する。なお、
ロードロック室３９およびチャンバー２１内はポンプ４
５により所定の圧力に減圧されている。In the plasma etching apparatus 20 configured as described above, first, the semiconductor wafer W is transferred from the load lock chamber 39 into the chamber 2 by using the transfer mechanism 40.
1 and placed on the dielectric layer 4. In addition,
The pump 4 is provided in the load lock chamber 39 and the chamber 21.
5, the pressure is reduced to a predetermined pressure.
【００３９】次に、高周波電源１１からサセプタ２に周
波数が２ＭＨｚ以下、例えば８００ｋＨｚの高周波電力
を供給する。一方、高周波電源５３は、シャワーヘッド
３１に周波数が１３．５６ＭＨｚの高周波電力を供給す
る。なお、この場合、ローパスフィルター９を構成する
キャパシタ１６の容量を１００ｐＦ〜１０００ｐＦ、抵
抗１７の抵抗値を１．５×１０６Ω〜３×１０６Ω、キ
ャパシタ１３，１５の容量をそれぞれ１００００ｐＦと
することにより、サセプタ２に印加する高周波電圧と平
面電極５に印加する高周波電圧との間の位相差を０と
し、かつ良好に高周波電場を形成することができる。Next, a high frequency power having a frequency of 2 MHz or less, for example, 800 kHz is supplied from the high frequency power supply 11 to the susceptor 2. On the other hand, the high frequency power supply 53 supplies high frequency power having a frequency of 13.56 MHz to the shower head 31. In this case, the capacitance of the capacitor 16 constituting the low-pass filter 9 100pF~1000pF, 1.5 × 10 6 Ω~3 × 10 6 Ω resistance value of the resistor 17, and 10000pF the capacitance of the capacitor 13, 15 respectively By doing so, the phase difference between the high-frequency voltage applied to the susceptor 2 and the high-frequency voltage applied to the plane electrode 5 can be reduced to 0, and a high-frequency electric field can be formed well.
【００４０】さらに、上記条件下で、バルブ３６を開放
し、マスフローコントローラ３５で流量を調節しつつガ
ス供給源３４からシャワーヘッド３１に処理ガスを供給
する。この処理ガスは、シャワーヘッド３１とサセプタ
２との間の高周波電界によりプラズマ化される。すなわ
ち、シャワーヘッド３１と半導体ウエハＷとの間にプラ
ズマが形成され、そのプラズマにより半導体ウエハＷの
表面がエッチングされる。Further, under the above conditions, the valve 36 is opened, and the processing gas is supplied from the gas supply source 34 to the shower head 31 while the flow rate is adjusted by the mass flow controller 35. This processing gas is turned into plasma by a high-frequency electric field between the shower head 31 and the susceptor 2. That is, plasma is formed between the shower head 31 and the semiconductor wafer W, and the surface of the semiconductor wafer W is etched by the plasma.
【００４１】このエッチング処理の際に、配管２８を介
して誘電体層４と半導体ウエハＷとの間にヘリウムガス
を供給しつつ、流路２６から冷媒循環路２５に冷媒を供
給する。これにより、半導体ウエハＷの温度を制御する
ことができ、エッチング速度等を高い精度で制御するこ
とができる。At the time of this etching treatment, a helium gas is supplied between the dielectric layer 4 and the semiconductor wafer W via the pipe 28, and a refrigerant is supplied from the flow path 26 to the refrigerant circulation path 25. Thereby, the temperature of the semiconductor wafer W can be controlled, and the etching rate and the like can be controlled with high accuracy.
【００４２】次に、図１に示す下部電極構造１を用いた
プラズマ処理装置の他の例について説明する。図３は、
本発明の実施形態に係るプラズマ処理装置の他の例を概
略的に示す図である。なお、図３も図２と同様に、本発
明をプラズマエッチング装置に適用した例を示してい
る。また、図３において、図２に示したのと同様の部材
には同一の符号を付し、その説明は省略する。Next, another example of the plasma processing apparatus using the lower electrode structure 1 shown in FIG. 1 will be described. FIG.
FIG. 4 is a diagram schematically illustrating another example of the plasma processing apparatus according to the embodiment of the present invention. FIG. 3 shows an example in which the present invention is applied to a plasma etching apparatus, similarly to FIG. 3, the same members as those shown in FIG. 2 are denoted by the same reference numerals, and the description thereof will be omitted.
【００４３】図３に示すプラズマエッチング装置６０と
図２に示すプラズマエッチング装置２０とでは電力の供
給方法が異なっている。すなわち、図３に示すプラズマ
エッチング装置６０においては、サセプタ２およびシャ
ワーヘッド３１の双方に同一の高周波電源１１から高周
波電力が供給される。The power supply method is different between the plasma etching apparatus 60 shown in FIG. 3 and the plasma etching apparatus 20 shown in FIG. That is, in the plasma etching apparatus 60 shown in FIG. 3, high frequency power is supplied from the same high frequency power supply 11 to both the susceptor 2 and the shower head 31.
【００４４】高周波電源１１から供給される高周波電力
は、可変式のトランス６１により配線１０と配線５２と
に分配される。配線１０に分配された高周波電力は、ロ
ーパスフィルタ６２を経由した後、図２に関して説明し
たのと同様に、サセプタ２および平面電極５に印加され
る。一方、配線５２に分配された高周波電圧は、ローパ
スフィルタ６３を経由した後、シャワーヘッド３１に印
加される。The high-frequency power supplied from the high-frequency power supply 11 is distributed to the wiring 10 and the wiring 52 by a variable transformer 61. After passing through the low-pass filter 62, the high-frequency power distributed to the wiring 10 is applied to the susceptor 2 and the plane electrode 5 as described with reference to FIG. On the other hand, the high-frequency voltage distributed to the wiring 52 is applied to the shower head 31 after passing through the low-pass filter 63.
【００４５】上記プラズマエッチング装置６０を用いた
エッチング処理は、例えば、以下に示す方法により行わ
れる。すなわち、まず、搬送手段４０を用いて、半導体
ウエハＷをロードロック室３９内からチャンバー２１内
に搬送し、さらに誘電体層４上に載置する。なお、ロー
ドロック室３９およびチャンバー２１内はポンプ４５に
より所定の圧力に減圧されている。The etching process using the plasma etching apparatus 60 is performed, for example, by the following method. That is, first, the semiconductor wafer W is transferred from the load lock chamber 39 into the chamber 21 by using the transfer means 40, and further placed on the dielectric layer 4. The pressure inside the load lock chamber 39 and the chamber 21 is reduced to a predetermined pressure by a pump 45.
【００４６】次に、高周波電源１１からサセプタ２およ
びシャワーヘッド３１に周波数が２ＭＨｚ以下、例えば
３８０ｋＨｚの高周波電力を供給する。なお、この場
合、配線５２に分配する電力と、配線１０に分配する電
力の比は、例えば６：４とする。また、フィルタ９を構
成するキャパシタ１６の容量を１００ｐＦ〜１０００ｐ
Ｆ、抵抗１７の抵抗値を１．５×１０６Ω〜３×１０６
Ω、キャパシタ１３，１５の容量をそれぞれ１００００
ｐＦとすることにより、サセプタ２に印加する高周波電
圧と平面電極５に印加する高周波電圧との間の位相差を
０とし、且つ良好に高周波電場を形成することができ
る。Next, high frequency power having a frequency of 2 MHz or less, for example, 380 kHz is supplied from the high frequency power supply 11 to the susceptor 2 and the shower head 31. In this case, the ratio of the power distributed to the wiring 52 to the power distributed to the wiring 10 is, for example, 6: 4. The capacitance of the capacitor 16 constituting the filter 9 is set to 100 pF to 1000 pF.
F, the resistance value of the resistor 17 is set to 1.5 × 10 6 Ω to 3 × 10 6
Ω and the capacitance of the capacitors 13 and 15 are each 10000.
By setting to pF, the phase difference between the high-frequency voltage applied to the susceptor 2 and the high-frequency voltage applied to the plane electrode 5 can be set to 0, and a high-frequency electric field can be formed well.
【００４７】このように構成されるプラズマエッチング
装置においても、上記のようにして高周波を供給しつ
つ、バルブ３６を開放して、マスフローコントローラ３
５で流量を調節しつつガス供給源３４からシャワーヘッ
ド３１に反応性ガスを供給することにより、高周波電界
が形成されているシャワーヘッド３１とサセプタ２との
間にプラズマが形成され、半導体ウエハＷの表面がエッ
チングされる。In the plasma etching apparatus configured as described above, the valve 36 is opened while the high frequency is supplied as described above, and the mass flow controller 3 is opened.
By supplying a reactive gas from the gas supply source 34 to the shower head 31 while adjusting the flow rate at 5, a plasma is formed between the shower head 31 and the susceptor 2 where a high-frequency electric field is formed, and the semiconductor wafer W Is etched.
【００４８】このエッチング処理の際に、配管２８を介
して誘電体層４と半導体ウエハＷとの間にヘリウムガス
を供給しつつ、流路２６から冷媒循環路２５に冷媒を供
給する。これにより、半導体ウエハＷの温度を制御する
ことができ、エッチング速度等を高い精度で制御するこ
とができる。At the time of this etching process, the coolant is supplied from the flow path 26 to the coolant circulation path 25 while supplying helium gas between the dielectric layer 4 and the semiconductor wafer W via the pipe 28. Thereby, the temperature of the semiconductor wafer W can be controlled, and the etching rate and the like can be controlled with high accuracy.
【００４９】また、図３に示すプラズマエッチング装置
６０によれば、１つの高周波電源で、サセプタ２および
シャワーヘッド３１の双方に高周波電圧を印加すること
ができるので、装置の構成を簡略化することが可能とな
る。According to the plasma etching apparatus 60 shown in FIG. 3, a single high-frequency power supply can apply a high-frequency voltage to both the susceptor 2 and the shower head 31, so that the structure of the apparatus can be simplified. Becomes possible.
【００５０】なお、本発明は上記実施の形態に限定され
ることなく種々変形が可能である。例えば上記実施の形
態では本発明をプラズマエッチング装置に適用した場合
ついて示したが、これに限らず、プラズマＣＶＤ等、他
のプラズマ処理装置にも適用することができる。The present invention can be variously modified without being limited to the above embodiment. For example, in the above embodiment, the case where the present invention is applied to a plasma etching apparatus has been described. However, the present invention is not limited to this, and can be applied to other plasma processing apparatuses such as plasma CVD.
【００５１】[0051]
【発明の効果】以上説明したように、本発明によれば、
下部電極構造の基台と平面電極との双方に高周波電圧が
印加されるため、基台のみに高周波電圧を印加した場合
に比べて、より良好に高周波電場を形成することができ
る。As described above, according to the present invention,
Since a high-frequency voltage is applied to both the base and the flat electrode of the lower electrode structure, a high-frequency electric field can be formed more favorably than when a high-frequency voltage is applied only to the base.
【００５２】また、本発明によれば、下部電極構造の基
台と平面電極との双方に高周波電圧が印加されるため、
基台と平面電極とに印加する高周波電圧の位相差を十分
に低減することができる。したがって、基台と平面電極
との間の電位差を常時低く保つことができ、それによ
り、これらの間の電位差が許容値を超えることにより生
ずる異常放電を防止することが可能となる。According to the present invention, since a high-frequency voltage is applied to both the base of the lower electrode structure and the flat electrode,
The phase difference between the high-frequency voltages applied to the base and the flat electrode can be sufficiently reduced. Therefore, the potential difference between the base and the plane electrode can be kept low at all times, thereby preventing abnormal discharge caused by the potential difference between them exceeding an allowable value.
【００５３】すなわち、本発明によれば、被処理体であ
る基板の温度が過剰に上昇するのを防ぎ、異常放電を生
ずることなく良好に高周波電場を形成することが可能な
下部電極構造およびプラズマ処理装置が提供される。That is, according to the present invention, the lower electrode structure and the plasma capable of preventing the temperature of the substrate to be processed from excessively rising and forming a high-frequency electric field satisfactorily without causing abnormal discharge. A processing device is provided.
【図１】本発明の実施形態に係る下部電極構造を概略的
に示す図。FIG. 1 is a diagram schematically showing a lower electrode structure according to an embodiment of the present invention.
【図２】本発明の実施形態に係るプラズマ処理装置の一
例を概略的に示す図。FIG. 2 is a diagram schematically illustrating an example of a plasma processing apparatus according to an embodiment of the present invention.
【図３】本発明の実施形態に係るプラズマ処理装置の他
の例を概略的に示す図。FIG. 3 is a diagram schematically showing another example of the plasma processing apparatus according to the embodiment of the present invention.
【図４】従来の下部電極構造の一例を概略的に示す図。FIG. 4 is a diagram schematically showing an example of a conventional lower electrode structure.
【図５】従来の下部電極構造の他の例を概略的に示す
図。FIG. 5 is a diagram schematically showing another example of a conventional lower electrode structure.
１；下部電極構造 ２；サセプタ ３；静電チャック（静電吸着部材） ４；誘電体層 ５；平面電極 ６；配管 ７，１０，１４，５２；配線 ８；直流電源 ９，６２，６３；ローパスフィルタ １１，５３；高周波電源 １２，５５；マッチングボックス １３，１５；キャパシタ ２０，６０；プラズマエッチング装置 ２１；チャンバー ２２；支持板 ２３；冷却部材 ２５；冷媒循環路 ３１；シャワーヘッド ３４；ガス供給源 Ｗ；半導体ウエハ Reference Signs List 1: lower electrode structure 2: susceptor 3: electrostatic chuck (electrostatic chucking member) 4: dielectric layer 5: planar electrode 6: piping 7, 10, 14, 52; wiring 8: DC power supply 9, 62, 63; Low-pass filters 11, 53; High-frequency power supplies 12, 55; Matching boxes 13, 15; Capacitors 20, 60; Plasma etching apparatus 21; Chamber 22; Support plate 23; Cooling member 25; Refrigerant circulation path 31; Shower head 34; Source W: Semiconductor wafer
Claims (19)
めの下部電極構造であって、 導電性材料からなる基台と、 この基台上に設けられ、被処理体が載置される誘電体層
およびこの誘電体層の下に前記基台とは電気的に絶縁し
て設けられた電極を有する静電吸着部材と、 前記静電吸着部材の電極に一端が接続された第１の配線
と、 第１の配線の他端に接続された直流電源と、 前記基台に一端が接続された第２の配線と、 第２の配線の他端に接続された高周波電源と、 第１の配線と第２の配線とを接続する第３の配線と、 第３の配線上に設けられたキャパシタとを具備すること
を特徴とする下部電極構造。1. A lower electrode structure for performing plasma processing on an object to be processed, comprising: a base made of a conductive material; and a dielectric provided on the base and on which the object is mounted. An electrostatic attraction member having an electrode provided under the body layer and the dielectric layer so as to be electrically insulated from the base; and a first wiring having one end connected to the electrode of the electrostatic attraction member A DC power supply connected to the other end of the first wiring; a second wiring connected to the base at one end; a high-frequency power supply connected to the other end of the second wiring; A lower electrode structure, comprising: a third wiring connecting the wiring and the second wiring; and a capacitor provided on the third wiring.
第３の配線との接続点と、前記基台との間に介在するキ
ャパシタをさらに具備することを特徴とする請求項１に
記載の下部電極構造。2. The semiconductor device according to claim 1, further comprising a capacitor provided on the second wiring, interposed between the connection point between the second wiring and the third wiring and the base. 2. The lower electrode structure according to 1.
タと、第３の配線上に設けられたキャパシタとは等しい
容量を有することを特徴とする請求項２に記載の下部電
極構造。3. The lower electrode structure according to claim 2, wherein the capacitor provided on the second wiring has the same capacitance as the capacitor provided on the third wiring.
られたキャパシタとの間の前記第１の配線上にローパス
フィルタをさらに具備することを特徴とする請求項１か
ら請求項３のいずれか１項に記載の下部電極構造。4. The apparatus according to claim 1, further comprising a low-pass filter on the first wiring between the DC power supply and a capacitor provided on the third wiring. The lower electrode structure according to claim 1.
に設けられ、被処理体が載置される誘電体層およびこの
誘電体層の下に前記基台とは電気的に絶縁して設けられ
た電極とを有する静電吸着部材とを具備し、前記被処理
体に対してプラズマ処理を施す装置に用いるための下部
電極構造であって、 前記静電吸着部材の前記電極に直流電圧を印加する直流
電源を含む第１の電源経路と、 前記基台に高周波電力を供給する電源を含む第２の電源
経路と、 前記第１の電源経路と前記第２の電源経路を電気的に繋
ぎ、高周波電源側から前記電極へ前記高周波電力を流入
させるためのキャパシタを経路上に有する第３の電源経
路とを具備することを特徴とする下部電極構造。5. A base made of a conductive material, a dielectric layer provided on the base, on which an object to be processed is mounted, and an electrically insulating base under the dielectric layer. A lower electrode structure for use in an apparatus that performs plasma processing on the object to be processed, wherein the electrode of the electrostatic attracting member includes: A first power supply path including a DC power supply for applying a DC voltage, a second power supply path including a power supply for supplying high-frequency power to the base, and an electric connection between the first power supply path and the second power supply path. And a third power supply path having a capacitor on the path for flowing the high-frequency power from the high-frequency power supply side to the electrode.
源経路と第３の電源経路との接続点と、前記基台との間
に介在するキャパシタをさらに具備することを特徴とす
る請求項５に記載の下部電極構造。6. A capacitor provided on a second power supply path, further comprising a capacitor interposed between a connection point between the second power supply path and the third power supply path and the base. The lower electrode structure according to claim 5, wherein
パシタと、第３の電源経路上に設けられたキャパシタと
は等しい容量を有することを特徴とする請求項５に記載
の下部電極構造。7. The lower electrode structure according to claim 5, wherein a capacitor provided on the second power supply path has an equal capacitance to a capacitor provided on the third power supply path. .
けられたキャパシタとの間の前記第１の電源経路にロー
パスフィルタをさらに具備することを特徴とする請求項
５から請求項７のいずれか１項に記載の下部電極構造。8. The power supply according to claim 5, further comprising a low-pass filter in the first power supply path between the DC power supply and a capacitor provided in the third power supply path. The lower electrode structure according to claim 1.
クからなることを特徴とする請求項１から請求項８のい
ずれか１項に記載の下部電極構造。9. The lower electrode structure according to claim 1, wherein the dielectric layer of the electrostatic attraction member is made of ceramic.
記静電吸着部材を介して前記誘電体層と被処理体との間
に熱伝達ガスを供給するためのガス供給手段を有するこ
とを特徴とする請求項１から請求項９のいずれか１項に
記載の下部電極構造。10. A gas supply means for supplying a heat transfer gas between the dielectric layer and the object via the base and the electrostatic attraction member from below the base. The lower electrode structure according to any one of claims 1 to 9, wherein:
具備することを特徴とする請求項１から請求項１０のい
ずれか１項に記載の下部電極構造。11. The lower electrode structure according to claim 1, further comprising a cooling mechanism for cooling the base.
ラズマ処理を施すチャンバーと、 前記チャンバー内に収容され、被処理体の載置面を有す
る下部電極構造と、 前記チャンバー内に前記下部電極構造の載置面に対向す
るように設けられた上部電極と、 前記チャンバー内を排気する排気手段と、 前記チャンバー内に処理ガスを導入する処理ガス供給手
段とを具備し、 前記下部電極構造は、 導電性材料からなる基台と、 この基台上に設けられ、被処理体の載置面を有する誘電
体層およびこの誘電体層の下に前記基台とは電気的に絶
縁して設けられた電極を有する静電吸着部材と、 前記静電吸着部材の電極に一端が接続された第１の配線
と、 第１の配線の他端に接続された直流電源と、 前記基台に一端が接続された第２の配線と、 第２の配線の他端に接続された高周波電源と、 第１の配線と第２の配線とを接続する第３の配線と、 第３の配線上に設けられたキャパシタとを有し、 前記高周波電源からの高周波電力によりチャンバー内に
処理ガスのプラズマを形成し、このプラズマにより被処
理体に所定のプラズマ処理を施すことを特徴とするプラ
ズマ処理装置。12. A chamber that can be maintained in an airtight manner and performs plasma processing on an object to be processed, a lower electrode structure housed in the chamber and having a mounting surface for the object to be processed, and the lower part in the chamber. An upper electrode provided to face the mounting surface of the electrode structure, an exhaust unit for exhausting the inside of the chamber, and a processing gas supply unit for introducing a processing gas into the chamber; A base made of a conductive material, a dielectric layer provided on the base, and having a mounting surface for the object to be processed, and a base under the dielectric layer electrically insulated from the base. An electrostatic attraction member having an electrode provided; a first wiring having one end connected to the electrode of the electrostatic attraction member; a DC power supply connected to the other end of the first wiring; A second wiring having one end connected thereto; A high-frequency power supply connected to the other end of the line, a third wiring connecting the first wiring and the second wiring, and a capacitor provided on the third wiring. A plasma of a processing gas is formed in the chamber by the high-frequency power, and a predetermined plasma process is performed on the object to be processed by the plasma.
と第３の配線との接続点と、前記基台との間に介在する
キャパシタをさらに具備することを特徴とする請求項１
２に記載のプラズマ処理装置。13. A capacitor provided on a second wiring, further comprising a capacitor interposed between the connection point between the second wiring and the third wiring and the base. 1
3. The plasma processing apparatus according to 2.
と、第３の配線上に設けられたキャパシタとは等しい容
量を有することを特徴とする請求項１３に記載のプラズ
マ処理装置。14. The plasma processing apparatus according to claim 13, wherein a capacitor provided on the second wiring and a capacitor provided on the third wiring have equal capacitance.
ックからなることを特徴とする請求項１２から請求項１
４のいずれか１項に記載のプラズマ処理装置。15. The device according to claim 12, wherein the dielectric layer of the electrostatic attraction member is made of ceramic.
5. The plasma processing apparatus according to any one of 4.
記静電吸着部材を介して前記誘電体層と被処理体との間
に熱伝達ガスを供給するためのガス供給手段を有するこ
とを特徴とする請求項１２から請求項１５のいずれか１
項に記載のプラズマ処理装置。16. A gas supply means for supplying heat transfer gas between the dielectric layer and the object to be processed from below the base via the base and the electrostatic attraction member. 16. Any one of claims 12 to 15, characterized by:
Item 6. The plasma processing apparatus according to Item 1.
具備することを特徴とする請求項１２から請求項１６の
いずれか１項に記載のプラズマ処理装置。17. The plasma processing apparatus according to claim 12, further comprising a cooling mechanism for cooling the base.
けられたキャパシタとの間の前記第１の配線上にローパ
スフィルタをさらに具備することを特徴とする請求項１
２から請求項１７のいずれか１項に記載のプラズマ処理
装置。18. The semiconductor device according to claim 1, further comprising a low-pass filter on the first wiring between the DC power supply and a capacitor provided on the third wiring.
The plasma processing apparatus according to any one of claims 2 to 17.
高周波電源をさらに具備することを特徴とする請求項１
２から請求項１８のいずれか１項に記載のプラズマ処理
装置。19. The apparatus according to claim 1, further comprising a high-frequency power supply for supplying high-frequency power to the counter electrode.
The plasma processing apparatus according to any one of claims 2 to 18.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36501099A JP4463363B2 (en) | 1998-12-28 | 1999-12-22 | Lower electrode structure and plasma processing apparatus using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-372027 | 1998-12-28 | ||
| JP37202798 | 1998-12-28 | ||
| JP36501099A JP4463363B2 (en) | 1998-12-28 | 1999-12-22 | Lower electrode structure and plasma processing apparatus using the same |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000252267A true JP2000252267A (en) | 2000-09-14 |
| JP2000252267A5 JP2000252267A5 (en) | 2007-03-01 |
| JP4463363B2 JP4463363B2 (en) | 2010-05-19 |
Family
ID=26581633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36501099A Expired - Fee Related JP4463363B2 (en) | 1998-12-28 | 1999-12-22 | Lower electrode structure and plasma processing apparatus using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4463363B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10152101A1 (en) * | 2001-10-23 | 2003-05-22 | Infineon Technologies Ag | Electrostatic wafer holder |
| WO2007043528A1 (en) * | 2005-10-12 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Plasma processing apparatus, plasma processing method and tray |
| JP2007109770A (en) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | Plasma treatment apparatus and plasma treatment method |
| JP2015504609A (en) * | 2011-11-23 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Bypass capacitor for high voltage bias power in the intermediate frequency RF band |
| JP2017512910A (en) * | 2014-04-09 | 2017-05-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Capacitor assembly for coupling radio frequency (RF) and direct current (DC) energy to one or more common electrodes |
| WO2019146267A1 (en) * | 2018-01-29 | 2019-08-01 | 株式会社アルバック | Reactive ion etching device |
| CN113270355A (en) * | 2021-05-14 | 2021-08-17 | 北京北方华创微电子装备有限公司 | Electrostatic adsorption bearing device |
-
1999
- 1999-12-22 JP JP36501099A patent/JP4463363B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10152101A1 (en) * | 2001-10-23 | 2003-05-22 | Infineon Technologies Ag | Electrostatic wafer holder |
| WO2007043528A1 (en) * | 2005-10-12 | 2007-04-19 | Matsushita Electric Industrial Co., Ltd. | Plasma processing apparatus, plasma processing method and tray |
| JP2007109770A (en) * | 2005-10-12 | 2007-04-26 | Matsushita Electric Ind Co Ltd | Plasma treatment apparatus and plasma treatment method |
| US7736528B2 (en) | 2005-10-12 | 2010-06-15 | Panasonic Corporation | Plasma processing apparatus and plasma processing method |
| US8231798B2 (en) | 2005-10-12 | 2012-07-31 | Panasonic Corporation | Plasma processing apparatus and plasma processing method |
| US8591754B2 (en) | 2005-10-12 | 2013-11-26 | Panasonic Corporation | Plasma processing apparatus and plasma processing method |
| JP2015504609A (en) * | 2011-11-23 | 2015-02-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | Bypass capacitor for high voltage bias power in the intermediate frequency RF band |
| JP2017512910A (en) * | 2014-04-09 | 2017-05-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Capacitor assembly for coupling radio frequency (RF) and direct current (DC) energy to one or more common electrodes |
| WO2019146267A1 (en) * | 2018-01-29 | 2019-08-01 | 株式会社アルバック | Reactive ion etching device |
| JPWO2019146267A1 (en) * | 2018-01-29 | 2020-04-09 | 株式会社アルバック | Reactive ion etching equipment |
| CN111052320A (en) * | 2018-01-29 | 2020-04-21 | 株式会社爱发科 | Reactive ion etching device |
| KR20200111787A (en) * | 2018-01-29 | 2020-09-29 | 가부시키가이샤 알박 | Reactive ion etching device |
| US10991591B2 (en) | 2018-01-29 | 2021-04-27 | Ulvac, Inc. | Reactive ion etching apparatus |
| KR102330944B1 (en) | 2018-01-29 | 2021-12-01 | 가부시키가이샤 알박 | Reactive Ion Etching Apparatus |
| TWI770331B (en) * | 2018-01-29 | 2022-07-11 | 日商愛發科股份有限公司 | reactive ion etching equipment |
| CN111052320B (en) * | 2018-01-29 | 2023-04-14 | 株式会社爱发科 | Reactive ion etching apparatus |
| CN113270355A (en) * | 2021-05-14 | 2021-08-17 | 北京北方华创微电子装备有限公司 | Electrostatic adsorption bearing device |
| CN113270355B (en) * | 2021-05-14 | 2024-05-17 | 北京北方华创微电子装备有限公司 | Electrostatic adsorption bearing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4463363B2 (en) | 2010-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100742487B1 (en) | Plasma apparatus and lower electrode thereof | |
| JP4421874B2 (en) | Plasma processing apparatus and plasma processing method | |
| JP4129855B2 (en) | Plasma processing equipment | |
| US5946184A (en) | Electrostatic chuck, and method of and apparatus for processing sample | |
| JP3596127B2 (en) | Electrostatic chuck, thin plate holding device, semiconductor manufacturing device, transport method, and semiconductor manufacturing method | |
| JP4454718B2 (en) | Plasma processing apparatus and electrodes used therefor | |
| TWI408744B (en) | Plasma processing device and plasma processing method | |
| US20030010292A1 (en) | Electrostatic chuck with dielectric coating | |
| JPH10150100A (en) | Electrostatic chuck, method and system for processing sample using it | |
| US20050120960A1 (en) | Substrate holder for plasma processing | |
| JP4137419B2 (en) | Plasma processing equipment | |
| JP3182615B2 (en) | Plasma processing method and apparatus | |
| JP3311812B2 (en) | Electrostatic chuck | |
| JPH06349938A (en) | Vacuum processing device | |
| JP4463363B2 (en) | Lower electrode structure and plasma processing apparatus using the same | |
| JP2000331996A (en) | Plasma processing device | |
| JP2880920B2 (en) | Etching equipment | |
| JPH07183277A (en) | Processing unit | |
| JP4602528B2 (en) | Plasma processing equipment | |
| JPH07183279A (en) | Processing unit | |
| JP4115155B2 (en) | Method for suppressing charging of parts in vacuum processing chamber of plasma processing apparatus | |
| JPH11111830A (en) | Electrostatic sucking device and method, and method and device for treatment apparatus using them | |
| JPH09293775A (en) | Electrostatic chuck | |
| US20230136720A1 (en) | Substrate support, plasma processing apparatus, and plasma processing method | |
| JP3263721B2 (en) | Processing equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4463363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160226 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |