JP2000252238A - Manufacture of semiconductor element - Google Patents

Manufacture of semiconductor element

Info

Publication number
JP2000252238A
JP2000252238A JP5076699A JP5076699A JP2000252238A JP 2000252238 A JP2000252238 A JP 2000252238A JP 5076699 A JP5076699 A JP 5076699A JP 5076699 A JP5076699 A JP 5076699A JP 2000252238 A JP2000252238 A JP 2000252238A
Authority
JP
Japan
Prior art keywords
wafer
resist
electrode
scribe line
scribe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5076699A
Other languages
Japanese (ja)
Inventor
Hiroki Yamamoto
裕記 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP5076699A priority Critical patent/JP2000252238A/en
Publication of JP2000252238A publication Critical patent/JP2000252238A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a semiconductor element having no deformation even when a wafer is divided by a brake blade. SOLUTION: In this manufacturing method, an electrode 40 is formed on the surface of a wafer 10 as not to be projected thereover, and scribe points are slided on the surface of the wafer 10 so that the electrodes are formed continuously thereon. Then a brake blade is pressed on the wafer 10 from the upper side of a scribe line so as to divide it into semiconductor elements. Since the scribe line is formed continuously, no crack is generated on the surface of the wafer 10 and the wafer 10 can be divided along the extension line of the scribe line 60 on the surface of the wafer 10. Therefore, a semiconductor element having no deformation and an almost rectangular and uniform shape can be manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体素子の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】現在、電子機器の機能の多様化に伴っ
て、電子機器に使用される半導体素子も受光素子や青色
発光素子等、様々なものが製品化されている。
2. Description of the Related Art With the diversification of functions of electronic devices, various semiconductor devices used in electronic devices, such as light-receiving devices and blue light-emitting devices, have been commercialized.

【0003】これら半導体素子は様々な層を積層してな
る1枚のウエハを分割することにより作られるのが一般
的である。
[0003] These semiconductor elements are generally manufactured by dividing one wafer formed by laminating various layers.

【0004】図3は、従来からある半導体ウエハの要部
断面図であり、n型とp型のAlGaAs等を積層して
なるウエハ1の上面と裏面に上面電極2と裏面電極3が
形成されている。
FIG. 3 is a sectional view of a main part of a conventional semiconductor wafer. An upper electrode 2 and a back electrode 3 are formed on the upper and lower surfaces of a wafer 1 formed by laminating n-type and p-type AlGaAs and the like. ing.

【0005】図4は、前記半導体ウエハ1の裏面図であ
り、裏面電極3は円形をなし、前記ウエハ1裏面に略等
間隔に形成されている。
FIG. 4 is a back view of the semiconductor wafer 1. The back electrode 3 has a circular shape and is formed on the back surface of the wafer 1 at substantially equal intervals.

【0006】一方、図5は、前記半導体ウエハ1の上面
図であり、前記ウエハ1上面に、略等間隔に形成された
円形の開孔を有する上面電極2が形成されている。
FIG. 5 is a top view of the semiconductor wafer 1. On the upper surface of the wafer 1, an upper electrode 2 having circular openings formed at substantially equal intervals is formed.

【0007】図6は、前記半導体ウエハ1を複数の半導
体素子へ分割する工程を示しており、その工程を以下に
説明する。
FIG. 6 shows a step of dividing the semiconductor wafer 1 into a plurality of semiconductor elements, which will be described below.

【0008】先ず、ウエハ1の上面上を、刃先が例えば
ダイヤモンドからなるスクライブ刃4を摺動させること
により、碁盤の目状のスクライブ線5をウエハ1の上面
に形成する。
First, a scribe line 5 having a grid pattern is formed on the upper surface of the wafer 1 by sliding a scribe blade 4 having a cutting edge made of, for example, diamond on the upper surface of the wafer 1.

【0009】続いて、ウエハ1の両端を金属板6で固定
し、ウエハ1垂直上方向から前記スクライブ線5に向っ
てブレイク刃7を押し当て、前記ウエハ1を個々の半導
体素子に分割する。
Subsequently, both ends of the wafer 1 are fixed by a metal plate 6, and a break blade 7 is pressed against the scribe line 5 from above the wafer 1 vertically to divide the wafer 1 into individual semiconductor elements.

【0010】このようにして、1枚のウエハから複数の
半導体素子が形成される。
In this way, a plurality of semiconductor elements are formed from one wafer.

【0011】[0011]

【発明が解決しようとする課題】ウエハ1の上面にスク
ライブ線5を形成する際、上面電極2上を摺動している
スクライブ刃4が前記上面電極2より低い位置にあるウ
エハ1表面へ移動する時、前記スクライブ刃4が上面電
極2表面上を高速で摺動している為、前記スクライブ刃
4は、前記上面電極2の電極端からウエハ1表面に垂直
落下せず、前記上面電極2端から離れた位置にあるウエ
ハ1表面に落ちる。
When the scribe line 5 is formed on the upper surface of the wafer 1, the scribe blade 4 sliding on the upper electrode 2 moves to the surface of the wafer 1 at a position lower than the upper electrode 2. At this time, since the scribe blade 4 slides on the surface of the upper electrode 2 at a high speed, the scribe blade 4 does not drop vertically from the electrode end of the upper electrode 2 to the surface of the wafer 1, and It falls on the surface of the wafer 1 located at a position away from the edge.

【0012】この為、上面電極2端と隣接するウエハ1
表面付近には図7に示す様にスクライブ線5が形成され
ない個所Xが生じる。
For this reason, the wafer 1 adjacent to the end of the upper electrode 2
A portion X where the scribe line 5 is not formed is generated near the surface as shown in FIG.

【0013】このように、不連続なスクライブ線5が形
成されたウエハ1表面上方からブレイク刃を押し当て、
1枚のウエハを個々の半導体素子に分割しようとする
と、ウエハ1のスクライブ線5の延長線上でない個所に
亀裂が生じ、分割された個々の半導体素子が歪な形状と
なる。
As described above, the break blade is pressed from above the surface of the wafer 1 on which the discontinuous scribe lines 5 are formed,
If one wafer is to be divided into individual semiconductor elements, a crack is generated at a portion of the wafer 1 that is not on the extension of the scribe line 5, and the divided individual semiconductor elements have a distorted shape.

【0014】例えば発光素子等の半導体素子が歪な形状
となると、素子毎に発光特性が異なるという問題が生じ
る。
For example, when a semiconductor element such as a light emitting element has a distorted shape, there is a problem that light emitting characteristics are different for each element.

【0015】[0015]

【課題を解決するための手段】本発明の半導体素子の製
造方法は、ウエハ表面に形成された凹部に電極を埋め込
む工程と、前記ウエハ表面にスクライブ線を形成する工
程と、前記スクライブ線に沿って前記ウエハを切断する
工程とを有することを特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: embedding an electrode in a concave portion formed on a wafer surface; forming a scribe line on the wafer surface; Cutting the wafer by cutting the wafer.

【0016】[0016]

【発明の実施の形態】図1(a)〜(i)は、本発明を
適用してなる半導体素子の製造工程を示している。
1 (a) to 1 (i) show a manufacturing process of a semiconductor device to which the present invention is applied.

【0017】先ず、図1(a)に示す第1の工程では、
例えば、AlGaAs等を積層してなるウエハ10上に
レジスト20を載せ、前記ウエハ10を回転させるスピ
ンコート法により、前記ウエハ10上にレジスト20を
2〜3μmの厚さに形成する。
First, in a first step shown in FIG.
For example, the resist 20 is formed on the wafer 10 formed by laminating AlGaAs or the like, and the resist 20 is formed to a thickness of 2 to 3 μm on the wafer 10 by a spin coating method in which the wafer 10 is rotated.

【0018】続く第2の工程(図1(b))では、約9
0℃の温度で2〜3分程前記レジスト20にプリベイク
処理を施し、続いて所定のパターンが描かれたフォトマ
スクを用いてレジスト膜を露光し、ウエハ10を現像液
に浸すことにより、レジスト20を部分的に除去する。
その後、約110℃の温度で2〜3分程前記レジスト2
0にポストベイク処理を施すことにより、残存するレジ
スト20を硬化させる。
In the subsequent second step (FIG. 1B), about 9
A pre-bake process is performed on the resist 20 at a temperature of 0 ° C. for about 2 to 3 minutes, and subsequently, the resist film is exposed using a photomask on which a predetermined pattern is drawn, and the wafer 10 is immersed in a developing solution. 20 is partially removed.
Thereafter, the resist 2 is heated at a temperature of about 110 ° C. for about 2 to 3 minutes.
The remaining resist 20 is cured by subjecting the remaining resist 20 to post-baking.

【0019】第3の工程(図1(c))では、前記レジ
スト20をマスクとして使用し、ウエハ10の一部をエ
ッチング剤(例えば、混酸(H2SO4:H22:H
2O)=3:1:1)を用いて除去し、前記ウエハ10
の一部に電極形成用の凹部30を形成する。
In the third step (FIG. 1C), a part of the wafer 10 is etched with an etching agent (for example, a mixed acid (H 2 SO 4 : H 2 O 2 : H) using the resist 20 as a mask.
2 O) = 3: 1: 1) was removed using the wafer 10
Is formed with a recess 30 for forming an electrode.

【0020】次に、第4の工程(図1(d))では、レ
ジスト剥離液によりレジスト20の除去を行う。
Next, in a fourth step (FIG. 1D), the resist 20 is removed with a resist stripper.

【0021】第5の工程(図1(e))では、前記ウエ
ハ10上にAuを真空蒸着することにより、前記ウエハ
10上に厚さが1μm程度の電極40を形成する。
In a fifth step (FIG. 1E), Au is vacuum-deposited on the wafer 10 to form an electrode 40 having a thickness of about 1 μm on the wafer 10.

【0022】第6の工程(図1(f))では、前記電極
40上に真空蒸着により、2〜3μmの厚さのレジスト
50を形成する。
In a sixth step (FIG. 1F), a resist 50 having a thickness of 2 to 3 μm is formed on the electrode 40 by vacuum evaporation.

【0023】第7の工程(図1(g))では、約90℃
の温度で2〜3分程前記レジスト50にプリベイク処理
を施し、所定のパターンが描かれたフォトマスクを用い
てレジスト膜を露光し、続いてウエハ10を現像液に浸
すことにより凹部30直上以外のレジスト50を除去す
る。
In the seventh step (FIG. 1 (g)), about 90 ° C.
The resist 50 is subjected to a pre-bake process at a temperature of about 2 to 3 minutes, and the resist film is exposed using a photomask on which a predetermined pattern is drawn. The resist 50 is removed.

【0024】その後、約110℃の温度で2〜3分程前
記レジスト50にポストベイク処理を施すことにより、
残存するレジスト50を硬化させる。
Thereafter, the resist 50 is post-baked at a temperature of about 110 ° C. for about 2 to 3 minutes,
The remaining resist 50 is cured.

【0025】第8の工程(図1(h))では、表面が露
出している電極40を、ヨウ素系エッチング液(例え
ば、ヨウ化カリウムとヨウ素と水の混合物)を用いて除
去する。
In an eighth step (FIG. 1H), the electrode 40 whose surface is exposed is removed using an iodine-based etching solution (for example, a mixture of potassium iodide, iodine and water).

【0026】第9の工程(図1(i))では、レジスト
剥離液を用いてレジスト50の除去を行う。
In the ninth step (FIG. 1 (i)), the resist 50 is removed using a resist stripper.

【0027】尚、前記第9の工程では、レジスト剥離液
を用いてレジスト50の除去を行ったが、レジスト50
の除去方法はこの限りではない。
In the ninth step, the resist 50 was removed using a resist stripper.
The removal method is not limited to this.

【0028】以上の工程により、表面が略平坦なウエハ
10を製造する。
Through the above steps, the wafer 10 having a substantially flat surface is manufactured.

【0029】続いて、このウエハ10の電極40側表面
上をスクライブポイントを摺動させることよりウエハ1
0表面に図2に示すようなスクライブ線60を形成す
る。
Subsequently, by sliding a scribe point on the surface of the wafer 10 on the electrode 40 side, the wafer 1
A scribe line 60 as shown in FIG.

【0030】前記スクライブ線60は、略平坦なウエハ
10表面上にスクライブポイントを摺動することにより
形成された為、ウエハ10表面上を連続するように形成
される。
Since the scribe line 60 is formed by sliding a scribe point on the substantially flat surface of the wafer 10, the scribe line 60 is formed continuously on the surface of the wafer 10.

【0031】その後、スクライブ線60上方から前記ウ
エハ10へ向ってブレイク刃を押し当て、前記ウエハ1
0を個々の半導体素子に分割する。
Then, a break blade is pressed against the wafer 10 from above the scribe line 60, and the wafer 1
0 is divided into individual semiconductor elements.

【0032】その結果、スクライブ線が連続して形成さ
れている為、ウエハ10表面に亀裂が生じることがな
く、ウエハ10表面のスクライブ線60の延長線に沿っ
てウエハ10を分割することができる。この為、歪みの
ない略四角形状の均一形状の半導体素子を製造すること
ができる。
As a result, since the scribe lines are continuously formed, the wafer 10 can be divided along the extension of the scribe lines 60 on the surface of the wafer 10 without cracking on the surface of the wafer 10. . For this reason, it is possible to manufacture a semiconductor device having a substantially square and uniform shape without distortion.

【0033】以上、ウエハ表面が平面である半導体素子
の製造方法の一例を本実施例で説明したが、ウエハ表面
を平面にする方法はこの限りではない。
As described above, an example of the method of manufacturing a semiconductor device having a flat wafer surface has been described in the present embodiment, but the method of flattening the wafer surface is not limited thereto.

【0034】尚、ウエハ10上への電極40の形成に
は、蒸着あるいはエッチングを使用する為、その表面は
正確には真平とならず、多少の凹凸又は波打った形状と
なるが、その凹凸の段差はわずかであり、勾配も緩やか
である為、前記スクライブ刃の摺動には影響を与えるこ
とはない。
Since the electrode 40 is formed on the wafer 10 by vapor deposition or etching, its surface is not exactly flat, but has some irregularities or wavy shapes. Is small, and the gradient is gentle, so that the sliding of the scribe blade is not affected.

【0035】この為、前記スクライブ刃は前記電極40
の表面に連続したスクライブ線を形成することができ
る。
For this reason, the scribe blade is connected to the electrode 40
A continuous scribe line can be formed on the surface of the substrate.

【0036】[0036]

【発明の効果】ウエハをブレイク刃により分割しても、
歪みのない半導体素子を形成することができる。
Even if the wafer is divided by the break blade,
A semiconductor element without distortion can be formed.

【0037】[0037]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用してなる実施例である半導体素子
の製造工程(a)〜(i)を示した図である。
FIG. 1 is a view showing manufacturing steps (a) to (i) of a semiconductor device which is an embodiment to which the present invention is applied.

【図2】本実施例により製造された半導体ウエハ表面の
斜視図である。
FIG. 2 is a perspective view of a surface of a semiconductor wafer manufactured according to the embodiment.

【図3】従来の半導体ウエハの要部断面図である。FIG. 3 is a sectional view of a main part of a conventional semiconductor wafer.

【図4】従来の半導体ウエハの裏面図である。FIG. 4 is a back view of a conventional semiconductor wafer.

【図5】従来の半導体ウエハの上面図である。FIG. 5 is a top view of a conventional semiconductor wafer.

【図6】従来技術であるウエハから個々の半導体素子に
分割する工程を示した図である。
FIG. 6 is a view showing a process of dividing a wafer into individual semiconductor elements according to the prior art.

【図7】従来技術によりスクライブ線が形成されたウエ
ハ表面の斜視図である。
FIG. 7 is a perspective view of a wafer surface on which scribe lines are formed by a conventional technique.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 上面電極 3 裏面電極 4 スクライブ刃 5 スクライブ線 6 金属板 7 ブレイク刃 10 ウエハ 20 レジスト 30 凹部 40 電極 50 レジスト 60 スクライブ線 Reference Signs List 1 wafer 2 top electrode 3 back electrode 4 scribe blade 5 scribe line 6 metal plate 7 break blade 10 wafer 20 resist 30 recess 40 electrode 50 resist 60 scribe line

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 ウエハ表面に形成された凹部に電極を埋
め込む工程と、前記ウエハ表面にスクライブ線を形成す
る工程と、前記スクライブ線に沿って前記ウエハを切断
する工程とを有する半導体素子の製造方法。
1. A method of manufacturing a semiconductor device, comprising: embedding an electrode in a concave portion formed on a surface of a wafer, forming a scribe line on the surface of the wafer, and cutting the wafer along the scribe line. Method.
【請求項2】 半導体ウエハ上に第1のレジストを形成
する第1の工程と、露光現像により前記第1レジストの
一部を除去する第2の工程と、前記ウエハの一部をエッ
チングにより除去し凹部を形成する第3の工程と、前記
第1レジストを除去する第4の工程と、前記ウエハ上に
電極を形成する第5の工程と、前記電極上に第2のレジ
ストを形成する第6の工程と、露光現像により前記凹部
直上部以外に形成された前記第2レジストを除去する第
7の工程と、前記第2レジスト直下を除く電極をエッチ
ングにより除去する第8の工程と、前記第2レジストを
除去する第9の工程と、前記ウエハ表面にスクライブポ
イントを用いてスクライブ線を形成する第10の工程
と、ブレイク刃により前記スクライブ線に沿って前記ウ
エハを分割する第11の工程とからなることを特徴とす
る半導体素子の製造方法。
2. A first step of forming a first resist on a semiconductor wafer, a second step of removing a part of the first resist by exposure and development, and a part of the wafer by etching. A third step of forming a recess, a fourth step of removing the first resist, a fifth step of forming an electrode on the wafer, and a fifth step of forming a second resist on the electrode. A sixth step of removing the second resist formed other than immediately above the concave portion by exposure and development, an eighth step of removing an electrode other than immediately below the second resist by etching, A ninth step of removing the second resist, a tenth step of forming a scribe line using a scribe point on the wafer surface, and an eleventh step of dividing the wafer along the scribe line by a break blade A method for manufacturing a semiconductor device, comprising the steps of:
JP5076699A 1999-02-26 1999-02-26 Manufacture of semiconductor element Pending JP2000252238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5076699A JP2000252238A (en) 1999-02-26 1999-02-26 Manufacture of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5076699A JP2000252238A (en) 1999-02-26 1999-02-26 Manufacture of semiconductor element

Publications (1)

Publication Number Publication Date
JP2000252238A true JP2000252238A (en) 2000-09-14

Family

ID=12867970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5076699A Pending JP2000252238A (en) 1999-02-26 1999-02-26 Manufacture of semiconductor element

Country Status (1)

Country Link
JP (1) JP2000252238A (en)

Similar Documents

Publication Publication Date Title
WO2018176766A1 (en) Preparation method for display substrate, array substrate, and display device
CN106298500B (en) Etching method for reducing micro-load effect
US3412456A (en) Production method of semiconductor devices
CN110379707B (en) Metal patterned stripping structure and manufacturing method thereof
US9613820B1 (en) Method of forming patterns
JPH0729846A (en) Formation of electrode in semiconductor device
JP2000252238A (en) Manufacture of semiconductor element
CN110161809B (en) Structure and method for improving adhesiveness of photoresist
JPS633453B2 (en)
JP2000098593A (en) Production of stencil mask
JP4534763B2 (en) Manufacturing method of semiconductor device
JPS5890728A (en) Mark for alignment on semiconductor wafer and manufacture thereof
CN110520392B (en) Method for producing a metal film supported by a glass support
JPS604221A (en) Manufacture of semiconductor device
JPS61113062A (en) Photomask
JPH04284620A (en) Manufacture of semiconductor device
JP3008489B2 (en) Method for manufacturing semiconductor device
JP2006186275A5 (en)
JPH0670954B2 (en) Method for manufacturing semiconductor device
JPH0513358A (en) Production of semiconductor device
JPS6030101B2 (en) Pattern formation method
CN118164427A (en) Preparation method of template with micron-sized oxide insulating layer hole array
KR930006133B1 (en) M.o.s. contact hole forming method
JPS5852341B2 (en) Manufacturing method of semiconductor device
JPH07240421A (en) Wiring forming method of semiconductor device