JP2000252154A - Composite laminated ceramic capacitor - Google Patents
Composite laminated ceramic capacitorInfo
- Publication number
- JP2000252154A JP2000252154A JP4726699A JP4726699A JP2000252154A JP 2000252154 A JP2000252154 A JP 2000252154A JP 4726699 A JP4726699 A JP 4726699A JP 4726699 A JP4726699 A JP 4726699A JP 2000252154 A JP2000252154 A JP 2000252154A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- capacitors
- capacitor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複合型積層セラミ
ックコンデンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite multilayer ceramic capacitor.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサは、一般に誘
電体と内部電極を複数層交互に、かつ内部電極の一端が
誘電体の対向する側面に交互に露出するように積層して
なる積層体と、この積層体の互いに対向する側面に形成
された一対の外部電極とを備え、この外部電極と前記内
部電極を電気的に並列に接続した構造を採ることによ
り、小型で大容量化を図っている。2. Description of the Related Art In general, a multilayer ceramic capacitor is formed by laminating a plurality of dielectrics and internal electrodes alternately and so that one end of each internal electrode is alternately exposed on a side surface facing the dielectric. By providing a structure in which a pair of external electrodes are formed on opposite side surfaces of the laminated body and the external electrodes and the internal electrodes are electrically connected in parallel, a small size and a large capacity are achieved.
【０００３】このような積層セラミックコンデンサの静
電容量は、次式によって与えられるため、静電容量を高
める方法としては、誘電体の積層数を多くして誘電体
の表面積を大きくする、誘電率が大きい誘電体を使用
する、複数のコンデンサを積層する、の３つの方法が
ある。Since the capacitance of such a multilayer ceramic capacitor is given by the following equation, a method for increasing the capacitance is to increase the surface area of the dielectric by increasing the number of stacked dielectrics. There are three methods, that is, using a large dielectric material and stacking a plurality of capacitors.
【０００４】 Ｃ＝Ｋ・εＳ／ｔ・（Ｎ−１）・・・・（１） ただし、Ｃは静電容量 Ｋは定数 εは誘電率 Ｓは誘電体の表面積 ｔは誘電体の厚さ Ｎは誘電体の積層数である。C = K · εS / t · (N−1) (1) where C is the capacitance K is a constant ε is the dielectric constant S is the surface area of the dielectric t is the thickness of the dielectric N is the number of stacked dielectrics.
【０００５】また、積層セラミックコンデンサとして
は、誘電率εが高い、誘電損率（誘電率ε×ｔａｎδ）
が少ない、絶縁抵抗が大きく耐電圧が高い、性能の経時
変化、温度や圧力による変化が少く安定している、厚さ
を薄くでき機械的にも強い、焼結温度が低い、などの性
能も要求される。Further, as a multilayer ceramic capacitor, a dielectric constant ε is high, and a dielectric loss factor (dielectric constant ε × tan δ)
Low insulation, high insulation resistance, high withstand voltage, time-dependent changes in performance, little change due to temperature and pressure, thin and mechanically strong, low sintering temperature, etc. Required.
【０００６】[0006]
【発明が解決しようとする課題】上記したの方法を採
用した従来の複合型積層セラミックコンデンサは、いず
れも同一の温度特性を有する高誘電率系の積層セラミッ
クコンデンサを複数個積層して一体化することにより小
型で大容量化を図っていた。しかしながら、このような
複合型積層セラミックコンデンサは、温度に対する静電
容量の依存性が大きく、高温下および低温下で使用する
と静電容量が著しく低下するという問題があった。その
理由は、高誘電率系のコンデンサは、温度や圧力によっ
て比誘電率，ｔａｎδが大幅に変化することによる。The conventional composite type multilayer ceramic capacitor adopting the above-mentioned method has a structure in which a plurality of high dielectric constant type multilayer ceramic capacitors having the same temperature characteristics are laminated and integrated. As a result, the size and the capacity were increased. However, such a composite multilayer ceramic capacitor has a problem that the capacitance greatly depends on the temperature, and the capacitance is significantly reduced when used at high and low temperatures. The reason for this is that the relative dielectric constant and tan δ of a high-dielectric-constant capacitor change significantly depending on the temperature and pressure.
【０００７】本発明は上記した従来の問題を解決するた
めになされたもので、その目的とするところは、大容量
で静電容量の温度依存性の小さい複合型積層セラミック
コンデンサを提供することにある。The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a composite multilayer ceramic capacitor having a large capacitance and a small temperature dependency of capacitance. is there.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に本発明は、キュリー点温度の異なる複数の積層セラミ
ックコンデンサを積層して一体化したことを特徴とす
る。In order to achieve the above object, the present invention is characterized in that a plurality of laminated ceramic capacitors having different Curie point temperatures are laminated and integrated.
【０００９】このような構成においては、キュリー点温
度の異なる積層セラミックコンデンサを用いているた
め、これらのコンデンサの電気特性が相殺されて全体と
して比誘電率の温度変化率を小さくすることができ、温
度依存性が低減される。In such a configuration, since multilayer ceramic capacitors having different Curie point temperatures are used, the electric characteristics of these capacitors are canceled out, and the temperature change rate of the relative dielectric constant as a whole can be reduced. Temperature dependence is reduced.
【００１０】[0010]
【発明の実施の形態】以下、本発明を図面に示す実施の
形態に基づいて詳細に説明する。図１は本発明に係る複
合型積層セラミックコンデンサの一実施の形態を示す断
面図、図２は積層セラミックコンデンサの断面図であ
る。図１において、複合型積層セラミックコンデンサ１
は、キュリー点温度の異なる複数のチップ型積層セラミ
ックコンデンサ２（２Ａ〜２Ｄ）を備え、これらのコン
デンサ２Ａ〜２Ｄを接着剤３を介して積層することによ
り一体化し、各コンデンサ２Ａ〜２Ｄの後述する内部電
極１４と一対の外部電極５を電気的に並列に接続してい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on an embodiment shown in the drawings. FIG. 1 is a cross-sectional view showing one embodiment of the composite type multilayer ceramic capacitor according to the present invention, and FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor. In FIG. 1, a composite type multilayer ceramic capacitor 1
Is provided with a plurality of chip-type multilayer ceramic capacitors 2 (2A to 2D) having different Curie point temperatures, and these capacitors 2A to 2D are integrated by laminating via an adhesive 3, and the respective capacitors 2A to 2D will be described later. The internal electrode 14 and the pair of external electrodes 5 are electrically connected in parallel.
【００１１】図２において、積層セラミックコンデンサ
２Ａ（２Ｂ〜２Ｄも同様）は、積層体１０と、この積層
体１０の互いに対向する両端面、すなわち電極取出面１
１ａ，１１ｂにそれぞれ設けられた前記一対の下地誘導
電体膜層１５と、積層体１０の表裏面をそれぞれ保護す
る外装体１２とで構成されている。In FIG. 2, a multilayer ceramic capacitor 2A (the same applies to 2B to 2D) includes a laminate 10 and both end faces of the laminate 10 facing each other, that is, an electrode extraction surface 1A.
The laminated body 10 is composed of a pair of base induction conductor film layers 15 provided on each of 1a and 11b, and an exterior body 12 for protecting the front and back surfaces of the laminated body 10, respectively.
【００１２】前記積層体１０は、誘電率εの温度特性が
等しい複数枚の薄い誘電体１３（１３ａ〜１３ｅ）と、
これらの誘電体１３ａ〜１３ｅの一方の面にそれぞれ形
成された内部電極１４（１４ａ〜１４ｄ）とで構成され
ている。この場合、各積層セラミックコンデンサ２Ａ〜
２Ｄは、それぞれキュリー点温度が異なっているため、
各コンデンサごとにその積層体１０を構成する誘電体１
３も他のコンデンサの誘電体と異なった誘電率εの誘電
体材料によってそれぞれ形成されている。The laminate 10 includes a plurality of thin dielectrics 13 (13a to 13e) having the same temperature characteristic of dielectric constant ε,
Internal electrodes 14 (14a to 14d) formed on one surface of these dielectrics 13a to 13e, respectively. In this case, each of the multilayer ceramic capacitors 2A to
Since 2D has different Curie point temperatures,
Dielectric 1 constituting laminate 10 for each capacitor
3 is also formed of a dielectric material having a dielectric constant ε different from that of the other capacitors.
【００１３】前記内部電極１４は、パラジウム、銀パラ
ジウム合金等の貴金属からなる導体膜で、１〜３μｍ程
度の膜厚で形成されている。また、内部電極１４のう
ち、下から奇数番目の内部電極１４ａ，１４ｃの一端
は、積層体１０の一方の電極取出面１１ａに露出し、偶
数番目の内部電極１４ｂ，１４ｄの一端は他方の電極取
出面１１ｂに露出し、前記下地導電体膜層１５に電気的
に接続されている。The internal electrode 14 is a conductive film made of a noble metal such as palladium or silver-palladium alloy and has a thickness of about 1 to 3 μm. One end of the odd-numbered internal electrodes 14a and 14c from the bottom of the internal electrodes 14 is exposed on one electrode extraction surface 11a of the laminate 10, and one end of the even-numbered internal electrodes 14b and 14d is connected to the other electrode. It is exposed on the extraction surface 11b and is electrically connected to the underlying conductive film layer 15.
【００１４】前記下地導電体膜層１５の上には、導電性
樹脂層１６および表面めっき層１７が形成されており、
これら３層によって各積層セラミックコンデンサ２Ａ〜
２Ｄに対して共通な前記外部電極５を形成している。On the underlying conductor film layer 15, a conductive resin layer 16 and a surface plating layer 17 are formed.
These three layers make each of the laminated ceramic capacitors 2A to 2A-
The external electrode 5 common to 2D is formed.
【００１５】下地導電体膜層１５は、例えば銀または銀
パラジウム合金とガラス粒子とで形成されている。導電
性樹脂層１６は、ポリマー型銅ペーストによって形成さ
れている。表面めっき層１７は、溶融はんだめっきまた
は電気めっきによって形成されている。The underlying conductor film layer 15 is formed of, for example, silver or a silver-palladium alloy and glass particles. The conductive resin layer 16 is formed of a polymer type copper paste. The surface plating layer 17 is formed by hot-dip solder plating or electroplating.
【００１６】前記外装体１２は、各積層セラミックコン
デンサ２Ａ〜２Ｄごとにその誘電体１３と略同じ熱膨張
係数の誘電体材料によってそれぞれ形成されている。The package 12 is formed of a dielectric material having substantially the same thermal expansion coefficient as the dielectric 13 for each of the multilayer ceramic capacitors 2A to 2D.
【００１７】次に、このような積層セラミックコンデン
サ２Ａ（〜２Ｄ）および複合型積層セラミックコンデン
サ１の製造方法を簡単に説明する。先ず、セラミック原
料を用いてスラリーを作成する。この場合、キュリー点
温度が異なるセラミックコンデンサ２Ａ〜２Ｄを形成す
るため、それぞれ誘電率の異なるセラミック原料を用い
て４種類のスラリーを作成する。例えば、セラミック原
料として、ＰｂＴｉＯ3 系とＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系
セラミックを用いる場合は、その比率を変化させてキュ
リー点を移動させることができる。また、ＢａＴｉＯ3
系セラミックを用いる場合は、添加物としてＳｒＴｉＯ
3 を添加し、キュリー点を移動させればよい。Next, a method of manufacturing such a multilayer ceramic capacitor 2A (to 2D) and the composite type multilayer ceramic capacitor 1 will be briefly described. First, a slurry is prepared using a ceramic raw material. In this case, in order to form the ceramic capacitors 2A to 2D having different Curie point temperatures, four types of slurries are prepared using ceramic raw materials having different dielectric constants. For example, when a PbTiO 3 -based and Pb (Mg, Nb) O 3 -based ceramic is used as the ceramic raw material, the Curie point can be moved by changing the ratio. In addition, BaTiO 3
When using a ceramic, SrTiO 3 is used as an additive.
3 may be added to move the Curie point.
【００１８】上記の方法によりキュリー点を移動させた
各々のチップを組合わせることにより、必要な温度特性
および静電容量のコンデンサを得ることが可能である。By combining each chip whose Curie point has been moved by the above-described method, it is possible to obtain a capacitor having necessary temperature characteristics and capacitance.
【００１９】また、本複合型積層セラミックコンデンサ
１は各々独立したチップを組合わせているので、チップ
の積層順序は電気特性に影響しないため任意に選ぶこと
ができ、また選択される材料はリラクサ系・ＢａＴｉＯ
3 系などの異種材料の組合わせ、一体焼成ができない焼
成温度の異なる材料の組合わせ、また、焼成時に化学反
応し所定の特性と異なる物質を生成する材料の組合わ
せ、酸化雰囲気中で焼成する材料と還元雰囲気中で焼成
する材料との組合わせも可能である。Further, since the composite type multilayer ceramic capacitor 1 combines independent chips, the order of stacking the chips can be arbitrarily selected because it does not affect the electric characteristics.・ BaTiO
Combination of heterogeneous materials such as 3 series, combination of materials with different sintering temperatures that cannot be integrally baked, combination of materials that react chemically during sintering to generate substances with different characteristics, and sintering in an oxidizing atmosphere Combinations of materials and materials fired in a reducing atmosphere are also possible.
【００２０】このようにして形成したスラリーをプラス
チックフィルム上に塗布して乾燥させる。シートの厚さ
は、スラリー濃度、ブレードの間隔幅、引出速度等を調
整することにより所望の値に設定される。乾燥後、厚さ
３０μｍの誘電体セラミックグリーンシートを形成し、
このシートを剥離・印刷機に装着して銀パラジウムに有
機バインダが添加されたベースト状のインクを用いて内
部電極１４となる導体膜をスクリーン印刷によって所定
形状に形成する。The slurry thus formed is applied on a plastic film and dried. The thickness of the sheet is set to a desired value by adjusting the slurry concentration, the interval between blades, the drawing speed, and the like. After drying, a dielectric ceramic green sheet having a thickness of 30 μm is formed,
The sheet is mounted on a peeling / printing machine, and a conductive film serving as the internal electrode 14 is formed in a predetermined shape by screen printing using a base-like ink obtained by adding an organic binder to silver palladium.
【００２１】次に、下側の外装体１２となる内部電極が
形成されていないグリーンシートを複数枚重ね合わせ、
その上に内部電極１４となる導体膜が形成された複数枚
のグリーンシートをセラミックペーストを介して順次積
層する。さらに、その上に上側の外装体１２となる内部
電極が形成されていないグリーンシートを複数枚重ね合
わせ、これらを熱圧着して一体化する。Next, a plurality of green sheets on which the internal electrodes serving as the lower exterior body 12 are not formed are stacked.
A plurality of green sheets on which a conductive film to be the internal electrodes 14 are formed are sequentially laminated thereon via a ceramic paste. Further, a plurality of green sheets, on which the internal electrodes serving as the upper exterior body 12 are not formed, are stacked on top of each other, and the green sheets are integrated by thermocompression bonding.
【００２２】次に、この積層されたグリーンシートを所
定寸法に切断してグリーンチップ（未焼成の積層体）を
作成する。そして、このグリーンチップを所定温度で焼
成して一体化することにより積層体１０を作成する。Next, the laminated green sheet is cut into a predetermined size to form a green chip (unfired laminated body). Then, the green chip is fired at a predetermined temperature and integrated to form the laminate 10.
【００２３】しかる後、積層体１０の各電極取出面１１
ａ，１１ｂに銀パラジウム合金とガラス粒子を含むペー
ストを塗布して８００°Ｃで焼き付けることにより下地
導電体膜層１５を形成し、半製品の積層セラミックコン
デンサを作成する。なお、このような半製品の積層セラ
ミックコンデンサは、前記各積層セラミックコンデンサ
２Ａ〜２Ｄごとに作成されることはいうまでもない。Thereafter, each electrode extraction surface 11 of the laminate 10 is
A paste containing a silver-palladium alloy and glass particles is applied to a and 11b and baked at 800 ° C. to form a base conductor film layer 15 to produce a semi-finished multilayer ceramic capacitor. Needless to say, such a semi-finished multilayer ceramic capacitor is manufactured for each of the multilayer ceramic capacitors 2A to 2D.
【００２４】次に、このような下地導電体膜層１５のみ
が成形された半製品の積層セラミックコンデンサを用い
て複合型積層セラミックコンデンサを製造する方法を図
３に基づいて簡単に説明する。なお、図３においては３
個の半製品からなる積層セラミックコンデンサを示して
いるが、実際には図１に示した複合型積層セラミックコ
ンデンサ１を製作するため、４個の半製品からなる積層
セラミックコンデンサが用いられる。Next, a method of manufacturing a composite multilayer ceramic capacitor using a semi-finished multilayer ceramic capacitor in which only the base conductive film layer 15 is formed will be briefly described with reference to FIG. In addition, in FIG.
Although a multilayer ceramic capacitor composed of four semi-finished products is shown, a multilayer ceramic capacitor composed of four semi-finished products is actually used to manufacture the composite type multilayer ceramic capacitor 1 shown in FIG.
【００２５】先ず、上記工程によって作成した半製品か
らなる複数個の積層セラミックコンデンサ２０を図３
（ａ）に示すように用意する。これらのコンデンサ２０
は、上記した各積層セラミックコンデンサ２Ａ〜２Ｄに
それぞれ対応しているため、キュリー点温度がそれぞれ
異なっている。First, a plurality of monolithic ceramic capacitors 20 composed of semi-finished products produced by the above-described process are shown in FIG.
Prepare as shown in (a). These capacitors 20
Correspond to the above-described multilayer ceramic capacitors 2A to 2D, respectively, and therefore have different Curie point temperatures.
【００２６】次に、これらの積層セラミックコンデンサ
２０を（ｂ）図に示すように接着剤３を介して順次積層
して一体的に接合する。Next, these laminated ceramic capacitors 20 are sequentially laminated via an adhesive 3 as shown in FIG.
【００２７】しかる後、一体化された積層セラミックコ
ンデンサ２０の下地導電体膜層１５にポリマー型銅ペー
ストを塗布して所定温度で焼き付けることにより導電性
樹脂層１６を作成する。さらに、この導電性樹脂層１６
の表面に溶融はんだめっきを施して表面めっき層１７を
作成し、もって複合型積層セラミックコンデンサ１の作
成を終了する。Thereafter, the conductive resin layer 16 is formed by applying a polymer type copper paste to the base conductive film layer 15 of the integrated multilayer ceramic capacitor 20 and baking it at a predetermined temperature. Further, the conductive resin layer 16
The surface plating layer 17 is formed by applying a hot-dip solder plating to the surface of the capacitor, and the preparation of the composite multilayer ceramic capacitor 1 is completed.
【００２８】このように、本発明においてはキュリー点
温度の異なる複数個の積層セラミックコンデンサ２Ａ〜
２Ｄを積層して複合型積層セラミックコンデンサ１を構
成したので、各積層セラミックコンデンサ２Ａ〜２Ｄの
電気特性が相殺されて全体として比誘電率の温度変化率
を小さくすることができる。その結果として、静電容量
の温度依存性が小さい大容量の複合型積層セラミックコ
ンデンサを得ることができる。また、ポリマー型銅ペー
ストによって導電性樹脂層１６を形成しているので、外
部から受ける機械的ストレスを緩和することができる。As described above, in the present invention, a plurality of multilayer ceramic capacitors 2A to 2C having different Curie temperatures are used.
Since the composite multilayer ceramic capacitor 1 is formed by laminating the 2D layers, the electrical characteristics of each of the multilayer ceramic capacitors 2A to 2D are canceled out, and the temperature change rate of the relative dielectric constant can be reduced as a whole. As a result, it is possible to obtain a large-capacity composite multilayer ceramic capacitor in which the temperature dependence of the capacitance is small. Further, since the conductive resin layer 16 is formed by the polymer type copper paste, external mechanical stress can be reduced.
【００２９】〔実施例〕図１に示した複合型積層セラミ
ックコンデンサ１を上記した製造方法によって製造し
た。すなわち、キュリー点温度の異なる４個の積層セラ
ミックコンデンサ２Ａ〜２Ｄを積層し、接着剤３および
外部電極５によって一体的に接合することにより、日立
エーアイシー（株）製ＥＩＡコード２２２０タイプ
（５．７ｍｍ×５．０ｍｍ）のコンデンサ１を製造し
た。定格電圧は２５Ｖ、積層セラミックコンデンサ２Ａ
〜２Ｄの合計静電容量は２２μＦ、コンデンサ２Ａの静
電容量は９．２μＦ、コンデンサ２Ｂの静電容量は１．
８７μＦ、コンデンサ２Ｃの静電容量は０．９１μＦ、
コンデンサ２Ｄの静電容量は９．９６μＦであった。[Example] The composite type multilayer ceramic capacitor 1 shown in FIG. 1 was manufactured by the above-described manufacturing method. That is, by stacking four multilayer ceramic capacitors 2A to 2D having different Curie point temperatures and integrally joining them with the adhesive 3 and the external electrode 5, an EIA code 2220 type (5. A capacitor 1 of 7 mm × 5.0 mm) was manufactured. Rated voltage is 25V, multilayer ceramic capacitor 2A
２2D has a total capacitance of 22 μF, the capacitor 2A has a capacitance of 9.2 μF, and the capacitor 2B has a capacitance of 1.20 μF.
87 μF, the capacitance of the capacitor 2C is 0.91 μF,
The capacitance of the capacitor 2D was 9.96 μF.
【００３０】接着剤３として、日本ロックタイト（株）
製のロックタイト３４８を用い、硬化条件１５０°Ｃで
２分間加熱して積層セラミックコンデンサ２Ａ〜２Ｄを
接合し一体化した。As the adhesive 3, Nippon Loctite Co., Ltd.
Was heated at 150 ° C. for 2 minutes under curing conditions to join and integrate the multilayer ceramic capacitors 2A to 2D.
【００３１】ポリマー型銅ペーストとして、旭化成工業
（株）製の旭化成導電性ペーストＧＰ８１６Ｂを用い、
硬化条件１６０°Ｃで２０分間加熱して導電性樹脂層１
６を形成した。Asahi Kasei conductive paste GP816B manufactured by Asahi Kasei Kogyo Co., Ltd. was used as the polymer type copper paste.
Curing condition Heating at 160 ° C. for 20 minutes for conductive resin layer 1
6 was formed.
【００３２】表面はんだ層１７として、（株）大貫金属
工業所製の棒はんだを用い、はんだコート条件２３０°
Ｃの溶融はんだ中に３秒間浸漬して形成した。As the surface solder layer 17, a bar solder manufactured by Onuki Metal Industry Co., Ltd. was used.
It was formed by dipping in molten solder C for 3 seconds.
【００３３】このようにして作成したコンデンサ１の温
度特性を測定した。図４にその結果を示す。測定条件
は、１ＫＨｚ、１Ｖｒｍｓであった。The temperature characteristics of the capacitor 1 thus produced were measured. FIG. 4 shows the result. The measurement conditions were 1 KHz and 1 Vrms.
【００３４】〔比較例〕単一のセラミック原料（比誘電
率１００００）を用いて製造したキュリー点温度が等し
い４個の積層セラミックコンデンサ（１個当たりの静電
容量は周囲温度２０°Ｃにおいて５５μＦ）を用いて実
施例と同様にして複合型積層セラミックコンデンサを製
造した。その温度特性と実施例製品の温度特性を図５に
示す。[Comparative Example] Four multilayer ceramic capacitors manufactured using a single ceramic raw material (relative dielectric constant of 10,000) and having the same Curie point temperature (capacitance per capacitor is 55 μF at an ambient temperature of 20 ° C.) ) To produce a composite multilayer ceramic capacitor in the same manner as in the example. FIG. 5 shows the temperature characteristics and the temperature characteristics of the example product.
【００３５】図５から明らかなように、本発明の実施例
によって製造された複合型積層セラミックコンデンサ
は、キュリー点温度の異なる積層セラミックコンデンサ
を複数個積層したことにより、全体的に広範囲の温度に
対して比誘電率の温度変化率が小さく、したがって静電
容量の温度依存性が小さい大容量のコンデンサが得られ
ることが判った。As is apparent from FIG. 5, the composite type multilayer ceramic capacitor manufactured according to the embodiment of the present invention has a temperature in a wide range as a whole by stacking a plurality of multilayer ceramic capacitors having different Curie point temperatures. On the other hand, it was found that a large-capacity capacitor having a small temperature change rate of the relative dielectric constant and thus a small temperature dependence of the capacitance can be obtained.
【００３６】[0036]
【発明の効果】以上説明したように本発明に係る複合型
積層セラミックコンデンサによれば、静電容量の温度依
存性が小さい大容量のコンデンサを得ることができる。As described above, according to the composite type multilayer ceramic capacitor of the present invention, it is possible to obtain a large-capacity capacitor having small temperature dependence of capacitance.
【図１】 本発明に係る複合型積層セラミックコンデン
サの一実施の形態を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a composite type multilayer ceramic capacitor according to the present invention.
【図２】 積層セラミックコンデンサの断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor.
【図３】 （ａ）〜（ｄ）は複合型積層セラミックの製
造方法を説明するための図である。3 (a) to 3 (d) are views for explaining a method for manufacturing a composite type multilayer ceramic.
【図４】 実施例のコンデンサにおける温度と比誘電率
の関係を示す図である。FIG. 4 is a diagram showing a relationship between temperature and relative permittivity in the capacitor of the example.
【図５】 比較例と実施例のコンデンサにおける温度と
比誘電率の関係を示す図である。FIG. 5 is a diagram showing the relationship between the temperature and the relative dielectric constant of the capacitors of the comparative example and the example.
１…複合型積層セラミックコンデンサ、２，２Ａ〜２Ｄ
…積層セラミックコンデンサ、３…接着剤、５…外部電
極、１０…積層体、１２…外装体、１３，１３ａ〜１３
ｅ…誘電体、１４，１４ａ〜１４ｄ…内部電極、１５…
下地導電体膜層、１６…導電性樹脂層、１７…表面めっ
き層。1. Composite multilayer ceramic capacitor, 2, 2A-2D
... Multilayer ceramic capacitor, 3 ... Adhesive, 5 ... External electrode, 10 ... Laminated body, 12 ... Outer body, 13, 13a-13
e: dielectric, 14, 14a to 14d: internal electrode, 15:
Underlying conductor film layer, 16: conductive resin layer, 17: surface plating layer.
Claims (1)
ミックコンデンサを積層して一体化したことを特徴とす
る複合型積層セラミックコンデンサ。1. A composite multilayer ceramic capacitor comprising a plurality of multilayer ceramic capacitors having different Curie point temperatures stacked and integrated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4726699A JP2000252154A (en) | 1999-02-24 | 1999-02-24 | Composite laminated ceramic capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4726699A JP2000252154A (en) | 1999-02-24 | 1999-02-24 | Composite laminated ceramic capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252154A true JP2000252154A (en) | 2000-09-14 |
Family
ID=12770503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4726699A Pending JP2000252154A (en) | 1999-02-24 | 1999-02-24 | Composite laminated ceramic capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252154A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638904B2 (en) * | 2004-12-28 | 2009-12-29 | Hitachi, Ltd. | Isolated bidirectional DC-DC converter |
| KR20160018321A (en) * | 2014-08-08 | 2016-02-17 | 삼성전기주식회사 | An electronic component, and a wireless power transmitter and a wireless power receiver including the same |
| JP2017098527A (en) * | 2015-11-16 | 2017-06-01 | 太陽誘電株式会社 | Laminated thin film capacitor |
| US9973041B2 (en) | 2014-08-08 | 2018-05-15 | Samsung Electro-Mechanics Co., Ltd. | Electronic component that operates stably over a range of temperatures and apparatus including the same |
-
1999
- 1999-02-24 JP JP4726699A patent/JP2000252154A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638904B2 (en) * | 2004-12-28 | 2009-12-29 | Hitachi, Ltd. | Isolated bidirectional DC-DC converter |
| KR20160018321A (en) * | 2014-08-08 | 2016-02-17 | 삼성전기주식회사 | An electronic component, and a wireless power transmitter and a wireless power receiver including the same |
| KR101642638B1 (en) * | 2014-08-08 | 2016-07-26 | 삼성전기주식회사 | An electronic component, and a wireless power transmitter and a wireless power receiver including the same |
| US9973041B2 (en) | 2014-08-08 | 2018-05-15 | Samsung Electro-Mechanics Co., Ltd. | Electronic component that operates stably over a range of temperatures and apparatus including the same |
| JP2017098527A (en) * | 2015-11-16 | 2017-06-01 | 太陽誘電株式会社 | Laminated thin film capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322698A (en) | Laminated electronic parts and process for making the same | |
| US4800459A (en) | Circuit substrate having ceramic multilayer structure containing chip-like electronic components | |
| JPH0648666B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| US20140139971A1 (en) | Sintering of High Temperature Conductive and Resistive Pastes onto Temperature Sensitive and Atmospheric Sensitive Materials | |
| US4078938A (en) | Ceramic compositions having high dielectric constant | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| KR0184078B1 (en) | Laminated capacitor and process for producing the same | |
| CN103258644A (en) | Multilayered ceramic electronic component and fabricating method thereof | |
| CN102543436B (en) | Multilayer ceramic condenser and method of manufacturing same | |
| JP4428852B2 (en) | Multilayer electronic component and manufacturing method thereof | |
| KR101463840B1 (en) | Method of manufacturing multilayer ceramic electronic part | |
| US6014309A (en) | Laminated ceramic electronic parts | |
| JP2000340448A (en) | Laminated ceramic capacitor | |
| JP2001102243A (en) | Coaxial capacitor | |
| JP2000252154A (en) | Composite laminated ceramic capacitor | |
| JPH11214240A (en) | Laminated ceramic electronic component and their manufacture | |
| JPH07263272A (en) | Manufacture of laminated electronic component | |
| JP2000077260A (en) | Laminated ceramic electronic component and its manufacture | |
| JP2004522320A (en) | Electroceramic structural element, multilayer capacitor and method for manufacturing multilayer capacitor | |
| JPH05243745A (en) | Multilayer ceramic board | |
| JP3085596B2 (en) | Multilayer ceramic capacitors | |
| JP2004153043A (en) | Multilayer ceramic capacitor and its producing process | |
| JP3078375B2 (en) | Multilayer ceramic capacitors | |
| JPS6092697A (en) | Composite laminated ceramic part | |
| JPH04280411A (en) | Laminated ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20051118 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20060307 Free format text: JAPANESE INTERMEDIATE CODE: A02 |