JP2000251623A - 電子源および画像形成装置 - Google Patents

電子源および画像形成装置

Info

Publication number
JP2000251623A
JP2000251623A JP4708999A JP4708999A JP2000251623A JP 2000251623 A JP2000251623 A JP 2000251623A JP 4708999 A JP4708999 A JP 4708999A JP 4708999 A JP4708999 A JP 4708999A JP 2000251623 A JP2000251623 A JP 2000251623A
Authority
JP
Japan
Prior art keywords
electron
thin film
insulating layer
electron source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4708999A
Other languages
English (en)
Inventor
Hisami Nakamura
久美 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP4708999A priority Critical patent/JP2000251623A/ja
Publication of JP2000251623A publication Critical patent/JP2000251623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 装置の品質特性を保証しながら、簡便な手段
にて所望の形態の適正かつ安定した電子ビームが得られ
る電子源および画像形成装置を提供する。 【解決手段】 基板1上に、一対の素子電極2,3およ
び素子電極間に電子放出部5を有する導電性薄膜4が形
成されてなる複数の表面伝導型電子放出素子と、これら
の電子放出素子を駆動するための配線6,7と、この配
線間に配置された絶縁層8とを有する。絶縁層8の表面
に微小凹凸が形成されている。この微小凹凸は、絶縁層
8の表面に穿設された多数の微細孔により形成される。
その直径が10nm〜1μmである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子源およびその
応用である表示装置等の画像形成装置に係り、特に表面
伝導型電子放出素子を用いた電子源とこの電子源を用い
た画像形成装置に関する。
【0002】
【従来の技術】従来より、電子放出素子としては大別し
て、熱電子放出素子と冷陰極電子放出素子を用いた2種
類のものが知られている。冷陰極電子放出素子には電界
放出型(以下、「FE型」という。)、金属/絶縁層/
金属型(以下、「MIM型」という。)や表面伝導型電
子放出素子等がある。FE型の例としてはW. P. Dyke &
W. W. Dolan,“Field emission",Advance in Electoron
Physics, 8, 89 (1956)あるいは C.A.Spindt, “PHYS
ICAL Properties of thin-film field emissioncathode
s with molybdenium cones", J. Appl. Phys., 47, 52
48 (1976)等に開示されたものが知られている。MIM
型の例としてはC.A. Mead,“Operation of Tunnel-Emis
sion Devices",J. Apply. Phys., 32, 646 (1961)等に
開示されたものが知られている。
【0003】また、表面伝導型電子放出素子型の例とし
ては、M. I. Elinson, Recio Eng.Electron Phys., 10,
1290, (1965)等に開示されたものがある。表面伝導型
電子放出素子は、基板上に形成された小面積の薄膜にお
いて、その膜面に平行に電流を流すことにより電子放出
が生ずる現象を利用するものである。この表面伝導型電
子放出素子としては、エリンソン等によるSnO2 薄膜
を用いたもの、Au薄膜を用いたもの[G. Dittmer:“Th
in Solid Films", 9, 317 (1972)] 、あるいはIn2
3 /SnO2 薄膜によるもの[M. Hartwell and C. G. F
onstad: “IEEETrans. ED Conf." 519 (1975)]、カーボ
ン薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22頁 (1983)]等が報告されている。
【0004】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図10
に模式的に示す。図において1は基板である。4は導電
性薄膜であり、スパッタリング法でH型形状のパターン
に形成された金属酸化物薄膜等からなる。後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部5が形
成される。なお、図中の素子電極間隔Lは0.5〜1m
m、W’は0.1mmで設定されている。
【0005】従来、この種の表面伝導型電子放出素子に
おいては一般に、電子放出を行う前に導電性薄膜4を予
め通電フォーミングによる通電処理によって電子放出部
5を形成する。すなわち、ここに通電フォーミングとは
導電性薄膜4の両端に直流電圧あるいは極めてゆっくり
とした昇電圧、たとえば1V/分程度を印加通電し、導
電性薄膜を局所的に破壊、変形もしくは変質させる。こ
れにより電気的に高抵抗な状態にした電子放出部5を形
成するというものである。なお、電子放出部5において
導電性薄膜4の一部に亀裂が発生し、その亀裂付近から
電子放出が行われる。かかる通電フォーミング処理をし
た表面伝導型電子放出素子は、導電性薄膜4に電圧を印
加して素子に電流を流すことにより、電子放出部5から
電子を放出させるものである。
【0006】さらに通常はフォーミング工程の終了後
に、活性化と呼ばれる工程が導入されている。この工程
の目的はフォーミングにより高抵抗化された表面電導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加させめることである。
【0007】上述の表面電導型電子放出素子は構造が単
純であり、しかも製造が容易であることから大面積にわ
たり多数の素子を配列形成できる利点がある。そこで、
この特徴を生かせるようないろいろな応用が研究されて
いる。たとえば電子源、画像表示装置などの表示装置等
が挙げられる。素子の配列については、種々のものが採
用できる。一例として、並列に配置した多数の電子放出
素子の個々を両端で接続し、電子放出素子の行を多数個
設定し(行方向と呼ぶ)、この配線と直交する方向(列
方向と呼ぶ)で該電子放出素子の上方に配した制御電極
(グリッドとも呼ぶ)により、電子放出素子からの電子
を制御駆動する、いわゆるはしご状配置のものがある。
【0008】これとは別に、電子放出素子をX方向およ
びY方向に行列状に複数個配設し、同じ行に配された複
数の電子放出素子の電極の一方を、X方向の配線に共通
に接続し、同じ列に配された複数の電子放出素子の電極
の他方を、Y方向の配線に共通に接続するものがある。
これが、いわゆる単純マトリクス配置である。
【0009】
【発明が解決しようとする課題】以上説明したような表
面電導型電子放出素子を用いた電子源や画像表示装置に
おいては、低い消費電力を維持しつつ素子からより多量
の放出電流を引き出すために、アノード電極の電圧は素
子部に比べて高い電位(1〜10kV)に維持される。
これによりアノード電極および素子部間に電界を確立す
る。素子から放出された電子は、この電界によりアノー
ド電極の方へ加速される。しかしながら、放出電流の一
部はアノード電極まで到達することができず、素子が形
成されたリアプレート上に落下、衝突するものがある。
リアプレート上の配線電極や素子電極等導電体に衝突し
たものは問題ないが、上下配線間の絶縁層やガラス基板
面など絶縁体に衝突したものについては、電子照射によ
り二次電子放出がおこり、その結果絶縁体表面に帯電が
生じる。
【0010】そのため表面電導型電子放出素子を複数配
列形成して作製される従来の電子源などにおいては、素
子と素子ならびに導電性薄膜の形態、または絶縁層の組
合わせによっては周囲に絶縁面が広く露出した形態をし
ている。このため、このような素子で電子放出させる
際、電子放出時に電子放出部の周囲がチャージアップし
て、輝点形状が変形し、あるいは輝点の端部の輝度がゆ
らいだりする問題が起こり得る。また、画像表示装置に
おいては電子の偏向が色にじみなどの原因となる場合が
あった。
【0011】また、上述のような問題に対して電子放出
素子周辺全体に帯電防止膜をオーバーコートし、絶縁面
のチャージアップを防止する提案がなされている(特開
平1−298624号公報参照)。しかしながら、この
公報に記載の素子では、素子を複数並ベて配線でつない
だ場合等、上下段差が大きくなった場合その段差部分に
おいては放電防止膜のカバレージ不良等抵抗の制御が難
しくなる。さらに、絶縁面のうちでも上下配線間もしく
は配線およびグリッド間の絶縁をとるための絶縁層は、
電子放出部に比べてアノード電極に近いため、放出電子
の軌道に影響を与え易い等の問題がある。
【0012】本発明はかかる実情に鑑み、装置の品質特
性を保証しながら、簡便な手段にて所望の形態の適正か
つ安定した電子ビームが得られる電子源および画像形成
装置を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明の電子源は、基板
上に、一対の素子電極および素子電極間に電子放出部を
有する導電性薄膜が形成されてなる複数の電子放出素子
と、これらの電子放出素子を駆動するための配線と、こ
の配線間に配置された絶縁層とを有する電子源であっ
て、前記絶縁層の表面に微小凹凸が形成されていること
を特徴とする。
【0014】また、本発明の電子源において前記微小凹
凸は、絶縁層の表面に穿設された多数の微細孔により形
成されることを特徴とする。また、本発明の電子源にお
いて前記微細孔の直径が10nm〜1μmであることを
特徴とする。また、本発明の電子源において前記絶縁層
が鉛を含むことを特徴とする。また、本発明の電子源に
おいて前記電子放出素子は、表面伝導型電子放出素子で
あることを特徴とする。
【0015】また、本発明の画像形成装置は、基板上に
列設された複数の電子放出素子から電子を放出させて画
像を形成するように構成された画像形成装置であって、
上記いずれかの電子源を用いたことを特徴とする。
【0016】本発明は、前述した課題を解決するために
鋭意検討を行ってなされたものであり、本発明の電子源
によれば輝点の形状が変形したり、輝点の輝度のゆらぎ
を抑えることができる。さらに、本発明の画像形成装置
によれば、個々の輝点のゆらぎによる画像形成装置の画
面全体で起こるゆらぎを防ぐことができる。また、輝点
形状の変形による色にじみを防ぎ、高精細化を図ること
ができる。
【0017】
【発明の実施の形態】以下、図面に基づき、本発明によ
る好適な実施の形態を説明する。図1は、本発明に係る
表面電導型電子放出素子を用いた電子源の実施態様を示
している。図において、1は絶縁体からなる基板、2,
3は電気的接続を得るための素子電極、4は導電性薄
膜、5は電子放出部、6は下配線電極、7は上配線電
極、そして8は絶縁層である。
【0018】一対の電極2,3の電極間隔は数μm〜数
百μm、膜厚は数十nm〜数百nmである。この電極
2,3は、真空蒸着法やスパッタ蒸着法等によって形成
された金属薄膜をフォトリソグラフィ法によってパター
ンニングすることにより形成される。また、導電性薄膜
4の膜厚は数nm〜数百nmの範囲が好ましいが、適宜
設定することができる。この薄膜4はたとえば電極2,
3の電極間隔と同様に、フォトリソグラフィによってパ
ターン形成され、分離される。
【0019】下配線電極6は素子電極3と接続し、その
膜厚は数μm〜数十μmの範囲である。絶縁層8を構成
する絶縁体は、帯状に形成されており、素子電極2との
交差部に凹部9を有する。そしてこの凹部9の位置で素
子電極2と上配線電極7が接続されている。絶縁層8の
表面には、微小凹凸が形成されている。特に微小凹凸
は、絶縁層8の表面に穿設された多数の微細孔8aによ
り形成される。図2に示されるように微細な多数の孔8
aが形成されている。この孔8aの直径は10nm〜1
μm程度であればよく、好ましくは10nm〜300n
m程度の範囲がよい。
【0020】ここで、本実施形態における微小凹凸を形
成する方法としては、ガラスの分相処理を用いる。この
分相処理のみでも凹凸を形成することができるが、分相
処理の後エッチング処理を加えて行うことで、さらにア
スペクト比の高い凹凸を形成することができる。ガラス
は本来均質なものであるが、微視的には不均一であるこ
とが確認されており(ガラスハンドブック等)、一般に
は2種以上のガラス相がエマルジョン状に分離している
状態が分相と呼ばれる。この分相状態にするためにはガ
ラス中の原子の再配列の起こる転移点以上の適当な温度
に加熱することによって分相処理を行う。その後必要に
応じて分相した一部の相をエッチングして微細な凹凸を
形成する。
【0021】たとえばナトリウムボロシリケート系ガラ
スを熱処理することによって、ほう酸ナトリウムを主成
分とする易溶相とシリカ含有量の大きい難溶相とに分相
し、易溶相を水、温水あるいは酸のいずれかで抽出する
ことにより易溶相を除去して表面に微細な凹凸を形成す
ることができる。
【0022】つぎに絶縁層8に適用可能なガラスの例を
あげる。ケイ酸塩系ガラス (MgO−SiO2 系,CaO−Si
2 系,SrO−SiO2 系,ZnO−SiO2 系,F
eO−SiO2 系等)ホウ酸塩系ガラス (MgO−B2 3 系,CaO−B2
3 系,SrO−B2 3 系,BaO−B2 3 系,Z
nO−B2 3 系,CdO−B2 3 系,PbO−B2
3 系等)アルカリ−ケイ酸系ガラス (Li2 O−SiO2 系,N
2 O−SiO2 系)アルカリ土類−ケイ酸系ガラス (MgO−SiO2 系,
CaO−SiO2 系,SrO−SiO2 系)ソーダ−石灰−ケイ酸系ガラス (Na2 O−CaO−S
iO2 系)ホウ酸ソーダガラス (B2 3 −Na2 O系)ホウケイ酸ソーダガラス (Na2 O−B2 3 −SiO
2 系)鉛ガラス (PbO−SiO2 系,PbO−SiO2 −B
2 3 −Al2 3 系,PbO−SiO2 −B2 3
SnO2 系,PbO−B2 3 −ZnO系)リン酸塩系ガラス (V2 5 −P2 5 系,Li2 O−
SiO2 −P2 5 系) フッ化ベリリウムガラス (LiF−BeF2 系,RbF
−BeF2 系,SrF2 −BeF2 系)その他 (GeO−GeO2 系,CdO−B2 3 系,L
2 O−TiO2 −SiO2 系,Na2 O−TiO2
SiO2 系,CaO−BaO−SiO2 系,Li2 O−
2 3 −SiO2 系,Li2 O−Na2 O−SiO2
系) 上記のものを基板材料や電極材料に応じて適宜選択する
ことができる。
【0023】上記のように絶縁層8には多数の微細孔に
よる微小凹凸が形成されており、これにより帯電防止を
図ることができるようになっている。ここで、この帯電
防止の原理について考察する。電子放出部5から放出さ
れた電子は、電子放出素子上に設けられたアノード電極
(図示せず)に向かって加速される。この場合、全ての
放出電子がアノードに到達することができるわけではな
く、その一部は素子上に衝突する。電子の衝突(入射)
によって二次電子が発生する。
【0024】この種の絶縁材料はSCEディスプレイ内
の動作環境下では高い2次電子発生率δを一般に有す
る。このため絶縁材料面では正電荷を帯びる。この帯電
面は付近の電界を歪ませて、この構造付近の電子の流れ
に悪影響を及ぼし、そのままではディスプレイによって
生成される画像に歪みが生じる原因となる。しかし、絶
縁体表面に微細孔による凹凸を設けることにより、この
ような孔による凹凸のない場合に比べて2次電子発生率
δの値が低下し、これにより正に帯電する現象が緩和さ
れる。
【0025】以上説明した素子構造を単位として、1つ
の表面電導型電子放出素子となり、これらが基板1上に
多数設けられることで素子基板が形成されている。
【0026】図3は、本実施形態における表面電導型電
子放出素子を用いた画像表示装置の断面図を示してい
る。表面電導型電子放出素子を搭載する基板が真空容器
内に配置され、この電子放出素子の垂直上にフェースプ
レートが設けられる。フェースプレートは、ガラス基板
21上に蛍光体22およびメタルバック23を積層して
構成される。ここで素子電極2,3間に電圧を印加して
メタルバック23側を正(+)電位として電圧を加える
と、素子電極2,3間の薄膜4に形成された電子放出部
5から放出された電子が蛍光体に照射される。この電子
照射によって蛍光体22が発光し、発光素子や画像形成
装置を構成することができる。
【0027】つぎに、本実施形態に係る電子放出素子基
板の製造方法の例を、図4および図5を用いて説明す
る。図4において、十分に洗浄した基板1上に金属材料
からなる導電性薄膜を形成し、フォトリソグラフィ法に
より該薄膜を所定パターンに微細加工することにより素
子電極2,3を形成する(図4(A))。つぎにフォト
リソグラフィ法または印刷法により下配線電極6のパタ
ーンを形成する。これらの下配線電極6は素子電極3の
一部と接触するように配置する(図4(B))。この上
にスパッタ法とフォトリソグラフィ法を用いて、あるい
は絶縁性ペーストを印刷・焼成する絶縁層8を形成す
る。この凹部9は素子電極2の位置に配置する(図4
(C))。
【0028】この後、絶縁層8の材料に応じて分相処理
を行う。分相処理により絶縁層8の表面に微細な凹凸が
形成される。
【0029】つぎに図5において、帯状の絶縁層8上に
下配線電極6と同様にして上配線電極7を形成する(図
5(A))。
【0030】さらにエッチング処理を行ってアスペクト
比を上げる。エッチング処理法の1例としては基板1全
体を水、温水、酸等でエッチングするウェットエッチン
グ法がある。エッチングの温度は室温から約90℃が適
当である。エッチング方法については、浸漬法、流水
法、超音波法など様々な手法が可能であり、時間は基板
サイズ、エッチング液温度、絶縁層の厚さ等により1〜
480分程度の範囲内で適宜選択する。その後、酸洗浄
した場合は水洗を行う。さらに乾燥のため焼成炉中で加
熱を行う。なお、温水の場合は乾燥加熱工程は省略する
ことができる。これらの処理により前述したように、絶
縁層8の表面に直径10nm〜1μm程度の微細な孔が
形成される。なお、ウェットエッチング法の他に、反応
ガスによるリアクティブイオンエッチング等のドライエ
ッチング法を用いてもよい。
【0031】この上に微粒子からなる導電性薄膜4を全
面に形成する。その後フォトリソグラフィ法によりパタ
ーンニングを行い、すでに図1に示したような薄膜4が
形成される(図5(B))。
【0032】ここで基板1としては,石英ガラス、青板
ガラス、Na等の不純物含有量を減少したガラスまたは
青板ガラスにスパッタ法などにより形成したSiO2膜
を積層したガラス基板等またはセラミックなどが好適で
ある。
【0033】また、対向する素子電極2,3、下配線電
極6および上配線電極7の材料としては導電性を有する
物であれば、基本的にはどのようなものでも用いること
ができる。たとえばNi,Cr,Au,Mo,W,P
t,Ti,Al,Cu,Pd等の金属あるいは合金およ
びPd,Ag,Au,RuO2 ,Pd−Ag等の金属あ
るいは金属酸化物とガラス等から構成される印刷導体、
ポリシリコン等の半導体材料およびIn2 3 −SnO
2 等の透明導電体等が好適である。
【0034】薄膜4を構成する材料としてはPt,R
u,Ag,Au,Ti,In,Cu,Cr,Fe,Z
n,Sn,Ta,W等の金属、PdO,SnO2 ,In
2 3 ,Sb2 3 等の酸化物、HiB2 ,ZrB2
LaB6 ,CeV6 ,YB4 ,GdB4 等のほう化物、
TiC,ZrC,HfC,TaC,SiC,WC等の炭
化物、TiN,ZrN,HfN等の窒化物、Si,Ge
等の半導体およびカーボン等が好適であり、微粒子膜か
ら構成される。なお、ここで述べる微粒子膜とは複数の
微粒子が集合した膜である。その微細構造としては、微
粒子が個々に分散配置した状態のみならず、微粒子が互
いに隣接あるいは重なり合った状態(島状も含む)の膜
をいうものとする。
【0035】なお、本実施形態ではガラス基板面が露出
した形態をとったが、基板面上に前述した帯電防止膜
(特開平1−298624号公報)を形成するものであ
ってもよい。
【0036】
【実施例】つぎに、本発明における具体的な実施例を説
明する。 (実施例1)第1の実施例は、図1〜図3に示した表面
電導型電子放出素子とマトリクス配線を用いた例であ
る。図1において、基板1は青板ガラスからなる基板で
あり、その上にスパッタ蒸着法により金属薄膜形成後、
フォトリソエッチング法によって素子電極2,3を形成
した。素子電極2,3の材質は厚さ5nmのTiを下び
きとして、厚さ100nmのNi薄膜からなる。電極間
隔は10μm、電極幅は300μmとした。
【0037】下配線電極6はAgペーストインキの印刷
・焼成で得られた厚さ約7μmの印刷配線であり、素子
電極3と接続される。下配線電極6に対して直交した帯
状の絶縁層8は、鉛ガラスペースト(ペースト組成;P
bO−SiO2 −B2 3 −SnO2 )を印刷後、焼成
によって形成した。さらに450℃で20分間、分相処
理を行って絶縁層8の表面に微小凹凸を形成した。ま
た、上配線電極7は絶縁層8上に印刷金属ペーストを所
定のパターンに印刷後、焼成によって形成した。上配線
電極7の形成後にエッチング処理を行った。この処理は
90℃の温水中で超音波洗浄を40分行った後、さらに
温水中に30分浸漬し、その後温水中から引き上げ、自
然乾燥させた。このホール処理を施した絶縁層8の表面
を走査電子顕微鏡で観察したところ、図6に示されるよ
うな直径100nm〜300nm程度の微細孔が形成さ
れていた。
【0038】導電性薄膜4は、有機金属溶液の塗布・焼
成により得られた厚さ10nmの薄膜である。この薄膜
は、フォトリソグラフィ法により素子電極2,3上に図
1のような形状にパターンニングしたものである。
【0039】ガラス基板21(図3)は青板ガラスから
なり、基板1と4mm隔たれて対向している。蛍光体2
2は基板21上に配置されており、これに対向する基板
1上に配置された素子電極2,3からなる電極間隔部に
対応した位置に形成されている。この蛍光体22は感光
性樹脂に蛍光体を混ぜてスラリー状とし、塗布乾燥した
後フォトリソグラフィ法によってパターンニング形成し
たものである。メタルバック23は、蛍光体22上にフ
ィルミング工程を施した後,真空蒸着によって厚さ約3
0nmのAl薄膜を成膜し、これを焼成してフィルム層
を消滅させることによって得られた。
【0040】ここで、上記のように基板1上に形成され
た素子を含めたものを素子基板、ガラス基板21上に形
成された蛍光体、メタルバックを含めたものをフェース
プレートと呼ぶ。
【0041】素子基板およびフェースプレートを真空外
囲器の中に配置した後、上下配線電極7,6間に電圧を
印加して、素子電極2,3間の導電性薄膜4に通電処理
を行い、電子放出部5を得た。この後メタルバック23
をアノード電極として電子の引出し電圧3kVを印加
し、複数の素子のうちの1つの素子の素子電極2,3に
上下配線電極7,6を通して17Vの電圧を印加したと
ころ、電子が放出した。この放出電子を蛍光体22へ照
射させ,蛍光体22上の輝点形状ならびにそのゆらぎを
実体顕微鏡(図示せず)によって観察すると、輝点形状
は図7に示すようにXs=273μm、Ys=810μ
mである所望の形状が得られた。また、ほぼゆらぎのな
い輝点が得られた。これは、絶縁層8のチャージアップ
が軽減されたことで所望の輝点が得られたものデアルと
理解される。さらに、複数の素子を一斉に電子放出させ
た際にも、ちらつきや輝度むらのない均一な輝度の画像
が得られた。
【0042】(実施例2)つぎに、図8および図9によ
り表面電導型電子放出素子とマトリクス配線を用いた第
2の実施例を説明する。図8において、基板1は青板ガ
ラス上にSiO2がスパッタ蒸着法で厚さ600nm成
膜された基板であり、スパッタ蒸着法による金属薄膜形
成後フォトリソエッチング法により素子電極2,3を形
成した。素子電極2,3の材質は厚さ5nmのTiを下
びきとして、厚さ50nmのPt薄膜からなる。電極間
隔は20μm、電極幅は350μmとした。
【0043】配線電極26,27を形成する場合、フォ
トレジストをスピンナにより回転塗布し、これを焼成し
た後フォトマスク像を露光・現像してレジストパターン
を形成した後、真空蒸着法により厚さ5nmのCr、厚
さ600nmのAuを順次積層する。その後リフトオフ
法により不必要な部分を除去して、図8に示すような形
状の配線電極26,27を形成した。
【0044】つぎに、鉛ガラス(ペースト組成;PbO
−SiO2 −B2 3 −SnO2 )からなる絶縁ペース
トをスピンナで塗布し、焼成することで厚さ約10μm
の絶縁層28(図9参照)を形成した。その上に厚さ5
nmのCr、厚さ100nmのAuを順次積層し、配線
電極と同様にしてグリッド電極30および電子通過孔2
9を形成した。
【0045】その後エッチング処理を行った。このエッ
チング処理は50℃の温水中で超音波洗浄を30分間行
った後、50℃の温水中に40分間浸漬した。その後基
板を温水中からひきあげ、120℃の焼成炉中で30分
間焼成した。導電性薄膜4は、有機金属溶液の塗布・焼
成により得られた厚さ15nmの薄膜である。この薄膜
は、インクジェット法により塗布後、焼成により電極
2,3上の位置に形成された。
【0046】上記構成の素子基板を実施例1と同様に、
フェースプレートとともに真空外囲器の中に配置した
後、配線電極26,27間に電圧を印加して、素子電極
2,3間の導電性薄膜4に通電処理を行い、電子放出部
5を得た。この後実施例1と同様にしてアノード電極に
引き出し電圧5kVを印加し、多数の素子のうちの1素
子の素子電極2,3間に配線電極26,27を通して1
7Vの電圧を印加したところ、電子が放出した。この放
出電子を蛍光体22へ照射させ、蛍光体上の輝点形状な
らびにそのゆらぎを実体顕微鏡によって観察したとこ
ろ、輝点形状は図7に示したようにXs=250μm、
Ys=610μmである所望の形状が得られた。また、
ほぼゆらぎのない輝点が得られ、複数の素子を一斉に表
示させた際にも、ちらつきや輝度むらのない均一な輝度
の画像が得られた。
【0047】上記実施形態および具体的な実施例におい
て、具体的数値等を用いて本発明を説明したが、本発明
はこれら数値等に限定されるものではなく、本発明の範
囲内でそれらの置換や変更が可能であり、上記実施形態
と同様な作用効果を得ることができる。
【0048】
【発明の効果】以上説明したように本発明によれば、絶
縁層表面に微小凹凸を形成することにより、帯電防止用
の金属あるいはカーボン膜等をオーバーコートすること
なく、電子ビーム強度のゆらぎや位置によるむらのない
均一な電子放出特性を持った電子源を提供することがで
きる。また、画像形成装置においては、ゆらぎやちらつ
きのない均一な輝度の画像を提供でき、たとえば蛍光体
を画像形成部材とする画像形成装置において、高品位な
画像形成装置たとえばカラーフラットテレビが実現する
ことができる等の利点を有している。
【図面の簡単な説明】
【図1】本発明の電子源の実施形態を示す平面図であ
る。
【図2】図1のI−I線に沿う断面図である。
【図3】図1のII−II線に沿う断面図である。
【図4】本発明の電子源の実施形態における基本的製造
工程を示す図である。
【図5】本発明の電子源の実施形態における基本的製造
工程を示す図である。
【図6】本発明の電子源の絶縁層表面状態を示す拡大図
である。
【図7】本発明の電子源の実施形態における輝点形状を
示す模式図である。
【図8】本発明の電子源の実施例における製造工程を示
す斜視図である。
【図9】図8のIII −III 線に沿う断面図である。
【図10】従来の表面電導型電子放出素子の構成例を示
す図である。
【符号の説明】
1 基板 2,3 素子電極 4 導電性薄膜 5 電子放出部 6 下配線電極 7 上配線電極 8 絶縁層 9 凹部 21 青板ガラス基板 22 蛍光体 23 メタルバック 26,27 配線電極 28 絶縁層 29 電子通過孔 30 グリッド電極 Xs 電子源の輝点のX方向の幅 Ys 電子源の輝点のY方向の幅

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、一対の素子電極および素子電
    極間に電子放出部を有する導電性薄膜が形成されてなる
    複数の電子放出素子と、これらの電子放出素子を駆動す
    るための配線と、この配線間に配置された絶縁層とを有
    する電子源であって、 前記絶縁層の表面に微小凹凸が形成されていることを特
    徴とする電子源。
  2. 【請求項2】 前記微小凹凸は、絶縁層の表面に穿設さ
    れた多数の微細孔により形成されることを特徴とする請
    求項1に記載の電子源。
  3. 【請求項3】 前記微細孔の直径が10nm〜1μmで
    あることを特徴とする請求項2に記載の電子源。
  4. 【請求項4】 前記絶縁層が鉛を含むことを特徴とする
    請求項1〜3のいずれか1項に記載の電子源。
  5. 【請求項5】 前記電子放出素子は、表面伝導型電子放
    出素子であることを特徴とする請求項1〜4のいずれか
    1項に記載の電子源。
  6. 【請求項6】 基板上に列設された複数の電子放出素子
    から電子を放出させて画像を形成するように構成された
    画像形成装置であって、 請求項1〜5のいずれか1項に記載の電子源を用いたこ
    とを特徴とする画像形成装置。
JP4708999A 1999-02-24 1999-02-24 電子源および画像形成装置 Pending JP2000251623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4708999A JP2000251623A (ja) 1999-02-24 1999-02-24 電子源および画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4708999A JP2000251623A (ja) 1999-02-24 1999-02-24 電子源および画像形成装置

Publications (1)

Publication Number Publication Date
JP2000251623A true JP2000251623A (ja) 2000-09-14

Family

ID=12765468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4708999A Pending JP2000251623A (ja) 1999-02-24 1999-02-24 電子源および画像形成装置

Country Status (1)

Country Link
JP (1) JP2000251623A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011251872A (ja) * 2010-06-01 2011-12-15 Canon Inc 多孔質ガラスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011251872A (ja) * 2010-06-01 2011-12-15 Canon Inc 多孔質ガラスの製造方法

Similar Documents

Publication Publication Date Title
US5525861A (en) Display apparatus having first and second internal spaces
JP4046959B2 (ja) 電子線発生装置及び画像形成装置
JP4865169B2 (ja) スペーサの製造方法
US7075223B2 (en) Electron beam apparatus with potential specifying plate structure
JP2000251623A (ja) 電子源および画像形成装置
JP2631007B2 (ja) 電子放出素子及びその製造方法と、該素子を用いた画像形成装置
KR100378103B1 (ko) 전자원, 화상 형성 장치 및 전자원 제조 방법
JPH0765708A (ja) 電子放出素子並びに画像形成装置の製造方法
JP2949639B2 (ja) 電子放出素子、電子源、画像形成装置及び、それらの製造方法
JP2003151475A (ja) 電子源基板及びその製造方法及び電子源基板を用いた画像形成装置
JPH0950241A (ja) 画像形成装置
EP1032012B1 (en) Electron-emitting device, electron source, and manufacture method for image-forming apparatus
JP3305168B2 (ja) 電子線発生装置および該電子線発生装置を用いた画像形成装置
JP3135813B2 (ja) 画像形成装置及びその製造方法
US20110241533A1 (en) Electron-emitting device and image display apparatus using the electron-emitting device
JP2981503B2 (ja) 電子放出素子、電子源及び画像表示装置
JP3332891B2 (ja) 電子源及びそれを用いた画像形成装置
JP2930275B2 (ja) 表面伝導型電子放出素子の製造方法
JP3478661B2 (ja) 電子源の製造方法および画像形成装置の製造方法
JP3174480B2 (ja) 電子源の製造方法と画像形成装置
JPH09272220A (ja) 電子源、画像形成装置及び製造方法
JP2001325903A (ja) 電子線発生装置
JPH04133237A (ja) 電子線発生装置とそれを用いた画像形成装置及び記録装置
JPH09283060A (ja) 配線基板および画像形成装置の製造方法
JPH09219142A (ja) 電子放出素子、電子源基板、電子源、表示パネルおよび画像形成装置