JP2000250809A - キャッシュメモリ装置 - Google Patents
キャッシュメモリ装置Info
- Publication number
- JP2000250809A JP2000250809A JP11049084A JP4908499A JP2000250809A JP 2000250809 A JP2000250809 A JP 2000250809A JP 11049084 A JP11049084 A JP 11049084A JP 4908499 A JP4908499 A JP 4908499A JP 2000250809 A JP2000250809 A JP 2000250809A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- size
- data
- cache
- hit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 事前にプログラム動作を解析すること無しに
ブロックサイズを適切に変化させ、しかもヒット率を改
善できるうえ、回路規模の増大を回避することができる
キャッシュメモリ装置を実現する。 【解決手段】 キャッシュのブロックサイズを仮想的に
変化させた時のヒット数を算出し、それらを用いて最適
なデータ転送のサイズを決定し、データ転送を実行する
時にキャッシュと主メモリとの間のデータ転送サイズを
決定したサイズに変化させるので、キャッシュのヒット
率が改善するうえ、実行時にデータ参照特性を解析して
データ転送サイズを決定するから実行前に応用プログラ
ムの特徴を解析する必要が無くなる。さらにキャッシュ
内のブロックサイズを変更させることなくデータ転送サ
イズのみを変更させるから、回路規模を小さくできる。
ブロックサイズを適切に変化させ、しかもヒット率を改
善できるうえ、回路規模の増大を回避することができる
キャッシュメモリ装置を実現する。 【解決手段】 キャッシュのブロックサイズを仮想的に
変化させた時のヒット数を算出し、それらを用いて最適
なデータ転送のサイズを決定し、データ転送を実行する
時にキャッシュと主メモリとの間のデータ転送サイズを
決定したサイズに変化させるので、キャッシュのヒット
率が改善するうえ、実行時にデータ参照特性を解析して
データ転送サイズを決定するから実行前に応用プログラ
ムの特徴を解析する必要が無くなる。さらにキャッシュ
内のブロックサイズを変更させることなくデータ転送サ
イズのみを変更させるから、回路規模を小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、主メモリ装置への
アクセスを高速化するために用いられるキャッシュメモ
リ装置に関する。
アクセスを高速化するために用いられるキャッシュメモ
リ装置に関する。
【０００２】
【従来の技術】従来より、キャッシュメモリ装置のブロ
ックサイズ（キャッシュ内でのデータ管理単位）を実行
時に変化させることでヒット率を向上するようにした技
術が知られており、例えば特開平５−４０６９４号公報
には外部から与えられる信号（モードフラグ）を用いて
ブロックサイズを変化させる手法が開示されている。こ
の発明は応用プログラムのメモリ参照特性を事前に解析
しておき、その結果に基づいてブロックサイズを実行時
に変化させることによりキャッシュのヒット率を向上さ
せるようになっている。また、キャッシュ領域を有効に
活用する手法としては、周知のＬＲＵ（LeastRecently
Used）やＬＦＵ（Least Frequently Used）アルゴリズ
ムや、特願平１０−０３３８５４号公報に開示の、ＬＲ
ＵとＬＦＵの双方の欠点を補うような手法も知られてい
る。
ックサイズ（キャッシュ内でのデータ管理単位）を実行
時に変化させることでヒット率を向上するようにした技
術が知られており、例えば特開平５−４０６９４号公報
には外部から与えられる信号（モードフラグ）を用いて
ブロックサイズを変化させる手法が開示されている。こ
の発明は応用プログラムのメモリ参照特性を事前に解析
しておき、その結果に基づいてブロックサイズを実行時
に変化させることによりキャッシュのヒット率を向上さ
せるようになっている。また、キャッシュ領域を有効に
活用する手法としては、周知のＬＲＵ（LeastRecently
Used）やＬＦＵ（Least Frequently Used）アルゴリズ
ムや、特願平１０−０３３８５４号公報に開示の、ＬＲ
ＵとＬＦＵの双方の欠点を補うような手法も知られてい
る。
【０００３】
【発明が解決しようとする課題】ところで、特開平５−
４０６９４号公報に開示の技術は、指定された通りにブ
ロックサイズを変化させ得るものの、事前にプログラム
動作を解析することなしに実行中のプログラム動作に合
わせてキャッシュのブロックサイズを適切に変化させる
ことができない、という問題がある。また、通常はキャ
ッシュメモリ装置内でのデータ管理単位を、キャッシュ
メモリ装置および主メモリ装置の間のデータ転送単位と
同じにしており、データ転送サイズを変化させると、ブ
ロックサイズも変化させる必要があることから、必要な
ハードウェア量が増大してしまうという弊害も生じる。
４０６９４号公報に開示の技術は、指定された通りにブ
ロックサイズを変化させ得るものの、事前にプログラム
動作を解析することなしに実行中のプログラム動作に合
わせてキャッシュのブロックサイズを適切に変化させる
ことができない、という問題がある。また、通常はキャ
ッシュメモリ装置内でのデータ管理単位を、キャッシュ
メモリ装置および主メモリ装置の間のデータ転送単位と
同じにしており、データ転送サイズを変化させると、ブ
ロックサイズも変化させる必要があることから、必要な
ハードウェア量が増大してしまうという弊害も生じる。
【０００４】そこで本発明は、このような事情に鑑みて
なされたもので、事前にプログラム動作を解析すること
無しにブロックサイズを適切に変化させ、しかもヒット
率を改善できるうえ、回路規模の増大を回避することが
できるキャッシュメモリ装置を提供することを目的とし
ている。
なされたもので、事前にプログラム動作を解析すること
無しにブロックサイズを適切に変化させ、しかもヒット
率を改善できるうえ、回路規模の増大を回避することが
できるキャッシュメモリ装置を提供することを目的とし
ている。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、
め、請求項１に記載の発明では、
【０００６】本発明では、キャッシュのブロックサイズ
を仮想的に変化させた時のヒット数を算出し、それらを
用いて最適なデータ転送のサイズを決定し、データ転送
を実行する時に、キャッシュと主メモリとの間のデータ
転送サイズを決定したサイズに変化させるので、キャッ
シュのヒット率が改善するうえ、実行時にデータ参照特
性を解析するから実行前に応用プログラムの特徴を解析
する必要が無くなる。さらに、キャッシュ内のブロック
サイズを変更させることなく、データ転送サイズのみを
変更させるから、回路規模を小さくすることができる。
を仮想的に変化させた時のヒット数を算出し、それらを
用いて最適なデータ転送のサイズを決定し、データ転送
を実行する時に、キャッシュと主メモリとの間のデータ
転送サイズを決定したサイズに変化させるので、キャッ
シュのヒット率が改善するうえ、実行時にデータ参照特
性を解析するから実行前に応用プログラムの特徴を解析
する必要が無くなる。さらに、キャッシュ内のブロック
サイズを変更させることなく、データ転送サイズのみを
変更させるから、回路規模を小さくすることができる。
【０００７】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて図面を参照して説明する。まず図１を参照して本発
明の実施の一形態によるキャッシュメモリ装置の構成に
ついて説明する。図１において、１は応用プログラムも
しくは利用者の指示に従い記憶装置５（主メモリ装置）
に保存されているデータの参照要求を出力する演算装置
である。参照すべきデータが一時記憶装置２に存在する
場合、演算装置１はそのデータを参照して必要な処理を
進め、一方、参照すべきデータが一時記憶装置２に存在
しない時には記憶装置５と一時記憶装置２との間でデー
タ転送が生じる。
いて図面を参照して説明する。まず図１を参照して本発
明の実施の一形態によるキャッシュメモリ装置の構成に
ついて説明する。図１において、１は応用プログラムも
しくは利用者の指示に従い記憶装置５（主メモリ装置）
に保存されているデータの参照要求を出力する演算装置
である。参照すべきデータが一時記憶装置２に存在する
場合、演算装置１はそのデータを参照して必要な処理を
進め、一方、参照すべきデータが一時記憶装置２に存在
しない時には記憶装置５と一時記憶装置２との間でデー
タ転送が生じる。
【０００８】このデータ転送の際には、ある程度まとま
ったサイズでデータ転送する。すなわち、データ管理の
最小単位をδとすると、ｎ×δのサイズのデータ転送を
行う。この倍率ｎの大きさを具体的に決定するのが、デ
ータ参照特性解析装置３とデータ転送サイズ制御装置４
である。データ参照特性解析装置３は、演算装置１から
の参照要求を解析し、データ転送サイズを大きくした場
合もしくは小さくした場合のヒット率もしくは単位時間
当たりのヒット発生回数を算出する。データ転送サイズ
制御装置４では、現状のヒット率もしくは単位時間当た
りのヒット発生回数と、データ参照特性解析装置３にて
算出されたヒット率もしくは単位時間当たりのヒット発
生回数とからデータ転送に用いる適切なサイズを決定
し、そのサイズで一時記憶装置２と記憶装置５との間の
データ転送を行う。
ったサイズでデータ転送する。すなわち、データ管理の
最小単位をδとすると、ｎ×δのサイズのデータ転送を
行う。この倍率ｎの大きさを具体的に決定するのが、デ
ータ参照特性解析装置３とデータ転送サイズ制御装置４
である。データ参照特性解析装置３は、演算装置１から
の参照要求を解析し、データ転送サイズを大きくした場
合もしくは小さくした場合のヒット率もしくは単位時間
当たりのヒット発生回数を算出する。データ転送サイズ
制御装置４では、現状のヒット率もしくは単位時間当た
りのヒット発生回数と、データ参照特性解析装置３にて
算出されたヒット率もしくは単位時間当たりのヒット発
生回数とからデータ転送に用いる適切なサイズを決定
し、そのサイズで一時記憶装置２と記憶装置５との間の
データ転送を行う。
【０００９】データ参照特性解析装置３は、ＩＤ管理表
３１と、参照位置カウンタ３２とを備える。ＩＤ管理表
３１は、図２に図示するように、データの本来の格納場
所（保存位置）を用いて過去のデータ参照履歴を管理す
るためのものである。具体的な管理手法としては、周知
のＬＲＵ法やＬＦＵ法、あるいは特願平１０−０３３８
５４号公報に開示の手法が用いられる。なお、以下の説
明では、データの本来の格納場所を示すものとして、整
数値（０，１，２， ．．．）からなる記憶装置５上の
アドレスを考える。
３１と、参照位置カウンタ３２とを備える。ＩＤ管理表
３１は、図２に図示するように、データの本来の格納場
所（保存位置）を用いて過去のデータ参照履歴を管理す
るためのものである。具体的な管理手法としては、周知
のＬＲＵ法やＬＦＵ法、あるいは特願平１０−０３３８
５４号公報に開示の手法が用いられる。なお、以下の説
明では、データの本来の格納場所を示すものとして、整
数値（０，１，２， ．．．）からなる記憶装置５上の
アドレスを考える。
【００１０】参照位置カウンタ３２は、例えば２次元配
列レジスタとして実現することができる。一方の次元が
倍率ｎに相当し、他方の次元が仮想スタック距離Ｂ（定
義は以下で述べる) に相当する。カウンタ３２の各要素
の値は初期状態で０とし、演算装置１がデータの参照要
求を発生した時に所定の手続きに従ってその値を更新す
る。
列レジスタとして実現することができる。一方の次元が
倍率ｎに相当し、他方の次元が仮想スタック距離Ｂ（定
義は以下で述べる) に相当する。カウンタ３２の各要素
の値は初期状態で０とし、演算装置１がデータの参照要
求を発生した時に所定の手続きに従ってその値を更新す
る。
【００１１】ここで、更新手続について述べておく。こ
の手続では現在参照しているデータｒのスタック上での
位置Ｊを求める。その為に、ｎ＝ｎ０，ｎ１，ｎ２ に
関して以下の手続きを行う。但し、ｎ０は現在の倍率で
あり、ｎ１＜ｎ０＜ｎ２であるとする。まず最初に、ス
タックの１番目からＪ番目までにある、相異なる仮想ブ
ロックの数を求める。これがスタック距離Ｂに相当す
る。ここで仮想ブロックの定義としては、例えばｎ×ｉ
＋ｊ（ｊ＝０，１，２，…，ｎ−１）というアドレスか
ら構成されるものを考える。なお、ｉはブロック番号で
ある。次に、参照位置カウンタ３２においてスタック距
離Ｂに対応する値、すなわち ［ｎ，Ｂ］の値を定めら
れた量だけ増加させる。
の手続では現在参照しているデータｒのスタック上での
位置Ｊを求める。その為に、ｎ＝ｎ０，ｎ１，ｎ２ に
関して以下の手続きを行う。但し、ｎ０は現在の倍率で
あり、ｎ１＜ｎ０＜ｎ２であるとする。まず最初に、ス
タックの１番目からＪ番目までにある、相異なる仮想ブ
ロックの数を求める。これがスタック距離Ｂに相当す
る。ここで仮想ブロックの定義としては、例えばｎ×ｉ
＋ｊ（ｊ＝０，１，２，…，ｎ−１）というアドレスか
ら構成されるものを考える。なお、ｉはブロック番号で
ある。次に、参照位置カウンタ３２においてスタック距
離Ｂに対応する値、すなわち ［ｎ，Ｂ］の値を定めら
れた量だけ増加させる。
【００１２】ここで、図３を参照して具体的な更新手続
きについて説明する。ＩＤ管理表３１がスタックを用い
て管理され、スタック上にアドレスが０，２，１，３，
８，４，…と保存されている状況を考える。スタックが
ＬＲＵ法を用いて管理されている場合には、スタックの
上の方にあるものほど最近参照されたものになる。いま
例えば、現在の参照データが「４」であるとすると、参
照データ「４」のスタック上での位置は６、すなわちＪ
＝６である。倍率が２の場合の仮想ブロックの数は次の
ようにして求められる。ブロック番号ｉの仮想ブロック
に属するアドレスは、２ｉと２ｉ＋１（ｉ＝０，１，
２，…）となるので、スタック上の０と１は同じ仮想ブ
ロック(ブロック番号０）に属することになる。同様
に、２と３も同じ仮想ブロック（ブロック番号１）に属
する。
きについて説明する。ＩＤ管理表３１がスタックを用い
て管理され、スタック上にアドレスが０，２，１，３，
８，４，…と保存されている状況を考える。スタックが
ＬＲＵ法を用いて管理されている場合には、スタックの
上の方にあるものほど最近参照されたものになる。いま
例えば、現在の参照データが「４」であるとすると、参
照データ「４」のスタック上での位置は６、すなわちＪ
＝６である。倍率が２の場合の仮想ブロックの数は次の
ようにして求められる。ブロック番号ｉの仮想ブロック
に属するアドレスは、２ｉと２ｉ＋１（ｉ＝０，１，
２，…）となるので、スタック上の０と１は同じ仮想ブ
ロック(ブロック番号０）に属することになる。同様
に、２と３も同じ仮想ブロック（ブロック番号１）に属
する。
【００１３】８と４のブロック番号はそれぞれ４と２で
あるので、スタック位置が１から６までにある、相異な
る仮想ブロック数は４となる。そして、倍率が４の場合
には、４ｉ，４ｉ＋１，４ｉ＋２および４ｉ＋３が一つ
の仮想ブロックを構成するので、スタック位置が１から
４までにある０，２，１，３は全てブロック番号０の仮
想ブロックに属し、それ以外の８と４がそれぞれ別の仮
想ブロックに属する。従って、スタック位置が１から６
までにある、相異なる仮想ブロック数は３となる。倍率
が６の場合には、６ｉ＋ｊ （j＝０，１，２，３，４，
５）で一つの仮想ブロックを構成する為、仮想ブロック
数は２となる。したがって、参照位置カウンタ３２を更
新する際には、図３中で塗りつぶされた部分、すなわち
［２，４］と［４，３］と［６，２］との値を定められ
た量だけ増加させることになる。
あるので、スタック位置が１から６までにある、相異な
る仮想ブロック数は４となる。そして、倍率が４の場合
には、４ｉ，４ｉ＋１，４ｉ＋２および４ｉ＋３が一つ
の仮想ブロックを構成するので、スタック位置が１から
４までにある０，２，１，３は全てブロック番号０の仮
想ブロックに属し、それ以外の８と４がそれぞれ別の仮
想ブロックに属する。従って、スタック位置が１から６
までにある、相異なる仮想ブロック数は３となる。倍率
が６の場合には、６ｉ＋ｊ （j＝０，１，２，３，４，
５）で一つの仮想ブロックを構成する為、仮想ブロック
数は２となる。したがって、参照位置カウンタ３２を更
新する際には、図３中で塗りつぶされた部分、すなわち
［２，４］と［４，３］と［６，２］との値を定められ
た量だけ増加させることになる。
【００１４】データ転送サイズ制御装置４では、データ
参照特性解析装置３内の参照位置カウンタ３２の値に基
づきヒットインデックスを算出する処理と、適切な倍率
ｎを決定する処理とを実行する。この制御装置４は適当
な時間間隔ごとに起動され、次のような手続きに従って
ヒットインデックスを算出すると共に、適切な倍率ｎを
算出し、これを用いて一時記憶装置２（キャッシュ）と
記憶装置５（主メモリ）との間のデータ転送サイズｎ×
δを決定する。
参照特性解析装置３内の参照位置カウンタ３２の値に基
づきヒットインデックスを算出する処理と、適切な倍率
ｎを決定する処理とを実行する。この制御装置４は適当
な時間間隔ごとに起動され、次のような手続きに従って
ヒットインデックスを算出すると共に、適切な倍率ｎを
算出し、これを用いて一時記憶装置２（キャッシュ）と
記憶装置５（主メモリ）との間のデータ転送サイズｎ×
δを決定する。
【００１５】ヒットインデックスＨは、Ｈ（ｎ，Ｌ）＝
Ｃ（ｎ，１）＋Ｃ（ｎ，２）＋…＋Ｃ（ｎ，Ｌ）という
式で計算される値である。但し、この式においてＬ＝Ｓ
ｄｉｖ （ｎ×δ)であり、ａ ｄｉｖ ｂ という演算は
ａ／ｂを越えない整数値を示すものである。ｎ＝ｎ０，
ｎ１，ｎ２の中から最適なｎを選び出すためには、それ
ぞれのｎに関してＨ（ｎ，Ｌ）を算出する。ｎ＝ｎ０に
対応するＨの値が現在のヒット回数であり、ｎ＝ｎ１の
値が倍率を小さくした時のヒット回数であり、ｎ＝ｎ２
の値が倍率を大きくした時にヒット回数である。したが
って、Ｈが最も大きな値となるようなｎを選び、ｎ×δ
のサイズでのデータ転送を行うようにする。こうして、
新しい倍率ｎの値を決定した後は、参照位置カウンタ３
２の要素の値を全てゼロリセットする。
Ｃ（ｎ，１）＋Ｃ（ｎ，２）＋…＋Ｃ（ｎ，Ｌ）という
式で計算される値である。但し、この式においてＬ＝Ｓ
ｄｉｖ （ｎ×δ)であり、ａ ｄｉｖ ｂ という演算は
ａ／ｂを越えない整数値を示すものである。ｎ＝ｎ０，
ｎ１，ｎ２の中から最適なｎを選び出すためには、それ
ぞれのｎに関してＨ（ｎ，Ｌ）を算出する。ｎ＝ｎ０に
対応するＨの値が現在のヒット回数であり、ｎ＝ｎ１の
値が倍率を小さくした時のヒット回数であり、ｎ＝ｎ２
の値が倍率を大きくした時にヒット回数である。したが
って、Ｈが最も大きな値となるようなｎを選び、ｎ×δ
のサイズでのデータ転送を行うようにする。こうして、
新しい倍率ｎの値を決定した後は、参照位置カウンタ３
２の要素の値を全てゼロリセットする。
【００１６】以上説明したように、本発明によるキャッ
シュメモリ装置によれば、キャッシュのブロックサイズ
を仮想的に変化させた時のヒット数を算出し、それらを
用いて最適なデータ転送のサイズを決定し、データ転送
を実行する時に、キャッシュと主メモリとの間のデータ
転送サイズを決定したサイズに変化させるので、キャッ
シュのヒット率が改善する。また、実行時にデータ参照
特性を解析する為、実行前に応用プログラムの特徴を解
析する必要が無くなる。さらに、キャッシュ内のブロッ
クサイズを変更させることなく、データ転送サイズのみ
を変更させるから、回路規模を小さくすることができ
る。
シュメモリ装置によれば、キャッシュのブロックサイズ
を仮想的に変化させた時のヒット数を算出し、それらを
用いて最適なデータ転送のサイズを決定し、データ転送
を実行する時に、キャッシュと主メモリとの間のデータ
転送サイズを決定したサイズに変化させるので、キャッ
シュのヒット率が改善する。また、実行時にデータ参照
特性を解析する為、実行前に応用プログラムの特徴を解
析する必要が無くなる。さらに、キャッシュ内のブロッ
クサイズを変更させることなく、データ転送サイズのみ
を変更させるから、回路規模を小さくすることができ
る。
【００１７】なお、上述した実施の一形態では倍率ｎを
３つの候補の中から選択するような形で記述している
が、これは３候補に限定されず、４つ以上の倍率ｎの中
から選択するようにしても構わない。また、ＩＤ管理表
３１の管理方法としてスタックを用いた例で説明した
が、これに限らずリストやハッシュを用いて管理してい
る場合も同様の手法が適用できる。さらに、上述の一形
態ではデータ参照特性解析装置３の内部にＩＤ管理表３
１を設けて参照位置カウンタ３２を更新する方法につい
て述べたが、一時記憶装置２内にＩＤ管理表３１に相当
するものが既に存在する場合には、データ参照特性解析
装置３の内部にＩＤ管理表３１を特に設けずとも同様の
解析ができることは明らかである．
３つの候補の中から選択するような形で記述している
が、これは３候補に限定されず、４つ以上の倍率ｎの中
から選択するようにしても構わない。また、ＩＤ管理表
３１の管理方法としてスタックを用いた例で説明した
が、これに限らずリストやハッシュを用いて管理してい
る場合も同様の手法が適用できる。さらに、上述の一形
態ではデータ参照特性解析装置３の内部にＩＤ管理表３
１を設けて参照位置カウンタ３２を更新する方法につい
て述べたが、一時記憶装置２内にＩＤ管理表３１に相当
するものが既に存在する場合には、データ参照特性解析
装置３の内部にＩＤ管理表３１を特に設けずとも同様の
解析ができることは明らかである．
【００１８】
【発明の効果】本発明によれば、キャッシュのブロック
サイズを仮想的に変化させた時のヒット数を算出し、そ
れらを用いて最適なデータ転送のサイズを決定し、デー
タ転送を実行する時に、キャッシュと主メモリとの間の
データ転送サイズを決定したサイズに変化させるので、
キャッシュのヒット率が改善するうえ、実行時にデータ
参照特性を解析してデータ転送サイズを決定するから実
行前に応用プログラムの特徴を解析する必要が無くな
る。さらに、キャッシュ内のブロックサイズを変更させ
ることなく、データ転送サイズのみを変更させるから、
回路規模を小さくすることができる。
サイズを仮想的に変化させた時のヒット数を算出し、そ
れらを用いて最適なデータ転送のサイズを決定し、デー
タ転送を実行する時に、キャッシュと主メモリとの間の
データ転送サイズを決定したサイズに変化させるので、
キャッシュのヒット率が改善するうえ、実行時にデータ
参照特性を解析してデータ転送サイズを決定するから実
行前に応用プログラムの特徴を解析する必要が無くな
る。さらに、キャッシュ内のブロックサイズを変更させ
ることなく、データ転送サイズのみを変更させるから、
回路規模を小さくすることができる。
【図１】 本発明による実施の一形態の構成を示すブロ
ック図である。
ック図である。
【図２】 データ参照特性解析装置３が備えるＩＤ管理
表３１および参照位置カウンタ３２の構成を示す図であ
る。
表３１および参照位置カウンタ３２の構成を示す図であ
る。
【図３】 参照位置カウンタ３２における更新例を説明
するための図である。
するための図である。
１ 演算装置 ２ 一時記憶装置 ３ データ参照特性解析装置 ３１ ＩＤ管理表 ３２ 参照位置カウンタ ４ データ転送サイズ制御装置 ５ 記憶装置
Claims (3)
- 【請求項１】 キャッシュのブロックサイズを仮想的に
変化させた時のヒット率を算出する算出手段と、 この算出手段が算出したヒット率を参照して最適なデー
タ転送サイズを決定する決定手段と、 主メモリとの間のデータ転送を実行する時に、上記決定
手段が決定したデータ転送サイズに変化させるデータ転
送手段とを具備することを特徴とするキャッシュメモリ
装置。 - 【請求項２】 前記算出手段は、データ転送サイズを大
きくした場合もしくは小さくした場合のヒット率もしく
は単位時間当たりのヒット発生回数のいずれかを算出す
ることを特徴とする請求項１記載のキャッシュメモリ装
置。 - 【請求項３】 前記決定手段は、現状のヒット率もしく
は単位時間当たりのヒット発生回数と、前記算出手段に
て算出されたヒット率もしくは単位時間当たりのヒット
発生回数とに応じてデータ転送に用いる適切なサイズを
決定することを特徴とする請求項１記載のキャッシュメ
モリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11049084A JP2000250809A (ja) | 1999-02-25 | 1999-02-25 | キャッシュメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11049084A JP2000250809A (ja) | 1999-02-25 | 1999-02-25 | キャッシュメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250809A true JP2000250809A (ja) | 2000-09-14 |
Family
ID=12821238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11049084A Pending JP2000250809A (ja) | 1999-02-25 | 1999-02-25 | キャッシュメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250809A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007249457A (ja) * | 2006-03-15 | 2007-09-27 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| US7287144B2 (en) | 2003-11-17 | 2007-10-23 | International Business Machines Corporation | Hit ratio estimation device, hit ratio estimation method, hit ratio estimation program and recording medium |
-
1999
- 1999-02-25 JP JP11049084A patent/JP2000250809A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7287144B2 (en) | 2003-11-17 | 2007-10-23 | International Business Machines Corporation | Hit ratio estimation device, hit ratio estimation method, hit ratio estimation program and recording medium |
| JP2007249457A (ja) * | 2006-03-15 | 2007-09-27 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10353819B2 (en) | Next line prefetchers employing initial high prefetch prediction confidence states for throttling next line prefetches in a processor-based system | |
| JP6796468B2 (ja) | 分岐予測器 | |
| US8225070B2 (en) | Information processing apparatus and cache memory control method | |
| JP4067887B2 (ja) | プリフェッチを行う演算処理装置、情報処理装置及びそれらの制御方法 | |
| TWI519955B (zh) | 預取單元、資料預取方法以及電腦程式產品 | |
| JP4027620B2 (ja) | 分岐予測装置、プロセッサ、及び分岐予測方法 | |
| US8782629B2 (en) | Associating program execution sequences with performance counter events | |
| JPH09101916A (ja) | マルチプロセス処理装置 | |
| EP3221784B1 (en) | Providing loop-invariant value prediction using a predicted values table, and related apparatuses, methods, and computer-readable media | |
| JPWO2005103886A1 (ja) | 分岐予測装置、その方法、及びプロセサ | |
| JP2000250809A (ja) | キャッシュメモリ装置 | |
| US20190065060A1 (en) | Caching instruction block header data in block architecture processor-based systems | |
| JP3085267B2 (ja) | メモリアクセス高速化装置 | |
| KR100486259B1 (ko) | 컴퓨터 시스템의 동작 속도를 향상시키는 캐쉬 구조를 가지는 프로세서 및 캐쉬 관리 방법 | |
| JP2001290704A (ja) | マルチプロセス制御装置及びマルチプロセス制御方法 | |
| JPH0830562A (ja) | マルチプロセッサシステム | |
| JPH05189307A (ja) | 計算機システム | |
| EP4202695A1 (en) | Region aware delta prefetcher | |
| JPH05334194A (ja) | 情報処理装置 | |
| JP2654603B2 (ja) | バッファ記憶装置におけるブロック置き換え制御方式 | |
| JP2003044357A (ja) | キャッシュ先取り方式 | |
| JPH09231045A (ja) | 図面処理のスクロール方法 | |
| JP2004152292A (ja) | 予測アドレス値を生成するための計算回路、および計算回路で次アドレスを予測する方法 | |
| JPH07230358A (ja) | 多重化ボリューム装置 | |
| WO2024072574A1 (en) | Region pattern-matching hardware prefetcher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020108 |