JP2000246474A - Machining method by means of laser beams - Google Patents

Machining method by means of laser beams

Info

Publication number
JP2000246474A
JP2000246474A JP11047433A JP4743399A JP2000246474A JP 2000246474 A JP2000246474 A JP 2000246474A JP 11047433 A JP11047433 A JP 11047433A JP 4743399 A JP4743399 A JP 4743399A JP 2000246474 A JP2000246474 A JP 2000246474A
Authority
JP
Japan
Prior art keywords
hole
film
laser beam
processing method
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11047433A
Other languages
Japanese (ja)
Inventor
Kazunari Umetsu
一成 梅津
Atsushi Amako
淳 尼子
Shinichi Yotsuya
真一 四谷
Katsuharu Arakawa
克治 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11047433A priority Critical patent/JP2000246474A/en
Priority to CNB008002193A priority patent/CN1200793C/en
Priority to PCT/JP2000/001085 priority patent/WO2000050198A1/en
Priority to KR1020007011813A priority patent/KR20010042981A/en
Priority to US09/673,874 priority patent/US6563079B1/en
Priority to AU26921/00A priority patent/AU2692100A/en
Publication of JP2000246474A publication Critical patent/JP2000246474A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily remove a dross by forming a protective film on a base material, radiating laser beams to it through the protective film, and thereby sticking the dross generated in machining to the protective film. SOLUTION: In a silicon single crystal substrate 10, the area of element such at resistance element and wiring element is formed on the (100) surface; and an A1 film 12 is formed as an electrode pad on an silicon oxide film 11. On the Al film, a silicon oxide film 13 which becomes an Si etching resistant film is formed by a CVD method. Similarly, the silicon oxide film 13 is also formed on the rear face of the silicon single crystal substrate 10. A laser beam is emitted to form an anticipative hole 15 penetrating the Al film 12, with dross 16 generating around the incident and outgoing part of the laser beam. In expanding the lead hole 15 by anisotropic etching, a hole formed by the laser beam on the Al film 12 is also expanded by etching, with the dross automatically removed. A silicon oxide film 18 is formed by CVD on the inner wall of the expanded hole.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコン単結晶基
板、ガラス基板等の基材に対するレーザ光による加工方
法、特にドロス等の除去に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for processing a substrate such as a silicon single crystal substrate or a glass substrate by a laser beam, and more particularly to a method for removing dross or the like.

【0002】[0002]

【従来の技術】シリコン単結晶基板、ガラス基板等の基
材に対してレーザ光を照射して穴明け等の加工を施すこ
とは従来から行われている。例えば、半導体ウェハにレ
ーザ光を照射してスルーホールを形成することが行われ
ている。
2. Description of the Related Art Conventionally, a substrate such as a silicon single crystal substrate or a glass substrate is irradiated with a laser beam to perform processing such as drilling. For example, a semiconductor wafer is irradiated with laser light to form a through hole.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、レーザ
光を照射して加工を施してスルーホールを形成した場合
には、加工飛散物(ドロスやデブリ等と呼ばれている)
が発生して基材の周辺に付着してしまい信頼性が低下す
る、という問題点があった。
However, when a through hole is formed by processing by irradiating a laser beam, a processing scattered matter (called a dross or debris).
There is a problem in that the heat generation occurs and adheres to the periphery of the base material, thereby lowering the reliability.

【0004】本発明は、このような問題点を解決するた
めになされたものであり、加工の際に発生するドロスを
容易に除去することを可能にしたレーザ光による加工方
法を提供することを目的とする。
The present invention has been made to solve such a problem, and an object of the present invention is to provide a processing method using a laser beam, which makes it possible to easily remove dross generated during processing. Aim.

【0005】[0005]

【課題を解決するための手段】(1)本発明の一つの態
様に係るレーザ光による加工方法は、基材に保護膜が形
成され、保護膜を介して基材にレーザ光を照射するもの
である。レーザ光を照射して加工を施した際にはドロス
が発生するが、そのドロスは基材に直接付着せず、保護
膜に付着するので、その除去は容易になされ、信頼性の
高いものとなっている。 (2)本発明の他の態様に係るレーザ光による加工方法
は、上記(1)のレーザ光による加工方法において、基
材の表面側及び裏面側にそれぞれ保護膜を形成する。基
材の表面側及び裏面側にそれぞれ保護膜が形成されるの
で、例えば貫通孔を形成するような場合には、基材の表
面及び裏面のいずれにも、ドロスが直接付着することが
避けられる。(3)本発明の他の態様に係るレーザ光に
よる加工方法は、上記(1)(2)のレーザ光による加
工方法において、基材はシリコン単結晶基板である。基
材がシリコン単結晶基板であることから、簡単にその保
護膜を生成することができる。
Means for Solving the Problems (1) A processing method using laser light according to one aspect of the present invention includes forming a protective film on a base material and irradiating the base material with the laser light via the protective film. It is. When processing is performed by irradiating the laser beam, dross is generated, but the dross does not directly adhere to the base material, but adheres to the protective film, so that the dross is easily removed and has high reliability. Has become. (2) In a processing method using laser light according to another aspect of the present invention, in the processing method using laser light described in (1) above, protective films are formed on the front surface side and the back surface side of the base material, respectively. Since the protective film is formed on the front surface side and the back surface side of the base material, for example, in the case of forming a through hole, it is possible to avoid direct attachment of dross to both the front surface and the back surface of the base material. . (3) In a processing method using laser light according to another aspect of the present invention, in the processing method using laser light described in (1) and (2) above, the base material is a silicon single crystal substrate. Since the substrate is a silicon single crystal substrate, the protective film can be easily formed.

【0006】(4)本発明の他の態様に係るレーザ光に
よる加工方法は、上記(1)〜(3)のレーザ光による
加工方法において、レーザ光を照射して先行穴を形成
し、異方性エッチングを行って先行穴を拡大してスルー
ホールを形成するものである。異方性エッチングとして
は、ウェットエッチング、ドライエッチングの両方が可
能である。基材としてシリコン単結晶基板を用いる場合
にもいずれのエッチングも可能であるが、シリコン単結
晶の結晶方位に対するエッチング速度が大きく異なるウ
ェットエッチング(湿式結晶異方性エッチング)が好ま
しい。したがって、本発明においては次のような効果が
得られる。 レーザ光を照射して先行穴を形成してから異方性エッ
チングを行ってスルーホールを形成するようにしたこと
から、厚みに対して細い穴を開けることが難しいという
制約がなく、高アスペクト比のスルーホールが得られ
る。 また、レーザ加工のみによりスルーホールを生成する
場合には加工時間が長くかかるが、異方性エッチングに
より先行穴を拡大してスルーホールを形成するようにし
たことから、バッチ処理が可能となり加工時間の短縮化
が可能になっている。また、スルーホールの径のバラツ
キが少なく均一化される。 また、スルーホールの穴径の拡大(穴幅)は異方性エ
ッチングの時間を調整することにより任意に調整するこ
とができる。 更に、レーザ光の照射によって発生するドロスや内壁
に残る加工屑が異方性エッチングの際に自動的に取り除
かれる。 レーザ加工による内壁面の荒れが異方性エッチングに
より除去され、基材がシリコンの場合にはシリコンの滑
らかな結晶面が露出する。そのため、絶縁膜形成工程に
おいて形成する絶縁膜の厚みを薄くすることもできる。 レーザ光の照射によりエッチングしたい箇所を露出さ
せることができるので、フォトリソグラフィーによる工
程が省略され、製造コストの削減が可能になっている。
(4) A processing method using laser light according to another aspect of the present invention is the processing method using laser light described in (1) to (3) above, wherein the laser light is irradiated to form a preceding hole, The through hole is formed by expanding the preceding hole by performing isotropic etching. As the anisotropic etching, both wet etching and dry etching are possible. When a silicon single crystal substrate is used as a base material, any etching is possible, but wet etching (wet crystal anisotropic etching), which has a greatly different etching rate with respect to the crystal orientation of the silicon single crystal, is preferable. Therefore, the following effects can be obtained in the present invention. Since the through hole is formed by irradiating the laser beam and forming the preceding hole and then performing anisotropic etching, there is no restriction that it is difficult to make a thin hole with respect to the thickness, and the high aspect ratio Is obtained. Also, when a through-hole is generated only by laser processing, the processing time is long. However, since the through-hole is formed by enlarging the preceding hole by anisotropic etching, batch processing becomes possible and processing time becomes longer. Can be shortened. In addition, there is little variation in the diameter of the through hole, and the through hole is made uniform. The enlargement of the hole diameter (hole width) of the through hole can be arbitrarily adjusted by adjusting the anisotropic etching time. Further, dross generated by the irradiation of the laser beam and processing dust remaining on the inner wall are automatically removed during the anisotropic etching. Roughness of the inner wall surface due to laser processing is removed by anisotropic etching, and when the substrate is silicon, a smooth crystal plane of silicon is exposed. Therefore, the thickness of the insulating film formed in the insulating film forming step can be reduced. Since a portion to be etched can be exposed by irradiation with laser light, a step of photolithography is omitted, and manufacturing cost can be reduced.

【0007】(5)本発明の他の態様に係るレーザ光に
よる加工方法は、上記(4)のレーザ光による加工方法
において、シリコン単結晶基板の表面が(100)面又
は(100)面である。このような表面の基材である場
合、湿式結晶異方性エッチングを用いて高アスペクト比
の穴加工が高精度に得られる。 (6)本発明の他の態様に係るレーザ光による加工方法
は、上記(4)(5)のレーザ光による加工方法におい
て、スルーホールは半導体チップの電極パッドを形成す
るためのものである。電極パッドを形成するためのスル
ーホールの加工が信頼性の高いものとなっている。 (7)本発明の他の態様に係るレーザ光による加工方法
は、上記(4)(5)のレーザ光による加工方法におい
て、インクジェットヘッドのインク吐出孔を形成するた
めのものである。インク吐出孔の加工が信頼性の高いも
のとなっている。 (8)本発明の他の態様に係るレーザ光による加工方法
は、上記(5)のレーザ光による加工方法において、ス
ルーホールはマイクロポンプの吸入弁の貫通穴である。
マイクロポンプの吸入弁の貫通穴の加工が信頼性の高い
ものとなっている。
(5) In the processing method using laser light according to another aspect of the present invention, in the processing method using laser light described in (4) above, the surface of the silicon single crystal substrate is a (100) plane or a (100) plane. is there. In the case of a substrate having such a surface, a hole with a high aspect ratio can be formed with high precision by using wet crystal anisotropic etching. (6) In the processing method using laser light according to another aspect of the present invention, in the processing methods using laser light described in (4) and (5) above, the through-hole is for forming an electrode pad of a semiconductor chip. Processing of through holes for forming electrode pads is highly reliable. (7) A processing method using laser light according to another aspect of the present invention is for forming an ink ejection hole of an inkjet head in the processing method using laser light described in (4) and (5) above. Processing of the ink ejection holes is highly reliable. (8) In the processing method using laser light according to another aspect of the present invention, in the processing method using laser light described in (5) above, the through hole is a through hole of a suction valve of a micropump.
The processing of the through hole of the suction valve of the micropump is highly reliable.

【0008】(9)本発明の他の態様に係るレーザ光に
よる加工方法は、上記(2)〜(8)のレーザ光による
加工方法において、表面側及び裏面側にそれぞれ保護膜
が形成された前記基材の両面からレーザ光をそれぞれ照
射する。このため、加工時間の短縮化が可能になってい
る。 (10)本発明の他の態様に係るレーザ光による加工方
法は、上記(1)〜(90)の製造方法において、レー
ザ光を位相格子により分岐させて基材に照射する。同時
に複数箇所の先行穴を開けることができることから、加
工時間を大幅に短縮することができる。
(9) In the processing method using laser light according to another aspect of the present invention, in the processing method using laser light described in (2) to (8) above, protective films are respectively formed on the front surface side and the back surface side. Laser light is irradiated from both sides of the substrate. For this reason, the processing time can be reduced. (10) In a processing method using laser light according to another aspect of the present invention, in the manufacturing methods described in (1) to (90) above, the laser light is branched by a phase grating and applied to a substrate. Since a plurality of preceding holes can be formed at the same time, the processing time can be greatly reduced.

【0009】[0009]

【発明の実施の形態】実施形態1.図5は本発明の実施
形態1に係るレーザ光による加工方法が適用されて製造
された半導体装置40の正面図である。この半導体装置
は、半導体チップ29が図示のように積層されて構成さ
れる。なお、この半導体装置40は、半導体チップ29
同士がバンプ30を介して接続されて積層されている点
で、1枚のリードフレームの両面に半導体チップが配置
されたようなデバイスとは異なる。この半導体チップ2
9は、例えばDRAM、SRAM等の記憶装置、ロジッ
ク回路等から構成され、それぞれ又相互に積層すること
で、例えばシステムLSIを構成することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. FIG. 5 is a front view of a semiconductor device 40 manufactured by applying the processing method using laser light according to the first embodiment of the present invention. This semiconductor device is configured by stacking semiconductor chips 29 as shown. Note that the semiconductor device 40 includes a semiconductor chip 29
The device is different from a device in which semiconductor chips are arranged on both surfaces of one lead frame in that they are connected and stacked via bumps 30. This semiconductor chip 2
Reference numeral 9 includes, for example, a storage device such as a DRAM and an SRAM, a logic circuit, and the like, and can be stacked on each other to form, for example, a system LSI.

【0010】図1〜図3は図5の半導体装置40の製造
方法の工程図であり、この工程図を参照しながらその製
造方法を説明する。なお、以下の記載において、段落最
初の符号は、図1〜図3の図面中の符号に対応してい
る。
FIGS. 1 to 3 are process diagrams of a method of manufacturing the semiconductor device 40 of FIG. 5, and the manufacturing method will be described with reference to the process diagrams. In the following description, the reference numerals at the beginning of the paragraph correspond to the reference numerals in FIGS.

【0011】(a)シリコン単結晶基板10には、図4
(a)(b)(c)に示されるように、トランジスタ、
抵抗素子、配線などの各種素子の素子領域1が、面方位
が(100)面に形成されており、この面にはその他
に、電極パッドとしてのアルミニウム膜(電極)12
が、素子領域1及び酸化シリコン膜11の上に跨って形
成されている。なお、図4(a)(b)(c)は半導体
基板の平面図、そのb−b断面図及びc−c断面図であ
り、図2〜図4にはその内のアルミニウム膜12の周辺
部分が図示されている。以上のように配置されているア
ルミニウム膜12上に耐Siエッチング膜となる酸化シ
リコン膜13をCVD法(又はPVD法)にて形成す
る。 (b)シリコン単結晶基板10の裏面にも同様にして酸
化シリコン膜14をCVD法(又はPVD法)にて形成
する。なお、これ以前の工程で裏面の研削加工等を行
い、基板自体を薄くすることもできる。 (c)レーザ光を照射してアルミ膜12を貫通する先行
穴15を形成する。このとき、レーザ光の入射部及び出
射部の周辺にはドロス16が発生する。このレーザ光の
条件等は後述する実施例において記載されている。 (d)異方性エッチングを行って先行穴15を拡径す
る。このときのアルミ膜12のレーザ光の照射により形
成された穴もエッチングにより拡径され(後退する)、
ドロス16も自動的に除去される。なお、この異方性エ
ッチングの条件は後述する実施例において記載されてい
る。 (e)異方性エッチングにより拡径されて形成された孔
17の内壁に酸化シリコン膜18をCVD法(又はPV
D法)にて形成する。このとき、アルミ膜12の穴の内
壁にも酸化膜12aが形成されることになる。カバレッ
ジの点を考慮すれば、CVDを用いて両側の面から酸化
シリコンを形成することが好ましい。なお、本実施形態
1においてはこの酸化膜12aがあるためにCuとAl
とが導通をとることができなくなり、図2(i)以降の
処理が必要になっている。
(A) FIG.
(A) As shown in (b) and (c), a transistor,
An element region 1 of various elements such as a resistance element and a wiring is formed with a (100) plane orientation, and an aluminum film (electrode) 12 as an electrode pad is formed on this plane.
Are formed over the element region 1 and the silicon oxide film 11. 4A, 4B, and 4C are a plan view, a bb sectional view, and a cc sectional view of the semiconductor substrate, respectively. FIGS. 2 to 4 show the periphery of the aluminum film 12 therein. Portions are shown. On the aluminum film 12 arranged as described above, a silicon oxide film 13 serving as an anti-Si etching film is formed by a CVD method (or a PVD method). (B) Similarly, a silicon oxide film 14 is formed on the back surface of the silicon single crystal substrate 10 by a CVD method (or a PVD method). It is to be noted that the back surface itself can be thinned by performing a grinding process or the like on the back surface in a process before this. (C) Irradiate a laser beam to form a preceding hole 15 penetrating through the aluminum film 12. At this time, dross 16 is generated around the laser beam entrance and exit. The conditions of this laser beam and the like are described in the embodiments described later. (D) The preceding hole 15 is enlarged by performing anisotropic etching. At this time, the hole formed by the irradiation of the laser beam on the aluminum film 12 is also enlarged (retracted) by etching,
The dross 16 is also automatically removed. The conditions for the anisotropic etching are described in the examples described later. (E) A silicon oxide film 18 is formed on the inner wall of the hole 17 formed by anisotropic etching by CVD (or PV).
D method). At this time, the oxide film 12a is also formed on the inner wall of the hole of the aluminum film 12. In consideration of coverage, it is preferable to form silicon oxide from both sides using CVD. In the first embodiment, since the oxide film 12a is provided, Cu and Al
Cannot be conducted, and the processing after FIG. 2 (i) is required.

【0012】(f)銅メッキを施して表面及び裏面に銅
メッキ層19及び20をそれぞれ形成するとともに、内
壁に酸化シリコン膜18が形成された孔17に銅メッキ
材20aを充填する。 (g)銅メッキ層19及び20の上に、フォトリソグラ
フィ技術によりフォトレジスト21及び22をそれぞれ
形成する。 (h)銅のエッチングを行って、銅メッキ層19及び2
0の内、フォトレジスト21及び22により覆われた箇
所を除いた他の部分を除去する。 (i)フォトリソグラフィ技術によりレジスト23及び
24を形成する。レジスト23については、アルミ膜1
2の上に位置する酸化シリコン膜13の一部が外部に露
出するように形成されている。 (j)外部に露出した酸化シリコン膜13をドライエッ
チングを行って除去する。このドライエッチングはRI
Eを用いてCHF3ガスを毎分30ml流し、圧力0.
03mTorrで500mWの出力にて10分間程度行
った。なお、このドライエッチングにより酸化シリコン
膜13の一部はアルミ膜12の上に残っている。
(F) Copper plating is performed to form copper plating layers 19 and 20 on the front and rear surfaces, respectively, and the copper plating material 20a is filled in the hole 17 having the silicon oxide film 18 formed on the inner wall. (G) Photoresists 21 and 22 are formed on the copper plating layers 19 and 20 by photolithography, respectively. (H) Perform copper etching to form copper plating layers 19 and 2
Of 0, other portions except the portions covered by the photoresists 21 and 22 are removed. (I) Resists 23 and 24 are formed by photolithography. For the resist 23, the aluminum film 1
2 is formed so that a part of the silicon oxide film 13 located on the upper surface 2 is exposed to the outside. (J) The silicon oxide film 13 exposed to the outside is removed by dry etching. This dry etching is RI
Using E, 30 ml of CHF3 gas was flowed at a rate of 30 ml / min.
The test was performed for about 10 minutes at a power of 500 mW at 03 mTorr. Note that part of the silicon oxide film 13 remains on the aluminum film 12 due to the dry etching.

【0013】(k)レジスト23及び24を剥離する。 (l)全面に銅メッキ(無電解)を施して銅メッキ層2
5,26を形成する。 (m)銅メッキ層25,26の上にレジスト27,28
をそれぞれ形成する。 (n)湿式銅エッチングによりレジスト27,28で被
覆されている銅メッキ層25,26を除いて、これらの
銅メッキ層25,26を除去する。以上の処理により半
導体チップ(ICチップ)29が出来上がることとな
る。 (o)そして、銅メッキ層19,25、銅メッキ材20
a及び銅メッキ層20,26から構成されるバンプ30
にハンダ31又は金を付着する。 (p)ハンダ31の上に、上記と同様にして形成された
半導体チップ29を載せて溶着する。以上の処理を繰り
返すことにより図5の多層構造の半導体装置40が得ら
れる。
(K) Strip resists 23 and 24. (L) Copper plating layer 2 by applying copper plating (electroless) on the entire surface
5 and 26 are formed. (M) Resists 27, 28 on copper plating layers 25, 26
Are formed respectively. (N) Except for the copper plating layers 25 and 26 covered with the resists 27 and 28 by wet copper etching, the copper plating layers 25 and 26 are removed. With the above processing, a semiconductor chip (IC chip) 29 is completed. (O) And copper plating layers 19 and 25, copper plating material 20
a and bumps 30 composed of copper plating layers 20 and 26
A solder 31 or gold is attached to the substrate. (P) The semiconductor chip 29 formed in the same manner as above is placed on the solder 31 and welded. By repeating the above processing, the semiconductor device 40 having a multilayer structure shown in FIG. 5 is obtained.

【0014】なお、上記の説明は面方位が(100)面
のシリコン単結晶基板10についてなされたが、面方位
が(110)面のシリコン単結晶基板についても同様に
適用される。また、先行穴を生成する際に、シリコン単
結晶基板10の表面からレーザ光を照射した例について
説明したが、これは裏面側から照射してもよい。その場
合には表面側の穴径が小さくなり、バンプのサイズを小
さくできる。
Although the above description has been made with respect to a silicon single crystal substrate 10 having a (100) plane orientation, the same applies to a silicon single crystal substrate having a (110) plane orientation. Also, an example has been described in which the laser light is irradiated from the front surface of the silicon single crystal substrate 10 when the preceding hole is generated, but this may be irradiated from the back surface side. In that case, the hole diameter on the front surface side is reduced, and the size of the bump can be reduced.

【0015】実施形態2.図6は本発明の実施形態2の
工程説明図であり、これは図1(b)(c)に対応して
いる。本実施形態2においては、アルミ膜12の中央部
に孔12bを予め設けておく。このようにアルミ膜12
に孔12bを設けているので、レーザ光2の照射の際の
後退がない。そして、アルミ膜12が酸化シリコン膜1
1,13によって覆われているので、異方性エッチング
の際にエッチングされず(後退しない)、また、酸化シ
リコン膜18を形成する際に酸化膜12aが発生しな
い。
Embodiment 2 FIG. 6 is a process explanatory view of Embodiment 2 of the present invention, and corresponds to FIGS. 1B and 1C. In the second embodiment, a hole 12b is provided in the center of the aluminum film 12 in advance. Thus, the aluminum film 12
Since the holes 12b are provided in the holes, there is no retreat when the laser beam 2 is irradiated. Then, the aluminum film 12 becomes the silicon oxide film 1
Since the silicon oxide film is covered with the silicon oxide film 18, the silicon oxide film 18 is not etched (does not recede) during the anisotropic etching, and the oxide film 12 a is not generated when the silicon oxide film 18 is formed.

【0016】実施形態3.図7は本発明の実施形態3の
工程説明図であり、これは図1(a)に対応している。
本実施形態3においては、図6の例と同様にアルミ膜1
2の中央部に孔12bを予め設けておくとともに、酸化
シリコン膜11をパターン化してシリコン単結晶基板1
0の一部を露出させておく。このようにすることでアル
ミ膜12の後退が避けられるとともに、異方性エッチン
グの際のエッチングパターン(スルーホールの形状)が
規格化される。
Embodiment 3 FIG. 7 is a process explanatory view of Embodiment 3 of the present invention, and corresponds to FIG.
In the third embodiment, similarly to the example of FIG.
2, a hole 12b is provided in advance, and the silicon oxide film 11 is patterned to form a silicon single crystal substrate 1.
Part of 0 is exposed. By doing so, the retraction of the aluminum film 12 can be avoided, and the etching pattern (the shape of the through hole) in the anisotropic etching is standardized.

【0017】実施形態4.図8は本発明の実施形態4に
係るレーザ光による加工方法が適用されて製造されたイ
ンクジェットヘッドの断面図であり、図9はそのノズル
プレートの斜視図である。このインクジェットヘッド5
0は、ノズルプレート51とガラス振動板52とを積層
し、ガラス振動板52にインクチューブ53を取り付け
るとともに、圧電素子54を設けることにより構成され
ている。ノズルプレート51はシリコン単結晶基板(面
方位が(100)面又は(110)面)から構成されて
おり、それにはインクだまり55が形成されており、そ
のインクだまり55に浸入したインクはインク供給口5
6を通ってキャビティ57に入る。キャビテイ57の上
にはガラス振動板52が張り付けられており、その振動
板52は圧電素子54によって振動する。この振動板5
2の振動により、キャビティ57のインクはインクノズ
ル孔58から吐出して記録紙に付着して印刷される仕組
みになっている。
Embodiment 4 FIG. 8 is a cross-sectional view of an inkjet head manufactured by applying the processing method using laser light according to the fourth embodiment of the present invention, and FIG. 9 is a perspective view of the nozzle plate. This inkjet head 5
Reference numeral 0 denotes a configuration in which a nozzle plate 51 and a glass vibration plate 52 are laminated, an ink tube 53 is attached to the glass vibration plate 52, and a piezoelectric element 54 is provided. The nozzle plate 51 is formed of a silicon single crystal substrate (having a (100) plane or a (110) plane), in which an ink reservoir 55 is formed, and the ink that has entered the ink reservoir 55 is supplied with ink. Mouth 5
6 and into the cavity 57. A glass vibrating plate 52 is attached on the cavity 57, and the vibrating plate 52 vibrates by the piezoelectric element 54. This diaphragm 5
Due to the vibration of 2, the ink in the cavity 57 is ejected from the ink nozzle hole 58, adheres to the recording paper, and is printed.

【0018】図9は図8のノズルプレート製造過程を示
した工程図であり、同図を参照しながらその工程を説明
する。 (a)シリコン単結晶基板61に熱酸化膜62を形成す
る。 (b)熱酸化膜62をフォトソグラフィ及びフッ酸エッ
チングによりインクだまり55、インク流路56及びキ
ャビティ57に相当する形状にパターン加工する。 (c)アルカリ液によりシリコン単結晶基板61を所定
深さにエッチングしてインクだまり55、インク流路5
6及びキャビティ57を形成する。 (d)熱酸化により全面に熱酸化膜63を形成する。 (e)熱酸化膜63の上からレーザ光2を照射して、イ
ンク吐出口58を形成するための先行穴64を形成す
る。 (f)アルカリ液により異方性エッチングを行って吐出
口58を形成する。先行穴64を形成したときにドロス
が発生するが、そのドロスはこの異方性エッチングによ
り除去される。
FIG. 9 is a process chart showing a process of manufacturing the nozzle plate of FIG. 8, and the process will be described with reference to FIG. (A) A thermal oxide film 62 is formed on a silicon single crystal substrate 61. (B) The thermal oxide film 62 is patterned into a shape corresponding to the ink reservoir 55, the ink channel 56, and the cavity 57 by photolithography and hydrofluoric acid etching. (C) The silicon single crystal substrate 61 is etched to a predetermined depth with an alkaline solution to form an ink reservoir 55 and an ink flow path 5.
6 and a cavity 57 are formed. (D) A thermal oxide film 63 is formed on the entire surface by thermal oxidation. (E) Irradiate the laser beam 2 from above the thermal oxide film 63 to form a preceding hole 64 for forming the ink discharge port 58. (F) The discharge port 58 is formed by performing anisotropic etching with an alkaline liquid. Dross is generated when the preceding hole 64 is formed, and the dross is removed by this anisotropic etching.

【0019】実施形態5.図11(a)(b)は本発明
の実施形態5に係るレーザ光による加工方法が適用され
て製造されたマイクロポンプの平面図及び断面図であ
る。このマイクロポンプ70は、シリコン単結晶基板7
1を2枚のガラス板72及び73でサンドイッチした構
造になっており、吸入側パイプ711より流体を吸収
し、吐出側パイプ712へ流体を吐出するものである。
その動作原理は、シリコン単結晶基板71の中央部に形
成されたダイアフラム75に貼り付けられた圧電素子7
4に電圧を印加し、たわませることにより圧力室710
内の圧力を変化せしめ、この圧力室710と空間的に連
続している吸入側弁膜76及び吐出側弁膜78を変位さ
せることにより、吸入弁77及び吐出弁79を開閉し、
吸入側パイプ711から吐出側パイプ712に流体を圧
送するものである。なお、圧力室710と吸入側弁膜7
6の上側の空間及び吐出側弁膜78の下側の空間とは連
続している。
Embodiment 5 FIGS. 11A and 11B are a plan view and a cross-sectional view of a micropump manufactured by applying the processing method using laser light according to the fifth embodiment of the present invention. This micropump 70 has a silicon single crystal substrate 7
1 is sandwiched between two glass plates 72 and 73, and absorbs fluid from the suction side pipe 711 and discharges the fluid to the discharge side pipe 712.
The principle of operation is that the piezoelectric element 7 attached to the diaphragm 75 formed in the center of the silicon single crystal substrate 71
A voltage is applied to the pressure chamber 4 to bend the pressure chamber 710.
By changing the internal pressure and displacing the suction side valve membrane 76 and the discharge side valve membrane 78 spatially continuous with the pressure chamber 710, the suction valve 77 and the discharge valve 79 are opened and closed,
The fluid is pressure-fed from the suction side pipe 711 to the discharge side pipe 712. The pressure chamber 710 and the suction-side valve membrane 7
The space above 6 and the space below the discharge side valve membrane 78 are continuous.

【0020】図12は図11のシリコン単結晶基板71
の製造工程を示した工程図であり、同図を参照しながら
その工程を説明する。 (a)両面をポリッシュした厚み280ミクロンのシリ
コン単結晶基板81上に、厚さ1ミクロンの酸化シリコ
ン膜84及び85を形成する。 (b)この酸化シリコン膜84及び85の上にポジ型フ
ォトレジスト86及び87を塗布する。レジスト膜の塗
布条件の詳細は次のとおりである。まず、酸化シリコン
膜84上に、スピンコート法によりレジストを塗布した
後、プレーベークを行い、レジスト膜86を形成する。
次に、酸化シリコン膜85上に同様にレジストをスピン
コートし、摂氏100度にてプレベークを30分間行っ
てレジスト膜87を形成する。このレジスト膜86は総
計で40分間のプレベークを施されたことになる。 (c)次に、レジスト膜87に貫通穴714及び圧力室
710と吸入側弁膜76の上側の空間とをつなぐ貫通穴
(図示していない)に相当するパターン露光及び現像を
行い、レジストパターン88を形成するが、ポストベー
クは行わない。その理由は、レジスト膜86及び87に
は、後に別のパターン形成(露光、現象)を行うからで
ある。
FIG. 12 shows the silicon single crystal substrate 71 of FIG.
FIG. 4 is a process chart showing the manufacturing process of FIG. (A) A silicon oxide film 84 and 85 having a thickness of 1 micron is formed on a silicon single crystal substrate 81 having a thickness of 280 microns and polished on both sides. (B) Positive photoresists 86 and 87 are applied on the silicon oxide films 84 and 85. Details of the application conditions of the resist film are as follows. First, a resist is applied to the silicon oxide film 84 by spin coating, and then prebaked to form a resist film 86.
Next, a resist is similarly spin-coated on the silicon oxide film 85 and prebaked at 100 degrees Celsius for 30 minutes to form a resist film 87. This means that the resist film 86 has been prebaked for a total of 40 minutes. (C) Next, the resist film 87 is subjected to pattern exposure and development corresponding to a through-hole (not shown) connecting the through-hole 714 and the pressure chamber 710 with the space above the suction-side valve film 76 to form a resist pattern 88. But not post-baked. The reason is that another pattern formation (exposure, phenomenon) is performed later on the resist films 86 and 87.

【0021】(d)次いで、フッ酸系エッチング液によ
り酸化シリコン膜85の選択エッチングを行う。フッ酸
エッチングのエッチングマスクとして用いたレジスト膜
86及び85は高温による焼成(ポストベーク)を受け
ていないため、残膜部は、感光性を維持しているので、
剥離せず、次工程でさらにパターン露光及び現象による
パターン加工を行う。 (e)レジスト膜86には吸入側弁膜76、ダイアフラ
ム75、吸入側弁膜76等に相当するパターン露光を行
い、レジスト膜87には吸入側弁膜76、吸入弁77、
ダイアフラム75、吐出側弁膜78、吐出弁79等に相
当するパターン露光を行い、次いで、レジスト膜86及
び87の現象を同時に行い、レジストパターン810及
び811を形成する。 (f)次にレーザ光を照射して、酸化シリコン膜85の
貫通穴714に相当する部分にレーザ光2を照射して先
行穴714a形成する。
(D) Next, the silicon oxide film 85 is selectively etched with a hydrofluoric acid-based etchant. Since the resist films 86 and 85 used as etching masks for hydrofluoric acid have not been subjected to high-temperature baking (post-baking), the remaining film remains photosensitive.
Without exfoliation, pattern processing by pattern exposure and phenomenon is performed in the next step. (E) The resist film 86 is subjected to pattern exposure corresponding to the suction side valve film 76, the diaphragm 75, the suction side valve film 76 and the like, and the resist film 87 is subjected to the suction side valve film 76, the suction valve 77,
Pattern exposure corresponding to the diaphragm 75, the discharge-side valve film 78, the discharge valve 79, and the like is performed, and then the phenomena of the resist films 86 and 87 are simultaneously performed to form resist patterns 810 and 811. (F) Next, a laser beam is irradiated to irradiate the portion corresponding to the through hole 714 of the silicon oxide film 85 with the laser beam 2 to form the preceding hole 714a.

【0022】(g)次に、アルカリ液による異方性エッ
チングを行う。ここでは、例えば濃度25重量%。温度
摂氏80度のKOH水溶液を用いてエッチングを行っ
た。このエッチングにより先行穴は拡径されて上記の貫
通穴714に対応した穴714bが形成される。そし
て、上記にて先行穴を形成したときに発生したドロスは
この異方性エッチングにより除去される。 (h)更に、アルカリ液による異方性エッチングを行
い、酸化膜84,85の内、厚みが例えば0.08ミク
ロンであった部分は消滅してシリコンの下地が露出し、
その下地のシリコンは連続してエッチングされ、図11
の吸入弁膜76、吸入弁77、ダイアフラム75、吐出
側弁膜78、吐出弁79等が形成される。
(G) Next, anisotropic etching with an alkaline solution is performed. Here, for example, the concentration is 25% by weight. Etching was performed using a KOH aqueous solution at a temperature of 80 degrees Celsius. The diameter of the preceding hole is enlarged by this etching, and a hole 714b corresponding to the above-described through hole 714 is formed. The dross generated when the preceding hole is formed is removed by the anisotropic etching. (H) Further, anisotropic etching with an alkaline solution is performed, and portions of the oxide films 84 and 85 having a thickness of, for example, 0.08 μm disappear and the silicon base is exposed,
The underlying silicon is etched continuously, and FIG.
The suction valve film 76, the suction valve 77, the diaphragm 75, the discharge side valve film 78, the discharge valve 79, etc. are formed.

【0023】実施形態6.図13は上記の各実施形態に
おいてレーザ光によりシリコン単結晶基板に先行穴を開
ける際の装置の構成を示した図である。レーザ光源90
からのレーザ光は、ビームエクスパンダ91及び反射ミ
ラー92を経て位相格子93に到達する。そして、位相
格子93で分岐されて集光レンズ94を介してシリコン
単結晶基板10に照射される。
Embodiment 6 FIG. 13 is a diagram showing a configuration of an apparatus when a preceding hole is formed in a silicon single crystal substrate by laser light in each of the above embodiments. Laser light source 90
From the laser beam reach the phase grating 93 via the beam expander 91 and the reflection mirror 92. Then, the light is branched by the phase grating 93 and irradiated on the silicon single crystal substrate 10 through the condenser lens 94.

【0024】図14(A)(B)はこのときの状態を示
す説明図である。レーザ光は位相格子93にてこの例で
は4分岐されてシリコン単結晶基板10に照射されて先
行穴95を開ける。この分岐は、例えば最初にX方向に
分岐し、次に方向を切り替えて(位相格子93とシリコ
ン単結晶基板10との相対移動により)Y方向に分岐さ
せる。或いは、位相格子93によりX方向とY方向とを
同時に分岐させるようにしてもよい。このようにして同
時に複数の先行穴95を開けることができるので、加工
時間の短縮化が可能になっている。さらには、2次元的
な分岐も可能であり、この場合には1チップ又は1ウェ
ーハを一括で加工することもできる。
FIGS. 14A and 14B are explanatory diagrams showing the state at this time. In this example, the laser light is branched into four in a phase grating 93 and irradiated on the silicon single crystal substrate 10 to form a preceding hole 95. This branching is performed, for example, first in the X direction and then in the Y direction by switching directions (by relative movement between the phase grating 93 and the silicon single crystal substrate 10). Alternatively, the X direction and the Y direction may be simultaneously branched by the phase grating 93. Since a plurality of preceding holes 95 can be simultaneously formed in this manner, the processing time can be reduced. Further, two-dimensional branching is also possible. In this case, one chip or one wafer can be processed at a time.

【0025】[0025]

【実施例】本実施例におていは、次の表1の条件でレー
ザ光を照射して先行穴を生成した。いずれも、高アスペ
クト比の先行穴が得られた。
EXAMPLE In this example, a preceding hole was formed by irradiating a laser beam under the conditions shown in Table 1 below. In each case, a leading hole having a high aspect ratio was obtained.

【0026】[0026]

【表1】 [Table 1]

【0027】また、異方性エッチングによ先行穴を拡径
する際のエッチングの条件は次のとおりである。 <エッチングの条件>((100)面のウェハー×板厚
550μmでの例) エッチング液:35%K0H 薬液温度 :80℃ エッチング時間:1時間(短ければ細穴、長ければ全て
(110)面が出現するまで拡大) なお、エッチング液としては、KOH液に代えて有機ア
ルカリエッチング液、例えばヒドラジン、EPW(エチ
レンジアミン−ピロカテコール−水)、TMAH(水酸
化テトラメチルアンモニウム)等、を用いることができ
る。
The etching conditions when the diameter of the preceding hole is enlarged by anisotropic etching are as follows. <Etching conditions> (Example of wafer (100) plane × plate thickness 550 μm) Etching solution: 35% K0H Chemical temperature: 80 ° C. Etching time: 1 hour (short holes if short, all (110) faces long) In addition, as an etching solution, an organic alkali etching solution such as hydrazine, EPW (ethylenediamine-pyrocatechol-water), TMAH (tetramethylammonium hydroxide), or the like can be used instead of the KOH solution. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係るレーザ光による加工
法が適用された半導体装置の製造方法の工程図(その
1)である。
FIG. 1 is a process diagram (part 1) of a method for manufacturing a semiconductor device to which a processing method using a laser beam according to a first embodiment of the present invention is applied;

【図2】図1の続きの工程図(その2)である。FIG. 2 is a process drawing (part 2) subsequent to FIG. 1;

【図3】図2の続きの工程図(その3)である。FIG. 3 is a process drawing (part 3) subsequent to FIG. 2;

【図4】図1の半導体基板の平面図、そのb−b断面図
及びc−c断面図である。
FIG. 4 is a plan view, a bb cross-sectional view, and a cc cross-sectional view of the semiconductor substrate of FIG. 1;

【図5】上記実施形態1に係るレーザ光による加工方法
が適用されて製造された半導体装置の正面図である。
FIG. 5 is a front view of a semiconductor device manufactured by applying the processing method using laser light according to the first embodiment.

【図6】本発明の実施形態2の工程説明図である。FIG. 6 is a process explanatory view of a second embodiment of the present invention.

【図7】本発明の実施形態3の工程説明図である。FIG. 7 is an explanatory view of a process according to the third embodiment of the present invention.

【図8】本発明の実施形態4に係るレーザ光による加工
方法が適用されて製造されたインクジェットヘッドの断
面図である。
FIG. 8 is a cross-sectional view of an inkjet head manufactured by applying a processing method using a laser beam according to a fourth embodiment of the present invention.

【図9】図8のノズルプレートの斜視図である。FIG. 9 is a perspective view of the nozzle plate of FIG. 8;

【図10】図8のノズルプレート製造過程を示した工程
図である。
FIG. 10 is a process chart showing a process of manufacturing the nozzle plate of FIG. 8;

【図11】本発明の実施形態5に係るレーザ光による加
工方法が適用されて製造されたマイクロポンプの平面図
及び断面図である。
11A and 11B are a plan view and a cross-sectional view of a micropump manufactured by applying a processing method using a laser beam according to a fifth embodiment of the present invention.

【図12】図11のシリコン単結晶基板の製造工程を示
した工程図である。
FIG. 12 is a process chart showing a manufacturing process of the silicon single crystal substrate of FIG. 11;

【図13】上記の各実施形態においてレーザ光によりシ
リコン単結晶基板に先行穴を開ける際の装置の構成を示
した図である。
FIG. 13 is a diagram showing a configuration of an apparatus when a preceding hole is formed in a silicon single crystal substrate by laser light in each of the above embodiments.

【図14】図13の加工状態を示す説明図である。FIG. 14 is an explanatory view showing a processing state of FIG. 13;

───────────────────────────────────────────────────── フロントページの続き (72)発明者 四谷 真一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 荒川 克治 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 4E068 AA04 AF01 CD02 CD04 CF03 CG00 DA00 DA02 DA11 5F004 AA09 BB03 DB01 DB32 EA37 EB02 EB08 5F033 HH07 HH08 HH11 HH13 JJ11 KK11 MM30 NN40 QQ08 QQ09 QQ13 QQ16 QQ19 QQ37 QQ53 RR04 SS07 SS11 VV07 XX21 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shinichi Yotsuya 3-3-5 Yamato, Suwa City, Nagano Prefecture Inside Seiko Epson Corporation (72) Katsuharu Arakawa 3-3-5 Yamato Suwa City, Nagano Prefecture Seiko Epson In-house F-term (reference) 4E068 AA04 AF01 CD02 CD04 CF03 CG00 DA00 DA02 DA11 5F004 AA09 BB03 DB01 DB32 EA37 EB02 EB08 5F033 HH07 HH08 HH11 HH13 JJ11 KK11 MM30 NN40 QQ08 QQ09 QQ13 QQQQ QV QQ QQ QQ Q

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基材に保護膜を形成し、前記保護膜を介
して基材にレーザ光を照射することを特徴とするレーザ
光による加工方法。
1. A processing method using laser light, comprising forming a protective film on a base material and irradiating the base material with laser light via the protective film.
【請求項2】 基材の表面側及び裏面側にそれぞれ保護
膜を形成することをを特徴とする請求項1記載のレーザ
光による加工方法。
2. The processing method using a laser beam according to claim 1, wherein a protective film is formed on each of the front side and the back side of the substrate.
【請求項3】 前記基材はシリコン単結晶基板であるこ
とを特徴とする請求項1又は2記載のレーザ光による加
工方法。
3. The method according to claim 1, wherein the substrate is a silicon single crystal substrate.
【請求項4】 レーザ光を照射して先行穴を形成し、異
方性エッチングを行って前記先行穴を拡大してスルーホ
ールを形成することを特徴とする請求項1〜3の何れか
に記載のレーザ光による加工方法。
4. The method according to claim 1, wherein the preceding hole is formed by irradiating a laser beam, and the through hole is formed by expanding the preceding hole by performing anisotropic etching. A processing method using the laser light described above.
【請求項5】 前記シリコン単結晶基板の表面が(10
0)面又は(110)面であることを特徴とする請求項
4記載のレーザ光による加工方法。
5. The method according to claim 1, wherein the surface of the silicon single crystal substrate is (10
5. The processing method using a laser beam according to claim 4, wherein the surface is a (0) plane or a (110) plane.
【請求項6】 前記スルーホールは、半導体チップの電
極パッドを形成するためのものであることを特徴とする
請求項4又は5記載のレーザ光による加工方法。
6. The processing method according to claim 4, wherein the through hole is for forming an electrode pad of a semiconductor chip.
【請求項7】 前記スルーホールは、インクジェットヘ
ッドのインク吐出孔を形成するためのものであることを
特徴とする請求項4又は5記載のレーザ光による加工方
法。
7. The processing method according to claim 4, wherein the through holes are for forming ink ejection holes of an ink jet head.
【請求項8】 前記スルーホールは、マイクロポンプの
弁の貫通穴を形成するためのものであることを特徴とす
る請求項4又は5記載のレーザ光による加工方法。
8. The processing method according to claim 4, wherein the through hole is for forming a through hole of a valve of a micropump.
【請求項9】 表面側及び裏面側にそれぞれ保護膜が形
成された前記基材の両面からレーザ光をそれぞれ照射す
ることを特徴とする請求項2〜8の何れかに記載のレー
ザ光による加工方法。
9. The processing by laser light according to claim 2, wherein the laser light is irradiated from both surfaces of the base material having the protective film formed on the front surface and the back surface, respectively. Method.
【請求項10】 レーザ光を位相格子により分岐させて
前記基材に照射することを特徴とする請求項1〜9の何
れかに記載のレーザ光による加工方法。
10. The processing method using a laser beam according to claim 1, wherein the laser beam is branched by a phase grating and irradiated onto the substrate.
JP11047433A 1999-02-25 1999-02-25 Machining method by means of laser beams Pending JP2000246474A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP11047433A JP2000246474A (en) 1999-02-25 1999-02-25 Machining method by means of laser beams
CNB008002193A CN1200793C (en) 1999-02-25 2000-02-25 Method for machining work by laser beam
PCT/JP2000/001085 WO2000050198A1 (en) 1999-02-25 2000-02-25 Method for machining work by laser beam
KR1020007011813A KR20010042981A (en) 1999-02-25 2000-02-25 Method For Machining Work By Laser Beam
US09/673,874 US6563079B1 (en) 1999-02-25 2000-02-25 Method for machining work by laser beam
AU26921/00A AU2692100A (en) 1999-02-25 2000-02-25 Method for machining work by laser beam

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11047433A JP2000246474A (en) 1999-02-25 1999-02-25 Machining method by means of laser beams

Publications (1)

Publication Number Publication Date
JP2000246474A true JP2000246474A (en) 2000-09-12

Family

ID=12775030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11047433A Pending JP2000246474A (en) 1999-02-25 1999-02-25 Machining method by means of laser beams

Country Status (1)

Country Link
JP (1) JP2000246474A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124154A (en) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd Hole formation method of silicon substrate
JP2006013454A (en) * 2004-05-25 2006-01-12 Canon Inc Through-hole forming method, semiconductor device, and manufacturing method therefor
JP2007123857A (en) * 2005-09-29 2007-05-17 Nec Electronics Corp Semiconductor device and manufacturing method thereof
JP2009061663A (en) * 2007-09-06 2009-03-26 Canon Inc Manufacturing method of inkjet head substrate
JP2012507043A (en) * 2008-10-24 2012-03-22 インテル コーポレイション Same-layer microelectronic circuit patterning using complex laser projection patterning (LPP) and semi-additive patterning (SAP)
US8183685B2 (en) 2005-09-29 2012-05-22 Renesas Electronics Corporation Semiconductor device
CN103025473A (en) * 2010-07-26 2013-04-03 浜松光子学株式会社 Substrate processing method
CN103025472A (en) * 2010-07-26 2013-04-03 浜松光子学株式会社 Laser processing method
JP2014502061A (en) * 2011-01-05 2014-01-23 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド Apparatus and method for forming an opening in a substrate
KR20180017117A (en) 2015-06-12 2018-02-20 도판 인사츠 가부시키가이샤 Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board and manufacturing method of semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124154A (en) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd Hole formation method of silicon substrate
JP2006013454A (en) * 2004-05-25 2006-01-12 Canon Inc Through-hole forming method, semiconductor device, and manufacturing method therefor
US8456019B2 (en) 2005-09-29 2013-06-04 Renesas Electronics Corporation Semiconductor device
JP2007123857A (en) * 2005-09-29 2007-05-17 Nec Electronics Corp Semiconductor device and manufacturing method thereof
US8183685B2 (en) 2005-09-29 2012-05-22 Renesas Electronics Corporation Semiconductor device
JP2009061663A (en) * 2007-09-06 2009-03-26 Canon Inc Manufacturing method of inkjet head substrate
JP2012507043A (en) * 2008-10-24 2012-03-22 インテル コーポレイション Same-layer microelectronic circuit patterning using complex laser projection patterning (LPP) and semi-additive patterning (SAP)
US9113547B2 (en) 2008-10-24 2015-08-18 Intel Corporation Same layer microelectronic circuit patterning using hybrid laser projection patterning (LPP) and semi-additive patterning(SAP)
CN103025473A (en) * 2010-07-26 2013-04-03 浜松光子学株式会社 Substrate processing method
US8828260B2 (en) 2010-07-26 2014-09-09 Hamamatsu Photonics K.K. Substrate processing method
CN103025472A (en) * 2010-07-26 2013-04-03 浜松光子学株式会社 Laser processing method
CN103025473B (en) * 2010-07-26 2015-12-09 浜松光子学株式会社 Base plate processing method
JP2014502061A (en) * 2011-01-05 2014-01-23 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド Apparatus and method for forming an opening in a substrate
KR20180017117A (en) 2015-06-12 2018-02-20 도판 인사츠 가부시키가이샤 Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board and manufacturing method of semiconductor device
US10790209B2 (en) 2015-06-12 2020-09-29 Toppan Printing Co., Ltd. Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device

Similar Documents

Publication Publication Date Title
JP2000246475A (en) Machining method by means of laser beams
US6563079B1 (en) Method for machining work by laser beam
JP3660294B2 (en) Manufacturing method of semiconductor device
JP7259083B2 (en) Substrate structuring method
JP5709536B2 (en) Silicon substrate processing method
TWI311106B (en) Method of forming openings in substrates and inkjet printheads fabricated thereby
JP2007053149A (en) Semiconductor wafer and its manufacturing method
JP2000246474A (en) Machining method by means of laser beams
TW201944867A (en) Systems and methods for reducing substrate surface disruption during via formation
US20150187691A1 (en) Three-dimensional electronic packages utilizing unpatterned adhesive layer
WO2017041491A1 (en) Encapsulation method for flip chip
CN107871704B (en) Method for manufacturing thin film circuit on warping co-fired ceramic substrate
JP2001308095A (en) Semiconductor device and method of manufacture
JP5980020B2 (en) Manufacturing method of substrate for liquid discharge head
JP5701014B2 (en) Method for manufacturing ejection element substrate
KR101188572B1 (en) Liquid discharging apparatus and method for manufacturing liquid discharging apparatus
JP2006297683A (en) Liquid discharge head and manufacturing method for liquid discharge head
Hichri et al. Excimer Laser Ablation for the Patterning of Ultra‐fine Routings
TWI233886B (en) Component for inkjet print head and manufacturing method thereof
Zoschke et al. Evolution of structured adhesive wafer to wafer bonding enabled by laser direct patterning of polymer resins
KR102503921B1 (en) Micro-electro mechanical system and manufacturing method thereof
JP7114036B1 (en) glass interposer
JP2017080924A (en) Manufacturing method for liquid discharge head
KR100684500B1 (en) A solder ball attach plate using mems tech and making method therefore
TW546752B (en) Nozzle plate structure at wafer stage and the fabrication method thereof