JP2000242528A - Device for monitoring cpu runaway - Google Patents

Device for monitoring cpu runaway

Info

Publication number
JP2000242528A
JP2000242528A JP11045710A JP4571099A JP2000242528A JP 2000242528 A JP2000242528 A JP 2000242528A JP 11045710 A JP11045710 A JP 11045710A JP 4571099 A JP4571099 A JP 4571099A JP 2000242528 A JP2000242528 A JP 2000242528A
Authority
JP
Japan
Prior art keywords
module
rom
storing
cpu
checksum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11045710A
Other languages
Japanese (ja)
Inventor
Mitsuhiko Kikuchi
光彦 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP11045710A priority Critical patent/JP2000242528A/en
Publication of JP2000242528A publication Critical patent/JP2000242528A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a runaway monitoring device for a CPU capable of minimizing the influence due to ROM damages and continuing the program processing at an undamaged part. SOLUTION: A computer system consists of a means 31 storing a module to be printed to a ROM, a means 32 calculating the check sum of the module, a means 33 storing the check sum of the module, a means 34 comparing the calculated check sum with a stored check sum, a means 37 storing the default output value of each module and a means 38 outputting the default value without executing the module when the compared results of the check sums do not coincide. That is, when program runaway due to ROM damages takes place, a monitoring IC inputs a reset signal to a CPU, only a module in a damaged area is stopped by performing processing just after the CPU is restarted, and a program can be restarted by using the default output value of the module.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、計算機システムに
使用されるプログラムの暴走処理に関するものである。
The present invention relates to runaway processing of a program used in a computer system.

【0002】[0002]

【従来の技術】従来のリアルタイムシステムとしては、
図6に示すような構造のものがあった。図中、1はCP
U、2はCPU1のPRUN信号出力端子、3はCPU
1のリセット信号入力端子、4は監視IC、5は監視I
C4のPRUN信号入力端子、6は監視IC4のリセッ
ト信号出力端子である。
2. Description of the Related Art As a conventional real-time system,
There was a structure as shown in FIG. In the figure, 1 is CP
U, 2 are PRUN signal output terminals of CPU1 and 3 is CPU
1 is a reset signal input terminal, 4 is a monitoring IC, 5 is a monitoring I
A PRUN signal input terminal C4 and a reset signal output terminal 6 of the monitoring IC 4 are provided.

【0003】この従来技術は、CPU1で、一定周期で
実行されるPRUN信号出力プログラムによって、PR
UN信号を一定周波数で反転出力させ、監視IC4で、
PRUN信号の周期が所定値と異なる場合にリセット信
号を出力する。すなわち、プログラム暴走時にはPRU
N信号出力プログラムが正しい周期で実行されなくな
り、監視IC4によってCPU1がリセットされる、と
いうものである。
In this conventional technique, a PR1 signal output program executed by a CPU 1 at a constant cycle makes a PR
The UN signal is inverted and output at a constant frequency.
A reset signal is output when the period of the PRUN signal is different from a predetermined value. In other words, when the program runs away, PRU
The N signal output program is not executed at the correct cycle, and the monitoring IC 4 resets the CPU 1.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来方式は、プログラムのどの部分で暴走したのか
が判別できないため、暴走の原因を除去することができ
ず、CPUがリセットされ初期状態から再起動した場合
でも、再度暴走してしまう、という問題点があった。た
とえば、ワンチップマイコンのROMが故障し、プログ
ラムの実行命令が正しく読み出せない場合は、マイコン
をリセットして初期状態から再起動しても、また、暴走
してしまう。
However, in such a conventional method, it is not possible to determine in which part of the program the runaway occurred, so that the cause of the runaway cannot be eliminated, and the CPU is reset and restarted from the initial state. Even if it starts, there is a problem that it runs away again. For example, if the ROM of the one-chip microcomputer fails and the execution instruction of the program cannot be read correctly, the microcomputer may be reset and restarted from the initial state, or it may run away.

【0005】本発明は、このような従来の問題点に着目
してなされたもので、プログラムのどのモジュールで暴
走したのかを判別し、リセット後の再起動時には該モジ
ュールを実行させずに、モジュールのデフォルトの出力
値を出力することで、モジュール停止の影響を最小限に
とどめることを目的とする。
The present invention has been made in view of such a conventional problem, and it is determined which module of a program caused a runaway, and the module is not executed at the time of restarting after resetting without executing the module. The purpose of this is to minimize the effect of module stoppage by outputting the default output value of.

【0006】[0006]

【課題を解決するための手段】本発明によるCPUの暴
走監視装置は、上述の課題を解決するために、計算機シ
ステムにおいて、ROMに焼き付けられるモジュールを
格納する手段と、前記モジュールのチェックサムを算出
する手段と、前記モジュールのチェックサムを記憶する
手段と、算出したチェックサムと記憶されているチェッ
クサムとを比較する手段と、前記モジュール毎のデフォ
ルトの出力値を記憶する手段と、チェックサムの比較結
果が一致しない場合には前記モジュールを実行せずにデ
フォルト値を出力させる手段とを有することを特徴とし
ている。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, a runaway monitoring apparatus for a CPU according to the present invention comprises means for storing a module to be burned into a ROM and calculating a checksum of the module in a computer system. Means for storing a checksum of the module; means for comparing the calculated checksum with the stored checksum; means for storing a default output value for each module; Means for outputting a default value without executing the module when the comparison results do not match.

【0007】[0007]

【発明の実施の形態】以下、本発明によるCPUの暴走
監視装置の実施の形態を添付図面を参照して詳細に説明
する。図1は、本発明によるCPUの暴走監視装置の一
実施の形態のROMのメモリマップを表す図であり、図
2は、本発明によるCPUの暴走監視装置の一実施の形
態のモジュールテーブルを表す図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a CPU runaway monitoring apparatus according to the present invention; FIG. 1 is a diagram showing a memory map of a ROM of an embodiment of a CPU runaway monitoring device according to the present invention, and FIG. 2 is a diagram showing a module table of an embodiment of a CPU runaway monitoring device according to the present invention. FIG.

【0008】まず、構成を説明する。図1において、1
0はROM、11はROMのうち各モジュールを格納す
る領域、12はROMのうち各モジュール毎のチェック
サム値を格納する領域、13はROMのうち各モジュー
ルのデフォルトの出力値を格納する領域である。
First, the configuration will be described. In FIG. 1, 1
0 is a ROM, 11 is an area for storing each module in the ROM, 12 is an area for storing a checksum value for each module in the ROM, and 13 is an area for storing a default output value of each module in the ROM. is there.

【0009】図2において、20はモジュールテーブ
ル、21はモジュールテーブルのうちモジュールの実行
可否を識別するフラグ、22はモジュールテーブルのう
ちモジュールの先頭アドレス、23はモジュールテーブ
ルのうちモジュールが出力する変数のアドレスである。
In FIG. 2, reference numeral 20 denotes a module table, 21 denotes a flag for identifying whether a module can be executed in the module table, 22 denotes a head address of the module in the module table, and 23 denotes a variable output from the module in the module table. Address.

【0010】次に、図3〜図5を用いて、本実施の形態
の作用を説明する。図3は、本実施の形態の構成図であ
る。図中、31(==11)は各モジュールを格納する
領域、32は該モジュールのチェックサムを算出する手
段、33(==12)は各モジュール毎のチェックサム
値を格納する領域、34はチェックサム算出手段32で
算出された値とチェックサム値格納領域33のチェック
サム値を比較する手段、36(==20)はモジュール
テーブル、35はチェックサム比較手段34の比較結果
が異なる場合にはモジュールテーブル36のフラグ21
を“モジュール実行否”とし、比較結果が一致した場合
にはモジュールテーブル36のフラグ21を“モジュー
ル実行可”とする手段、37(==13)は各モジュー
ルのデフォルトの出力値を格納する領域、38はモジュ
ールテーブル36のフラグ21が“実行可”の場合はモ
ジュールを実行し、“実行否”の場合はデフォルト出力
値格納領域37のデフォルト値を出力変数にコピーする
手段である。
Next, the operation of the present embodiment will be described with reference to FIGS. FIG. 3 is a configuration diagram of the present embodiment. In the figure, 31 (== 11) is an area for storing each module, 32 is means for calculating a checksum of the module, 33 (== 12) is an area for storing a checksum value for each module, and 34 is Means for comparing the value calculated by the checksum calculation means 32 with the checksum value in the checksum value storage area 33; 36 (== 20) a module table; and 35 when the comparison result of the checksum comparison means 34 is different. Is the flag 21 of the module table 36
Means that module execution is prohibited. If the comparison results match, the module 21 sets the flag 21 of the module table 36 to "permit module execution." 37 (== 13) is an area for storing a default output value of each module. And 38 are means for executing the module when the flag 21 of the module table 36 is "executable", and for copying the default value of the default output value storage area 37 to the output variable when the flag 21 is "executable".

【0011】図4は、本実施の形態のフローチャートで
ある。ROM故障時にはプログラムが暴走し、図6の監
視IC4からCPU1へリセット信号が入力される。C
PU1は、たとえばリセット直後に、図4のフローチャ
ートに従った処理を行う。モジュールiについて、ステ
ップS101〜S105の処理を繰り返す。
FIG. 4 is a flowchart of the embodiment. In the event of a ROM failure, the program runs away, and a reset signal is input from the monitoring IC 4 of FIG. C
The PU 1 performs a process according to the flowchart of FIG. 4 immediately after the reset, for example. The processing of steps S101 to S105 is repeated for module i.

【0012】ステップS101では、モジュール格納領
域11のチェックサムを算出し変数xに代入する。ステ
ップS102では、あらかじめROMに焼き付けられて
いるチェックサムの値12を変数yに代入する。ステッ
プS103では、該xと該yを比較し、一致した場合
は、ステップS104でモジュールテーブル20のフラ
グ21を“可”にセットし、一致しない場合は、ステッ
プS105でモジュールテーブル20のフラグ21を
“否”にセットする。
In step S101, the checksum of the module storage area 11 is calculated and assigned to a variable x. In step S102, the checksum value 12 previously burned into the ROM is substituted for the variable y. In step S103, the x and the y are compared. If they match, the flag 21 of the module table 20 is set to "OK" in step S104. If they do not match, the flag 21 of the module table 20 is set in step S105. Set to “No”.

【0013】図5は、モジュールを実行する手段38
(図3参照)のフローチャートである。モジュールテー
ブル20の各モジュールiについて、ステップS201
〜S203の処理を繰り返す。
FIG. 5 shows a module 38 for executing a module.
It is a flowchart of (refer FIG. 3). For each module i in the module table 20, step S201
To S203 are repeated.

【0014】ステップS201では、モジュールテーブ
ル20のフラグ21をチェックする。フラグiが“可”
の場合は、ステップS202にてモジュールの先頭アド
レス22に登録されているモジュールiを実行させる。
フラグiが“否”の場合は、ステップS203にてモジ
ュールiのデフォルト出力値13をモジュールiの出力
変数23にコピーする。これを、CPUは、一定周期毎
または割り込み発生毎に繰り返すことで、各モジュール
を起動する。
In step S201, the flag 21 of the module table 20 is checked. Flag i is "OK"
In step S202, the module i registered at the head address 22 of the module is executed in step S202.
If the flag i is "No", the default output value 13 of the module i is copied to the output variable 23 of the module i in step S203. The CPU starts each module by repeating this every fixed period or every time an interrupt occurs.

【0015】[0015]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、ROM破壊によるプログラム暴走の場合には、
監視ICによりCPUにリセット信号が入力されて、C
PUが再起動した直後に本構成の処理を行うことによ
り、破壊した領域のモジュールのみを停止させ、該モジ
ュールのデフォルト出力値を用いてプログラムを再起動
することが可能となる。これにより、ROM破壊による
影響を最小限に抑え、破壊されていない部分のプログラ
ム処理を継続することができる、という効果が得られ
る。
As described in detail above, according to the present invention, in the case of program runaway due to ROM destruction,
When a reset signal is input to the CPU by the monitoring IC,
By performing the processing of this configuration immediately after the restart of the PU, only the module in the destroyed area can be stopped, and the program can be restarted using the default output value of the module. As a result, the effect of minimizing the influence of the ROM destruction and continuing the program processing of the part not destructed can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるCPUの暴走監視装置の一実施の
形態のROMのメモリマップを表す図である。
FIG. 1 is a diagram showing a memory map of a ROM of an embodiment of a CPU runaway monitoring device according to the present invention.

【図2】本発明によるCPUの暴走監視装置の一実施の
形態のモジュールテーブルを表す図である。
FIG. 2 is a diagram illustrating a module table of an embodiment of a CPU runaway monitoring device according to the present invention.

【図3】本発明のクレームに対応する一実施の形態の構
成図である。
FIG. 3 is a configuration diagram of an embodiment corresponding to the claims of the present invention.

【図4】本発明によるCPUの暴走監視装置の一実施の
形態のフローチャートである。
FIG. 4 is a flowchart of one embodiment of a CPU runaway monitoring device according to the present invention.

【図5】本発明によるCPUの暴走監視装置の一実施の
形態のモジュール実行部のフローチャートである。
FIG. 5 is a flowchart of a module execution unit of the embodiment of the CPU runaway monitoring device according to the present invention;

【図6】従来方式の構成図である。FIG. 6 is a configuration diagram of a conventional system.

【符号の説明】[Explanation of symbols]

10 ROM 11 モジュール格納領域 12 モジュール領域のチェックサム値格納領域 13 モジュールのデフォルト出力値格納領域 20 モジュールテーブル 21 フラグ 22 モジュールの先頭アドレス 23 出力変数のアドレス 31 モジュール格納領域 32 チェックサム算出手段 33 チェックサム値格納領域 34 チェックサム比較手段 35 モジュール実行手段 36 モジュールテーブル 37 デフォルト出力値格納領域 38 デフォルト値を出力変数にコピーする手段 Reference Signs List 10 ROM 11 Module storage area 12 Checksum value storage area of module area 13 Default output value storage area of module 20 Module table 21 Flag 22 Head address of module 23 Address of output variable 31 Module storage area 32 Checksum calculating means 33 Checksum Value storage area 34 Checksum comparison means 35 Module execution means 36 Module table 37 Default output value storage area 38 Means for copying default values to output variables

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 計算機システムにおいて、 ROMに焼き付けられるモジュールを格納する手段と、 前記モジュールのチェックサムを算出する手段と、 前記モジュールのチェックサムを記憶する手段と、 算出したチェックサムと記憶されているチェックサムと
を比較する手段と、 前記モジュール毎のデフォルトの出力値を記憶する手段
と、 チェックサムの比較結果が一致しない場合には前記モジ
ュールを実行せずにデフォルト値を出力させる手段とを
有することを特徴とするCPUの暴走監視装置。
1. A computer system, comprising: means for storing a module to be burned into a ROM; means for calculating a checksum of the module; means for storing a checksum of the module; Means for comparing the checksum with the stored checksum, means for storing a default output value for each module, and means for outputting a default value without executing the module when the comparison result of the checksums does not match. A runaway monitoring device for a CPU, comprising:
JP11045710A 1999-02-24 1999-02-24 Device for monitoring cpu runaway Pending JP2000242528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11045710A JP2000242528A (en) 1999-02-24 1999-02-24 Device for monitoring cpu runaway

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045710A JP2000242528A (en) 1999-02-24 1999-02-24 Device for monitoring cpu runaway

Publications (1)

Publication Number Publication Date
JP2000242528A true JP2000242528A (en) 2000-09-08

Family

ID=12726918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045710A Pending JP2000242528A (en) 1999-02-24 1999-02-24 Device for monitoring cpu runaway

Country Status (1)

Country Link
JP (1) JP2000242528A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006004377A (en) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd Method and apparatus for processing data
US7251551B2 (en) 2003-09-24 2007-07-31 Mitsubishi Denki Kabushiki Kaisha On-vehicle electronic control device
JP2014112419A (en) * 2009-01-29 2014-06-19 Nec Corp Mobile terminal apparatus, software update method, operation control method, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251551B2 (en) 2003-09-24 2007-07-31 Mitsubishi Denki Kabushiki Kaisha On-vehicle electronic control device
JP2006004377A (en) * 2004-06-21 2006-01-05 Fujitsu Ten Ltd Method and apparatus for processing data
JP2014112419A (en) * 2009-01-29 2014-06-19 Nec Corp Mobile terminal apparatus, software update method, operation control method, and program

Similar Documents

Publication Publication Date Title
CN109086079B (en) Mounting management method and device for storage equipment
WO2016206514A1 (en) Startup processing method and device
CN106775610B (en) Electronic equipment starting method and electronic equipment
CN113110891B (en) Firmware loading method and device for solid state disk, computer equipment and storage medium
CN110704113B (en) Starting method and system based on FPGA platform and development board device
CN109002317B (en) PCBA firmware upgrading method and system and PCBA
JP2000242528A (en) Device for monitoring cpu runaway
JP5561791B2 (en) Information processing apparatus, information processing method, and information processing program
CN112667442A (en) Control method, device and equipment based on nonvolatile memory device starting system
CN108959915B (en) Rootkit detection method, rootkit detection device and server
CN114153503A (en) BIOS control method, device and medium
JP2011028657A (en) Ram diagnosis device and program
CN116932010B (en) System firmware upgrading method, device and server
JP2006323494A (en) Failure recovery method and microcomputer
CN114793196B (en) Firmware upgrading method, device, equipment and storage medium
JP2004038541A (en) Memory check system, memory check method, signal processor, memory check method of signal processor, and memory check program
US20220206823A1 (en) Information processing method and electronic apparatus
JP2002063044A (en) Arithmetic unit and program-rewriting method
JPH07295670A (en) Starting method for computer system
CN111737111B (en) Simulation detection method and system for double BIOS recovery functions
JP2002007171A (en) Prom switching control system
CN117648698A (en) Program setting method and device, storage medium and electronic device
CN117389583A (en) Firmware upgrading method and device of SONIC (self-contained network element) equipment and electronic equipment
CN115421974A (en) BIOS (basic input output System) recovery method, device, equipment and medium based on PFR (pulse frequency response)
JP2633874B2 (en) Extension processing method