JP2000242212A - Image forming device - Google Patents

Image forming device

Info

Publication number
JP2000242212A
JP2000242212A JP11039144A JP3914499A JP2000242212A JP 2000242212 A JP2000242212 A JP 2000242212A JP 11039144 A JP11039144 A JP 11039144A JP 3914499 A JP3914499 A JP 3914499A JP 2000242212 A JP2000242212 A JP 2000242212A
Authority
JP
Japan
Prior art keywords
image
signal
forming apparatus
image forming
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11039144A
Other languages
Japanese (ja)
Inventor
Kenji Shino
健治 篠
Makiko Mori
真起子 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11039144A priority Critical patent/JP2000242212A/en
Publication of JP2000242212A publication Critical patent/JP2000242212A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To make settable an optimum image according to the kind of an input image signal to be displayed by providing a storage means storing picture quality information related to plural kinds of image signals and a judging means for judging the kind of the input image signal and correcting the input image signal according to the image information corresponding to the judging result of the judging means in the picture quality information stored in the storage means. SOLUTION: A system control part 14 judges automatically the kind of the image signal inputted to a signal switch part based on a synchronizing signal incorporated in the inputted image signal. The signal switch part is provided with a synchronizing separator part 29, a synchronization judging part 30 and a video switch part 31. The system control part 14 judges the input position of the input image signal based on the signal s26 showing the presence of a video signal by the synchronization judging part 30, and judges the kind of an external device by the judged input position. The system control part 14 switches the video signal outputted by the video switch part 31 according to the result of the kind judgement of the external device.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画像形成装置に関
し、例えば、複数の電子放出素子が設けられた電子ビー
ム源を駆動することによって画像を形成する画像形成装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus, for example, an image forming apparatus that forms an image by driving an electron beam source provided with a plurality of electron-emitting devices.

【0002】[0002]

【従来技術】従来より、電子放出素子としては、大別し
て熱電子放出素子と冷陰極電子放出素子の2種類が知ら
れている。冷陰極電子放出素子には、電界放出型(以
下、「FE型」という)、金属/絶縁層/金属型(以
下、「MIM型」という)、並びに、表面伝導型電子放
出素子等がある。
2. Description of the Related Art Heretofore, two types of electron-emitting devices, a thermionic electron-emitting device and a cold cathode electron-emitting device, are known. The cold cathode electron emission device includes a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), a surface conduction type electron emission device, and the like.

【0003】表面伝導型電子放出素子型の例としては、
M.I.Elinson、Radio Eng.Ele
ctron Pys.、10、1290,(1965)
や、後述する他の例が知られている。
Examples of the surface conduction electron-emitting device include:
M. I. Elinson, Radio Eng. Ele
ctron Pys. , 10, 1290, (1965)
Also, other examples described later are known.

【0004】表面伝導型電子放出素子は、基板上に小面
積の薄膜を形成し、その薄膜の膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:”Thin Solid
Films”、9、3717(1972)]、In2
O3/SnO2薄膜によるもの[M.Hartwell
and C.G.Fonstad:”IEEETran
s.ED Conf.”、519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which a thin film having a small area is formed on a substrate and an electric current is caused to flow in parallel with the film surface of the thin film to cause electron emission. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al. And a device using an Au thin film [G. Dittmer: "Thin Solid
Films ", 9, 3717 (1972)], In2
O3 / SnO2 thin film [M. Hartwell
and C.I. G. FIG. Fonstad: "IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22, page (1983)] and the like.

【0005】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図36に前述のM.Hartw
ellらによる素子の平面図を示す。
[0005] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartw
1 shows a plan view of an element by ell et al.

【0006】同図において、3001は、基板である。
3004は、スパッタで形成された金属酸化物よりなる
導電性薄膜である。導電性薄膜3004は、同図に示す
ようにH字形の平面形状に形成されている。この導電性
薄膜3004に、後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部3005が形成さ
れる。図中の間隔Lは、0.5〜1[mm],Wは、
0.1[mm]で設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
In FIG. 1, reference numeral 3001 denotes a substrate.
Reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown in FIG. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and W is
It is set at 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0007】M.Hartwellらによる素子をはじ
めとして、上述の表面伝導型電子放出素子においては、
電子放出を行う前に導電性薄膜に通電フォーミングと呼
ばれる通電処理を施すことによって電子放出部を形成す
るのが一般的である。即ち、通電フォーミングとは、所
定の通電処理を導電性薄膜に対して施すことにより、そ
の薄膜の一部に電子放出部を形成するものである。例え
ば、図36においては、導電性薄膜3004の両端に所
定の直流電圧、もしくは、例えば1V/分程度の非常に
ゆっくりとしたレートで昇圧する直流電圧を印加し、導
電性薄膜3004を局所的に破壊もしくは変形もしくは
変質せしめ、電気的に高抵抗な状態の電子放出部300
5を形成する。尚、局所的に破壊、変形、或いは変質し
た導電性薄膜3004の一部には、亀裂が発生する。こ
の通電フォーミング処理後に、導電性薄膜3004に適
宜の電圧を印加すると、前記亀裂付近において電子放出
が行われる。
M. In the surface conduction electron-emitting device described above, including the device by Hartwell et al.
In general, an electron emission portion is formed by performing an energization process called energization forming on the conductive thin film before electron emission. That is, the energization forming is to form an electron emission portion in a part of the conductive thin film by performing a predetermined energization process on the conductive thin film. For example, in FIG. 36, a predetermined DC voltage or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 to locally apply the conductive thin film 3004. Electron emitting portion 300 that is destroyed, deformed, or altered, and is in an electrically high-resistance state
5 is formed. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming process, electrons are emitted in the vicinity of the crack.

【0008】また、FE型の例は、例えば、W.P.D
yke&W.W.Dolan,”Fie−ld emi
ssion”,Advance in Electro
nPhysics,8,89(1956)や、あるい
は、 C.A.Spindt,”Physicalpr
operties of thin−film fie
ld emissioncathodes with
molybdenium cones”,J.App
l.Phys.,47,5248(1976)等が知ら
れている。
An example of the FE type is disclosed in, for example, W.S. P. D
yke & W. W. Dolan, "Fie-ld emi
session ", Advance in Electro
nPhysics, 8, 89 (1956), or C.I. A. Spindt, "Physicalpr
operations of thin-film figure
ld emissioncathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【0009】FE型の素子構成の典型的な例として、図
37に前述のC.A.Spindtらによる素子の断面
図を示す。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of a device by Spindt et al.

【0010】同図において、3010は、基板である。
3011は、導電材料よりなるエミッタ配線である。3
012は、エミッタコーンである。3013は、絶縁層
である。3014は、ゲート電極である。本素子は、エ
ミッタコーン3012とゲート電極3014との間に適
宜の電圧を印加することにより、エミッタコーン301
2の先端部より電界放出を起こさせるものである。
In FIG. 1, reference numeral 3010 denotes a substrate.
Reference numeral 3011 denotes an emitter wiring made of a conductive material. 3
012 is an emitter cone. Reference numeral 3013 denotes an insulating layer. 3014 is a gate electrode. The present device applies an appropriate voltage between the emitter cone 3012 and the gate electrode 3014, thereby forming the emitter cone 301.
Field emission is caused from the front end of the second.

【0011】また、FE型の他の素子構成としては、図
37のような積層構造ではなく、基板上に、その基板平
面とほぼ平行にエミッタとゲート電極とを配置した例も
ある。
As another element structure of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the plane of the substrate, instead of a laminated structure as shown in FIG.

【0012】また、MIM型の例としては、例えば、
C.A.Mead,”Operationof tun
nel−emission Devices,J.Ap
pl.Phys.,32,646(1961)等が知ら
れている。MIM型の素子構成の典型的な例を図38の
断面図に示す。
As an example of the MIM type, for example,
C. A. Mead, “Operation of tun
nel-emission Devices, J. et al. Ap
pl. Phys. , 32, 646 (1961). A typical example of the MIM type element configuration is shown in a cross-sectional view of FIG.

【0013】同図において、3020は基板である。3
021は、金属よりなる下電極である。3022は、厚
さ100オングストローム程度の薄い絶縁層である。3
023は、厚さ80〜300オングストローム程度の金
属よりなる上電極である。MIM型においては、上電極
3023と下電極3021との間に適宜の電圧を印加す
ることにより、上電極3023の表面より電子放出を起
こさせるものである。
In FIG. 1, reference numeral 3020 denotes a substrate. 3
Numeral 021 is a lower electrode made of metal. Reference numeral 3022 denotes a thin insulating layer having a thickness of about 100 angstroms. 3
Numeral 023 is an upper electrode made of a metal having a thickness of about 80 to 300 Å. In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.

【0014】上述した各冷陰極素子は、熱陰極素子と比
較して低温で電子の放出を得ることができるため、加熱
用ヒーターを必要としない。従って、熱陰極素子よりも
構造が単純であり、微細な素子を作成することが可能で
ある。また、基板上に多数の素子を高い密度で配置して
も、基板の熱溶融等の問題が発生しにくい。また、熱陰
極素子がヒーターの加熱により動作するため応答速度が
遅いのとは異なり、冷陰極素子の場合には応答速度が速
いという利点もある。このため、冷陰極素子を各種工業
製品に応用する研究が盛んに行われている。
Each of the above-described cold cathode devices can emit electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be manufactured. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. In addition, unlike the hot cathode device, which operates by heating the heater, the response speed is slow, and the cold cathode device also has the advantage that the response speed is fast. For this reason, research on applying cold cathode devices to various industrial products has been actively conducted.

【0015】例えば、表面伝導型の電子放出素子におい
ては、上述した冷陰極素子の中でも特に構造が単純であ
り、製造も容易であることから、大面積にわたり多数の
素子を形成できる利点がある。そこで、例えば本出願人
による特開昭64−31332号において開示されるよ
うに、基板上に多数配列した表面伝導型の電子放出素子
を適宜駆動する方法が研究されている。
For example, a surface conduction type electron-emitting device has the advantage that a large number of devices can be formed over a large area since the cold cathode device is particularly simple in structure and easy to manufacture among the above-mentioned cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method of appropriately driving a large number of surface conduction electron-emitting devices arranged on a substrate has been studied.

【0016】また、表面伝導型電子放出素子の応用につ
いては、例えば、画像表示装置、画像記録装置等の画像
形成装置、或いは、荷電ビーム源等が研究されている。
With respect to the application of the surface conduction electron-emitting device, for example, an image forming device such as an image display device or an image recording device, or a charged beam source has been studied.

【0017】特に、画像形成装置への応用としては、例
えば本出願人によるUSP5,066,883、特開平
2−257551号、或いは、特開平4−28137号
等において開示されているように、複数の表面伝導型電
子放出素子と、それら素子から照射される電子ビームに
よって発光する蛍光体とを組み合わせてなる画像形成装
置が研究されている。このような表面伝導型電子放出素
子と蛍光体とを組み合わせてなる画像形成装置は、従来
の他の方式の画像形成装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるため液晶表示デバイスを背照す
る、所謂バックライトを必要としない点や、視野角が広
い点が優れていると言える。
Particularly, as an application to an image forming apparatus, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 or JP-A-4-28137 by the present applicant, An image forming apparatus has been studied in which a surface conduction electron-emitting device is combined with a phosphor that emits light by an electron beam emitted from the device. An image forming apparatus formed by combining such a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image forming apparatuses. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it is self-luminous and does not need a so-called backlight, which illuminates the liquid crystal display device, and that it has a wide viewing angle. .

【0018】また、FE型の冷陰極素子を多数個ならべ
て駆動する方法は、例えば本出願人によるUSP4,9
04,895に開示されている。また、FE型を画像形
成装置に応用した例として、例えば、R.Meyerら
により報告された平板型表示装置が知られている。
[R.Meyer:”Recent Developm
ent on Microtips Display
at LETI”,Tech.Digest of 4
th Int. Vacuum Microele−c
tronics Conf.,Nagahama,p
p.6〜9(1991)]また、MIM型を多数個並べ
て画像形成装置に応用した例は、例えば本出願人による
特開平3−55738号に開示されている。
A method of driving a large number of FE type cold cathode devices is disclosed in, for example, US Pat.
04,895. Further, as an example in which the FE type is applied to an image forming apparatus, for example, R.F. The flat panel display reported by Meyer et al. Is known.
[R. Meyer: "Recent Development
ent on Microtips Display
at LETI ", Tech. Digest of 4
th Int. Vacuum Microele-c
tronics Conf. , Nagahama, p
p. 6-9 (1991)] An example in which a number of MIM types are arranged and applied to an image forming apparatus is disclosed in, for example, JP-A-3-55738 by the present applicant.

【0019】本願出願人及び発明者らは、上記の従来技
術に記載した発明をはじめとして、さまざまな材料、製
法、構造の冷陰極素子を試みている。更に、多数の冷陰
極素子を配列したマルチ電子ビーム源、並びに、このマ
ルチ電子ビーム源を応用した画像形成装置について研究
を行っている。
The present applicant and the inventors have tried cold cathode devices of various materials, manufacturing methods, and structures, including the invention described in the above-mentioned prior art. Furthermore, research is being conducted on a multi-electron beam source in which a large number of cold cathode devices are arranged, and on an image forming apparatus using the multi-electron beam source.

【0020】本願発明者らは、例えば、図39に示す電
気的な配線方法によるマルチ電子ビーム源を試みてき
た。即ち、冷陰極素子を2次元的に多数個配列し、これ
らの素子を図示のようにマトリクス状に配線したマルチ
電子ビーム源である。
The inventors of the present application have tried a multi-electron beam source by an electric wiring method shown in FIG. 39, for example. That is, it is a multi-electron beam source in which a large number of cold cathode devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure.

【0021】同図において、4001は、冷陰極素子を
模式的に示しており、4002は行方向配線、4003
は列方向配線である。行方向配線4002及び列方向配
線4003は、実際には有限の電気抵抗を有するもので
あるが、同図においては配線抵抗4004及び4005
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。
In the figure, 4001 schematically shows a cold cathode element, 4002 shows a row-direction wiring, 4003
Is a column wiring. Although the row direction wiring 4002 and the column direction wiring 4003 actually have a finite electric resistance, the wiring resistances 4004 and 4005 in FIG.
It is shown as The above-described wiring method is called simple matrix wiring.

【0022】尚、図示の便宜上、6×6のマトリクスで
示しているが、マトリクスの規模はこれに限られるわけ
ではなく、例えば画像形成装置用のマルチ電子ビーム源
の場合には、所望の画像表示を行うのに足りるだけの素
子を配列し配線するものである。
Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron beam source for an image forming apparatus, a desired image is formed. Elements that are sufficient for displaying are arranged and wired.

【0023】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線4002及び列方向配線4003
に適宜の電気信号を印加する。例えば、マトリクスの中
の任意の1行の冷陰極素子を駆動するには、選択する行
の行方向配線4002には選択電圧Vsを印加し、同時
に非選択の行の行方向配線4002には非選択電圧Vn
sを印加する。これと同期して列方向配線4003に
は、電子ビームを出力するための駆動電圧Veを印加す
る。この方法によれば、配線抵抗4004及び4005
による電圧降下を無視すれば、選択する行の冷陰極素子
には、Ve−Vsの電圧が印加され、また非選択行の冷
陰極素子にはVe−Vnsの電圧が印加される。このと
き、Ve,Vs,Vnsを適宜の大きさの電圧にすれ
ば、選択する行の冷陰極素子だけから所望の強度の電子
ビームが出力される。また、このとき列方向配線の各々
に異なる駆動電圧Veを印加すれば、選択する行の素子
の各々から異なる強度の電子ビームが出力される。ま
た、駆動電圧Veを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができ
る。
In a multi-electron beam source in which cold cathode devices are arranged in a simple matrix, a row-direction wiring 4002 and a column-direction wiring 4003 are used to output a desired electron beam.
, An appropriate electric signal is applied. For example, in order to drive an arbitrary one row of the cold cathode elements in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and the non-selected state is applied to the row direction wiring 4002 of the non-selected row. Selection voltage Vn
Apply s. In synchronization with this, a driving voltage Ve for outputting an electron beam is applied to the column direction wiring 4003. According to this method, the wiring resistances 4004 and 4005
Is ignored, the voltage of Ve-Vs is applied to the cold cathode elements of the selected row, and the voltage of Ve-Vns is applied to the cold cathode elements of the non-selected rows. At this time, if Ve, Vs, and Vns are set to appropriate voltages, an electron beam having a desired intensity is output only from the cold cathode elements in the selected row. At this time, if a different drive voltage Ve is applied to each of the column wirings, an electron beam with a different intensity is output from each of the elements in the selected row. Also, by changing the length of time during which the drive voltage Ve is applied, the length of time during which the electron beam is output can be changed.

【0024】このように、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源は、いろいろな工業製品に
応用可能であり、例えば、画像情報に応じた電気信号を
適宜印加すれば、画像形成装置用の電子源として好適に
用いることができる。
As described above, the multi-electron beam source in which the cold cathode devices are arranged in a simple matrix can be applied to various industrial products. For example, if an electric signal corresponding to image information is appropriately applied, the multi-electron beam source can be used for an image forming apparatus. Can be suitably used as an electron source.

【0025】[0025]

【発明が解決しようとする課題】しかしながら、上述し
た冷陰極素子を単純マトリクス配線したマルチ電子ビー
ム源には、以下に説明する問題がある。
However, the multi-electron beam source in which the cold cathode devices described above are arranged in a simple matrix has the following problems.

【0026】即ち、コンピュータ技術及び画像処理技術
等の発達に伴う情報機器のマルチメディア化への要求が
高まるに連れて、画像形成装置においても様々な画像ソ
ースを表示する必要があるが、表示すべき画像ソースの
種類に応じて、要求される表示画像の画質は異なる。
That is, as the demand for multimedia information devices increases with the development of computer technology and image processing technology, it is necessary to display various image sources in the image forming apparatus. The required image quality of the display image differs depending on the type of the image source to be obtained.

【0027】例えば、テレビジョン(TV)に表示する
画像は一般に全体的に明るく、コントラストも高く、且
つ輪郭が強調された、所謂メリハリの効いた画質が好ま
れる。
For example, an image displayed on a television (TV) generally has a so-called sharp image quality in which the whole image is bright, has high contrast, and has an enhanced outline.

【0028】また、パーソナルコンピュータのディスプ
レイの表示画面においては、TVの場合と同様な画質設
定にすると、高輝度によるディスプレイのフォーカスの
劣化や、ハイコントラストによるユーザの目の疲労等の
問題が起きてしまう。このため、パーソナルコンピュー
タ等からの画像ソースの場合には、一般にあまり輪郭を
強調させないことが多い。
Further, when the image quality is set to the same as that of the TV on the display screen of the display of the personal computer, problems such as deterioration of the focus of the display due to high luminance and fatigue of the eyes of the user due to high contrast occur. I will. For this reason, in the case of an image source from a personal computer or the like, the outline is generally not often emphasized.

【0029】更に、ゲーム機器からの画像ソースの場合
には、入力画像信号の輝度変化が一般的に激しいため、
ABL(Automatic Bright Limitter)による輝度制限
を働かせることはあまり好ましくなく、この場合はコン
トラストを低すると共に、ABLによる輝度制限は弱め
にする設定が好まれる。
Further, in the case of an image source from a game machine, since the luminance of the input image signal generally changes greatly,
It is not preferable to apply the brightness limitation by the ABL (Automatic Bright Limitter). In this case, it is preferable to set the contrast to be low and the brightness limitation by the ABL to be weak.

【0030】従ってユーザは、コントラストや輪郭強調
等の画質設定を表示を所望する画像ソースに応じた最適
な設定状態とするため、表示すべき画像ソースを切り替
える毎に画質の設定を行なう必要がある。
Therefore, the user needs to set the image quality every time the image source to be displayed is switched in order to set the image quality settings such as contrast and contour emphasis in an optimum setting state according to the image source desired to be displayed. .

【0031】そこで、本発明は、表示すべき入力画像信
号の種類に応じて最適な画質設定を行う画像形成装置の
提供を目的とする。
Accordingly, it is an object of the present invention to provide an image forming apparatus which performs optimal image quality setting according to the type of an input image signal to be displayed.

【0032】[0032]

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る画像形成装置は、以下の構成を備える
ことを特徴とする。
In order to achieve the above object, an image forming apparatus according to the present invention has the following configuration.

【0033】即ち、複数種類の画像信号に関する画質情
報を記憶する記憶手段と、入力画像信号の種別を判定す
る判定手段と、前記記憶手段に記憶した画質情報のう
ち、前記判定手段の判定結果に対応する画像情報に従っ
て、前記入力画像信号を補正する画質補正手段とを備え
ることを特徴とする。
That is, storage means for storing image quality information relating to a plurality of types of image signals, determination means for determining the type of the input image signal, and, among the image quality information stored in the storage means, the determination result of the determination means Image quality correction means for correcting the input image signal according to corresponding image information.

【0034】また、前記画質情報は、少なくともコント
ラスト情報、輪郭強調情報、或いはABL情報を含んで
おり、前記画質補正手段は、前記コントラスト情報に基
づいて、前記入力画像信号のコントラストを補正する、
前記輪郭強調情報に基づいて、前記入力画像信号が表わ
す画像の輪郭強調を行う、或いは前記ABL情報に基づ
いて、前記入力画像信号が表わす画像の明るさを制限す
ることを特徴とする。
Further, the image quality information includes at least contrast information, contour emphasis information, or ABL information, and the image quality correction means corrects the contrast of the input image signal based on the contrast information.
The method is characterized in that the contour of the image represented by the input image signal is enhanced based on the contour enhancement information, or the brightness of the image represented by the input image signal is limited based on the ABL information.

【0035】また、前記複数種類の画像信号としては、
RGBの原色信号、ENC信号、S信号等が想定され
る。
The plurality of types of image signals include:
An RGB primary color signal, an ENC signal, an S signal, and the like are assumed.

【0036】また、例えば前記複数種類の画像信号は、
少なくともテレビジョン信号及びRGBの原色信号であ
って、前記画質情報は、コントラスト情報、輪郭強調情
報、ABL(Automatic Bright Limitter)情報を含ん
でおり、前記画質補正手段は、前記判定手段によって入
力画像信号がRGBの原色信号であると判定されたとき
に、テレビジョン信号である場合と比較して、コントラ
ストの設定を下げ、輪郭強調の設定を下げ、ABLの設
定値を下げるとよい。
For example, the plurality of types of image signals are
The image quality information is at least a television signal and an RGB primary color signal, and the image quality information includes contrast information, contour emphasis information, and ABL (Automatic Bright Limitter) information. Is determined to be an RGB primary color signal, the contrast setting, the outline emphasis setting, and the ABL setting value may be reduced as compared to the case of a television signal.

【0037】また、例えば前記複数種類の画像信号は、
少なくともテレビジョン信号及びゲーム機器からの画像
信号であって、前記画質情報は、コントラスト情報、輪
郭強調情報、ABL(Automatic Bright Limitter)情
報を含んでおり、前記画質補正手段は、前記判定手段に
よって入力画像信号がゲーム機器からの画像信号である
と判定されたときに、テレビジョン信号である場合と比
較して、少なくともコントラストの設定を下げるとよ
い。
For example, the plurality of types of image signals are
At least a television signal and an image signal from a game device, wherein the image quality information includes contrast information, contour emphasis information, and ABL (Automatic Bright Limitter) information; When it is determined that the image signal is an image signal from a game machine, at least the contrast setting may be reduced as compared with the case where the image signal is a television signal.

【0038】[0038]

【発明の実施の形態】以下、本発明に係る画像形成装置
について説明する。以下の説明においては、まず、画像
形成装置の全体構成及びその制御処理について説明し、
次に、当該画像形成装置に適用可能な表示パネルの構造
及び製造方法について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an image forming apparatus according to the present invention will be described. In the following description, first, the overall configuration of the image forming apparatus and its control processing will be described.
Next, a structure and a manufacturing method of a display panel applicable to the image forming apparatus will be described.

【0039】また、本実施形態では、複数種類の入力画
像信号(画像ソース)として、R,G,B(赤、緑、
青)の原色信号s22、ENC(所謂NTSC方式のR
F変調前の画像信号)s23、S(NTSC方式、YC
分離信号)信号s24、そして、画像形成装置の前面に
設けられた不図示の入力端子から入力される前面ゲーム
入力(ENC信号またはS信号)信号s25の4種類を
想定して説明する。
In this embodiment, R, G, B (red, green, and red) are used as a plurality of types of input image signals (image sources).
Blue) primary color signal s22, ENC (so-called NTSC R
Image signal before F modulation) s23, S (NTSC system, YC
The following description will be made on the assumption that there are four types of a front game input (ENC signal or S signal) signal s25 input from an input terminal (not shown) provided on the front surface of the image forming apparatus.

【0040】図1は、本発明の一実施形態としての画像
形成装置の全体構成を示すブロック図である。
FIG. 1 is a block diagram showing the overall configuration of an image forming apparatus according to one embodiment of the present invention.

【0041】同図において、1000は画像表示パネル
であり、例えば水平方向(行方向)480、垂直方向
(列方向)240の蛍光体が、R,G,Bの順に縦スト
ライプ上に配列されており、それらの各蛍光体に対応す
る電子放出素子が、行方向配線電極及び列方向配線電極
によって単純マトリックス状に配線されている。本実施
形態では、表示パネル1000を線順次で駆動する。
尚、画像表示パネル1000については、図12以降を
参照して後述する。
In the figure, reference numeral 1000 denotes an image display panel, for example, phosphors 480 in a horizontal direction (row direction) and 240 in a vertical direction (column direction) are arranged on a vertical stripe in the order of R, G, B. In addition, the electron-emitting devices corresponding to the respective phosphors are wired in a simple matrix by the row-direction wiring electrodes and the column-direction wiring electrodes. In the present embodiment, the display panel 1000 is driven line-sequentially.
The image display panel 1000 will be described later with reference to FIG.

【0042】入力画像信号は、信号切り替え部28で同
期信号が分離され、その同期信号は、信号ラインs26
を通ってシステム制御部14へ送られる。
A synchronizing signal is separated from the input image signal by a signal switching unit 28, and the synchronizing signal is converted to a signal line s26.
To the system controller 14 through

【0043】システム制御部14は、入力される画像信
号に含まれる同期信号に基づいて、後述する方法によ
り、信号切り替え部28に入力される画像信号の種類、
即ち現在接続されている外部装置を自動的に判別する。
Based on the synchronization signal included in the input image signal, the system control unit 14 determines the type of the image signal input to the signal
That is, the currently connected external device is automatically determined.

【0044】ここで、システム制御部14が制御する信
号切り替え部28の動作について説明する。
Here, the operation of the signal switching unit 28 controlled by the system control unit 14 will be described.

【0045】図11は、本発明の一実施形態における信
号切り替え部の構成を示すブロック図である。
FIG. 11 is a block diagram showing the configuration of the signal switching unit in one embodiment of the present invention.

【0046】同図に示すように、信号切り替え部28
は、同期分離部29、同期判定部30、そして映像切り
替え部31を備えており、R,G,Bの原色信号s22
以外の信号は、同期分離部29で同期信号のみが分離さ
れる。そして、同期判定部30では、当該分離された同
期信号の有無に従って、映像信号の有無の判定が行われ
る。
As shown in FIG.
Includes a sync separation unit 29, a synchronization determination unit 30, and a video switching unit 31, and includes the R, G, and B primary color signals s22.
For signals other than the above, only the synchronization signal is separated by the synchronization separation unit 29. Then, the synchronization determination unit 30 determines the presence or absence of a video signal according to the presence or absence of the separated synchronization signal.

【0047】システム制御部14は、同期判定部30に
よる映像信号の有無を表わす信号s26に基づいて入力
画像信号の入力位置を判定し、その判定した入力位置に
よって外部装置の種類を判定する。そして、システム制
御部14は、外部装置の種類判定の結果に応じて、映像
切り替え部31が出力する映像信号を切り替える。
The system control unit 14 determines the input position of the input image signal based on the signal s26 indicating the presence or absence of the video signal by the synchronization determination unit 30, and determines the type of the external device based on the determined input position. Then, the system control unit 14 switches the video signal output by the video switching unit 31 according to the result of the type determination of the external device.

【0048】このように、システム制御部14は、入力
画像信号の入力位置に基づいて、接続されている外部装
置の種別を判定する。この判断方法について図2を参照
して説明する。
As described above, the system control unit 14 determines the type of the connected external device based on the input position of the input image signal. This determination method will be described with reference to FIG.

【0049】図2は、本発明の一実施形態における信号
切り替え部の動作を示すフローチャートである。
FIG. 2 is a flowchart showing the operation of the signal switching unit in one embodiment of the present invention.

【0050】同図において、ステップS1,ステップS
3:入力画像信号がRGB信号s22であるか否かを、
信号s26が表わす同期判定部30における同期信号の
有無の判定結果に従って判断し(ステップS1)、YE
Sのときにはパーソナルコンピュータからの画像ソース
として処理を行い(ステップS3)、リターンする。
In the figure, steps S1 and S
3: Whether or not the input image signal is the RGB signal s22
The determination is made according to the determination result of the presence / absence of the synchronization signal in the synchronization determination unit 30 represented by the signal s26 (step S1), and YE is determined.
In the case of S, processing is performed as an image source from the personal computer (step S3), and the process returns.

【0051】ステップS2:ステップS1の判断でNO
のとき(RGB信号ではないとき)には、前面ゲーム入
力信号s25であるか否かを、信号s26が表わす同期
判定部30における同期信号の有無の判定結果に従って
判断し(ステップS2)、YESのときにはゲーム機器
からの画像ソースとして処理を行い(ステップS4)、
リターンする。
Step S2: NO in step S1
In this case (when the signal is not an RGB signal), it is determined whether or not the signal is the front game input signal s25 according to the result of the determination of the presence or absence of the synchronization signal in the synchronization determination unit 30 represented by the signal s26 (step S2), and YES Sometimes, processing is performed as an image source from the game device (step S4),
To return.

【0052】ステップS5:ステップS2の判断でNO
のとき(前面ゲーム入力信号s25ではないとき)に
は、ENCs23またはS信号s24のTVからの画像
ソースとして処理を行い(ステップS5)、リターンす
る。
Step S5: NO in step S2
(When not the front game input signal s25), processing is performed as an image source from the TV of the ENCs23 or the S signal s24 (step S5), and the process returns.

【0053】R,G,Bの信号s22以外の信号は、デ
コーダ2によりアナログR,G,B信号にデコードさ
れ、それらデコードされたR,G,Bのそれぞれのアナ
ログ信号は、アナログプリプロセス部3に入力される。
Signals other than the R, G, and B signals s22 are decoded by the decoder 2 into analog R, G, and B signals, and the decoded analog signals of R, G, and B are respectively converted into analog preprocess units. 3 is input.

【0054】図5は、本発明の一実施形態におけるアナ
ログプリプロセスの構成を示すブロック図である。同図
に示すアナログプリプロセス部3は、同期分離回路3
3、色調整回路34、マトリックス回路35、コントラ
スト制御回路36、直流再生回路37、ブライトネス回
路38、ローパスフィルタ39等を備えており、システ
ム制御部14から入力される情報に基づいてコントラス
ト制御、直流再生し、ローパスフィルタによって帯域制
限されたR,G,B信号を、各色に対応したアナログ/
デジタル(A/D)コンバータ4に出力している。
FIG. 5 is a block diagram showing a configuration of an analog preprocess according to an embodiment of the present invention. The analog pre-processing unit 3 shown in FIG.
3, a color adjustment circuit 34, a matrix circuit 35, a contrast control circuit 36, a DC reproduction circuit 37, a brightness circuit 38, a low-pass filter 39, and the like. The R, G, and B signals that have been reproduced and band-limited by the low-pass filter are converted into analog /
The signal is output to a digital (A / D) converter 4.

【0055】ここで、例えばゲーム機器が接続されてお
り、コントラストを1/2にする場合について説明す
る。この場合、システム制御部14の不図示のマイクロ
コンピュータ(以下、マイコン)は、後述する画質設定
処理(図4のフローチャート)において、基準値となる
テレビジョン信号のコントラストの設定値を1/2倍し
た設定値を、信号S13及びs14を介してアナログプ
リプロセス部3のコントラスト制御回路36に設定す
る。
Here, a case where a game machine is connected and the contrast is reduced to 1 / will be described. In this case, a microcomputer (not shown) of the system control unit 14 increases the contrast setting value of the television signal, which is the reference value, by a factor of two in the image quality setting processing (the flowchart of FIG. 4) described later. The set value thus set is set in the contrast control circuit 36 of the analog pre-processing unit 3 via the signals S13 and s14.

【0056】尚、システム制御部14は、ユーザインタ
ーフェイス部16におけるユーザの入力操作に応じた画
像ソースの選択信号s12を入手し、その選択信号に応
じた種類の入力画像信号を、信号切り替え部28に選択
させる。
The system control unit 14 obtains an image source selection signal s12 according to a user's input operation on the user interface unit 16, and converts an input image signal of a type corresponding to the selection signal into a signal switching unit 28. To select.

【0057】アナログプリプロセス部3では、PLL
(Phase Locked Loop)のための同期信号を、同期分離
回路33からタイミング制御部5に出力すると共に、色
調整回路34から出力されるR,G,B信号をマトリッ
クス部35で混合することによって輝度信号を作成し、
その輝度信号s20をビデオ検出部13に出力する。
In the analog pre-processing unit 3, the PLL
A synchronization signal for (Phase Locked Loop) is output from the synchronization separation circuit 33 to the timing control unit 5, and the R, G, and B signals output from the color adjustment circuit 34 are mixed by the matrix unit 35 to thereby provide luminance. Create a signal,
The luminance signal s20 is output to the video detector 13.

【0058】R,G,Bの色毎に設けられたA/Dコン
バータ4は、タイミング制御部5からのサンプリング・
クロックに基づいて、アナログプリプロセス部3から入
力されるアナログR,G,B信号を、所定の階調数でデ
ィジタル化する。デジタル化されたデジタル画像信号
(多値画像データ)s9は、ディジタルプロセス部6に
入力される。
The A / D converters 4 provided for each of R, G, and B colors sample and
Based on the clock, the analog R, G, and B signals input from the analog preprocessing unit 3 are digitized with a predetermined number of gradations. The digitized digital image signal (multi-valued image data) s9 is input to the digital processing unit 6.

【0059】ディジタルプロセス部6は、入力されるデ
ジタル画像信号に一般的なガンマ処理や、輪郭強調やノ
イズ抑制のためのディジタルフィルタ処理を施し、その
処理済のディジタル画像信号は、データ並び替え部7に
入力される。
The digital processing section 6 performs general gamma processing and digital filter processing for contour enhancement and noise suppression on the input digital image signal. The processed digital image signal is processed by a data rearranging section. 7 is input.

【0060】次に、ディジタルプロセス部6に含まれ
る、輪郭強調を行なう輪郭強調部について詳細に説明す
る。
Next, the contour emphasizing section included in the digital processing section 6 for performing contour emphasis will be described in detail.

【0061】図6は、本発明の一実施形態におけるディ
ジタルプロセス部内の輪郭強調部の構成を示すブロック
図である。同図に示す輪郭強調部は、2つのラインメモ
リA(ラインメモリ40)、ラインメモリB(ラインメ
モリ41)を備えており、これらのラインメモリは、入
力されるデジタル画像信号を隣接する1ラインずつ記憶
し、その記憶したデータは、所定のタイミングで輪郭強
調信号合成部42に読み出される。輪郭強調信号合成部
42は、当該2ライン分のデータに基づいて一般的な手
法によって垂直方向の輪郭強調を表わす垂直輪郭強調信
号を生成すると共に、輪郭強調信号合成部42が有する
不図示の内部シフトレジスタにより水平方向の輪郭強調
を表わす水平輪郭強調信号を生成し、更に、これらの輪
郭強調信号を加算した後、掛け算器43に出力する。掛
け算器43は、システム制御部14からの輪郭強調量設
定値と、輪郭強調信号合成部42内で加算された輪郭強
調信号との積を採り、その積を足し算器44に出力す
る。そして、足し算器44は、掛け算器43から入力さ
れた積のデータと、ラインメモリ40から読み出した1
ライン分の元の画像データとの和を採り、その和をデー
タ並び替え部に出力する。
FIG. 6 is a block diagram showing the configuration of the contour emphasizing unit in the digital processing unit according to one embodiment of the present invention. The contour emphasizing unit shown in FIG. 1 includes two line memories A (line memory 40) and two line memories B (line memory 41). These line memories store an input digital image signal in one adjacent line. The stored data is read out to the contour emphasizing signal synthesizing unit 42 at a predetermined timing. The contour emphasizing signal synthesizing section 42 generates a vertical outline emphasizing signal representing the vertical edge emphasis by a general method based on the data of the two lines, and an internal not-shown internal portion of the contour emphasizing signal synthesizing section 42. The shift register generates a horizontal contour emphasis signal representing the contour emphasis in the horizontal direction, further adds these contour emphasis signals, and outputs the result to the multiplier 43. The multiplier 43 takes the product of the contour emphasis amount set value from the system control unit 14 and the contour emphasis signal added in the contour emphasis signal synthesizing unit 42, and outputs the product to the adder 44. Then, the adder 44 receives the product data input from the multiplier 43 and the 1
The sum with the original image data for the line is obtained, and the sum is output to the data rearranging unit.

【0062】ここで、例えば入力される画像データの種
類に応じて輪郭強調レベルを0に設定する場合、システ
ム制御部14のマイコンは、掛け算器43に信号s3に
よって輪郭強調量設定値を0に設定することにより、上
記の輪郭強調部による輪郭強調処理が行われないように
制御する。
Here, for example, when the contour emphasis level is set to 0 in accordance with the type of input image data, the microcomputer of the system control unit 14 sets the contour emphasis amount set value to 0 by the signal s3 to the multiplier 43. By setting, control is performed so that the outline emphasis processing by the outline emphasis unit is not performed.

【0063】次に、データ並び替え部7の動作について
説明する。
Next, the operation of the data rearranging section 7 will be described.

【0064】図7は、本発明の一実施形態におけるデー
タ並び替え部の動作を説明するタイミングチャートであ
る。同図に示すように、1水平同期期間におけるR,
G,Bの各色160個のディジタル画像信号s9に、シ
リアル画像データs10で示すように時間軸圧縮を施
し、且つ蛍光体の色配列に対応した順に、ディジタルプ
ロセス部6から入力されるディジタル画像データを並び
替えを行う。並び替えが行われたディジタル画像データ
は、1ライン480個のシリアル画像データとしてシフ
トレジスタ8に転送される。シフトレジスタ8は、入力
されるシリアル画像データs10をシフトクロックs6
に応じて読み込み、シリアル画像データからパラレルデ
ータへの変換を行った後、水平ブランキング期間に変調
信号発生部9に送出する。
FIG. 7 is a timing chart for explaining the operation of the data rearranging unit in one embodiment of the present invention. As shown in FIG.
160 digital image signals s9 of each color of G and B are subjected to time axis compression as shown by serial image data s10, and digital image data input from the digital processing unit 6 in the order corresponding to the color arrangement of the phosphor. Is rearranged. The rearranged digital image data is transferred to the shift register 8 as 480 serial image data per line. The shift register 8 converts the input serial image data s10 into a shift clock s6.
And converts the serial image data into parallel data, and then sends it to the modulation signal generator 9 during the horizontal blanking period.

【0065】次に、変調信号発生部9について説明す
る。本実施形態において、変調信号発生部9には、一般
的なパルス幅変調(PWM)方式を採用しており、1行
の電子放出素子に対応する480個のパルス幅変調器が
設けられている。変調信号発生部9において、各々のパ
ルス幅変調器は、1水平期間中にパルス幅変調信号s7
に応じて入力されるデジタル画像データを、そのデータ
の表わす画像信号の大きさに比例した時間幅を持つパル
ス信号に変換し、その変換されたパルス信号は、水平駆
動ドライバ10へ出力される。水平駆動ドライバ10
は、表示パネル1000内部の電子放出素子に印加する
パルス信号の電圧振幅Veを、Vf制御部15からの信
号s17に応じて出力する。
Next, the modulation signal generator 9 will be described. In the present embodiment, the modulation signal generator 9 employs a general pulse width modulation (PWM) method, and is provided with 480 pulse width modulators corresponding to one row of electron-emitting devices. . In the modulation signal generator 9, each pulse width modulator controls the pulse width modulation signal s7 during one horizontal period.
Is converted into a pulse signal having a time width proportional to the size of the image signal represented by the data, and the converted pulse signal is output to the horizontal drive driver 10. Horizontal drive driver 10
Outputs the voltage amplitude Ve of the pulse signal applied to the electron-emitting device inside the display panel 1000 according to the signal s17 from the Vf control unit 15.

【0066】図8は、本発明の一実施形態における垂直
同期信号に同期した各行の表示タイミングを示すタイミ
ングチャートである。
FIG. 8 is a timing chart showing the display timing of each row synchronized with the vertical synchronizing signal in one embodiment of the present invention.

【0067】図8において、シフトレジスタ11には、
タイミング制御部5から出力される行走査のためのタイ
ミング信号s8(V_START,H_CLK)が入力
され、そのタイミング信号に応じて、シフトレジスタ1
1は、表示パネル1000内に単純マトリクス接続され
ている複数の電子放出素子の何れかの行方向配線を選択
する行選択信号を、垂直駆動ドライバ12に出力する。
垂直駆動ドライバ12は、240行分のトランジスタ等
のスイッチ素子を備えており、それらスイッチ素子の何
れかが行選択信号によって導通状態となることにより、
表示パネル1000内の当該行選択信号に対応する行方
向配線には、Vf制御部15から出力されるバイアス電
圧Vsが印加される。
In FIG. 8, the shift register 11 includes:
A timing signal s8 (V_START, H_CLK) for row scanning output from the timing control unit 5 is input, and the shift register 1 according to the timing signal is input.
1 outputs to the vertical drive driver 12 a row selection signal for selecting any one of the row-direction wirings of a plurality of electron-emitting devices connected in a simple matrix in the display panel 1000.
The vertical drive driver 12 includes switch elements such as transistors for 240 rows, and any one of the switch elements is turned on by a row selection signal.
The bias voltage Vs output from the Vf control unit 15 is applied to the row wiring in the display panel 1000 corresponding to the row selection signal.

【0068】ここで、上記の各ブロックを制御している
システム制御部14について説明する。
Here, the system control unit 14 that controls each of the above blocks will be described.

【0069】図9は、本発明の一実施形態におけるシス
テム制御部の構成を示すブロック図である。
FIG. 9 is a block diagram showing the configuration of the system control unit according to one embodiment of the present invention.

【0070】図9に示すように、システム制御部14に
は、CPU21、ROM22、RAM23、EEPRO
M24、A/Dコンバータ25、D/Aコンバータ26
及びI/Oポート27が設けられている。CPU21
は、ROM22に予め格納された制御プログラムに従っ
て当該画像形成装置の全体の動作を制御する。また、E
EPROM24には、ABL、コントラスト、そしてブ
ライトネスの各入力に対する係数、即ち補正量、テレビ
ジョン信号の設定値等が予め記憶されており、CPU2
1は、入力画像信号に応じた最適なABL、コントラス
ト、そしてブライトネスの設定値を、EEPROM24
に記憶しているテレビジョン信号の設定値と補正量とに
基づいて算出する。
As shown in FIG. 9, the system control unit 14 includes a CPU 21, a ROM 22, a RAM 23, an EEPRO
M24, A / D converter 25, D / A converter 26
And an I / O port 27. CPU 21
Controls the overall operation of the image forming apparatus according to a control program stored in the ROM 22 in advance. Also, E
In the EPROM 24, coefficients for each input of ABL, contrast, and brightness, that is, a correction amount, a set value of a television signal, and the like are stored in advance.
1 sets the optimum ABL, contrast, and brightness setting values corresponding to the input image signal to the EEPROM 24.
Is calculated based on the set value of the television signal and the correction amount stored in the.

【0071】システム制御部14は、予め不図示のメモ
リに格納しているテレビジョンの画質設定情報と補正量
情報とを読み出す処理を行う。
The system controller 14 performs a process of reading out the image quality setting information and the correction amount information of the television stored in a memory (not shown) in advance.

【0072】図3は、本発明の一実施形態における画質
設定処理を示すフローチャートである。同図において、
ステップS11からステップS14では、信号切り替え
部28を用いて判別したところの、現在入力されている
画像信号の種類を確認し、RGB信号s22のときには
ステップS15の画質設定処理、前面ゲーム入力信号s
25のときにはステップS16の画質設定処理、S信号
s24のときにはステップS17の画質設定処理、そし
てENC信号s23のときにはステップS18の画質設
定処理に進む。
FIG. 3 is a flowchart showing the image quality setting processing in one embodiment of the present invention. In the figure,
In steps S11 to S14, the type of the currently input image signal, which has been determined using the signal switching unit 28, is confirmed. If the input image signal is the RGB signal s22, the image quality setting processing in step S15 and the front game input signal s
In the case of 25, the process proceeds to the image quality setting process in step S16, in the case of the S signal s24, the image quality setting process in step S17, and in the case of the ENC signal s23, to the image quality setting process of step S18.

【0073】図4は、本発明の一実施形態における画質
設定処理を示すフローチャートであり、図3におけるス
テップS15からステップS18における処理の詳細を
表わす。
FIG. 4 is a flowchart showing the image quality setting processing in one embodiment of the present invention, and shows the details of the processing in steps S15 to S18 in FIG.

【0074】同図において、ステップS151からステ
ップS153:EEPROM24に記憶されているテレ
ビジョン信号の設定値及び各画像ソースの補正量を読み
込み、その設定値と補正量との積を算出する。
In the figure, steps S151 to S153: The set values of the television signal and the correction amounts of the respective image sources stored in the EEPROM 24 are read, and the product of the set values and the correction amounts is calculated.

【0075】ステップS154からステップS156:
上述した如く輪郭強調設定すると共に、後述するコント
ラストの設定及びALBの設定処理を行い、リターンす
る。
Steps S154 to S156:
Contour emphasis setting is performed as described above, and contrast setting and ALB setting processing, which will be described later, are performed, and the process returns.

【0076】即ち、図4に示す画質設定処理において
は、EEPROM24に基準値として記憶されているテ
レビジョン信号の設定値と、画像ソース毎に記憶されて
いる補正量とに応じて、例えば、RGB信号s22の場
合は、パーソナルコンピュータ入力であると判断し、補
正量が初期値(=1)の状態のときにはコントラストの
設定を下げ、輪郭強調の設定を下げ、ABLの設定値を
下げるように動作する。また、この時の各補正量は、例
えば、テレビジョン信号の画質設定情報に対し、コント
ラストを1/2に設定し、輪郭強調レベルを0に設定
し、ABLの設定を1/2にする係数である。
That is, in the image quality setting processing shown in FIG. 4, for example, RGB values are set according to the set values of the television signal stored as the reference values in the EEPROM 24 and the correction amounts stored for each image source. In the case of the signal s22, it is determined that the input is a personal computer input. When the correction amount is in the initial value (= 1), the contrast setting is reduced, the contour emphasis setting is reduced, and the ABL setting value is reduced. I do. Further, each correction amount at this time is, for example, a coefficient for setting the contrast to 1/2, setting the outline emphasis level to 0, and setting the ABL to 1/2 with respect to the image quality setting information of the television signal. It is.

【0077】次に、前面ゲーム入力信号s25の場合
は、ゲーム機器が接続されたものと判断し、ゲーム機器
からの画像信号の表示用の補正量情報を、EEPROM
24から読み取る。即ち、補正量が初期値(=1)の状
態のときにはコントラストをテレビジョン信号の画質設
定情報の1/2に設定し、ABLの設定値は変更しない
で(即ち補正量は0)、ABLによる制限があまり強く
行われないようにする。
Next, in the case of the front game input signal s25, it is determined that the game device is connected, and the correction amount information for displaying the image signal from the game device is stored in the EEPROM.
Read from 24. That is, when the correction amount is the initial value (= 1), the contrast is set to の of the image quality setting information of the television signal, the ABL set value is not changed (that is, the correction amount is 0), and the ABL is used. Make sure that restrictions are not too strong.

【0078】また、S信号s24及びENC信号s23
の場合は、TV信号であると判断し、テレビジョン信号
の画質設定情報がそのまま設定される、即ちコントラス
トが高く、輪郭強調レベルが高く、ABLの設定値が高
い設定となるように、補正量は1に設定される。
The S signal s24 and the ENC signal s23
In the case of, it is determined that the signal is a TV signal, and the image quality setting information of the television signal is set as it is, that is, the correction amount is set so that the contrast is high, the contour enhancement level is high, and the ABL setting value is high. Is set to 1.

【0079】D/Aコンバータ26は、コントラスト制
御信号s13とブライトネス制御信号s14とを上述し
たアナログプリプロセス部3へ出力する。これらの信号
は、上述したように、アナログプリプロセス部3におい
てR,G,B信号のレベルや直流再生量を制御するのに
使用されている。また、D/Aコンバータ26は、素子
印加電圧Vfの制御信号s16をVf制御部15へ出力
する。また、D/Aコンバータ26の出力信号s18
は、電子ビームの加速に使用される高圧電圧Va(s1
9)を出力する高圧発生部17に入力され、高圧電圧V
aの出力レベルを制御する。
The D / A converter 26 outputs a contrast control signal s13 and a brightness control signal s14 to the analog pre-processing unit 3 described above. These signals are used to control the levels of the R, G, and B signals and the amount of DC reproduction in the analog preprocessing unit 3 as described above. Further, the D / A converter 26 outputs a control signal s16 of the element applied voltage Vf to the Vf control unit 15. The output signal s18 of the D / A converter 26
Is a high voltage Va (s1) used for accelerating the electron beam.
9) is input to the high voltage generator 17 which outputs
The output level of a is controlled.

【0080】このように、本実施形態に係る画像形成装
置は、1水平ライン毎に、水平駆動ドライバ10からの
画像変調データ出力を、垂直駆動ドライバ12によって
順次走査していくことにより、表示パネル1000に画
像が形成される。
As described above, the image forming apparatus according to the present embodiment sequentially scans the image modulation data output from the horizontal drive driver 10 by the vertical drive driver 12 for each horizontal line, thereby providing a display panel. An image is formed at 1000.

【0081】また、ユーザ・インターフェース部16
は、入力画像信号の種類に応じたコントラスト、AB
L、輪郭強調等の画質の自動設定を行う際に使用するユ
ーザ所望の値の設定、並びにその設定量の変更等をシス
テム制御部14に伝達すると共に、システム制御部14
からの諸情報の表示等を行なう。
The user interface unit 16
Is the contrast according to the type of the input image signal, AB
L, setting of a user-desired value used when performing automatic setting of image quality such as contour enhancement, and a change in the set amount are transmitted to the system control unit 14.
The display of various information from is performed.

【0082】例えば、ユーザ・インターフェース部16
において、上述したテレビジョン信号の場合の画質の設
定値及び画像ソース毎の補正量を変更可能な項目が選択
されたときには、ユーザの入力操作に応じて、テレビジ
ョン信号に対応する画質調整の設定値またはその設定値
の補正量が、システム制御部14に伝達され、システム
制御部14は、EEPROM24に記憶されている値
を、新たに入力された値に更新する。
For example, the user interface unit 16
In the above, when an item capable of changing the image quality setting value and the correction amount for each image source in the case of the above-described television signal is selected, the image quality adjustment setting corresponding to the television signal is performed in accordance with a user's input operation. The value or the correction amount of the set value is transmitted to the system control unit 14, and the system control unit 14 updates the value stored in the EEPROM 24 to the newly input value.

【0083】ビデオ検出部13は、アナログプリプロセ
ス部3から出力された輝度信号s20を、タイミング制
御部5から出力される水平ブランキングが付加された1
フィールド毎のゲート信号s5(図3参照)に従って積
分すると共に、輝度信号s20の平均値をフィールド毎
に検出した平均輝度信号s11を、システム制御部14
に出力する。この平均輝度s11は、システム制御部1
4のA/Dコンバータ25を介してCPU21に取り込
まれ、その信号は、CPU21によってシステム制御部
14内部に予め設定された基準値と比較される。そし
て、この平均輝度信号s11がその基準値よりも大きい
場合に、CPU21は、D/Aコンバータ26の出力信
号s13を出力することにより、コントラスト制御を行
なう。その結果、水平駆動ドライバ10から出カされる
パルス幅が抑制され、表示パネル1000の発光輝度
が、ある基準値以下に制限される。ここで、例えば入力
画像信号の種類に応じて、ABLの設定をテレビジョン
信号ときの1/2に設定したい場合、当該基準値を1/
2に設定することにより、ABLの設定値を1/2に設
定することができる。
The video detecting section 13 converts the luminance signal s20 output from the analog pre-processing section 3 into a signal 1 to which horizontal blanking output from the timing control section 5 is added.
Integrating according to the gate signal s5 for each field (see FIG. 3), the average luminance signal s11 obtained by detecting the average value of the luminance signal s20 for each field is output to the system controller 14
Output to This average luminance s11 is calculated by the system controller 1
The signal is taken into the CPU 21 via the A / D converter 25 of No. 4 and the signal is compared by the CPU 21 with a reference value preset in the system control unit 14. Then, when the average luminance signal s11 is larger than the reference value, the CPU 21 performs the contrast control by outputting the output signal s13 of the D / A converter 26. As a result, the pulse width output from the horizontal drive driver 10 is suppressed, and the light emission luminance of the display panel 1000 is limited to a certain reference value or less. Here, for example, when it is desired to set the ABL to 1/2 of the television signal according to the type of the input image signal, the reference value is set to 1 /
By setting to 2, the set value of ABL can be set to 2.

【0084】図10は、本発明の一実施形態におけるシ
ステム制御部におけるABL処理を示すフローチャート
であり、この処理を実現する制御プログラムは、ROM
22に記憶されている。
FIG. 10 is a flowchart showing ABL processing in the system control unit according to one embodiment of the present invention.
22.

【0085】同図において、ステップS101,ステッ
プS102:ビデオ検出部13から平均輝度信号s11
を入力し(ステップS101)、その平均輝度信号の値
と、ROM22に記憶されている基準値22aとを比較
する(ステップS102)。
In the figure, steps S101 and S102: the average luminance signal s11 from the video detector 13
Is input (step S101), and the value of the average luminance signal is compared with a reference value 22a stored in the ROM 22 (step S102).

【0086】ステップS103,ステップS104:ス
テップS102における比較の結果、平均輝度が基準値
よりも大きいときは(ステップS103)、D/Aコン
バータ26に信号を出力して、D/Aコンバータ26の
出力信号s13によりアナログプリプロセス部3におけ
るコントラスト制御を行なう(ステップS104)。そ
の結果、水平駆動ドライバ10から出カされるパルス幅
が抑制され、表示パネル1000の発光輝度がある基準
値以下に制御される。ここで、基準値22aをEEPR
OM24に格納すれば、基準値の書き換えが可能とな
り、例えば基準値をテレビジョン信号の値の1/2の値
とすることにより、ABLの設定値をテレビジョン信号
の1/2に変更することができる。
Steps S103 and S104: As a result of the comparison in step S102, when the average luminance is larger than the reference value (step S103), a signal is output to the D / A converter 26 and the output of the D / A converter 26 is output. The contrast control in the analog pre-processing unit 3 is performed by the signal s13 (step S104). As a result, the pulse width output from the horizontal drive driver 10 is suppressed, and the light emission luminance of the display panel 1000 is controlled to a certain reference value or less. Here, the reference value 22a is set to the EEPR
If the reference value is stored in the OM 24, the reference value can be rewritten. For example, by changing the reference value to 値 of the value of the television signal, the set value of the ABL can be changed to の of the television signal. Can be.

【0087】尚、前述した本実施形態のように、係数デ
ータs15に応じてディジタルプロセス部6でのコント
ラスト制御や、D/Aコンバータ26から出力される信
号s16に応じてVf制御部15を介してVfの値を制
御しても、或いはD/Aコンバータ26からの出力信号
s18に応じて、高圧発生部17より発生される電圧値
を制御してもよい。
As described in the above-described embodiment, the contrast is controlled by the digital processing unit 6 in accordance with the coefficient data s15, and the Vf control unit 15 is controlled in accordance with the signal s16 output from the D / A converter 26. Alternatively, the value of Vf may be controlled, or the voltage value generated by the high voltage generator 17 may be controlled in accordance with the output signal s18 from the D / A converter 26.

【0088】また、輝度評価値を得るために、高圧発生
部17の内部に平均高圧アノード電流を検出する手段を
更に設け、或いは高圧発生部17への電力を供給するラ
インの供給電流を検出する手段を更に設け、高圧発生部
17から、その検出した検出信号s21をシステム制御
部14に送って制御する場合は、前述のステップS10
1で、その検出信号s21をCPU21に入力し、その
入力した値に従ってステップS102以降の処理を実行
するように構成してもよい。その場合、信号s21が表
わす値は、図9の平均輝度信号s11と同様に処理され
る。
Further, in order to obtain a luminance evaluation value, means for detecting an average high-voltage anode current is further provided inside the high-voltage generation section 17 or a supply current of a line for supplying power to the high-voltage generation section 17 is detected. In a case where a means is further provided and the detection signal s21 detected by the high voltage generation unit 17 is sent to the system control unit 14 for control, the above-described step S10 is performed.
In step 1, the detection signal s21 may be input to the CPU 21 and the processing after step S102 may be executed according to the input value. In this case, the value represented by the signal s21 is processed in the same manner as the average luminance signal s11 in FIG.

【0089】以上説明したように、本実施形態に係る画
像形成装置によれば、入力画像信号の種類、即ち画像ソ
ースに応じて最適な画質に自動調整されるため、ユーザ
を画質調整の手間や、画質が好ましい状態に調整されて
いないことによる目の疲労から解放することができる。
As described above, according to the image forming apparatus according to the present embodiment, the image quality is automatically adjusted to the optimum image quality according to the type of the input image signal, that is, the image source. This eliminates eyestrain caused by the image quality not being adjusted to a desirable state.

【0090】(表示パネルの構成と製造法)以下、本発
明に係る画像形成装置に適用可能な表示パネルの構成と
製造法について、具体的な例を示して説明する。
(Structure and Manufacturing Method of Display Panel) The structure and manufacturing method of a display panel applicable to the image forming apparatus according to the present invention will be described with reference to specific examples.

【0091】図12は、本発明に適用可能な表示パネル
の斜視図であり、上述した各実施形態における画像表示
パネル1000に相当する。同図に示す表示パネルは、
内部構造を示すためにパネルの1部を切り欠いて示して
いる。
FIG. 12 is a perspective view of a display panel applicable to the present invention, and corresponds to the image display panel 1000 in each of the above-described embodiments. The display panel shown in FIG.
A part of the panel is cut away to show the internal structure.

【0092】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、これらリ
アプレート1005からフェースプレート1007の構
造により、表示パネルの内部を真空に維持するための気
密容器を形成している。
In the figure, 1005 is a rear plate, 1006
Denotes a side wall, and 1007 denotes a face plate. The structure of the rear plate 1005 to the face plate 1007 forms an airtight container for maintaining the inside of the display panel at a vacuum.

【0093】この気密容器を組み立てるにあたっては、
各部材の接合部に十分な強度と気密性を保持させるべ
く、封着する必要があるが、例えばフリットガラスを接
合部に塗布し、その接合部分を、大気中、或いは窒素雰
囲気中で、摂氏400〜500度で10分以上焼成する
ことにより封着を達成する。この気密容器の内部を、真
空に排気する方法については後述する。
In assembling this airtight container,
It is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and the joints are sealed in air or nitrogen atmosphere in Celsius. Sealing is achieved by baking at 400 to 500 degrees for 10 minutes or more. A method for evacuating the inside of the hermetic container to a vacuum will be described later.

【0094】リアプレート1005には、基板1001
が固定されているが、該基板上には冷陰極素子1002
がN個xM個形成されている。但し、N,Mは、2以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした画像形成装置においては、N=3000,M=1
000以上の数を設定することが望ましい。本実施例に
おいては、N=3072,M=1024とした。
The rear plate 1005 has a substrate 1001
Is fixed, but the cold cathode device 1002 is provided on the substrate.
Are formed in N × M pieces. However, N and M are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in an image forming apparatus for displaying high-definition television, N = 3000, M = 1
It is desirable to set the number to 000 or more. In this embodiment, N = 3072 and M = 1024.

【0095】これらN個xM個の冷陰極素子は、M本の
行方向配線1003とN本の列方向配線1004とによ
り単純マトリクス配線されている。以下、上述した基板
1001、冷陰極素子1002、M本の行方向配線10
03、並びにN本の列方向配線1004によって構成さ
れる部分を、マルチ電子ビーム源と呼ぶ。尚、マルチ電
子ビーム源の製造方法や構造については、後述する。
The N × M cold cathode devices are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. Hereinafter, the above-described substrate 1001, the cold cathode device 1002, and the M row-direction wirings 10
03 and a portion constituted by the N column direction wirings 1004 are referred to as a multi-electron beam source. The method and structure of the multi-electron beam source will be described later.

【0096】本実施例においては、気密容器のリアプレ
ート1005にマルチ電子ビーム源の基板1001を固
定する構成としたが、マルチ電子ビーム源の基板100
1が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板100
1自体を用いてもよい。
In the present embodiment, the substrate 1001 of the multi-electron beam source is fixed to the rear plate 1005 of the airtight container.
If 1 has sufficient strength, the substrate 100 of the multi-electron beam source is used as a rear plate of the hermetic container.
1 itself may be used.

【0097】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施例に係る
画像形成装置はカラー表示装置であるため、蛍光膜10
08の部分にはCRTの分野で用いられる赤、緑、青、
の3原色の蛍光体が塗り分けられている。各色の蛍光体
は、例えば図13に示すようにストライプ状に塗り分け
られ、それら蛍光体のストライプの間には黒色の導電体
1010が設けてある。黒色の導電体1010を設ける
目的は、電子ビームの照射位置に多少のずれがあっても
表示色にずれが生じないようにすることや、外光の反射
を防止して表示する画像のコントラストの低下を防ぐこ
と、そして、電子ビームによる蛍光膜のチャージアップ
を防止すること等である。黒色の導電体1010には、
黒鉛を主成分として用いたが、上記の目的に適するもの
であればこれ以外の材料を用いても良い。
Further, on the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the image forming apparatus according to the present embodiment is a color display, the fluorescent film 10
08 is the red, green, blue,
The three primary color phosphors are separately applied. The phosphors of each color are separately applied in stripes as shown in FIG. 13, for example, and a black conductor 1010 is provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, and to prevent the reflection of external light to improve the contrast of the displayed image. It is to prevent the phosphor film from being lowered, and to prevent charge-up of the fluorescent film by the electron beam. The black conductor 1010 has
Although graphite is used as a main component, other materials may be used as long as they are suitable for the above purpose.

【0098】また、3原色の蛍光体の塗り分け方は図1
3に示したストライプ状の配列に限られるものではな
く、例えば図14に示すようなデルタ状配列や、それ以
外の配列であってもよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 3, but may be, for example, a delta arrangement as shown in FIG. 14 or another arrangement.

【0099】尚、モノクロームの表示パネルを作成する
場合には、単色の蛍光体材料を蛍光膜1008に用いれ
ばよく、また黒色導電材料は必ずしも用いなくともよ
い。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material may not be necessarily used.

【0100】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光の利
用率を向上させることや、負イオンの衝突から蛍光膜1
008を保護することや、電子ビーム加速電圧を印加す
るための電極として作用させることや、蛍光膜1008
を励起した電子の導電路として作用させること等であ
る。メタルバック1009は、蛍光膜1008をフェー
スプレート基板1007上に形成した後、蛍光膜表面を
平滑化処理し、その上にAlを真空蒸着する方法により
形成した。尚、蛍光膜1008に低電圧用の蛍光体材料
を用いた場合には、メタルバック1009は用いない。
A metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1
008, to act as an electrode for applying an electron beam acceleration voltage,
To act as a conductive path for the excited electrons. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. When a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0101】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板1007と蛍光膜1008との間に、
例えばITOを材料とする透明電極を設けてもよい。
Although not used in the present embodiment, the gap between the face plate substrate 1007 and the fluorescent film 1008 is applied for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film.
For example, a transparent electrode made of ITO may be provided.

【0102】また、Dx1〜Dxm及びDy1〜Dyn及びHv
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Dx1〜Dxmは、マルチ電子ビーム源の行方向配線100
3、Dy1〜Dynはマルチ電子ビーム源の列方向配線10
04と電気的に接続している。またHvは、フェースプ
レートのメタルバック1009と電気的に接続してい
る。
Dx1 to Dxm and Dy1 to Dyn and Hv
Is a terminal for electric connection of an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown).
Dx1 to Dxm are the row direction wirings 100 of the multi-electron beam source.
3. Dy1 to Dyn are column wirings 10 of the multi-electron beam source.
04 is electrically connected. Hv is electrically connected to the metal back 1009 of the face plate.

【0103】また、気密容器の内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[T
orr]程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前、或いは封止後に気密容器内の所定の位置にゲ
ッター膜(不図示)を形成する。ここで、ゲッター膜と
は、例えばBaを主成分とするゲッター材料をヒーター
もしくは高周波加熱により加熱蒸着することによって形
成した膜であり、該ゲッター膜の吸着作用により、気密
容器内は1x10マイナス5乗ないしは1x10マイナ
ス7乗[Torr]の真空度に維持される。
To evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [T
orr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. Here, the getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10−5 due to the adsorbing action of the getter film. Alternatively, the degree of vacuum is maintained at 1.times.10.sup.-7 [Torr].

【0104】以上、本実施例における表示パネルの基本
構成と製法を説明した。
The basic configuration and manufacturing method of the display panel in this embodiment have been described.

【0105】次に、上述した図12の表示パネルに用い
たマルチ電子ビーム源の製造方法について説明する。
Next, a method of manufacturing the multi-electron beam source used for the display panel shown in FIG. 12 will be described.

【0106】後述する画像形成装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状或いは製法に制限
はない。従って、例えば表面伝導型放出素子やFE型、
或いはMIM型等の冷陰極素子を用いることができる。
The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image forming apparatus described later is an electron source in which cold cathode devices are arranged in a simple matrix. Therefore, for example, a surface conduction type emission element, an FE type,
Alternatively, a cold cathode element such as an MIM type can be used.

【0107】但し、表示画面が大きくてしかも安価な画
像形成装置が求められる状況のもとでは、これらの冷陰
極素子の中でも、表面伝導型放出素子が特に好ましい。
即ち、FE型ではエミッタコーンとゲート電極との相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とする。従って大面積化や製
造コストの低減を達成するには不利な要因となる。ま
た、MIM型では、絶縁層と上電極の膜厚とを薄くてし
かも均一にする必要があるが、これも大面積化や製造コ
ストの低減を達成するには不利な要因となる。その点、
表面伝導型放出素子は、比較的製造方法が単純なため、
大面積化や製造コストの低減が容易である。また、本願
発明者らは、表面伝導型放出素子の中でも、電子放出部
もしくはその周辺部を微粒子膜から形成したものがとり
わけ電子放出特性に優れ、しかも製造が容易に行えるこ
とを見いだしている。従って、高輝度で大画面の画像形
成装置のマルチ電子ビーム源に用いるには、最も好適で
あると言える。そこで、本実施例の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いる。そこで、まず好適な
表面伝導型放出素子について基本的な構成と製法及び特
性を説明し、その後で多数の素子を単純マトリクス配線
したマルチ電子ビーム源の構造について述べる。
However, in a situation where an inexpensive image forming apparatus having a large display screen is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable.
That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, an extremely high-precision manufacturing technique is required. Therefore, it is a disadvantageous factor in achieving an increase in area and a reduction in manufacturing cost. Further, in the MIM type, it is necessary to make the thickness of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. That point,
Since the surface conduction electron-emitting device is relatively simple to manufacture,
It is easy to increase the area and reduce the manufacturing cost. In addition, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-brightness, large-screen image forming apparatus. Therefore, in the display panel of this embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which a large number of devices are arranged in a simple matrix will be described.

【0108】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類が挙げられる。
(Preferable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Types.

【0109】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。
(Flat-Type Surface-Conduction-Type Emission Element) First, the structure and manufacturing method of a flat-type surface-conduction-type emission element will be described.

【0110】図15は、本発明に適用可能な平面型の表
面伝導型放出素子の構成を説明する平面図である。ま
た、図16は、本発明に適用可能な平面型の表面伝導型
放出素子の構成を説明する断面図である。
FIG. 15 is a plan view for explaining the structure of a planar surface conduction electron-emitting device applicable to the present invention. FIG. 16 is a cross-sectional view illustrating a configuration of a planar surface conduction electron-emitting device applicable to the present invention.

【0111】図15及び図16において、1101は基
板、1102と1103は素子電極、1104は導電性
薄膜、1105は通電フォーミング処理により形成した
電子放出部、1113は通電活性化処理により形成した
薄膜である。
15 and 16, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105 is an electron emitting portion formed by energization forming, and 1113 is a thin film formed by energization activation. is there.

【0112】基板1101としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、或いは上述の
各種基板上に例えばSiO2 を材料とする絶縁層を積層
した基板、等を用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is laminated on the various substrates described above. Substrate or the like can be used.

【0113】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。例えば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、或いはこれらの金属の合
金、或いはIn2 O3 −SnO2 をはじめとする金属酸
化物、ポリシリコン等の半導体、等の中から適宜材料を
選択して用いればよい。電極を形成するには、例えば真
空蒸着等の製膜技術とフォトリソグラフィー、エッチン
グ等のパターニング技術を組み合わせて用いれば容易に
形成できるが、それ以外の方法(例えば印刷技術)を用
いて形成してもよい。
The element electrodes 1102 and 1103 provided on the substrate 1101 so as to be parallel to the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected from metals such as Ag or the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, semiconductors such as polysilicon, and the like. The electrodes can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. However, the electrodes can be formed using other methods (for example, printing techniques). Is also good.

【0114】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも画像形成装置に応用するために
好ましいのは数マイクロメータより数十マイクロメータ
ーの範囲である。また、素子電極の厚さdについては、
通常は数百オングストロームから数マイクロメータの範
囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundred angstroms to several hundred micrometers. It is in the range of tens of micrometers. Further, regarding the thickness d of the device electrode,
Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers.

【0115】また、導電性薄膜1104の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜(島状の集合体も含む)
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、或いは微粒
子が互いに隣接した構造か、或いは微粒子が互いに重な
り合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual particles are spaced apart, a structure in which the particles are adjacent to each other, or a structure in which the particles overlap each other is observed.

【0116】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは10オングスト
ロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極1102
或いは1103と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、等である。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 1102
Alternatively, conditions necessary for good electrical connection with 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electrical resistance of the fine particle film itself to an appropriate value described later, And so on.

【0117】具体的には、数オングストロームから数千
オングストロームの範囲内で設定するが、なかでも好ま
しいのは10オングストロームから500オングストロ
ームの間である。
Specifically, it is set within a range of several Angstroms to several thousand Angstroms, and a preferable range is between 10 Angstroms and 500 Angstroms.

【0118】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Pd,Pt,Ru,Ag,A
u,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb,等をはじめとする金属や、PdO,Sn
O2 ,In2 O3 ,PbO,Sb2 O3 ,等をはじめと
する酸化物や、HfB2 ,ZrB2 ,LaB6 ,CeB
6 ,YB4 ,GdB4 ,等をはじめとする硼化物や、T
iC,ZrC,HfC,TaC,SiC,WC,等をは
じめとする炭化物や、TiN,ZrN,HfN,等をは
じめとする窒化物や、Si,Ge,等をはじめとする半
導体や、カーボン、等が挙げられ、これらの中から適宜
選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag, A
u, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, Sn
Oxides such as O2, In2 O3, PbO, Sb2 O3, etc., HfB2, ZrB2, LaB6, CeB
Borides such as 6, YB4, GdB4, etc .;
Carbides such as iC, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, etc., semiconductors such as Si, Ge, etc., carbon, etc. And these are appropriately selected from these.

【0119】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/sq]の範囲に含
まれるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set to be included in the range of 10 3 to 10 7 [Ohm / sq].

【0120】尚、導電性薄膜1104と素子電極110
2及び1103とは、電気的に良好に接続されるのが望
ましいため、互いの一部が重なりあうような構造をとっ
ている。その重なり方は、図15及び図16の例におい
ては、下から、基板、素子電極、導電性薄膜の順序で積
層したが、場合によっては下から基板、導電性薄膜、素
子電極、の順序で積層してもよい。
Note that the conductive thin film 1104 and the device electrode 110
2 and 1103 are desirably electrically connected well, and therefore have a structure in which a part of each overlaps. In the example of FIG. 15 and FIG. 16, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom, but in some cases, the substrate, the conductive thin film, and the device electrode are sequentially stacked from the bottom. They may be stacked.

【0121】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。尚、実際の電子
放出部の位置や形状を精密かつ正確に図示するのは困難
なため、図15及び図16においては模式的に示した。
The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical property higher than that of the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIGS. 15 and 16.

【0122】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105及びその近
傍を被覆している。薄膜1113は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。
Further, the thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0123】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのが更に好ましい。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred.

【0124】尚、実際の薄膜1113の位置や形状を精
密に図示するのは困難なため、図15及び図16におい
ては模式的に示した。また、図15の平面図において
は、薄膜1113の一部を除去した素子を図示した。
Since it is difficult to accurately show the actual position and shape of the thin film 1113, it is schematically shown in FIGS. Further, in the plan view of FIG. 15, an element in which a part of the thin film 1113 is removed is illustrated.

【0125】以上、好ましい素子の基本構成を述べた
が、本実施例においては以下のような素子を用いた。
The basic structure of the preferred device has been described above. In this example, the following device was used.

【0126】即ち、基板1101には青板ガラスを用
い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメータ]とした。
That is, blue glass was used for the substrate 1101, and a Ni thin film was used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0127】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0128】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図17から図21は、本
発明に適用可能な平面型の表面伝導型放出素子の製造工
程を説明する断面図であり、各図面における部材の参照
番号は、図15及び図16と同一である。
Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described. 17 to 21 are cross-sectional views for explaining a manufacturing process of a planar type surface conduction electron-emitting device applicable to the present invention, and reference numerals of members in each drawing are the same as those in FIGS. 15 and 16. .

【0129】1)まず、図17に示すように、基板11
01上に素子電極1102及び1103を形成する。形
成するにあたっては、あらかじめ基板1101を洗剤、
純水、有機溶剤を用いて十分に洗浄後、素子電極の材料
を堆積させる。ここで、堆積する方法としては、例え
ば、蒸着法やスパッタ法等の真空成膜技術を用ればよ
い。その後、堆積した電極材料を、フォトリソグラフィ
ー・エッチング技術を用いてパターニングし、図17に
示した一対の素子電極(1102と1103)を形成す
る。
1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed on the substrate 01. Before forming, the substrate 1101 is washed with a detergent,
After sufficiently washing with pure water and an organic solvent, the material for the device electrode is deposited. Here, as a deposition method, for example, a vacuum deposition technique such as an evaporation method or a sputtering method may be used. Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique to form a pair of device electrodes (1102 and 1103) shown in FIG.

【0130】2)次に、図18に示すように、導電性薄
膜1104を形成する。形成するにあたっては、まず図
17に示した状態の基板に、有機金属溶液を塗布して乾
燥し、その乾燥した基板を加熱焼成処理して微粒子膜を
成膜した後、フォトリソグラフィー・エッチングにより
所定の形状にパターニングする。ここで、有機金属溶液
とは、導電性薄膜に用いる微粒子の材料を主要元素とす
る有機金属化合物の溶液である。具体的には、本実施例
では主要元素としてPdを用いた。また、本実施例で
は、塗布方法として、ディッピング法を用いたが、それ
以外の例えばスピンナー法やスプレー法を用いてもよ
い。
2) Next, as shown in FIG. 18, a conductive thin film 1104 is formed. In the formation, first, an organic metal solution is applied to the substrate in the state shown in FIG. 17 and dried, and the dried substrate is heated and baked to form a fine particle film, and then a predetermined film is formed by photolithography and etching. Is patterned. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. Specifically, in this example, Pd was used as a main element. In this embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.

【0131】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、或
いは化学的気相堆積法等を用いる場合もある。
As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in this embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method Method may be used.

【0132】3)次に、図19に示すように、フォーミ
ング用電源1110から素子電極1102と1103の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部1105を形成する。
3) Next, as shown in FIG. 19, an appropriate voltage is applied between the device electrodes 1102 and 1103 from a forming power supply 1110, and a current forming process is performed to form an electron emitting portion 1105.

【0133】ここで、通電フォーミング処理とは、微粒
子膜で作られた導電性薄膜1104に通電を行って、そ
の一部を適宜に破壊、変形、もしくは変質せしめ、電子
放出を行うのに好適な構造に変化させる処理である。微
粒子膜で作られた導電性薄膜のうち電子放出を行うのに
好適な構造に変化した部分(即ち、電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
尚、電子放出部1105が形成される前と比較すると、
形成された後は素子電極1102と1103の間で計測
される電気抵抗は大幅に増加する。
Here, the energization forming treatment is suitable for applying an electric current to the conductive thin film 1104 made of a fine particle film to break, deform, or alter a part of the conductive thin film 1104 as appropriate to emit electrons. This is the process of changing the structure. A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Incidentally, when compared with before the electron emission portion 1105 is formed,
After the formation, the electric resistance measured between the device electrodes 1102 and 1103 greatly increases.

【0134】通電方法をより詳しく説明するために、図
22にフォーミング用電源1110から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施例の場合には、同図に示したようにパルス幅
T1の三角波パルスをパルス間隔T2で連続的に印加し
た。その際には、三角波パルスの波高値Vpfを順次昇
圧した。また、電子放出部1105の形成状況をモニタ
するためのモニタパルスPmを適宜の間隔で三角波パル
スの間に挿入し、その際に流れる電流を電流計1111
で計測した。
FIG. 22 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted between triangular-wave pulses at appropriate intervals, and the current flowing at that time is measured by an ammeter 1111.
Was measured.

【0135】本実施例においては、例えば10のマイナ
ス5乗[torr]程度の真空雰囲気下において、例え
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
る度に1回の割りで、モニタパルスPmを挿入した。フ
ォーミング処理に悪影響を及ぼすことがないように、モ
ニタパルスの電圧Vpmは0.1[V]に設定した。そ
して、素子電極1102と1103の間の電気抵抗が1
x10の6乗[オーム]になった段階、即ちモニタパル
ス印加時に電流計1111で計測される電流が1x10
のマイナス7乗[A]以下になった段階でフォーミング
処理にかかわる通電を終了した。
In this embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond] and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. The electric resistance between the device electrodes 1102 and 1103 is 1
The current measured by the ammeter 1111 at the stage when the power reaches x10 6 [ohm], that is, when the monitor pulse is applied, is 1 × 10
When the current value became equal to or less than the minus 7th power [A], the energization related to the forming process was terminated.

【0136】尚、上記の方法は、本実施例の表面伝導型
放出素子に関する好ましい方法であり、例えば微粒子膜
の材料や膜厚、或いは素子電極間隔L等表面伝導型放出
素子の設計を変更した場合には、それに応じて通電の条
件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment, and the design of the surface conduction electron-emitting device, such as the material and film thickness of the fine particle film or the element electrode interval L, is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0137】4)次に、図20に示すように、活性化用
電源1112から素子電極1102と1103との間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。
4) Next, as shown in FIG. 20, an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activating power supply 1112, and a current activation process is performed to improve the electron emission characteristics. I do.

【0138】ここで、通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部1105に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである。図20にお
いては、炭素もしくは炭素化合物よりなる堆積物を部材
1113として模式的に示した。尚、通電活性化処理を
行うことにより、行う前と比較して、同じ印加電圧にお
ける放出電流を典型的には100倍以上に増加させるこ
とができる。
Here, the energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. . In FIG. 20, a deposit made of carbon or a carbon compound is schematically shown as a member 1113. In addition, by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more compared to before the energization activation process.

【0139】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物1113は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は500
[オングストローム]以下、より好ましくは300[オ
ングストローム]以下である。
Specifically, 10 minus the fourth power to 1
By applying a voltage pulse periodically in a vacuum atmosphere within the range of 0 to the fifth power [torr], carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is any of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500.
[Angstrom] or less, more preferably 300 [angstrom] or less.

【0140】通電方法をより詳しく説明するために、図
23に、活性化用電源1112から印加する適宜の電圧
波形の一例を示す。本実施例においては、所定の電圧の
矩形波を定期的に印加して通電活性化処理を行ったが、
具体的には,矩形波の電圧Vacは14[V],パルス
幅T3は1[ミリ秒],パルス間隔T4は10[ミリ
秒]とした。尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。
FIG. 23 shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a predetermined voltage.
Specifically, the voltage Vac of the rectangular wave was 14 [V], the pulse width T3 was 1 [millisecond], and the pulse interval T4 was 10 [millisecond]. It should be noted that the above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0141】図20に示す1114は、該表面伝導型放
出素子から放出される放出電流Ieを捕捉するためのア
ノード電極で、直流高電圧電源1115及び電流計11
16が接続されている。尚、基板1101を、表示パネ
ルの中に組み込んでから活性化処理を行う場合には、表
示パネルの蛍光面をアノード電極1114として用い
る。活性化用電源1112から電圧を印加する間、電流
計1116で放出電流Ieを計測して通電活性化処理の
進行状況をモニタし、活性化用電源1112の動作を制
御する。電流計1116で計測された放出電流Ieの一
例を図24に示す。同図において、活性化電源1112
からパルス電圧を印加しはじめると、時間の経過ととも
に放出電流Ieは増加するが、やがて飽和してほとんど
増加しなくなる。このように、放出電流Ieがほぼ飽和
した時点で活性化用電源1112からの電圧印加を停止
し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 20 denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device.
16 are connected. Note that, when the activation process is performed after the substrate 1101 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 1114. While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and control the operation of the activation power supply 1112. FIG. 24 shows an example of the emission current Ie measured by the ammeter 1116. Referring to FIG.
When the pulse voltage starts to be applied from time to time, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0142】尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【0143】以上のようにして、図21に示す平面型の
表面伝導型放出素子を製造した。
As described above, the plane type surface conduction electron-emitting device shown in FIG. 21 was manufactured.

【0144】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.

【0145】図25は、本発明に適用可能な垂直型の表
面伝導型放出素子の基本構成を説明するための模式的な
断面図である。
FIG. 25 is a schematic sectional view for explaining the basic structure of a vertical surface conduction electron-emitting device applicable to the present invention.

【0146】図中、1201は基板、1202と120
3は素子電極、1206は段差形成部材、1204は微
粒子膜を用いた導電性薄膜、1205は通電フォーミン
グ処理により形成した電子放出部、1213は通電活性
化処理により形成した薄膜、である。
In the figure, reference numeral 1201 denotes a substrate;
Reference numeral 3 denotes an element electrode; 1206, a step forming member; 1204, a conductive thin film using a fine particle film; 1205, an electron emitting portion formed by energization forming; and 1213, a thin film formed by energization activation.

【0147】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。従
って、図15及び図16の平面型における素子電極間隔
Lは、垂直型においては段差形成部材1206の段差高
Lsとして設定される。尚、基板1201、素子電極1
202及び1203、微粒子膜を用いた導電性薄膜12
04、については、前記平面型の説明中に列挙した材料
を同様に用いることが可能である。また、段差形成部材
1206には、例えばSiO2 のような電気的に絶縁性
の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIGS. 15 and 16 is set as the step height Ls of the step forming member 1206 in the vertical type. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 12 using fine particle film
For 04, the materials listed in the description of the planar type can be similarly used. For the step forming member 1206, an electrically insulating material such as SiO2 is used.

【0148】次に、垂直型の表面伝導型放出素子の製法
について説明する。
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described.

【0149】図26から図31は、本発明に適用可能な
垂直型の表面伝導型放出素子の製法工程を説明する断面
図であり、各図面における部材の参照番号は、図25と
同一である。
FIGS. 26 to 31 are cross-sectional views illustrating the steps of manufacturing a vertical surface conduction electron-emitting device applicable to the present invention. The reference numerals of the members in each drawing are the same as those in FIG. .

【0150】1)まず、図26に示すように、基板12
01上に素子電極1203を形成する。
1) First, as shown in FIG.
The element electrode 1203 is formed over the element 01.

【0151】2)次に、図27に示すように、段差形成
部材を形成するための絶縁層を積層する。絶縁層は、例
えばSiO2 をスパッタ法で積層すればよいが、例えば
真空蒸着法や印刷法等の他の成膜方法を用いてもよい。
2) Next, as shown in FIG. 27, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering, but other film forming methods such as, for example, vacuum evaporation or printing may be used.

【0152】3)次に、図28に示すように、絶縁層の
上に素子電極1202を形成する。
3) Next, as shown in FIG. 28, an element electrode 1202 is formed on the insulating layer.

【0153】4)次に、図29に示すように、絶縁層の
一部を、例えばエッチング法を用いて除去し、素子電極
1203を露出させる。
4) Next, as shown in FIG. 29, a part of the insulating layer is removed by, for example, an etching method to expose the element electrode 1203.

【0154】5)次に、図30に示すように、微粒子膜
を用いた導電性薄膜1204を形成する。形成するに
は、前述した平面型の場合と同じく、例えば塗布法等の
成膜技術を用いればよい。
5) Next, as shown in FIG. 30, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type described above, a film forming technique such as a coating method may be used.

【0155】6)次に、前述した平面型の場合と同じ
く、通電フォーミング処理を行い、電子放出部を形成す
る。具体的には、図19を用いて説明した平面型の通電
フォーミング処理と同様の処理を行えばよい。
6) Next, as in the case of the above-described flat type, the energization forming process is performed to form an electron emitting portion. Specifically, a process similar to the planar energization forming process described with reference to FIG. 19 may be performed.

【0156】7)次に、前述した平面型の場合と同じ
く、通電活性化処理を行い、電子放出部近傍に炭素もし
くは炭素化合物を堆積させる。具体的には、図20を用
いて説明した平面型の通電活性化処理と同様の処理を行
えばよい。
7) Next, as in the case of the above-mentioned flat type, a current activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emitting portion. Specifically, a process similar to the planar energization activation process described with reference to FIG. 20 may be performed.

【0157】以上のような工程により、図31に示す垂
直型の表面伝導型放出素子を製造した。
Through the above steps, the vertical surface conduction electron-emitting device shown in FIG. 31 was manufactured.

【0158】(画像形成装置に用いた表面伝導型放出素
子の特性)次に、本実施例に係る画像形成装置に用いた
素子の特性について述べる。
(Characteristics of Surface Conduction Emission Element Used in Image Forming Apparatus) Next, characteristics of the element used in the image forming apparatus according to this embodiment will be described.

【0159】図32は、本発明に適用可能な通電活性化
処理の際の放出電流Ieの変化を示す図であり、本実施
例における画像形成装置に用いた素子の、(放出電流I
e)対(素子印加電圧Vf)特性、及び(素子電流I
f)対(素子印加電圧Vf)特性の典型的な例を示す。
尚、放出電流Ieは素子電流Ifに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、2本のグラフは
各々任意の単位で図示している。
FIG. 32 is a diagram showing a change in the emission current Ie during the energization activation process applicable to the present invention.
e) vs. (device applied voltage Vf) characteristics and (device current I
f) A typical example of the characteristic versus the (applied voltage Vf) is shown.
Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.

【0160】本実施例において画像形成装置に用いた素
子は、放出電流Ieに関して以下に述べる3つの特性を
有している。
The element used in the image forming apparatus in this embodiment has the following three characteristics regarding the emission current Ie.

【0161】第一に、ある電圧(これを閾値電圧Vth
と呼ぶ)以上の大きさの電圧を素子に印加すると急激に
放出電流Ieが増加するが、一方、閾値電圧Vth未満
の電圧では放出電流Ieはほとんど検出されない。即
ち、放出電流Ieに関して、明確な閾値電圧Vthを持
った非線形素子である。
First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, the non-linear element has a clear threshold voltage Vth with respect to the emission current Ie.

【0162】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流I
eの大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【0163】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time for applying the voltage Vf. Can control.

【0164】以上のような特性を有するため、表面伝導
型放出素子を画像形成装置に好適に用いることができ
る。例えば、多数の素子を表示画面の画素に対応して設
けた画像形成装置において、第一の特性を利用すれば、
表示画面を順次走査して表示を行うことが可能である。
即ち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Vth以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Vth未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device can be suitably used in an image forming apparatus. For example, in an image forming apparatus provided with a number of elements corresponding to pixels of a display screen, if the first characteristic is used,
Display can be performed by sequentially scanning the display screen.
That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element being driven, and a voltage lower than the threshold voltage Vth is applied to the element in a non-selected state. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0165】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that a gradation display can be performed.

【0166】(多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造)次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。
(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, a structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【0167】図33は、本発明に適用可能なマルチ電子
ビーム源の平面図であり、図12の表示パネルに用いた
マルチ電子ビーム源の平面図である。基板上には、図1
5及び図16に示した素子と同様な表面伝導型放出素子
が複数配列されている。これらの素子は、行方向配線電
極1003と列方向配線電極1004とにより単純マト
リクス状に配線されている。行方向配線電極1003と
列方向配線電極1004とが交差する部分には、電極間
に絶縁層(不図示)が形成されており、電気的な絶縁が
保たれている。
FIG. 33 is a plan view of a multi-electron beam source applicable to the present invention, and is a plan view of a multi-electron beam source used for the display panel of FIG. Fig. 1
A plurality of surface conduction type emission elements similar to the elements shown in FIGS. 5 and 16 are arranged. These elements are wired in a simple matrix by row-directional wiring electrodes 1003 and column-directional wiring electrodes 1004. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where the electrodes intersect, so that electrical insulation is maintained.

【0168】図34は、本発明に適用可能な表面伝導型
放出素子の、図33のA−A’断面における断面図であ
る。同図に示すような構造を有するマルチ電子源は、あ
らかじめ基板上に行方向配線電極1003、列方向配線
電極1004、電極間絶縁層(不図示)、及び表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極1003及び列方向配線電極1004を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理とを行うことにより製造した。
FIG. 34 is a cross-sectional view of the surface conduction electron-emitting device applicable to the present invention, taken along a line AA ′ in FIG. A multi-electron source having a structure as shown in FIG. 1 has a row-direction wiring electrode 1003, a column-direction wiring electrode 1004, an interelectrode insulating layer (not shown), a device electrode of a surface conduction electron-emitting device, and a conductive material. After the conductive thin film was formed, power was supplied to each element via the row-direction wiring electrodes 1003 and the column-direction wiring electrodes 1004 to perform the energization forming process and the energization activation process.

【0169】<画像形成装置>図35は、本発明に適用
可能なマルチ電子ビーム源を表示パネルとして用いた画
像形成装置の構成例を示すブロック図であり、上述した
活性化処理を施した電子源を用いたディスプレイパネル
に、例えばテレビジョン放送をはじめとする種々の画像
情報源より提供される画像情報を表示できるように構成
した画像形成装置の一例を示す図である。
<Image Forming Apparatus> FIG. 35 is a block diagram showing a configuration example of an image forming apparatus using a multi-electron beam source applicable to the present invention as a display panel. 1 is a diagram illustrating an example of an image forming apparatus configured to be able to display image information provided from various image information sources such as a television broadcast on a display panel using the source.

【0170】同図において、70はディスプレイパネ
ル、71はディスプレイパネル70の駆動回路、72は
ディスプレイコントローラ、73はマルチプレクサ、7
4はデコーダ、75は入出力インタフェース回路、76
はCPU、77は画像生成回路、78及び79及び80
は画像メモリインタフェース回路、81は画像入力イン
タフェース回路、82及び83はTV信号受信回路、8
4は入力部である。尚、本画像形成装置は、例えばテレ
ビジョン信号のように映像情報と音声情報の両方を含む
信号を受信する場合には、当然映像の表示と同時に音声
を再生するものであるが、本発明の特徴と直接関係しな
い音声情報の受信,分離,再生,処理,記憶等に関する
回路やスピーカー等については説明を省略する。
In the figure, 70 is a display panel, 71 is a drive circuit of the display panel 70, 72 is a display controller, 73 is a multiplexer,
4 is a decoder, 75 is an input / output interface circuit, 76
Denotes a CPU, 77 denotes an image generation circuit, 78, 79 and 80
Is an image memory interface circuit, 81 is an image input interface circuit, 82 and 83 are TV signal receiving circuits, 8
Reference numeral 4 denotes an input unit. When the image forming apparatus receives a signal including both video information and audio information such as a television signal, the image forming apparatus naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of audio information that is not directly related to the features are omitted.

【0171】以下、図35に示す画像形成装置における
画像信号の流れに沿って各部の機能を説明する。
The function of each section will be described below along the flow of image signals in the image forming apparatus shown in FIG.

【0172】まず、TV信号受信回路83は、例えば、
電波や空間光通信等のような無線伝送系を用いて伝送さ
れるTV画像信号を受信する為の回路である。受信する
TV信号の方式は特に限られるものではなく、例えば、
NTSC方式,PAL方式,SECAM方式等の諸方式
でもよい。また、これらより更に多数の走査線よりなる
TV信号(例えばMUSE方式をはじめとするいわゆる
高品位TV)は、大面積化や大画素数化に適した前記デ
ィスプレイパネルの利点を生かすのに好適な信号源であ
る。TV信号受信回路83で受信されたTV信号は、デ
コーダ74に出力される。
First, the TV signal receiving circuit 83, for example,
This is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The type of the TV signal to be received is not particularly limited.
Various systems such as the NTSC system, the PAL system, and the SECAM system may be used. Further, a TV signal composed of a larger number of scanning lines (for example, a so-called high-definition TV including the MUSE method) is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 83 is output to the decoder 74.

【0173】また、TV信号受信回路82は、例えば同
軸ケーブルや光ファイバ等のような有線伝送系を用いて
伝送されるTV画像信号を受信する回路であり、TV信
号受信回路83と同様に、受信するTV信号の方式は特
に限られるものではない。また、本回路で受信されたT
V信号もデコーダ74に出力される。
The TV signal receiving circuit 82 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. The format of the received TV signal is not particularly limited. In addition, the T
The V signal is also output to the decoder 74.

【0174】また、画像入力インタフェース回路81
は、例えばTVカメラや画像読み取りスキャナ等の画像
入力装置から供給される画像信号を取り込む回路で、取
り込まれた画像信号はデコーダ74に出力される。
The image input interface circuit 81
Is a circuit that captures an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 74.

【0175】また、画像メモリインタフェース回路80
は、ビデオテープレコーダ(以下VTRと略す)に記憶
されている画像信号を取り込む回路で、取り込まれた画
像信号はデコーダ74に出力される。
The image memory interface circuit 80
Is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 74.

【0176】また、画像メモリインタフェース回路79
は、ビデオディスクに記憶されている画像信号を取り込
む回路で、取り込まれた画像信号はデコーダ74に出力
される。
The image memory interface circuit 79
Is a circuit for taking in an image signal stored in the video disk, and the taken-in image signal is output to the decoder 74.

【0177】また、画像メモリインタフェース回路78
は、いわゆる静止画ディスクのように、静止画像データ
を記憶している装置から画像信号を取り込む回路で、取
り込まれた静止画像データはデコーダ74に入力され
る。
Also, the image memory interface circuit 78
Is a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk. The taken still image data is input to the decoder 74.

【0178】また、入出力インタフェース回路75は、
本画像形成装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンタ等の出力装置とを
接続する回路である。画像データや文字・図形情報の入
出力を行うのは言うに及ばず、場合によっては本画像形
成装置の備えるCPU76と外部との間で制御信号や数
値データの入出力等を行うことも可能である。
Also, the input / output interface circuit 75
A circuit that connects the image forming apparatus to an external computer, a computer network, or an output device such as a printer. It goes without saying that image data and character / graphic information are input / output, and in some cases, control signals and numerical data can be input / output between the CPU 76 provided in the image forming apparatus and the outside. is there.

【0179】また、画像生成回路77は、入出力インタ
フェース回路75を介して外部から入力される画像デー
タや文字・図形情報や、或いはCPU76より出力され
る画像データや文字・図形情報に基づき表示用画像デー
タを生成する回路である。本回路の内部には、例えば画
像データや文字・図形情報を蓄積するための書き換え可
能メモリや、文字コードに対応する画像パターンが記憶
されている読み出し専用メモリや、画像処理を行うため
のプロセッサー等をはじめとして画像の生成に必要な回
路が組み込まれている。
The image generating circuit 77 is used for display based on image data and character / graphic information input from the outside via the input / output interface circuit 75, or image data and character / graphic information output from the CPU 76. This is a circuit for generating image data. The circuit includes, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, and the like. And other circuits necessary for generating an image.

【0180】本回路により生成された表示用画像データ
は、デコーダ74に出力されるが、場合によっては入出
力インタフェース回路75を介して外部のコンピュータ
ネットワークやプリンタに出力することも可能である。
The display image data generated by this circuit is output to the decoder 74, but may be output to an external computer network or printer via the input / output interface circuit 75 in some cases.

【0181】また、CPU76は、主として本画像形成
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。CPU76は、例えば、マルチプレクサ
73に制御信号を出力し、ディスプレイパネルに表示す
る画像信号を適宜選択したり組み合わせたりする。ま
た、その際には表示する画像信号に応じてディスプレイ
パネルコントローラ72に対して制御信号を発生し、画
面表示周波数や走査方法(例えば、インターレース、ま
たはノンインターレース)や、一画面の走査線の数等画
像形成装置の動作を適宜制御する。
The CPU 76 mainly performs operations related to operation control of the image forming apparatus and generation, selection, and editing of a display image. The CPU 76 outputs a control signal to the multiplexer 73, for example, and appropriately selects and combines image signals to be displayed on the display panel. At that time, a control signal is generated to the display panel controller 72 in accordance with the image signal to be displayed, and the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen are determined. The operation of the image forming apparatus is appropriately controlled.

【0182】また、画像生成回路77に対して画像デー
タや文字・図形情報を直接出力したり、或いは入出力イ
ンタフェース回路75を介して外部のコンピュータやメ
モリをアクセスして画像データや文字・図形情報を入力
する。
The image data and character / graphic information are directly output to the image generation circuit 77, or an external computer or memory is accessed via the input / output interface circuit 75 to access the image data or character / graphic information. Enter

【0183】尚、CPU76は、むろんこれ以外の目的
の作業にも関わるものであって良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或い
は、前述したように入出力インタフェース回路75を介
して外部のコンピュータネットワークと接続し、例えば
数値計算等の作業を外部機器と協同して行っても良い。
It is to be noted that the CPU 76 may, of course, be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 75 as described above, and work such as numerical calculation may be performed in cooperation with an external device.

【0184】また、入力部84は、CPU76に使用者
が命令やプログラム、或いはデータ等を入力するための
ものであり、例えばキーボードやマウスのほか、ジョイ
スティック,バーコードリーダ,音声認識装置等多様な
入力機器を用いることが可能である。
The input section 84 is for the user to input commands, programs, data, and the like to the CPU 76. For example, in addition to a keyboard and a mouse, a joystick, a bar code reader, a voice recognition device, etc. Input devices can be used.

【0185】また、デコーダ74は、画像生成回路77
乃至TV信号受信回路83より入力される種々の画像信
号を3原色信号、または輝度信号とI信号,Q信号に逆
変換する回路である。尚、同図中に点線で示すように、
デコーダ74は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、或いは画像生成回路
77及びCPU76と協同して画像の間引き,補間,拡
大,縮小,合成をはじめとする画像処理や編集が容易に
行えるようになるという利点が生まれるからである。
The decoder 74 includes an image generation circuit 77
And a circuit for inversely converting various image signals input from the TV signal receiving circuit 83 into three primary color signals or a luminance signal and I and Q signals. As shown by the dotted line in FIG.
The decoder 74 desirably includes an image memory therein. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates display of a still image, or facilitates image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 77 and the CPU 76. This is because the advantage of being able to do so is born.

【0186】また、マルチプレクサ73は、CPU76
より入力される制御信号に基づき表示画像を適宜選択す
るものである。即ち、マルチプレクサ73はデコーダ7
4から入力される逆変換された画像信号のうちから所望
の画像信号を選択して駆動回路71に出力する。その場
合には、一画面表示時間内で画像信号を切り替えて選択
することにより、いわゆる多画面テレビのように、一画
面を複数の領域に分けて領域によって異なる画像を表示
することも可能である。
The multiplexer 73 includes a CPU 76
A display image is appropriately selected based on a control signal input from the controller. That is, the multiplexer 73 is connected to the decoder 7.
A desired image signal is selected from among the inversely converted image signals input from 4 and output to the drive circuit 71. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0187】また、ディスプレイパネルコントローラ7
2は、CPU76より入力される制御信号に基づき駆動
回路71の動作を制御する回路である。
The display panel controller 7
Reference numeral 2 denotes a circuit that controls the operation of the drive circuit 71 based on a control signal input from the CPU 76.

【0188】まず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(図示せず)の動作シーケンスを制御する信号を
駆動回路71に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 71.

【0189】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えば、インターレース、またはノンインターレース)を
制御する信号を駆動回路71に対して出力する。
Further, as a signal relating to the driving method of the display panel, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 71.

【0190】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路71に対して出力する場合も
ある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 71.

【0191】また、駆動回路71は、ディスプレイパネ
ル70に印加する駆動信号を発生する回路であり、マル
チプレクサ73から入力される画像信号と、ディスプレ
イパネルコントローラ72より入力される制御信号に基
づいて動作するものである。
The drive circuit 71 is a circuit for generating a drive signal to be applied to the display panel 70, and operates based on an image signal input from the multiplexer 73 and a control signal input from the display panel controller 72. Things.

【0192】以上、各部の機能を説明したが、図35に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル70に表示することが可能である。即ち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ74に
おいて逆変換された後、マルチプレクサ73において適
宜選択され、その選択した画像信号が駆動回路71に入
力される。一方、ディスプレイコントローラ72は、表
示する画像信号に応じて駆動回路71の動作を制御する
制御信号を発生する。駆動回路71は、上記画像信号と
制御信号に基づいてディスプレイパネル70に駆動信号
を印加する。これにより、ディスプレイパネル70にお
いて画像が表示される。これらの一連の動作は、CPU
76により統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 35, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 70. . That is, various image signals such as television broadcasts are inversely converted by the decoder 74, then appropriately selected by the multiplexer 73, and the selected image signals are input to the drive circuit 71. On the other hand, the display controller 72 generates a control signal for controlling the operation of the drive circuit 71 according to the image signal to be displayed. The drive circuit 71 applies a drive signal to the display panel 70 based on the image signal and the control signal. Thus, an image is displayed on the display panel 70. These series of operations are performed by the CPU
76 to control the entire system.

【0193】また、本画像形成装置においては、デコー
ダ74に内蔵する画像メモリや、画像生成回路77及び
情報の中から選択したものを表示するだけでなく、表示
する画像情報に対して、例えば拡大,縮小,回転,移
動,エッジ強調,間引き,補間,色変換,画像の縦横比
変換等をはじめとする画像処理や、合成,消去,接続,
入れ換え,はめ込み等をはじめとする画像編集を行うこ
とも可能である。
Further, in the present image forming apparatus, not only the image memory incorporated in the decoder 74, the image generation circuit 77 and the information selected from the information are displayed, but also the image information to be displayed is enlarged, for example. , Reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc., synthesis, erasure, connection,
It is also possible to perform image editing such as exchanging and fitting.

【0194】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や画像編集と同様に、音声情報に関
しても処理や編集を行なうための専用回路を設けても良
い。
Although not particularly described in the description of this embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0195】従って、本画像形成装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像及び
動画像を扱う画像編集機器,コンピュータの端末機器,
ワードプロセッサをはじめとする事務用端末機器,ゲー
ム機等の機能を一台で兼ね備えることが可能で、産業
用、或いは民生用として極めて応用範囲が広い。
Therefore, the present image forming apparatus can be used as a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device,
The functions of office terminal equipment such as a word processor, a game machine, and the like can be provided as a single unit, and the application range is extremely wide for industrial use or consumer use.

【0196】尚、上記の図35は、表面伝導形放出素子
を電子ビーム源とするディスプレイパネルを用いた画像
形成装置の構成の一例を示したにすぎず、これのみに限
定されるものでないことは言うまでもない。例えば、図
35の構成要素のうち使用目的上必要のない機能に関わ
る回路は省いても差し支えない。またこれとは逆に、使
用目的によっては更に構成要素を追加しても良い。例え
ば、本画像形成装置をテレビ電話機として応用する場合
には、テレビカメラ,音声マイク,照明機,モデムを含
む送受信回路等を構成要素に追加するのが好適である。
FIG. 35 shows only an example of the configuration of an image forming apparatus using a display panel using a surface conduction electron-emitting device as an electron beam source, and the present invention is not limited to this. Needless to say. For example, among the components in FIG. 35, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present image forming apparatus is applied to a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0197】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源とするディスプレイパネル
の薄形化が容易なため、画像形成装置の奥行きを小さく
することができる。それに加えて、表面伝導型電子放出
素子を電子ビーム源とするディスプレイパネルは大画面
化が容易で輝度が高く視野角特性にも優れるため、本画
像形成装置は臨場感にあふれ迫力に富んだ画像を視認性
良く表示することが可能である。
In the present image forming apparatus, the depth of the image forming apparatus can be reduced because the thickness of the display panel using the surface conduction electron-emitting device as an electron source can be easily reduced. In addition, since the display panel using the surface conduction electron-emitting device as the electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, the image forming apparatus has a realistic and powerful image. Can be displayed with good visibility.

【0198】尚、電子源を構成する電子放出素子には、
表面伝導型の電子放出素子だけでなく、図32に示すよ
うな非線形な電圧V・電流I特性を有する素子なら、一
般の低インピーダンスの素子にも適用することができ
る。
Incidentally, the electron-emitting devices constituting the electron source include:
The present invention can be applied not only to a surface conduction electron-emitting device but also to a general low-impedance device as long as it has a non-linear voltage V / current I characteristic as shown in FIG.

【0199】また、上述した実施形態では、列方向配線
に電流駆動回路を配置し、その列方向配線に決定された
電流を流す構成としたが、行方向配線に電流駆動回路を
配置してもよい。
Further, in the above-described embodiment, the current drive circuit is arranged in the column direction wiring, and the determined current flows in the column direction wiring. However, the current drive circuit may be arranged in the row direction wiring. Good.

【0200】[0200]

【発明の効果】以上説明したように、本発明によれば、
表示すべき入力画像信号の種類に応じて最適な画質設定
を行う画像形成装置の提供が実現する。
As described above, according to the present invention,
It is possible to provide an image forming apparatus that performs optimal image quality setting according to the type of an input image signal to be displayed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態としての画像形成装置の全
体構成を示すブロック図である。
FIG. 1 is a block diagram illustrating an overall configuration of an image forming apparatus as one embodiment of the present invention.

【図2】本発明の一実施形態における信号切り替え部の
動作を示すフローチャートである。
FIG. 2 is a flowchart illustrating an operation of a signal switching unit according to the embodiment of the present invention.

【図3】本発明の一実施形態における画質設定処理を示
すフローチャートである。
FIG. 3 is a flowchart illustrating an image quality setting process according to an embodiment of the present invention.

【図4】本発明の一実施形態における画質設定処理を示
すフローチャートである。
FIG. 4 is a flowchart illustrating an image quality setting process according to an embodiment of the present invention.

【図5】本発明の一実施形態におけるアナログプリプロ
セスの構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of an analog preprocess according to an embodiment of the present invention.

【図6】本発明の一実施形態におけるディジタルプロセ
ス部内の輪郭強調部の構成を示すブロック図である。
FIG. 6 is a block diagram illustrating a configuration of a contour emphasis unit in a digital processing unit according to an embodiment of the present invention.

【図7】本発明の一実施形態におけるデータ並び替え部
の動作を説明するタイミングチャートである。
FIG. 7 is a timing chart illustrating an operation of a data rearranging unit according to the embodiment of the present invention.

【図8】本発明の一実施形態における垂直同期信号に同
期した各行の表示タイミングを示すタイミングチャート
である。
FIG. 8 is a timing chart showing display timing of each row synchronized with a vertical synchronization signal according to an embodiment of the present invention.

【図9】本発明の一実施形態におけるシステム制御部の
構成を示すブロック図である。
FIG. 9 is a block diagram illustrating a configuration of a system control unit according to an embodiment of the present invention.

【図10】本発明の一実施形態におけるシステム制御部
におけるABL処理を示すフローチャートである。
FIG. 10 is a flowchart illustrating ABL processing in a system control unit according to an embodiment of the present invention.

【図11】本発明の一実施形態における信号切り替え部
の構成を示すブロック図である。
FIG. 11 is a block diagram illustrating a configuration of a signal switching unit according to an embodiment of the present invention.

【図12】本発明に適用可能な表示パネルの斜視図であ
る。
FIG. 12 is a perspective view of a display panel applicable to the present invention.

【図13】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。
FIG. 13 is a plan view illustrating a phosphor array of a face plate of the display panel.

【図14】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。
FIG. 14 is a plan view illustrating a phosphor array of a face plate of a display panel.

【図15】本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する平面図である。
FIG. 15 is a plan view illustrating the configuration of a planar surface conduction electron-emitting device applicable to the present invention.

【図16】本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する断面図である。
FIG. 16 is a cross-sectional view illustrating a configuration of a planar surface conduction electron-emitting device applicable to the present invention.

【図17】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。
FIG. 17 is a cross-sectional view for explaining a manufacturing process of a planar surface conduction electron-emitting device applicable to the present invention.

【図18】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。
FIG. 18 is a cross-sectional view for explaining a manufacturing process of a planar surface conduction electron-emitting device applicable to the present invention.

【図19】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。
FIG. 19 is a cross-sectional view for explaining a manufacturing process of a planar surface conduction electron-emitting device applicable to the present invention.

【図20】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。
FIG. 20 is a cross-sectional view for explaining a manufacturing process of a planar surface conduction electron-emitting device applicable to the present invention.

【図21】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。
FIG. 21 is a cross-sectional view for explaining a manufacturing process of a planar surface conduction electron-emitting device applicable to the present invention.

【図22】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 22 is a diagram showing an applied voltage waveform in the energization forming process.

【図23】通電活性化処理の際の印加電圧波形を示す図
である。
FIG. 23 is a diagram showing an applied voltage waveform in the energization activation process.

【図24】通電活性化処理の際の放出電流Ieの変化を
示す図である。
FIG. 24 is a diagram showing a change in emission current Ie during the activation process.

【図25】本発明に適用可能な垂直型の表面伝導型放出
素子の基本構成を説明するための模式的な断面図であ
る。
FIG. 25 is a schematic cross-sectional view for explaining a basic configuration of a vertical surface conduction electron-emitting device applicable to the present invention.

【図26】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 26 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図27】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 27 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図28】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 28 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図29】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 29 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図30】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 30 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図31】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。
FIG. 31 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device applicable to the present invention.

【図32】本発明に適用可能な通電活性化処理の際の放
出電流Ieの変化を示す図である。
FIG. 32 is a diagram showing a change in emission current Ie during a current activation process applicable to the present invention.

【図33】本発明に適用可能なマルチ電子ビーム源の平
面図である。
FIG. 33 is a plan view of a multi-electron beam source applicable to the present invention.

【図34】本発明に適用可能な表面伝導型放出素子の、
図33のA−A’断面における断面図である。
FIG. 34 shows a surface conduction electron-emitting device applicable to the present invention;
FIG. 34 is a cross-sectional view taken along the line AA ′ of FIG. 33.

【図35】本発明に適用可能なマルチ電子ビーム源を表
示パネルとして用いた画像形成装置の構成例を示すブロ
ック図である。
FIG. 35 is a block diagram illustrating a configuration example of an image forming apparatus using a multi-electron beam source applicable to the present invention as a display panel.

【図36】一般的な表面伝導型電子放出素子の構造例を
示す平面図である。
FIG. 36 is a plan view showing a structural example of a general surface conduction electron-emitting device.

【図37】一般的なFE型の冷陰極素子の構造例を示す
断面図である。
FIG. 37 is a cross-sectional view showing a structural example of a general FE type cold cathode element.

【図38】一般的なMIMの冷陰極型素子の構造例を示
す断面図である。
FIG. 38 is a cross-sectional view showing a structural example of a general MIM cold-cathode device.

【図39】行列状に配列された複数の電子放出素子の配
線例を示す図である。
FIG. 39 is a diagram showing a wiring example of a plurality of electron-emitting devices arranged in a matrix.

【符号の説明】[Explanation of symbols]

2:デコーダ, 3:アナログプリプロセス部, 4:A/Dコンバータ, 5:タイミング制御部, 6:ディジタルプロセス部, 7:データ並び替え部, 8,11:シフトレジスタ, 9:変調信号発生部, 10:水平駆動ドライバ, 12:垂直駆動ドライバ, 13:ビデオ検出部, 14:システム制御部, 15:Vf制御部, 16:ユーザインターフェイス部, 17:高圧発生部, 21:CPU, 22:ROM, 23:RAM, 24:EEPROM, 25:A/D, 26:D/A, 27:I/O, 28:信号切り替え部, 29:同期分離部1, 30:同期判定部, 31:同期切り替え部, 32:映像切り替え部, 33:同期分離部2, 34:色調整部, 35:マトリックス部, 36:コントラストコントロール部, 37:直流再生部, 38:ブライトネス部, 39:ローパスフィルタ部, 40:1ラインメモリA, 41:1ラインメモリB, 42:輪郭強調信号合成, 43:掛け算器, 44:足し算器, 2: Decoder, 3: Analog pre-processing section, 4: A / D converter, 5: Timing control section, 6: Digital processing section, 7: Data rearrangement section, 8, 11: Shift register, 9: Modulation signal generation section , 10: horizontal drive driver, 12: vertical drive driver, 13: video detection unit, 14: system control unit, 15: Vf control unit, 16: user interface unit, 17: high voltage generation unit, 21: CPU, 22: ROM , 23: RAM, 24: EEPROM, 25: A / D, 26: D / A, 27: I / O, 28: signal switching unit, 29: synchronization separation unit 1, 30: synchronization determination unit, 31: synchronization switching Unit, 32: video switching unit, 33: sync separation unit 2, 34: color adjustment unit, 35: matrix unit, 36: contrast control unit, 37: straight line Stream regeneration unit, 38: brightness unit, 39: low-pass filter unit, 40: 1 line memory A, 41: 1 line memory B, 42: contour emphasis signal synthesis, 43: multiplier, 44: adder,

フロントページの続き Fターム(参考) 5B057 AA11 CA01 CA08 CA12 CA16 CB01 CB08 CB12 CB16 CC01 CE03 CE11 CE17 CH11 CH18 DB02 DB06 DB09 DC16 5C026 CA02 CA03 CA10 5C066 AA03 AA09 CA17 EA07 EA10 EC02 GA01 5C080 AA18 BB05 CC03 DD01 EE19 GG08 JJ02 JJ04 JJ05 JJ06 JJ07 Continued on front page F-term (reference) 5B057 AA11 CA01 CA08 CA12 CA16 CB01 CB08 CB12 CB16 CC01 CE03 CE11 CE17 CH11 CH18 DB02 DB06 DB09 DC16 5C026 CA02 CA03 CA10 5C066 AA03 AA09 CA17 EA07 EA10 EC02 GA01 5C080 EA03 EB05 JJ05 JJ06 JJ07

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 複数種類の画像信号に関する画質情報を
記憶する記憶手段と、 入力画像信号の種別を判定する判定手段と、 前記記憶手段に記憶した画質情報のうち、前記判定手段
の判定結果に対応する画像情報に従って、前記入力画像
信号を補正する画質補正手段と、を備えることを特徴と
する画像形成装置。
A storage unit configured to store image quality information relating to a plurality of types of image signals; a determination unit configured to determine a type of the input image signal; and a determination result of the determination unit among the image quality information stored in the storage unit. An image forming apparatus comprising: an image quality correction unit configured to correct the input image signal according to corresponding image information.
【請求項2】 前記画質情報は、少なくともコントラス
ト情報を含むことを特徴とする請求項1記載の画像形成
装置。
2. The image forming apparatus according to claim 1, wherein the image quality information includes at least contrast information.
【請求項3】 前記画質情報は、少なくとも輪郭強調情
報を含むことを特徴とする請求項1記載の画像形成装
置。
3. The image forming apparatus according to claim 1, wherein the image quality information includes at least outline emphasis information.
【請求項4】 前記画質情報は、少なくともABL(Au
tomatic Bright Limitter)情報を含むことを特徴とす
る請求項1記載の画像形成装置。
4. The image quality information includes at least ABL (Au
2. The image forming apparatus according to claim 1, wherein the image forming apparatus includes tomatic bright limitter information.
【請求項5】 前記画質補正手段は、前記コントラスト
情報に基づいて、前記入力画像信号のコントラストを補
正することを特徴とする請求項2記載の画像形成装置。
5. The image forming apparatus according to claim 2, wherein the image quality correction unit corrects a contrast of the input image signal based on the contrast information.
【請求項6】 前記画質補正手段は、前記輪郭強調情報
に基づいて、前記入力画像信号が表わす画像の輪郭強調
を行うことを特徴とする請求項3記載の画像形成装置。
6. The image forming apparatus according to claim 3, wherein the image quality correction unit performs contour enhancement of an image represented by the input image signal based on the contour enhancement information.
【請求項7】 前記画質補正手段は、前記ABL情報に
基づいて、前記入力画像信号が表わす画像の明るさを制
限することを特徴とする請求項4記載の画像形成装置。
7. The image forming apparatus according to claim 4, wherein the image quality correction unit limits the brightness of an image represented by the input image signal based on the ABL information.
【請求項8】 前記画質補正手段は、前記入力画像信号
が表わす画像の明るさの制限を、コントラスト制御によ
っても行うことを特徴とする請求項7記載の画像形成装
置。
8. The image forming apparatus according to claim 7, wherein said image quality correcting means also controls the brightness of an image represented by said input image signal by contrast control.
【請求項9】 前記複数種類の画像信号には、RGBの
原色信号が含まれることを特徴とする請求項1記載の画
像形成装置。
9. The image forming apparatus according to claim 1, wherein the plurality of types of image signals include RGB primary color signals.
【請求項10】 前記複数種類の画像信号には、ENC
信号が含まれることを特徴とする請求項1記載の画像形
成装置。
10. The image signal of the plurality of types includes an ENC
The image forming apparatus according to claim 1, wherein the image forming apparatus includes a signal.
【請求項11】 前記複数種類の画像信号には、S信号
が含まれることを特徴とする請求項1記載の画像形成装
置。
11. The image forming apparatus according to claim 1, wherein the plurality of types of image signals include an S signal.
【請求項12】 前記複数種類の画像信号は、少なくと
もテレビジョン信号及びRGBの原色信号であって、 前記画質情報は、コントラスト情報、輪郭強調情報、A
BL(Automatic Bright Limitter)情報を含んでお
り、 前記画質補正手段は、前記判定手段によって入力画像信
号がRGBの原色信号であると判定されたときに、テレ
ビジョン信号である場合と比較して、コントラストの設
定を下げ、輪郭強調の設定を下げ、ABLの設定値を下
げることを特徴とする請求項1記載の画像形成装置。
12. The plurality of types of image signals are at least a television signal and an RGB primary color signal, and the image quality information is contrast information, contour emphasis information,
BL (Automatic Bright Limiter) information, wherein the image quality correction means, when the determination means determines that the input image signal is an RGB primary color signal, 2. The image forming apparatus according to claim 1, wherein the setting of contrast is reduced, the setting of edge enhancement is reduced, and the set value of ABL is reduced.
【請求項13】 前記複数種類の画像信号は、少なくと
もテレビジョン信号及びゲーム機器からの画像信号であ
って、 前記画質情報は、コントラスト情報、輪郭強調情報、A
BL(Automatic Bright Limitter)情報を含んでお
り、 前記画質補正手段は、前記判定手段によって入力画像信
号がゲーム機器からの画像信号であると判定されたとき
に、テレビジョン信号である場合と比較して、少なくと
もコントラストの設定を下げることを特徴とする請求項
1記載の画像形成装置。
13. The image signal of a plurality of types is at least a television signal and an image signal from a game device, wherein the image quality information is contrast information, contour emphasis information, A
BL (Automatic Bright Limiter) information, wherein the image quality correction means compares the input image signal with a television signal when the determination means determines that the input image signal is an image signal from a game device. 2. The image forming apparatus according to claim 1, wherein the setting of the contrast is reduced at least.
【請求項14】 更に、前記記憶手段に記憶している画
像情報を変更可能な入力手段を備えることを特徴とする
請求項1記載の画像形成装置。
14. The image forming apparatus according to claim 1, further comprising an input unit capable of changing image information stored in said storage unit.
【請求項15】 前記画質補正手段は、前記表示器に含
まれる陰極管のアノード電圧を制御することにより、A
BLの制御を行なうことを特徴とする請求項7記載の画
像形成装置。
15. The image quality correction means controls an anode voltage of a cathode ray tube included in the display, so that A
8. The image forming apparatus according to claim 7, wherein control of the BL is performed.
【請求項16】 前記表示器は、複数の冷陰極電子源を
備えることを特徴とする請求項1乃至請求項16の何れ
かに記載の画像形成装置。
16. The image forming apparatus according to claim 1, wherein the display includes a plurality of cold cathode electron sources.
【請求項17】 前記画質補正手段は、前記冷陰極電子
源の駆動電圧を制御することにより、ABL(Automati
c Bright Limitter)の制御を行なうことを特徴とする
請求項16記載の画像形成装置。
17. The image quality correcting means controls an ABL (Automati
17. The image forming apparatus according to claim 16, wherein control of (c Bright Limitter) is performed.
JP11039144A 1999-02-17 1999-02-17 Image forming device Withdrawn JP2000242212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11039144A JP2000242212A (en) 1999-02-17 1999-02-17 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11039144A JP2000242212A (en) 1999-02-17 1999-02-17 Image forming device

Publications (1)

Publication Number Publication Date
JP2000242212A true JP2000242212A (en) 2000-09-08

Family

ID=12544924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11039144A Withdrawn JP2000242212A (en) 1999-02-17 1999-02-17 Image forming device

Country Status (1)

Country Link
JP (1) JP2000242212A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351393A (en) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd Video signal processor
JP2003008936A (en) * 2001-06-27 2003-01-10 Pioneer Electronic Corp Image signal processing unit
JP2006210969A (en) * 2005-01-25 2006-08-10 Sharp Corp Television receiver and video image display method
JP2007264661A (en) * 2007-07-06 2007-10-11 Seiko Epson Corp Hold type image display device
JP2008187726A (en) * 2008-02-21 2008-08-14 Sanyo Electric Co Ltd Semiconductor integrated circuit device and manufacturing method thereof
WO2008111257A1 (en) * 2007-03-13 2008-09-18 Sony Corporation Communication system, transmitter, transmission method, receiver, and reception method
JP2009094610A (en) * 2007-10-04 2009-04-30 Sharp Corp Television receiver and video game system
JP2010166593A (en) * 2010-03-04 2010-07-29 Sharp Corp Television receiver
US7852413B2 (en) 2005-06-14 2010-12-14 Seiko Epson Corporation Image display apparatus and control method thereof
JP2011107702A (en) * 2009-11-18 2011-06-02 Sharp Corp Image processing system of input image, image display system, and image processing method

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351393A (en) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd Video signal processor
JP2003008936A (en) * 2001-06-27 2003-01-10 Pioneer Electronic Corp Image signal processing unit
JP2006210969A (en) * 2005-01-25 2006-08-10 Sharp Corp Television receiver and video image display method
JP4488914B2 (en) * 2005-01-25 2010-06-23 シャープ株式会社 Television receiver and video display method
US7852413B2 (en) 2005-06-14 2010-12-14 Seiko Epson Corporation Image display apparatus and control method thereof
US8392958B2 (en) 2007-03-13 2013-03-05 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
US9032471B2 (en) 2007-03-13 2015-05-12 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
WO2008111257A1 (en) * 2007-03-13 2008-09-18 Sony Corporation Communication system, transmitter, transmission method, receiver, and reception method
US8789127B2 (en) 2007-03-13 2014-07-22 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
US9699403B2 (en) 2007-03-13 2017-07-04 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
US9038123B2 (en) 2007-03-13 2015-05-19 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
US9350931B2 (en) 2007-03-13 2016-05-24 Sony Corporation Communication system, transmission apparatus, transmission method, reception apparatus and reception method
JP4530002B2 (en) * 2007-07-06 2010-08-25 セイコーエプソン株式会社 Hold-type image display device
JP2007264661A (en) * 2007-07-06 2007-10-11 Seiko Epson Corp Hold type image display device
JP2009094610A (en) * 2007-10-04 2009-04-30 Sharp Corp Television receiver and video game system
JP2008187726A (en) * 2008-02-21 2008-08-14 Sanyo Electric Co Ltd Semiconductor integrated circuit device and manufacturing method thereof
JP2011107702A (en) * 2009-11-18 2011-06-02 Sharp Corp Image processing system of input image, image display system, and image processing method
JP2010166593A (en) * 2010-03-04 2010-07-29 Sharp Corp Television receiver

Similar Documents

Publication Publication Date Title
JP3025251B2 (en) Image display device and driving method of image display device
JP2000056730A (en) Device and method to form image
JP3408147B2 (en) Image forming device
JP3342278B2 (en) Image display device and image display method in the device
JP2000242212A (en) Image forming device
JP2000020020A (en) Electron source drive device, image forming device, and method for correcting electron emission characteristic of electron source
JP3581581B2 (en) Image display device
JPH1039825A (en) Electron generation device, picture display device, and their driving circuit and driving method
JP3592311B2 (en) Image display apparatus and method
JP2000066633A (en) Electron generating device, its driving method, and image forming device
JP2000322022A (en) Image forming device and image forming method
JPH11288248A (en) Method and device for forming image
JPH11288246A (en) Picture display device and display control method for the device
JPH09251276A (en) Image forming device and method for correcting its electron emission characteristic
JP3299062B2 (en) Driving device for electron source and image forming apparatus using the electron source
JP3236465B2 (en) Display device
JP2000137464A (en) Method and device for picture formation
JP3392050B2 (en) Image display device
JPH11338413A (en) Electron generating device and its driving method
JP2000214817A (en) Image display
JPH11133911A (en) Image formation method and device
JPH11176363A (en) Image display method and device
JPH09134144A (en) Multi-electron beam source and display device using it
JP2000352951A (en) Device and method for picture display
JPH11282412A (en) Device for displaying image and its method

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509