JP2000228326A - Multilayer ceramic chip capacitor having fuse within - Google Patents
Multilayer ceramic chip capacitor having fuse withinInfo
- Publication number
- JP2000228326A JP2000228326A JP11344187A JP34418799A JP2000228326A JP 2000228326 A JP2000228326 A JP 2000228326A JP 11344187 A JP11344187 A JP 11344187A JP 34418799 A JP34418799 A JP 34418799A JP 2000228326 A JP2000228326 A JP 2000228326A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- capacitor
- multilayer ceramic
- internal electrodes
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 80
- 239000003990 capacitor Substances 0.000 title claims abstract description 69
- 238000002844 melting Methods 0.000 claims description 17
- 230000008018 melting Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims 1
- 230000002950 deficient Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000003618 dip coating Methods 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子機器等に広範
に用いられる積層セラミックチップコンデンサに関し、
特に積層セラミックチップコンデンサのヒューズ機能に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic chip capacitor widely used for electronic equipment and the like,
In particular, the present invention relates to a fuse function of a multilayer ceramic chip capacitor.
【０００２】[0002]
【従来の技術】従来のヒューズ付積層セラミックチップ
コンデンサの構造は、次のように構成される。すなわ
ち、まず、セラミックグリーンシートの片面にスクリー
ン印刷法によって、銀−パラジウム等からなる金属ペー
ストを塗布し、乾燥させ、矩形状の内部電極を形成す
る。次に、このようなセラミックグリーンシートを複数
枚積層し、１枚ごとに交互に各内部電極を各セラミック
グリーンシートの両端部に設けられた外部電極に接続す
る。なお、外部電極は、銀、パラジウム又ははんだ等の
金属からなる。2. Description of the Related Art The structure of a conventional multilayer ceramic chip capacitor with a fuse is configured as follows. That is, first, a metal paste made of silver-palladium or the like is applied to one surface of the ceramic green sheet by a screen printing method, and dried to form a rectangular internal electrode. Next, a plurality of such ceramic green sheets are laminated, and each internal electrode is alternately connected to an external electrode provided at both ends of each ceramic green sheet. The external electrode is made of a metal such as silver, palladium or solder.
【０００３】[0003]
【発明が解決しようとする課題】この従来のコンデンサ
では、誘電体セラミックシートの厚みが１０〜５０μｍ
と非常に薄いため、積層方向での上下の内部電極の間の
距離が近接し、誘電体セラミックシートの欠陥、内部電
極の凝集物、内部電極の位置ずれ又は異物の混入等によ
って内部電極の間の絶縁性が劣化する。最悪の場合はシ
ョートに至り、電源回路内で過電流が流れる。In this conventional capacitor, the thickness of the dielectric ceramic sheet is 10 to 50 μm.
The distance between the upper and lower internal electrodes in the stacking direction is very small, and the distance between the internal electrodes due to defects in the dielectric ceramic sheet, agglomerates of the internal electrodes, misalignment of the internal electrodes, or mixing of foreign matter, etc. Deteriorates the insulation. In the worst case, a short circuit occurs, and an overcurrent flows in the power supply circuit.
【０００４】そこで、本発明は、ヒューズを内蔵した積
層セラミックチップコンデンサにおいて、内部電極の間
でショートした場合、電源回路内で過電流の発生を防止
することを目的とする。Accordingly, an object of the present invention is to prevent the occurrence of overcurrent in a power supply circuit when a short circuit occurs between internal electrodes in a multilayer ceramic chip capacitor having a built-in fuse.
【０００５】また、本発明は、過電流がチップに流れた
場合、誘電体セラミックへの影響を緩和し、クラックの
発生を抑制し、欠陥層のみを電気的に遮断することを目
的とする。Another object of the present invention is to reduce the influence on the dielectric ceramic when an overcurrent flows to the chip, suppress the occurrence of cracks, and electrically cut off only the defective layer.
【０００６】[0006]
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。The present invention employs the following means to solve the above-mentioned problems.
【０００７】１．誘電体と内部電極とが積層され、前記
各内部電極がコンデンサの両端部に設けられた外部電極
に交互に接続され、前記両外部電極の少なくとも一方と
これに接続される前記各内部電極との間に、前記各内部
電極よりも幅が狭いヒューズ部が介装されているヒュー
ズ内蔵積層セラミックチップコンデンサ。[0007] 1. A dielectric and an internal electrode are laminated, and the internal electrodes are alternately connected to external electrodes provided at both ends of the capacitor, and at least one of the external electrodes and each of the internal electrodes connected thereto. A multi-layer ceramic chip capacitor with a built-in fuse, in which a fuse portion narrower than each of the internal electrodes is interposed.
【０００８】２．誘電体と内部電極とが積層され、前記
各内部電極がコンデンサの両端部に設けられた外部電極
に交互に接続され、前記各内部電極の一部において断面
積が狭いヒューズ部が設けられているヒューズ内蔵積層
セラミックチップコンデンサ。[0008] 2. A dielectric and an internal electrode are stacked, the internal electrodes are alternately connected to external electrodes provided at both ends of the capacitor, and a fuse section having a small cross-sectional area is provided in a part of each of the internal electrodes. Multilayer ceramic chip capacitor with built-in fuse.
【０００９】３．過電流が印加された際に前記ヒューズ
部が溶断し、前記誘電体に割れが誘発され、前記コンデ
ンサ全体が割れることによって電気的接続が遮断され、
ヒューズ機能を果たす前記１又は２記載のヒューズ内蔵
積層セラミックチップコンデンサ。3. When an overcurrent is applied, the fuse portion is blown, a crack is induced in the dielectric, and the entire capacitor is cracked to cut off an electrical connection,
3. The multilayer ceramic chip capacitor with a built-in fuse according to the above item 1 or 2, which performs a fuse function.
【００１０】４．前記コンデンサの表面に切り溝を設け
た構造を有する前記１，２又は３記載のヒューズ内蔵積
層セラミックチップコンデンサ。[0010] 4. 4. The multilayer ceramic chip capacitor with a built-in fuse according to the above 1, 2, or 3, which has a structure in which a kerf is provided on the surface of the capacitor.
【００１１】５．前記コンデンサの内部に空孔を設けた
構造を有する前記１，２，３又は４記載のヒューズ内蔵
積層セラミックチップコンデンサ。5. 5. The multilayer ceramic chip capacitor with a built-in fuse according to 1, 2, 3, or 4, wherein the capacitor has a structure in which a hole is provided inside the capacitor.
【００１２】６．前記両外部電極の少なくとも一方とこ
れに接続される前記各内部電極の取り出し口の端面との
間に、前記各内部電極と前記両外部電極よりも融点が低
い低融点材が介装されている前記１，２，３，４又は５
記載のヒューズ内蔵積層セラミックチップコンデンサ。6. A low melting point material having a lower melting point than each of the internal electrodes and the external electrodes is interposed between at least one of the external electrodes and the end face of the outlet of each of the internal electrodes connected thereto. 1, 2, 3, 4 or 5
A multilayer ceramic chip capacitor with a built-in fuse according to the description.
【００１３】[0013]
【作用】本発明によれば、内部電極の間で絶縁が劣化し
てショート状態になると、これらの内部電極と外部電極
との間の内部電極より幅が狭いヒューズ部又は内部電極
層の一部の断面積が小さいヒューズ部が溶断され、溶融
した導体が凝集し、誘電体に応力を与え、割れを誘発さ
せ、そしてチップ全体が割れることにより、両者間の電
気的接続が遮断され、電源回路などに過電流が流れるこ
とが防止される。According to the present invention, when the insulation between the internal electrodes is deteriorated and short-circuit occurs, a part of the fuse portion or the internal electrode layer which is narrower than the internal electrodes between these internal electrodes and the external electrodes. The fuse part with a small cross-sectional area is blown, the fused conductor aggregates, stresses the dielectric, induces cracking, and the entire chip breaks, interrupting the electrical connection between the two, For example, an overcurrent is prevented from flowing.
【００１４】また、本発明によれば、内部電極の間で絶
縁が劣化してショート状態になった場合、これらの内部
電極と外部電極との間の低融点材が溶断され、溶断場所
が誘電体チップ内部でないため、誘電体に応力を与える
ことなく、チップにクラックの発生もなく、欠損層のみ
チップ両端子間における電気的接続が遮断される。Further, according to the present invention, when the insulation between the internal electrodes is deteriorated and short-circuit occurs, the low melting point material between these internal electrodes and the external electrodes is blown, and the blow-off location becomes dielectric. Since it is not inside the body chip, no stress is applied to the dielectric, no crack occurs in the chip, and only the defective layer cuts off the electrical connection between both terminals of the chip.
【００１５】[0015]
【発明の実施の形態】本発明の４つの実施の形態例につ
いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Four embodiments of the present invention will be described.
【００１６】まず、本発明の第１実施の形態例のヒュー
ズ内蔵積層セラミックチップコンデンサについて図１と
図２を参照して説明する。図１は、同コンデンサにおけ
る内部電極構造の平面図と断面図を示し、図２は、同コ
ンデンサにおけるヒューズ部の幅寸法と溶断電流との関
係を示すグラフである。First, a multilayer ceramic chip capacitor with a built-in fuse according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a plan view and a cross-sectional view of the internal electrode structure of the capacitor, and FIG. 2 is a graph showing the relationship between the width of the fuse portion and the fusing current in the capacitor.
【００１７】誘電体セラミックの原料として鉛系リラク
サ粉末をバインダーと有機溶剤中で混合分散させて、セ
ラミックスラリーとし、ドクターブレード法により３０
μｍ厚みのセラミックグリーンシート１を作成した。そ
して、スクリーン印刷マスクを用いて、セラミックグリ
ーンシート１の片面にスクリーン印刷法によって、重量
組成で８０：２０の銀−パラジウムからなる金属ペース
トを塗布し、乾燥させ、矩形状の内部電極２とこれより
も幅が狭いヒューズ部４とを連続して形成した。このよ
うなセラミックグリーンシート１を、１枚ごとに左右を
交互に換えて５枚積層し、各ヒューズ部４を各セラミッ
クグリーンシート１の両端部に設けられた外部電極３に
接続した。なお、外部電極３は、銀、パラジウム又はは
んだ等の金属からなる。A lead-based relaxer powder as a raw material of a dielectric ceramic is mixed and dispersed in a binder and an organic solvent to form a ceramic slurry, which is prepared by a doctor blade method.
A ceramic green sheet 1 having a thickness of μm was prepared. Then, using a screen printing mask, a metal paste made of silver-palladium having a weight composition of 80:20 by weight is applied to one surface of the ceramic green sheet 1 by a screen printing method, and dried to form a rectangular internal electrode 2 and a rectangular internal electrode 2. The fuse portion 4 having a width smaller than that of the fuse portion 4 was continuously formed. Five such ceramic green sheets 1 were stacked alternately on the right and left alternately, and each fuse portion 4 was connected to external electrodes 3 provided at both ends of each ceramic green sheet 1. The external electrode 3 is made of a metal such as silver, palladium or solder.
【００１８】図２は、前記セラミックグリーンシート１
におけるヒューズ部４の厚みを１．５μｍ、長さを５０
０μｍとしたときのヒューズ部４の幅寸法と溶断電流と
の関係を示すグラフである。溶断電流１．５Ａでヒュー
ズ部４を溶断させるため、幅寸法を１００μｍに設計し
た。FIG. 2 shows the ceramic green sheet 1.
Of the fuse portion 4 is 1.5 μm and the length is 50
6 is a graph showing the relationship between the width of the fuse section 4 and the fusing current when the width is 0 μm. The width was designed to be 100 μm in order to blow the fuse portion 4 with a blowing current of 1.5 A.
【００１９】更に、チップのヒューズ部４の効果を確認
することができるように、１つの内部電極２に積層され
たセラミックグリーンシート１にピンホールを配置し、
両端部の外部電極３の間がショートになるように設定し
た。Further, pinholes are arranged on the ceramic green sheet 1 laminated on one internal electrode 2 so that the effect of the fuse portion 4 of the chip can be confirmed.
The external electrodes 3 at both ends were set to be short-circuited.
【００２０】このチップの外部電極３の間に電圧をかけ
ると、１．５Ａでチップ割れが発生し、電気的に遮断
（オープン）になったことが確認された。When a voltage was applied between the external electrodes 3 of the chip, it was confirmed that the chip was broken at 1.5 A and was electrically cut off (open).
【００２１】前記構造の積層セラミックチップコンデン
サにおいては、セラミックグリーンシート１の欠陥又は
内部電極２の位置ずれ等によって隣り合う内部電極２の
間の絶縁が劣化してショート状態になった場合、ショー
ト箇所が存在する層のヒューズ部４が短時間に溶融す
る。この溶融に起因してチップ全体に割れを発生させる
ことによって、内部電極２とこれに接続されている外部
電極３との間の電気的接続を短時間に遮断させ、ヒュー
ズ機能を果たすことが可能である。また、ヒューズ部４
が溶断する際、溶融した導体は凝集し、セラミックグリ
ーンシート１全体に及ぶ応力が発生する。そして、両端
部の外部電極３の間で割れが発生し、電気的接続が遮断
される。In the multilayer ceramic chip capacitor having the above-described structure, when the insulation between the adjacent internal electrodes 2 is deteriorated due to a defect of the ceramic green sheet 1 or a displacement of the internal electrodes 2 and the like, a short-circuit occurs. Is melted in a short time. By causing cracks in the entire chip due to the melting, the electrical connection between the internal electrode 2 and the external electrode 3 connected to the internal electrode 2 can be cut off in a short time, and the fuse function can be achieved. It is. In addition, fuse section 4
Is melted, the molten conductor is aggregated, and a stress is applied to the entire ceramic green sheet 1. Then, cracks occur between the external electrodes 3 at both ends, and the electrical connection is cut off.
【００２２】なお、前記積層セラミックチップコンデン
サの構造では、全ての内部電極と各外部電極との間にヒ
ューズ部を介装したが、一端部の外部電極とこれに接続
される各内部電極との間のみにヒューズ部を介装し、他
端部の外部電極とこれに接続される各内部電極とを直接
に接続することもできる。In the structure of the multilayer ceramic chip capacitor, a fuse portion is interposed between all the internal electrodes and each of the external electrodes. However, the external electrode at one end and each of the internal electrodes connected to this are connected. It is also possible to interpose a fuse portion only between them, and directly connect the external electrode at the other end and each internal electrode connected thereto.
【００２３】次に、本発明の第２実施の形態例のヒュー
ズ内蔵積層セラミックチップコンデンサについて図３を
参照して説明する。Next, a multi-layer ceramic chip capacitor with a built-in fuse according to a second embodiment of the present invention will be described with reference to FIG.
【００２４】誘電体セラミックの原料として鉛系リラク
サ粉末をバインダーと有機溶剤中で混合分散させて、セ
ラミックスラリーとし、ドクターブレード法により３０
μｍ厚みのセラミックグリーンシート１を作成した。そ
して、スクリーン印刷マスクを用いて、セラミックグリ
ーンシート１の片面にスクリーン印刷法によって、重量
組成で７０：３０の銀−パラジウムからなる金属ペース
トを塗布し、乾燥させ、矩形状の内部電極２とこれより
も幅が狭い取り出し口６とを連続して形成した。このよ
うなセラミックグリーンシート１を、１枚ごとに左右を
交互に換えて３０枚（図３には、便宜上５枚を示す。）
積層し、更に、積層された３０枚のセラミックグリーン
シート１の上下にそれぞれ保護層として、内部電極が形
成されていないセラミックグリーンシート１を２５枚積
層した。そして、４５０℃−８時間の脱バインダーと、
９５０℃−１０時間の焼成を行い、コンデンサのチップ
を得た。更に、内部電極２と外部電極３よりも低融点で
ある金属ペースト（重量組成で８０：２０の銀−パラジ
ウムガラス成分入り）を内部電極２の取り出し口６の端
面にディップ塗布し、６５０℃で１５分間焼き付けを行
い、低融点材（ヒューズ部）５を形成した。低融点電極
５の上に、銀の金属ペーストをディップ塗布し、同様に
焼き付けを行い、ガラスフリット入りの外部電極３を形
成した。低融点材５の厚みは１５μｍ、外部電極３の厚
みは１５μｍとなるように塗布条件を調整した。なお、
内部電極２と外部電極３とは、同組成材料から構成する
こともできる。A lead-based relaxer powder as a raw material of a dielectric ceramic is mixed and dispersed in a binder and an organic solvent to form a ceramic slurry, which is prepared by a doctor blade method.
A ceramic green sheet 1 having a thickness of μm was prepared. Then, using a screen printing mask, a metal paste made of silver-palladium having a weight composition of 70:30 by weight is applied to one surface of the ceramic green sheet 1 by a screen printing method, and dried. The discharge port 6 having a width smaller than that of the discharge port 6 was continuously formed. Thirty such ceramic green sheets 1 are alternately turned left and right for each sheet (five sheets are shown in FIG. 3 for convenience).
The ceramic green sheets 1 on which no internal electrodes were formed were further laminated as protective layers on the upper and lower sides of the 30 ceramic green sheets 1 thus laminated, respectively. And the binder removal at 450 ° C. for 8 hours,
Firing was performed at 950 ° C. for 10 hours to obtain a capacitor chip. Further, a metal paste having a melting point lower than that of the internal electrode 2 and the external electrode 3 (containing a silver-palladium glass component of 80:20 by weight) is applied to the end face of the outlet 6 of the internal electrode 2 by dip coating. Baking was performed for 15 minutes to form a low melting point material (fuse portion) 5. A silver metal paste was applied by dip coating on the low-melting electrode 5 and baked in the same manner to form an external electrode 3 containing glass frit. The application conditions were adjusted so that the thickness of the low melting point material 5 was 15 μm and the thickness of the external electrode 3 was 15 μm. In addition,
The internal electrode 2 and the external electrode 3 may be made of the same material.
【００２５】更に、チップの低融点材５の効果を確認す
ることができるように、１つの内部電極２に積層された
セラミックグリーンシート１に複数のピンホールを配置
し、特定の内部電極については両端部の外部電極３の間
がショートになるように設定した。Further, in order to confirm the effect of the low melting point material 5 of the chip, a plurality of pinholes are arranged on the ceramic green sheet 1 laminated on one internal electrode 2, and a specific internal electrode is provided. The external electrodes 3 at both ends were set to be short-circuited.
【００２６】このチップの外部電極３の間に電圧をかけ
ると、ピンホールを配置されたセラミックグリーンシー
ト１の上下の内部電極２の取り出し口６の端面に形成さ
れた低融点材５のみが溶断し、欠陥層のみが電気的に遮
断（オープン）になったことが確認され、他の正常な内
部電極２の取り出し口６の端面に形成された低融点材５
は溶断していないことが確認された。また、セラミック
グリーンシート１にクラックが発生していないことも、
断面を研磨して観察することによって確認された。When a voltage is applied between the external electrodes 3 of the chip, only the low melting point material 5 formed on the end surfaces of the outlets 6 of the internal electrodes 2 above and below the ceramic green sheet 1 in which the pinholes are arranged is blown. Then, it was confirmed that only the defect layer was electrically cut off (open), and the low melting point material 5 formed on the end face of the outlet 6 of the other normal internal electrode 2 was formed.
It was confirmed that was not blown. Also, the fact that no crack has occurred in the ceramic green sheet 1
It was confirmed by polishing and observing the cross section.
【００２７】なお、前記積層セラミックチップコンデン
サの構造では、全ての内部電極と各外部電極との間に低
融点材を介装したが、一端部の外部電極とこれに接続さ
れる各内部電極との間のみに低融点材を介装し、他端部
の外部電極とこれに接続される各内部電極とを接続する
こともできる。In the structure of the multilayer ceramic chip capacitor, a low melting point material is interposed between all the internal electrodes and each of the external electrodes. The low-melting-point material may be interposed only between them, and the external electrode at the other end may be connected to each internal electrode connected thereto.
【００２８】続いて、本発明の第３実施の形態例のヒュ
ーズ内蔵積層セラミックチップコンデンサについて図４
と図５を参照して説明する。Next, a multilayer ceramic chip capacitor with a built-in fuse according to a third embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG.
【００２９】誘電体セラミックの原料として鉛系リラク
サ粉末をバインダーと有機溶剤中で混合分散させて、セ
ラミックスラリーとし、ドクターブレード法により５０
μｍ厚みのセラミックグリーンシート１を作成した。そ
して、セラミックグリーンシート１の片面には、銀−パ
ラジウムからなる金属−ペーストを用いて、短冊状の内
部電極２のパターンを焼成後１．５μｍになるように印
刷塗布し、乾燥させた。その後、切断により個々のチッ
プが１層ごとに対向電極構造を構成するように、セラミ
ックグリーンシート１を５０枚積層した。続いて、上下
に内部電極のパターンを印刷しないセラミックグリーン
シート１を１０枚ずつ積層し、熱圧着した。更に、個々
のチップに切断し、樹脂脱脂し、焼成工程を順次行った
後に内部電極２のパターンが交互に電気的に接続される
ように両端面に外部電極３を形成し、５．７ｍｍ×５．
０ｍｍ×２．８ｍｍのサイズの積層セラミックチップコ
ンデンサを得た。内部電極２のパターンは、外部電極３
と静電容量を得るための内部電極２との間にヒューズ部
４を配置したパターンに形成した。ヒューズ部４の位置
は積層セラミックチップコンデンサの幅方向の中心と
し、ヒューズ部４の長さを５００μｍとした。ヒューズ
部４の幅については、後述する。そして作成された積層
セラミックチップコンデンサのヒューズ部４から積層方
向の上下の端面及び積層横方向の左右の端面において、
ヒューズ部４と最短距離の位置の表面に幅２００μｍ、
深さ２００μｍの切り溝７をダイシング装置によって加
工した。As a dielectric ceramic raw material, a lead-based relaxer powder is mixed and dispersed in a binder and an organic solvent to form a ceramic slurry.
A ceramic green sheet 1 having a thickness of μm was prepared. On one surface of the ceramic green sheet 1, a pattern of the strip-shaped internal electrodes 2 was printed and applied to a thickness of 1.5 μm after firing using a metal-paste made of silver-palladium, and dried. Thereafter, 50 pieces of the ceramic green sheets 1 were laminated so that each chip constituted a counter electrode structure for each layer by cutting. Subsequently, ten ceramic green sheets 1 on which the pattern of the internal electrode was not printed were laminated on the upper and lower sides and thermocompression bonded. Furthermore, after cutting into individual chips, degreasing the resin, and sequentially performing the baking process, external electrodes 3 are formed on both end surfaces so that the patterns of the internal electrodes 2 are alternately electrically connected. 5.
A multilayer ceramic chip capacitor having a size of 0 mm × 2.8 mm was obtained. The pattern of the internal electrode 2 is the external electrode 3
And the internal electrode 2 for obtaining capacitance was formed in a pattern in which the fuse portion 4 was arranged. The position of the fuse part 4 was set at the center in the width direction of the multilayer ceramic chip capacitor, and the length of the fuse part 4 was set to 500 μm. The width of the fuse section 4 will be described later. Then, at the upper and lower end faces in the stacking direction and the left and right end faces in the stack lateral direction from the fuse portion 4 of the formed multilayer ceramic chip capacitor,
200 μm width on the surface of the shortest distance from the fuse part 4
A cut groove 7 having a depth of 200 μm was machined by a dicing device.
【００３０】更に、本発明の第４実施の形態例のヒュー
ズ内蔵積層セラミックチップコンデンサについて図６〜
図８を参照して説明する。Further, a multilayer ceramic chip capacitor with a built-in fuse according to a fourth embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.
【００３１】積層セラミックチップコンデンサにおいて
積層する際にヒューズ部４の積層方向の上下の保護層を
構成するセラミックグリーンシート１内に直径１５０μ
ｍ、深さ１００μｍの空孔８を設けた。また、保護層を
積層する際のセラミックグリーンシート１の中央にあら
かじめパンチングマシーンを使用して直径２００μｍの
ピンホール９を加工し、ピンホール９がヒューズ部４の
積層方向の上下に位置するように、保護層のセラミック
グリーンシート１と内部電極２が形成されたセラミック
グリーンシート１とを積層した。そして、第３実施の形
態例と同様に、切り溝７を加工して図７に示される構造
のヒューズ内蔵積層セラミックチップコンデンサを得
た。When laminating in a multilayer ceramic chip capacitor, the ceramic green sheet 1 constituting the upper and lower protective layers in the laminating direction of the fuse portion 4 has a diameter of 150 μm.
A hole 8 having a depth of 100 μm was formed. Further, a pinhole 9 having a diameter of 200 μm is formed in advance in the center of the ceramic green sheet 1 when the protective layer is laminated by using a punching machine so that the pinhole 9 is positioned above and below the fuse portion 4 in the laminating direction. The ceramic green sheet 1 of the protective layer and the ceramic green sheet 1 on which the internal electrodes 2 were formed were laminated. Then, in the same manner as in the third embodiment, the cut grooves 7 were processed to obtain a multilayer ceramic chip capacitor with a built-in fuse having the structure shown in FIG.
【００３２】本コンデンサでは、ヒューズ機能を容易に
確認できるように、保護層のセラミックグリーンシート
１にピンホール９を１つ設け、両外部電極３間は短絡す
るようにした。図８は、本コンデンサの構造において、
ヒューズ部４の厚みを１．５μｍ、長さを５００μｍに
一定として、幅寸法を変化させたときの直流５０Ｖ印加
時の溶断電流値（Ａ）を示す。溶断電流値は、幅寸法を
変化させることによりコントロール可能であり、５０Ｖ
の定電圧において０．２Ａで溶断させるため幅寸法を３
００μｍとした。In this capacitor, one pinhole 9 is provided in the ceramic green sheet 1 of the protective layer so that the external electrode 3 is short-circuited so that the fuse function can be easily confirmed. FIG. 8 shows the structure of the present capacitor.
The fusing current value (A) when 50 V DC is applied when the width of the fuse portion 4 is fixed at 1.5 μm and the length is fixed at 500 μm is shown. The fusing current value can be controlled by changing the width dimension.
Width of 3 to blow at 0.2 A at a constant voltage of
It was set to 00 μm.
【００３３】このように作成された第３，４実施の形態
例の各コンデンサは、両外部電極３間に５０Ｖの電圧を
印加すると、０．２Ａの電流でヒューズ部４を起点とし
たコンデンサ全体の割れが発生し、電気的に遮断（オー
プン）になることが確認された。When the voltage of 50 V is applied between the external electrodes 3 in each of the capacitors thus manufactured according to the third and fourth embodiments, the entire capacitor starting from the fuse portion 4 with a current of 0.2 A is applied. It was confirmed that cracks occurred and the wires were electrically cut off (open).
【００３４】第３，４実施の形態例の各コンデンサにお
いては、セラミックグリーンシート１の欠陥及び内部電
極２の凝集物等によって隣り合う内部電極２間の絶縁が
劣化して短絡状態になった場合、短絡した層のヒューズ
部４が、短時間に溶融する。この溶融により、導体は、
凝集又は膨張するのでコンデンサに割れが発生し、更
に、コンデンサの表面の切り溝７やコンデンサの内部の
空孔８は、コンデンサ全体に割れを誘発させ易くする。
したがって、内部電極２とこれに接続されている外部電
極３との間の電気的接続を短時間に遮断させ、ヒューズ
として機能させることができる。In each of the capacitors according to the third and fourth embodiments, when the insulation between the adjacent internal electrodes 2 is deteriorated due to a defect of the ceramic green sheet 1 and agglomerates of the internal electrodes 2 or the like, a short circuit occurs. Then, the fuse portion 4 of the short-circuited layer melts in a short time. Due to this melting, the conductor
Since the capacitor is agglomerated or expanded, a crack is generated in the capacitor. Further, the kerf 7 on the surface of the capacitor and the pores 8 inside the capacitor easily induce the crack in the entire capacitor.
Therefore, the electrical connection between the internal electrode 2 and the external electrode 3 connected to the internal electrode 2 can be cut off in a short time, and can function as a fuse.
【００３５】[0035]
【発明の効果】以上の説明から明らかなように、本発明
によれば、次の効果を奏することができる。As is apparent from the above description, the present invention has the following advantages.
【００３６】１．隣り合う内部電極の間で絶縁が劣化し
てショート状態となると、これらの内部電極と外部電極
とを接続するヒューズ部又は内部電極層の一部の断面積
が小さいヒューズ部が短時間に溶融して、チップ全体に
割れが発生し、更に、チップの表面に設けられた切り溝
とチップの内部に設けられた空孔は、チップ全体に割れ
を誘発させ易くするから、チップ両端子の接続が短時間
に遮断されるので、ショートによる電源回路内での過電
流の発生を防止できる。1. When the insulation between adjacent internal electrodes is deteriorated and short-circuit occurs, the fuse portion connecting these internal electrodes and the external electrode or the fuse portion having a small cross-sectional area of a part of the internal electrode layer is melted in a short time. Therefore, cracks occur in the entire chip, and furthermore, the kerfs provided on the surface of the chip and the holes provided in the chip make it easy to induce cracks in the entire chip. Since the power is cut off in a short time, occurrence of an overcurrent in the power supply circuit due to a short circuit can be prevented.
【００３７】２．上下の内部電極の間で絶縁が劣化して
ショート状態となると、これらの内部電極と外部電極と
の間の低融点材が短時間に溶融して、チップにクラック
が発生することなく、欠陥層のみのチップ両端子の接続
が短時間に遮断されるので、静電容量が欠陥層の箇所の
み減少するだけで、コンデンサとしての働きは維持され
る。2. When the insulation between the upper and lower internal electrodes is deteriorated and short-circuited, the low melting point material between these internal electrodes and the external electrodes is melted in a short time, and the chip is not cracked and the defect layer is removed. Since only the connection between the two terminals of the chip is interrupted in a short time, the function as a capacitor is maintained only by reducing the capacitance only at the defective layer.
【図１】本発明の第１実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサを示し、（ａ）は平面図、
（ｂ）は縦断面図である。FIGS. 1A and 1B show a multilayer ceramic chip capacitor with a built-in fuse according to a first embodiment of the present invention, wherein FIG.
(B) is a longitudinal sectional view.
【図２】本発明の第１実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサにおけるヒューズ部の幅寸
法と溶断電流との関係を示すグラフである。FIG. 2 is a graph showing a relationship between a fuse section width dimension and a fusing current in the multilayer ceramic chip capacitor with a built-in fuse according to the first embodiment of the present invention.
【図３】本発明の第２実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサを示し、（ａ）は平面図、
（ｂ）は縦断面図である。3A and 3B show a multilayer ceramic chip capacitor with a built-in fuse according to a second embodiment of the present invention, wherein FIG.
(B) is a longitudinal sectional view.
【図４】本発明の第３実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサの分解斜視図である。FIG. 4 is an exploded perspective view of a multilayer ceramic chip capacitor with a built-in fuse according to a third embodiment of the present invention.
【図５】本発明の第３実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサを示し、（ａ）は斜視図、
（ｂ）は縦断面図である。5A and 5B show a multilayer ceramic chip capacitor with a built-in fuse according to a third embodiment of the present invention, wherein FIG.
(B) is a longitudinal sectional view.
【図６】本発明の第４実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサの分解斜視図である。FIG. 6 is an exploded perspective view of a multilayer ceramic chip capacitor with a built-in fuse according to a fourth embodiment of the present invention.
【図７】本発明の第４実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサの縦断面図である。FIG. 7 is a longitudinal sectional view of a multilayer ceramic chip capacitor with a built-in fuse according to a fourth embodiment of the present invention.
【図８】本発明の第４実施の形態例のヒューズ内蔵積層
セラミックチップコンデンサにおけるヒューズ部の幅寸
法と溶断電流との関係を示すグラフである。FIG. 8 is a graph showing a relationship between a fuse section width and a fusing current in a multilayer ceramic chip capacitor with a built-in fuse according to a fourth embodiment of the present invention.
１ セラミックグリーンシート ２ 内部電極 ３ 外部電極 ４ ヒューズ部 ５ 低融点材 ６ 取り出し口（内部電極の） ７ 切り溝 ８ 空孔 ９ ピンホール DESCRIPTION OF SYMBOLS 1 Ceramic green sheet 2 Internal electrode 3 External electrode 4 Fuse part 5 Low melting point material 6 Outlet (of internal electrode) 7 Cut groove 8 Void 9 Pinhole
フロントページの続き (72)発明者 伊藤 伸二 兵庫県宍粟郡山崎町須賀沢231番地 トー キンセラミクス株式会社内 (72)発明者 鞍野 正行 兵庫県宍粟郡山崎町須賀沢231番地 トー キンセラミクス株式会社内Continuing on the front page (72) Inventor Shinji Ito 231 Sukazawa, Yamazaki-cho, Shiso-gun, Hyogo Prefecture Inside Tokin Ceramics Co., Ltd. Inside
Claims (6)
内部電極がコンデンサの両端部に設けられた外部電極に
交互に接続され、前記両外部電極の少なくとも一方とこ
れに接続される前記各内部電極との間に、前記各内部電
極よりも幅が狭いヒューズ部が介装されていることを特
徴とするヒューズ内蔵積層セラミックチップコンデン
サ。1. A dielectric and an internal electrode are laminated, and each of the internal electrodes is alternately connected to external electrodes provided at both ends of a capacitor, and at least one of the external electrodes is connected to the external electrodes. A multilayer ceramic chip capacitor with a built-in fuse, wherein a fuse portion narrower than each of the internal electrodes is interposed between each of the internal electrodes.
各内部電極がコンデンサの両端部に設けられた外部電極
に交互に接続され、前記各内部電極の一部において断面
積が狭いヒューズ部が設けられていることを特徴とする
ヒューズ内蔵積層セラミックチップコンデンサ。2. A fuse portion having a dielectric material and an internal electrode laminated thereon, wherein each of the internal electrodes is alternately connected to external electrodes provided at both ends of a capacitor, and a part of each of the internal electrodes has a narrow sectional area. A multilayer ceramic chip capacitor with a built-in fuse, comprising:
が溶断し、前記誘電体に割れが誘発され、前記コンデン
サ全体が割れることによって電気的接続が遮断され、ヒ
ューズ機能を果たすことを特徴とする請求項１又は２記
載のヒューズ内蔵積層セラミックチップコンデンサ。3. The fuse portion is blown when an overcurrent is applied, cracks are induced in the dielectric, and the entire capacitor is cracked, thereby interrupting electrical connection and performing a fuse function. The multilayer ceramic chip capacitor with a built-in fuse according to claim 1.
構造を有することを特徴とする請求項１，２又は３記載
のヒューズ内蔵積層セラミックチップコンデンサ。4. A multilayer ceramic chip capacitor with a built-in fuse according to claim 1, wherein said capacitor has a structure in which a kerf is provided on a surface of said capacitor.
造を有することを特徴とする請求項１，２，３又は４記
載のヒューズ内蔵積層セラミックチップコンデンサ。5. The multilayer ceramic chip capacitor with a built-in fuse according to claim 1, wherein the capacitor has a structure in which holes are provided inside the capacitor.
に接続される前記各内部電極の取り出し口の端面との間
に、前記各内部電極と前記両外部電極よりも融点が低い
低融点材が介装されていることを特徴とする請求項１，
２，３，４又は５記載のヒューズ内蔵積層セラミックチ
ップコンデンサ。6. A low melting point material having a lower melting point than each of the internal electrodes and the external electrodes is provided between at least one of the external electrodes and an end face of an outlet of each of the internal electrodes connected thereto. Claim 1, characterized in that it is interposed
4. The multilayer ceramic chip capacitor with a built-in fuse according to 2, 3, 4 or 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11344187A JP2000228326A (en) | 1998-12-04 | 1999-12-03 | Multilayer ceramic chip capacitor having fuse within |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34539998 | 1998-12-04 | ||
| JP10-345399 | 1999-06-17 | ||
| JP11344187A JP2000228326A (en) | 1998-12-04 | 1999-12-03 | Multilayer ceramic chip capacitor having fuse within |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000228326A true JP2000228326A (en) | 2000-08-15 |
Family
ID=26577713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11344187A Withdrawn JP2000228326A (en) | 1998-12-04 | 1999-12-03 | Multilayer ceramic chip capacitor having fuse within |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000228326A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198249A (en) * | 2000-12-26 | 2002-07-12 | Kyocera Corp | Laminated electronic component |
| WO2008040688A1 (en) * | 2006-10-02 | 2008-04-10 | Robert Bosch Gmbh | Piezoelectric actuator, comprising electrically contacted piezo elements stacked on top of each other |
| JP2010087260A (en) * | 2008-09-30 | 2010-04-15 | Tdk Corp | Multilayer capacitor |
| JP2015207750A (en) * | 2014-04-21 | 2015-11-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and manufacturing method of the same |
| CN113012938A (en) * | 2019-12-20 | 2021-06-22 | 三星电机株式会社 | Multilayer electronic component |
-
1999
- 1999-12-03 JP JP11344187A patent/JP2000228326A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198249A (en) * | 2000-12-26 | 2002-07-12 | Kyocera Corp | Laminated electronic component |
| WO2008040688A1 (en) * | 2006-10-02 | 2008-04-10 | Robert Bosch Gmbh | Piezoelectric actuator, comprising electrically contacted piezo elements stacked on top of each other |
| JP2010087260A (en) * | 2008-09-30 | 2010-04-15 | Tdk Corp | Multilayer capacitor |
| JP4600561B2 (en) * | 2008-09-30 | 2010-12-15 | Ｔｄｋ株式会社 | Multilayer capacitor |
| JP2015207750A (en) * | 2014-04-21 | 2015-11-19 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Multilayer ceramic capacitor and manufacturing method of the same |
| CN113012938A (en) * | 2019-12-20 | 2021-06-22 | 三星电机株式会社 | Multilayer electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034589A (en) | Multi-layer and multi-element monolithic surface mount fuse and method of making the same | |
| TWI417913B (en) | Ceramic electronic component, method of manufacturing the same, and collective component | |
| US8570709B2 (en) | Ceramic electronic component, method of manufacturing the same, and collective component | |
| US6577486B1 (en) | Stacked-type electronic device having film electrode for breaking abnormal current | |
| KR102061507B1 (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| JP5811174B2 (en) | Electronic component and manufacturing method thereof | |
| KR101452127B1 (en) | Multi-layered ceramic electronic part, manufacturing method thereof and board for mounting the same | |
| JP2000228326A (en) | Multilayer ceramic chip capacitor having fuse within | |
| JP2005136131A (en) | Laminated capacitor | |
| JP2004127614A (en) | Surge absorber and manufacturing method of same | |
| JP2000277380A (en) | Multi-laminated ceramic capacitor | |
| US10320154B2 (en) | ESD protection device and manufacturing method for ESD protection device | |
| KR20140128074A (en) | Multi-layered ceramic electronic part and board for mounting the same | |
| KR102070230B1 (en) | Fabricating method of multilayered ceramic electronic component and multilayered ceramic electronic component by fabricating the same | |
| JP2004111192A (en) | Chip type fuse resistor | |
| KR100586954B1 (en) | Array Type Multi-Layer Ceramic Capacitor and the Manufacturing Process | |
| JP6428938B2 (en) | ESD protection device | |
| JPH11340082A (en) | Multilayer chip component and its manufacture | |
| WO2016009852A1 (en) | Laminated ceramic capacitor | |
| JPH031514A (en) | Laminated ceramic capacitor provided with fuse | |
| JP6252020B2 (en) | Electrostatic protection component and method for manufacturing electrostatic protection component | |
| JP6048055B2 (en) | ESD protection device and manufacturing method thereof | |
| JP4461641B2 (en) | Multilayer chip thermistor and manufacturing method thereof | |
| JPH05226721A (en) | Electrostrictive effect device | |
| JP2006313877A (en) | Static electricity countermeasure component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060315 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060512 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060515 |