JP2000227781A

JP2000227781A - プラズマディスプレイパネルの駆動装置及びプラズマディスプレイ装置

Info

Publication number: JP2000227781A
Application number: JP11030164A
Authority: JP
Inventors: Kenichi Kawabata; 憲一川畑
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-02-08
Filing date: 1999-02-08
Publication date: 2000-08-15

Abstract

(57)【要約】【課題】駆動波形生成用印加電圧の低下時に、良好で
ない画面を表示するという問題点を改善する。【解決手段】印加電圧がしきい値以下に低下するのを
判定する手段５１，５２，５３と、上記低下時にオン信
号となる判定信号ＤＥＴＸ，ＤＥＴＹ，ＤＥＴＷのいず
れかの入力に応じて、データ信号ＤＡＴＡに関係なく、
駆動波形を制御する手段１３とを設けて、良好でない画
面を表示する前に黒表示に変更することで、表示画面の
品位が下がるのを防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、交流型プラズマ
ディスプレイに関し、良好な画面表示を提供させる為の
駆動に関わるものである。

【０００２】

【従来の技術】図１１に、例えば特開平１０−３２８１
号公報に示された、従来の交流型プラズマディスプレイ
の一つである面放電型交流型プラズマディスプレイの構
造を説明する一部斜視図を示す。図１１のように面放電
型プラズマディスプレイは次のように構成される。表示
面である前面ガラス基板１０２上に第１の電極Ｘとして
の維持電極１０４と第２の電極Ｙ１〜ｊとしての走査電
極１０５が互いに平行に形成され、このガラス基板に対
向する背面ガラス基板１０３上に、上記維持電極１０４
と走査電極１０５とに対し直角な方向に配置される第３
の電極Ａ１〜Ａｋとしてのアドレス電極１０８が形成さ
れている。その他の符号は次のものを示す。即ち、１０
６は誘電体層、１０７は保護層、１０９は蛍光体層、１
１０は隔壁である。

【０００３】任意の走査電極Ｙｊとアドレス電極Ａｋと
の交差部に放電セルが規定されており、この規定された
放電セルの一つ一つについて、点灯あるいは消灯のアド
レス選択を行わせ得るように走査電極Ｙ１〜Ｙｊ間、ア
ドレス電極Ａ１〜Ａｋ間は、それぞれ独立駆動が可能な
ように各々の電極間が絶縁、独立している。

【０００４】図１２に、このプラズマディスプレイパネ
ルに画像を表示させる為の従来の駆動装置のブロック図
を示す。表示画像信号はアナログ−ディジタル変換回路
１１（以後、Ａ／Ｄ回路と呼ぶ）に入力されディジタル
処理された後、フレームメモリ１２に入力される。フレ
ームメモリ１２は、表示画像信号のデータ制御および各
ドライバーへの駆動シーケンス信号を出力する。走査ド
ライバ１５、維持ドライバ１６は、表示制御回路１３か
らの駆動シーケンス信号ＳＥＱＹ，ＳＥＱＸおよび電源
回路１７からの高圧により、維持電極１０４と走査電極
１０５への駆動波形を生成、出力する。

【０００５】アドレスドライバ１４については、表示制
御回路１３の駆動シーケンス信号ＳＥＱＷおよびフレー
ムメモリ１２からのデータ信号および電源回路１７から
の高圧によりアドレス電極１０８への駆動波形を生成、
出力する。

【０００６】次に、交流型プラズマディスプレイの各電
極に印加する駆動シーケンスを示す。図１３は、１フィ
ールドを複数のサブフィールドにて構成しているサブフ
ィールド法の一般的説明図である。縦方向は第１および
第２電極からなる行方向のラインであり、横方向は時間
の流れを示す。１フィールドは複数のサブフィールドに
て構成され、例えば２５６階調（２⁸階調）表示を行う
場合、図のように、第１ＳＦ１から第８サブフィールド
ＳＦ８まで有することになる。各サブフィールドには、
消去期間、書き込み期間（アドレス期間）、維持放電期
間が時系列的に設定されている。

【０００７】図１４に、サブフィールドのタイミングチ
ャートを示す。第１の電極Ｘである維持電極１０４に
は、維持ドライバ１６より維持ドライバ駆動波形２５が
印加され、第２の電極Ｙである走査電極１０５には、同
様に走査ドライバ駆動波形２６が印加される。また第３
の電極であるアドレス電極１０６にはアドレスドライバ
駆動波形２７が印加される。

【０００８】まず消去期間とは交流型プラズマディスプ
レイパネルの全セルを同じ状態にする期間で、図１４に
おいては、プライミングパルス２１が維持電極Ｘに印加
される。プライミングパルス２１は走査電極Ｙと維持電
極Ｘの間の放電開始電圧以上に設定されているので、前
のサブフィールドの発光・非発光に関係なく全てのセル
を放電発光させる。プライミングパルスが印加される
と、Ｘ−Ｙ電極間には第１電圧が生じ、多量の壁電荷が
発生する。プライミングパルスが立ち下がると、Ｘ−Ｙ
電極間には壁電荷による電界が残る。この電界は大き
く、それ自体で再び放電を開始することができる。しか
し外部印加電圧は無いので、この放電で生じた電子やイ
オンは電極Ｘ，Ｙに引きつけられることなく中和して消
滅する。このようにして消去が行われる。

【０００９】書き込み期間は、画面の任意のセルの行電
極と列電極とのマトリクス選択により、各セルの壁電荷
の有り・無しを制御する期間である。走査電極Ｙ１〜Ｙ
ｊに順次、負のスキャンパルス２２を印加すると共に、
データ信号に従ってアドレス電極Ａ１〜Ａｋに正のアド
レスパルス２４を印加することにより、アドレス電極Ａ
１〜Ａｋと走査電極Ｙ１〜Ｙｊとの間に第２電圧を生じ
させ、書き込み放電を発生させる。

【００１０】ここで、第１電圧とは、消去期間における
維持電極Ｘと走査電極Ｙｊとの間の電位差であり、図１
４によればＶｐ＝（第１電圧）である。同様に、第２電
圧は、書き込み期間のアドレス電極Ａｋと走査電極Ｙｊ
との電位差であり、Ｖｗ−Ｖｙ＝（第２電圧）である。
この第１電圧や第２電圧は、パネルを正常に発光、放電
させる為に必要な電圧である。

【００１１】そして、全画面の走査が終わった後、維持
放電期間になる。この維持放電期間において、書き込み
期間に壁電荷有りとなったセルのみが維持放電を行う。
維持放電は維持電極Ｘと走査電極Ｙｊとの間において、
交互に維持パルス２３を印加することで行われる。

【００１２】維持電極Ｘおよび走査電極Ｙｊに印加する
駆動波形は信号の状態にかかわらず一定であり、表示制
御回路１３からの駆動シーケンス信号および電源回路１
７からの高圧を維持ドライバ１６および走査ドライバ１
５に入力することで、駆動波形を得ることができる。

【００１３】アドレスドライバ駆動波形については、消
去期間および維持放電期間においては、表示画像による
変化はなく、表示制御回路から駆動シーケンス信号が入
力される。これに対して、書き込み期間では、フレーム
メモリ１２から出力されるデータ信号（ＤＡＴＡ）およ
び表示制御回路１３から出力される制御信号ＳＥＱＷに
よって制御され、データ信号がある場合においてアドレ
スパルス２４が出力される。

【００１４】ここで、図１４（ｄ）の様に、書き込み期
間にデータパルス２４が全く存在しない状態では、第２
電圧とはならず、書き込みという動作は行われない。１
フィールドを構成する全てのサブフィールドにおいて、
図１４（ｄ）のような駆動波形がアドレス電極Ｗに印加
された場合は、パネルは黒表示状態となる。

【００１５】図１５に、アドレスドライバ１４を構成す
る一般的なアドレスドライバＩＣ（集積回路）３１を示
す。アドレスドライバ１４は、実際には、図１６に示す
様に、アドレスドライバＩＣ３１を複数個使用する回路
構成となっている。アドレスドライバＩＣ３１には、図
１５に示す様に、複数の制御信号が入力される。

【００１６】図１７の真理値表をもとに、どのようにア
ドレスドライバ駆動波形を生成するかを以下に説明す
る。図１８の様に、消去期間および維持放電期間におい
て電圧Ｖｕのパルスを生成したい場合には、ＴＳＣ信号
およびＳＵＳ信号をＨｉ、ＳＴＢ信号をＬｏに制御すれ
ば、データドライバＩＣ３１からの出力ＨＶＯは、印加
電圧Ｖｏｎに等しくなる。この時、データドライバＩＣ
３１への印加電圧Ｖｏｎが電圧Ｖｕであれば、出力ＨＶ
Ｏからは電圧Ｖｕのパルスが出力される。一方、書き込
み期間においては、ＳＴＢ信号がＨｉの時、ＤＡＴＡ信
号に依存して、出力ＨＶＯは印加電圧Ｖｏｎであった
り、接地電位ＧＮＤであったりする。この時、データド
ライバＩＣ３１への印加電圧Ｖｏｎが電圧Ｖｗであれ
ば、ＤＡＴＡ信号がある場合は、電圧Ｖｗのアドレスパ
ルス２４が出力される。

【００１７】このように複数の制御信号をもとにアドレ
スドライバ１４では、消去期間および維持放電期間にお
いては表示制御回路１３からの制御信号を、書き込み期
間においてはフレームメモリ１２からのデータ信号をも
とに、アドレス電極Ｗへの駆動波形が生成される。

【００１８】

【発明が解決しようとする課題】従来の駆動方法では、
駆動波形に印加する高圧がなんらかの異常により著しく
低下し、正常な画像を表示するのに必要な電圧以下とな
った場合には、良好でない画像を表示したままになって
いた。

【００１９】この発明は上記のような問題点を解消する
ためになされたものであり、あらかじめ印加電圧を検知
し、電圧降下により不具合な表示画像となる前に、書き
込みを制御し、黒表示にしてしまうことで、表示画面の
品位の低下を避けることを目的とする。

【００２０】

【課題を解決するための手段】請求項１に係る発明は、
マトリックス状に配置された、少なくとも書き込み電極
を含む複数の電極に電圧を印加することにより画素を選
択して発光させるプラズマディスプレイパネルの駆動装
置であって、前記プラズマディスプレイパネルを発光さ
せるための駆動波形を生成する印加電圧の内の少なくと
も一つのレベルが、正常な画像を表示可能な印加電圧に
該当する判定レベル以下に低下したか否かを判定し、判
定信号が低下を示すときには、画面を表示するための本
来のデータ信号とは無関係に黒表示信号を出力する様
に、前記判定信号を基にして書き込み動作を制御するこ
とを特徴とする。

【００２１】請求項２に係る発明は、請求項１記載のプ
ラズマディスプレイパネルの駆動装置であって、前記書
き込み電極に印加する駆動波形を生成するアドレスドラ
イバと、前記アドレスドライバに前記データ信号を出力
するフレームメモリと、前記判定信号が低下を示すとき
には、前記データ信号が前記アドレスドライバに出力さ
れない様に、前記判定信号を基にして前記フレームメモ
リを制御する表示制御回路とを有することを特徴とす
る。

【００２２】請求項３に係る発明は、請求項１記載のプ
ラズマディスプレイパネルの駆動装置であって、前記判
定信号が低下を示すときには、前記書き込み電極に印加
する駆動波形を生成するアドレスドライバから画面を表
示するためのアドレスパルスが出力されない様に、前記
アドレスドライバを制御することを特徴とする。

【００２３】請求項４に係る発明は、請求項３記載のプ
ラズマディスプレイパネルの駆動装置であって、前記判
定信号が低下を示すときに前記アドレスパルスの出力を
禁止する信号を生成する回路を、前記複数の電極の各々
を駆動する各ドライバを制御するための表示制御回路内
に設けたことを特徴とする。

【００２４】請求項５に係る発明は、請求項４記載のプ
ラズマディスプレイパネルの駆動装置であって、前記ア
ドレスパルス出力禁止信号生成回路を、前記表示制御回
路内に代えて、前記書き込み電極に印加する駆動波形を
生成するアドレスドライバ内に設けたことを特徴とす
る。

【００２５】請求項６に係る発明は、請求項１乃至５の
何れかに記載のプラズマディスプレイパネルの駆動装置
であって、前記判定レベルを任意に設定できることを特
徴とする。

【００２６】請求項７に係る発明は、請求項１乃至６の
何れかに記載の前記プラズマディスプレイパネルの駆動
装置を有することを特徴とする。

【００２７】

【発明の実施の形態】以下、本発明の一実施の形態を示
す図面に基づき具体的に説明する。なお、以下の図にお
いて、同一符号は従来のものと同一または相当のものを
示す。

【００２８】（実施の形態１）図１は、本発明に係るプ
ラズマディスプレイパネル（ＰＤＰ）の駆動装置を有す
るプラズマディスプレイ装置を表すブロック図である。
同装置が図１２の装置と異なる点は、次の回路５１〜５
３を備えること、及び後述するように表示制御回路１３
がこれらの回路５１〜５３の判定信号ＤＥＴＷ，ＤＥＴ
Ｙ，ＤＥＴＸを入力とするＯＲ回路の機能を有する点に
ある。即ち、５１はアドレスドライバ１４内に設けられ
た（第１）印加電圧降下判定回路、５２は走査ドライバ
１５内の（第２）印加電圧降下判定回路、５３は維持ド
ライバ１６内の（第３）印加電圧降下判定回路である。
走査ドライバ１５内では、印加電圧降下判定回路５２か
ら判定信号ＤＥＴＹが出力される。同様に、維持ドライ
バ１６内では、印加電圧降下判定回路５３から判定信号
ＤＥＴＸが、アドレスドライバ１４内では、印加電圧降
下判定回路５１から判定信号ＤＥＴＷが出力され、これ
らの判定信号ＤＥＴＸ，ＤＥＴＹ，ＤＥＴＷは、表示制
御回路１３に入力される。

【００２９】図２において、電源回路１７から走査ドラ
イバ１５、維持ドライバ１６、アドレスドライバ１４に
印加される電圧に、しきい値を設け、各判定回路５１〜
５３は、印加電圧がそれぞれのしきい値以下かどうかを
判定し、しきい値以下のときにはオン信号（Ｈｉレベ
ル）の電圧降下判定信号ＤＥＴＷ，ＤＥＴＹ，ＤＥＴＸ
を出力する。例えば、図２（ａ）の一例では、プライミ
ングパルス２１は、そのしきい値Ｖ_Pよりも低下してお
り、上記判定回路５３はオンの判定信号ＤＥＴＸを出力
する。又、維持パルス２３も、そのしきい値Ｖ_Sよりも
低下しているため、判定回路５３はオンの判定信号ＤＥ
ＴＸを出力する。又、図２（ｂ）の例では、走査ドライ
バ１５の上記判定回路５２は、スキャンパルス２２に対
する、しきい値Ｖ_y及び維持パルス２３に対する、しき
い値Ｖ_Sを有する。更に、図２（ｃ）の例では、上記判
定回路５１は、しきい値Ｖ_u及びＶ_wを有する。尚、図２
中には、後述する変形例（２）に相当する、任意値であ
る各しきい値が破線として示されている。

【００３０】今、各ドライバ１４〜１６に印加する電圧
（高圧）のどれか一つが、しきい値以下にまで低下した
場合を考える。このときには、表示制御回路１３は、オ
ン信号になった電圧降下判定信号を入手し、これによ
り、３つの判定信号ＤＥＴＷ，ＤＥＴＹ，ＤＥＴＸを入
力とする、図示しないＯＲ回路の出力信号をＨｉレベル
に設定することで、この出力信号によりフレームメモリ
１２の制御を行い、データ信号がアドレスドライバ１４
に出力されないように制御する。これにより、アドレス
ドライバ１４は、アドレスパルスがない、すなわち図２
（ｄ）の黒表示を示す駆動波形を出力することになり、
良好でない画面の表示を回避できる。

【００３１】（実施の形態２）上記実施の形態１では、
各ドライバからの高圧低下判定信号（ＤＥＴＸ、ＤＥＴ
Ｙ、ＤＥＴＷ）を表示制御回路に入力し、表示制御回路
にて、フレームメモリーからアドレスドライバへ出力す
るデータ信号の制御を行うことで、黒表示時の駆動波形
を得ていた。しかし、これに限定されるものではなく、
フレームメモリーからアドレスドライバへのデータ信号
出力は従来のままとしつつ、新たに、オン信号の高圧低
下判定信号を基に、アドレスドライバ部に於いてアドレ
ス電極への駆動波形を黒表示とする様に操作してもよ
い。この場合、表示制御回路内には、各ドライバより入
力された高圧低下判定信号を基に、書き込み禁止信号を
生成する回路を追加し（表示制御回路をなすＩＣ内の設
計変更で対処可）、またアドレスドライバ内には、表示
制御回路より出力されるアドレスパルス出力禁止信号
（ＤＥＴ信号と呼ぶ）を入力して、アドレスドライバの
制御を行う機能を追加すればよい。

【００３２】図３は、そのような一例であるＰＤＰの駆
動装置を有するプラズマディスプレイ装置のブロック図
を示しており、図３中、図１と同一符号のものは同一の
ものを示す。図３に示すように、表示制御回路１３から
は、ＤＥＴ信号がアドレスドライバ１４に向けて出力さ
れている。

【００３３】図４に、本形態のアドレスドライバＩＣ３
１のブロック図を示す。図４中、図１５と同一符号のも
のは同一のものを示している。図４より明らかな通り、
本ＩＣ３１は、新たに表示制御回路１３からのＤＥＴ信
号を本ＩＣ３１に入力する端子４５をもつ。

【００３４】図５は、図３のアドレスドライバ１４の一
部を説明する図である。アドレスドライバ１４を構成す
る複数のアドレスドライバＩＣ３１の各々のＤＥＴ信号
入力端子４５に、新たにＤＥＴ信号を入力する。

【００３５】図６は、新たに追加したＤＥＴ信号と、従
来のアドレスドライバＩＣ３１（図１６，図１７参照）
に入力する制御信号との関係を示す真理値表である。

【００３６】図６の制御信号の真理値表に基づいて図７
の如くアドレスドライバ駆動波形を生成する場合（各ド
ライバ１４〜１６に印加する各高圧が各々のしきい値以
下に低下していない場合）には、消去期間および維持放
電期間については、ＤＥＴ信号の状態に関係なく、ＳＵ
Ｓ信号およびＳＴＢ信号の条件により、従来と同様の出
力波形を得る。一方、書き込み期間は、ＳＴＢ信号とＤ
ＥＴＡ信号との間にＤＥＴ信号が加わり、ＤＥＴ信号が
Ｈｉの場合は、図７に示す通り、ＤＡＴＡ信号によりア
ドレスパルスの有無が決定される。これに対して、図６
の制御信号の真理値表に基づいて図８に示すアドレスド
ライバ駆動波形を生成する場合、即ち、各ドライバ１４
〜１６に印加する各高圧のいずれかがそのしきい値以下
に低下していることが、判定信号ＤＥＴＸ，ＤＥＴＹ，
ＤＥＴＷの内のいずれかのオフからオンへの立ち上がり
によって検出された場合には、消去期間及び維持放電期
間に関してはＤＥＴ信号の状態に関係なく同様の出力波
形を生成するが、書き込み期間においては、ＤＥＴ信号
をＬｏレベルに制御すれば、図８に示す通り、入力され
るＤＡＴＡ信号に関係なく、各アドレスドライバＩＣ３
１の全出力ＨＶＯは、ＧＮＤ出力、すなわちアドレスパ
ルス無しの状態（黒表示）となる。即ち、各ドライバ１
４〜１６から出力される高圧低下判定信号ＤＥＴＷ，Ｄ
ＥＴＹ，ＤＥＴＸのいずれかがオン信号に変化したとき
に、表示制御回路１３は、ＨｉレベルにあったＤＥＴ信
号をＬｏレベルに変化させて当該信号をアドレスドライ
バ１４に出力し、これにより同ドライバ１４の書込み期
間中の出力を全セルについて常にＬｏレベルに制御す
る。従って、表示制御回路１３中に、各信号ＤＥＴＸ，
ＤＥＴＹ，ＤＥＴＷを入力とするＮＯＲ機能の回路を設
ければ良いわけである。

【００３７】このように新たにＤＥＴ信号を設け、図６
の真理値に基づきアドレスドライバ１４を制御すること
で、実施の形態１と同様の作用を得ることができる。

【００３８】（実施の形態３）上記実施の形態２におい
ては、表示制御回路内にてアドレスパルス出力禁止信号
が生成された上で、同信号がアドレスドライバに入力さ
れていた。しかし、これに代えて、各ドライバ１４〜１
６より出力される高圧低下判定信号ＤＥＴＷ，ＤＥＴ
Ｙ，ＤＥＴＸにより生成されるＤＥＴ信号を、アドレス
ドライバ１４内にて直接生成するようにしても良い。そ
のような一例が本形態であり、本形態に係るプラズマデ
ィスプレイ装置の構成例とアドレスドライバ１４内の構
成例とを、それぞれ図９及び図１０に示す。両図９，１
０中、図１〜図８と同一符号のものは同一のものを示
す。

【００３９】図１０に示すように、アドレスドライバ１
４内に入力された高圧低下判定信号ＤＥＴＸ，ＤＥＴ
Ｙ，ＤＥＴＷ（これらは、高圧低下検出時にオン信号、
即ちＨｉレベルの信号となる）をもとに、ＤＥＴ信号を
生成するアドレスパルス出力禁止信号生成回路５４を設
け、各ドライバ１４〜１６より入力された高圧低下判定
信号ＤＥＴＷ，ＤＥＴＹ，ＤＥＴＸの内のどれか一つで
もオン（Ｈｉレベル）の場合に、同回路５４の出力信号
がＬｏレベルとなり、この信号が図４のレベルシフタ４
３の制御端につながったＤＥＴ信号入力端子５４に入力
されることで、実施の形態２と同様の作用を行うことが
できる。

【００４０】尚、図１０の上記回路５４もまた、例えば
ＮＯＲ回路として実現可能である。

【００４１】（変形例）（１）以上の実施の形態１〜３においては、例えば瞬
停状態の様に、電源回路１７からいずれかのドライバ１
４〜１６への高圧の供給が一時的に停止し、この結果、
当該ドライバ部の印加電圧がしきい値以下に低下する状
態において、フレームメモリ１２からのデータ信号ＤＡ
ＴＡの出力の禁止指令又はアドレスドライバ１４からの
アドレスパルスの出力の禁止指令が作用する場合を例と
してあげている。しかし、このようなケースに限られる
ものではなく、本実施の形態１〜３の駆動方法は、電源
投入時のような、印加電圧が過渡的に上昇する場合にお
いても、印加電圧が正規のレベルにまで立ち上がるまで
の期間中に対して、これを実施することは可能である。
即ち、過渡的に印加電圧が上昇しているときに、印加電
圧がしきい値電圧以下である期間は、アドレスパルスの
無い、例えば図２（ｄ）に示す黒表示の駆動波形を書込
み電極Ｗに出力する。

【００４２】（２）また、以上の実施の形態１〜３に
おいては、印加電圧降下判定回路５１〜５３の判定レベ
ルを一定値としたが、プラズマディスプレイパネル１８
に駆動するための駆動波形用電圧の最適値は、実際には
パネルにより異なり、良好な画面を表示できる印加電圧
も異なる。この為、図２における各印加電圧のしきい値
を固定にするのではなく、図２中に破線でしきい値を示
す様に、それぞれのパネルに適切な設定値を上記しきい
値として自由に（任意に）設定してもよい。この場合、
印加電圧降下判定回路５１〜５３は、印加電圧判定レベ
ルを自由に設定できることとなる。

【００４３】（３）尚、以上に説明した駆動方法を、
図１１に示す３電極面放電反射ＡＣ型ＰＤＰのみなら
ず、透過型のＡＣＰＤＰにも適用可能であるし、更に、
２電極対向放電ＡＣ型ＰＤＰにも適用可能である。

【００４４】

【発明の効果】以上のように、請求項１乃至７に係る各
発明によれば、表示画像情報とは、異なった書き込みパ
ルスの制御を行い、良好な画面を表示できない状態に陥
る前に、画面を黒表示にすることで、良好でない画面の
表示を避けることができる。

【００４５】特に、請求項３乃至５の各発明によれば、
アドレスドライバへのデータ信号の出力は従来通りとし
たままで、表示画像情報に関係なく、画面を黒表示にす
ることができる。

【００４６】特に請求項６の発明によれば、パネルに依
存する駆動波形の印加電圧低下レベルを個々に設定する
ことで、しきい値の異なる全てのパネルにおいて、同レ
ベルの効果を得ることができる。

【図面の簡単な説明】

【図１】実施の形態１によるプラズマディスプレイパ
ネルの駆動装置のブロック図である。

【図２】実施の形態１によるプラズマディスプレイパ
ネルの駆動波形を説明する図である。

【図３】実施の形態２によるプラズマディスプレイパ
ネルの駆動装置のブロック図である。

【図４】実施の形態２によるアドレスドライバＩＣの
ブロック図である。

【図５】実施の形態２によるアドレスドライバ内の一
部を示すブロック図である。

【図６】実施の形態２によるアドレスドライバＩＣへ
入力する制御信号の真理値表を示す図である。

【図７】実施の形態２によるプラズマディスプレイパ
ネルの駆動波形と、アドレスドライバＩＣへ入力する制
御信号との関係を示す図である。

【図８】実施の形態２によるプラズマディスプレイパ
ネルの駆動波形と、アドレスドライバＩＣへ入力する制
御信号との関係を示す図である。

【図９】実施の形態３によるプラズマディスプレイパ
ネルの駆動装置のブロック図である。

【図１０】実施の形態３によるアドレスドライバ内の
一部を示すブロック図である。

【図１１】従来の面放電型プラズマディスプレイパネ
ルを示す一部斜視図である。

【図１２】従来のプラズマディスプレイパネルの駆動
装置のブロック図である。

【図１３】従来のプラズマディスプレイパネルの階調
表示方法を示す１フィールド内のサブフィールド構成を
示す図である。

【図１４】従来のプラズマディスプレイパネルの駆動
波形を説明する図である。

【図１５】従来のアドレスドライバＩＣのブロック図
である。

【図１６】従来のアドレスドライバ内の一部を示すブ
ロック図である。

【図１７】従来のアドレスドライバＩＣへ入力する制
御信号の真理値表を示す図である。

【図１８】従来のプラズマディスプレイパネルの駆動
波形と、アドレスドライバＩＣへ入力する制御信号との
関係を示す図である。

【符号の説明】

１４アドレスドライバ、１５走査ドライバ、１６
維持ドライバ、１７電源回路、１８プラズマディスプ
レイパネル、３２ＣＬＫ入力端子、１９ＤＡＴＡ信号
入力端子、３４データ信号出力端子、３５ＤＩＲ信
号入力端子、３６ＬＥ信号入力端子、３７ＳＴＢ信
号，ＴＳＣ信号，ＳＵＳ信号入力端子、３８Ｖｏｎ入
力端子、３９Ｖｃｃ入力端子、４０ＨＶＯ端子、４
１シフトレジスタ、４２ラッチ、４３レベルシフ
タ、４４高耐圧出力回路、５１，５２，５３印加電
圧降下判定回路、５４アドレスパルス出力禁止信号生
成回路、ＤＥＴＸ，ＤＥＴＹ，ＤＥＴＷ高圧低下判定
信号、ＤＥＴアドレスパルス出力禁止信号、１０６
誘電体層、１０７保護層、１０９蛍光体層、１１０
隔壁。

Claims

【特許請求の範囲】

【請求項１】マトリックス状に配置された、少なくと
も書き込み電極を含む複数の電極に電圧を印加すること
により画素を選択して発光させるプラズマディスプレイ
パネルの駆動装置であって、前記プラズマディスプレイパネルを発光させるための駆
動波形を生成する印加電圧の内の少なくとも一つのレベ
ルが、正常な画像を表示可能な印加電圧に該当する判定
レベル以下に低下したか否かを判定し、判定信号が低下
を示すときには、画面を表示するための本来のデータ信
号とは無関係に黒表示信号を出力する様に、前記判定信
号を基にして書き込み動作を制御することを特徴とす
る、プラズマディスプレイパネルの駆動装置。
【請求項２】請求項１記載のプラズマディスプレイパ
ネルの駆動装置であって、前記書き込み電極に印加する駆動波形を生成するアドレ
スドライバと、前記アドレスドライバに前記データ信号を出力するフレ
ームメモリと、前記判定信号が低下を示すときには、前記データ信号が
前記アドレスドライバに出力されない様に、前記判定信
号を基にして前記フレームメモリを制御する表示制御回
路とを有することを特徴とする、プラズマディスプレイ
パネルの駆動装置。
【請求項３】請求項１記載のプラズマディスプレイパ
ネルの駆動装置であって、前記判定信号が低下を示すときには、前記書き込み電極
に印加する駆動波形を生成するアドレスドライバから画
面を表示するためのアドレスパルスが出力されない様
に、前記アドレスドライバを制御することを特徴とす
る、プラズマディスプレイパネルの駆動装置。
【請求項４】請求項３記載のプラズマディスプレイパ
ネルの駆動装置であって、前記判定信号が低下を示すときに前記アドレスパルスの
出力を禁止する信号を生成する回路を、前記複数の電極
の各々を駆動する各ドライバを制御するための表示制御
回路内に設けたことを特徴とする、プラズマディスプレ
イパネルの駆動装置。
【請求項５】請求項４記載のプラズマディスプレイパ
ネルの駆動装置であって、前記アドレスパルス出力禁止信号生成回路を、前記表示
制御回路内に代えて、前記書き込み電極に印加する駆動
波形を生成するアドレスドライバ内に設けたことを特徴
とする、プラズマディスプレイパネルの駆動装置。
【請求項６】請求項１乃至５の何れかに記載のプラズ
マディスプレイパネルの駆動装置であって、前記判定レベルを任意に設定できることを特徴とする、
プラズマディスプレイパネルの駆動装置。
【請求項７】請求項１乃至６の何れかに記載の前記プ
ラズマディスプレイパネルの駆動装置を有することを特
徴とする、プラズマディスプレイ装置。