JP2000227443A - Probe card - Google Patents
Probe cardInfo
- Publication number
- JP2000227443A JP2000227443A JP11028615A JP2861599A JP2000227443A JP 2000227443 A JP2000227443 A JP 2000227443A JP 11028615 A JP11028615 A JP 11028615A JP 2861599 A JP2861599 A JP 2861599A JP 2000227443 A JP2000227443 A JP 2000227443A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- relay board
- bga package
- probe
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子の電気
的特性をウエハ状態で測定するためのプローブカードに
関し、特に、フリップチップボンディングによりBGA
パッケージに実装される半導体素子の測定に用いる垂直
型プローブカードに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card for measuring the electrical characteristics of a semiconductor device in a wafer state, and more particularly to a BGA by flip chip bonding.
The present invention relates to a vertical probe card used for measuring a semiconductor device mounted on a package.
【0002】[0002]
【従来の技術】図8に、従来構造の垂直型プローブカー
ドの一例であるCOBRAプローブ(登録商標、株式会
社東京カソード研究所及び株式会社ESJが販売)の断
面図を示す。図中、1はプローブカード基板、2はヘッ
ド部、3はプローブピン、4は固定部材、5は半田、6
は補強板、7はスペーストランスフォーマ、10はプロ
ーブカード、100は変換基板を示す。かかるプローブ
カードでは、例えば樹脂板材からなるプローブカード基
板1の上面には、プローバ装置と接続するための外部端
子を含む配線層が設けられ、かかる配線層はスルーホー
ルを介して基板下面に設けられた第1端子(図8では半
田5に覆われている)と電気的に接続されている。一
方、プローブピン3は、例えばプラスティックの中空の
箱体からなるヘッド部2に固定され、ヘッド部下方で
は、プローブピン3の先端が、測定する半導体素子のパ
ッドの位置に対応するように配置され固定されている。
ヘッド部2の上面には、夫々のプローブピン3と接続さ
れた第2端子(図示せず)が設けられている。図8のプ
ローブカードでは、プローブカード基板1下面の第1端
子と、ヘッド部2の上面の第2端子とが、変換基板10
0を介して電気的に接続されている。変換基板100
は、スルーホールを含む立体配線を備え、更にかかる立
体配線の特性インピーダンスを制御して伝送特性が向上
するように設計されている。プローブカード基板1下面
の第1端子と変換基板100上面の端子との接続は、半
田5により行われる。また、変換基板100下面の端子
とヘッド部2上面の第2端子との接続は、端子間が接触
した状態で貫通孔に固定部材4を通し、ヘッド部2、ス
ペーストランスフォーマ7、プローブカード基板1を補
強板6に固定して行われる。2. Description of the Related Art FIG. 8 is a cross-sectional view of a COBRA probe (registered trademark, sold by Tokyo Cathode Research Laboratory Co., Ltd. and ESJ Corporation) which is an example of a vertical probe card having a conventional structure. In the figure, 1 is a probe card substrate, 2 is a head portion, 3 is a probe pin, 4 is a fixing member, 5 is a solder, 6
Denotes a reinforcing plate, 7 denotes a space transformer, 10 denotes a probe card, and 100 denotes a conversion board. In such a probe card, a wiring layer including external terminals for connection to a prober device is provided on the upper surface of a probe card substrate 1 made of, for example, a resin plate material, and the wiring layer is provided on the lower surface of the substrate via through holes. The second terminal is electrically connected to the first terminal (in FIG. 8, covered with the solder 5). On the other hand, the probe pins 3 are fixed to, for example, a head portion 2 made of a plastic hollow box. Below the head portion, the tips of the probe pins 3 are arranged so as to correspond to the positions of the pads of the semiconductor element to be measured. Fixed.
On the upper surface of the head unit 2, second terminals (not shown) connected to the respective probe pins 3 are provided. In the probe card of FIG. 8, the first terminal on the lower surface of the probe card substrate 1 and the second terminal on the upper surface of the head 2 are connected to the conversion substrate 10.
0 is electrically connected. Conversion board 100
Are provided with three-dimensional wiring including through holes, and are further designed to control the characteristic impedance of such three-dimensional wiring to improve transmission characteristics. The connection between the first terminal on the lower surface of the probe card substrate 1 and the terminal on the upper surface of the conversion substrate 100 is made by solder 5. The connection between the terminal on the lower surface of the conversion substrate 100 and the second terminal on the upper surface of the head unit 2 is performed by passing the fixing member 4 through the through hole in a state where the terminals are in contact with each other. Is fixed to the reinforcing plate 6.
【0003】かかるプローブカードでは、プローブカー
ド基板1上の配線もケーブル配線を用いずに配線層から
形成されており、また、特性インピーダンスを制御した
変換基板100を用いることから、高速動作に用いられ
る高周波素子等の電気的特性の測定も可能であった。In such a probe card, the wiring on the probe card substrate 1 is also formed from a wiring layer without using cable wiring, and is used for high-speed operation because the conversion substrate 100 with controlled characteristic impedance is used. It was also possible to measure the electrical characteristics of the high-frequency device and the like.
【0004】[0004]
【発明が解決しようとする課題】上記プローブカードで
は、変換基板100は、特性インピーダンスを考慮し
て、プローブカード毎に設計することが必要であり、変
換基板100の設計に一定の期間が必要となるととも
に、各プローブカードに応じて個別に作製するために製
作コストも高くなるという問題があった。また、変換基
板100とプローブカード基板1との接続は半田5で行
われるが、半田のリフローに際しては、プローブカード
基板1(直径が200〜300mm)をリフロー炉に入
れる必要があるため、プローブカードの作製に大型炉が
不可欠となるという問題もあった。また、半導体素子の
IC化に伴い、各プローブピン3に接続されたヘッド部
2上面の電極の密度が大きくなり、ヘッド部2の第2電
極と、変換基板100の下面電極の位置合わせが難しく
なるという問題もあった。更に、半導体素子の電気的特
性を評価するにあたり、パッケージに実装した状体で電
気的特性を測定して評価したいという要求も大きくなっ
てきた。これに対し、特開平10−132855号公報
に記載されたように、パッケージに実装された場合に発
生する容量等を、予めプローブピンと共に配線基板に組
み込んで形成しておく方法も提案されているが、かかる
方法では、基板配線の作製に時間と費用が別途必要とな
るという問題点があった。そこで、本発明は、変換基板
を用いることなく、特性インピーダンスが制御され、か
つ実際にパッケージに実装された状態の半導体素子の電
気的特性評価が可能なプローブカードを提供することを
目的とする。In the above-described probe card, the conversion board 100 needs to be designed for each probe card in consideration of the characteristic impedance, and a certain period is required for designing the conversion board 100. In addition, there is a problem that the manufacturing cost is increased because the probe card is manufactured individually according to each probe card. Further, the connection between the conversion board 100 and the probe card board 1 is performed by the solder 5, but when reflowing the solder, the probe card board 1 (having a diameter of 200 to 300 mm) needs to be put in a reflow furnace. There was also a problem that a large furnace was indispensable for the production of the slag. Further, as the semiconductor device becomes an IC, the density of electrodes on the upper surface of the head unit 2 connected to each probe pin 3 increases, and it is difficult to align the second electrode of the head unit 2 with the lower electrode of the conversion substrate 100. There was also the problem of becoming. Further, in evaluating the electrical characteristics of a semiconductor element, there has been a growing demand for measuring and evaluating the electrical characteristics of a state mounted on a package. On the other hand, as described in Japanese Patent Application Laid-Open No. Hei 10-132855, a method has been proposed in which a capacitance or the like generated when mounted on a package is formed by being previously incorporated into a wiring board together with probe pins. However, such a method has a problem that time and cost are separately required for manufacturing the substrate wiring. Therefore, an object of the present invention is to provide a probe card whose characteristic impedance is controlled without using a conversion board, and which can evaluate the electrical characteristics of a semiconductor element actually mounted on a package.
【0005】[0005]
【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、プローブカード基板とプローブピンを固定し
たヘッド部との間の電気的接続を、測定する半導体素子
を実際にフリップチップ実装するBGAパッケージを介
して行うことにより、特性インピーダンスを制御しかつ
半導体素子が実際にパッケージに実装された状態の電気
的特性評価が可能となること、変換基板に代えてBGA
パッケージを用いることにより、変換基板の設計が不要
となり、安価でかつ短期間でプローブカードが提供でき
ることを見出し、本発明を完成した。Accordingly, as a result of earnest study, the inventor of the present invention actually flip-chip mounts a semiconductor element for measuring an electrical connection between a probe card substrate and a head portion on which probe pins are fixed. By using a BGA package, it is possible to control the characteristic impedance and to evaluate the electrical characteristics of the semiconductor device actually mounted on the package.
It has been found that the use of a package makes it unnecessary to design a conversion board, and that a probe card can be provided at a low cost and in a short period of time, thus completing the present invention.
【0006】即ち、本発明は、ウエハ上に形成された半
導体素子にプローブピンを接触させ、該プローブピンを
介して該半導体素子の電気的特性をウエハ状態で測定す
るプローブカードであって、第1端子を有するプローブ
カード基板と、該プローブピンが固定され、該プローブ
ピンに電気的に接続された第2端子を有するヘッド部と
を備え、該プローブカード基板と該ヘッド部とが、該半
導体素子をフリップチップ実装するためのBGAパッケ
ージを挟むように積み重ねて固定され、該第1端子と該
第2端子との間が、該BGAパッケージの配線を介して
電気的に接続されたことを特徴とするプローブカードで
ある。このように、プローブカード基板とヘッド部と
が、半導体素子をフリップチップ実装するためのBGA
パッケージをその間に挟むように積み重ねられて、固定
され、第1端子と第2端子との間が、BGAパッケージ
の配線を介して電気的に接続されることにより、測定す
る素子に対応してプローブピンが配置されたヘッド部の
第2電極の配置に応じて、個別に、変換基板を作製する
必要がなくなり、プローブカードの製造期間の短縮、製
造コストの削減が可能となる。即ち、BGAパッケージ
の半田ボール形成面の電極配置は、一般に標準化された
電極配置であり、搭載される素子によりその配置は変わ
らないため、かかる電極とプローブカードの第1電極と
の接続は半田ボールを用いて容易に行うことができる。
一方、BGAパッケージの素子搭載面は、かかる面に測
定される半導体素子がフリップチップ実装される構造に
なっているため、プローブピンに接続された第2電極の
配置と、素子搭載面の電極配置とは、重ね合わせた場合
に、向かい合う電極同士が丁度接続すべき電極同士とな
る。従って、標準化された電極配置のプローブカード
と、測定する半導体素子により配置の異なるヘッド部の
第2電極とを、測定される半導体が実際にフリップチッ
プ実装されるBGAパッケージを介することにより、容
易に電気的に接続することができる。また、実際に使用
されるBGAパッケージを介して半導体素子の電気的特
性が測定されるため、パッケージに搭載された最終製品
の状態で測定した場合に近い電気的特性の評価が可能と
なる。また、BGAパッケージとプローブカード基板と
の接続は半田5で行われるが、BGAパッケージが小型
であることから、小さな炉を用いてリフローすることが
可能となる。That is, the present invention relates to a probe card for bringing a probe pin into contact with a semiconductor element formed on a wafer and measuring electrical characteristics of the semiconductor element in a wafer state via the probe pin. A probe card substrate having one terminal, and a head portion having the probe pin fixed thereto and having a second terminal electrically connected to the probe pin, wherein the probe card substrate and the head portion are the semiconductor The BGA package for flip-chip mounting the elements is stacked and fixed, and the first terminal and the second terminal are electrically connected via wiring of the BGA package. Is a probe card. As described above, the probe card substrate and the head unit form a BGA for flip-chip mounting a semiconductor element.
The package is stacked and fixed so as to sandwich the package therebetween, and the first terminal and the second terminal are electrically connected via the wiring of the BGA package, so that the probe corresponding to the element to be measured is provided. According to the arrangement of the second electrodes of the head unit on which the pins are arranged, it is not necessary to separately manufacture the conversion substrate, and the manufacturing period of the probe card can be shortened and the manufacturing cost can be reduced. That is, the electrode arrangement on the solder ball forming surface of the BGA package is generally a standardized electrode arrangement, and since the arrangement does not change depending on the mounted element, the connection between such an electrode and the first electrode of the probe card is made by the solder ball. Can be easily performed.
On the other hand, the element mounting surface of the BGA package has a structure in which the semiconductor element to be measured is flip-chip mounted on such a surface, so that the arrangement of the second electrodes connected to the probe pins and the electrode arrangement of the element mounting surface In the case of overlapping, the electrodes facing each other are electrodes to be connected just. Therefore, the probe card having a standardized electrode arrangement and the second electrodes of the head section having different arrangements depending on the semiconductor element to be measured can be easily connected via the BGA package on which the semiconductor to be measured is actually flip-chip mounted. Can be electrically connected. Further, since the electrical characteristics of the semiconductor element are measured via the BGA package actually used, it is possible to evaluate the electrical characteristics close to those measured in the state of the final product mounted on the package. Further, the connection between the BGA package and the probe card substrate is made by solder 5, but since the BGA package is small, reflow can be performed using a small furnace.
【0007】尚、上記BGAパッケージの半導体素子搭
載面が上記ヘッド部側になり、該BGAパッケージの半
田ボール形成面が上記プルーブカード基板側になるよう
に積み重ねられて固定されたことが好ましい。このよう
に重ねることにより、電極配置の変更等を行うことなく
測定する半導体素子に対応したプローブカードの形成が
可能となるからである。It is preferable that the semiconductor device mounting surface of the BGA package is on the head side and the solder ball forming surface of the BGA package is stacked and fixed on the probe card substrate side. This is because, by overlapping, a probe card corresponding to the semiconductor element to be measured can be formed without changing the electrode arrangement or the like.
【0008】また、本発明は、上記プローブカード基板
と上記BGAパッケージとの間に、その両面に設けられ
た端子間が立体配線により接続された中継基板が更に積
み重ねられ、該端子間の立体配線を介して上記第1端子
と該BGAパッケージの配線とが電気的に接続されると
共に、該中継基板と上記プローブカード基板とを、固定
具により固定したことを特徴とするプローブカードでも
ある。Further, according to the present invention, a relay board in which terminals provided on both surfaces thereof are connected by three-dimensional wiring is further stacked between the probe card substrate and the BGA package, and three-dimensional wiring between the terminals is provided. The first terminal and the wiring of the BGA package are electrically connected to each other via the first terminal, and the relay board and the probe card board are fixed by a fixture.
【0009】上記中継基板と、上記プローブカード基板
との間に異方性導電シートが挟みこまれ、上記固定具で
該異方性導電シートを押圧して該中継基板の端子と該プ
ローブカード基板の第1端子とを電気的に接続したこと
が好ましい。このように、中継基板を用いることによ
り、中継基板とプローブカードとの間に圧力をかけるこ
とができるため、中継基板とプローブカードとの電気的
接続に異方性導電シートを用いることが可能となる。こ
の結果、中継基板、プローブカード基板に設けられた電
極間隔が狭くなって、半田接続が困難になった場合であ
っても、異方性導電シートを用いた電気的接続が可能と
なる。[0009] An anisotropic conductive sheet is sandwiched between the relay board and the probe card board, and the fixing tool presses the anisotropic conductive sheet to press the terminals of the relay board and the probe card board. Is preferably electrically connected to the first terminal. As described above, by using the relay board, pressure can be applied between the relay board and the probe card, so that the anisotropic conductive sheet can be used for electrical connection between the relay board and the probe card. Become. As a result, electrical connection using an anisotropic conductive sheet is possible even when the distance between the electrodes provided on the relay board and the probe card board becomes narrow and solder connection becomes difficult.
【0010】上記BGAパッケージの端子に接続される
上記中継基板の端子は、該BGAパッケージの端子の配
列に対応する位置に設けられたことが好ましい。かかる
電極配置とすることにより、BGAパッケージと中継基
板とを、夫々の電極の位置が略対応するように重ねて、
半田ボールが溶けるまで加熱するだけで、溶けた半田の
表面張力により電極位置が自動的にアライメントされ、
高い精度でBGAパッケージと中継基板との位置合わせ
を行うことが可能となる。It is preferable that the terminals of the relay board connected to the terminals of the BGA package are provided at positions corresponding to the arrangement of the terminals of the BGA package. With such an electrode arrangement, the BGA package and the relay board are overlapped so that the positions of the respective electrodes substantially correspond to each other.
Just heating until the solder ball is melted, the electrode position is automatically aligned by the surface tension of the melted solder,
The BGA package and the relay board can be positioned with high accuracy.
【0011】上記中継基板の両面に設けられた端子間
は、スルーホールにより電気的に接続されたことが好ま
しい。中継基板の作製が容易だからである。It is preferable that terminals provided on both sides of the relay board are electrically connected by through holes. This is because the production of the relay board is easy.
【0012】上記中継基板は、該中継基板内に補強部材
が埋め込まれたことが好ましい。中継基板とプローブカ
ード基板との間に異方性導電シートを挟んで押圧する場
合に、中継基板のそりを防止するためである。It is preferable that the relay board has a reinforcing member embedded in the relay board. This is to prevent warping of the relay board when an anisotropic conductive sheet is sandwiched between the relay board and the probe card board and pressed.
【0013】上記中継基板は、バイパスコンデンサを搭
載したものであっても良い。かかる構造を用いることに
より、バイパスコンデンサを、従来よりプローブピン近
傍(即ち、測定される半導体素子近傍)に配置すること
ができ、測定中に発生するノイズを低減することができ
るからである。The relay board may have a bypass capacitor mounted thereon. By using such a structure, the bypass capacitor can be conventionally disposed near the probe pin (that is, near the semiconductor element to be measured), and noise generated during the measurement can be reduced.
【0014】上記中継基板の面積は、上記BGAパッケ
ージの面積より大きいことが好ましい。面積を大きくす
ることにより、バイパスコンデンサの搭載位置を確保で
きるとともに、固定具を通す穴部を設けることができる
からである。Preferably, the area of the relay board is larger than the area of the BGA package. This is because by increasing the area, the mounting position of the bypass capacitor can be secured, and a hole through which the fixture is passed can be provided.
【0015】上記固定具は、上記中継基板に設けられた
穴部と、上記プローブカード基板に設けた穴部とを貫通
してこれらの基板を締付けるねじとその先端部に螺合さ
れるナットからなることが好ましい。[0015] The fixing tool is formed by a screw which penetrates a hole provided in the relay board and a hole provided in the probe card board to fasten the board and a nut screwed to the tip of the screw. Preferably,
【0016】[0016]
【発明の実施の形態】実施の形態1.本発明の第1実施
の形態について、図1〜3を参照しながら説明する。図
1は、実施の形態1にかかる垂直型プローブカードの断
面図である。図中、図8と同一符号は、同一又は相当箇
所を示し、また、13は、BAGパッケージ(Ball
Grid Alley パッケージ)を示す。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a sectional view of the vertical probe card according to the first embodiment. In the figure, the same reference numerals as those in FIG. 8 indicate the same or corresponding parts, and reference numeral 13 denotes a BAG package (Ball).
Grid Alley package).
【0017】また、図2は、図1のプローブカードに使
用されるフリップチップBGAパッケージ13であり、
(a)は上面図、(b)はII−IIにおける断面図で
ある。図中、14はパッケージ基板、15は実装された
状態のIC等の半導体素子、16は半田ボール、18は
アンダーフィルを表す。FIG. 2 shows a flip chip BGA package 13 used in the probe card of FIG.
(A) is a top view, and (b) is a cross-sectional view along II-II. In the figure, 14 is a package substrate, 15 is a semiconductor element such as an IC mounted, 16 is a solder ball, and 18 is an underfill.
【0018】本実施の形態1にかかるプローブカード
は、図8に示す従来構造と同様に、プローブカード基板
1とプローブピン3を固定したヘッド部とが固定部材4
で補強板6に固定されたものであるが、従来構造と異な
り、プローブカード基板1の下面の第1電極と、ヘッド
部2の上面の第2電極との間が、測定される半導体素子
が実際にフリップチップ実装されるBAGパッケージ1
3を介して接続されている。In the probe card according to the first embodiment, as in the conventional structure shown in FIG.
The semiconductor element to be measured is fixed between the first electrode on the lower surface of the probe card substrate 1 and the second electrode on the upper surface of the head unit 2 unlike the conventional structure. BAG package 1 actually flip-chip mounted
3 are connected.
【0019】即ち、本実施の形態1にかかるプローブカ
ードでは、プローブカード基板1下面の第1電極が、B
GAパッケージ13の半田ボール16に対応して配置さ
れ、プローブカード基板1の下面の第1電極とBGAパ
ッケージ13裏面が、BGAパッケージの半田ボール1
6により接続されている。一方、ヘッド部2の第2電極
も、BGAパッケージ13の表面電極に対応して配置さ
れ、固定具4で締付けられることにより、両電極の間が
接続されている。That is, in the probe card according to the first embodiment, the first electrode on the lower surface of the probe card
The first electrodes on the lower surface of the probe card substrate 1 and the back surface of the BGA package 13 are arranged corresponding to the solder balls 16 of the GA package
6. On the other hand, the second electrode of the head unit 2 is also arranged corresponding to the surface electrode of the BGA package 13, and is fastened by the fixture 4 to connect between the two electrodes.
【0020】このように、測定される半導体素子が実際
にフリップチップ実装されるBGAパッケージ13を用
いて、プローブカード基板1とヘッド部2との間の電気
的接続を行うことにより、従来構造のように、測定する
半導体素子に合わせて、変換基板4を設計、製造する必
要がなくなり、プローブカードの製作期間の短縮化が可
能となるとともに、製作コストを抑えてプローブカード
を安価に製作することができる。As described above, the electrical connection between the probe card substrate 1 and the head unit 2 is performed by using the BGA package 13 on which the semiconductor element to be measured is actually flip-chip mounted, thereby achieving the conventional structure. As described above, it is not necessary to design and manufacture the conversion board 4 in accordance with the semiconductor element to be measured, so that it is possible to shorten the manufacturing period of the probe card, to reduce the manufacturing cost and to manufacture the probe card at low cost. Can be.
【0021】また、半導体素子が実際に実装されるBG
Aパッケージ13の配線を通して、半導体素子の電気的
特性が測定されるため、半導体素子をBGAパッケージ
13に実装して測定した電気的特性に近い測定結果が得
られる。このため、従来のプローブカードを用いた測定
では、各半導体素子の特性を測定した後に、更に、パッ
ケージに半導体素子を組み込んだ後に必要であった最終
的な出荷検査(ファイナルテスト)が、本発明にかかる
プローブカードを用いることにより不要となり、半導体
装置の製造工程の簡略化が可能となる。Further, the BG on which the semiconductor element is actually mounted
Since the electrical characteristics of the semiconductor device are measured through the wiring of the A package 13, a measurement result close to the electrical characteristics measured by mounting the semiconductor device on the BGA package 13 is obtained. For this reason, in the measurement using the conventional probe card, the final shipping inspection (final test) which is necessary after measuring the characteristics of each semiconductor element and further after incorporating the semiconductor element in the package is performed by the present invention. The use of such a probe card eliminates the need for the probe card and simplifies the manufacturing process of the semiconductor device.
【0022】図3は、上記プローブカードを用いた測定
工程の概略図である。図1と同一符号は同一又は相当箇
所を示し、又、8はパフォーマンスボード、9はポゴピ
ンリング、10はプローブカード、11は測定対象であ
る半導体素子を表面上に形成したウエハ、12はウエハ
チャックでウエハ11を固定する固定台、17はテスト
ヘッドである。FIG. 3 is a schematic diagram of a measurement process using the above probe card. The same reference numerals as in FIG. 1 denote the same or corresponding parts, 8 denotes a performance board, 9 denotes a pogo pin ring, 10 denotes a probe card, 11 denotes a wafer having a semiconductor element to be measured formed on the surface, and 12 denotes a wafer chuck. Is a fixing table for fixing the wafer 11, and 17 is a test head.
【0023】半導体素子の電気的特性を測定するにあた
り、まず、表面上に半導体素子が形成されたウエハ11
が固定台の上に載せられて、ウエハ11裏面から吸引す
ることにより固定台12上に固定される。一方、プロー
ブカード10は、ポゴピンリング9に取り付けられ、ポ
ゴピンリング9は、テストヘッド17に取り付けられた
パフォーマンスボード8に取り付けられる。かかる状態
では、プローブカード10のプローブカード基板に形成
された外部端子がポゴピンリング9等に形成された配線
を介して、最終的にプローバ装置の測定系(図示せず)
に接続されている。次に、固定台12が上昇することに
より、プローブピン3の先端がウエハ11上に形成され
た半導体素子のパッド部に接触して電気的に接続された
状態になり、測定系を用いて半導体素子の電気的特性が
測定される。測定後、固定台12が下降し、次に測定す
る半導体素子の上方まで移動した後に固定台12が上昇
し、同様の工程を繰り返すことにより半導体素子の電気
的特性が順次測定される。かかる測定は、例えば、ウエ
ハ上に形成された全ての半導体素子に対して行うことに
より、特性がスペックアウトしている半導体素子を排除
することが可能となる。通常、測定は、コンピュータを
用いた自動制御により行われる。In measuring the electrical characteristics of the semiconductor device, first, a wafer 11 having a semiconductor device formed on its surface is used.
Is fixed on the fixed base 12 by sucking from the back surface of the wafer 11. On the other hand, the probe card 10 is attached to a pogo pin ring 9, and the pogo pin ring 9 is attached to a performance board 8 attached to a test head 17. In such a state, the external terminals formed on the probe card substrate of the probe card 10 are finally connected to the measurement system (not shown) of the prober device via the wiring formed on the pogo pin ring 9 and the like.
It is connected to the. Next, when the fixing base 12 is raised, the tip of the probe pin 3 comes into contact with the pad portion of the semiconductor element formed on the wafer 11 to be in a state of being electrically connected, and the semiconductor system is measured using the measuring system. The electrical characteristics of the device are measured. After the measurement, the fixing base 12 moves down, moves to a position above the semiconductor element to be measured next, and then moves up. The electric characteristics of the semiconductor element are sequentially measured by repeating the same steps. By performing such a measurement on all the semiconductor elements formed on the wafer, for example, it is possible to exclude semiconductor elements whose characteristics are out of specification. Usually, the measurement is performed by automatic control using a computer.
【0024】実施の形態2.本発明の実施の形態2につ
いて、図4、5を参照しながら説明する。図4は、実施
の形態2にかかる垂直型プローブカードの断面図であ
る。図中、図8と同一符号は、同一又は相当箇所を示
し、また、23は、ねじとその先端に螺合されるナット
からなる固定具、25は異方性導電シート、26はスペ
ーサ、34は中継基板である。図5は、図4のプローブ
カードに使用される第1の中継基板34であり、(a)
は上面図、(b)はVa−Vaにおける断面図、(c)
はA部分の拡大図、(d)はVc−Vcにおける断面図
である。図中、31はねじを通すための穴部、34は中
継基板、35は電極形成領域、36はランド、37はス
ルーホール、38は補強用内層である。中継基板34
は、例えば、非導電性の合成樹脂の板からなり、両面の
略同一箇所に、夫々対応するランド36(電極)が配置
され、対応するランド間がスルーホール37により電気
的に接続されている。又、電極形成領域35の外側に穴
部31を有する。かかる中継基板34の配線は、単に、
基板両面の対応する位置に形成したランド36間をスル
ーホール37で電気的に接続しただけで、構造が非常に
簡単で、容易に、かつ安価に作製することかできる。Embodiment 2 FIG. Embodiment 2 of the present invention will be described with reference to FIGS. FIG. 4 is a cross-sectional view of the vertical probe card according to the second embodiment. In the figure, the same reference numerals as those in FIG. 8 indicate the same or corresponding parts, 23 is a fixing tool composed of a screw and a nut screwed to the tip thereof, 25 is an anisotropic conductive sheet, 26 is a spacer, 34 Is a relay board. FIG. 5 shows a first relay board 34 used for the probe card of FIG.
Is a top view, (b) is a sectional view along Va-Va, (c)
FIG. 4 is an enlarged view of a portion A, and FIG. 4D is a cross-sectional view taken along line Vc-Vc. In the figure, 31 is a hole for passing a screw, 34 is a relay board, 35 is an electrode formation region, 36 is a land, 37 is a through hole, and 38 is a reinforcing inner layer. Relay board 34
Is made of, for example, a non-conductive synthetic resin plate, and the corresponding lands 36 (electrodes) are arranged at substantially the same locations on both sides, and the corresponding lands are electrically connected by through holes 37. . Further, a hole 31 is provided outside the electrode formation region 35. The wiring of the relay board 34 is simply
Just by electrically connecting the lands 36 formed at the corresponding positions on both surfaces of the substrate with the through holes 37, the structure can be made very simple, easy, and inexpensive.
【0025】本実施の形態2にかかるプローブカードで
は、上記実施の形態1のプローブカードの構成に加え
て、プローブカード基板1とBGAパッケージ13との
間に、中継基板34が挟み込まれ、更に、中継基板34
とプローブカード基板1との接続は異方性導電シート2
5により行われている。即ち、上記実施の形態1では、
プローブカード基板1とBGAパッケージ13とが直接
接続されていたが、本実施の形態2では、対応する表裏
面のランド(電極)がスルーホールにより接続され、プ
ローブカード基板1との間を固定するための穴部を備え
た中継基板34が、プローブカード基板1とBGAパッ
ケージ13間に配置されている。In the probe card according to the second embodiment, in addition to the configuration of the probe card according to the first embodiment, a relay board 34 is sandwiched between the probe card board 1 and the BGA package 13. Relay board 34
The connection between the probe card substrate 1 and the anisotropic conductive sheet 2
5 is performed. That is, in the first embodiment,
Although the probe card substrate 1 and the BGA package 13 are directly connected, in the second embodiment, the corresponding lands (electrodes) on the front and back surfaces are connected by through holes, and the space between the probe card substrate 1 and the probe card substrate 1 is fixed. Relay board 34 having a hole for the BGA package 13 is disposed between the probe card board 1 and the BGA package 13.
【0026】プローブカード基板1と中継基板34との
間には、異方性導電性シート25が挟みこまれ、プロー
ブカード基板1と中継基板34との夫々に設けられた穴
部に固定具23を通して、異方性導電性シート25を締
付けるようになっている。これにより、プローブカード
基板1と中継基板34との対向する表面に、それぞれ対
応するように設けられた電極間において、異方性導電性
シート25が夫々の電極間に挟まれて押圧されて導電性
を示し、両電極の間を電気的に接続することとなる。特
に、測定する半導体素子の集積化が進み、プローブカー
ド基板1と中継基板34とに設けられる電極数が増加
し、電極間隔が狭くなった場合、従来のような半田を用
いた接続では隣接する電極間が短絡してしまうこともあ
ったが、異方性導電シート25を用いることによりかか
る短絡の発生を防止することができる。尚、異方性導電
性シート25としては、例えば、ゴム材料中に球状の導
電材料を分散させた異方性導電ゴム等を用いることがで
きる。異方性導電ゴムとしては、例えば、信越ポリマー
株式会社から販売されているシンエツツインコネクター
MT−typeを用いることが可能である。また、上記固定
具23は、上記中継基板34に設けられた穴部31と、
上記プローブカード基板1に設けた穴部(図示せず)と
を貫通してこれらの基板を締付けるねじとその先端部に
螺合されるナットからなる。かかる固定具23を用いる
ことにより、プローブカード基板1と中継基板34との
締付けを容易に行なうことができるからである。An anisotropic conductive sheet 25 is sandwiched between the probe card board 1 and the relay board 34, and the fixtures 23 are inserted into holes provided in the probe card board 1 and the relay board 34, respectively. Through, the anisotropic conductive sheet 25 is tightened. As a result, the anisotropic conductive sheet 25 is sandwiched between the electrodes and pressed between the electrodes provided so as to correspond to the opposing surfaces of the probe card substrate 1 and the relay substrate 34, respectively. , And electrically connect the two electrodes. In particular, when the integration of the semiconductor elements to be measured advances, the number of electrodes provided on the probe card substrate 1 and the relay substrate 34 increases, and the electrode spacing becomes narrow, adjacent connections using conventional soldering are used. Although a short circuit may occur between the electrodes, the use of the anisotropic conductive sheet 25 can prevent such a short circuit. As the anisotropic conductive sheet 25, for example, an anisotropic conductive rubber in which a spherical conductive material is dispersed in a rubber material can be used. As the anisotropic conductive rubber, for example, Shin-Etsu Twin Connector MT-type sold by Shin-Etsu Polymer Co., Ltd. can be used. Further, the fixing tool 23 includes a hole 31 provided in the relay board 34,
It consists of a screw that penetrates a hole (not shown) provided in the probe card substrate 1 and fastens these substrates, and a nut that is screwed to the tip of the screw. This is because, by using such a fixing member 23, the probe card substrate 1 and the relay substrate 34 can be easily tightened.
【0027】また、本実施の形態にかかる中継基板34
には、例えば銅箔からなる補強用内層38が設けられて
いるため、異方性導電シート25を挟んでプローブカー
ド基板1と中継基板34とを固定具23で締付けても、
厚さが通常3mm程度である中継基板34が湾曲して、
中継基板34中央部で電極が接続されなくなることを防
止することができる。尚、プローブカード基板1と中継
基板34とを締付ける力が比較的小さい場合には、補強
用内層38を設けなくてもよい。Further, the relay board 34 according to the present embodiment
Is provided with a reinforcing inner layer 38 made of, for example, copper foil. Therefore, even if the probe card substrate 1 and the relay substrate 34 are fastened with the fixture 23 with the anisotropic conductive sheet 25 interposed therebetween,
The relay board 34 having a thickness of usually about 3 mm is curved,
It is possible to prevent the electrode from being disconnected at the center of the relay board 34. When the force for fastening the probe card substrate 1 and the relay substrate 34 is relatively small, the reinforcing inner layer 38 may not be provided.
【0028】一方、BGAパッケージ13と中継基板3
4との間は、BGAパッケージ13の半田ボール16を
用いて電気的に接続される。BGAパッケージ13に接
続される側の、中継基板34の表面電極も、プローブカ
ード基板1の電極位置に対応して設けられているため、
かかる配置は、BGAパッケージ13の半田ボール16
の位置にも対応している。従って、BGAパッケージ1
3と中継基板34を、夫々の表面上の電極の位置が対応
するように重ねて、半田ボール16が溶ける温度まで加
熱することにより、両電極間を電気的に接続された状態
で固定することができる。この場合、両電極を水平に重
ねて半田ボール16を溶かすと、半田の表面張力の影響
により両電極が丁度重なるように、自動的にアライメン
トされることとなる。このため、両電極が略重なるよう
に位置合わせをしておくだけで、自己アライメントによ
り高い精度でBGAパッケージ13と中継基板34との
位置合わせを行うことが可能となる。On the other hand, the BGA package 13 and the relay board 3
4 is electrically connected using the solder balls 16 of the BGA package 13. Since the surface electrodes of the relay board 34 on the side connected to the BGA package 13 are also provided corresponding to the electrode positions of the probe card board 1,
Such an arrangement corresponds to the solder balls 16 of the BGA package 13.
Also corresponds to the position. Therefore, the BGA package 1
3 and the relay board 34 are overlapped so that the positions of the electrodes on the respective surfaces correspond to each other, and heated to a temperature at which the solder balls 16 are melted, thereby fixing both electrodes in an electrically connected state. Can be. In this case, if the solder balls 16 are melted by overlapping the two electrodes horizontally, the alignment is automatically performed so that the two electrodes just overlap due to the influence of the surface tension of the solder. For this reason, the alignment between the BGA package 13 and the relay board 34 can be performed with high precision by self-alignment only by aligning the electrodes so that the two electrodes substantially overlap.
【0029】また、本実施の形態では、まず、BGAパ
ッケージ13と中継基板34とを半田で固定した後に、
中継基板34とプローブカード基板1とを固定具23で
固定してプローブカードを製作するため、BGAパッケ
ージ13と中継基板34との半田付け工程では、一般
に、大きさが100mm×100mmの矩形形状より小
さいBGAパッケージ13と中継基板34とをリフロー
炉に入れてリフローすれば足り、従来構造のようにプロ
ーブカード基板1はリフロー炉に入れる必要がない。従
って、従来構造のプローブカードに比べて、小型のリフ
ロー炉を用いたプローブカードの作製が可能となる。In this embodiment, first, the BGA package 13 and the relay board 34 are fixed with solder,
In order to manufacture the probe card by fixing the relay board 34 and the probe card board 1 with the fixture 23, in the soldering process of the BGA package 13 and the relay board 34, generally, a rectangular shape having a size of 100 mm × 100 mm is used. It is sufficient that the small BGA package 13 and the relay board 34 are put in a reflow furnace for reflow, and the probe card board 1 does not need to be put in the reflow furnace unlike the conventional structure. Therefore, it is possible to manufacture a probe card using a small reflow furnace as compared with a probe card having a conventional structure.
【0030】図6は、上記中継基板34の代わりに用い
ることができる第2の中継基板44であり、(a)は上
面図、(b)はVIa−VIaにおける断面図、(c)
はB部分の拡大図、(d)はVIb−VIbにおける断
面図(右側)、及びVIc−VIcにおける断面図(左
側)である。図中、41は固定具23を通すための穴
部、44は中継基板、45は電極形成領域、46はラン
ド、47はスルーホール、48は補強用内層、49はバ
イパスコンデンサ(チップコンデンサ)である。補強用
内層48は、配線としても機能し、デバイスコンデンサ
49がGND側と電源側の配線間に接続されている。こ
のように、中継基板44上にバイパスコンデンサ49を
形成することにより、プローブピン3の近傍、即ち、測
定される半導体素子近傍にバイパスコンデンサ49を設
けることが可能となり、測定時におけるノイズを低減し
て、精度のよい測定を行うことが可能となる。FIGS. 6A and 6B show a second relay board 44 that can be used in place of the relay board 34. FIG. 6A is a top view, FIG. 6B is a cross-sectional view taken along VIa-VIa, and FIG.
Is an enlarged view of a portion B, (d) is a cross-sectional view (right side) along VIb-VIb, and a cross-sectional view (left side) along VIc-VIc. In the figure, reference numeral 41 denotes a hole through which the fixture 23 passes, 44 denotes a relay board, 45 denotes an electrode forming region, 46 denotes a land, 47 denotes a through hole, 48 denotes a reinforcing inner layer, and 49 denotes a bypass capacitor (chip capacitor). is there. The reinforcing inner layer 48 also functions as a wiring, and a device capacitor 49 is connected between the GND side and the power supply side wiring. By forming the bypass capacitor 49 on the relay board 44 in this manner, the bypass capacitor 49 can be provided in the vicinity of the probe pin 3, that is, in the vicinity of the semiconductor element to be measured, thereby reducing noise during measurement. As a result, accurate measurement can be performed.
【0031】実施の形態3.本発明の第3の実施の形態
について、図7を参照しながら説明する。図7は、本発
明を、日本電子株式会社から販売されているVCPC
(Vertical Contact Probe Card)に適用した場合の断
面図である。図中、図4と同一符号は同一又は相当箇所
を示し、33は、半円状の湾曲部分を備えたプローブピ
ンである。即ち、VCPCでは、プローブピンがかかる
形状を有することにより、半導体素子のパッド部に接触
させた場合の電気的接続が良好となるように設計されて
いる。Embodiment 3 A third embodiment of the present invention will be described with reference to FIG. FIG. 7 shows the present invention using a VCPC sold by JEOL Ltd.
(Vertical Contact Probe Card) is a cross-sectional view when applied to. 4, the same reference numerals as those in FIG. 4 denote the same or corresponding parts, and 33 denotes a probe pin having a semicircular curved portion. In other words, the VCPC is designed so that the probe pins have such a shape so that the electrical connection is good when the probe pins are in contact with the pad portion of the semiconductor element.
【0032】このように、本発明のプローブカード構造
は、VCPCにも適用可能であり、かかる構造とするこ
とにより、測定する半導体素子の電極構造に対応したV
CPCを、安価に、しかも短い期間で供給することが可
能となる。As described above, the probe card structure of the present invention can be applied to the VCPC. By adopting such a structure, the probe card structure corresponding to the electrode structure of the semiconductor element to be measured can be obtained.
CPC can be supplied at low cost and in a short period of time.
【0033】[0033]
【発明の効果】以上の説明から明らかなように、本発明
のプローブカードでは、測定する半導体素子をフリップ
チップ実装するためのBGAパッケージを用いてプロー
ブカードを作製するため、プローブカードを短期間に安
価に作製することが可能となる。As is clear from the above description, in the probe card of the present invention, a probe card is manufactured using a BGA package for flip-chip mounting a semiconductor element to be measured. It can be manufactured at low cost.
【0034】また、半導体素子に電気的特性の測定を、
半導体素子が実装されるBGAパッケージの回路を通し
て行われるため、BGAパッケージに半導体素子が実装
された最終製品に近い状態で、電気的特性の評価が可能
となる。Further, the measurement of the electrical characteristics of the semiconductor element
Since the evaluation is performed through a circuit of the BGA package on which the semiconductor element is mounted, the electrical characteristics can be evaluated in a state close to a final product in which the semiconductor element is mounted on the BGA package.
【0035】また、中継基板を用いることにより、高精
度に位置あわせされたプローブカードを、比較的容易な
方法で、かつ安価に作製することが可能となる。Further, by using the relay board, it becomes possible to manufacture a probe card which is positioned with high accuracy by a relatively easy method and at a low cost.
【0036】また、中継基板とプローブカード基板との
接続を異方性導電シートを用いて行うことにより、集積
度の高い半導体素子の測定用プローブカードの作製も可
能となる。Further, by connecting the relay substrate and the probe card substrate using an anisotropic conductive sheet, it becomes possible to produce a probe card for measuring a semiconductor element having a high degree of integration.
【0037】更に、中継基板に、補強用内層を設けるこ
とにより、中継基板中央部での断線を防止できるととも
に、また、中継基板上にバイパスコンデンサを設けるこ
とにより、測定時のノイズを低減して精度の高い測定結
果を得ることが可能となる。Further, by providing a reinforcing inner layer on the relay board, disconnection at the center of the relay board can be prevented, and by providing a bypass capacitor on the relay board, noise during measurement can be reduced. It is possible to obtain highly accurate measurement results.
【図1】 本発明の実施の形態1にかかるプローブカー
ドの断面図である。FIG. 1 is a sectional view of a probe card according to a first embodiment of the present invention.
【図2】 (a)BGAパッケージの上面図である。 (b)BGAパッケージのII−IIにおける断面図で
ある。FIG. 2A is a top view of a BGA package. (B) It is sectional drawing in II-II of a BGA package.
【図3】 本発明の実施の形態1にかかるプローブカー
ドを用いた半導体素子の測定方法の工程図である。FIG. 3 is a process chart of a method for measuring a semiconductor element using the probe card according to the first embodiment of the present invention;
【図4】 本発明の実施の形態2にかかるプローブカー
ドの断面図である。FIG. 4 is a sectional view of a probe card according to a second embodiment of the present invention.
【図5】 (a)第1の中継基板の上面図である。 (b)第1の中継基板のVa−Vaにおける断面図であ
る。 (c)第1の中継基板のA部分の拡大図である。 (d)第1の中継基板のVc−Vcにおける断面図であ
る。FIG. 5A is a top view of a first relay board. (B) It is sectional drawing in Va-Va of a 1st relay board. (C) It is an enlarged view of the A section of the 1st relay board. (D) It is sectional drawing in Vc-Vc of a 1st relay board.
【図6】 (a)第2の中継基板の上面図である。 (b)第2の中継基板のVIa−VIaにおける断面図
である。 (c)第2の中継基板のB部分の拡大図である。 (d)第2の中継基板のVIb−VIb及びVIc−V
Icにおける断面図である。FIG. 6A is a top view of a second relay board. (B) It is sectional drawing in VIa-VIa of a 2nd relay board. (C) It is an enlarged view of the B section of the 2nd relay board. (D) VIb-VIb and VIc-V of the second relay board
It is sectional drawing in Ic.
【図7】 本発明の実施の形態3にかかるプローブカー
ドの断面図である。FIG. 7 is a sectional view of a probe card according to a third embodiment of the present invention.
【図8】 従来構造にかかるプローブカードの断面図で
ある。FIG. 8 is a sectional view of a probe card according to a conventional structure.
1 プローブカード基板、2 ヘッド部、3 プローブ
ピン、4 固定部材、5 半田、6 補強板、7 スペ
ーストランスフォーマ、8 パフォーマンスボード、9
ポゴピンリング、10 プローブカード、11 ウエ
ハ、12 固定台、13 BGAパッケージ、14 パ
ッケージ基板、15 半導体素子、16半田ボール、1
7 スペーサ、18 アンダーフィル、23 固定具
(ねじとその先端に螺合されるナット)、25 異方性
導電シート、31、41 ねじを通すための穴部、3
4、44 中継基板、35、45 電極形成領域、3
6、46 ランド、37、47スルーホール、38、4
8 補強用内層、49 バイパスコンデンサ(チップコ
ンデンサ)、100 変換基板。DESCRIPTION OF SYMBOLS 1 Probe card board, 2 head part, 3 probe pins, 4 fixing members, 5 solder, 6 reinforcing plate, 7 space transformer, 8 performance board, 9
Pogo pin ring, 10 probe card, 11 wafer, 12 fixing stand, 13 BGA package, 14 package board, 15 semiconductor element, 16 solder ball, 1
7 Spacer, 18 Underfill, 23 Fixture (screw and nut screwed to its tip), 25 Anisotropic conductive sheet, 31, 41 Hole for screw passing, 3
4, 44 relay board, 35, 45 electrode formation area, 3
6, 46 lands, 37, 47 through holes, 38, 4
8 Reinforcing inner layer, 49 Bypass capacitor (chip capacitor), 100 Conversion board.
Claims (9)
ーブピンを接触させ、該プローブピンを介して該半導体
素子の電気的特性をウエハ状態で測定するプローブカー
ドであって、 第1端子を有するプローブカード基板と、該プローブピ
ンが固定され、該プローブピンに電気的に接続された第
2端子を有するヘッド部とを備え、 該プローブカード基板と該ヘッド部とが、該半導体素子
をフリップチップ実装するためのBGAパッケージを挟
むように積み重ねて固定され、該第1端子と該第2端子
との間が、該BGAパッケージの配線を介して電気的に
接続されたことを特徴とするプローブカード。1. A probe card for bringing a probe pin into contact with a semiconductor element formed on a wafer and measuring an electrical characteristic of the semiconductor element in a wafer state via the probe pin, the probe card having a first terminal. A probe card substrate, and a head portion having the probe pins fixed thereto and having a second terminal electrically connected to the probe pins. The probe card substrate and the head portion flip-chip the semiconductor element. A probe card, wherein the probe card is stacked and fixed so as to sandwich a BGA package for mounting, and the first terminal and the second terminal are electrically connected via wiring of the BGA package. .
ッケージとの間に、その両面に設けられた端子間が立体
配線により接続された中継基板が更に積み重ねられ、該
端子間の立体配線を介して上記第1端子と該BGAパッ
ケージの配線とが電気的に接続されると共に、該中継基
板と上記プローブカード基板とを、固定具により固定し
たことを特徴とする請求項1に記載のプローブカード。2. A relay board in which terminals provided on both surfaces thereof are connected by three-dimensional wiring is further stacked between the probe card substrate and the BGA package, and the relay board is provided via the three-dimensional wiring between the terminals. The probe card according to claim 1, wherein the first terminal is electrically connected to the wiring of the BGA package, and the relay board and the probe card board are fixed by a fixture.
板との間に異方性導電シートが挟みこまれ、上記固定具
で該異方性導電シートを押圧して該中継基板の端子と該
プローブカード基板の第1端子とを電気的に接続したこ
とを特徴とする請求項2に記載のプローブカード。3. An anisotropic conductive sheet is sandwiched between the relay board and the probe card board, and the fixing tool presses the anisotropic conductive sheet to press the terminal of the relay board and the probe. 3. The probe card according to claim 2, wherein the first terminal of the card board is electrically connected.
る上記中継基板の端子が、該BGAパッケージの端子の
配列に対応する位置に設けられたことを特徴とする請求
項2に記載のプローブカード。4. The probe card according to claim 2, wherein the terminals of the relay board connected to the terminals of the BGA package are provided at positions corresponding to the arrangement of the terminals of the BGA package.
が、スルーホールにより電気的に接続されたことを特徴
とする請求項4に記載のプローブカード。5. The probe card according to claim 4, wherein terminals provided on both surfaces of the relay board are electrically connected by through holes.
材が埋め込まれたことを特徴とする請求項2に記載のプ
ローブカード。6. The probe card according to claim 2, wherein a reinforcing member is embedded in the relay board.
搭載したことを特徴とする請求項2に記載のプローブカ
ード。7. The probe card according to claim 2, wherein the relay board has a bypass capacitor mounted thereon.
ケージの面積より大きいことを特徴とする請求項2に記
載のプローブカード。8. The probe card according to claim 2, wherein an area of the relay board is larger than an area of the BGA package.
た穴部と、上記プローブカード基板に設けた穴部とを貫
通してこれらの基板を締付けるねじとその先端部に螺合
されるナットからなることを特徴とする請求項2に記載
のプローブカード。9. The fixing tool is passed through a hole provided in the relay board and a hole provided in the probe card board, and is screwed to a screw for fastening these boards and a tip thereof. The probe card according to claim 2, comprising a nut.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11028615A JP2000227443A (en) | 1999-02-05 | 1999-02-05 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11028615A JP2000227443A (en) | 1999-02-05 | 1999-02-05 | Probe card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000227443A true JP2000227443A (en) | 2000-08-15 |
Family
ID=12253472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11028615A Pending JP2000227443A (en) | 1999-02-05 | 1999-02-05 | Probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000227443A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002340930A (en) * | 2001-03-16 | 2002-11-27 | Nhk Spring Co Ltd | Support body for conductive contactor |
JP2008209408A (en) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | Electric inspection device for inspection of electric object to be inspected |
JP2010019697A (en) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | Adapter board, method for manufacturing the same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
JP2019090632A (en) * | 2017-11-13 | 2019-06-13 | リード・エレクトロニクス株式会社 | IC inspection device |
KR20210094158A (en) * | 2017-05-30 | 2021-07-28 | 가부시키가이샤 니혼 마이크로닉스 | Electrical connection apparatus |
WO2021182193A1 (en) * | 2020-03-11 | 2021-09-16 | 日本発條株式会社 | Probe card |
-
1999
- 1999-02-05 JP JP11028615A patent/JP2000227443A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002340930A (en) * | 2001-03-16 | 2002-11-27 | Nhk Spring Co Ltd | Support body for conductive contactor |
JP2008209408A (en) * | 2007-02-08 | 2008-09-11 | Feinmetall Gmbh | Electric inspection device for inspection of electric object to be inspected |
JP2010019697A (en) * | 2008-07-10 | 2010-01-28 | Nec Electronics Corp | Adapter board, method for manufacturing the same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
US7868469B2 (en) | 2008-07-10 | 2011-01-11 | Renesas Electronics Corporation | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
US8114687B2 (en) | 2008-07-10 | 2012-02-14 | Renesas Electronics Corporation | Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device |
KR20210094158A (en) * | 2017-05-30 | 2021-07-28 | 가부시키가이샤 니혼 마이크로닉스 | Electrical connection apparatus |
KR102307982B1 (en) | 2017-05-30 | 2021-10-05 | 가부시키가이샤 니혼 마이크로닉스 | Electrical connection apparatus |
JP2019090632A (en) * | 2017-11-13 | 2019-06-13 | リード・エレクトロニクス株式会社 | IC inspection device |
WO2021182193A1 (en) * | 2020-03-11 | 2021-09-16 | 日本発條株式会社 | Probe card |
US12092660B2 (en) | 2020-03-11 | 2024-09-17 | Nhk Spring Co., Ltd. | Probe card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6094059A (en) | Apparatus and method for burn-in/testing of integrated circuit devices | |
US6407563B2 (en) | Semiconductor device test apparatus | |
US6121576A (en) | Method and process of contact to a heat softened solder ball array | |
JP2000111576A (en) | Packaging and mutual connection of contact structure | |
US7129730B2 (en) | Probe card assembly | |
KR20010006931A (en) | Packaging and interconnection of contact structure | |
JP2002062315A (en) | Contact structure | |
JP2000294720A (en) | Semiconductor integrated circuit package | |
JP2000227443A (en) | Probe card | |
JP2004347591A (en) | Probe card for integrated circuit | |
JP2004053409A (en) | Probe card | |
JP2715793B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20010111118A (en) | Probe card | |
JPH10178074A (en) | Probe card | |
TWI410637B (en) | Area array probe card | |
US20120187972A1 (en) | Wafer level testing structure | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
KR101380162B1 (en) | Film type probe card | |
EP0905521A2 (en) | Burn-in testing device | |
TW201307860A (en) | Method for bonding chips having double-sided electrical connections with an instant test | |
TWI241669B (en) | Planarizing and testing of BGA packages | |
JP2004294144A (en) | Module for testing, and testing method of semiconductor device | |
KR101109401B1 (en) | Apparatus for coining-electric inspecting of substrate | |
GB2239744A (en) | Testing L.C.D. displays; flexible test circuit contacts | |
KR19980025889A (en) | Bump connection structure between a semiconductor chip and a substrate with a polymer layer interposed therebetween |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080325 |