JP2000223014A - Manufacture of electron source and device thereof - Google Patents

Manufacture of electron source and device thereof

Info

Publication number
JP2000223014A
JP2000223014A JP1908699A JP1908699A JP2000223014A JP 2000223014 A JP2000223014 A JP 2000223014A JP 1908699 A JP1908699 A JP 1908699A JP 1908699 A JP1908699 A JP 1908699A JP 2000223014 A JP2000223014 A JP 2000223014A
Authority
JP
Japan
Prior art keywords
voltage
electron
forming
electron source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1908699A
Other languages
Japanese (ja)
Inventor
Yoshikazu Sakano
嘉和 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1908699A priority Critical patent/JP2000223014A/en
Publication of JP2000223014A publication Critical patent/JP2000223014A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an electron source capable of reducing dispersion of element characteristics of a plurality of surface conductive emitting elements, and a device thereof. SOLUTION: Resistance of conductive films formed on a substrate is respectively detected (S3). A minimum voltage (Vmin) and a maximum voltage (Vmax) to be applied are determined corresponding to a minimum value (Rmin) and a maximum value (Rmax) of detected resistances (S4). As a voltage increases in the range from the minimum voltage to the maximum voltage determined in the above processes, a pulse voltage is applied to each of the conductive films in a vacuum and an electron emitting part is formed on the conductive films.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、それぞれが電極間
に電子放出部を有する導電性膜を備える電子放出素子を
多数個基板上に配置した電子源の製造方法及び装置に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing an electron source in which a large number of electron-emitting devices each having a conductive film having an electron-emitting portion between electrodes are arranged on a substrate.

【0002】[0002]

【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた2種類
のものが知られている。冷陰極電子放出素子には電界放
出型(以下、「FE型」という)、金属/絶縁層/金属
型(以下、「MIM型」という)や表面伝導型放出素子
等がある。
2. Description of the Related Art Conventionally, two types of electron-emitting devices using a thermionic electron-emitting device and a cold-cathode electron-emitting device have been known. Cold cathode electron-emitting devices include a field emission type (hereinafter, referred to as “FE type”), a metal / insulating layer / metal type (hereinafter, referred to as “MIM type”), and a surface conduction type emission device.

【0003】FE型の例としては、例えば、W. P. Dyke
& W. W. Dolan,“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t,“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。
As an example of the FE type, for example, WP Dyke
& WW Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956) or CA Spind
t, “Physical properties of thin-film field emissi
on cathodes with molybdeniumcones ”, J. Appl. Phy
s., 47, 5248 (1976).

【0004】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
[0004] Examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.

【0005】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。
[0005] As the surface conduction type emission element, for example, M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965) and other examples described later.

【0006】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるSnO2薄膜を用いたものの他に、Au薄膜によ
るもの[G. Dittmer:“Thin Solid Films”, 9,317 (1
972)]や、In2O3/SnO2薄膜によるもの[M. Hart
well and C. G. Fonstad:”IEEE Trans. ED Conf.”,
519 (1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22(1983)]等が
報告されている。
[0006] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1)
972)] and those based on In2O3 / SnO2 thin films [M. Hart
well and CG Fonstad: "IEEE Trans. ED Conf."
519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)].

【0007】これらの表面伝導型放出素子の典型的な例
として前述のM.ハートウェル(Hartwell)の素子構成
を図14に模式的に示す。同図において201は基板で
ある。204は導電性薄膜で、H型形状のパターンに、
スパッタで形成された金属酸化物薄膜等からなり、後述
の通電フォーミングと呼ばれる通電処理により電子放出
部205が形成される。尚、図中の素子電極間隔L1
は、0.5〜1mm、W’は、0.1mmで設定されて
いる。
As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. FIG. 14 schematically shows a device configuration of Hartwell. In the figure, reference numeral 201 denotes a substrate. Reference numeral 204 denotes a conductive thin film having an H-shaped pattern,
The electron emission portion 205 is formed of a metal oxide thin film or the like formed by sputtering, and is subjected to an energization process called energization forming described later. In addition, the device electrode interval L1 in the figure
Is set to 0.5 to 1 mm, and W 'is set to 0.1 mm.

【0008】従来、これらの表面伝導型放出素子におい
ては、電子放出を行う前に導電性薄膜204に、通電フ
ォーミングと呼ばれる通電処理によって電子放出部20
5を形成するのが一般的であった。即ち、通電フォーミ
ングとは、この導電性薄膜204の両端に直流電圧或は
非常にゆっくりとした昇電圧、例えば1V/分程度を印
加して通電し、導電性薄膜204を局所的に破壊、変形
もしくは変質させ、電気的に高抵抗な状態にした電子放
出部205を形成することである。尚、この電子放出部
205は導電性薄膜204の一部に亀裂が発生したもの
で、この電子放出部205の両端に電圧を印加して素子
に電流を流すことにより、その亀裂付近から電子放出が
行われる。
Conventionally, in these surface conduction electron-emitting devices, the electron emission portion 20 is formed on the conductive thin film 204 by an energization process called energization forming before electron emission.
It was common to form 5. That is, the energization forming means that a direct current voltage or a very slowly increasing voltage, for example, about 1 V / min, is applied to both ends of the conductive thin film 204 to energize, and the conductive thin film 204 is locally broken and deformed. Alternatively, the electron-emitting portion 205 may be altered to be in an electrically high-resistance state. The electron-emitting portion 205 has a crack in a part of the conductive thin film 204. When a voltage is applied to both ends of the electron-emitting portion 205 and a current flows through the element, the electron is emitted from the vicinity of the crack. Is performed.

【0009】上述のM.ハートウェルの素子とは別に、
本願出願人は、絶縁性の基体上に、導電体により形成さ
れた対向する一対の素子電極を形成し、これらの素子電
極とは別に両電極を連絡する導電性膜を形成し、通電フ
ォーミングにより電子放出部を形成した素子を提案して
いる。かかる通電フォーミングの方法としては、パルス
電圧を印加する方法は例えば特開平4−28139号公
報に、該パルス電圧の波高値を漸増させる方法は例えば
特開平6−141670号公報、特開平7−18297
0号公報、特開平7−192614号公報等に記載され
ている。
The above-described M.P. Apart from the Hartwell device,
The applicant of the present application forms a pair of opposing element electrodes formed of a conductor on an insulating base, forms a conductive film connecting the two electrodes separately from these element electrodes, and forms the conductive film by conducting forming. An element having an electron emitting portion has been proposed. As a method of such energization forming, a method of applying a pulse voltage is disclosed in, for example, JP-A-4-28139, and a method of gradually increasing the peak value of the pulse voltage is described in, for example, JP-A-6-141670 and JP-A-7-18297.
No. 0, JP-A-7-192614 and the like.

【0010】また、電子源の製造方法として、本願出願
人は、特開平8−083071号公報において、導電性
薄膜に電子放出部を形成するフォーミング工程におい
て、電子放出部となる導電性膜の亀裂幅を狭く形成する
ようにため、還元又は凝集を促進する雰囲気下でフォー
ミング工程を施す表面伝導型放出素子の製造方法を提案
している。
As a method for manufacturing an electron source, the present applicant disclosed in Japanese Patent Application Laid-Open No. 8-083071 that, in a forming step of forming an electron emitting portion in a conductive thin film, a crack in a conductive film serving as an electron emitting portion was formed. A method of manufacturing a surface conduction electron-emitting device in which a forming step is performed in an atmosphere that promotes reduction or aggregation to reduce the width is proposed.

【0011】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数素子
を配列形成できる利点がある。そこで、この特徴を生か
せるようないろいろな応用が研究されている。例えば、
荷電ビーム源、表示装置等が挙げられる。多数の表面伝
導型放出素子を配列形成した例としては、後述するよう
に、並列に表面伝導型放出素子を配列し、個々の素子の
両端を配線(共通配線とも呼ぶ)で、それぞれ結線した
行を多数行配列した電子源が挙げられる(例えば、特開
昭64−031332号公報、特開平1−283749
号公報、特開平2−257552号公報等)。また、特
に表示装置等の画像形成装置においては、近年、液晶を
用いた平板型表示装置がCRTに代って普及してきた
が、自発光型でないためバックライトを持たなければな
らない等の問題点があり、自発光型の表示装置の開発が
望まれてきた。このような自発光型表示装置としては、
表面伝導型放出素子を多数配置した電子源と電子源より
放出された電子によって、可視光を発光させる蛍光体と
を組み合わせた表示装置である画像形成装置が挙げられ
る(例えば、米国特許第5066883号)。
The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area since the structure is simple and the production is easy. Therefore, various applications that make use of this feature are being studied. For example,
Examples include a charged beam source and a display device. As an example in which a large number of surface conduction electron-emitting devices are arranged and arranged, as will be described later, a surface conduction electron-emitting device is arranged in parallel, and both ends of each element are connected by wiring (also referred to as common wiring). Are arranged in many rows (for example, JP-A-64-031332, JP-A-1-283737).
JP-A-2-257552, etc.). In recent years, particularly in image forming apparatuses such as display apparatuses, flat-panel display apparatuses using liquid crystal have become widespread instead of CRTs. However, they are not self-luminous and must have a backlight. Therefore, development of a self-luminous display device has been desired. As such a self-luminous display device,
2. Description of the Related Art An image forming apparatus, which is a display apparatus in which an electron source having a large number of surface conduction emission devices arranged thereon and a phosphor that emits visible light by electrons emitted from the electron source, is exemplified (for example, US Pat. No. 5,066,883). ).

【0012】[0012]

【発明が解決しようとする課題】しかしながら従来の通
電フォーミング処理は、フォーミング電圧が小さい場合
には素子に十分な亀裂が発生せず、逆にフォーミンク電
圧が大きいと素子に過大な電流が流れてしまう。従っ
て、フォーミング電圧の適正値を狭くしている。しか
し、素子毎に素子抵抗のばらつきがある場合には、同じ
フォーミング電圧を印加して処理すると、電子放出部と
なる亀裂部及び島構造の形状が素子毎にばらついてしま
い、素子特性が不均一になるという問題があった。
However, in the conventional energization forming process, when the forming voltage is small, a sufficient crack is not generated in the element, and when the forming voltage is large, an excessive current flows through the element. I will. Therefore, the appropriate value of the forming voltage is narrowed. However, when there is a variation in element resistance among the elements, if the same forming voltage is applied and the processing is performed, the shapes of the cracks and the island structures serving as the electron emission portions vary from element to element, and the element characteristics are non-uniform. There was a problem of becoming.

【0013】又、還元または凝集を促進する雰囲気中で
フォーミング電圧をステップ状に増加させるフォーミン
グ処理では、フォーミング電圧を0V付近から順次増加
させると、素子抵抗の小さい素子から順次フォーミング
されてしまい、素子抵抗の大きい素子に必要な電圧が印
加される前に導電性膜が還元又は凝集されてフォーミン
グ不良が起こり、電子放出部が形成されないという問題
があった。特に、多数の導電性薄膜を配列して電子放出
素子を形成しようとした場合に、上述した問題が顕著に
現れた。
In the forming process in which the forming voltage is increased stepwise in an atmosphere that promotes reduction or coagulation, if the forming voltage is gradually increased from around 0 V, the elements are formed sequentially from the element having the smallest element resistance. There is a problem that the conductive film is reduced or agglomerated before a necessary voltage is applied to the element having a large resistance, forming failure occurs, and an electron emission portion is not formed. In particular, when an attempt is made to form an electron-emitting device by arranging a large number of conductive thin films, the above-mentioned problem has been prominent.

【0014】本発明は上記従来例に鑑みてなされたもの
で、複数の電子放出素子の素子特性のばらつきを低減さ
せた電子源の製造方法及び装置を提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made in view of the above conventional example, and has as its object to provide a method and apparatus for manufacturing an electron source in which variations in element characteristics of a plurality of electron-emitting devices are reduced.

【0015】また本発明の目的は、導電性膜の抵抗のバ
ラツキに起因する、電子源における素子特性のバラツキ
を抑えることができる電子源の製造方法及び装置を提供
することにある。
Another object of the present invention is to provide a method and an apparatus for manufacturing an electron source capable of suppressing variations in element characteristics of the electron source due to variations in resistance of the conductive film.

【0016】また本発明の目的は、フォーミングの際
に、導電性膜に電子放出部を形成するために必要な電圧
が印加される前に、その導電性膜が還元又は凝集するの
を防止した電子源の製造方法及び装置を提供することに
ある。
Another object of the present invention is to prevent the conductive film from being reduced or agglomerated before a voltage required for forming an electron-emitting portion is applied to the conductive film during forming. An object of the present invention is to provide a method and an apparatus for manufacturing an electron source.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源の製造装置は以下のような構成を備え
る。即ち、それぞれが電極間に電子放出部を有する導電
性膜を備える電子放出素子を多数個基板上に配置した電
子源の製造装置であって、前記基板上に配設された前記
導電性膜のそれぞれの抵抗を検出する検出手段と、前記
検出手段により検出された抵抗値の最小値(Rmin)と
最大値(Rmax)とに応じて、印加すべき最小電圧(Vm
in)と最大電圧(Vmax)とを決定する電圧決定手段
と、前記基板を所定真空度の雰囲気で前記最小電圧から
連続的に電圧を増加させて前記導電性膜のそれぞれに電
圧を印加し、当該導電性膜に電子放出部を形成するフォ
ーミング手段とを有することを特徴とする。
In order to achieve the above object, an apparatus for manufacturing an electron source according to the present invention has the following arrangement. That is, an apparatus for manufacturing an electron source in which a large number of electron-emitting devices each having a conductive film having an electron-emitting portion between electrodes are arranged on a substrate, and the electron-emitting device includes a conductive film provided on the substrate. Detecting means for detecting each resistance; and a minimum voltage (Vm) to be applied according to a minimum value (Rmin) and a maximum value (Rmax) of the resistance value detected by the detecting means.
in) and voltage determining means for determining a maximum voltage (Vmax), and applying a voltage to each of the conductive films by continuously increasing the voltage from the minimum voltage in an atmosphere of a predetermined degree of vacuum in the substrate; Forming means for forming an electron emission portion in the conductive film.

【0018】上記目的を達成するために本発明の電子源
の製造方法は以下のような工程を備える。即ち、それぞ
れが電極間に電子放出部を有する導電性膜を備える電子
放出素子を多数個基板上に配置した電子源の製造方法で
あって、前記導電性膜のそれぞれの抵抗を検出する検出
工程と、前記検出工程で検出された抵抗値の最小値(R
min)と最大値(Rmax)とに応じて、印加すべき最小電
圧(Vmin)と最大電圧(Vmax)とを決定する電圧決定
工程と、前記最小電圧から連続的に電圧を増加させて前
記導電性膜のそれぞれに電圧を印加し、当該導電性膜に
電子放出部を形成するフォーミング工程と、を有するこ
とを特徴とする。
In order to achieve the above object, a method for manufacturing an electron source according to the present invention comprises the following steps. That is, a method for manufacturing an electron source in which a large number of electron-emitting devices each having a conductive film having an electron-emitting portion between electrodes are arranged on a substrate, wherein a detecting step of detecting each resistance of the conductive film And the minimum value of the resistance value detected in the detection step (R
min) and a maximum value (Rmax) in accordance with a minimum voltage (Vmin) and a maximum voltage (Vmax) to be applied, and a step of continuously increasing the voltage from the minimum voltage to increase the conductivity. And a forming step of applying a voltage to each of the conductive films to form an electron emission portion in the conductive film.

【0019】[0019]

【発明の実施の形態】本発明は、電極間に電子放出部を
有する導電性薄膜を備える電子放出素子を複数有する電
子源の製造方法に適用される。以下、添付図面を参照し
て本発明の好適な実施の形態を詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is applied to a method of manufacturing an electron source having a plurality of electron-emitting devices each having a conductive thin film having an electron-emitting portion between electrodes. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0020】図1は、本発明の実施の形態の電子源の製
造方法の一例を説明するための素子の模式断面図、図2
は本実施の形態の製造方法によって作製される表面伝導
型放出素子の一例を示す平面図である。
FIG. 1 is a schematic sectional view of an element for explaining an example of a method of manufacturing an electron source according to an embodiment of the present invention.
FIG. 3 is a plan view showing an example of a surface conduction electron-emitting device manufactured by the manufacturing method of the present embodiment.

【0021】これら図において、1は基板、2及び3は
素子電極、4は導電性薄膜、5は電子放出部を示してい
る。
In these figures, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron emitting portion.

【0022】基板1としては、石英ガラス,Na等の不
純物含有量を減少したガラス,青板ガラス,青板ガラス
にスパッタ法等により形成したSiO2を積層したガラ
ス基板及びアルミナ等のセラミックス及びSi基板等を
用いることができる。対向する素子電極2,3の材料と
しては、一般的な導体材料を用いることができる。これ
は例えばNi,Cr,Au,Mo,W,Pt,Ti,A
l,Cu,Pd等の金属或は合金及びPd,Ag,A
u,RuO2,Pd−Ag等の金属或は金属酸化物とガ
ラス等から構成されるの印刷導体、In2O3−SnO2
等の透明導電体及びポリシリコン等の半導体導体材料等
から適宜選択することができる。
Examples of the substrate 1 include quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on a blue plate glass by sputtering or the like, ceramics such as alumina, and a Si substrate. Can be used. As a material of the opposing element electrodes 2 and 3, a general conductor material can be used. This includes, for example, Ni, Cr, Au, Mo, W, Pt, Ti, A
metals or alloys such as l, Cu, Pd and Pd, Ag, A
a printed conductor composed of a metal such as u, RuO2, Pd-Ag, or a metal oxide and glass; In2O3-SnO2
And the like and a semiconductor conductor material such as polysilicon.

【0023】図2に示す素子電極間隔L、素子電極幅
W、導電性薄膜4の形状等は、この素子が適用される形
態等を考慮して適宜設計される。素子電極間隔Lは、好
ましくは数nmから数百nmの範囲とすることができ、
より好ましくは、数nmから数十nmの範囲とすること
ができる。素子電極幅Wは、素子電極2,3の抵抗値及
び電子放出特性等を考慮して、数nmから数百nmの範
囲とすることができる。これら素子電極2,3の膜厚d
は、数十nmから数nmの範囲とすることができる。
尚、図1に示した構成だけでなく、基板1上に導電性簿
膜4、対向する素子電極2,3の順に積層した構成とす
ることもできる。
The element electrode interval L, the element electrode width W, and the shape of the conductive thin film 4 shown in FIG. 2 are appropriately designed in consideration of the form to which the element is applied. The element electrode interval L can be preferably in the range of several nm to several hundred nm,
More preferably, it can be in the range of several nm to several tens nm. The element electrode width W can be set in a range from several nm to several hundred nm in consideration of the resistance values of the element electrodes 2 and 3 and the electron emission characteristics. The film thickness d of these device electrodes 2 and 3
Can be in the range of several tens nm to several nm.
In addition, not only the configuration shown in FIG. 1 but also a configuration in which the conductive layer 4 and the opposing element electrodes 2 and 3 are laminated on the substrate 1 in this order.

【0024】導電性薄膜4には、良好な電子放出特性を
得るために、微粒子で構成された微粒子膜を用いるのが
好ましい。その膜厚は、素子電極2,3へのステップガ
バレージ、素子電極2,3間の抵抗値及び後述するフォ
ーミング条件等を考慮して適宜設定されるが、通常は、
0.1nmの数倍から数百nmの範囲とするのが好まし
く、より好ましくは1nmより50nmの範囲とするの
が良い。その抵抗値Rsは、10の2乗[Ω/□]から
10の7乗[Ω/□]の値である。なお、この抵抗値R
sは、厚さがt、幅がwで長さが“l”の薄膜の抵抗R
を、R=Rs(l/w)とおいたときに現れる抵抗値で
ある。
As the conductive thin film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of the step coverage of the device electrodes 2 and 3, the resistance value between the device electrodes 2 and 3, a forming condition described later, and the like.
It is preferably in the range of several times 0.1 nm to several hundred nm, more preferably in the range of 1 nm to 50 nm. The resistance value Rs is a value from 10 2 [Ω / □] to 10 7 [Ω / □]. Note that this resistance value R
s is the resistance R of a thin film having a thickness t, a width w, and a length “l”.
Is set to R = Rs (l / w).

【0025】導電性薄膜4を構成する材料は、例えばP
d,Pt,Ru,Ag,Au,Ti,In,Cu,C
r,Fe,Zn,Sn,Ta,W,Pd等の金属、Pd
O,SnO2,In2O3,PbO,Sb2O3等の酸化物
等の中から適宜選択される。
The material forming the conductive thin film 4 is, for example, P
d, Pt, Ru, Ag, Au, Ti, In, Cu, C
metals such as r, Fe, Zn, Sn, Ta, W, Pd, Pd
It is appropriately selected from oxides such as O, SnO2, In2O3, PbO, and Sb2O3.

【0026】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態、或は微粒子が互いに隣接、或は重な
り合った状態(いくつかの微粒子が集合し、全体として
島状構造を形成している場合も含む)をとっている。こ
れら微粒子の粒径は、0.1nmの数倍から数百nmの
範囲、好ましくは1nmから20nmの範囲である。な
お、本実施の形態では頻繁に「微粒子」という言葉を用
いるので、その意味について説明する。
The fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure in a state where the fine particles are individually dispersed or arranged, or in a state where the fine particles are adjacent to each other or overlapped (some). (Including the case where the fine particles aggregate to form an island-like structure as a whole). The particle size of these fine particles is in the range from several times 0.1 nm to several hundred nm, preferably in the range from 1 nm to 20 nm. In this embodiment, the term “fine particles” is frequently used, and the meaning will be described.

【0027】一般には、小さな粒子を「微粒子」と呼
び、これよりも小さなものを「超微粒子」と呼ぶ。「超
微粒子」よりもさらに小さく原子の数が数百個程度以下
のものを「クラスター」と呼ぶことは広く行われてい
る。しかしながら、それぞれの言葉の定義の境は厳密な
ものではなく、どの様な性質に注目して分類するかによ
り変化する。また「微粒子」と「超微粒子」を一括して
「微粒子」と呼ぶ場合もあり、本実施の形態の記述はこ
れに沿ったものである。
Generally, small particles are called "fine particles", and smaller ones are called "ultra fine particles". It is widely practiced to call a “cluster” smaller than “ultrafine particles” and having a few hundred atoms or less. However, the definition of each word is not strict, and varies depending on the nature of the classification. Further, “fine particles” and “ultra-fine particles” may be collectively referred to as “fine particles”, and the description of the present embodiment is in line with this.

【0028】例えば、「実験物理学講座14表面・微粒
子」(木下是雄 編、共立出版1986年9月1日発
行)では次のように記述されている。「本稿で微粒子と
言うときにはその直径がだいたい2〜3μm程度から1
0nm程度までとし、特に超微粒子というときは粒径が
10nm程度から2〜3nm程度までを意味することに
する。両者を一括して単に微粒子と書くこともあって、
決して厳密なものではなく、だいたいの目安である。粒
子を構成する原子の数が2個から数十〜数百個程度の場
合はクラスターと呼ぶ。」(第195頁、第22〜26
行) 付言すると、新技術開発事業団の“林・超微粒子プロジ
ェクト”での「超微粒子」の定義は、粒径の下限はさら
に小さく、次のようなものであった。
For example, "Experimental Physics Course 14 Surface / Particles" (edited by Yoshio Kinoshita, published on September 1, 1986 by Kyoritsu Shuppan) is described as follows. "When we say fine particles in this paper, the diameter is about 2-3 μm to 1
It is assumed to be up to about 0 nm, and particularly when it is referred to as ultrafine particles, it means that the particle size is from about 10 nm to about 2 to 3 nm. Sometimes both are simply written as particles,
It is by no means strict, but a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Pp. 195, pp. 22-26)
(Supplement) In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation has a lower minimum particle size, as follows.

【0029】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼ぶことにした。すると
1個の超微粒子はおよそ100〜108個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大、乃至は巨大粒子である。」(「超微粒子−創造科
学技術−」林主税、上田良二、田崎明 編;三田出版1
988年 2ページ1〜4行目)「超微粒子よりさらに
小さいもの、すなわち原子が数個〜数百個で構成される
1個の粒子は、ふつうクラスターと呼ばれる」(同書第
2頁、第12〜13行)。
In the "Ultra Fine Particle Project" of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called "ultra fine particle". Thus, one ultrafine particle is an aggregate of about 100 to 108 atoms. The ultrafine particles are large or giant particles on an atomic scale. " -Creative Science Technology- "Hayashi Tax, Ryoji Ueda, Akira Tazaki, Mita Publishing 1
1988, page 2, lines 1 to 4) "A particle smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster." ~ 13 lines).

【0030】上記のような一般的な呼び方をふまえて、
本実施の形態では、「微粒子」とは多数の原子・分子の
集合体で、粒径の下限は0.1nmの数倍から1nm程
度、上限は数nm程度のものを指すこととする。
[0030] Based on the general notation as described above,
In the present embodiment, “fine particles” refers to an aggregate of a large number of atoms and molecules, and the lower limit of the particle diameter is several times 0.1 nm to about 1 nm, and the upper limit is about several nm.

【0031】電子放出部5は、導電性薄膜4の一部に形
成された高抵抗の亀裂により構成され、導電性薄膜4の
膜厚、膜質、材料及び後述する通電フォーミング等の手
法等に依存したものとなる。この電子放出部5の内部に
は、0.1nmの数倍から数十nmの範囲の粒径の導電
性微粒子が存在する場合もある。この導電性微粒子は、
導電性薄膜4を構成する材料の元素の一部、或は全ての
元素を含有するものとなる。電子放出部5及びその近傍
の導電性薄膜4には、炭素及び炭素化合物を有すること
もできる。
The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive thin film 4 and depends on the thickness, film quality, material, and a method such as energization forming described later of the conductive thin film 4. It will be. In some cases, conductive fine particles having a particle diameter in the range of several times 0.1 nm to several tens nm are present inside the electron emission portion 5. The conductive fine particles
Some or all of the elements of the material constituting the conductive thin film 4 are contained. The electron emitting portion 5 and the conductive thin film 4 in the vicinity thereof can also contain carbon and a carbon compound.

【0032】本実施の形態においてはまず、図1に示す
様に基板1を洗剤、純水および有機溶剤等を用いて十分
に洗浄し、真空蒸着法、スパッタ法等により素子電極
2,3の材料を堆積した後、例えばフォトリソグラフィ
技術を用いて基板1上に素子電極2,3を形成する(図
1(a))。
In this embodiment, first, as shown in FIG. 1, the substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent or the like, and the device electrodes 2 and 3 are formed by a vacuum evaporation method, a sputtering method or the like. After the material is deposited, the device electrodes 2 and 3 are formed on the substrate 1 by using, for example, a photolithography technique (FIG. 1A).

【0033】次に、これら素子電極2,3を設けた基板
1上に有機金属溶液を塗布して、有機金属薄膜を形成す
る。この有機金属溶液には、前述の導電性薄膜4の材料
の金属を主元素とする有機金属化合物の溶液を用いるこ
とができる。次に、この有機金属簿膜を加熱焼成処理
し、リフトオフ、エッチング等によりパターニングし、
導電性薄膜4を形成する(図1(b))。ここでは、有
機金属溶液の塗布法を挙げて説明したが、導電性薄膜4
の形成法はこれに限られるものでなく、真空蒸着法、ス
パッタ法、化学的気相堆積法、分散塗布法、ディッピン
グ法、スピンナ一法等を用いることもできる。
Next, an organic metal solution is applied on the substrate 1 provided with the device electrodes 2 and 3 to form an organic metal thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive thin film 4 as a main element can be used. Next, the organic metal film is heated and baked, patterned by lift-off, etching, or the like,
A conductive thin film 4 is formed (FIG. 1B). Here, the method of applying the organometallic solution has been described.
The method of forming is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like can also be used.

【0034】次に通電フォーミングを施す。このフォー
ミング工程の方法の一例として、素子電極2,3間に、
不図示の電源を用いて、後述する還元または凝集を促進
する雰囲気中で、図7或は図8に示す様なパルス電圧を
印加することにより、導電性薄膜4の部位に、構造の変
化した電子放出部5が形成される(図1(c))。この
ような通電フォーミング処理により、導電性薄膜4に局
所的に破壊、変形もしくは変質等の構造の変化した部位
が形成される。これらの部位が電子放出部5を構成す
る。
Next, energization forming is performed. As an example of the method of the forming step, the device electrode 2
By applying a pulse voltage as shown in FIG. 7 or FIG. 8 in an atmosphere for promoting reduction or aggregation, which will be described later, using a power source (not shown), the structure of the conductive thin film 4 is changed. An electron emitting portion 5 is formed (FIG. 1C). By such an energization forming process, a portion of the conductive thin film 4 whose structure is locally changed, such as destruction, deformation or alteration, is formed. These portions constitute the electron emission section 5.

【0035】この通電フォーミングにおいて印加する電
圧波形は、後述するようにパルス波形が好ましい。又、
パルス波高値を増加させながら印加してもよい。例え
ば、各パルス毎に0.1V程度の電圧増加を行った。
The voltage waveform applied in the energization forming is preferably a pulse waveform as described later. or,
The application may be performed while increasing the pulse peak value. For example, a voltage increase of about 0.1 V was performed for each pulse.

【0036】次に、この通電フォーミングを終えた素子
には活性化工程と呼ばれる処理を施すのが好ましい。こ
の活性化工程とは、この工程により、素子電流If、放
出電流Ieが著しく変化する工程である。この活性化工
程は、例えば、有機物質のガスを含有する雰囲気下で、
通電フォーミングと同様に、パルスの印加を繰り返すこ
とで行うことができる。この雰囲気は、例えば油拡散ポ
ンプやロータリポンプなどを用いて真空容器内を排気し
た場合に、その雰囲気内に残留する有機ガスを利用して
形成することができる他、イオンポンプなどにより一旦
十分に排気した真空中に適当な有機物質のガスを導入す
ることによっても得られる。このときの好ましい有機物
質のガス圧は、前述の応用の形態、真空容器の形状や、
有機物質の種類などにより異なるため場合に応じて適宜
設定される。この場合の適当な有機物質としては、アル
カン、アルケン、アルキンの脂肪族炭化水素類、芳香族
炭化水素類、アルコール類、アルデヒド類、ケトン類、
アミン類、フェノール、カルボン、スルホン酸等の有機
酸類等を挙げることができ、具体的には、メタン、エタ
ン、プロパンなどCnH2n+2で表される飽和炭化水
素、エチレン、プロピレンなどCnH2n等の組成式で
表される不飽和炭化水素、ベンゼン、トルエン、メタノ
ール、エタノール、ホルムアルデヒド、アセトアルデヒ
ド、アセトン、メチルエチルケトン、メチルアミン、エ
チルアミン、フェノール、蟻酸、酢酸、プロピオン酸等
あるいはこれらの混合物が使用できる。この処理によ
り、雰囲気中に存在する有機物質から、炭素あるいは炭
素化合物が素子上に堆積し、素子電流If、放出電流Ie
が、著しく変化するようになる。
Next, it is preferable to perform a process called an activation process on the device after the energization forming. The activation step is a step in which the element current If and the emission current Ie are significantly changed by this step. In this activation step, for example, under an atmosphere containing a gas of an organic substance,
Similar to the energization forming, it can be performed by repeating the application of the pulse. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or once sufficiently by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into the evacuated vacuum. At this time, the preferable gas pressure of the organic substance is the above-mentioned application form, the shape of the vacuum vessel,
Since it differs depending on the type of the organic substance, it is appropriately set according to the case. Suitable organic substances in this case include alkanes, alkenes, aliphatic hydrocarbons of alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones,
Examples thereof include organic acids such as amines, phenol, carboxylic acid, and sulfonic acid. Specific examples thereof include a saturated hydrocarbon represented by CnH2n + 2 such as methane, ethane, and propane; and a composition such as CnH2n such as ethylene and propylene. Unsaturated hydrocarbon represented by the formula, benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid, and the like, or a mixture thereof can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If, the emission current Ie
Changes significantly.

【0037】活性化工程の終了判定は、素子電流Ifと
放出電流Ieとを測定しながら適宜行う。なお、この活
性化工程で印加されるパルス幅、パルス間隔、パルス波
高値などは適宜設定される。
The end of the activation step is determined as appropriate while measuring the device current If and the emission current Ie. Note that the pulse width, pulse interval, pulse crest value, and the like applied in the activation step are appropriately set.

【0038】次に、上述のような工程を経て得られた電
子放出素子に対して更に安定化工程を行うことが好まし
い。この安定化工程は、真空容器内の有機物質排気する
工程である。真空容器を排気する真空排気装置は、装置
から発生するオイルが素子の特性に影響を与えないよう
に、オイルを使用しないものを用いるのが好ましい。具
体的には、ソープションポンプ、イオンポンプ等の真空
排気装置を挙げることができる。
Next, it is preferable to further perform a stabilizing step on the electron-emitting device obtained through the above-described steps. This stabilization step is a step of exhausting organic substances in the vacuum vessel. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump and an ion pump can be used.

【0039】前記活性化の工程で、排気装置として油拡
散ポンプやロータリ・ポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合は、この成
分の分圧を極力低く抑える必要がある。真空容器内の有
機成分の分圧は、上記の炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10の-6乗[Pa]以下が
好ましく、更には、1.3×10の-8乗[Pa]以下が
特に好ましい。さらに真空容器内を排気するときには、
真空容器全体を加熱して真空容器の内壁や、電子放出素
子に吸着した有機物質分子を排気しやすくするのが好ま
しい。このときの加熱条件は80℃〜250℃、好まし
くは150℃以上で、できるだけ長時間処理するのが望
ましいが、特にこの条件に限るものではなく、真空容器
の大きさや形状、電子放出素子の構成などの諸条件によ
り適宜選ばれる条件に基づいて行う。真空容器内の圧力
は極力低くすることが必要で、1×10の-5乗[Pa]
以下が好ましく、更には、1.3×10の-6乗[Pa]
以下が特に好ましい。
In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the pump is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1.3 × 10 −6 power [Pa] or less, and more preferably 1.3 × 10 −6 [Pa]. Is particularly preferably equal to or lower than the −8 power [Pa]. When evacuating the vacuum vessel further,
It is preferable that the entire vacuum vessel is heated so that the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device are easily exhausted. The heating condition at this time is preferably from 80 ° C. to 250 ° C., and more preferably 150 ° C. or more, and it is desirable to perform the treatment for as long as possible. This is performed based on conditions appropriately selected according to various conditions such as. The pressure in the vacuum vessel needs to be as low as possible, and 1 × 10 −5 [Pa]
The following is preferable, and further, 1.3 × 10 −6 power [Pa]
The following are particularly preferred.

【0040】この安定化工程を行った後の駆動時の雰囲
気は、上記安定化処理終了時の雰囲気を維持するのが好
ましいが、これに限るものではなく、有機物質が十分除
去されていれば、真空度が多少低下していても十分安定
な特性を維持することが出来る。
The atmosphere at the time of driving after performing this stabilization step is preferably the same as the atmosphere at the end of the stabilization process, but is not limited to this. If the organic substance is sufficiently removed, Even if the degree of vacuum is slightly reduced, sufficiently stable characteristics can be maintained.

【0041】このような真空雰囲気を採用することによ
り、新たな炭素或は炭素化合物の堆積を抑制でき、また
真空容器や基板などに吸着したH2O,O2なども除去で
きる。その結果として、素子電流If、放出電流Ieが安
定する。
By employing such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and H 2 O, O 2, etc. adsorbed on a vacuum vessel or a substrate can be removed. As a result, the element current If and the emission current Ie are stabilized.

【0042】上述した工程を経て得られた本実施の形態
に係る電子放出素子の基本特性について図を参照しなが
ら説明する。
The basic characteristics of the electron-emitting device according to the present embodiment obtained through the above-described steps will be described with reference to the drawings.

【0043】図9は、本実施の形態に係る真空処理装置
の一例を示す模式図であり、この真空処理装置は測定評
価装置としての機能をも兼ね備えている。図9において
も、図1と共通する部分には同じ番号を付し、それらの
説明を省略している。
FIG. 9 is a schematic view showing an example of the vacuum processing apparatus according to the present embodiment, and this vacuum processing apparatus also has a function as a measurement evaluation apparatus. In FIG. 9 as well, the same parts as those in FIG. 1 are denoted by the same reference numerals, and their description is omitted.

【0044】図9において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。即ち、1は電子放出素子を配設する
基体(基板)であり、2及び3は素子電極、4は導電性
薄膜、5は電子放出部である。51は、電子放出素子に
素子電圧Vfを印加するための電源、50は素子電極
2,3間の導電性薄膜4を流れる素子電流Ifを測定す
るための電流計、54は素子の電子放出部5より放出さ
れる放出電流Ieを捕捉するためのアノード電極であ
る。53はアノード電極54に電圧を印加するための高
圧電源、52は素子の電子放出部5より放出される放出
電流Ieを測定するための電流計である。一例として、
アノード電極の電圧を1kV〜10kVの範囲とし、ア
ノード電極と電子放出素子との距離Hを2mm〜8mm
の範囲として測定を行うことができる。
In FIG. 9, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. That is, 1 is a substrate (substrate) on which an electron-emitting device is provided, 2 and 3 are device electrodes, 4 is a conductive thin film, and 5 is an electron-emitting portion. 51 is a power supply for applying a device voltage Vf to the electron-emitting device, 50 is an ammeter for measuring a device current If flowing through the conductive thin film 4 between the device electrodes 2 and 3, and 54 is an electron-emitting portion of the device. 5 is an anode electrode for capturing the emission current Ie emitted from 5. Reference numeral 53 denotes a high-voltage power supply for applying a voltage to the anode electrode 54, and reference numeral 52 denotes an ammeter for measuring an emission current Ie emitted from the electron emission section 5 of the device. As an example,
The voltage of the anode electrode is in the range of 1 kV to 10 kV, and the distance H between the anode electrode and the electron-emitting device is 2 mm to 8 mm.
Can be measured as the range of

【0045】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ56は、ターボポンプ、ロータリポン
プからなる通常の高真空装置と、更にイオンポンプ等を
含む超高真空装置とを備えている。ここに示した電子源
基板1を配した真空処理装置の全体は、不図示のヒータ
により加熱できる。従って、この真空処理装置を用いる
と、前述の通電フォーミング以降の工程も行うことがで
きる。
In the vacuum vessel 55, equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown) is provided.
The measurement and evaluation can be performed in a desired vacuum atmosphere. The exhaust pump 56 includes a normal high vacuum device including a turbo pump and a rotary pump, and an ultra-high vacuum device including an ion pump and the like. The entire vacuum processing apparatus provided with the electron source substrate 1 shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.

【0046】図10は、図9に示した真空処理装置を用
いて測定された放出電流Ie、素子電流Ifと素子電圧V
fの関係を模式的に示した図である。図9においては、
放出電流Ieが素子電流Ifに比べて著しく小さいので任
意単位で示している。なお、縦、横軸ともリニアスケー
ルである。
FIG. 10 shows the emission current Ie, the device current If, and the device voltage V measured using the vacuum processing apparatus shown in FIG.
FIG. 4 is a diagram schematically showing the relationship of f. In FIG.
Since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units. Note that both the vertical and horizontal axes are linear scales.

【0047】図10からも明らかなように、本実施の形
態に係る表面伝導型放出素子は、放出電流Ieに関して
3つの特徴的性質を有する。即ち、 この素子はある電圧(閾値電圧と呼ぶ、図10中のV
th)以上の素子電圧を印加すると急激に放出電流Ieが
増加し、一方、閾値電圧Vth以下では放出電流Ieがほ
とんど検出されない。つまり放出電流Ieに対する明確
な閾値電圧Vthを持った非線形素子である。 放出電流Ieが素子電圧Vfに対して単調増加依存する
ため、放出電流Ieは素子電圧Vfで制御できる。 アノード電極54に捕捉される放出電荷は、素子電圧
Vfを印加する時間に依存する。つまり、アノード電極
54に捕捉される電荷量は、素子電圧Vfを印加する時
間により制御できる。
As is clear from FIG. 10, the surface conduction electron-emitting device according to the present embodiment has three characteristic properties with respect to the emission current Ie. That is, this element has a certain voltage (called a threshold voltage, V in FIG. 10).
When an element voltage equal to or higher than th) is applied, the emission current Ie sharply increases. On the other hand, when the element voltage is equal to or lower than the threshold voltage Vth, the emission current Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie. Since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf. The emission charge captured by the anode electrode 54 depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.

【0048】次に、本発明の実施の形態の他の態様を説
明する。
Next, another embodiment of the present invention will be described.

【0049】図3は、本実施の形態の電子源の製造方法
の他の例を説明するための素子の模式断面図、図4は本
実施の形態の製造方法によって作製される表面伝導型放
出素子の他の例を示す素子の平面図である。
FIG. 3 is a schematic cross-sectional view of an element for explaining another example of the method of manufacturing the electron source according to the present embodiment. FIG. 4 is a surface conduction type emission manufactured by the manufacturing method according to the present embodiment. It is a top view of an element showing other examples of an element.

【0050】また図5及び図6は本実施の形態の電子源
の製造方法によって作製される表面伝導型放出素子を多
数個配置した例を示す模式図である。尚、これらの図に
おいても、共通する部分は同じ番号で示し、それらの説
明を省略する。
FIGS. 5 and 6 are schematic views showing an example in which a large number of surface conduction electron-emitting devices manufactured by the method of manufacturing an electron source according to the present embodiment are arranged. In these figures, common parts are denoted by the same reference numerals, and description thereof is omitted.

【0051】図3において、6は液滴付与装置、7は液
滴である。また図5及び図6において、10は表面伝導
型放出素子、11はX方向配線、12はY方向配線、1
3は配線、14は結線である。
In FIG. 3, reference numeral 6 denotes a droplet applying device, and reference numeral 7 denotes a droplet. 5 and 6, reference numeral 10 denotes a surface conduction electron-emitting device, 11 denotes an X-direction wiring, 12 denotes a Y-direction wiring,
3 is a wiring, and 14 is a connection.

【0052】図3において、まず、基板1上に、前述と
同様にして、素子電極2,3をLの距離を隔てて形成す
る(図3(a))。次いで、金属元素を含有する溶液に
よりなる液滴7を液滴付与装置(例えば、インクジェッ
ト記録装置)6より吐出させ(図3(b))、導電性薄
膜4を素子電極2,3に接するように形成する(図3
(c))。
In FIG. 3, first, device electrodes 2 and 3 are formed on a substrate 1 at a distance of L in the same manner as described above (FIG. 3A). Next, a droplet 7 made of a solution containing a metal element is ejected from a droplet applying device (for example, an ink jet recording device) 6 (FIG. 3B), and the conductive thin film 4 is brought into contact with the device electrodes 2 and 3. (Fig. 3
(C)).

【0053】次に、還元雰囲気中で後述するフォーミン
グ処理により、導電性薄膜4に亀裂を生じさせて電子放
出部5を形成する(図3(d))。
Next, a crack is generated in the conductive thin film 4 by a forming process described later in a reducing atmosphere to form the electron emission portion 5 (FIG. 3D).

【0054】液滴付与装置6の具体例を挙げるならば、
任意の液滴を形成できる装置であればどのような装置を
用いても構わないが、特に1つの液滴に対して十数ng
から数十ng程度の範囲で制御が可能で、かつ10ng
から数十ngの微小量の液滴が容易に形成できるインク
ジェット方式の装置を使用するのが好ましい。
To give a specific example of the droplet applying device 6,
Any device may be used as long as it can form an arbitrary droplet.
Can be controlled in the range of about
It is preferable to use an ink-jet type apparatus which can easily form a small amount of droplets of a few tens to tens of ng.

【0055】このようなインクジェット方式の装置とし
ては、圧電素子等を用いたインクジェット噴射装置、熱
エネルギーによって液体内に気泡を形成させ、その液体
を液滴として吐出させる方式によるインクジェット噴射
装置等が挙げられる。
Examples of such an ink jet system include an ink jet system using a piezoelectric element or the like, and an ink jet system using a method in which bubbles are formed in a liquid by thermal energy and the liquid is discharged as droplets. Can be

【0056】次に、上述した表面伝導型放出素子を多数
個、基板上に配置構成した電子源の実施態様を説明す
る。
Next, an embodiment of an electron source in which a large number of the above-described surface conduction electron-emitting devices are arranged on a substrate will be described.

【0057】図5において、上述した多数個の表面伝導
型放出素子を梯子状に配置し、配線により接続したライ
ン状の電子源を複数ライン分配置して形成した電子源で
ある。配線13は、m本の配線Dx1,Dx2,…,Dxmを
有し、基板1上に、真空蒸着法、印刷法、スパッタ法等
で形成されている。これら配線は、所望のパターンとし
た導電性金属等からなり、複数個の表面伝導型放出素子
にほぼ均等な電圧が供給される様に、その材料、膜厚、
配線幅が設定される。
In FIG. 5, an electron source is formed by arranging a large number of the above-mentioned surface conduction electron-emitting devices in a ladder shape and arranging a plurality of line-shaped electron sources connected by wiring. The wiring 13 has m wirings Dx1, Dx2,..., Dxm, and is formed on the substrate 1 by a vacuum deposition method, a printing method, a sputtering method, or the like. These wirings are made of a conductive metal or the like having a desired pattern, and the material, film thickness,
The wiring width is set.

【0058】図6は、上述した多数個の表面伝導型放出
素子10をマトリックス状に配置して形成した電子源の
平面図である。
FIG. 6 is a plan view of an electron source formed by arranging a large number of the above-described surface conduction electron-emitting devices 10 in a matrix.

【0059】ここでX方向配線11は、m本のX方向配
線(行配線)Dx1,Dx2,…,Dxmからなり、Y方向の
列配線12はn本のY方向配線(列配線)Dy1,Dy2,
…,Dynからなっており、これらは基板1上に、真空蒸
着法、印刷法、スパッタ法等で形成される。これら配線
は、所望のパターンとした導電性金属等からなり、真空
蒸着法、印刷法、スパッタ法等で形成された導電性金属
等からなる結線14によって電気的に各表面伝導型放出
素子に接続され、複数個の表面伝導型放出素子にほぼ均
等な電圧が供給される様に、その材料、膜厚、配線幅が
設定される。
Here, the X-directional wiring 11 is composed of m X-directional wirings (row wirings) Dx1, Dx2,..., Dxm, and the Y-directional column wirings 12 are n Y-directional wirings (column wirings) Dy1,. Dy2,
, Dyn, which are formed on the substrate 1 by a vacuum deposition method, a printing method, a sputtering method, or the like. These wirings are made of a conductive metal or the like having a desired pattern, and are electrically connected to each surface conduction type emission element by a connection 14 made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The material, film thickness, and wiring width are set so that a substantially uniform voltage is supplied to the plurality of surface conduction electron-emitting devices.

【0060】これらm本のX方向配線11とn本のY方
向配線12との間には、不図示の層間絶縁層が設けられ
ており、これにより両者を電気的に分離(絶縁)してい
る(ここでm,nは、共に正の整数である)。これら不
図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法
等を用いて形成されたSiO2等で構成される。例え
ば、この層間絶縁層は、X方向配線11を形成した基板
1の全面或は一部に所望の形状で形成され、特に、X方
向配線11とY方向配線12の交差部の電位差に耐え得
るように、膜厚,材料,製法等が適宜設定される。ま
た、X方向配線11とY方向配線12はそれぞれ外部端
子として引き出されている。
An interlayer insulating layer (not shown) is provided between the m X-directional wirings 11 and the n Y-directional wirings 12 to electrically separate (insulate) them. (Where m and n are both positive integers). These interlayer insulating layers (not shown) are made of SiO2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. For example, this interlayer insulating layer is formed in a desired shape on the entire surface or a part of the substrate 1 on which the X-directional wiring 11 is formed, and particularly, can withstand a potential difference at an intersection of the X-directional wiring 11 and the Y-directional wiring 12. As described above, the film thickness, material, manufacturing method, and the like are appropriately set. Further, the X-direction wiring 11 and the Y-direction wiring 12 are led out as external terminals.

【0061】次に、このような電子源の製造時には、多
数個の表面伝導型放出素子10となる位置に形成されて
いる導電性薄膜4のそれぞれに対して通電フォーミング
を施す。この通電フォーミング工程の方法の一例とし
て、図5に示すような梯子状のライン電子源を通電フォ
ーミング処理をする場合を説明する。
Next, at the time of manufacturing such an electron source, energization forming is performed on each of the conductive thin films 4 formed at positions where a large number of the surface conduction electron-emitting devices 10 will be formed. As an example of the method of the energization forming step, a case in which energization forming processing is performed on a ladder-shaped line electron source as shown in FIG. 5 will be described.

【0062】予めライン電子源として配置された導電性
薄膜4の個別抵抗を測定し、各抵抗の最小値(Rmin)
と最大値(Rmax)を求める。そして不図示の電源を用
いて、配線13のDx1,Dx2間(配線13のDx(奇
数)、Dx(偶数)間)に、還元または凝集を促進する雰囲
気中で、図7或は図8に示すように、抵抗が最小値(R
min)である導電性薄膜4に電子放出部5を形成するた
めの電圧(Vmin)を印加する。その後、抵抗が最小値
(Rmin)の導電性薄膜4に電子放出部5を形成する電
圧(Vmin)から、抵抗が最大値(Rmax)の導電性薄膜
4の電子放出部5を形成する電圧(Vmax){=Vmin√
(Rmax/Rmin)}までのパルス電圧を印加することに
より、抵抗が最小値(Rmin)と最大値(Rmax)である
導電性薄膜4に同等の電力が投入されるようにする。こ
れにより、各導電性薄膜4の部位に構造の変化した電子
放出部5が形成される。
The individual resistance of the conductive thin film 4 arranged in advance as a line electron source is measured, and the minimum value (Rmin) of each resistance is measured.
And the maximum value (Rmax). 7 or 8 using a power source (not shown) between Dx1 and Dx2 of the wiring 13 (between Dx (odd number) and Dx (even number) of the wiring 13) in an atmosphere that promotes reduction or aggregation. As shown, the resistance is at a minimum (R
min), a voltage (Vmin) for forming the electron-emitting portion 5 is applied to the conductive thin film 4. Thereafter, from the voltage (Vmin) for forming the electron emitting portion 5 on the conductive thin film 4 having the minimum resistance (Rmin) to the voltage (Vmin) for forming the electron emitting portion 5 of the conductive thin film 4 having the maximum value (Rmax). Vmax) {= Vmin√
By applying a pulse voltage up to (Rmax / Rmin)}, equivalent power is supplied to the conductive thin film 4 having the minimum resistance (Rmin) and the maximum resistance (Rmax). As a result, an electron emitting portion 5 having a changed structure is formed in each conductive thin film 4.

【0063】また図6のような構成の電子源を作成する
場合には、マトリックス状に配列された導電性薄膜(電
子放出素子となる部分)のそれぞれにフォーミング処理
をする。
When forming an electron source having the structure shown in FIG. 6, a forming process is performed on each of the conductive thin films (portions serving as electron-emitting devices) arranged in a matrix.

【0064】図6の配線における通電フォーミング処理
における電圧印加方法としては、任意のX方向配線11
を選択し、このX方向配線11と全てのY方向配線12
間に電圧を印加する。或は、任意のY方向配線12を選
択し、このY方向配線12と全てのX方向配線11間に
電圧を印加する。また或は、全てのX方向配線11とY
方向配線12間に電圧を印加する方法等があり、これら
は最終的に形成する表面伝導型放出素子の数、フォーミ
ング処理時の消費電力などに基づいて適宜選択される。
As a method of applying a voltage in the energization forming process in the wiring of FIG.
And the X-direction wiring 11 and all the Y-direction wirings 12 are selected.
A voltage is applied between them. Alternatively, an arbitrary Y-direction wiring 12 is selected, and a voltage is applied between this Y-direction wiring 12 and all the X-direction wirings 11. Alternatively, all the X-direction wirings 11 and Y
There is a method of applying a voltage between the directional wirings 12, and the like, which is appropriately selected based on the number of surface conduction type emission elements to be finally formed, power consumption during forming processing, and the like.

【0065】そして不図示の電源を用いて、還元または
凝集を促進する雰囲気中で、図7或は図8に示すよう
に、素子抵抗の最小値(Rmin)の導電性薄膜に電子放
出部を形成する電圧(Vmin)を印加した後、抵抗が最
小値(Rmin)の導電性薄膜4に電子放出部5を形成す
る電圧(Vmin)から、抵抗が最大値(Rmax)の導電性
薄膜4に電子放出部5を形成する電圧(Vmax){=Vm
in√(Rmax/Rmin)}までのパルス電圧を印加するこ
とにより、各導電性薄膜4の部位に、構造の変化した電
子放出部5が形成される。
As shown in FIG. 7 or FIG. 8, the electron emitting portion is formed on a conductive thin film having a minimum element resistance (Rmin) in an atmosphere for promoting reduction or aggregation by using a power supply (not shown). After the voltage (Vmin) to be formed is applied, the resistance is changed from the voltage (Vmin) for forming the electron emitting portion 5 to the conductive thin film 4 having the minimum value (Rmin) to the conductive thin film 4 having the maximum value (Rmax). Voltage (Vmax) {= Vm for forming electron emission portion 5
By applying a pulse voltage up to in {(Rmax / Rmin)}, an electron emitting portion 5 having a changed structure is formed in each conductive thin film 4.

【0066】次に、図7及び図8を参照して、この通電
フォーミング時において印加する電圧(Vform)の波形
について説明する。
Next, the waveform of the voltage (Vform) applied during the energization forming will be described with reference to FIGS.

【0067】図において、T1及びT2のそれぞれは、
フォーミング電圧のパルス幅とパルス間隔を示してい
る。通常パルス幅T1は1μ秒〜10m秒、パルス間隔
T2は10μ秒〜数秒の範囲で設定される。図7の三角
波及び図8の矩形波の波高値(通電フォーミング時のピ
ーク電圧)は、例えば、各パルスの印加毎に、0.1V
程度ずつ増加させることができる。
In the figure, each of T1 and T2 is
The pulse width and pulse interval of the forming voltage are shown. Usually, the pulse width T1 is set in the range of 1 μsec to 10 msec, and the pulse interval T2 is set in the range of 10 μsec to several seconds. The peak value (peak voltage during energization forming) of the triangular wave in FIG. 7 and the rectangular wave in FIG. 8 is, for example, 0.1 V for each pulse application.
Can be increased by degrees.

【0068】また、一定のフォーミング電圧(Vform)
を印加してフォーミングする場合には、フォーミング電
圧を0Vから順次増加させ、導電性薄膜4の抵抗が線形
の変化から非線形の変化に状態変化する電圧を設定すれ
ばよい。
Also, a constant forming voltage (Vform)
Is applied, the forming voltage is sequentially increased from 0 V, and a voltage at which the resistance of the conductive thin film 4 changes from a linear change to a non-linear change may be set.

【0069】次に、導電性膜4の還元または凝集を促進
させる雰囲気のガスとしては、導電性膜4が金属酸化物
よりなる場合には、還元性を有する物質が使用可能であ
り、H2、CO等の他、メタン、エタン、エチレン、プ
ロピレン、ベンゼン、トルエン、メタノール、エタノー
ル、アセトン、などの有機物質のガスも効果がある。こ
れは、還元により導電性膜を構成する物質が金属酸化物
から金属に変化する際、凝集を伴うからであると思われ
る。一方、導電性膜4が金属より構成される場合は、当
然還元に伴う凝集は起こらないので、COやアセトン等
は凝集を促進する効果を示さないが、H2はこの場合で
も凝集を促進する効果がある。
When the conductive film 4 is made of a metal oxide, a reducing substance can be used as an atmosphere gas for promoting the reduction or aggregation of the conductive film 4. In addition to CO and the like, gases of organic substances such as methane, ethane, ethylene, propylene, benzene, toluene, methanol, ethanol, and acetone are also effective. This is presumably because when the material constituting the conductive film changes from metal oxide to metal by reduction, aggregation occurs with the metal. On the other hand, when the conductive film 4 is made of a metal, CO and acetone do not show the effect of promoting the aggregation because the aggregation due to the reduction does not occur, but H2 has the effect of promoting the aggregation even in this case. There is.

【0070】図11は、本実施の形態に係る電子源の製
造方法を示すフローチャートである。
FIG. 11 is a flowchart showing a method for manufacturing an electron source according to the present embodiment.

【0071】まずステップS1で、基板1を洗浄した
後、その基板1上に素子電極2,3、及びこれら素子電
極2,3を、例えば梯子状、或はマトリクス状に配線す
る行及び列配線を配設する。次にステップS2に進み、
これら各素子電極2,3対の間に、例えばインクジェッ
ト法などを用いて、マトリクス状に配設される複数の表
面伝導型放出素子の各位置に対応する位置に導電性薄膜
4を形成する。次にステップS3に進み、こうして形成
された各導電性薄膜4の抵抗を測定する。そしてステッ
プS4で、これら測定した抵抗値に基づいて、その抵抗
値の最小値(Rmin)と最大値(Rmax)とを求め、それ
ら抵抗値を基に、最小印加フォーミング電圧(Vmin)
と最大印加フォーミング電圧{Vmax=Vmin√(Rmax
/Rmin)}を求める。次にこの基板1を真空容器55
内に取付け、その容器55内を排気して真空状態に近く
する。名、この際、この真空容器5内には、前述したよ
うに、導電性膜4の還元または凝集を促進させる雰囲気
のガスが含まれている。
First, in step S1, after cleaning the substrate 1, the device electrodes 2 and 3 and the row and column wiring for wiring the device electrodes 2 and 3 in, for example, a ladder shape or a matrix shape on the substrate 1. Is arranged. Next, proceed to step S2,
The conductive thin film 4 is formed between the pairs of the device electrodes 2 and 3 at positions corresponding to the respective positions of the plurality of surface conduction electron-emitting devices arranged in a matrix using, for example, an inkjet method. Next, the process proceeds to step S3, where the resistance of each conductive thin film 4 thus formed is measured. In step S4, the minimum value (Rmin) and the maximum value (Rmax) of the resistance values are obtained based on the measured resistance values, and the minimum applied forming voltage (Vmin) is determined based on the resistance values.
And the maximum applied forming voltage {Vmax = Vmin} (Rmax
/ Rmin)}. Next, the substrate 1 is placed in a vacuum container 55.
And the inside of the container 55 is evacuated to approximate a vacuum state. In this case, the vacuum vessel 5 contains an atmosphere gas that promotes the reduction or aggregation of the conductive film 4 as described above.

【0072】そしてステップS6乃至S9で、通電フォ
ーミングを実行する。ここではまず最小フォーミング電
圧(Vmin)が印加され、次にステップS7で、導電性
薄膜4の抵抗を測定してフォーミングの進捗状況を把握
する。ステップS8では最大フォーミング電圧(Vma
x)まで上昇したかを調べ、そうでないときはステップ
S9に進み、フォーミング電圧を0.1[V]だけ昇圧
する。尚、このフォーミング電圧の印加は、例えば導電
性薄膜4がマトリクス状に配設されている場合には、1
つの行配線を選択し、その選択された行配線に接続され
ている各導電性薄膜4にフォーミング電圧を印加し、こ
の処理を全ての行配線に対して実行することにより行わ
れる。
Then, in steps S6 to S9, energization forming is executed. Here, the minimum forming voltage (Vmin) is first applied, and then, in step S7, the resistance of the conductive thin film 4 is measured to grasp the progress of the forming. In step S8, the maximum forming voltage (Vma
It is checked whether the voltage has increased to x). If not, the process proceeds to step S9, and the forming voltage is increased by 0.1 [V]. Note that the application of the forming voltage is performed, for example, when the conductive thin films 4 are arranged in a matrix.
One row wiring is selected, a forming voltage is applied to each conductive thin film 4 connected to the selected row wiring, and this process is performed on all the row wirings.

【0073】こうしてフォーミング処理が終了するとス
テップS10に進み、前述した活性化処理を実行する。
ここでは例えば、有機物質のガスを含有する雰囲気下
で、前述の通電フォーミングと同様に、パルス電圧の印
加を繰り返すことで行う。そしてステップS11に進
み、真空容器55内の有機物質排気する安定化工程を実
行する。
When the forming process is completed, the process proceeds to step S10, and the above-described activation process is executed.
Here, for example, in an atmosphere containing a gas of an organic substance, the application is performed by repeating the application of a pulse voltage as in the above-described energization forming. Then, the process proceeds to step S11, in which a stabilizing step of exhausting the organic substance in the vacuum vessel 55 is performed.

【0074】以上、本実施の形態に係る電子源の製造方
法について説明したが、次に本実施の形態における処理
を工程の具体例を説明する。
The method of manufacturing the electron source according to the present embodiment has been described above. Next, a specific example of the process of the present embodiment will be described.

【0075】(実施の形態1)本実施の形態1による電
子源は図1に示されるものと同様である。更に図2は、
本実施の形態1によって作製した電子源の表面伝導型放
出素子の平面図である。図5は、本実施の形態1によっ
て作製した電子源の平面図である。図7は本実施の形態
1におけるフォーミング電圧波形を示す図面である。図
1及び図2、図5と同一の符号は同じ部材を示す。
(Embodiment 1) An electron source according to Embodiment 1 is the same as that shown in FIG. Further, FIG.
FIG. 2 is a plan view of a surface conduction electron-emitting device of the electron source manufactured according to the first embodiment. FIG. 5 is a plan view of the electron source manufactured according to the first embodiment. FIG. 7 is a diagram showing a forming voltage waveform according to the first embodiment. 1, 2 and 5 denote the same members.

【0076】以下に、本実施の形態1による表面伝導型
放出素子の製造方法を詳細に説明する。
Hereinafter, a method of manufacturing the surface conduction electron-emitting device according to the first embodiment will be described in detail.

【0077】図1及び図2、図5において、1は基板、
2および3は素子電極、4は導電性薄膜、5は電子放出
部、10は表面伝導型放出素子、13は配線である。
In FIGS. 1, 2 and 5, 1 is a substrate,
Reference numerals 2 and 3 denote device electrodes, 4 denotes a conductive thin film, 5 denotes an electron-emitting portion, 10 denotes a surface-conduction-type emission device, and 13 denotes a wiring.

【0078】ここではフォトリソグラフィによる基板上
への素子形成を以下の手順で行った。
Here, an element was formed on a substrate by photolithography in the following procedure.

【0079】(1)基板1として石英基板を用い、これ
を有機溶剤によって十分に洗浄した後、その基板1上に
一般的な真空成膜技術、フォトリソグラフィ技術によ
り、Niからなる素子電極2,3を形成した(図1
(a))。この時素子電極の間隔Lは10μm、幅Wは
600μm、厚さ100nmとした。
(1) A quartz substrate is used as the substrate 1, which is sufficiently washed with an organic solvent, and then the device electrode 2 made of Ni is formed on the substrate 1 by a general vacuum film forming technique and photolithography technique. 3 (FIG. 1)
(A)). At this time, the interval L between the device electrodes was 10 μm, the width W was 600 μm, and the thickness was 100 nm.

【0080】(2)次に、有機パラジウム含有溶液(奥
野製薬(株)製、ccp−4230)をスピナー塗布
し、フォトリソグラフィー技術により幅W’を300μ
mに形成した。次に、300℃で10分間の加熱処理を
行って、酸化パラジウム(PdO)微粒子からなる微粒
子膜を形成し、導電性薄膜4とした(図1(b))。な
お、ここで述べる微粒子膜とは、前述のように、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接あるいは重なり合った状態(島状)の膜を指す。
(2) Next, an organic palladium-containing solution (ccp-4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated, and the width W ′ was 300 μm by photolithography.
m. Next, a heat treatment was performed at 300 ° C. for 10 minutes to form a fine particle film made of palladium oxide (PdO) fine particles, thereby forming a conductive thin film 4 (FIG. 1B). Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated as described above, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlap each other. (Island-shaped) film.

【0081】(3)次に、素子電極2,3上に一般的な
真空成膜技術、フォトリソグラフィー技術により、Al
(アルミニウム)からなる配線13を形成した(図
5)。この時、配線の厚さ10μmとした。
(3) Next, Al is formed on the device electrodes 2 and 3 by a general vacuum film forming technique and photolithography technique.
A wiring 13 made of (aluminum) was formed (FIG. 5). At this time, the thickness of the wiring was 10 μm.

【0082】(4)次に、以上のように作製された複数
個の導電性薄膜4のそれぞれ抵抗を測定したところ、最
小値(Rmin)は1020Ωで、最大値(Rmax)が15
10Ωであった。 (5)次に、1×10の-3乗[Pa]以下に真空排気し
た後、配線13間に、パルス幅T1は1m秒、パルス間
隔T2は10m秒の三角波で、波高値が4Vの電圧(V
min)を印加し、N2(98%)−H2(2%)の混合ガ
スを導入し、各パルスの印加毎に0.1Vステップずつ
増加させながら電圧Vmax{=Vmin√(Rmax/Rmi
n)}となる4.9Vまで印加して導電性薄膜4を通電
フォーミングすることにより電子放出部5を形成した。
(4) Next, when the resistance of each of the plurality of conductive thin films 4 manufactured as described above was measured, the minimum value (Rmin) was 1020Ω and the maximum value (Rmax) was 15
It was 10Ω. (5) Next, after evacuating to 1 × 10 −3 [Pa] or less, a triangular wave having a pulse width T1 of 1 ms, a pulse interval T2 of 10 ms, and a peak value of 4 V is applied between the wirings 13. Voltage (V
min), a mixed gas of N2 (98%)-H2 (2%) is introduced, and the voltage Vmax {= Vmin√ (Rmax / Rmi) while increasing by 0.1 V step for each pulse application.
n) The electron emitting portion 5 was formed by applying an electric current to the conductive thin film 4 by applying a voltage of up to 4.9 V, which is}.

【0083】上述の製造方法により、多数個の表面伝導
型放出素子からなる電子源を製造した。そして、図9に
示した測定装置で、その電子源の特性を測定したとこ
ろ、全ての表面伝導型放出素子において、素子特性のば
らつきのない、良好な特性の複数個の表面伝導型放出素
子からなる電子源が得られた。これら各導電性薄膜の抵
抗のばらつきがあっても、フォーミング処理時に過負荷
になることなく確実にフォーミングを行うことが出来た
ためと考えられる。
According to the above-described manufacturing method, an electron source including a large number of surface conduction electron-emitting devices was manufactured. Then, when the characteristics of the electron source were measured by the measuring device shown in FIG. 9, in all the surface conduction electron-emitting devices, a plurality of surface conduction electron-emitting devices having good characteristics without variation in device characteristics were obtained. Electron source was obtained. It is considered that even if the resistance of each of the conductive thin films fluctuated, the forming could be performed without any overload during the forming process.

【0084】(実施の形態2)本実施の形態2による電
子源は図3に示されるものと同様である。さらに、図4
は、本実施の形態2によって作製した電子源の表面伝導
型放出素子の平面図である。図6は、本実施の形態2に
よって作製した電子源の平面図である。図8は、本実施
の形態2におけるフォーミンク電圧波形を示す図面であ
る。図3及び図4、図6と同一の符号は同じ部材を示
す。
(Embodiment 2) An electron source according to Embodiment 2 is the same as that shown in FIG. Further, FIG.
FIG. 3 is a plan view of a surface conduction electron-emitting device of an electron source manufactured according to the second embodiment. FIG. 6 is a plan view of the electron source manufactured according to the second embodiment. FIG. 8 is a diagram illustrating a forming voltage waveform according to the second embodiment. 3, 4 and 6 denote the same members.

【0085】以下に、本実施の形態2による表面伝導型
放出素子の製造方法を詳細に説明する。
Hereinafter, a method of manufacturing the surface conduction electron-emitting device according to the second embodiment will be described in detail.

【0086】図3及び図4、図6において、1は基板、
2および3は素子電極、4は導電性薄膜、5は電子放出
部、6は液滴付与装置、7は液滴、10は表面伝導型放
出素子、11はX方向配線、12はY方向配線、14は
結線である。
In FIGS. 3, 4 and 6, 1 is a substrate,
2 and 3 are device electrodes, 4 is a conductive thin film, 5 is an electron emitting portion, 6 is a droplet applying device, 7 is a droplet, 10 is a surface conduction type emitting device, 11 is an X-direction wiring, and 12 is a Y-direction wiring. , 14 are connections.

【0087】本実施の形態2による表面伝導型放出素子
の製造方法を詳細に説明する。
A method of manufacturing the surface conduction electron-emitting device according to the second embodiment will be described in detail.

【0088】(1)基板1として、石英基板を用い、こ
れを有機溶剤によって十分に洗浄した後、その基板1上
に一般的な真空成膜技術、フォトリソグラフィ技術によ
り、Niからなる素子電極2および3を形成した。素子
電極の間隔Lは10μm、幅Wは600μm、厚さ10
0nmとした。厚さ5nmのCrと厚さ600nmのA
uとからなるAu/CrのX方向配線11を形成した。
次に、厚さ1μmのSiO2からなる層間絶縁膜をX方
向配線11とY方向配線12交差する部位に形成した。
次に、厚さ5nmのCrと厚さ600nmのAuとから
なるAu/CrのY方向配線12を形成した。
(1) A quartz substrate is used as the substrate 1, and after thoroughly cleaning the substrate with an organic solvent, the device electrode 2 made of Ni is formed on the substrate 1 by a general vacuum film forming technique and photolithography technique. And 3 were formed. The distance L between the device electrodes is 10 μm, the width W is 600 μm, and the thickness is 10 μm.
It was set to 0 nm. 5 nm thick Cr and 600 nm thick A
The X-direction wiring 11 of Au / Cr made of u was formed.
Next, an interlayer insulating film made of SiO2 having a thickness of 1 μm was formed at a portion where the X-directional wiring 11 and the Y-directional wiring 12 intersect.
Next, an Au / Cr Y-direction wiring 12 composed of 5 nm thick Cr and 600 nm thick Au was formed.

【0089】(2)次に、液滴付与装置6にインクジェ
ット噴射装置を用い、導電性薄膜4を形成する溶液に酢
酸Pdの0.1wt%水溶液を用い、素子電極2,3間
に液滴7の状態で付与し形成した。
(2) Next, using an inkjet ejecting device as the droplet applying device 6 and using a 0.1 wt% aqueous solution of acetic acid Pd as a solution for forming the conductive thin film 4, a droplet is applied between the device electrodes 2 and 3. 7 and applied.

【0090】(3)次に、350℃で10分間の加熱処
理を行って、酸化パラジウム(PdO)微粒子からなる
微粒子膜を形成した。
(3) Next, a heat treatment was performed at 350 ° C. for 10 minutes to form a fine particle film composed of fine particles of palladium oxide (PdO).

【0091】(4)次に、以上のように作製された複数
個の導電性薄膜のそれぞれの抵抗を測定したところ最小
値(Rmin)は815Ωで、抵抗の最大値(Rmax)は1
624Ωであった。
(4) Next, when the resistance of each of the plurality of conductive thin films prepared as described above was measured, the minimum value (Rmin) was 815Ω and the maximum value of the resistance (Rmax) was 1
624Ω.

【0092】(5)次に、1×10の-3乗[Pa]以下
に真空排気した後、X方向配線11とY方向配線12間
に、パルス幅T1は1m秒、パルス間隔T2は10m秒
の矩形波で、その波高値が3.8Vの電圧(Vform)を
印加し、N2(98%)−H2(2%)の混合ガスを導入
し、0.1Vステップずつ増加させながら電圧Vmax
{=Vmin√(Rmax/Rmin)}となる5.4Vまで印
加した。こうして導電性薄膜4を通電フォーミング処理
することにより各電子放出部5を形成した。
(5) After evacuating to a vacuum of 1 × 10 −3 [Pa] or less, a pulse width T1 of 1 ms and a pulse interval T2 of 10 m are applied between the X-directional wiring 11 and the Y-directional wiring 12. A voltage (Vform) having a peak value of 3.8 V as a rectangular wave of seconds is applied, a mixed gas of N2 (98%)-H2 (2%) is introduced, and the voltage Vmax is increased in steps of 0.1 V.
The voltage was applied up to 5.4 V where {= Vmin {(Rmax / Rmin)}. In this way, each electron emitting portion 5 was formed by conducting forming process of the conductive thin film 4.

【0093】上述の製造方法により、多数個の表面伝導
型放出素子からなる電子源を作製し、図9に示した測定
装置で特性を測定したところ、全ての表面伝導型放出素
子において、素子特性のばらつきのない、良好な特性の
複数個の表面伝導型放出素子からなる電子源が得られ
た。これは各導電性薄膜の抵抗のばらつきがあっても、
フォーミング処理時に過負荷になることなく確実にフォ
ーミングを行うことが出来たためと考えられる。
An electron source composed of a large number of surface conduction electron-emitting devices was manufactured by the above-described manufacturing method, and the characteristics were measured with the measuring device shown in FIG. An electron source composed of a plurality of surface conduction electron-emitting devices having good characteristics without variation was obtained. This means that even if the resistance of each conductive thin film varies,
It is considered that the forming was surely performed without being overloaded during the forming process.

【0094】(応用例1)図12は、本発明の実施の形
態2で作製した電子源を用いた画像形成装置の応用例を
示す表示パネルの概観斜視図で、その内部構造を示すた
めに一部を破断した状態で示している。
(Application Example 1) FIG. 12 is a schematic perspective view of a display panel showing an application example of an image forming apparatus using an electron source manufactured in Embodiment 2 of the present invention. It is shown in a partially broken state.

【0095】図12において、81は電子源基板、82
はX方向(行)配線、83はY方向(列)配線、84は
表面伝導型放出素子である。91は電子源基板81を固
定したリアプレート、96はガラス基板93の内面に蛍
光膜94とメタルバック95等が形成されたフェースプ
レート、92は支持枠であり、これらの部材によって外
囲器98が構成される。102はX方向配線82の容器
外端子、103はY方向配線83の容器外端子である。
In FIG. 12, reference numeral 81 denotes an electron source substrate;
Is a wiring in the X direction (row), 83 is a wiring in the Y direction (column), and 84 is a surface conduction electron-emitting device. Reference numeral 91 denotes a rear plate on which the electron source substrate 81 is fixed, 96 denotes a face plate in which a fluorescent film 94 and a metal back 95 are formed on an inner surface of a glass substrate 93, and 92 denotes a support frame. Is configured. Reference numeral 102 denotes a terminal outside the container of the X-direction wiring 82, and reference numeral 103 denotes a terminal outside the container of the Y-direction wiring 83.

【0096】こうして作製された表示パネルを使用した
画像形成装置を作成し、NTSC方式のテレビ信号に基
づきテレビジョン表示を行ったところ、なんら問題のな
い良好な性能を示した。
An image forming apparatus using the display panel thus manufactured was prepared, and a television display was performed based on an NTSC television signal. As a result, good performance without any problem was shown.

【0097】(応用例2)図13は、本発明の実施の形
態1で作製した表面伝導型放出素子をはしご状に配置し
た表示パネルの外観斜視図で、その内部構造を示すため
に一部を破断した状態で示している。尚、この図におい
て、図12と共通する部分は同じ番号で示している。
(Application 2) FIG. 13 is an external perspective view of a display panel in which the surface conduction electron-emitting devices manufactured in the first embodiment of the present invention are arranged in a ladder shape, and a part thereof is shown to show the internal structure thereof. Is shown in a broken state. In this figure, parts common to FIG. 12 are denoted by the same reference numerals.

【0098】図において、100はグリッド電極、10
1は空孔、104はX方向配線の容器外端子、105は
グリッド電極100の容器外端子である。
In the figure, 100 is a grid electrode, 10
Reference numeral 1 denotes a hole, 104 denotes a terminal outside the container for X-direction wiring, and 105 denotes a terminal outside the container of the grid electrode 100.

【0099】こうして作製された表示パネルを使用した
画像形成装置を作成し、NTSC方式のテレビ信号に基
づきテレビジョン表示を行ったところ、なんら問題のな
い良好な性能を示した。
An image forming apparatus using the display panel thus manufactured was prepared, and a television display was performed based on an NTSC television signal. As a result, good performance without any problem was shown.

【0100】以上説明したように本実施の形態によれ
ば、導電性薄膜のそれぞれの抵抗値の最小値(Rmin)
と最大値(Rmax)とに応じ、最小値(Rmin)の導電性
薄膜に電子放出部を形成する電圧(Vmin)を印加した
後、最小抵抗値(Rmin)に対する電圧(Vmin)から最
大抵抗値(Rmax)の導電性薄膜に印加する電圧Vmax
{=Vmin√(Rmax/Rmin)}まで連続的に増加させ
ながら通電フォーミング処理することにより、導電性薄
膜の抵抗にばらつきがあった場合であっても、素子特性
が均一な電子源を製造することができる。
As described above, according to the present embodiment, the minimum value (Rmin) of each resistance value of the conductive thin film
After applying a voltage (Vmin) for forming an electron-emitting portion to the conductive thin film of the minimum value (Rmin) according to the maximum value (Rmax) and the maximum resistance value from the voltage (Vmin) for the minimum resistance value (Rmin) (Vmax) applied to the conductive thin film of (Rmax)
By conducting the energization forming process while continuously increasing to {= Vmin {(Rmax / Rmin)}, an electron source with uniform element characteristics is manufactured even if the resistance of the conductive thin film varies. be able to.

【0101】[0101]

【発明の効果】以上説明したように本発明によれば、複
数の電子放出素子の素子特性のばらつきを低減できると
いう効果がある。
As described above, according to the present invention, there is an effect that variations in device characteristics of a plurality of electron-emitting devices can be reduced.

【0102】また本発明によれば、導電性膜の抵抗のバ
ラツキに起因する、電子源における素子特性のバラツキ
を抑えることができる。
Further, according to the present invention, it is possible to suppress variations in element characteristics of the electron source due to variations in resistance of the conductive film.

【0103】また本発明によれば、フォーミングの際
に、導電性膜に電子放出部を形成するために必要な電圧
が印加される前に、その導電性膜が還元又は凝集するの
を防止できるという効果がある。
Further, according to the present invention, it is possible to prevent the conductive film from being reduced or agglomerated before the voltage necessary for forming the electron-emitting portion is applied to the conductive film during forming. This has the effect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る電子源の製造方法の
一例を説明する模式断面図である。
FIG. 1 is a schematic sectional view illustrating an example of a method for manufacturing an electron source according to an embodiment of the present invention.

【図2】本発明の実施の形態に係る電子源の製造方法の
一例を説明する模式平面図である。
FIG. 2 is a schematic plan view illustrating an example of a method for manufacturing an electron source according to an embodiment of the present invention.

【図3】本発明の他の実施の形態に係る電子源の製造方
法の一例を説明する模式断面図である。
FIG. 3 is a schematic sectional view illustrating an example of a method for manufacturing an electron source according to another embodiment of the present invention.

【図4】本発明の他の実施の形態に係る電子源の製造方
法の一例を説明する模式平面図である。
FIG. 4 is a schematic plan view illustrating an example of a method for manufacturing an electron source according to another embodiment of the present invention.

【図5】本発明の実施の形態に係る梯子状に表面伝導型
放出素子を配線した電子源の一例を示す模式図である。
FIG. 5 is a schematic diagram showing an example of an electron source in which surface-conduction emission devices are wired in a ladder shape according to an embodiment of the present invention.

【図6】本発明の実施の形態に係るマトリックス状に表
面伝導型放出素子を配線した電子源の一例を示す模式図
である。
FIG. 6 is a schematic diagram illustrating an example of an electron source in which surface conduction electron-emitting devices are arranged in a matrix according to an embodiment of the present invention.

【図7】本発明の実施の形態に係る電子源の製造に用い
たフォーミング電圧波形の一例を示す図である。
FIG. 7 is a diagram showing an example of a forming voltage waveform used for manufacturing the electron source according to the embodiment of the present invention.

【図8】本発明の実施の形態に係る電子源の製造に用い
たフォーミング電圧波形の他の例を示す図である。
FIG. 8 is a diagram showing another example of a forming voltage waveform used for manufacturing the electron source according to the embodiment of the present invention.

【図9】本発明の実施の形態に係る表面伝導型放出素子
の電子放出特性を測定するための測定評価装置の概略構
成図である。
FIG. 9 is a schematic configuration diagram of a measurement evaluation device for measuring electron emission characteristics of the surface conduction electron-emitting device according to the embodiment of the present invention.

【図10】本発明の実施の形態に係る表面伝導型放出素
子の素子電流、放出電流−素子電圧特性(I−V特性)
を示すグラフ図である。
FIG. 10 shows device current, emission current-device voltage characteristics (IV characteristics) of a surface conduction electron-emitting device according to an embodiment of the present invention.
FIG.

【図11】本発明の実施の形態に係る電子源の製造工程
を示すフローチャートである。
FIG. 11 is a flowchart showing a manufacturing process of the electron source according to the embodiment of the present invention.

【図12】本発明の実施の形態に係るマトリックス状に
表面伝導型放出素子を配線した電子源を用いた表示パネ
ルの一部破断斜視図である。
FIG. 12 is a partially cutaway perspective view of a display panel using an electron source in which surface conduction electron-emitting devices are arranged in a matrix according to an embodiment of the present invention.

【図13】本発明の実施の形態に係る梯子状に表面伝導
型放出素子を配線した電子源を用いた表示パネルの一部
破断斜視図である。
FIG. 13 is a partially cutaway perspective view of a display panel using an electron source in which surface conduction emission devices are wired in a ladder shape according to an embodiment of the present invention.

【図14】従来の表面伝導型放出素子の一例を示す図で
ある。
FIG. 14 is a diagram showing an example of a conventional surface conduction electron-emitting device.

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 それぞれが電極間に電子放出部を有する
導電性膜を備える電子放出素子を多数個基板上に配置し
た電子源の製造方法であって、 前記導電性膜のそれぞれの抵抗を検出する検出工程と、 前記検出工程で検出された抵抗値の最小値(Rmin)と
最大値(Rmax)とに応じて、印加すべき最小電圧(Vm
in)と最大電圧(Vmax)とを決定する電圧決定工程
と、 前記最小電圧から連続的に電圧を増加させて前記導電性
膜のそれぞれに電圧を印加し、当該導電性膜に電子放出
部を形成するフォーミング工程と、を有することを特徴
とする電子源の製造方法。
1. A method for manufacturing an electron source, comprising a plurality of electron-emitting devices each having a conductive film having an electron-emitting portion between electrodes disposed on a substrate, wherein a resistance of each of the conductive films is detected. A minimum voltage (Vm) to be applied according to the minimum value (Rmin) and the maximum value (Rmax) of the resistance value detected in the detection step.
in) and a voltage determining step of determining a maximum voltage (Vmax); and continuously increasing the voltage from the minimum voltage to apply a voltage to each of the conductive films, thereby forming an electron emission portion on the conductive film. A forming step of forming the electron source.
【請求項2】 前記電圧決定工程では、前記最大電圧
(Vmax)は、Vmin√(Rmax/Rmin)で求められるこ
とを特徴とする請求項1に記載の電子源の製造方法。
2. The method according to claim 1, wherein in the voltage determining step, the maximum voltage (Vmax) is obtained by Vmin√ (Rmax / Rmin).
【請求項3】 前記フォーミング工程では、前記最小電
圧から印加電圧を所定量ずつ昇圧して前記最大電圧まで
印加することを特徴とする請求項1に記載の電子源の製
造方法。
3. The method according to claim 1, wherein in the forming step, an applied voltage is increased by a predetermined amount from the minimum voltage and applied up to the maximum voltage.
【請求項4】 前記フォーミング工程で印加する電圧
は、三角波又は矩形波のパルス電圧であることを特徴と
する請求項1乃至の3いずれか1項に記載の電子源の製
造方法。
4. The method of manufacturing an electron source according to claim 1, wherein the voltage applied in the forming step is a triangular or rectangular wave pulse voltage.
【請求項5】 前記フォーミング工程は、前記基板を前
記導電性膜の還元または凝集を促進する雰囲気内に収容
して行われることを特徴とする請求項1乃至4のいずれ
か1項に記載の電子源の製造方法。
5. The method according to claim 1, wherein the forming step is performed by housing the substrate in an atmosphere that promotes reduction or aggregation of the conductive film. Manufacturing method of electron source.
【請求項6】 前記フォーミング工程の後、前記電子放
出素子のそれぞれに所定電圧を印加する活性化工程を更
に有することを特徴とする請求項1乃至5のいずれか1
項に記載の電子源の製造方法。
6. The method according to claim 1, further comprising an activation step of applying a predetermined voltage to each of said electron-emitting devices after said forming step.
Item 14. The method for producing an electron source according to Item 1.
【請求項7】 前記活性化工程の後、前記基板を収容し
ている容器内を更に真空化する安定化工程を更に有する
ことを特徴とする請求項6に記載の電子源の製造方法。
7. The method according to claim 6, further comprising, after the activation step, a stabilization step of further evacuating the inside of the container accommodating the substrate.
【請求項8】 前記電子放出素子は梯子状に接続されて
いることを特徴とする請求項1乃至7のいずれか1項に
記載の電子源の製造方法。
8. The method for manufacturing an electron source according to claim 1, wherein said electron-emitting devices are connected in a ladder shape.
【請求項9】 前記電子放出素子はマトリクス状に接続
されていることを特徴とする請求項1乃至7のいずれか
1項に記載の電子源の製造方法。
9. The method according to claim 1, wherein the electron-emitting devices are connected in a matrix.
【請求項10】 それぞれが電極間に電子放出部を有す
る導電性膜を備える電子放出素子を多数個基板上に配置
した電子源の製造装置であって、 前記基板上に配設された前記導電性膜のそれぞれの抵抗
を検出する検出手段と、 前記検出手段により検出された抵抗値の最小値(Rmi
n)と最大値(Rmax)とに応じて、印加すべき最小電圧
(Vmin)と最大電圧(Vmax)とを決定する電圧決定手
段と、 前記基板を所定真空度の雰囲気で前記最小電圧から連続
的に電圧を増加させて前記導電性膜のそれぞれに電圧を
印加し、当該導電性膜に電子放出部を形成するフォーミ
ング手段と、を有することを特徴とする電子源の製造装
置。
10. An apparatus for manufacturing an electron source, wherein a plurality of electron-emitting devices each having a conductive film having an electron-emitting portion between electrodes are arranged on a substrate, wherein the conductive material is arranged on the substrate. Detecting means for detecting the resistance of each of the conductive films, and a minimum value (Rmi) of the resistance value detected by the detecting means.
n) and voltage determining means for determining a minimum voltage (Vmin) and a maximum voltage (Vmax) to be applied according to the maximum value (Rmax); and And a forming means for applying a voltage to each of the conductive films by increasing a voltage to form an electron emission portion in the conductive film.
【請求項11】 前記電圧決定手段は、前記最大電圧
(Vmax)をVmin√(Rmax/Rmin)で求めることを特
徴とする請求項10に記載の電子源の製造装置。
11. The apparatus according to claim 10, wherein the voltage determination means obtains the maximum voltage (Vmax) by Vmin√ (Rmax / Rmin).
【請求項12】 前記フォーミング手段は、前記最小電
圧から印加電圧を所定量ずつ昇圧して前記最大電圧まで
印加することを特徴とする請求項10に記載の電子源の
製造装置。
12. The apparatus according to claim 10, wherein the forming unit increases the applied voltage from the minimum voltage by a predetermined amount and applies the voltage to the maximum voltage.
【請求項13】 前記フォーミング手段は、三角波又は
矩形波のパルス電圧を印加することを特徴とする請求項
10乃至の12いずれか1項に記載の電子源の製造装
置。
13. The apparatus according to claim 10, wherein the forming unit applies a triangular wave or a rectangular wave pulse voltage.
【請求項14】 前記フォーミング手段は、前記基板を
前記導電性膜の還元または凝集を促進する雰囲気内に収
容してフォーミングを実行することを特徴とする請求項
10乃至13のいずれか1項に記載の電子源の製造装
置。
14. The forming method according to claim 10, wherein the forming unit executes the forming by housing the substrate in an atmosphere that promotes reduction or aggregation of the conductive film. An apparatus for manufacturing an electron source according to claim 1.
【請求項15】 前記フォーミング手段によるフォーミ
ング後、前記電子放出素子のそれぞれに所定電圧を印加
する活性化手段を更に有することを特徴とする請求項1
0乃至14のいずれか1項に記載の電子源の製造装置。
15. The semiconductor device according to claim 1, further comprising an activating means for applying a predetermined voltage to each of said electron-emitting devices after the forming by said forming means.
15. The apparatus for manufacturing an electron source according to any one of 0 to 14.
【請求項16】 前記活性化手段による活性化処理の
後、前記基板を収容している容器内を更に真空化する安
定化手段を更に有することを特徴とする請求項15に記
載の電子源の製造装置。
16. The electron source according to claim 15, further comprising a stabilizing means for further evacuating the inside of the container accommodating the substrate after the activation processing by the activating means. manufacturing device.
【請求項17】 前記電子放出素子は梯子状に接続され
ていることを特徴とする請求項10乃至16のいずれか
1項に記載の電子源の製造装置。
17. The apparatus according to claim 10, wherein the electron-emitting devices are connected in a ladder shape.
【請求項18】 前記電子放出素子はマトリクス状に接
続されていることを特徴とする請求項10乃至16のい
ずれか1項に記載の電子源の製造装置。
18. The apparatus according to claim 10, wherein the electron-emitting devices are connected in a matrix.
JP1908699A 1999-01-27 1999-01-27 Manufacture of electron source and device thereof Withdrawn JP2000223014A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1908699A JP2000223014A (en) 1999-01-27 1999-01-27 Manufacture of electron source and device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1908699A JP2000223014A (en) 1999-01-27 1999-01-27 Manufacture of electron source and device thereof

Publications (1)

Publication Number Publication Date
JP2000223014A true JP2000223014A (en) 2000-08-11

Family

ID=11989656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1908699A Withdrawn JP2000223014A (en) 1999-01-27 1999-01-27 Manufacture of electron source and device thereof

Country Status (1)

Country Link
JP (1) JP2000223014A (en)

Similar Documents

Publication Publication Date Title
JP3241613B2 (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus
JP3135118B2 (en) Substrate for forming electron source, electron source, image forming apparatus, and manufacturing method thereof
JP3689683B2 (en) Electron emitting device, electron source, and method of manufacturing image forming apparatus
JP2000200544A (en) Manufacture of electron emitting element, and manufacture of electron source and image forming device
JP3559689B2 (en) Electron emitting element, electron source, image forming apparatus, and method of manufacturing them
JP2000195415A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP2000223014A (en) Manufacture of electron source and device thereof
JPH09245625A (en) Surface conduction electron emitter, its manufacture, and electron source and image forming device each having the same
JP3372759B2 (en) Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus
JP2000195417A (en) Electron emission device, electron source, image forming apparatus and their manufacture
JP2002313220A (en) Electron emission element, manufacturing method of electron source and imaging device
JPH0945226A (en) Electron emitting element, electron source using it, and image forming device and those manufacture
JP3596844B2 (en) Electron-emitting device, method of manufacturing the same, electron source and image forming apparatus
JP3241599B2 (en) Electron emitting element, electron source substrate, electron source, display panel, and method of manufacturing image forming apparatus
JP2000082384A (en) Electron emission element, electron source and image forming device and manufacture of electron emission element
JP3548431B2 (en) Electron source and image forming apparatus using the electron source
JPH07130280A (en) Manufacture of electron source material and electron source, and electron source and image forming device
JPH11345563A (en) Electron emitting element, electron source, image forming device and manufacture of them
JPH1012136A (en) Manufacture of electron emission element, electron emission element, electron source using the element, display panel, and image forming device
JP2003109507A (en) Manufacturing method of electron emitting element and manufacturing method of electron source
JP2000243232A (en) Electron emission element, electron source substrate and image forming device
JP2000208030A (en) Electron emitting element, electron source, image forming device and manufacture thereof
JP2000123763A (en) Image forming device using electron emitting element and its manufacture
JPH09223458A (en) Electron emitting element, electron source, and manufacture of image forming device
JP2000243236A (en) Electron emission element, electron source substrate and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404