JP2000222447A - 論理合成システムにおける境界条件合成処理方法 - Google Patents
論理合成システムにおける境界条件合成処理方法Info
- Publication number
- JP2000222447A JP2000222447A JP11020650A JP2065099A JP2000222447A JP 2000222447 A JP2000222447 A JP 2000222447A JP 11020650 A JP11020650 A JP 11020650A JP 2065099 A JP2065099 A JP 2065099A JP 2000222447 A JP2000222447 A JP 2000222447A
- Authority
- JP
- Japan
- Prior art keywords
- synthesis
- information
- boundary
- boundary condition
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 合成処理時にコンピュータのメモリ負担を押
さえ、合成処理の効率化を図ることのできる論理合成シ
ステムにおける境界条件合成処理方法を提供する。 【解決手段】 境界条件を抽出し（ステップ１０１）、
この抽出した境界条件に関するデータベースを作成し
（ステップ１０２）、このデータベースから境界合成に
必要のない下位回路情報を削除（ステップ１０３）す
る。下位回路情報を削除したデータベースに基づいて境
界合成を行う（１０４）。これにより、合成に際してメ
モリに格納する情報量を低減することができ、合成シス
テムの処理を効率的に行えるようになる。また、削除し
た下位回路情報は、接続情報として保存される（ステッ
プ１０７）。
さえ、合成処理の効率化を図ることのできる論理合成シ
ステムにおける境界条件合成処理方法を提供する。 【解決手段】 境界条件を抽出し（ステップ１０１）、
この抽出した境界条件に関するデータベースを作成し
（ステップ１０２）、このデータベースから境界合成に
必要のない下位回路情報を削除（ステップ１０３）す
る。下位回路情報を削除したデータベースに基づいて境
界合成を行う（１０４）。これにより、合成に際してメ
モリに格納する情報量を低減することができ、合成シス
テムの処理を効率的に行えるようになる。また、削除し
た下位回路情報は、接続情報として保存される（ステッ
プ１０７）。
Description
【０００１】
【発明の属する技術分野】本発明は、論理合成システム
における境界条件合成処理方法に関し、特に、ハードウ
エア記述言語を用いてＬＳＩ回路を自動的に作成する論
理合成システムにおける境界条件合成処理方法に関す
る。
における境界条件合成処理方法に関し、特に、ハードウ
エア記述言語を用いてＬＳＩ回路を自動的に作成する論
理合成システムにおける境界条件合成処理方法に関す
る。
【０００２】
【従来の技術】ＬＳＩ回路の自動作成は、ＨＤＬ（Hard
ware Description Language ）、ＶＨＤＬ、Ｖｅｒｉ１
ｏｇ、Ｖｅｒｉ１ｏｇ−ＨＤＬ等のハードウェア記述言
語を用いた合成システムにより行われている。従来、大
規模なＬＳＩ回路を合成システムおよびコンピュータを
用いて作成する場合、合成システムが稼動するコンピュ
ータやＥＷＳ(Engineering Work Station)のＣＰＵおよ
びメインメモリの制限等のほか、合成システムそのもの
の処理限界等に基づく合成への負担を軽減するため、全
体を幾つかの基本単位に分割し、この基本単位毎に最適
化を行って合成（配置）を行った後、前記分割した基本
単位間を接続して１つの所望の回路にまとめる方法をと
っている。分割した回路を１つにまとめるに際しては、
基本回路の接続後、境界で合成（ＬＳＩライブラリーや
回路性能を定義した使用者が、作成した回路の制約条件
を満たすための合成）を行っている。
ware Description Language ）、ＶＨＤＬ、Ｖｅｒｉ１
ｏｇ、Ｖｅｒｉ１ｏｇ−ＨＤＬ等のハードウェア記述言
語を用いた合成システムにより行われている。従来、大
規模なＬＳＩ回路を合成システムおよびコンピュータを
用いて作成する場合、合成システムが稼動するコンピュ
ータやＥＷＳ(Engineering Work Station)のＣＰＵおよ
びメインメモリの制限等のほか、合成システムそのもの
の処理限界等に基づく合成への負担を軽減するため、全
体を幾つかの基本単位に分割し、この基本単位毎に最適
化を行って合成（配置）を行った後、前記分割した基本
単位間を接続して１つの所望の回路にまとめる方法をと
っている。分割した回路を１つにまとめるに際しては、
基本回路の接続後、境界で合成（ＬＳＩライブラリーや
回路性能を定義した使用者が、作成した回路の制約条件
を満たすための合成）を行っている。
【０００３】
【発明が解決しようとする課題】しかし、従来の論理合
成システムにおいては、各基本回路の切り口に直接的か
つ自動的に接続後の境界条件を抽出し、情報を与える機
能を用い、前記情報と各種制約条件により合成を行う
際、境界の合成のみを行う場合であっても、境界の合成
に必要でない回路情報等も全てメモリから読み出さねば
ならず、合成処理に時間を要している。また、処理に直
接的に関与するメインメモリの資源を消費するため、メ
モリ容量を大きくする必要がある。
成システムにおいては、各基本回路の切り口に直接的か
つ自動的に接続後の境界条件を抽出し、情報を与える機
能を用い、前記情報と各種制約条件により合成を行う
際、境界の合成のみを行う場合であっても、境界の合成
に必要でない回路情報等も全てメモリから読み出さねば
ならず、合成処理に時間を要している。また、処理に直
接的に関与するメインメモリの資源を消費するため、メ
モリ容量を大きくする必要がある。
【０００４】さらに、ＬＳＩベンダーが複雑な論理を持
った回路をライブラリーとして提供する場合、予め境界
情報（負荷容量、遅延定義、ファンアウト数等）だけを
ライブラリーに持たせるような、論理を簡略化したモデ
ルを使用することができる。しかし、境界に接続される
下位回路（基本回路）が存在するような場合、この下位
回路の情報を選択的に取り去ることはできない。したが
って、この場合も境界の合成に不必要な回路情報を全て
メモリから読み出さねばならないので、上記した問題は
解消されない。
った回路をライブラリーとして提供する場合、予め境界
情報（負荷容量、遅延定義、ファンアウト数等）だけを
ライブラリーに持たせるような、論理を簡略化したモデ
ルを使用することができる。しかし、境界に接続される
下位回路（基本回路）が存在するような場合、この下位
回路の情報を選択的に取り去ることはできない。したが
って、この場合も境界の合成に不必要な回路情報を全て
メモリから読み出さねばならないので、上記した問題は
解消されない。
【０００５】したがって、本発明の目的は、合成処理時
にコンピュータのメモリ負担を軽減し、合成処理の効率
化を図ることのできる論理合成システムにおける境界条
件合成処理方法を提供することにある。
にコンピュータのメモリ負担を軽減し、合成処理の効率
化を図ることのできる論理合成システムにおける境界条
件合成処理方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、複数の基本回路の相互の境界を自動的に
合成し、１つの大規模な集積回路を作成する論理合成シ
ステムにおいて、境界条件を抽出し、前記抽出した境界
条件に関するデータベースを作成し、前記データベース
から境界の合成に必要の無い情報を削除し、前記必要の
無い情報を削除した後のデータベースに基づいて前記境
界の合成を行うことを特徴とする論理合成システムにお
ける境界条件合成処理方法を提供する。
達成するため、複数の基本回路の相互の境界を自動的に
合成し、１つの大規模な集積回路を作成する論理合成シ
ステムにおいて、境界条件を抽出し、前記抽出した境界
条件に関するデータベースを作成し、前記データベース
から境界の合成に必要の無い情報を削除し、前記必要の
無い情報を削除した後のデータベースに基づいて前記境
界の合成を行うことを特徴とする論理合成システムにお
ける境界条件合成処理方法を提供する。
【０００７】この方法によれば、境界条件の抽出及びデ
ータベース化の後、不要な情報を除外したデータベース
に基づいて境界の合成が行われる。この結果、コンピュ
ータのメモリ上に駐在するデータを低減することが可能
になる。このため、合成システムの処理が効率的に行え
るようになる。また、回路を切り離した後でも接続情報
に基づいて全回路の情報が得られ、したがって全回路を
簡単に作成することができる。
ータベース化の後、不要な情報を除外したデータベース
に基づいて境界の合成が行われる。この結果、コンピュ
ータのメモリ上に駐在するデータを低減することが可能
になる。このため、合成システムの処理が効率的に行え
るようになる。また、回路を切り離した後でも接続情報
に基づいて全回路の情報が得られ、したがって全回路を
簡単に作成することができる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。図１は本発明による論理合
成システムにおける境界条件合成処理方法を示す。ま
ず、負荷容量、遅延定義、ファンアウト数等の境界条件
を抽出し（ステップ１０１）、境界条件情報のデータベ
ースを作成する（ステップ１０２）。ついで、複数の論
理素子等の組み合わせによって構成されている下位回路
の情報のみを合成処理に直接に用いられない外部記憶媒
体等へコピーする。この後、境界条件情報のデータベー
スから下位回路の情報（以下、下位回路情報という）削
除する（ステップ１０３）。しかし、境界条件の合成処
理が終了後、全回路を作成する段階では下位回路情報が
必要になるので、合成処理に用いられるメインメモリ以
外の記憶媒体（ハードディスク、リムーバブルディスク
等）に保存する。
て図面に基づいて説明する。図１は本発明による論理合
成システムにおける境界条件合成処理方法を示す。ま
ず、負荷容量、遅延定義、ファンアウト数等の境界条件
を抽出し（ステップ１０１）、境界条件情報のデータベ
ースを作成する（ステップ１０２）。ついで、複数の論
理素子等の組み合わせによって構成されている下位回路
の情報のみを合成処理に直接に用いられない外部記憶媒
体等へコピーする。この後、境界条件情報のデータベー
スから下位回路の情報（以下、下位回路情報という）削
除する（ステップ１０３）。しかし、境界条件の合成処
理が終了後、全回路を作成する段階では下位回路情報が
必要になるので、合成処理に用いられるメインメモリ以
外の記憶媒体（ハードディスク、リムーバブルディスク
等）に保存する。
【０００９】そして、データベースから削除した下位回
路情報を境界の合成を行った後に再取得できるようにす
るため、接続情報を作成する（ステップ１０７）。この
接続情報は、境界の各端子（素子）に何が接続されるか
の情報であり、たとえば、ＡＳＩＣ（ Application Spe
cific Integrated Circuit) の場合であれば、どのよう
な論理ブロックが接続されるかの情報になる。次に、下
位回路を取り去った状態で作成した境界条件のデータベ
ースに基づいて境界の合成処理が行われる（ステップ１
０４）。ついで、下位回路を含まない合成回路を作成す
る（ステップ１０５）。この後、ステップ１０３におい
て削除した下位回路情報（接続情報）１０７を前記記憶
媒体から読み出し（ステップ１０７）、この読み出した
接続情報に基づいて下位回路を含んだ全回路を作成する
（ステップ１０８）。
路情報を境界の合成を行った後に再取得できるようにす
るため、接続情報を作成する（ステップ１０７）。この
接続情報は、境界の各端子（素子）に何が接続されるか
の情報であり、たとえば、ＡＳＩＣ（ Application Spe
cific Integrated Circuit) の場合であれば、どのよう
な論理ブロックが接続されるかの情報になる。次に、下
位回路を取り去った状態で作成した境界条件のデータベ
ースに基づいて境界の合成処理が行われる（ステップ１
０４）。ついで、下位回路を含まない合成回路を作成す
る（ステップ１０５）。この後、ステップ１０３におい
て削除した下位回路情報（接続情報）１０７を前記記憶
媒体から読み出し（ステップ１０７）、この読み出した
接続情報に基づいて下位回路を含んだ全回路を作成する
（ステップ１０８）。
【００１０】図２は図１のステップ１０１における境界
条件の抽出処理を示す。ＬＳＩの最上位回路２００は、
下位回路２０１，２０２，２０３を含み、それぞれの下
位回路は素子２０４，２０５，２０６（ＬＳＩ）を備え
ている。下位回路２０１，２０２，２０３は複数のネッ
ト（相互接続される配線の１つのグループ）により接続
されているが、ここでは、その１つであるネット２０７
に注目する。ネット２０７には、下位回路２０１の素子
２０４、下位回路２０２の素子２０５、及び下位回路２
０３の素子２０６が接続されている。
条件の抽出処理を示す。ＬＳＩの最上位回路２００は、
下位回路２０１，２０２，２０３を含み、それぞれの下
位回路は素子２０４，２０５，２０６（ＬＳＩ）を備え
ている。下位回路２０１，２０２，２０３は複数のネッ
ト（相互接続される配線の１つのグループ）により接続
されているが、ここでは、その１つであるネット２０７
に注目する。ネット２０７には、下位回路２０１の素子
２０４、下位回路２０２の素子２０５、及び下位回路２
０３の素子２０６が接続されている。
【００１１】図３は図２のネット２０７と下位回路２０
１，２０２，２０３の接続を示す。図３に示すように、
素子２０４，２０５，２０６の相互間は、最上位回路２
００内に配線されたネット２０７により接続されてい
る。境界条件の抽出においては、素子間がネット２０７
で接続されていることから、素子２０４，２０５，２０
６に影響を与えるＬＳＩ等の特性をそれぞれの素子に設
定する。
１，２０２，２０３の接続を示す。図３に示すように、
素子２０４，２０５，２０６の相互間は、最上位回路２
００内に配線されたネット２０７により接続されてい
る。境界条件の抽出においては、素子間がネット２０７
で接続されていることから、素子２０４，２０５，２０
６に影響を与えるＬＳＩ等の特性をそれぞれの素子に設
定する。
【００１２】図４は図１の処理を図形化したものであ
る。下位回路２０１は下位回路情報としての下位回路情
報４０１を有し、下位回路２０２は下位回路情報４０２
（下位回路情報）を、下位回路２０３は下位回路情報４
０３を有している。下位回路間には、境界条件情報４０
４を有している。また、削除した下位回路情報４０１，
４０２，４０３を戻すための情報４０５を有している。
この情報４０５を有していることにより、回路合成後、
再度下位回路情報を読み込むことが可能になる。このよ
うにして、境界条件情報４０４を除いた情報４０６が留
保される。境界条件情報４０４の作成においては、図３
に示したネット接続は他のネットに対しても構築され、
その情報が作成される。
る。下位回路２０１は下位回路情報としての下位回路情
報４０１を有し、下位回路２０２は下位回路情報４０２
（下位回路情報）を、下位回路２０３は下位回路情報４
０３を有している。下位回路間には、境界条件情報４０
４を有している。また、削除した下位回路情報４０１，
４０２，４０３を戻すための情報４０５を有している。
この情報４０５を有していることにより、回路合成後、
再度下位回路情報を読み込むことが可能になる。このよ
うにして、境界条件情報４０４を除いた情報４０６が留
保される。境界条件情報４０４の作成においては、図３
に示したネット接続は他のネットに対しても構築され、
その情報が作成される。
【００１３】上記実施の形態においては、図１のステッ
プ１０３において、全ての下位回路情報を削除したが、
境界合成と並行して下位回路の合成を行いたい場合に
は、選択的に回路情報を残し（例えば、図４で情報４０
６内の下位回路情報４０１を残して下位回路情報４０
２，４０３を削除する等）て合成を行うことにより、メ
モリは下位回路情報４０２，４０３を保持する必要がな
くなり、合成を効率的に行うことができる。
プ１０３において、全ての下位回路情報を削除したが、
境界合成と並行して下位回路の合成を行いたい場合に
は、選択的に回路情報を残し（例えば、図４で情報４０
６内の下位回路情報４０１を残して下位回路情報４０
２，４０３を削除する等）て合成を行うことにより、メ
モリは下位回路情報４０２，４０３を保持する必要がな
くなり、合成を効率的に行うことができる。
【００１４】合成システムに限らず、ソフトウエアの処
理能力を向上させるには、コンピュータのメモリ消費量
をいかに押さえるかということが、１つの重要なポイン
トになる。使用しない情報がコンピューターのメモリを
占有すれば、合成処理の能力低下を招くことになる。特
に、大規模になった場合、メモリ上に読み込むデータ量
は膨大になり、合成の処理能力に与える影響が顕著にな
る。これに対し、従来技術では、境界条件を抽出して、
境界における合成を行う場合、境界条件情報以外の回路
情報もコンピュータ上のメモリに全て読み込んだ状態で
合成を行っていたため、メモリの使用量を低減すること
はできなかった。しかし、上記した本発明の実施の形態
によれば、合成に関与しない下位回路情報を合成処理実
行時のコンピュータやＥＷＳの処理用メモリの負担を抑
制することができる。
理能力を向上させるには、コンピュータのメモリ消費量
をいかに押さえるかということが、１つの重要なポイン
トになる。使用しない情報がコンピューターのメモリを
占有すれば、合成処理の能力低下を招くことになる。特
に、大規模になった場合、メモリ上に読み込むデータ量
は膨大になり、合成の処理能力に与える影響が顕著にな
る。これに対し、従来技術では、境界条件を抽出して、
境界における合成を行う場合、境界条件情報以外の回路
情報もコンピュータ上のメモリに全て読み込んだ状態で
合成を行っていたため、メモリの使用量を低減すること
はできなかった。しかし、上記した本発明の実施の形態
によれば、合成に関与しない下位回路情報を合成処理実
行時のコンピュータやＥＷＳの処理用メモリの負担を抑
制することができる。
【００１５】
【発明の効果】以上説明した通り、本発明によれば、境
界条件を抽出し、この抽出した境界条件に関するデータ
ベースを作成し、このデータベースから境界合成に必要
の無い情報を削除した結果に基づいて境界合成を行うよ
うにしたので、合成に際してメモリに格納する情報量を
低減することができ、合成システムの処理を効率的に行
えるようになる。また、回路を切り離した後でも、接続
情報に基づいて全回路の情報を簡単に作成することがで
きる。
界条件を抽出し、この抽出した境界条件に関するデータ
ベースを作成し、このデータベースから境界合成に必要
の無い情報を削除した結果に基づいて境界合成を行うよ
うにしたので、合成に際してメモリに格納する情報量を
低減することができ、合成システムの処理を効率的に行
えるようになる。また、回路を切り離した後でも、接続
情報に基づいて全回路の情報を簡単に作成することがで
きる。
【図１】本発明による論理合成システムにおける境界条
件合成処理方法を示すフローチャートである。
件合成処理方法を示すフローチャートである。
【図２】本発明に係る境界条件の抽出処理を示す説明図
である。
である。
【図３】図２のネットと下位回路の接続を示す接続図で
ある。
ある。
【図４】図１の処理を図形化した説明図である。
２００ 最上位回路 ２０１，２０２，２０３ 下位回路 ２０４，２０５，２０６ 素子 ２０７ ネット ４０１，４０２，４０３ 下位回路情報 ４０４ 境界条件情報 ４０５，４０６ 情報
Claims (4)
- 【請求項１】 複数の基本回路の相互の境界を自動的に
合成し、１つの大規模な集積回路を作成する論理合成シ
ステムにおいて、 前記境界を接続する際の境界条件を抽出し、 前記抽出した境界条件に関するデータベースを作成し、 前記データベースから境界の合成に必要の無い情報を削
除し、 前記必要の無い情報を削除した後のデータベースに基づ
いて前記境界の合成を行うことを特徴とする論理合成シ
ステムにおける境界条件合成処理方法。 - 【請求項２】 前記境界の合成に必要の無い情報は、前
記基本回路の回路情報であることを特徴とする請求項１
記載の論理合成システムにおける境界条件合成処理方
法。 - 【請求項３】 前記削除した情報は、前記境界合成の後
に復元可能なように保存されることを特徴とする請求項
１記載の論理合成システムにおける境界条件合成処理方
法。 - 【請求項４】 前記境界の合成に必要の無い情報は、前
記境界の合成に並行して前記基本回路の合成を実行する
とき、選択的に削除が行われることを特徴とする請求項
１記載の論理合成システムにおける境界条件合成処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020650A JP2000222447A (ja) | 1999-01-28 | 1999-01-28 | 論理合成システムにおける境界条件合成処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11020650A JP2000222447A (ja) | 1999-01-28 | 1999-01-28 | 論理合成システムにおける境界条件合成処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000222447A true JP2000222447A (ja) | 2000-08-11 |
Family
ID=12033112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11020650A Pending JP2000222447A (ja) | 1999-01-28 | 1999-01-28 | 論理合成システムにおける境界条件合成処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000222447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022380A1 (ja) * | 2003-08-29 | 2005-03-10 | Ipflex Inc. | データ処理装置 |
-
1999
- 1999-01-28 JP JP11020650A patent/JP2000222447A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022380A1 (ja) * | 2003-08-29 | 2005-03-10 | Ipflex Inc. | データ処理装置 |
| CN100580621C (zh) * | 2003-08-29 | 2010-01-13 | Ip菲力股份有限公司 | 数据处理装置、控制方法、自动控制装置、终端、生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519939B2 (en) | Method and program for supporting register-transfer-level design of semiconductor integrated circuit | |
| WO1996023263A1 (en) | Timing shell generation through netlist reduction | |
| US6990651B2 (en) | Advanced design format library for integrated circuit design synthesis and floorplanning tools | |
| US7207024B2 (en) | Automatic insertion of clocked elements into an electronic design to improve system performance | |
| JP3005538B1 (ja) | 機能ブロックのモデル作成によるｌｓｉ設計システム及びそのｌｓｉ設計方法 | |
| US10891413B1 (en) | Incremental initialization by parent and child placer processes in processing a circuit design | |
| EP1574977A1 (en) | Integrated circuit design system, method and program | |
| US9275186B2 (en) | Optimization for circuit migration | |
| US6425114B1 (en) | Systematic skew reduction through buffer resizing | |
| JP3923920B2 (ja) | 集積回路の設計システム及び集積回路の設計方法 | |
| JP2007004563A (ja) | ライブラリ作成装置、ライブラリ作成プログラムおよびライブラリ作成方法 | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| CN114861574B (zh) | 一种应用于层次化物理设计的逻辑简化方法 | |
| JP2000222447A (ja) | 論理合成システムにおける境界条件合成処理方法 | |
| JP2003316843A (ja) | 半導体集積回路設計方法及び半導体集積回路設計プログラム | |
| US8024681B2 (en) | Hierarchical HDL processing method and non-transitory computer-readable storage medium | |
| US10642951B1 (en) | Register pull-out for sequential circuit blocks in circuit designs | |
| JP3476390B2 (ja) | 半導体集積回路の遅延最適化設計方法 | |
| JP4673689B2 (ja) | 論理合成方法及び論理合成装置 | |
| JP3129297B2 (ja) | 半導体装置の回路設計方法及びそのプログラムを記憶した記憶媒体 | |
| JP2923914B2 (ja) | 集積回路のｃａｄシステム | |
| JP2001243262A (ja) | 半導体集積回路のレイアウト変更方法及びレイアウト変更支援装置及びレイアウト変更支援プログラムが記録された記録媒体 | |
| JP2005339200A (ja) | 半導体集積回路のクロックツリーレイアウト方法 | |
| JP2005302062A (ja) | 大規模回路のレイアウト方法 | |
| JP2002015022A (ja) | 消費電力計算装置、消費電力計算方法および消費電力計算プログラムを記録した記録媒体 |