JP2000222235A - マイクロコンピュータのテストパターン自動生成方法 - Google Patents

マイクロコンピュータのテストパターン自動生成方法

Info

Publication number
JP2000222235A
JP2000222235A JP11025616A JP2561699A JP2000222235A JP 2000222235 A JP2000222235 A JP 2000222235A JP 11025616 A JP11025616 A JP 11025616A JP 2561699 A JP2561699 A JP 2561699A JP 2000222235 A JP2000222235 A JP 2000222235A
Authority
JP
Japan
Prior art keywords
instruction
failure
test pattern
fault
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11025616A
Other languages
English (en)
Inventor
Tomohisa Sezaki
朋久 瀬崎
Shinichi Yoshimura
慎一 吉村
Junichi Hirase
潤一 平瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11025616A priority Critical patent/JP2000222235A/ja
Publication of JP2000222235A publication Critical patent/JP2000222235A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【課題】 回路内部の知識を充分に有すること無く、回
路規模を増大させないで、検査能力の高いマイクロコン
ピュータのテストパターンを短期間で作成する。 【解決手段】 複数の命令を有するマイクロコンピュー
タのテストパターン自動生成方法であって、所定の命令
を選択する命令選択工程101と、命令選択工程101
で選択された命令と前記命令に必要な変数を自動生成し
て所定の形式で命令プログラムを作成する命令パターン
生成工程102と、命令プログラムで故障シミュレーシ
ョンを行う故障シミュレーション工程103と、検出し
た故障が所定の故障に含まれる場合には前記故障シミュ
レーションを行った前記命令プログラムをテストパター
ンとし、検出故障が前記所定の故障に含まれない場合に
は命令選択工程101に戻るテストパターン判定工程1
04とを設けて、テストパターンを自動生成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータのテストパターン自動生成方法に関するものであ
る。
【0002】
【従来の技術】従来、マイクロコンピュータ回路の故障
を検出するためのテストパターン生成は、テストパター
ン作成者がマイクロコンピュータの回路情報からテスト
内容を考え、シミュレーション等の結果からテストパタ
ーンを作成するマニュアル生成と、自動テストパターン
生成ソフトウェア(以下、ATPGとする)を利用した
自動生成に分けられる。
【0003】マニュアル生成においては、テストパター
ン作成者がマイクロコンピュータの回路情報から回路内
に故障を設定し、上記故障を回路外部に伝播させる機能
動作パターンを作成し、上記機能動作パターンで上記故
障が回路外部に伝播されるかどうか、すなわち、故障を
検出できるかどうかを故障シミュレーションを行い確認
し、故障が検出できれば上記機能動作パターンをテスト
パターンとして用いる。また、機能動作パターンは、回
路の入力信号から直接的に内部信号を制御したり、或い
はマイクロコンピュータが備える汎用機能を動作させる
命令セットを利用して内部信号を制御することにより作
成される。
【0004】自動生成においては、上記マニュアル生成
で示した回路内への故障設定と、上記故障が回路外部へ
伝播するテストパターンの作成と、上記テストパターン
による故障伝播の確認をATPGによりすべて自動で行
う。ただし、ATPGを用いる場合、対象とする回路に
はATPGでの処理が可能なための特別なテスト設計が
必要となる。例えば、ATPGを用いるためにスキャン
パス設計を行った回路は、スキャンパス設計用フリップ
フロップと組合せ回路のみで構成する必要がある。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
マイクロコンピュータのテストパターン生成方法では、
マニュアル生成においては、マイクロコンピュータが備
える汎用機能を動作させる命令セットを用いて命令プロ
グラムを作成し、それをテストパターンとして利用す
る。この場合、マイクロコンピュータ回路内の全故障が
回路外部に伝播できるように、各機能動作の偏りが生じ
ないように命令プログラムを作成する必要がある。よっ
て、対象とするマイクロコンピュータ回路について熟知
した知識およびその知識を有しているテストパターン設
計者が必要となる。
【0006】このためマニュアル生成では、テストパタ
ーン設計者のテストパターン設計能力により、テストパ
ターンの故障検査能力やテストパターン作成時間が左右
され、テストパターンの故障検査能力にばらつきが生じ
たり、或いはテストパターン作成時間が膨大になる可能
性がある。
【0007】自動生成においては、ATPGでの処理を
可能とするための特別な設計を必要とする。このため、
特別なテスト設計知識およびその知識を有しているテス
ト設計者が必要であり、しかもテスト設計を行った場合
は、回路設計工数が増加し、かつ回路規模も増大する。
また、元々、ATPGは組合せ回路に対しては有効であ
るが、マイクロコンピュータのような回路に多く含まれ
る順序回路、非同期回路に対しては、その処理量が増大
する。
【0008】上記理由により、従来のマイクロコンピュ
ータのテストパターン生成に関しては、マニュアル生
成、および自動生成ともに不利な点が生じる。例えば、
従来の組込み用途用マイクロコンピュータのテストパタ
ーン生成においては、主にマニュアル生成が多く用いら
れる。これは、組込み用途用マイクロコンピュータで
は、製造コストの高騰を防ぐため、LSI回路規模の増
大を抑える傾向が多いからである。
【0009】また、テストパターンに用いる命令プログ
ラムは、マイクロコンピュータの命令セット(アーキテ
クチャ)が変更されない限り、同じものを使うことが可
能である。ただし、回路構成の変更が生じる場合は、上
記命令プログラムを用いて生成されるテストパターンに
よる故障検査能力が異なるため、新に命令プログラムを
用いてテストパターンを生成する必要がある。
【0010】本発明は、上記従来の問題点を解決するも
ので、マイクロコンピュータの知識を十分有すること無
く、かつ特別なテスト設計を施すことなく、故障検査能
力のばらつきの少ない高い故障検査能力を備えたテスト
パターンを、短期間で作成可能なテストパターン生成方
法を提供することを目的としている。
【0011】
【課題を解決するための手段】この目的を達成するため
に、本発明のマイクロコンピュータのテストパターン自
動生成方法は、従来の前記マニュアル生成方法を基と
し、その処理の自動化と効率化を図っている。
【0012】このマイクロコンピュータのテストパター
ン自動生成方法は、マイクロコンピュータの複数命令か
ら所定の命令を選択する命令選択工程と、前記選択した
命令に必要なレジスタやアドレス等の変数を自動生成し
て所定の順序および形態で命令を並べて命令プログラム
を作成する命令パターン生成工程と、前記命令プログラ
ムを用いてマイクロコンピュータの論理回路の故障が検
出されるか否かを故障シミュレーションを行うことによ
り調べる故障シミュレーション工程と、前記故障シミュ
レーションを行った結果から所定の故障が検出された場
合には前記命令プログラムをテストパターンとし、所定
の故障が検出されなかった場合には前記命令選択工程に
戻るテストパターン判定工程とを備えている。
【0013】上記構成によって、命令パターン生成工程
がマイクロコンピュータの命令プログラムを自動生成さ
せるため、高速に命令プログラムを生成できる。また、
命令選択工程とテストパターン判定工程で、各機能動作
の偏りが生じないように命令プログラムを選択し、テス
トパターンを生成する。従って、マイクロコンピュータ
回路の詳細な情報をもとにテストパターンを作成するた
めの工数が短縮され、かつ故障検査能力のばらつきの少
ない高い故障検査能力を備えたマイクロコンピュータの
テストパターンを作成することが可能である。
【0014】
【発明の実施の形態】請求項1記載のマイクロコンピュ
ータのテストパターン自動生成方法は、複数の命令を有
するマイクロコンピュータのテストパターン自動生成方
法であって、前記複数の命令よりなる命令群から所定の
命令を選択する命令選択工程と、前記命令選択工程で選
択された命令と前記命令に必要な変数を自動生成して所
定の形式で命令プログラムを作成する命令パターン生成
工程と、前記命令パターン生成工程で生成された前記命
令プログラムを用いてマイクロコンピュータの回路の故
障が検出されるか否かを故障シミュレーションを行うこ
とにより調べる故障シミュレーション工程と、前記故障
シミュレーション工程で検出した検出故障が所定の故障
に含まれる場合には前記故障シミュレーションを行った
前記命令プログラムをテストパターンとし、前記検出故
障が前記所定の故障に含まれない場合には前記命令選択
工程に戻るテストパターン判定工程とを備えたことを特
徴とする。
【0015】請求項2記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項1において、前記
テストパターン判定工程で、未検出の故障を故障記憶情
報としてもち、前記故障シミュレーションで検出した前
記検出故障が前記故障記憶情報に少なくとも所定故障数
以上含まれる場合には、前記故障シミュレーションを行
った前記命令プログラムをテストパターンとし、かつ前
記故障記憶情報から前記検出故障を削除した後に前記命
令選択工程に戻り、前記検出故障が前記故障記憶情報に
前記所定故障数以上含まれない場合には前記命令選択工
程に戻ることを特徴とする。
【0016】請求項3記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項1において、前記
テストパターン判定工程で、未検出の故障を故障記憶情
報としてもち、前記故障シミュレーションで検出した前
記検出故障が前記故障記憶情報に少なくとも所定故障数
以上含まれる場合には、前記故障シミュレーションを行
った前記命令プログラムと、前記検出故障でかつ前記故
障記憶情報に含まれる検出可能故障を故障検出情報とし
て記憶し、前記故障シミュレーションを所定回数以上行
っていない場合は前記命令選択工程に戻り、前記故障シ
ミュレーションを所定回数以上行った場合は前記故障検
出情報に記憶された前記検出可能故障の多い前記命令プ
ログラムをテストパターンとし、かつ前記故障記憶情報
から前記テストパターンの前記検出可能故障を削除した
後に前記命令選択工程に戻ることを特徴とする。
【0017】請求項4記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項1または請求項2
において、前記命令選択工程で、N個の命令より構成さ
れた命令群からの中からM個の命令を1組とするN!/
M!(N−M)!組の命令組合せセットを生成し、前記
命令組合せセットから所定数の命令組合せを選択するこ
とを特徴とする。
【0018】請求項5記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項1または請求項3
において、前記命令選択工程で、N個の命令より構成さ
れた命令群からの中からM個の命令を1組とするN!/
(N−M)!組の命令順列セットを生成し、前記命令順
列セットから所定数の命令順列を選択することを特徴と
する。
【0019】請求項6記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項1において、前記
テストパターン判定工程で、未検出の故障を故障記憶情
報としてもち、前記故障シミュレーションで検出した前
記検出故障が前記故障記憶情報に少なくとも所定故障数
以上含まれる場合には、前記故障シミュレーションを行
った前記命令プログラムをテストパターンとし、前記故
障記憶情報から前記検出故障を削除し、予め分割された
回路ブロック別に分割した前記検出故障と前記検出故障
を検出した前記命令プログラムから、前記回路ブロック
別での各命令に対して検出される故障の頻度を示す度数
分布情報を生成した後に前記命令選択工程に戻り、前記
検出故障が前記故障記憶情報に前記所定故障数以上含ま
れない場合には前記命令選択工程に戻ることを特徴とす
る。
【0020】請求項7記載のマイクロコンピュータのテ
ストパターン自動生成方法は、請求項6において、前記
命令選択工程で、前記故障記憶情報から検出すべき対象
故障を所定故障数だけ抽出し、前記度数分布情報から前
記対象故障が属する回路ブロックを調査し、かつ前記対
象故障が属する前記回路ブロックで故障検出される頻度
の高い命令を前記命令群より所定の数だけ選択すること
を特徴とする。
【0021】以下、本発明のテストパターン自動生成方
法を具体的な各実施の形態に基づいて説明する。
【0022】(実施の形態1)図1は本発明の(実施の
形態1)の処理フローを示す。
【0023】この処理フローは、検査しようとするマイ
クロコンピュータとは別の開発用コンピュータによって
実行されるもので、この開発用コンピュータによって自
動生成されたテストパターンを、検査を受けるマイクロ
コンピュータに実行させて性能チェックが実施される。
【0024】図1において、100は検査しようとする
マイクロコンピュータの命令セット、101は命令セッ
ト100から命令選択する命令選択工程、102は選択
した命令から命令プログラムを作成する命令パターン生
成工程、103は前記命令プログラムで故障シミュレー
ションを実行する故障シミュレーション工程、104は
故障シミュレーションで検出された故障から前記命令プ
ログラムをテストパターンとして選択するかどうかを判
定するテストパターン判定工程、105はテストパター
ン、106はテストパターン105で検出できない故障
を記憶しておく故障記憶データである。
【0025】まず、命令選択工程101では、マイクロ
コンピュータに予め用意されている命令セット100か
ら所定数の命令を選択する。この際、命令セット100
がN個の命令より構成される場合、その中からM個の命
令を1セットとするN!/M!(N−M)!個の命令組
合せセットを生成し、その中から1個以上でN!/M!
(N−M)!個以下の所定数の命令組合せセットを選択
する。
【0026】次に、命令パターン生成工程102におい
て、命令選択工程101で選択した前記命令組合せセッ
トの命令フォーマットに必要なレジスタ番号やデータや
アドレス番地等の変数をそれぞれの仕様範囲内で自動生
成し、所定の命令フォーマットを生成して命令プログラ
ムを作成する。
【0027】次に、故障シミュレーション工程103に
おいて、命令パターン生成工程102で自動生成した前
記命令プログラムを用い、検出可能な故障を故障シミュ
レーションの実行により確認する。
【0028】最後に、テストパターン判定工程104に
おいて、故障シミュレーション工程103での検出故障
が、故障記憶データ106に含まれかつ所定数以上であ
るかを判定し、NOの場合は命令選択工程101に戻
り、YESの場合は前記命令プログラムをテストパター
ン105とし、同時に前記検出故障を故障記憶データ1
06より削除し、命令選択工程101に戻る。
【0029】故障記憶データ106は、工程開始時に予
め用意される。例えば、対象としている回路の全ての回
路故障が未検出な場合、故障記憶データ106は、回路
上に存在する全故障となり、テストパターン判定工程1
04でYESの工程を繰り返す度に記憶する故障データ
が削除される。前記所定数は、故障記憶データ106に
記憶される未検出故障に対して、前記命令プログラムが
検出すべき最低限の故障数を示している。以降、前記各
工程を繰り返し行うことにより、テストパターン105
を追加生成する。
【0030】また、二回目以降の繰り返し処理におい
て、命令選択工程101では、第一回目に選択した命令
組合せセットの所定数が、生成した全命令組合セットの
数N!/M!(N−M)!よりも小さい場合、前記全命
令組合せセットの中から選択されていない命令組合せセ
ットを選択する。以降、前記全命令組合せセットの中か
ら選択されていない命令組合せセットがなくなるまで、
前記全命令組合せセットからの選択を繰り返し、選択す
る命令組合せセットがなくなったなった時点で、N!/
M!(N−M)!個の新しい命令組合セットを生成す
る。
【0031】以上のようにこの実施の形態によれば、命
令パターン生成工程102において命令プログラムの作
成を自動化することにより、従来の人手による命令プロ
グラム生成を高速化し、かつ命令選択工程101および
テストパターン判定工程104において偏りの少ない機
能動作を含む命令プログラムを選択することにより、故
障検査能力のばらつきの少ない命令プログラムの生成と
選択を効率的に行うことができる。従って、マイクロコ
ンピュータのテストパターン生成における時間短縮とテ
ストパターンの故障検査能力の向上を図ることができ
る。
【0032】(実施の形態2)図2は本発明の(実施の
形態2)の処理フローを示す。
【0033】図2において、200はマイクロコンピュ
ータの命令セット、201は命令選択工程、202は命
令パターン生成工程、203は故障シミュレーション工
程、205はテストパターン、206は故障記憶データ
で、以上は図1の100,101,102,103,1
05,106の構成と同様なものである。
【0034】図1に示した(実施の形態1)と異なるの
は、テストパターン判定工程204において検出した故
障を故障検出情報207として記憶し、故障検出情報2
07を参照してテストパターン205を生成する工程を
設けた点である。
【0035】このように構成された(実施の形態2)で
は、命令選択工程201で、命令セット200がN個の
命令より構成される場合、その中からM個の命令を1セ
ットとするN!/M!(N−M)!個の命令組合せセッ
トを生成し、その中から所定数の命令組合せセットを選
択する。
【0036】次に、命令パターン生成工程202におい
て、命令選択工程201で選択した前記命令組合せセッ
トの命令フォーマットに必要なレジスタ番号やデータや
アドレス番地等の変数をそれぞれの規定範囲内で自動生
成し、所定の命令フォーマットを生成して命令プログラ
ムを作成する。
【0037】次に、故障シミュレーション工程203に
おいて、命令パターン生成工程202で自動生成した前
記命令プログラムを用い、検出可能な故障を故障シミュ
レーションの実行により確認する。
【0038】最後に、テストパターン判定工程204に
おいて、故障シミュレーション工程203での検出故障
が故障記憶データ206に含まれる場合は、前記検出故
障でかつ故障記憶データ206に含まれる故障検出デー
タと前記命令プログラムを組に故障検出情報207とし
て記憶し、故障シミュレーション工程203を所定回数
以上繰り返したかを判定し、NOの場合は命令選択工程
201に戻り、YESの場合は故障検出情報207から
前記故障検出データの故障記憶データ206に対する割
合である故障検出率が高い組を選択し、その組の前記命
令プログラムをテストパターン205とし、同時にその
組の前記故障検出データを故障記憶データ206より削
除し、命令選択工程201に戻る。以降、前記各工程を
繰り返し行うことにより、テストパターン205を追加
生成する。
【0039】このように本発明の(実施の形態2)によ
れば、テストパターン判定工程204において、複数の
命令プログラムと前記命令プログラムによる故障検出デ
ータを故障検出情報207に記憶させ、その中から故障
検査能力の高い命令プログラムを選択してテストパター
ン205としたことにより、(実施の形態1)に比べて
テストパターン判定の時間が増加するが、高い故障検査
能力を備えた命令プログラムのみを優先してテストパタ
ーンにする。
【0040】このため、例えば、検出すべき故障数をあ
る一定数S以上と定めた場合、テストパターン205と
して選択される前記命令プログラム数が(実施の形態
1)に比べて少ない数で前記一定数Sに到達するため、
テストパターン長の短縮を図ることができる。
【0041】また、従来の人手による命令プログラム生
成に比べても充分に時間短縮が可能となり、(実施の形
態1)と同様に故障検査能力のばらつきの少ない命令プ
ログラムの生成と選択を効率的に行うことができ、マイ
クロコンピュータのテストパターンの故障検査能力向上
とテストパターン長の短縮を図ることができる。
【0042】(実施の形態3)図3は本発明の(実施の
形態3)の処理フローを示す。
【0043】図3において、300はマイクロコンピュ
ータの命令セット、302は命令パターン生成工程、3
03は故障シミュレーション工程、305はテストパタ
ーン、306は故障記憶データである。以上は図1に示
した100,101,102,103,105,106
の構成と同様なものである。
【0044】図1に示した(実施の形態1)と異なるの
は、故障記憶データ306と検出命令分布情報307か
ら検出すべき対象故障を抽出し、前記対象故障を検出す
るための命令を選択する命令選択工程301と、故障シ
ミュレーション工程303での検出故障と故障記憶デー
タ306から命令プログラムをテストパターン305と
するかを判定し、マイクロコンピュータの回路ブロック
別の故障に対して検出できた命令の度数分布データを検
出命令分布情報307として生成するテストパターン判
定工程304を設けた点である。
【0045】このように構成された本発明の(実施の形
態3)では、まず、命令選択工程301で、未検出な故
障からなる故障記憶データ306から検出すべき対象故
障を抽出し、検出命令分布情報307から前記対象故障
がマイクロコンピュータの予め分割されたどの回路ブロ
ックに属するかを調査し、かつ前記対象故障が属する回
路ブロックに対して高い故障検出率を有した命令を調査
し、故障検出率の高い順番に命令セット300から所定
数の命令を選択する。
【0046】次に、命令パターン生成工程302におい
て、命令選択工程301で選択した前記命令の命令フォ
ーマットに必要なレジスタ番号やデータやアドレス番地
等の変数をそれぞれの規定範囲内で自動生成し、所定の
命令フォーマットを生成して命令プログラムを作成す
る。
【0047】次に、故障シミュレーション工程303に
おいて、命令パターン生成工程302で自動生成した前
記命令プログラムを用い、検出可能な故障を故障シミュ
レーションの実行により確認する。
【0048】最後に、テストパターン判定工程304に
おいて、故障シミュレーション工程303での検出故障
が、故障記憶データ306に含まれかつ所定数以上であ
るかを判定し、NOの場合は命令選択工程301に戻
り、YESの場合は前記命令プログラムをテストパター
ン305とし、同時に前記検出故障を故障記憶データ3
06より削除し、前記検出故障がマイクロコンピュータ
の予め分割されたどの回路ブロックの故障かを調べ、か
つ各回路ブロック毎の検出故障に対する命令の度数分布
データを検出命令分布情報307に記憶し、命令選択工
程301に戻る。以降、前記各工程を繰り返し行うこと
により、テストパターン305を追加生成する。
【0049】このように本発明の(実施の形態3)によ
れば、テストパターン判定工程304において、各回路
ブロックでの検出故障に対する命令度数分布データを検
出命令分布情報307に記憶させ、命令選択工程301
において、故障記憶データ306から検出すべき対象故
障を抽出し、かつ検出命令分布情報307から前記対象
故障に対して検出するのに有効な命令を選択することに
より、前記対象故障に相当するような特定の故障に対し
て高い故障検査能力を有するテストパターンを効率的に
生成できる。
【0050】(実施の形態1)(実施の形態2)では回
路全体に分布する故障を対象とし、その故障に対して機
能動作の偏りの無い命令プログラムを生成することによ
り、故障検査能力のばらつきの少ない命令プログラムを
生成したが、これに比べて(実施の形態3)では対象と
する故障を特定の回路に分布する故障のみに絞り、かつ
対象とする故障に有効な命令プログラムを優先して生成
することにより、(実施の形態1)(実施の形態2)に
比べて、その対象とする故障に対しては、より故障検査
能力のばらつきの少ないかつパターン長の短いマイクロ
コンピュータのテストパターンを生成できる。
【0051】上記の各実施の形態における工程101,
201,301、104,204,304における所定
数は、複数または単数の何れでも実現可能である。
【0052】なお、(実施の形態1)の命令選択工程1
01および(実施の形態2)の命令選択工程201は、
命令セットがN個の命令より構成される場合、その中か
らM個の命令を1セットとするN!/M!(N−M)!
個の命令組合せセットを生成し、その中から所定数の命
令組合せセットを選択するとしたが、命令選択工程10
1,201は、命令セットがN個の命令より構成される
場合、その中からM個の命令を1セットとするN!/
(N−M)!個の命令順列セットを生成し、その中から
所定数の命令順列セットを選択するとしてもよい。
【0053】本来、命令セットがN個の命令より構成さ
れる場合、その中からM個の命令を1セットとして命令
組合せセットを生成すると、その数はMのN乗個とな
る。この場合、生成される命令の組合せは多大な数とな
り、かつ特定命令のみの選択による機能動作の偏りが発
生する。
【0054】例えば、10個の命令より構成される命令
セットより5個の命令を選択した時、その組合せは5の
10乗数の命令組合せセットが必要となり、その命令の
種類をA,B,C,D,E,F,G,H,I,Jとした
場合、組合せとして(A,A,A,A,A)や(I,
I,I,I,I)等の特定命令のみが選択されることに
よる機能動作の偏りが生じてしまう。
【0055】これに対して、前記のN!/M!(N−
M)!個の命令組合せセットおよびN!/(N−M)!
個の命令順列セットを生成することにより、生成する命
令セットの数を少なくし、かつ特定命令のみの選択を防
ぐことが可能となる。
【0056】前記例の場合、10!/5!(10−5)
!=252個の命令組合せセットおよび10!/(10
−5)!=30,240個の命令順列セットとなる。命
令順列セットは、命令組合せセットに比べて命令プログ
ラム数では大きくなるが、命令選択において命令間の順
番に起因する機能動作を起す命令プログラムを生成させ
る場合に有効となる。
【0057】例えば、前記例で示したように、(A,
B,C,D,E)の命令より成る命令組合せセットに対
して、命令順列セットは、(B,A,C,D,E)、
(A,B,D,C,E)等の命令の順序を考慮した命令
プログラムが生成できる。従って、このような命令間の
順番に起因して動作する機能が存在する場合、この機能
動作に関連する故障の検出が可能となり、故障検査能力
の向上が図れる。
【0058】
【発明の効果】以上のように本発明によれば、複数の命
令よりなる命令群から所定の命令を選択する命令選択工
程と、前記命令選択工程で選択された命令と前記命令に
必要な変数を自動生成して所定の形式で命令プログラム
を作成する命令パターン生成工程と、前記命令パターン
生成工程で生成された前記命令プログラムを用いてマイ
クロコンピュータの回路の故障が検出されるか否かを故
障シミュレーションを行うことにより調べる故障シミュ
レーション工程と、前記故障シミュレーション工程で検
出した検出故障が所定の故障に含まれる場合には前記故
障シミュレーションを行った前記命令プログラムをテス
トパターンとし、前記検出故障が前記所定の故障に含ま
れない場合には前記命令選択工程に戻るテストパターン
判定工程とを備えたため、従来の人手によるテストパタ
ーン生成に比べて、短期間で検査能力の高いテストパタ
ーンを生成することができる。特に、同一のアーキテク
チャを有する、異なった回路構成を持ったマイクロコン
ピュータのテストパターン生成に対して、各々の命令プ
ログラムを新規に生成する工数を大きく削減できる。
【0059】さらに、前記テストパターン判定工程で、
未検出の故障を故障記憶情報としてもち、前記故障シミ
ュレーションで検出した前記検出故障が前記故障記憶情
報に少なくとも所定故障数以上含まれる場合には、前記
故障シミュレーションを行った前記命令プログラムをテ
ストパターンとし、前記故障記憶情報から前記検出故障
を削除し、予め分割された回路ブロック別に分割した前
記検出故障と前記検出故障を検出した前記命令プログラ
ムから、前記回路ブロック別での各命令に対して検出さ
れる故障の頻度を示す度数分布情報を生成した後に前記
命令選択工程に戻り、前記検出故障が前記故障記憶情報
に前記所定故障数以上含まれない場合には前記命令選択
工程に戻ることによって、特定の故障に対して高い故障
検査能力を有するテストパターンを効率的に生成できる
ものである。
【図面の簡単な説明】
【図1】本発明の(実施の形態1)におけるテストパタ
ーン自動生成方法の処理フロー図
【図2】本発明の(実施の形態2)におけるテストパタ
ーン自動生成方法の処理フロー図
【図3】本発明の(実施の形態3)におけるテストパタ
ーン自動生成方法の処理フロー図
【符号の説明】
100 命令セット 101 命令選択工程 102 命令パターン生成工程 103 故障シミュレーション工程 104 テストパターン判定工程 105 テストパターン 106 故障記憶データ 200 命令セット 201 命令選択工程 202 命令パターン生成工程 203 故障シミュレーション工程 204 テストパターン判定工程 205 テストパターン 206 故障記憶データ 207 故障検出情報 300 命令セット 301 命令選択工程 302 命令パターン生成工程 303 故障シミュレーション工程 304 テストパターン判定工程 305 テストパターン 306 故障記憶データ 307 検出命令分布情報
フロントページの続き (72)発明者 平瀬 潤一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G032 AA03 AC08 AC10 AE10 AE12 AG02 AG10 AK16 AL14 5B046 AA08 BA02 BA09 JA04 5B048 AA11 DD03 DD05 DD16

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】複数の命令を有するマイクロコンピュータ
    のテストパターン自動生成方法であって、 前記複数の命令よりなる命令群から所定の命令を選択す
    る命令選択工程と、 前記命令選択工程で選択された命令と前記命令に必要な
    変数を自動生成して所定の形式で命令プログラムを作成
    する命令パターン生成工程と、 前記命令パターン生成工程で生成された前記命令プログ
    ラムを用いてマイクロコンピュータの回路の故障が検出
    されるか否かを故障シミュレーションを行うことにより
    調べる故障シミュレーション工程と、 前記故障シミュレーション工程で検出した検出故障が所
    定の故障に含まれる場合には前記故障シミュレーション
    を行った前記命令プログラムをテストパターンとし、前
    記検出故障が前記所定の故障に含まれない場合には前記
    命令選択工程に戻るテストパターン判定工程とを備えた
    マイクロコンピュータのテストパターン自動生成方法。
  2. 【請求項2】前記テストパターン判定工程で、未検出の
    故障を故障記憶情報としてもち、前記故障シミュレーシ
    ョンで検出した前記検出故障が前記故障記憶情報に少な
    くとも所定故障数以上含まれる場合には、前記故障シミ
    ュレーションを行った前記命令プログラムをテストパタ
    ーンとし、かつ前記故障記憶情報から前記検出故障を削
    除した後に前記命令選択工程に戻り、前記検出故障が前
    記故障記憶情報に前記所定故障数以上含まれない場合に
    は前記命令選択工程に戻る請求項1記載のマイクロコン
    ピュータのテストパターン自動生成方法。
  3. 【請求項3】前記テストパターン判定工程で、未検出の
    故障を故障記憶情報としてもち、前記故障シミュレーシ
    ョンで検出した前記検出故障が前記故障記憶情報に少な
    くとも所定故障数以上含まれる場合には、前記故障シミ
    ュレーションを行った前記命令プログラムと、前記検出
    故障でかつ前記故障記憶情報に含まれる検出可能故障を
    故障検出情報として記憶し、前記故障シミュレーション
    を所定回数以上行っていない場合は前記命令選択工程に
    戻り、前記故障シミュレーションを所定回数以上行った
    場合は前記故障検出情報に記憶された前記検出可能故障
    の多い前記命令プログラムをテストパターンとし、かつ
    前記故障記憶情報から前記テストパターンの前記検出可
    能故障を削除した後に前記命令選択工程に戻る請求項1
    記載のマイクロコンピュータのテストパターン自動生成
    方法。
  4. 【請求項4】前記命令選択工程で、N個の命令より構成
    された命令群からの中からM個の命令を1組とするN!
    /M!(N−M)!組の命令組合せセットを生成し、前
    記命令組合せセットから所定数の命令組合せを選択する
    請求項2または請求項3記載のマイクロコンピュータの
    テストパターン自動生成方法。
  5. 【請求項5】前記命令選択工程で、N個の命令より構成
    された命令群からの中からM個の命令を1組とするN!
    /(N−M)!組の命令順列セットを生成し、前記命令
    順列セットから所定数の命令順列を選択する請求項2ま
    たは請求項3記載のマイクロコンピュータのテストパタ
    ーン自動生成方法。
  6. 【請求項6】前記テストパターン判定工程で、未検出の
    故障を故障記憶情報としてもち、前記故障シミュレーシ
    ョンで検出した前記検出故障が前記故障記憶情報に少な
    くとも所定故障数以上含まれる場合には、前記故障シミ
    ュレーションを行った前記命令プログラムをテストパタ
    ーンとし、前記故障記憶情報から前記検出故障を削除
    し、予め分割された回路ブロック別に分割した前記検出
    故障と前記検出故障を検出した前記命令プログラムか
    ら、前記回路ブロック別での各命令に対して検出される
    故障の頻度を示す度数分布情報を生成した後に前記命令
    選択工程に戻り、前記検出故障が前記故障記憶情報に前
    記所定故障数以上含まれない場合には前記命令選択工程
    に戻る請求項1記載のマイクロコンピュータのテストパ
    ターン自動生成方法。
  7. 【請求項7】前記命令選択工程で、前記故障記憶情報か
    ら検出すべき対象故障を所定故障数だけ抽出し、前記度
    数分布情報から前記対象故障が属する回路ブロックを調
    査し、かつ前記対象故障が属する前記回路ブロックで故
    障検出される頻度の高い命令を前記命令群より所定の数
    だけ選択する請求項6記載のマイクロコンピュータのテ
    ストパターン自動生成方法。
JP11025616A 1999-02-03 1999-02-03 マイクロコンピュータのテストパターン自動生成方法 Pending JP2000222235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11025616A JP2000222235A (ja) 1999-02-03 1999-02-03 マイクロコンピュータのテストパターン自動生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11025616A JP2000222235A (ja) 1999-02-03 1999-02-03 マイクロコンピュータのテストパターン自動生成方法

Publications (1)

Publication Number Publication Date
JP2000222235A true JP2000222235A (ja) 2000-08-11

Family

ID=12170831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11025616A Pending JP2000222235A (ja) 1999-02-03 1999-02-03 マイクロコンピュータのテストパターン自動生成方法

Country Status (1)

Country Link
JP (1) JP2000222235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9575861B2 (en) 2013-09-09 2017-02-21 Samsung Electronics Co., Ltd. System on chip including built-in self test circuit and built-in self test method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9575861B2 (en) 2013-09-09 2017-02-21 Samsung Electronics Co., Ltd. System on chip including built-in self test circuit and built-in self test method thereof

Similar Documents

Publication Publication Date Title
EP0259662A2 (en) Method for generating a candidate list of faulty circuit elements and method for isolating faults in a digital logic circuit using said candidate list.
KR100337696B1 (ko) 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법
GB2591532A (en) Methods and systems for fault injection testing of an integrated circuit hardware design
Chappell et al. LAMP: Logic‐Circuit Simulators
Wang et al. Delay-fault diagnosis using timing information
Pevtsov et al. Design for testability of integrated circuits and project protection difficulties
JPH11149491A (ja) 故障検出率評価方法
US9171123B2 (en) Diagnosis and debug using truncated simulation
Sun et al. Effect-cause intra-cell diagnosis at transistor level
CN111241766B (zh) 测试方法与测试系统
JP6723483B2 (ja) テストケース生成装置、テストケース生成方法およびテストケース生成プログラム
US20100269003A1 (en) Delay fault diagnosis program
JP2000222235A (ja) マイクロコンピュータのテストパターン自動生成方法
US6876934B2 (en) Method for determining fault coverage from RTL description
Nyberg et al. Closing the gap between speed and configurability of multi-bit fault emulation environments for security and safety–critical designs
Bosio et al. A comprehensive framework for logic diagnosis of arbitrary defects
US11023357B1 (en) Method and system for sequential equivalence checking
EP3553681B1 (en) Method and apparatus for error test coverage determination for a circuit by simulation
US7051301B2 (en) System and method for building a test case including a summary of instructions
JP2000322283A (ja) 電子計算機の障害検出方法
Bernardi et al. Facilitating fault-simulation comprehension through a fault-lists analysis tool
JPH03290761A (ja) 論理回路の設計方法
US7277840B2 (en) Method for detecting bus contention from RTL description
JP2000214906A (ja) テスト生成問題解決システム及びテスト生成問題解決方法
CN116340145A (zh) 一种基于休眠区变异的仿真软件测试方法