JP2000215073A - 電子ディスク装置およびその垂直パリティ格納方法 - Google Patents
電子ディスク装置およびその垂直パリティ格納方法Info
- Publication number
- JP2000215073A JP2000215073A JP11017620A JP1762099A JP2000215073A JP 2000215073 A JP2000215073 A JP 2000215073A JP 11017620 A JP11017620 A JP 11017620A JP 1762099 A JP1762099 A JP 1762099A JP 2000215073 A JP2000215073 A JP 2000215073A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- correction code
- data
- vertical parity
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 データに付加される垂直パリティをデータと
別のメモリに格納することでＤＲＡＭの使用効率を向上
する電子ディスク装置およびその垂直パリティ格納方法
を提供する。 【解決手段】 電子ディスク装置２は、セレクタ２１
と、垂直パリティ用ＥＣＣ生成回路２２と、垂直パリテ
ィ用ＥＣＣチェック回路２３と、垂直パリティ格納用Ｄ
ＲＡＭ２４と、データ用ＥＣＣ生成回路２５と、データ
用ＥＣＣチェック回路２６と、データ格納用ＤＲＡＭ２
７と、により構成され、セレクタ２１に処理装置１が接
続されている。処理装置１から送られたデータは、セレ
クタ２１によりデータと当該データに付加されている垂
直パリティとを分離し、垂直パリティをデータ格納用と
は別のメモリ（垂直パリティ用格納ＤＲＡＭ２４）にま
とめて格納し、さらに、垂直パリティ用ＥＣＣ生成回路
２２によりエラー訂正符号（ＥＣＣ）を付加することに
より、信頼性を損なわずにＤＲＡＭを有効活用すること
が可能である。
別のメモリに格納することでＤＲＡＭの使用効率を向上
する電子ディスク装置およびその垂直パリティ格納方法
を提供する。 【解決手段】 電子ディスク装置２は、セレクタ２１
と、垂直パリティ用ＥＣＣ生成回路２２と、垂直パリテ
ィ用ＥＣＣチェック回路２３と、垂直パリティ格納用Ｄ
ＲＡＭ２４と、データ用ＥＣＣ生成回路２５と、データ
用ＥＣＣチェック回路２６と、データ格納用ＤＲＡＭ２
７と、により構成され、セレクタ２１に処理装置１が接
続されている。処理装置１から送られたデータは、セレ
クタ２１によりデータと当該データに付加されている垂
直パリティとを分離し、垂直パリティをデータ格納用と
は別のメモリ（垂直パリティ用格納ＤＲＡＭ２４）にま
とめて格納し、さらに、垂直パリティ用ＥＣＣ生成回路
２２によりエラー訂正符号（ＥＣＣ）を付加することに
より、信頼性を損なわずにＤＲＡＭを有効活用すること
が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子ディスク装置
およびその垂直パリティ格納方法に関し、特にエラー訂
正を高速化し、ＤＲＡＭの使用効率を向上させる電子デ
ィスク装置およびその垂直パリティ格納方法に関する。
およびその垂直パリティ格納方法に関し、特にエラー訂
正を高速化し、ＤＲＡＭの使用効率を向上させる電子デ
ィスク装置およびその垂直パリティ格納方法に関する。
【０００２】
【従来の技術】現在、半導体による記憶素子を備える記
憶装置において、処理装置と電子ディスク装置とのイン
タフェースの信頼性を向上させるため、垂直パリティ
（パリティ・ビット）をデータに付加して記憶素子に書
き込むことにより、データ転送時の誤り検出を行う方法
が知られている。
憶装置において、処理装置と電子ディスク装置とのイン
タフェースの信頼性を向上させるため、垂直パリティ
（パリティ・ビット）をデータに付加して記憶素子に書
き込むことにより、データ転送時の誤り検出を行う方法
が知られている。
【０００３】また、記憶素子において障害が発生した場
合における対策として、データにエラー訂正コード（以
下ＥＣＣと称す）を付加し、記憶素子が故障した場合で
もデータの復旧を容易に可能とする方法が知られてい
る。
合における対策として、データにエラー訂正コード（以
下ＥＣＣと称す）を付加し、記憶素子が故障した場合で
もデータの復旧を容易に可能とする方法が知られてい
る。
【０００４】記憶素子として、現在主流となりつつある
６４Ｍビットダイナミックランダムアクセスメモリ（以
下ＤＲＡＭと称す）を使用した場合、ＤＲＡＭ１個当た
りのデータビット数が４ビット以上であるため、図４に
示すように１ワード（ＤＲＡＭにアクセスする際に処理
するデータ幅）のデータを１ビットずつ別々ＤＲＡＭに
格納することによりＥＣＣのビット数を少なくしてい
る。ＥＣＣは、エラー訂正能力に応じてビット数が異な
り、４ビットの連続したデータを訂正した場合では１ビ
ットのデータを訂正する場合よりもビット数が大きくな
る。
６４Ｍビットダイナミックランダムアクセスメモリ（以
下ＤＲＡＭと称す）を使用した場合、ＤＲＡＭ１個当た
りのデータビット数が４ビット以上であるため、図４に
示すように１ワード（ＤＲＡＭにアクセスする際に処理
するデータ幅）のデータを１ビットずつ別々ＤＲＡＭに
格納することによりＥＣＣのビット数を少なくしてい
る。ＥＣＣは、エラー訂正能力に応じてビット数が異な
り、４ビットの連続したデータを訂正した場合では１ビ
ットのデータを訂正する場合よりもビット数が大きくな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例に示される方法によれば、処理装置と電子ディスク
装置とのインタフェースの最小転送数が１ワード長×Ｄ
ＲＡＭのビット数となり、１セクタ（５１２バイト）＋
垂直パリティを転送した場合、図４に示されるように垂
直パリティに余分なデータ分を付加してデータ転送を行
わなければならないという問題があった。
来例に示される方法によれば、処理装置と電子ディスク
装置とのインタフェースの最小転送数が１ワード長×Ｄ
ＲＡＭのビット数となり、１セクタ（５１２バイト）＋
垂直パリティを転送した場合、図４に示されるように垂
直パリティに余分なデータ分を付加してデータ転送を行
わなければならないという問題があった。
【０００６】本発明は、記憶素子にデータを格納する
際、データに付加される垂直パリティ（パリティ・ビッ
ト）をデータとは別のメモリにまとめて格納することに
より、ＤＲＡＭの使用効率を向上する電子ディスク装置
およびその垂直パリティ格納方法を提供することを目的
とする。
際、データに付加される垂直パリティ（パリティ・ビッ
ト）をデータとは別のメモリにまとめて格納することに
より、ＤＲＡＭの使用効率を向上する電子ディスク装置
およびその垂直パリティ格納方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、処理装置と接続される電子
ディスク装置において、処理装置から送出されるデータ
と該データに付加される垂直パリティ（パリティ・ビッ
ト）とを分離する分離手段と、分離手段により分離され
たデータのエラー訂正符号を生成するデータ用エラー訂
正符号生成手段と、分離手段により分離された垂直パリ
ティのエラー訂正符号を生成する垂直パリティ用エラー
訂正符号生成手段と、データとデータ用エラー訂正符号
生成手段により生成されたデータ用エラー訂正符号とを
格納するデータ用格納手段と、垂直パリティと垂直パリ
ティ用エラー訂正符号生成手段により生成された垂直パ
リティ用エラー訂正符号とを格納する垂直パリティ用格
納手段と、を有することを特徴とする。
に、請求項１記載の発明は、処理装置と接続される電子
ディスク装置において、処理装置から送出されるデータ
と該データに付加される垂直パリティ（パリティ・ビッ
ト）とを分離する分離手段と、分離手段により分離され
たデータのエラー訂正符号を生成するデータ用エラー訂
正符号生成手段と、分離手段により分離された垂直パリ
ティのエラー訂正符号を生成する垂直パリティ用エラー
訂正符号生成手段と、データとデータ用エラー訂正符号
生成手段により生成されたデータ用エラー訂正符号とを
格納するデータ用格納手段と、垂直パリティと垂直パリ
ティ用エラー訂正符号生成手段により生成された垂直パ
リティ用エラー訂正符号とを格納する垂直パリティ用格
納手段と、を有することを特徴とする。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、データ用エラー訂正符号格納手段により格
納されたデータ用エラー訂正符号の読み出し確認を行う
データ用エラー訂正符号確認手段と、垂直パリティ用エ
ラー訂正符号格納手段により格納された垂直パリティ用
エラー訂正符号の読み出し確認を行う垂直パリティ用エ
ラー訂正符号確認手段と、を有することを特徴とする。
明において、データ用エラー訂正符号格納手段により格
納されたデータ用エラー訂正符号の読み出し確認を行う
データ用エラー訂正符号確認手段と、垂直パリティ用エ
ラー訂正符号格納手段により格納された垂直パリティ用
エラー訂正符号の読み出し確認を行う垂直パリティ用エ
ラー訂正符号確認手段と、を有することを特徴とする。
【０００９】請求項３記載の発明は、請求項２記載の発
明において、データ用エラー訂正符号確認手段は、エラ
ーが存在する場合に該エラーを訂正し、垂直パリティ用
エラー訂正符号確認手段は、エラーが存在する場合に該
エラーを訂正することを特徴とする。
明において、データ用エラー訂正符号確認手段は、エラ
ーが存在する場合に該エラーを訂正し、垂直パリティ用
エラー訂正符号確認手段は、エラーが存在する場合に該
エラーを訂正することを特徴とする。
【００１０】請求項４記載の発明は、請求項３記載の発
明において、データ用エラー訂正符号確認手段および垂
直パリティ用エラー訂正符号確認手段により確認された
データのエラー訂正符号および垂直パリティのエラー訂
正符号を処理装置へ送出する送出手段を有することを特
徴とする。
明において、データ用エラー訂正符号確認手段および垂
直パリティ用エラー訂正符号確認手段により確認された
データのエラー訂正符号および垂直パリティのエラー訂
正符号を処理装置へ送出する送出手段を有することを特
徴とする。
【００１１】請求項５記載の発明は、処理装置と接続さ
れる電子ディスク装置において、処理装置から送出され
るデータと該データに付加される垂直パリティ（パリテ
ィ・ビット）とを分離する分離工程と、分離工程により
分離されたデータのエラー訂正符号を生成するデータ用
エラー訂正符号生成工程と、分離工程により分離された
垂直パリティのエラー訂正符号を生成する垂直パリティ
用エラー訂正符号生成工程と、データとデータ用エラー
訂正符号生成工程により生成されたデータ用エラー訂正
符号とを格納するデータ用格納工程と、垂直パリティと
垂直パリティ用エラー訂正符号生成工程により生成され
た垂直パリティ用エラー訂正符号とを格納する垂直パリ
ティ用格納工程と、を有することを特徴とする。
れる電子ディスク装置において、処理装置から送出され
るデータと該データに付加される垂直パリティ（パリテ
ィ・ビット）とを分離する分離工程と、分離工程により
分離されたデータのエラー訂正符号を生成するデータ用
エラー訂正符号生成工程と、分離工程により分離された
垂直パリティのエラー訂正符号を生成する垂直パリティ
用エラー訂正符号生成工程と、データとデータ用エラー
訂正符号生成工程により生成されたデータ用エラー訂正
符号とを格納するデータ用格納工程と、垂直パリティと
垂直パリティ用エラー訂正符号生成工程により生成され
た垂直パリティ用エラー訂正符号とを格納する垂直パリ
ティ用格納工程と、を有することを特徴とする。
【００１２】請求項６記載の発明は、請求項５記載の発
明において、データ用エラー訂正符号格納工程により格
納されたデータ用エラー訂正符号の読み出し確認を行う
データ用エラー訂正符号確認工程と、垂直パリティ用エ
ラー訂正符号格納工程により格納された垂直パリティ用
エラー訂正符号の読み出し確認を行う垂直パリティ用エ
ラー訂正符号確認工程と、を有することを特徴とする。
明において、データ用エラー訂正符号格納工程により格
納されたデータ用エラー訂正符号の読み出し確認を行う
データ用エラー訂正符号確認工程と、垂直パリティ用エ
ラー訂正符号格納工程により格納された垂直パリティ用
エラー訂正符号の読み出し確認を行う垂直パリティ用エ
ラー訂正符号確認工程と、を有することを特徴とする。
【００１３】請求項７記載の発明は、請求項６記載の発
明において、データ用エラー訂正符号確認工程は、エラ
ーが存在する場合に該エラーを訂正し、垂直パリティ用
エラー訂正符号確認工程は、エラーが存在する場合に該
エラーを訂正することを特徴とする。
明において、データ用エラー訂正符号確認工程は、エラ
ーが存在する場合に該エラーを訂正し、垂直パリティ用
エラー訂正符号確認工程は、エラーが存在する場合に該
エラーを訂正することを特徴とする。
【００１４】請求項８記載の発明は、請求項７記載の発
明において、データ用エラー訂正符号確認工程および垂
直パリティ用エラー訂正符号確認工程により確認された
垂直パリティのエラー訂正符号を処理装置へ送出する送
出工程を有することを特徴とする。
明において、データ用エラー訂正符号確認工程および垂
直パリティ用エラー訂正符号確認工程により確認された
垂直パリティのエラー訂正符号を処理装置へ送出する送
出工程を有することを特徴とする。
【００１５】
【発明の実施の形態】次に、添付図面を参照して本発明
の実施形態である電子ディスク装置およびその垂直パリ
ティ格納方法を詳細に説明する。図１から図４を参照す
ると、本発明による電子ディスク装置およびその垂直パ
リティ格納方法の実施の形態が示されている。
の実施形態である電子ディスク装置およびその垂直パリ
ティ格納方法を詳細に説明する。図１から図４を参照す
ると、本発明による電子ディスク装置およびその垂直パ
リティ格納方法の実施の形態が示されている。
【００１６】図１は、本発明の実施形態である電子ディ
スク装置の構成を示すブロック図である。図１におい
て、本発明の実施形態である電子ディスク装置２は、セ
レクタ２１と、垂直パリティ用ＥＣＣ生成回路２２と、
垂直パリティ用ＥＣＣチェック回路２３と、垂直パリテ
ィ格納用ＤＲＡＭ２４と、データ用ＥＣＣ生成回路２５
と、データ用ＥＣＣチェック回路２６と、データ格納用
ＤＲＡＭ２７と、により構成され、セレクタ２１に処理
装置１が接続されている。
スク装置の構成を示すブロック図である。図１におい
て、本発明の実施形態である電子ディスク装置２は、セ
レクタ２１と、垂直パリティ用ＥＣＣ生成回路２２と、
垂直パリティ用ＥＣＣチェック回路２３と、垂直パリテ
ィ格納用ＤＲＡＭ２４と、データ用ＥＣＣ生成回路２５
と、データ用ＥＣＣチェック回路２６と、データ格納用
ＤＲＡＭ２７と、により構成され、セレクタ２１に処理
装置１が接続されている。
【００１７】セレクタ２１は、処理装置１から送られた
データと当該データに付加されて送られる垂直パリティ
（パリティ・ビット）とを切り分け、データはデータ用
ＥＣＣ生成回路２５に送り、垂直パリティは垂直パリテ
ィ用ＥＣＣ生成回路２２に送られる。また、セレクタ２
１は、垂直パリティ用ＥＣＣチェック回路２３およびデ
ータ用ＥＣＣチェック回路２６により読み出されたデー
タおよびデータ用ＥＣＣと、垂直パリティおよび垂直パ
リティ用ＥＣＣと、をセレクタ２１を介して処理装置１
へ転送する。
データと当該データに付加されて送られる垂直パリティ
（パリティ・ビット）とを切り分け、データはデータ用
ＥＣＣ生成回路２５に送り、垂直パリティは垂直パリテ
ィ用ＥＣＣ生成回路２２に送られる。また、セレクタ２
１は、垂直パリティ用ＥＣＣチェック回路２３およびデ
ータ用ＥＣＣチェック回路２６により読み出されたデー
タおよびデータ用ＥＣＣと、垂直パリティおよび垂直パ
リティ用ＥＣＣと、をセレクタ２１を介して処理装置１
へ転送する。
【００１８】垂直パリティ用ＥＣＣ生成回路２２は、デ
ータに付加されて送られた垂直パリティからＥＣＣ（エ
ラー訂正コード）を生成し、垂直パリティ格納用ＤＲＡ
Ｍ２４に送られた垂直パリティと当該垂直パリティに応
じて生成されたＥＣＣとを格納する。
ータに付加されて送られた垂直パリティからＥＣＣ（エ
ラー訂正コード）を生成し、垂直パリティ格納用ＤＲＡ
Ｍ２４に送られた垂直パリティと当該垂直パリティに応
じて生成されたＥＣＣとを格納する。
【００１９】垂直パリティ用ＥＣＣチェック回路２３
は、垂直パリティ格納用ＤＲＡＭ２４にて格納されてい
る垂直パリティおよび垂直パリティ用ＥＣＣの読み出し
チェックを行い、読み出された垂直パリティにおいてエ
ラーがあった場合には、エラー訂正を行い、セレクタ２
１へ垂直パリティを転送する。
は、垂直パリティ格納用ＤＲＡＭ２４にて格納されてい
る垂直パリティおよび垂直パリティ用ＥＣＣの読み出し
チェックを行い、読み出された垂直パリティにおいてエ
ラーがあった場合には、エラー訂正を行い、セレクタ２
１へ垂直パリティを転送する。
【００２０】垂直パリティ格納用ＤＲＡＭ２４は、垂直
パリティをデータのセクタ番号に対応する位置に応じて
格納する。
パリティをデータのセクタ番号に対応する位置に応じて
格納する。
【００２１】データ用ＥＣＣ生成回路２５は、送られた
データからＥＣＣを生成し、データ格納用ＤＲＡＭ２７
にデータとデータに応じて生成されたＥＣＣとを格納す
る。
データからＥＣＣを生成し、データ格納用ＤＲＡＭ２７
にデータとデータに応じて生成されたＥＣＣとを格納す
る。
【００２２】データ用ＥＣＣチェック回路２６は、デー
タ格納用ＤＲＡＭ２７にてデータおよびデータ用ＥＣＣ
の読み出しチェックを行い、読み出したデータにエラー
がある場合にはエラー訂正を行い、セレクタ２１へデー
タを転送する。
タ格納用ＤＲＡＭ２７にてデータおよびデータ用ＥＣＣ
の読み出しチェックを行い、読み出したデータにエラー
がある場合にはエラー訂正を行い、セレクタ２１へデー
タを転送する。
【００２３】セレクタ２１は、処理装置１から送られた
データと当該データに付加される垂直パリティとを切り
分け、この切り分けられた結果がデータである場合に
は、データ用ＥＣＣ生成回路２５によりＥＣＣを作成
し、図４に示される方法でデータ格納用ＤＲＡＭ２７に
格納する。また、切り分けられた結果が垂直パリティで
ある場合には、図３に示されるように複数個の垂直パリ
ティをまとめて、そのまとめた垂直パリティに対して垂
直パリティ用ＥＣＣ生成回路２２においてＥＣＣを生成
し、垂直パリティ格納用ＤＲＡＭ２４に格納する。
データと当該データに付加される垂直パリティとを切り
分け、この切り分けられた結果がデータである場合に
は、データ用ＥＣＣ生成回路２５によりＥＣＣを作成
し、図４に示される方法でデータ格納用ＤＲＡＭ２７に
格納する。また、切り分けられた結果が垂直パリティで
ある場合には、図３に示されるように複数個の垂直パリ
ティをまとめて、そのまとめた垂直パリティに対して垂
直パリティ用ＥＣＣ生成回路２２においてＥＣＣを生成
し、垂直パリティ格納用ＤＲＡＭ２４に格納する。
【００２４】このように、垂直パリティをデータとは別
のメモリにまとめて格納し、さらにＥＣＣを付加するこ
とにより信頼性を損なわずにＤＲＡＭを有効活用するこ
とが可能である。
のメモリにまとめて格納し、さらにＥＣＣを付加するこ
とにより信頼性を損なわずにＤＲＡＭを有効活用するこ
とが可能である。
【００２５】次に、図１を参照しながら、本発明の実施
形態である電子ディスク装置およびその垂直パリティ格
納方法を説明する。
形態である電子ディスク装置およびその垂直パリティ格
納方法を説明する。
【００２６】データの書き込み時においては以下に示す
手順で動作する。まず、処理装置１から送られたデータ
および当該データに付加される垂直パリティをセレクタ
２１においてデータと垂直パリティとに切り分ける。
手順で動作する。まず、処理装置１から送られたデータ
および当該データに付加される垂直パリティをセレクタ
２１においてデータと垂直パリティとに切り分ける。
【００２７】セレクタ２１により切り分けられた結果
が、データである場合には、データ用ＥＣＣ生成回路２
５によりデータ用のＥＣＣを生成し、図１に示されるよ
うに１ワード（ＤＲＡＭにアクセスする際に処理するデ
ータ幅）のデータを１ビットずつ別々にデータ格納用Ｄ
ＲＡＭ２７に格納する。
が、データである場合には、データ用ＥＣＣ生成回路２
５によりデータ用のＥＣＣを生成し、図１に示されるよ
うに１ワード（ＤＲＡＭにアクセスする際に処理するデ
ータ幅）のデータを１ビットずつ別々にデータ格納用Ｄ
ＲＡＭ２７に格納する。
【００２８】セレクタ２１により切り分けられた結果
が、垂直パリティである場合には、図３に示されるよう
に複数個の垂直パリティをまとめて１つのデータ（以下
垂直パリティ列と示す）として垂直パリティ格納用ＤＲ
ＡＭ２４に格納する。これにより、垂直パリティを更新
する際、一度更新する垂直パリティを含んだ垂直パリテ
ィ列を垂直パリティ用ＥＣＣチェック回路２３にて読み
込み、エラーをチェックおよび訂正し、垂直パリティ用
ＥＣＣ生成回路２２へ転送する。その垂直パリティ列の
更新する部分をセレクタ２１から送られた垂直パリティ
と置き換え、新たにＥＣＣを生成し、垂直パリティ格納
用ＤＲＡＭ２４に格納する。
が、垂直パリティである場合には、図３に示されるよう
に複数個の垂直パリティをまとめて１つのデータ（以下
垂直パリティ列と示す）として垂直パリティ格納用ＤＲ
ＡＭ２４に格納する。これにより、垂直パリティを更新
する際、一度更新する垂直パリティを含んだ垂直パリテ
ィ列を垂直パリティ用ＥＣＣチェック回路２３にて読み
込み、エラーをチェックおよび訂正し、垂直パリティ用
ＥＣＣ生成回路２２へ転送する。その垂直パリティ列の
更新する部分をセレクタ２１から送られた垂直パリティ
と置き換え、新たにＥＣＣを生成し、垂直パリティ格納
用ＤＲＡＭ２４に格納する。
【００２９】データの読み込み時においては以下に示す
手順で動作する。まず、データはデータ格納用ＤＲＡＭ
２７により図１に示される方法でデータ用ＥＣＣチェッ
ク回路２６へデータおよびデータ用ＥＣＣを転送し、デ
ータ用ＥＣＣチェック回路２６でエラーをチェックした
後、エラーがある場合にはエラーを訂正してセレクタ２
１へチェックおよび訂正したデータを転送する。
手順で動作する。まず、データはデータ格納用ＤＲＡＭ
２７により図１に示される方法でデータ用ＥＣＣチェッ
ク回路２６へデータおよびデータ用ＥＣＣを転送し、デ
ータ用ＥＣＣチェック回路２６でエラーをチェックした
後、エラーがある場合にはエラーを訂正してセレクタ２
１へチェックおよび訂正したデータを転送する。
【００３０】次に、垂直パリティ格納用ＤＲＡＭ２４に
格納されている垂直パリティ用ＥＣＣは、垂直パリティ
用ＥＣＣチェック回路２３へ転送され、垂直パリティ用
ＥＣＣチェック回路２３でエラーをチェックした後、エ
ラーがある場合にはエラーを訂正してセレクタ２１へチ
ェックおよび訂正した垂直パリティを転送する。
格納されている垂直パリティ用ＥＣＣは、垂直パリティ
用ＥＣＣチェック回路２３へ転送され、垂直パリティ用
ＥＣＣチェック回路２３でエラーをチェックした後、エ
ラーがある場合にはエラーを訂正してセレクタ２１へチ
ェックおよび訂正した垂直パリティを転送する。
【００３１】セレクタ２１へ送られた垂直パリティは、
図３に示されるように、例えば複数個の垂直パリティ
（垂直パリティ01から垂直パリティ0N）までが１つにま
とめられているため、データに対応する垂直パリティを
セレクタ２１で切り分けて処理装置１へ転送する。
図３に示されるように、例えば複数個の垂直パリティ
（垂直パリティ01から垂直パリティ0N）までが１つにま
とめられているため、データに対応する垂直パリティを
セレクタ２１で切り分けて処理装置１へ転送する。
【００３２】尚、上述される実施形態は本発明の好適な
実施形態であり、本発明の要旨を逸脱しない範囲内にお
いて種々変形実施可能である。
実施形態であり、本発明の要旨を逸脱しない範囲内にお
いて種々変形実施可能である。
【００３３】
【発明の効果】以上の説明より明らかなように、本発明
の電子ディスク装置およびその垂直パリティ格納方法に
よれば、処理装置から送られるデータをデータと当該デ
ータに付加される垂直パリティとに切り分け、垂直パリ
ティをデータとは別のＤＲＡＭに格納し、さらにＥＣＣ
を付加することにより信頼性を損なわずに、ＤＲＡＭの
使用効率を向上することができる。
の電子ディスク装置およびその垂直パリティ格納方法に
よれば、処理装置から送られるデータをデータと当該デ
ータに付加される垂直パリティとに切り分け、垂直パリ
ティをデータとは別のＤＲＡＭに格納し、さらにＥＣＣ
を付加することにより信頼性を損なわずに、ＤＲＡＭの
使用効率を向上することができる。
【図１】本発明の実施形態である電子ディスク装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の実施形態におけるデータ格納方法の実
施例を示す図である。
施例を示す図である。
【図３】本発明の実施形態における垂直パリティ格納方
法の実施例を示す図である。
法の実施例を示す図である。
【図４】従来のデータ格納方法を示す概念図である。
１ 処理装置 ２ 電子ディスク装置 ２１ セレクタ ２２ 垂直パリティ用ＥＣＣ生成回路 ２３ 垂直パリティ用ＥＣＣチェック向路 ２４ 垂直パリティ格納用ＤＲＡＭ ２５ データ用ＥＣＣ生成回路 ２６ データ用ＥＣＣチェック回路 ２７ データ格納用ＤＲＡＭ
Claims (8)
- 【請求項１】 処理装置と接続される電子ディスク装置
において、 前記処理装置から送出されるデータと該データに付加さ
れる垂直パリティ（パリティ・ビット）とを分離する分
離手段と、 前記分離手段により分離された前記データのエラー訂正
符号を生成するデータ用エラー訂正符号生成手段と、 前記分離手段により分離された前記垂直パリティのエラ
ー訂正符号を生成する垂直パリティ用エラー訂正符号生
成手段と、 前記データと前記データ用エラー訂正符号生成手段によ
り生成された前記データ用エラー訂正符号とを格納する
データ用格納手段と、 前記垂直パリティと前記垂直パリティ用エラー訂正符号
生成手段により生成された前記垂直パリティ用エラー訂
正符号とを格納する垂直パリティ用格納手段と、 を有することを特徴とする電子ディスク装置。 - 【請求項２】 前記データ用エラー訂正符号格納手段に
より格納された前記データ用エラー訂正符号の読み出し
確認を行うデータ用エラー訂正符号確認手段と、 前記垂直パリティ用エラー訂正符号格納手段により格納
された前記垂直パリティ用エラー訂正符号の読み出し確
認を行う垂直パリティ用エラー訂正符号確認手段と、 を有することを特徴とする請求項１記載の電子ディスク
装置。 - 【請求項３】 前記データ用エラー訂正符号確認手段
は、エラーが存在する場合に該エラーを訂正し、 前記垂直パリティ用エラー訂正符号確認手段は、エラー
が存在する場合に該エラーを訂正することを特徴とする
請求項２記載の電子ディスク装置。 - 【請求項４】 前記データ用エラー訂正符号確認手段お
よび前記垂直パリティ用エラー訂正符号確認手段により
確認された前記データのエラー訂正符号および前記垂直
パリティのエラー訂正符号を前記処理装置へ送出する送
出手段を有することを特徴とする請求項３記載の電子デ
ィスク装置。 - 【請求項５】 処理装置と接続される電子ディスク装置
において、 前記処理装置から送出されるデータと該データに付加さ
れる垂直パリティ（パリティ・ビット）とを分離する分
離工程と、 前記分離工程により分離された前記データのエラー訂正
符号を生成するデータ用エラー訂正符号生成工程と、 前記分離工程により分離された前記垂直パリティのエラ
ー訂正符号を生成する垂直パリティ用エラー訂正符号生
成工程と、 前記データと前記データ用エラー訂正符号生成工程によ
り生成された前記データ用エラー訂正符号とを格納する
データ用格納工程と、 前記垂直パリティと前記垂直パリティ用エラー訂正符号
生成工程により生成された前記垂直パリティ用エラー訂
正符号とを格納する垂直パリティ用格納工程と、 を有することを特徴とする電子ディスク装置の垂直パリ
ティ格納方法。 - 【請求項６】 前記データ用エラー訂正符号格納工程に
より格納された前記データ用エラー訂正符号の読み出し
確認を行うデータ用エラー訂正符号確認工程と、 前記垂直パリティ用エラー訂正符号格納工程により格納
された前記垂直パリティ用エラー訂正符号の読み出し確
認を行う垂直パリティ用エラー訂正符号確認工程と、 を有することを特徴とする請求項５記載の電子ディスク
装置の垂直パリティ格納方法。 - 【請求項７】 前記データ用エラー訂正符号確認工程
は、エラーが存在する場合に該エラーを訂正し、 前記垂直パリティ用エラー訂正符号確認工程は、エラー
が存在する場合に該エラーを訂正することを特徴とする
請求項６記載の電子ディスク装置の垂直パリティ格納方
法。 - 【請求項８】 前記データ用エラー訂正符号確認工程お
よび前記垂直パリティ用エラー訂正符号確認工程により
確認された前記データのエラー訂正符号および前記垂直
パリティのエラー訂正符号を前記処理装置へ送出する送
出工程を有することを特徴とする請求項７記載の電子デ
ィスク装置の垂直パリティ格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017620A JP2000215073A (ja) | 1999-01-26 | 1999-01-26 | 電子ディスク装置およびその垂直パリティ格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11017620A JP2000215073A (ja) | 1999-01-26 | 1999-01-26 | 電子ディスク装置およびその垂直パリティ格納方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215073A true JP2000215073A (ja) | 2000-08-04 |
Family
ID=11948926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11017620A Pending JP2000215073A (ja) | 1999-01-26 | 1999-01-26 | 電子ディスク装置およびその垂直パリティ格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215073A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7529970B2 (en) | 2004-09-24 | 2009-05-05 | International Business Machines Corporation | System and method for improving the performance of operations requiring parity reads in a storage array system |
| KR20150022723A (ko) * | 2013-08-23 | 2015-03-04 | 실리콘 모션 인코포레이티드 | 플래시 메모리의 저장 유닛에 액세스하기 위한 방법 및 그 방법을 사용하는 장치 |
| JP2022550983A (ja) * | 2019-10-09 | 2022-12-06 | マイクロン テクノロジー，インク． | データ保護スキームを備えるメモリデバイス |
-
1999
- 1999-01-26 JP JP11017620A patent/JP2000215073A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7529970B2 (en) | 2004-09-24 | 2009-05-05 | International Business Machines Corporation | System and method for improving the performance of operations requiring parity reads in a storage array system |
| KR20150022723A (ko) * | 2013-08-23 | 2015-03-04 | 실리콘 모션 인코포레이티드 | 플래시 메모리의 저장 유닛에 액세스하기 위한 방법 및 그 방법을 사용하는 장치 |
| KR101677533B1 (ko) | 2013-08-23 | 2016-11-18 | 실리콘 모션 인코포레이티드 | 플래시 메모리의 저장 유닛에 액세스하기 위한 방법 및 그 방법을 사용하는 장치 |
| JP2022550983A (ja) * | 2019-10-09 | 2022-12-06 | マイクロン テクノロジー，インク． | データ保護スキームを備えるメモリデバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4192154B2 (ja) | エラー訂正のためのデータの分割 | |
| JP3165099B2 (ja) | 誤り訂正方法及びシステム | |
| US6996766B2 (en) | Error detection/correction code which detects and corrects a first failing component and optionally a second failing component | |
| US5418796A (en) | Synergistic multiple bit error correction for memory of array chips | |
| US8386889B1 (en) | Drive replacement techniques for RAID systems | |
| US7895502B2 (en) | Error control coding methods for memories with subline accesses | |
| US7840860B2 (en) | Double DRAM bit steering for multiple error corrections | |
| US5768294A (en) | Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address | |
| US20040003336A1 (en) | Error detection/correction code which detects and corrects memory module/transmitter circuit failure | |
| US11646094B2 (en) | Memory system with error detection | |
| JP3071828B2 (ja) | 誤り訂正積符号ブロックを生成するためのデータ処理方法と該データを記録媒体に記録するためのデータ処理方法及び該データの処理装置 | |
| JPH06324951A (ja) | 誤り検査／訂正機能を有するコンピュータ・システム | |
| JP2004282737A (ja) | 記憶媒体から検索されたデータを検証する方法およびシステム、ならびにコンピュータ可読記憶媒体 | |
| US4631725A (en) | Error correcting and detecting system | |
| WO2013147794A1 (en) | Enhanced storage of metadata utilizing improved error detection and correction in computer memory | |
| US20040225944A1 (en) | Systems and methods for processing an error correction code word for storage in memory components | |
| US5751745A (en) | Memory implemented error detection and correction code with address parity bits | |
| JP2005500730A (ja) | 復号器に情報が与えられる場合の改良された符号化 | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| JP2506936B2 (ja) | メモリの誤り検査方式 | |
| JP2000215073A (ja) | 電子ディスク装置およびその垂直パリティ格納方法 | |
| US11934263B2 (en) | Parity protected memory blocks merged with error correction code (ECC) protected blocks in a codeword for increased memory utilization | |
| US7774676B2 (en) | Methods and apparatuses for generating error correction codes | |
| US7174496B2 (en) | Error correction code block generating method and apparatus and optical storage medium containing error correction code block | |
| US7526714B2 (en) | Apparatus for checking data coherence, raid controller and storage system having the same, and method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |