JP2000208895A - Wiring board and its manufacture - Google Patents
Wiring board and its manufactureInfo
- Publication number
- JP2000208895A JP2000208895A JP11003242A JP324299A JP2000208895A JP 2000208895 A JP2000208895 A JP 2000208895A JP 11003242 A JP11003242 A JP 11003242A JP 324299 A JP324299 A JP 324299A JP 2000208895 A JP2000208895 A JP 2000208895A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- resistor
- layer
- substrate
- surface wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、基板の外表面に形
成された表面配線層の表面に厚膜状の抵抗体を形成して
なる配線基板およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board in which a thick-film resistor is formed on the surface of a surface wiring layer formed on the outer surface of the board, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】この種の厚膜状の抵抗体（厚膜抵抗体）
を有する配線基板（厚膜回路基板）は、例えば、ハイブ
リッドＩＣ等に用いられるが、通常、回路規模が大きな
ものや高集積化が必要なものでは積層基板が用いられて
いる。中でもアルミナ積層基板は、厚膜抵抗体を形成可
能なこと及びコストが安いという利点を有している。2. Description of the Related Art This type of thick film resistor (thick film resistor)
Is used for, for example, a hybrid IC or the like, but a laminated substrate is generally used for a substrate having a large circuit scale or a substrate requiring high integration. Above all, the alumina laminated substrate has an advantage that a thick film resistor can be formed and the cost is low.
【０００３】この様なアルミナ積層基板としては、例え
ば、特開昭４８−１０２２５８号公報や特開昭５５−２
７６５８号公報に示されたものがある。前者公報によれ
ば、回路を形成した積層基板と同時に抵抗体も形成する
ため、製造工程が簡単でコストを非常に安くできるとい
う利点を有している。しかし、この構造で用いられる抵
抗体は、積層基板と同時に抵抗体を形成するという制約
上、得られる抵抗値範囲が狭く、また、信頼性の面から
も劣るものであった。[0003] Such an alumina laminated substrate is disclosed in, for example, JP-A-48-102258 and JP-A-55-2.
There is one disclosed in Japanese Patent No. 7658. According to the former publication, since the resistor is formed simultaneously with the laminated substrate on which the circuit is formed, there is an advantage that the manufacturing process is simple and the cost can be extremely reduced. However, the resistor used in this structure has a narrow resistance value range due to the restriction that the resistor is formed simultaneously with the laminated substrate, and is inferior in reliability.
【０００４】これに対して、後者公報によれば、積層基
板を形成した後、還元雰囲気（例えばＮ2 ＋Ｈ2 ）下で
Ｓｉ系抵抗体を焼成することにより厚膜抵抗体を形成す
る。それによれば、積層基板を形成した後に抵抗体を形
成する工程が入るため、ややコスト的には不利である
が、抵抗体の信頼性が向上し、得られる抵抗値範囲も広
げられるという利点があり、前者よりも有利であると考
えられた。On the other hand, according to the latter publication, after forming a laminated substrate, a thick-film resistor is formed by firing a Si-based resistor in a reducing atmosphere (for example, N 2 + H 2 ). According to this, since the step of forming the resistor after the formation of the laminated substrate is included, it is slightly disadvantageous in terms of cost, but has the advantage that the reliability of the resistor is improved and the obtained resistance value range is widened. Yes, it was considered more advantageous than the former.
【０００５】しかしながら、上記両者の構造とも、回路
における表層の導体部分（表面配線層）がＷ（タングス
テン）又はＭｏ（モリブデン）で形成されており、この
上に部品（半導体チップ等）をはんだやワイヤボンディ
ングで接合することは、Ｗ及びＭｏとはんだ及びワイヤ
との接合性が良くないため、非常に困難であるという大
きな問題があった。However, in both of the above structures, the surface conductor (surface wiring layer) in the circuit is formed of W (tungsten) or Mo (molybdenum), and components (semiconductor chips and the like) are soldered thereon. Joining by wire bonding has a serious problem that it is very difficult because the joining properties of W and Mo with solder and wire are not good.
【０００６】このような表面配線層と部品との接合に係
る問題点に対して、部品接合面に、はんだとの接合性や
ワイヤボンディング性に優れるＣｕ等の金属めっきを形
成し、部品との接合性を向上するようにしたものがあ
り、例えば、特開昭５６−１４６２０１号公報等に示さ
れる構造（以下、部品接合性向上構造という）がある。
この部品接合性向上構造の一般的な製造方法を図３の概
略断面図に示す。[0006] In order to solve the problem relating to the bonding between the surface wiring layer and the component, a metal plating such as Cu which is excellent in the bonding property with the solder and the wire bonding property is formed on the bonding surface of the component, so that the bonding with the component is performed. There is a structure in which the joining property is improved, and for example, there is a structure disclosed in Japanese Patent Application Laid-Open No. 56-146201 (hereinafter referred to as a component joining property improving structure).
FIG. 3 is a schematic cross-sectional view showing a general method of manufacturing the structure for improving the bonding property of parts.
【０００７】表面配線層Ｊ１、内部配線層Ｊ２等から構
成される回路が形成された積層基板Ｊ３を形成した（図
３（ａ））後、部品接続面となる表面配線層Ｊ２の表面
に金属めっきＪ４を施す（図３（ｂ））。続いて、厚膜
抵抗体Ｊ５を印刷、乾燥、焼成工程を順に行うことによ
り形成する（図３（ｃ））。また、この後、厚膜抵抗体
Ｊ５を覆う保護ガラス（オーバコートガラス）Ｊ６を形
成し（図３（ｄ））、抵抗体Ｊ５のトリミング（図３
（ｅ）、図中、Ｊ７がトリミングされた部分）等を行
い、最後に、樹脂Ｊ８で抵抗体形成部分を覆う（図３
（ｆ））。After forming a laminated substrate J3 on which a circuit composed of the surface wiring layer J1, the internal wiring layer J2 and the like is formed (FIG. 3A), a metal is formed on the surface of the surface wiring layer J2 serving as a component connection surface. Plating J4 is applied (FIG. 3B). Subsequently, a thick film resistor J5 is formed by sequentially performing printing, drying, and firing steps (FIG. 3C). Thereafter, a protective glass (overcoat glass) J6 covering the thick film resistor J5 is formed (FIG. 3D), and the resistor J5 is trimmed (FIG. 3D).
(E), a portion where J7 is trimmed in the figure), and finally, a resistor forming portion is covered with a resin J8 (FIG. 3).
(F)).
【０００８】この部品接合性向上構造（及び製造工程）
においては、金属めっきＪ４を形成した後に抵抗体Ｊ５
を形成するために、めっきＪ４と抵抗体Ｊ５との接合性
が問題となるが、めっき材質としてＣｕを選択すれば問
題無い。このため、この部品接合性向上構造が部品実装
性及び厚膜抵抗体形成の面からもっとも優れると考えら
れていた。[0008] This structure for improving the bondability of parts (and the manufacturing process)
In the above, after the metal plating J4 is formed, the resistor J5 is formed.
In order to form the plating, the bonding property between the plating J4 and the resistor J5 becomes a problem, but there is no problem if Cu is selected as the plating material. For this reason, it has been considered that this structure for improving component bondability is most excellent in terms of component mountability and formation of a thick film resistor.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記の
部品接合性向上構造では、めっきＪ４を施す工程の後に
厚膜抵抗体Ｊ５を形成する工程を行うために、該抵抗体
形成工程においてめっき面が傷付いたり、抵抗体ペース
ト成分等により汚染されたりして、めっき層が本来有す
る優れたはんだ接合性及びワイヤボンディング性が損な
われ、部品との接合性が阻害されるという問題が生じ
る。However, in the above-described structure for improving the bonding property of parts, the step of forming the thick film resistor J5 is performed after the step of applying the plating J4. There is a problem in that the plated layer is impaired due to being scratched or contaminated by a resistor paste component or the like, thereby impairing the excellent solder bonding property and wire bonding property inherent to the plating layer, and impairing the bonding property with components.
【００１０】この問題は、厚膜抵抗体Ｊ５の信頼性向上
や精度向上のために、厚膜抵抗体Ｊ５を覆う保護ガラス
Ｊ６を形成したり、抵抗体Ｊ５のトリミング等を行った
りする場合には、更に顕著となる。また、保護ガラスＪ
６を形成した場合には、めっきＪ４と保護ガラスＪ６と
の接合強度が低く、結果として、保護ガラスＪ６の基板
Ｊ３への接合強度が低くなるという問題もある。This problem arises when forming a protective glass J6 covering the thick-film resistor J5 or performing trimming of the resistor J5 in order to improve the reliability and accuracy of the thick-film resistor J5. Becomes more remarkable. In addition, protective glass J
When No. 6 is formed, the bonding strength between the plating J4 and the protective glass J6 is low, and as a result, there is a problem that the bonding strength of the protective glass J6 to the substrate J3 is low.
【００１１】本発明は上記問題に鑑み、厚膜状の抵抗体
を有する配線基板において、めっき層と部品との接合性
が良好な配線基板及びその製造方法を提供することを第
１の目的とする。また、本発明は、上記第１の目的を達
成しつつ、基板に対する保護ガラスの接合性が良好な配
線基板及びその製造方法を提供することを第２の目的と
する。In view of the above problems, it is a first object of the present invention to provide a wiring board having a good bonding property between a plating layer and a component in a wiring board having a thick-film-shaped resistor, and a method of manufacturing the same. I do. It is a second object of the present invention to provide a wiring board and a method for manufacturing the same, which achieve the above first object and have good bonding properties of the protective glass to the substrate.
【００１２】[0012]
【課題を解決するための手段】本発明は、表面配線層を
形成する配線材料（Ｗ、Ｍｏ等）と厚膜抵抗体との接合
強度、及び該配線材料と保護ガラスとの接合強度は強い
という点、また、部品が接合される表面配線層にはめっ
き層が必要であるが、そのめっき層が必要な表面配線層
は抵抗体が形成されない部分であるという点に着目して
なされたものである。According to the present invention, the bonding strength between the wiring material (W, Mo, etc.) forming the surface wiring layer and the thick film resistor and the bonding strength between the wiring material and the protective glass are high. In addition, the surface wiring layer to which the components are joined requires a plating layer, but the surface wiring layer that requires the plating layer is a part where the resistor is not formed. It is.
【００１３】即ち、請求項１記載の発明では、基板
（１）と、この基板の外表面に形成された表面配線層
（３）と、この表面配線層と直接接触するように該表面
配線層の表面に形成された厚膜状の抵抗体（４）とを備
え、該抵抗体が形成されていない該表面配線層（３ｂ）
の表面に、めっき層（５）が形成されていることを特徴
としている。That is, according to the first aspect of the present invention, the substrate (1), the surface wiring layer (3) formed on the outer surface of the substrate, and the surface wiring layer so as to be in direct contact with the surface wiring layer. A thick-film-like resistor (4) formed on the surface of the surface wiring layer (3b) on which the resistor is not formed.
Is characterized in that a plating layer (5) is formed on the surface of the.
【００１４】本発明によれば、抵抗体が形成されていな
い表面配線層の表面にめっき層を形成しているから、基
板における表面配線層の表面に抵抗体を形成した後、め
っき層を形成できる。そのため、抵抗体形成工程や抵抗
体のトリミングにおいてめっき層の表面が傷付いたり、
抵抗体ペースト成分等により汚染されることが無く、め
っき層と部品との接合性が良好な配線基板を提供するこ
とができる。According to the present invention, since the plating layer is formed on the surface of the surface wiring layer where the resistor is not formed, the plating layer is formed after forming the resistor on the surface of the surface wiring layer on the substrate. it can. Therefore, the surface of the plating layer may be damaged in the resistor forming process or the trimming of the resistor,
It is possible to provide a wiring board that is not contaminated by a resistor paste component or the like and has good bonding properties between the plating layer and the component.
【００１５】また、請求項２記載の発明では、基板
（１）と、該基板の一面側に形成された第１の表面配線
層（３ａ）と、該基板の他面側に形成された第２の表面
配線層（３ｂ）と、該第１の表面配線層と直接接触する
ように該第１の表面配線層の表面に形成された厚膜状の
抵抗体（４）と、該第２の表面配線層の表面に形成され
ためっき層（５）とを備えたことを特徴としている。According to the second aspect of the present invention, the substrate (1), the first surface wiring layer (3a) formed on one surface of the substrate, and the first surface wiring layer (3a) formed on the other surface of the substrate. 2, a thick-film resistor (4) formed on the surface of the first surface wiring layer so as to be in direct contact with the first surface wiring layer, and the second surface wiring layer (3b). And a plating layer (5) formed on the surface of the surface wiring layer.
【００１６】本発明によれば、基板の一面と他面とで表
面配線層を区別し、他面側に抵抗体が形成されない第２
の表面配線層を設けているから、基板の一面側の第１の
表面配線層の表面に抵抗体を形成した後、第２の表面配
線層にめっき層を形成することができる。従って、請求
項１の発明と同様、抵抗体形成工程にて生じるめっき層
への上記不具合が無く、めっき層と部品との接合性が良
好な配線基板を提供することができる。According to the present invention, the surface wiring layer is distinguished between one surface and the other surface of the substrate, and the second surface, on which the resistor is not formed on the other surface, is formed.
Is provided, a resistor can be formed on the surface of the first surface wiring layer on one side of the substrate, and then a plating layer can be formed on the second surface wiring layer. Therefore, similar to the first aspect of the present invention, it is possible to provide a wiring board that does not have the above-described disadvantages to the plating layer generated in the resistor forming step and has good bonding properties between the plating layer and components.
【００１７】また、請求項３記載の配線基板は、抵抗体
（４）が形成されている表面配線層（３ａ）の表面に該
抵抗体を覆う様に保護ガラス（６）を形成し、該抵抗体
及び該保護ガラスが形成されていない表面配線層（３
ｂ）の表面に、めっき層（５）を形成したことを特徴と
している。本発明によれば、基板における表面配線層の
表面に抵抗体及び保護ガラスを形成した後、めっき層を
形成できる。そのため、抵抗体及び保護ガラスの形成工
程にて生じるめっき層への上記不具合が無く、めっき層
と部品との接合性が良好な配線基板を提供することがで
きる。また、めっき層と保護ガラスとの接合部分を無く
すことができ、基板に対する保護ガラスの接合性が良好
な配線基板を提供することができる。In the wiring board according to the third aspect, a protective glass (6) is formed on the surface of the surface wiring layer (3a) on which the resistor (4) is formed so as to cover the resistor. The surface wiring layer (3) on which the resistor and the protective glass are not formed
A plating layer (5) is formed on the surface of (b). According to the present invention, a plating layer can be formed after forming a resistor and a protective glass on the surface of a surface wiring layer on a substrate. Therefore, it is possible to provide a wiring board that does not have the above-described inconvenience to the plating layer generated in the step of forming the resistor and the protective glass, and that has good bonding between the plating layer and the component. In addition, the bonding portion between the plating layer and the protective glass can be eliminated, and a wiring board having good bonding properties of the protective glass to the substrate can be provided.
【００１８】また、請求項４記載の発明は、請求項１〜
請求項３記載の配線基板の具体的構成を提供するもので
ある。また、請求項５記載の発明は、基板（１）におけ
る表面配線層（３）の露出部の一部に直接接触するよう
に厚膜状の抵抗体（４）を形成した後、該抵抗体が形成
されていない表面配線層（３ｂ）の露出部にめっき層
（５）を形成することを特徴としており、抵抗体形成工
程にて生じるめっき層への上記不具合が無く、めっき層
と部品との接合性が良好な配線基板を製造する製造方法
を提供することができる。The invention described in claim 4 is the first invention.
A specific configuration of the wiring board according to claim 3 is provided. According to a fifth aspect of the present invention, a thick film resistor (4) is formed so as to directly contact a part of the exposed portion of the surface wiring layer (3) on the substrate (1), and then the resistor is formed. The plating layer (5) is formed on the exposed portion of the surface wiring layer (3b) where the surface is not formed. And a method for manufacturing a wiring board having good bonding properties.
【００１９】また、請求項６記載の発明は、一面側に露
出する第１の表面配線層（３ａ）と他面側に露出する第
２の表面配線層（３ｂ）とを有する基板（１）を用意
し、該第１の表面配線層の露出部に直接接触するように
厚膜状の抵抗体（４）を形成し、続いて、該第１の表面
配線層の表面に該抵抗体（４）を覆う様に保護ガラス
（６）を形成した後、該第２の表面配線層の表面にめっ
き層を形成することを特徴とする配線基板の製造方法を
提供するものである。According to a sixth aspect of the present invention, there is provided a substrate having a first surface wiring layer exposed on one side and a second surface wiring layer exposed on the other side. And forming a thick film-shaped resistor (4) so as to directly contact the exposed portion of the first surface wiring layer. Subsequently, the resistor (4) is formed on the surface of the first surface wiring layer. 4) A method for manufacturing a wiring board, comprising: forming a protective glass so as to cover 4), and then forming a plating layer on the surface of the second surface wiring layer.
【００２０】本製造方法によれば、抵抗体及び保護ガラ
スを第１の表面配線層に形成した後、これらが形成され
ていない第２の表面配線層の表面にめっき層を形成する
から、めっき層と部品との接合性及び基板に対する保護
ガラスの接合性が良好な配線基板を製造することができ
る。また、請求項７記載の発明によれば、請求項６記載
の製造方法の具体的製法を提供することができる。According to the present manufacturing method, after the resistor and the protective glass are formed on the first surface wiring layer, the plating layer is formed on the surface of the second surface wiring layer where these are not formed. It is possible to manufacture a wiring board having good bonding between the layer and the component and good bonding between the protective glass and the substrate. According to the seventh aspect of the present invention, a specific production method of the sixth aspect can be provided.
【００２１】なお、上記した括弧内の符号は、後述する
実施形態記載の具体的手段との対応関係を示す一例であ
る。Note that the reference numerals in parentheses described above are examples showing the correspondence with specific means described in the embodiment described later.
【００２２】[0022]
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本実施形態に係る配線基板
１００の断面構成を示す模式図である。配線基板１００
は、複数（図示例では３枚）のセラミック基板が積層さ
れた積層基板（本発明でいう基板）１を有する。複数の
セラミック基板は、例えばアルミナ、窒化アルミニウ
ム、ムライト等から構成されている。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 1 is a schematic diagram illustrating a cross-sectional configuration of a wiring board 100 according to the present embodiment. Wiring board 100
Has a laminated substrate (substrate according to the present invention) 1 on which a plurality (three in the illustrated example) of ceramic substrates are laminated. The plurality of ceramic substrates are made of, for example, alumina, aluminum nitride, mullite, or the like.
【００２３】積層基板１の内部には、内部配線層２が形
成されており、積層基板１の外表面１ａ、１ｂには内部
配線層２と導通する表面配線層３が形成されている。表
面配線層３は、積層基板１の一面１ａ側（図１中、下
側）に形成された第１の表面配線層３ａと、積層基板１
の他面１ｂ側（図１中、上側）に形成された第２の表面
配線層３ｂとから構成されている。これら各配線層２、
３は、モリブデン（Ｍｏ）やタングステン（Ｗ）等を主
成分とする材料から構成されている。An internal wiring layer 2 is formed inside the laminated substrate 1, and a surface wiring layer 3 electrically connected to the internal wiring layer 2 is formed on the outer surfaces 1 a and 1 b of the laminated substrate 1. The front surface wiring layer 3 includes a first surface wiring layer 3 a formed on one surface 1 a side (the lower side in FIG. 1) of the laminated substrate 1 and the laminated substrate 1.
And the second surface wiring layer 3b formed on the other surface 1b side (the upper side in FIG. 1). Each of these wiring layers 2,
Reference numeral 3 is made of a material containing molybdenum (Mo), tungsten (W), or the like as a main component.
【００２４】第１の表面配線層３ａの表面及び積層基板
１の一面１ａには、第１の表面配線層３ａと直接接触す
るように、ＬａＢ6 系材料またはＳｎＯ2 系材料等から
なる厚膜状の抵抗体４が形成されている。これら各配線
層２、３及び抵抗体４により、配線基板１００の配線部
が構成されている。なお、抵抗体４は、その一部４ａが
レーザトリミング等によって抵抗値を調整されたものと
なっている。On the surface of the first surface wiring layer 3a and one surface 1a of the laminated substrate 1, a thick film made of a LaB 6 -based material or a SnO 2 -based material is provided so as to be in direct contact with the first surface wiring layer 3a. A resistor 4 is formed. These wiring layers 2 and 3 and the resistor 4 constitute a wiring portion of the wiring board 100. The resistor 4 has a part 4a whose resistance value is adjusted by laser trimming or the like.
【００２５】また、積層基板１の他面１ｂにおける第２
の表面配線層（抵抗体が形成されていない表面配線層）
３ｂの表面は、はんだとの接合性やワイヤボンディング
性の良好な材質であるＣｕ、Ｎｉ、Ａｕ、ＡｇおよびＡ
ｌ等からなるめっき層５で被覆されている。第２の表面
配線層３ｂは、このめっき層５を介して、図示しない部
品（半導体チップ等）が半田付けされたりワイヤボンデ
ィングされる部分、即ち、部品実装部である。The second surface 1b of the laminated substrate 1
Surface wiring layer (surface wiring layer on which no resistor is formed)
The surface of 3b is made of Cu, Ni, Au, Ag and A, which are materials having good bonding properties with solder and wire bonding properties.
1 and the like. The second surface wiring layer 3b is a part to which a component (not shown) (semiconductor chip or the like) is soldered or wire-bonded via the plating layer 5, that is, a component mounting part.
【００２６】さらに、積層基板１の一面１ａ側において
は、抵抗体４及びこれと接続された第１の表面配線層３
ａの表面を覆う様に、例えば酸化亜鉛を主成分とする無
機ガラス等からなる厚膜状の保護ガラス６が形成されて
いる。そして、更に、この保護ガラス６を覆う様に、厚
膜状の樹脂膜７が形成されている。かかる構成を有する
配線基板１００の製造方法について述べる。図２は、配
線基板１００の製造方法を工程順に示す模式的断面図で
あり、図１の断面に対応している。Further, on one surface 1a side of the laminated substrate 1, the resistor 4 and the first surface wiring layer 3 connected thereto are connected.
A thick film-like protective glass 6 made of, for example, an inorganic glass containing zinc oxide as a main component is formed so as to cover the surface of a. Further, a thick resin film 7 is formed so as to cover the protective glass 6. A method for manufacturing the wiring board 100 having such a configuration will be described. FIG. 2 is a schematic cross-sectional view showing a method of manufacturing the wiring board 100 in the order of steps, and corresponds to the cross section of FIG.
【００２７】まず、図２（ａ）に示す様に、外表面に表
面配線層が露出するように形成された基板、即ち、一面
１ａ側に露出する第１の表面配線層３ａと他面１ｂ側に
露出する第２の表面配線層３ｂとを有する積層基板１を
用意する。この積層基板１は、公知の従来方法で形成可
能であり、例えば、内部配線層２の形成部位に貫通穴
（スルーホール）が形成された複数枚のグリーンシート
について、それぞれ、前記貫通穴にＷ、Ｍｏ等を主とす
る導体ペーストを充填し且つ内部及び表面配線層２、３
の所定パターンを印刷した後、各シートを積層し、加
圧、焼成することで得られる。First, as shown in FIG. 2A, a substrate formed so that the surface wiring layer is exposed on the outer surface, that is, the first surface wiring layer 3a exposed on one surface 1a side and the other surface 1b The laminated substrate 1 having the second surface wiring layer 3b exposed on the side is prepared. The laminated substrate 1 can be formed by a known conventional method. For example, for a plurality of green sheets in which through holes (through holes) are formed in portions where the internal wiring layers 2 are formed, W , Mo and the like and filled with a conductive paste and the inner and surface wiring layers 2 and 3
After the predetermined pattern is printed, the sheets are laminated, pressed, and fired.
【００２８】次に、図２（ｂ）に示す様に、積層基板１
において表面配線層３の露出部の一部、即ち第１の表面
配線層３ａの露出部に直接接触するように、厚膜状の抵
抗体４を形成する（抵抗体形成工程）。この工程は、一
般的な厚膜工程で良く、抵抗体ペーストをスクリーン印
刷により形成した後、乾燥及び焼成を行うことで抵抗体
４を形成することができる。抵抗体材料としては、表層
に形成されたＷやＭｏの酸化を防ぐために中性又は還元
雰囲気で焼成可能な材料が好ましい。使用可能な抵抗値
範囲及び信頼性の面も含めると、ＬａＢ6 系材料または
ＳｎＯ2 系材料をＮ2 雰囲気下で９００℃程度の温度で
焼成することが最適と考えられる。Next, as shown in FIG.
In step (1), the thick film resistor 4 is formed so as to directly contact a part of the exposed portion of the surface wiring layer 3, that is, the exposed portion of the first surface wiring layer 3a (resistor forming step). This step may be a general thick film step, and the resistor 4 can be formed by forming a resistor paste by screen printing, followed by drying and baking. As the resistor material, a material that can be fired in a neutral or reducing atmosphere to prevent oxidation of W and Mo formed on the surface layer is preferable. In consideration of the usable resistance value range and the reliability, it is considered optimal to fire the LaB 6 -based material or SnO 2 -based material at a temperature of about 900 ° C. in an N 2 atmosphere.
【００２９】次に、図２（ｃ）に示す様に、抵抗体４の
保護のため、抵抗体４及びこれと接続された第１の表面
配線層３ａの表面を覆う様に、保護ガラス（オーバコー
トガラス）６を、抵抗体４と同様な工程、即ちガラスペ
ーストの印刷、乾燥、焼成の各工程を行って形成する
（保護ガラス形成工程）。そして、必要により、図２
（ｄ）に示す様に、抵抗値調整用のトリミング（例えば
レーザトリミング等）を行う（抵抗値調整工程）。この
後、図２（ｅ）に示す様に、スクリーン印刷等により樹
脂膜７を形成、硬化させる（樹脂膜形成工程）。Next, as shown in FIG. 2C, in order to protect the resistor 4, a protective glass (such as a cover glass) is formed so as to cover the surface of the resistor 4 and the first surface wiring layer 3 a connected to the resistor 4. The overcoat glass 6 is formed by performing the same steps as the resistor 4, that is, the steps of printing, drying, and firing a glass paste (protective glass forming step). Then, if necessary, FIG.
As shown in (d), trimming for resistance value adjustment (for example, laser trimming) is performed (resistance value adjustment step). Thereafter, as shown in FIG. 2E, the resin film 7 is formed by screen printing or the like and cured (resin film forming step).
【００３０】ここで、樹脂膜７の形成は、少なくとも抵
抗体４が形成された部分について行う必要があり、ま
た、部品の実装に必要な部分（本例では積層基板１の他
面１ａ側）については行わない様にする。樹脂膜７の材
料は、後のめっき工程で溶解、はくり等を行さないもの
であれば良いが、回路の信頼性を考慮すると絶縁性の高
いものが好ましい。また、膜厚はめっき液等の侵入が無
い程度の厚さがあれば良く、極端に厚い場合には部品実
装時の障害となる可能性がある。Here, it is necessary to form the resin film 7 at least on the portion where the resistor 4 is formed, and on the portion necessary for mounting components (the other surface 1a side of the laminated substrate 1 in this example). About not to do. The material of the resin film 7 may be a material that does not dissolve or peel off in a later plating step, but a material having a high insulating property is preferable in consideration of the reliability of the circuit. Further, the film thickness only needs to be such that the plating solution or the like does not penetrate. If the film thickness is extremely large, it may be an obstacle when mounting components.
【００３１】以上の厚膜工程（抵抗体、保護ガラス、樹
脂膜の各形成工程）の後、抵抗体４が形成されていない
表面配線層（本例では第２の表面配線層３ｂ）の露出部
に、金属めっきを行い、めっき層（金属膜）５を形成す
る。具体的には、積層基板１の他面１ｂのみをめっき液
に浸漬し、無電解めっき等の手法を用いることで可能で
ある。ここで、めっきの材質としては、はんだとの接合
性やワイヤボンディング性を考慮すると、Ｃｕ、Ｎｉ、
Ａｕ、ＡｇおよびＡｌが好ましく、これらのうちのどれ
か一つの単一層またはその複合層を用いることができ
る。After the thick film process (the process of forming the resistor, the protective glass, and the resin film), the surface wiring layer on which the resistor 4 is not formed (the second surface wiring layer 3b in this example) is exposed. Metal plating is performed on the portion to form a plating layer (metal film) 5. Specifically, it is possible to immerse only the other surface 1b of the laminated substrate 1 in a plating solution and use a technique such as electroless plating. Here, as a material of the plating, Cu, Ni,
Au, Ag and Al are preferred, and a single layer of any one of them or a composite layer thereof can be used.
【００３２】ところで、本実施形態によれば、積層基板
１の一面１ａと他面１ｂとで表面配線層３を区別し、他
面１ｂ側に抵抗体４が形成されず且つ部品実装部分であ
る第２の表面配線層３ｂを設けている。そして、一面１
ａ側の第１の表面配線層３ａの表面に抵抗体４、保護ガ
ラス６及び樹脂膜７の各厚膜を順次形成するという厚膜
形成工程を実施した後、第２の表面配線層３ｂにめっき
層５を形成するようにしている。By the way, according to this embodiment, the surface wiring layer 3 is distinguished between the first surface 1a and the other surface 1b of the laminated substrate 1, and the resistor 4 is not formed on the other surface 1b side and is a component mounting portion. The second surface wiring layer 3b is provided. And one side 1
After performing a thick film forming step of sequentially forming each thick film of the resistor 4, the protective glass 6, and the resin film 7 on the surface of the first surface wiring layer 3a on the a side, the second surface wiring layer 3b is formed. The plating layer 5 is formed.
【００３３】そのため、これらの厚膜形成工程に起因す
るめっき層５表面の傷発生や汚染といった不具合が無く
なり、また、従来構造（図３参照）にて存在していため
っき層と保護ガラスとの接合部分（オーバラップ部分）
を無くすことができる。従って、本実施形態によれば、
めっき層５と部品との接合性及び基板１に対する保護ガ
ラス７の接合性が良好な配線基板１００、およびそのよ
うな配線基板１００の製造方法を提供することができ
る。Therefore, defects such as scratches and contamination on the surface of the plating layer 5 due to these thick film forming steps are eliminated, and the plating layer and the protective glass existing in the conventional structure (see FIG. 3) are not used. Joint (overlap)
Can be eliminated. Therefore, according to the present embodiment,
It is possible to provide a wiring board 100 having good bonding property between the plating layer 5 and the component and bonding property of the protective glass 7 to the substrate 1, and a method for manufacturing such a wiring board 100.
【００３４】（他の実施形態）なお、上記配線基板１０
０において、保護ガラス６及び樹脂膜７が無い構成であ
ってもよい。ここで、上記配線基板１００において樹脂
膜７が無い構造の製造方法について述べる。この構造に
おいても積層基板１の作製、抵抗体４の形成、トリミン
グ（抵抗値調整）及び保護ガラス６の形成工程は全く同
一でよい。本例では前記工程の後に、耐めっきマスクの
形成を行う。(Other Embodiments) The wiring board 10
At 0, a configuration without the protective glass 6 and the resin film 7 may be employed. Here, a method of manufacturing a structure without the resin film 7 in the wiring board 100 will be described. Also in this structure, the steps of manufacturing the laminated substrate 1, forming the resistor 4, trimming (resistance adjustment), and forming the protective glass 6 may be exactly the same. In this example, a plating resistant mask is formed after the above step.
【００３５】このマスクは、アクリルやビニール等から
なる樹脂系のペースト材料を印刷やディスペンスにより
抵抗体４上に塗布、硬化することにより形成する。抵抗
体部分とめっきを行う部分とが接近していなければ、ビ
ニール等からなるシートを貼り付けてマスクとしてもよ
い。この後、上記実施形態と同様にめっき工程を行った
後に、マスクを機械的に剥がす工程を行う。なお、本工
程では、この後めっき層の熱処理を、保護ガラスよりも
十分低い温度で実施することも可能である。This mask is formed by applying and curing a resin-based paste material such as acrylic or vinyl on the resistor 4 by printing or dispensing. If the resistor portion and the portion to be plated are not close to each other, a sheet made of vinyl or the like may be attached as a mask. Thereafter, after performing the plating step in the same manner as in the above embodiment, a step of mechanically peeling off the mask is performed. In this step, the heat treatment of the plating layer can be performed at a temperature sufficiently lower than that of the protective glass.
【００３６】また、本発明は、基板としては、上記のセ
ラミックの積層基板に限定されるものではなく、単層の
基板であってもよい。要するに、基板の外表面に形成さ
れた表面配線層と、該表面配線層と直接接触するように
該表面配線層の表面に形成された厚膜状の抵抗体とを備
える配線基板であれば、本発明を適用できる。In the present invention, the substrate is not limited to the ceramic laminated substrate described above, but may be a single-layer substrate. In short, a wiring board including a surface wiring layer formed on the outer surface of the substrate and a thick-film resistor formed on the surface of the surface wiring layer so as to directly contact the surface wiring layer, The present invention can be applied.
【図１】本発明の実施形態に係る配線基板の断面構成を
示す説明図である。FIG. 1 is an explanatory diagram illustrating a cross-sectional configuration of a wiring board according to an embodiment of the present invention.
【図２】図１に示す配線基板の製造方法を示す工程図で
ある。FIG. 2 is a process chart showing a method for manufacturing the wiring board shown in FIG. 1;
【図３】従来の配線基板の製造方法を示す工程図であ
る。FIG. 3 is a process chart showing a conventional method for manufacturing a wiring board.
１…積層基板、２…内部配線層、３…表面配線層、３ａ
…第１の表面配線層、３ｂ…第２の表面配線層、４…抵
抗体、５…めっき層、６…保護ガラス。DESCRIPTION OF SYMBOLS 1 ... Laminated board, 2 ... Internal wiring layer, 3 ... Surface wiring layer, 3a
... 1st surface wiring layer, 3b ... 2nd surface wiring layer, 4 ... resistor, 5 ... plating layer, 6 ... protective glass.
フロントページの続き (72)発明者 長坂 崇 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 4E351 AA07 AA09 BB05 BB31 BB33 BB35 BB49 CC12 DD04 DD17 DD19 DD35 DD38 EE01 FF04 FF18 GG02 Continued on the front page (72) Inventor Takashi Nagasaka 1-1-1, Showa-cho, Kariya-shi, Aichi F-term in Denso Corporation (reference) 4E351 AA07 AA09 BB05 BB31 BB33 BB35 BB49 CC12 DD04 DD17 DD19 DD35 DD38 EE01 FF04 FF18 GG02
Claims (8)
表面に形成された厚膜状の抵抗体（４）とを備え、 前記抵抗体が形成されていない前記表面配線層（３ｂ）
の表面には、めっき層（５）が形成されていることを特
徴とする配線基板。1. A substrate (1), a surface wiring layer (3) formed on an outer surface of the substrate, and a thick film formed on a surface of the surface wiring layer so as to be in direct contact with the surface wiring layer. The surface wiring layer (3b), in which the resistor is not formed.
A wiring layer, wherein a plating layer (5) is formed on a surface of the wiring board.
ａ）と、 前記基板の他面側に形成された第２の表面配線層（３
ｂ）と、 前記第１の表面配線層と直接接触するように前記第１の
表面配線層の表面に形成された厚膜状の抵抗体（４）
と、 前記第２の表面配線層の表面に形成されためっき層
（５）と、を備えることを特徴とする配線基板。2. A substrate (1), and a first surface wiring layer (3) formed on one side of the substrate.
a) and a second surface wiring layer (3) formed on the other surface side of the substrate.
b) a thick-film resistor (4) formed on the surface of the first surface wiring layer so as to be in direct contact with the first surface wiring layer (4)
And a plating layer (5) formed on the surface of the second surface wiring layer.
表面配線層（３ａ）の表面には、前記抵抗体を覆う様に
保護ガラス（６）が形成されており、 前記めっき層（５）は、前記抵抗体及び前記保護ガラス
が形成されていない前記表面配線層（３ｂ）の表面に、
形成されていることを特徴とする請求項１または２に記
載の配線基板。3. A protective glass (6) is formed on a surface of the surface wiring layer (3a) on which the resistor (4) is formed, so as to cover the resistor. 5) The surface of the surface wiring layer (3b) on which the resistor and the protective glass are not formed,
The wiring board according to claim 1, wherein the wiring board is formed.
ともにその内部に前記表面配線層（３ａ、３ｂ）と導通
する内部配線層（２）が形成されたものであり、 前記表面及び内部の各配線層はＷまたはＭｏを主成分と
する材料から構成され、 前記めっき層（５）は銅、ニッケルまたは金から構成さ
れ、 前記抵抗体（４）はホウ化ランタン及び酸化スズを主成
分とする材料から構成されていることを特徴とする請求
項１ないし３のいずれか１つに記載の配線基板。4. The substrate (1) is made of alumina and has an internal wiring layer (2) formed therein which is electrically connected to the surface wiring layers (3a, 3b). Each of the wiring layers is made of a material mainly containing W or Mo, the plating layer (5) is made of copper, nickel or gold, and the resistor (4) is mainly made of lanthanum boride and tin oxide. The wiring board according to claim 1, wherein the wiring board is made of a material that performs the following.
うに形成された基板（１）を用意し、 この表面配線層の露出部の一部に直接接触するように厚
膜状の抵抗体（４）を形成した後、 前記抵抗体が形成されていない前記表面配線層（３ｂ）
の露出部に、めっき層（５）を形成することを特徴とす
る配線基板の製造方法。5. A substrate (1) formed so that a surface wiring layer (3) is exposed on the outer surface is prepared, and a thick film is formed so as to directly contact a part of the exposed portion of the surface wiring layer. After forming the resistor (4), the surface wiring layer (3b) on which the resistor is not formed
Forming a plating layer (5) on an exposed portion of the wiring board.
ａ）と他面側に露出する第２の表面配線層（３ｂ）とを
有する基板（１）を用意する工程と、 前記第１の表面配線層の露出部に直接接触するように厚
膜状の抵抗体（４）を形成する工程と、 前記第１の表面配線層の表面に、前記抵抗体（４）を覆
う様に保護ガラス（６）を形成する工程と、 続いて、前記第２の表面配線層の表面にめっき層（５）
を形成する工程と、を備えることを特徴とする配線基板
の製造方法。6. A first surface wiring layer (3) exposed on one surface side.
a) a step of preparing a substrate (1) having a second surface wiring layer (3b) exposed on the other surface side; and a thick film formed so as to directly contact the exposed portion of the first surface wiring layer. Forming a resistor (4), and forming a protective glass (6) on the surface of the first surface wiring layer so as to cover the resistor (4); Plating layer on the surface of the surface wiring layer (5)
Forming a wiring board.
るとともにその内部に前記第１及び第２の表面配線層
（３ａ、３ｂ）と導通する内部配線層（２）が形成され
たものを用い、 前記両表面層及び前記内部配線層としてＷまたはＭｏを
主成分とする材料から構成されたものを用い、 前記めっき層（５）として銅、ニッケルまたは金から構
成された単一層またはその複合層を用い、 前記抵抗体（４）としてホウ化ランタンまたは酸化スズ
を主成分とする材料から構成されたものを用いることを
特徴とする請求項６に記載の配線基板の製造方法。7. The substrate (1) is made of alumina and has an internal wiring layer (2) formed therein and electrically connected to the first and second surface wiring layers (3a, 3b). A single layer made of copper, nickel or gold as the plating layer (5) or a composite layer thereof, wherein the both surface layers and the internal wiring layer are made of a material containing W or Mo as a main component; The method according to claim 6, wherein the resistor (4) is made of a material containing lanthanum boride or tin oxide as a main component.
あって、且つ前記表面配線層（３）と電気的に接続され
た内部配線層（２）を基板内部に有する積層基板（１）
を、前記基板として用いることを特徴とする請求項５ま
たは６に記載の配線基板の製造方法。8. A laminated substrate (1) comprising a plurality of sheets laminated and having an internal wiring layer (2) electrically connected to the surface wiring layer (3) inside the substrate.
7. The method according to claim 5, wherein the substrate is used as the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003242A JP2000208895A (en) | 1999-01-08 | 1999-01-08 | Wiring board and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11003242A JP2000208895A (en) | 1999-01-08 | 1999-01-08 | Wiring board and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208895A true JP2000208895A (en) | 2000-07-28 |
Family
ID=11552002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11003242A Pending JP2000208895A (en) | 1999-01-08 | 1999-01-08 | Wiring board and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208895A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022107646A1 (en) | 2020-11-17 | 2022-05-27 | 京セラ株式会社 | Circuit board and electronic device |
| WO2023022048A1 (en) * | 2021-08-20 | 2023-02-23 | 京セラ株式会社 | Circuit board and electronic device |
-
1999
- 1999-01-08 JP JP11003242A patent/JP2000208895A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022107646A1 (en) | 2020-11-17 | 2022-05-27 | 京セラ株式会社 | Circuit board and electronic device |
| WO2023022048A1 (en) * | 2021-08-20 | 2023-02-23 | 京セラ株式会社 | Circuit board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937321A (en) | Method for manufacturing ceramic multilayer circuit | |
| US5383093A (en) | Hybrid integrated circuit apparatus | |
| JPH05218229A (en) | Ceramic circuit board | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| JP2000208895A (en) | Wiring board and its manufacture | |
| JPH0210571B2 (en) | ||
| JP2002373961A (en) | Resin sealed electronic device | |
| JP2000022070A (en) | Electronic part having bump and its manufacture | |
| JP4671511B2 (en) | Wiring board manufacturing method | |
| JP3896333B2 (en) | Thick film multilayer wiring board | |
| JPH10139559A (en) | Glass-ceramic substrate and its manufacture | |
| JPH11126853A (en) | Production of thick-film circuit board | |
| JP4570190B2 (en) | Wiring board | |
| JP2000174423A (en) | Wiring board and manufacture thereof | |
| JPH10139560A (en) | Ceramic substrate | |
| JP2006186064A (en) | Chip resistor | |
| JP2002026527A (en) | Laminated wiring board and its manufacturing method | |
| JP2661158B2 (en) | Lead pattern formation method | |
| JP2746798B2 (en) | Wiring board | |
| JPS60198761A (en) | Soldering method | |
| JP3279846B2 (en) | Method for manufacturing semiconductor device | |
| JP2710893B2 (en) | Electronic components with leads | |
| JP3622160B2 (en) | Ceramic substrate and manufacturing method thereof | |
| JP3323156B2 (en) | Chip resistor | |
| JP2763470B2 (en) | Wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070104 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |