JP2000206557A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JP2000206557A
JP2000206557A JP11007604A JP760499A JP2000206557A JP 2000206557 A JP2000206557 A JP 2000206557A JP 11007604 A JP11007604 A JP 11007604A JP 760499 A JP760499 A JP 760499A JP 2000206557 A JP2000206557 A JP 2000206557A
Authority
JP
Japan
Prior art keywords
insulating film
active element
electrode
interlayer insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11007604A
Other languages
Japanese (ja)
Other versions
JP3537694B2 (en
Inventor
Takashi Hirose
貴司 廣瀬
Katsuo Iwasaki
勝男 岩崎
Tatsuya Wakimoto
竜也 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP760499A priority Critical patent/JP3537694B2/en
Publication of JP2000206557A publication Critical patent/JP2000206557A/en
Application granted granted Critical
Publication of JP3537694B2 publication Critical patent/JP3537694B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To make possible peeling and regeneration of mounting failure without producing defects in an interlayer insulating film in the production of a liquid crystal display device having a larger opening rate in which pixel electrodes are disposed in the uppermost layer of an active element array substrate through the interlayer insulating film. SOLUTION: Panel mounted electrodes 6a connected to active elements are formed in a mounting part, and an interlayer insulating film 7 is formed. The interlayer insulating film 7 on the panel mounted electrodes 6a and on the drain electrodes is opened by patterning. Then a protective film 8b is formed to cover the edge region 7b of the interlayer insulating film and the panel mounted electrodes 6a by patterning. Then terminals mounted on circuits with circuit mounted electrodes formed are connected by using a connecting film having anisotropic conductivity. By this method, the connecting film can be peeled without producing defects in the interlayer insulating film edge 7b in a remounting process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、情報処理端末や映
像機器の表示装置として用いられる液晶表示装置及びそ
の製造方法に関するもので、詳しくはアクティブ素子ア
レイ基板の最上層に層間絶縁膜を介して画素電極を配置
し、開口率を高める構造の液晶パネルにおいて、パネル
実装電極と回路実装電極との接続方法を改良する技術に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device used as a display device of an information processing terminal or a video device and a method of manufacturing the same. The present invention relates to a technique for improving a connection method between a panel mounting electrode and a circuit mounting electrode in a liquid crystal panel having a structure in which pixel electrodes are arranged to increase an aperture ratio.

【0002】[0002]

【従来の技術】従来、アクティブ素子アレイ基板の開口
率を高めるため、層間絶縁膜を介して最上層に画素電極
を形成する液晶表示装置及びその製造方法が発表されて
いる。その1例として、シンジョウ著、「短縮工程法に
より作製した高開口率11.3インチSVGA TFT-LCD 」、19
96年アクティブマトリックス液晶表示装置国際学会(AM
-LCD 96 )予稿集、第201 頁〜第204 頁が知られてい
る。(M.Sinjou et al.,AHigh Aperture Ratio 11.3 in
ch-diagonal SVGA TFT-LCDs Fabricated by Reduced Pr
ocess Method, Digest of Technical Papers 1996 Inte
rnational Workshop on Active-Matrix Liquid Crystal
Displays(AM-LCD 96 ),pp.201 〜pp.204)
2. Description of the Related Art Hitherto, in order to increase the aperture ratio of an active element array substrate, a liquid crystal display device in which a pixel electrode is formed in the uppermost layer via an interlayer insulating film and a method of manufacturing the same have been disclosed. As an example, Shinjo, “A high-aperture 11.3 inch SVGA TFT-LCD fabricated by a shortened process method”, 19
96th International Conference on Active Matrix LCDs (AM
-LCD 96) Proceedings, pages 201 to 204 are known. (M. Sinjou et al., AHigh Aperture Ratio 11.3 in
ch-diagonal SVGA TFT-LCDs Fabricated by Reduced Pr
ocess Method, Digest of Technical Papers 1996 Inte
rnational Workshop on Active-Matrix Liquid Crystal
Displays (AM-LCD 96), pp. 201-204

【0003】図9は、従来の液晶表示装置及びその製造
方法を示すアクティブ素子部の断面図である。図9にお
いてアクティブ素子アレイ基板は、ガラスからなる基板
1、ソース電極2及びドレイン電極3を有する薄膜トラ
ンジスタ4(Thin Film Transistor;以下TFTとい
う)、ゲート電極配線5、ゲート電極5a、ソース配線
6、層間絶縁膜7、画素電極8、ドレイン電極3と画素
電極8とを接続するために形成された層間絶縁膜7のコ
ンタクトホール7aを含んで構成される。
FIG. 9 is a sectional view of an active element showing a conventional liquid crystal display device and a method of manufacturing the same. In FIG. 9, an active element array substrate includes a substrate 1 made of glass, a thin film transistor (hereinafter, referred to as a TFT) 4 having a source electrode 2 and a drain electrode 3, a gate electrode wiring 5, a gate electrode 5a, a source wiring 6, an interlayer. It is configured to include the insulating film 7, the pixel electrode 8, and the contact hole 7 a of the interlayer insulating film 7 formed for connecting the drain electrode 3 and the pixel electrode 8.

【0004】このような構造のアクティブ素子アレイ基
板を製造するには、まず、ガラスからなる基板1上に、
インジュウム錫酸化物(Indium Tin Oxide、以下ITO
という)からなるソース電極2とドレイン電極3とを形
成する。次に、a−Si、SiNを夫々チャネル層、ゲ
ート絶縁膜とし、ゲート電極5aを形成する。こうして
ソース電極2、ドレイン電極3、ゲート電極5aを有す
るTFT4が形成される。次にソース電極2上にソース
配線6を形成し、ゲート電極5a上にゲート電極配線5
を形成する。尚、ゲート電極5aとゲート電極配線5と
は実質的に同一プロセスで形成する。
In order to manufacture an active element array substrate having such a structure, first, a substrate 1 made of glass is
Indium Tin Oxide (hereinafter ITO)
) Is formed. Next, a-Si and SiN are used as a channel layer and a gate insulating film, respectively, to form a gate electrode 5a. Thus, a TFT 4 having the source electrode 2, the drain electrode 3, and the gate electrode 5a is formed. Next, a source line 6 is formed on the source electrode 2 and a gate electrode line 5 is formed on the gate electrode 5a.
To form The gate electrode 5a and the gate electrode wiring 5 are formed by substantially the same process.

【0005】次に、感光性でありかつ低誘電率(比誘電
率=3.5 )の絶縁膜材料を全面にスピン塗布し、露光現
像(パターンニング)によりコンタクトホール7a を有
する厚さ1.5 μmの層間絶縁膜7を形成する。次に再度
ITOを層間絶縁膜7の全面に成膜後、露光現像工程に
より画素電極8を形成する。ここで画素電極8はコンタ
クトホール7a を介しドレイン電極3と接続され、かつ
ゲート電極配線5上及びソース配線6上に一部が層間絶
縁膜7を挟んで重なる状態となる。
Next, a photosensitive and low dielectric constant (relative dielectric constant = 3.5) insulating film material is spin-coated on the entire surface, and exposed and developed (patterned) to form a 1.5 μm thick interlayer having a contact hole 7a. An insulating film 7 is formed. Next, after ITO is again formed on the entire surface of the interlayer insulating film 7, the pixel electrode 8 is formed by an exposure and development process. Here, the pixel electrode 8 is connected to the drain electrode 3 via the contact hole 7a, and partially overlaps the gate electrode wiring 5 and the source wiring 6 with the interlayer insulating film 7 interposed therebetween.

【0006】このような層間絶縁膜7の存在により、最
上層の画素電極8をゲート電極配線5上及びソース配線
6上にまで拡張して形成でき、画素電極8の有効面積を
より大きくできる。更に層間絶縁膜7をスピン塗布で厚
く形成することにより、画素電極8とゲート電極配線5
及びソース配線6との間の寄生容量を低減できる。この
ため、クロストークの発生を抑制でき、開口率の大きな
液晶表示装置を得ることが可能となる。
The presence of such an interlayer insulating film 7 allows the pixel electrode 8 in the uppermost layer to be formed so as to extend over the gate electrode wiring 5 and the source wiring 6, and the effective area of the pixel electrode 8 can be further increased. Further, by forming the interlayer insulating film 7 thick by spin coating, the pixel electrode 8 and the gate electrode wiring 5 are formed.
And the parasitic capacitance between the source wiring 6 and the source wiring 6 can be reduced. Therefore, the occurrence of crosstalk can be suppressed, and a liquid crystal display device having a large aperture ratio can be obtained.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うな液晶表示装置及びその製造方法に示されたように、
配線上に層間絶縁膜を有する構造のアクティブ素子アレ
イ基板の場合、駆動回路との実装工程において接続不良
(以下、実装不良という)が生じると、再実装を行わな
ければならない。このとき、アクティブ素子アレイ基板
のパネル実装電極部から回路実装電極部を剥離すると、
実装部近傍の層間絶縁膜が破損することが多かった。こ
の場合、液晶表示装置の信頼性を損なう恐れが生じる。
However, as shown in such a liquid crystal display device and its manufacturing method,
In the case of an active element array substrate having a structure having an interlayer insulating film on a wiring, if a connection failure (hereinafter, referred to as a mounting failure) occurs in a mounting process with a drive circuit, it must be remounted. At this time, when the circuit mounting electrode portion is peeled from the panel mounting electrode portion of the active element array substrate,
The interlayer insulating film near the mounting part was often damaged. In this case, the reliability of the liquid crystal display device may be impaired.

【0008】以下に図9及び図10〜図12を用い、上
記の実装部近傍のアクティブ素子アレイ基板の構造と、
回路実装電極部との接続方法について詳細に説明する。
図10は、従来の液晶表示装置でのアクティブ素子アレ
イ基板の実装部における構造図であり、(a)は部分透
視平面図、(b)は(a)のA―B線で切断した構造断
面図である。図11は従来の液晶表示装置での実装工程
後の実装部における構造図であり、(a)は部分透視平
面図、(b)は(a)のA―B線で切断した構造断面図
である。図12は従来の液晶表示装置での実装工程での
実装不良に伴い、接続膜除去後のアクティブ素子アレイ
基板の実装部における構造図であり、(a)は部分透視
平面図、(b)は(a)中のA―B線で切断した構造断
面図である。
Referring to FIGS. 9 and 10 to 12, the structure of the active element array substrate in the vicinity of the mounting portion will be described.
A method for connecting to the circuit mounting electrode unit will be described in detail.
10A and 10B are structural views of a mounting portion of an active element array substrate in a conventional liquid crystal display device, where FIG. 10A is a partially transparent plan view, and FIG. 10B is a structural cross section cut along line AB in FIG. FIG. 11A and 11B are structural views of a mounting portion after a mounting step in a conventional liquid crystal display device, in which FIG. 11A is a partially transparent plan view, and FIG. 11B is a structural cross-sectional view taken along line AB in FIG. is there. 12A and 12B are structural views of a mounting portion of an active element array substrate after a connection film is removed due to a mounting defect in a mounting process in a conventional liquid crystal display device, where FIG. 12A is a partially transparent plan view, and FIG. FIG. 3A is a structural cross-sectional view taken along line AB in FIG.

【0009】図10〜図12において、パネル実装電極
6aは図9のソース配線6に給電する引出電極であり、
ソース配線6と同時に形成される。層間絶縁膜端部7b
はパネル実装電極6aを露呈するために形成された層間
絶縁膜7の終端部であり、基板1の端部と一定の距離を
隔てて層間絶縁膜7をパターンニングにより除去するこ
とにより形成される。回路実装端子9はFPC又はTC
Pの端部であり、回路実装電極10がパターンニングに
より形成されている。
In FIGS. 10 to 12, a panel mounting electrode 6a is an extraction electrode for supplying power to the source wiring 6 in FIG.
It is formed simultaneously with the source wiring 6. End 7b of interlayer insulating film
Is an end portion of the interlayer insulating film 7 formed for exposing the panel mounting electrode 6a, and is formed by removing the interlayer insulating film 7 by patterning at a predetermined distance from an end of the substrate 1. . Circuit mounting terminal 9 is FPC or TC
This is the end of P, and the circuit mounting electrode 10 is formed by patterning.

【0010】図11(b)に示す接続膜11は、回路実
装端子9をパネル実装電極6aに実装接続する導電性の
接続膜である。接続膜11は異方性導電膜(ACF)と
も呼ばれ、導電粒子と接着材から構成される。接続原理
は基本的には圧接であり、導電粒子が電気接続を、接着
材が圧接状態を保持する機能を有している。従って圧接
方向に存在する電極に対してのみ電気的接続を行うこと
ができる。図12に示す層間絶縁膜欠損部7cは、実装
部再生のため接続膜11を除去する際に、層間絶縁膜端
部7bが欠損した部分である。その他の構成は図9に示
したものと同じであるため、同一構成部分には同一番号
を付して詳細な説明を省略する。
The connection film 11 shown in FIG. 11B is a conductive connection film for mounting and connecting the circuit mounting terminal 9 to the panel mounting electrode 6a. The connection film 11 is also called an anisotropic conductive film (ACF), and is composed of conductive particles and an adhesive. The connection principle is basically pressure welding, and the conductive particles have a function of maintaining electrical connection, and the adhesive has a function of maintaining pressure contact. Therefore, electrical connection can be made only to the electrodes existing in the pressure contact direction. The interlayer insulating film defective portion 7c shown in FIG. 12 is a portion where the interlayer insulating film end 7b is defective when the connection film 11 is removed for reproducing the mounting portion. Since other configurations are the same as those shown in FIG. 9, the same components are denoted by the same reference numerals and detailed description is omitted.

【0011】まず、アクティブ素子アレイ基板の実装部
において、画素電極の形成前に層間絶縁膜7が形成され
る。この層間絶縁膜7に対し、パターンニングにより図
9に示すようなコンタクトホール7aが形成される。そ
して図10のように、TFT4への給電のためのパネル
実装電極6aが露呈されるよう層間絶縁膜端部7bが形
成される。
First, an interlayer insulating film 7 is formed in a mounting portion of an active element array substrate before forming a pixel electrode. A contact hole 7a as shown in FIG. 9 is formed in the interlayer insulating film 7 by patterning. Then, as shown in FIG. 10, an end portion 7b of the interlayer insulating film is formed such that the panel mounting electrode 6a for supplying power to the TFT 4 is exposed.

【0012】その後の実装工程において、回路実装電極
10を有する回路実装端子9を接続膜11を挟んでパネ
ル実装電極6a上に押圧し、接続膜11の加熱により接
着材を硬化させる。こうしてアクティブ素子アレイ基板
とFPC又はTCPとの接続を完了する。なお、接続膜
11の厚みは導電粒子の径と同程度に保持されているの
で、複数の導電粒子がパネル実装電極6aと回路実装電
極10とに接触する。一方、パネル実装電極6a又は回
路実装電極10の配列ピッチは導電粒子の径より十分大
きいので、隣接するパネル実装電極6a同志、又は回路
実装電極10同志は絶縁された状態となる。こうしてパ
ネル実装電極6aと回路実装電極10との方向のみに導
電性が確保される。
In a subsequent mounting step, the circuit mounting terminals 9 having the circuit mounting electrodes 10 are pressed onto the panel mounting electrodes 6a with the connection film 11 interposed therebetween, and the connection film 11 is heated to cure the adhesive. Thus, the connection between the active element array substrate and the FPC or TCP is completed. Since the thickness of the connection film 11 is kept substantially equal to the diameter of the conductive particles, the plurality of conductive particles contact the panel mounting electrode 6a and the circuit mounting electrode 10. On the other hand, since the arrangement pitch of the panel mounting electrodes 6a or the circuit mounting electrodes 10 is sufficiently larger than the diameter of the conductive particles, the adjacent panel mounting electrodes 6a or the circuit mounting electrodes 10 are in an insulated state. Thus, conductivity is ensured only in the direction of the panel mounting electrode 6a and the circuit mounting electrode 10.

【0013】この実装工程後に接続検査を行う。このと
きの検査により、回路実装電極10とパネル実装電極6
aとの電気的接続が不完全と判定された場合、接続膜1
1を剥離し、パネル実装電極6aと回路実装電極10と
を再生すべく、実装工程を再度行う。この剥離工程にお
いて、接続膜11と接触していた層間絶縁膜端部7bの
一部が図12(a),(b)に示すように欠損し、層間
絶縁膜欠損部7cを生じてしまう。
After this mounting step, a connection test is performed. By the inspection at this time, the circuit mounting electrode 10 and the panel mounting electrode 6
a is determined to be incomplete, the connection film 1
1 is peeled off, and the mounting process is performed again to reproduce the panel mounting electrode 6a and the circuit mounting electrode 10. In this peeling step, a part of the interlayer insulating film end 7b that has been in contact with the connection film 11 is broken as shown in FIGS. 12A and 12B, and an interlayer insulating film defective portion 7c is generated.

【0014】この原因として、接続膜11と層間絶縁膜
端部7bとの密着性が、層間絶縁膜端部7bとその下層
との密着性より強固であるためと推測される。このよう
な層間絶縁膜欠損部7cを有する状態で、アクティブ素
子アレイ基板の再度の実装を行うと、液晶表示装置の信
頼性が低下する。信頼性低下の主たる要因は、パネル実
装電極6aとの界面において水分等の不純物が侵入し、
アクティブ素子の機能が劣化することである。この課題
に対し、層間絶縁膜端部7bを接続膜11と接しないよ
うに遠ざけて形成することも考えられるが、アクティブ
素子からパネル実装電極6aまでの配線が長くなり、寄
生抵抗の増大という好ましくない結果につながる。
It is assumed that this is because the adhesion between the connection film 11 and the end 7b of the interlayer insulating film is stronger than the adhesion between the end 7b of the interlayer insulating film and the lower layer. If the active element array substrate is mounted again with such an interlayer insulating film defective portion 7c, the reliability of the liquid crystal display device is reduced. The main cause of the decrease in reliability is that impurities such as moisture enter the interface with the panel mounting electrode 6a,
The function of the active element is degraded. In order to solve this problem, it is conceivable to form the end 7b of the interlayer insulating film so as not to be in contact with the connection film 11, but the wiring from the active element to the panel mounting electrode 6a becomes longer, and the parasitic resistance increases. Not lead to results.

【0015】本発明は、このような従来の問題点に鑑み
てなされたものであって、アクティブ素子アレイ基板の
実装不良が生じた場合、実装部における寄生抵抗の増大
及び層間絶縁膜欠損部の発生をなくし、アクティブ素子
アレイ基板と回路実装電極とを再接続できる液晶表示装
置と、その製造方法を実現とすることを目的とする。
The present invention has been made in view of such conventional problems, and when a mounting failure of an active element array substrate occurs, an increase in parasitic resistance in a mounting portion and a defect in an interlayer insulating film defective portion occur. It is an object of the present invention to realize a liquid crystal display device capable of reconnecting an active element array substrate and a circuit mounting electrode without generating the same and a method of manufacturing the same.

【0016】[0016]

【課題を解決するための手段】このような課題を解決す
るために、本願の請求項1の発明は、各画素の液晶セル
を駆動するアクティブ素子が形成されたアクティブ素子
部、及び回路実装電極を介して液晶セルの駆動信号を前
記アクティブ素子に与える実装部がアクティブ素子アレ
イ基板に設けられた液晶表示装置であって、前記アクテ
ィブ素子アレイ基板の実装部に所定の間隔を設けて帯状
に複数本設けられ、前記アクティブ素子の制御電極と前
記回路実装電極とを導体膜を介して接続するパネル実装
電極と、前記アクティブ素子部の上面及び前記実装部の
上面の一部に対して絶縁膜材料を用いて成膜され、前記
アクティブ素子の制御電極に向かって前記絶縁膜材料が
コンタクトホールとして開口され、且つ前記パネル実装
電極の上部が接続部として開口された層間絶縁膜と、透
明導電体を用いて画素毎に前記層間絶縁膜上に成膜さ
れ、前記コンタクトホールを通じ前記アクティブ素子に
接続された画素電極と、前記アクティブ素子アレイ基板
の接続部の近傍における前記層間絶縁膜と前記パネル実
装電極とに対して、前記画素電極と同一の導電体を用い
て成膜された保護膜と、前記パネル実装電極と回路実装
電極とを前記保護膜を介して接続し、異方導電性と接着
性とを有する接続膜と、を具備することを特徴とするも
のである。
In order to solve the above-mentioned problems, an invention according to claim 1 of the present application is directed to an active element portion having an active element for driving a liquid crystal cell of each pixel, and a circuit mounting electrode. A liquid crystal display device provided with an active element array substrate having a mounting section for providing a drive signal of a liquid crystal cell to the active element via the active element array substrate, wherein a plurality of strips are provided at predetermined intervals in the mounting section of the active element array substrate. A panel mounting electrode for connecting a control electrode of the active element and the circuit mounting electrode via a conductive film, and an insulating film material for an upper surface of the active element portion and a part of an upper surface of the mounting portion. The insulating film material is opened as a contact hole toward the control electrode of the active element, and the upper part of the panel mounting electrode is connected. A connection between the active element array substrate and a pixel electrode formed on the interlayer insulating film for each pixel by using a transparent conductor, and connected to the active element through the contact hole; A protective film formed by using the same conductor as the pixel electrode with respect to the interlayer insulating film and the panel mounting electrode in the vicinity of the portion, and forming the panel mounting electrode and the circuit mounting electrode with the protective film. And a connection film having anisotropic conductivity and adhesiveness.

【0017】本願の請求項2の発明は、請求項1の液晶
表示装置において、前記アクティブ素子は、薄膜トラン
ジスタであり、前記画素電極との接続が前記薄膜トラン
ジスタのドレイン電極を介して行われることを特徴とす
るものである。
According to a second aspect of the present invention, in the liquid crystal display device of the first aspect, the active element is a thin film transistor, and the connection with the pixel electrode is made via a drain electrode of the thin film transistor. It is assumed that.

【0018】本願の請求項3の発明は、請求項1の液晶
表示装置において、前記層間絶縁膜は、有機膜であり、
前記接続膜は、導電粒子を接着材に分散混入したことを
特徴とするものである。
According to a third aspect of the present invention, in the liquid crystal display device of the first aspect, the interlayer insulating film is an organic film,
The connection film is characterized in that conductive particles are dispersed and mixed in an adhesive.

【0019】本願の請求項4の発明は、請求項1の液晶
表示装置において、前記画素電極及び前記保護膜は、イ
ンジュウム錫酸化物であることを特徴とするものであ
る。
According to a fourth aspect of the present invention, in the liquid crystal display device of the first aspect, the pixel electrode and the protective film are made of indium tin oxide.

【0020】本願の請求項5の発明は、液晶セルを駆動
するアクティブ素子を透明基板上に形成する共に、前記
アクティブ素子の制御端子に接続されるパネル実装電極
を前記透明基板の縁部上に形成する第1の工程と、前記
アクティブ素子の上部及び前記パネル実装電極の上部に
層間絶縁膜材料を夫々塗布する第2の工程と、前記アク
ティブ素子の制御端子と連通するコンタクトホールパタ
ーンと前記パネル実装電極とを開口するための開口パタ
ーンとを有するフォトマスクを用い、前記層間絶縁膜材
料を露光現像し、パターン化された層間絶縁膜を形成す
る第3の工程と、前記層間絶縁膜の形成後に透明導電体
の画素電極材料を成膜し、画素電極パターンとパネル実
装電極パターンとを有するマスクを用いてエッチングを
行い、コンタクトホールを通じ前記アクティブ素子に接
続された画素電極を形成すると共に、前記パネル実装電
極近傍の前記層間絶縁膜と前記パネル実装電極にまたが
って保護膜を被覆する第4の工程と、前記パネル実装電
極と駆動回路に接続された回路実装電極とを、異方導電
性の接続膜を用いて接続実装する第5の工程と、を具備
することを特徴とするものである。
According to a fifth aspect of the present invention, an active element for driving a liquid crystal cell is formed on a transparent substrate, and a panel mounting electrode connected to a control terminal of the active element is formed on an edge of the transparent substrate. A first step of forming; a second step of applying an interlayer insulating film material on each of the upper part of the active element and the upper part of the panel mounting electrode; and a contact hole pattern communicating with a control terminal of the active element and the panel. A third step of exposing and developing the interlayer insulating film material to form a patterned interlayer insulating film using a photomask having an opening pattern for opening a mounting electrode; and forming the interlayer insulating film. Later, a pixel electrode material of a transparent conductor is formed, and etching is performed using a mask having a pixel electrode pattern and a panel mounting electrode pattern to form a contact. A fourth step of forming a pixel electrode connected to the active element through the panel mounting electrode, and covering the interlayer insulating film near the panel mounting electrode and a protective film over the panel mounting electrode; and And a circuit mounting electrode connected to the driving circuit by using an anisotropically conductive connection film.

【0021】本願の請求項6の発明は、請求項5の液晶
表示装置の製造方法において、前記アクティブ素子は、
薄膜トランジスタであり、前記画素電極との接続が前記
薄膜トランジスタのドレイン電極を介して行われること
を特徴とするものである。
According to a sixth aspect of the present invention, in the method for manufacturing a liquid crystal display device according to the fifth aspect, the active element comprises:
A thin film transistor, wherein connection to the pixel electrode is performed via a drain electrode of the thin film transistor.

【0022】本願の請求項7の発明は、請求項5の液晶
表示装置の製造方法において、前記層間絶縁膜は、有機
膜であり、前記接続膜は、導電粒子を接着材に分散混入
したことを特徴とするものである。
According to a seventh aspect of the present invention, in the method for manufacturing a liquid crystal display device according to the fifth aspect, the interlayer insulating film is an organic film, and the connection film has conductive particles dispersed and mixed in an adhesive. It is characterized by the following.

【0023】本願の請求項8の発明は、請求項5の液晶
表示装置の製造方法において、前記画素電極及び前記保
護膜は、インジュウム錫酸化物であることを特徴とする
ものである。
According to an eighth aspect of the present invention, in the method for manufacturing a liquid crystal display device according to the fifth aspect, the pixel electrode and the protective film are made of indium tin oxide.

【0024】[0024]

【発明の実施の形態】以下、本発明の各実施の形態にお
ける液晶表示装置及びその製造方法について図面を参照
しつつ説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display device and a method of manufacturing the same according to each embodiment of the present invention will be described with reference to the drawings.

【0025】(実施の形態1)まず、本発明の実施の形
態1における液晶表示装置及びその製造方法について、
図1〜図4を用いて説明する。尚、従来例と同一部分に
ついて同一の符号を用い、詳細な説明は省略する。図1
は本実施の形態による液晶表示装置の製造工程中におけ
る実装部の構造を示す部分透視平面図である。図2は本
実施の形態による液晶表示装置におけるアクティブ素子
アレイ基板の各製造工程を示す断面構造図である。図3
は液晶表示装置におけるアクティブ素子アレイ基板の製
造工程(その1)での実装部の構造を示す平面図であ
る。図4(a)は製造工程(その2)での実装部の構造
を示す平面図であり、図4(b),(c)は製造工程
(その2)での実装部の構造を示す断面図である。
(Embodiment 1) First, a liquid crystal display device and a manufacturing method thereof according to Embodiment 1 of the present invention will be described.
This will be described with reference to FIGS. Note that the same reference numerals are used for the same parts as those in the conventional example, and detailed description is omitted. FIG.
FIG. 4 is a partially transparent plan view showing a structure of a mounting portion during a manufacturing process of the liquid crystal display device according to the present embodiment. FIG. 2 is a sectional structural view showing each manufacturing step of the active element array substrate in the liquid crystal display device according to the present embodiment. FIG.
FIG. 4 is a plan view showing a structure of a mounting portion in a manufacturing process (1) of an active element array substrate in a liquid crystal display device. FIG. 4A is a plan view showing the structure of the mounting portion in the manufacturing process (No. 2), and FIGS. 4B and 4C are cross sections showing the structure of the mounting portion in the manufacturing process (No. 2). FIG.

【0026】図1〜図4において、アクティブ素子アレ
イ基板はアクティブ素子部と実装部を有している。図1
に示すようにアクティブ素子アレイ基板の縁部に実装部
が形成され、図2に示すようにアクティブ素子アレイ基
板の各画素部にTFT4がアクティブ素子部として形成
されている。図2(a)に示すように、TFT4では、
基板1の上面にゲート電極5a、ゲート絶縁膜21、チ
ャネル層22、チャネル保護膜23、コンタクト層2
4、ソース電極2及びドレイン電極3がこの順序で形成
されている。また図2(b),(c)に示すように、T
FT4の上部と、TFT4が形成されていないゲート絶
縁膜21の上面には、層間絶縁膜7が形成されている。
そして、TFT4の上部に位置する層間絶縁膜7の一部
がドレイン電極3の部分まで開口され、コンタクトホー
ル7aとなっている。そしてコンタクトホール7aを含
む画素部の層間絶縁膜7の表面にITO膜がパターンニ
ングにより形成され、画素電極8となっている。
1 to 4, the active element array substrate has an active element section and a mounting section. FIG.
As shown in FIG. 2, a mounting portion is formed at the edge of the active element array substrate, and as shown in FIG. 2, a TFT 4 is formed as an active element portion in each pixel portion of the active element array substrate. As shown in FIG. 2A, in the TFT 4,
A gate electrode 5a, a gate insulating film 21, a channel layer 22, a channel protective film 23, and a contact layer 2 are formed on the upper surface of the substrate 1.
4, the source electrode 2 and the drain electrode 3 are formed in this order. Also, as shown in FIGS. 2B and 2C, T
An interlayer insulating film 7 is formed on the upper portion of the FT 4 and on the upper surface of the gate insulating film 21 where the TFT 4 is not formed.
Then, a part of the interlayer insulating film 7 located above the TFT 4 is opened to the part of the drain electrode 3 to form a contact hole 7a. Then, an ITO film is formed by patterning on the surface of the interlayer insulating film 7 in the pixel portion including the contact hole 7a, thereby forming a pixel electrode 8.

【0027】図1及び図3(a),(b)に示すように
アクティブ素子アレイ基板の実装部には、TFT4の形
成時に、ソース電極2及びドレイン電極3と同一導電膜
を用いてパネル実装電極6aが帯状に形成されている。
図1,図3(c)及び図4に示す保護膜8bは、パネル
実装電極6a上の層間絶縁膜端部7bが、実装時に塗布
された接続膜11と直接に接触を防止するための保護膜
である。回路実装端子9の回路実装電極10は駆動回路
に接続され、接続膜11の圧接と硬化により保護膜8b
を介してパネル実装電極6aに接続されることが本実施
の形態の特徴である。
As shown in FIGS. 1 and 3A and 3B, when the TFT 4 is formed, the same conductive film as the source electrode 2 and the drain electrode 3 is used for panel mounting on the mounting portion of the active element array substrate. The electrode 6a is formed in a band shape.
The protection film 8b shown in FIG. 1, FIG. 3 (c) and FIG. 4 is used to prevent the end 7b of the interlayer insulating film on the panel mounting electrode 6a from directly contacting the connection film 11 applied at the time of mounting. It is a membrane. The circuit mounting electrode 10 of the circuit mounting terminal 9 is connected to the drive circuit, and the protective film 8 b
It is a feature of the present embodiment that it is connected to panel mounting electrode 6a via a.

【0028】このような構造を有する液晶表示装置のア
クティブ素子アレイ基板の製造方法について以下に説明
する。先ず、ガラスからなる基板1上に、スパッタリン
グ法によりAlZr合金(Zr:1at%)を成膜し、
ゲートパターンを用いてエッチング加工を行い、ゲート
電極配線5及びゲート電極5aを形成する。次に、プラ
ズマ化学気相蒸着法(以下、p−CVD法という)によ
り第1のSiNxを成膜し、ゲート絶縁膜21を形成す
る。そして非晶質Siを成膜してチャネル層22を形成
し、更に第2のSiNxを成膜してからパターンニング
によりチャネル保護膜23を形成する。
A method for manufacturing an active element array substrate of a liquid crystal display having such a structure will be described below. First, an AlZr alloy (Zr: 1 at%) is formed on a glass substrate 1 by a sputtering method.
Etching is performed using the gate pattern to form the gate electrode wiring 5 and the gate electrode 5a. Next, a first SiNx film is formed by a plasma chemical vapor deposition method (hereinafter, referred to as a p-CVD method), and a gate insulating film 21 is formed. Then, a channel layer 22 is formed by forming amorphous Si, a second SiNx is further formed, and a channel protective film 23 is formed by patterning.

【0029】次に、p−CVD法によりPを不純物添加
してn型としたn型非晶質Siと、Arガスを用いたス
パッタリング法によりTiとを全面に成膜する。次に、
非晶質Siとn型非晶質SiとTiとを所定形状にエッ
チング加工することにより、図2(a)に示す断面形状
のチャネル層22とコンタクト層24とソース電極2と
ドレイン電極3とを同時に形成する。このとき、図3
(a)で示すように、Tiで成膜されたパネル実装電極
6aも同時形成する。
Next, an n-type amorphous Si which is made n-type by adding P impurities by a p-CVD method and a Ti film are formed on the entire surface by a sputtering method using an Ar gas. next,
By etching amorphous Si, n-type amorphous Si and Ti into a predetermined shape, the channel layer 22, the contact layer 24, the source electrode 2, the drain electrode 3, and the channel layer 22 having the cross-sectional shape shown in FIG. Are simultaneously formed. At this time, FIG.
As shown in (a), a panel mounting electrode 6a formed of Ti is also formed at the same time.

【0030】次に図2(b)及び図3(b)に示すよう
に、感光性有機材料(日本合成ゴム社製;PC−30
2)である層間絶縁膜材料を全面にスピン塗布(100
0rpm,15sec)し、露光現像によりコンタクト
ホール7aと層間絶縁膜端部7bとを形成する。こうし
て実装部の層間絶縁膜7を除去し、パネル実装電極6a
を露呈させる。
Next, as shown in FIG. 2B and FIG. 3B, a photosensitive organic material (PC-30 manufactured by Nippon Synthetic Rubber Co., Ltd.)
2) Spin coating (100)
(0 rpm, 15 sec), and a contact hole 7a and an end portion 7b of the interlayer insulating film are formed by exposure and development. Thus, the interlayer insulating film 7 in the mounting portion is removed, and the panel mounting electrode 6a is removed.
Is exposed.

【0031】次に図2(c)及び図3(c)に示すよう
に、スパッタリング法により画素電極材料であるITO
を全面に厚さ約100nmで成膜する。そしてレジスト
パターンをマスクとしたウェットエッチングにより、コ
ンタクトホール7aを通じてドレイン電極3と接続した
画素電極8を形成し、これと同時に実装部に保護膜8b
を形成する。図4(b)は図4(a)のA−B間の部分
断面図、図4(c)は図4(a)のC−D間の部分断面
図である。保護膜8bは図4(b),(c)に示すよう
に、パネル実装電極6aと層間絶縁膜端部7bとをまた
がるように被覆する。ここでC−D方向に沿った保護膜
8bの間隔は、レジストパターンの欠陥等による隣接シ
ョート、及び隣り合う保護膜8b間の寄生容量を考慮
し、層間絶縁膜端部7b上において約20μmとした。
Next, as shown in FIGS. 2 (c) and 3 (c), ITO as a pixel electrode material is formed by sputtering.
Is formed on the entire surface with a thickness of about 100 nm. Then, the pixel electrode 8 connected to the drain electrode 3 through the contact hole 7a is formed by wet etching using the resist pattern as a mask, and at the same time, the protective film 8b is formed on the mounting portion.
To form 4B is a partial cross-sectional view taken along a line AB in FIG. 4A, and FIG. 4C is a partial cross-sectional view taken along a line CD in FIG. 4A. As shown in FIGS. 4B and 4C, the protective film 8b covers the panel mounting electrode 6a and the edge 7b of the interlayer insulating film. Here, the interval between the protection films 8b along the CD direction is about 20 μm on the interlayer insulating film end 7b in consideration of adjacent short-circuit due to a defect in the resist pattern and the parasitic capacitance between the adjacent protection films 8b. did.

【0032】次に図4(a),(b)に示すように、ア
クティブ素子アレイ基板の実装工程において、駆動回路
に接続された実装回路端子9を接続膜11を用いてパネ
ル実装電極6aに実装接続する。前述したように、接続
膜11は導電粒子を接着材に分散混入したものであり、
個々の導電粒子がパネル実装電極6aと回路実装電極1
0とに挟まれることにより、両電極が電気的に接続され
る。この接続状態は接着剤の密着性により保持される。
Next, as shown in FIGS. 4A and 4B, in the mounting step of the active element array substrate, the mounting circuit terminals 9 connected to the driving circuit are connected to the panel mounting electrodes 6a using the connection films 11. Connect by mounting. As described above, the connection film 11 is obtained by dispersing and mixing conductive particles in an adhesive.
Each conductive particle is composed of the panel mounting electrode 6a and the circuit mounting electrode 1
The two electrodes are electrically connected to each other by being sandwiched between zero. This connection state is maintained by the adhesiveness of the adhesive.

【0033】実装不良が発生したときに実装再生を行う
が、接続膜11を剥離したとき、保護膜8b下での層間
絶縁膜端部7bでは層間絶縁膜の欠損が発生しなくなっ
た。このように改善された理由は、保護膜8bの存在に
より接続膜11の密着性が低減され、保護膜8bと接続
膜11との界面で剥離が生じたと推測される。なお、保
護膜8b間であって、層間絶縁膜端部7bと接続膜11
とが直接接触している部分では若干の層間絶縁膜端部の
欠損が見られたが、パネル実装電極上6a上での欠損で
ないため、水分等の不純物の侵入もなく、アクティブ素
子の信頼性への悪影響も全くなかった。
When the mounting failure occurs, mounting and reproduction are performed. However, when the connection film 11 is peeled off, the interlayer insulating film no longer suffers a defect at the interlayer insulating film end 7b under the protective film 8b. The reason for this improvement is presumed to be that the adhesion of the connection film 11 was reduced due to the presence of the protection film 8b, and separation occurred at the interface between the protection film 8b and the connection film 11. It is to be noted that between the protective films 8b, the end portions 7b of the interlayer insulating film and the connection films 11 are formed.
Although a slight loss of the edge of the interlayer insulating film was observed in the portion where the substrate was in direct contact with the substrate, the defect was not on the panel mounting electrode 6a. There was no negative effect on the situation.

【0034】(実施の形態2)次に、本発明の実施の形
態2における液晶表示装置及びその製造方法について、
図5及び図6を用いて説明する。尚、従来例及び実施の
形態1と同一部分について同一の符号を用い詳細な説明
は省略する。図5は本実施の形態の液晶表示装置におけ
るアクティブ素子アレイ基板の各製造工程での実装部の
構造を示す平面図である。また図6は液晶表示装置にお
けるアクティブ素子アレイ基板の実装部での断面構造を
示し、(a)は図5(c)のA−Bに沿った断面図、
(b)は図5(c)のC−Dに沿った断面図である。
(Embodiment 2) Next, a liquid crystal display device and a method of manufacturing the same according to Embodiment 2 of the present invention will be described.
This will be described with reference to FIGS. The same parts as those in the conventional example and the first embodiment are denoted by the same reference numerals, and detailed description is omitted. FIG. 5 is a plan view showing a structure of a mounting portion in each manufacturing process of the active element array substrate in the liquid crystal display device of the present embodiment. 6A and 6B show a cross-sectional structure of a mounting portion of an active element array substrate in a liquid crystal display device. FIG. 6A is a cross-sectional view taken along a line AB in FIG.
FIG. 5B is a cross-sectional view along the line CD in FIG.

【0035】アクティブ素子部の全工程及び実装部での
層間絶縁膜7の形成工程までは、図2及び図3(a)で
示したものと同一である。よってここでは層間絶縁膜7
の形成以降の工程を説明する。尚、アクティブ素子部と
して図2を用い、実装部として図5及び図6を用いる。
The entire process of the active element portion and the process of forming the interlayer insulating film 7 in the mounting portion are the same as those shown in FIGS. 2 and 3A. Therefore, here, the interlayer insulating film 7
The steps after the formation of are described. Note that FIG. 2 is used as the active element portion, and FIGS. 5 and 6 are used as the mounting portion.

【0036】まず、層間絶縁膜7の形成工程として、感
光性有機材料(日本合成ゴム社製;PC−302)から
なる絶縁層間膜材料を全面にスピン塗布(1000rp
m,15sec)し、露光現像によりコンタクトホール
7aと層間絶縁膜端部7bとを形成する。こうすると、
図2(b)、図5(a)、図6(b)に示すように、層
間絶縁膜7が帯状に開口され、パネル実装電極6aの部
分のみが露呈される。
First, as a step of forming the interlayer insulating film 7, an insulating interlayer material made of a photosensitive organic material (manufactured by Nippon Synthetic Rubber Co .; PC-302) is spin-coated (1000 rpm) on the entire surface.
m, 15 sec), and a contact hole 7a and an interlayer insulating film end 7b are formed by exposure and development. In this case,
As shown in FIGS. 2B, 5A, and 6B, the interlayer insulating film 7 is opened in a strip shape, and only the panel mounting electrode 6a is exposed.

【0037】次に図2(c)及び図5(b)に示すよう
に、スパッタリング法により画素電極材料としてITO
を全面に約100nmの厚さに成膜する。この後、レジ
ストパターンをマスクとしたウェットエッチングを行
い、コンタクトホール7aを通じてドレイン電極3と接
続した画素電極8を形成する。これと同時にパネル実装
電極6aと層間絶縁膜端部7bとに対して保護膜8bを
被覆する。ここで保護膜8bの間隔は、レジストパター
ンの欠陥等による隣接ショート、及び隣り合う保護膜8
b間の寄生容量を考慮し、約50μmとした。
Next, as shown in FIGS. 2C and 5B, ITO was used as a pixel electrode material by sputtering.
Is formed on the entire surface to a thickness of about 100 nm. Thereafter, wet etching is performed using the resist pattern as a mask to form a pixel electrode 8 connected to the drain electrode 3 through the contact hole 7a. At the same time, the protective film 8b covers the panel mounting electrode 6a and the end 7b of the interlayer insulating film. Here, the interval between the protective films 8b is determined by an adjacent short-circuit due to a defect of the resist pattern or the like, and an adjacent protective film 8b.
Considering the parasitic capacitance between b, it was set to about 50 μm.

【0038】次に図5(c)及び図6に示すように、ア
クティブ素子アレイ基板の実装工程において、実施の形
態1と同様に回路実装電極10を有する実装回路端子9
を接続膜11を用いてパネル実装電極6a上に実装接続
する。
Next, as shown in FIGS. 5C and 6, in the mounting step of the active element array substrate, the mounting circuit terminal 9 having the circuit mounting electrode 10 is similar to the first embodiment.
Is mounted and connected on the panel mounting electrode 6 a using the connection film 11.

【0039】実装不良が発生したときに実装再生を行う
が、接続膜11を剥離したとき、保護膜8b下での層間
絶縁膜端部7bでは層間絶縁膜の欠損が生じなくなっ
た。このように改善された理由は、保護膜8bにより接
続膜11の密着性が低減され、保護膜8bと接続膜11
との界面で剥離が生じたためと推測される。また保護膜
8b間であって、層間絶縁膜7と接続膜11とが直接接
触している部分であっても、層間絶縁膜7の欠損が見ら
れなかった。これは、保護膜8bにより層間絶縁膜7の
端部が被覆されたためと推測される。
When the mounting failure occurs, mounting and reproduction are performed. When the connection film 11 is peeled off, the interlayer insulating film no longer suffers a defect at the interlayer insulating film end 7b under the protective film 8b. The reason for this improvement is that the adhesion of the connection film 11 is reduced by the protection film 8b, and the protection film 8b and the connection film 11
It is presumed that peeling occurred at the interface with. Further, even in a portion between the protective films 8b where the interlayer insulating film 7 and the connection film 11 are in direct contact, no defect of the interlayer insulating film 7 was observed. This is presumably because the end of the interlayer insulating film 7 was covered with the protective film 8b.

【0040】(実施の形態3)次に、本発明の実施の形
態3における液晶表示装置及びその製造方法について、
図7及び図8を用いて説明する。尚、従来例及び実施の
形態1,2と同一部分について同一の符号を用い詳細な
説明は省略する。図7は本実施の形態の液晶表示装置に
おけるアクティブ素子アレイ基板の各製造工程での実装
部の構造を示す平面図である。また図8は液晶表示装置
におけるアクティブ素子アレイ基板の実装部での断面構
造を示し、(a)は図7(c)のA−Bに沿った断面
図、(b)は図7(c)のC−Dに沿った断面図であ
る。
(Embodiment 3) Next, a liquid crystal display device and a method of manufacturing the same according to Embodiment 3 of the present invention will be described.
This will be described with reference to FIGS. The same parts as those in the conventional example and the first and second embodiments are denoted by the same reference numerals, and detailed description is omitted. FIG. 7 is a plan view showing a structure of a mounting portion in each manufacturing process of the active element array substrate in the liquid crystal display device of the present embodiment. 8A and 8B show a cross-sectional structure of a mounting portion of the active element array substrate in the liquid crystal display device. FIG. 8A is a cross-sectional view taken along a line AB in FIG. 7C, and FIG. It is sectional drawing along CD of FIG.

【0041】またアクティブ素子部の全工程及び実装部
での層間絶縁膜7の形成までの工程は、図2と図3
(a)とを用いた実施の形態1での説明と同一である。
よってここでは層間絶縁膜7の形成以降の工程を説明す
る。尚、アクティブ素子部として図2を用い、実装部と
して図7及び図8を用いる。
The entire process of the active element portion and the process up to the formation of the interlayer insulating film 7 in the mounting portion are shown in FIGS.
(A) is the same as that described in the first embodiment.
Therefore, steps after the formation of the interlayer insulating film 7 will be described here. Note that FIG. 2 is used as the active element portion, and FIGS. 7 and 8 are used as the mounting portion.

【0042】まず、図2(b)及び図7(a)に示すよ
うに、層間絶縁膜7の形成工程として、感光性有機材料
(日本合成ゴム社製;PC-302)からなる層間絶縁膜材料
を全面にスピン塗布(1000rpm,15sec)
し、露光現像によりコンタクトホール7aと層間絶縁膜
端部7bとを形成する。この層間絶縁膜端部7bでは、
パネル実装電極6aとパネル実装電極6a周辺のゲート
絶縁膜21とに対して層間絶縁膜7が帯状に開口されて
いる。
First, as shown in FIGS. 2B and 7A, as a step of forming the interlayer insulating film 7, an interlayer insulating film made of a photosensitive organic material (manufactured by Nippon Synthetic Rubber Co .; PC-302) is used. Spin coating of material over the entire surface (1000 rpm, 15 sec)
Then, a contact hole 7a and an end 7b of the interlayer insulating film are formed by exposure and development. At the end 7b of the interlayer insulating film,
The interlayer insulating film 7 is opened in a strip shape with respect to the panel mounting electrode 6a and the gate insulating film 21 around the panel mounting electrode 6a.

【0043】次に図2(c)及び図7(b)に示すよう
に、スパッタリング法を用い、画素電極材料としてIT
Oを約100nmの厚さに全面に成膜する。そして、レ
ジストパターンをマスクとしたウェットエッチングを行
い、コンタクトホール7aを通じてドレイン電極3と接
続した画素電極8を形成する。そしてこれと同時にパネ
ル実装電極6aと、パネル実装電極6a周辺のゲート絶
縁膜21と、層間絶縁膜端部7bとを被覆するために保
護膜8bを形成する。ここで保護膜8bの間隔は、レジ
ストパターンの欠陥等による隣接ショート、及び隣り合
う保護膜8b間の寄生容量を考慮し、約40μとした。
Next, as shown in FIGS. 2 (c) and 7 (b), a sputtering method is used, and an IT
O is deposited over the entire surface to a thickness of about 100 nm. Then, wet etching is performed using the resist pattern as a mask to form a pixel electrode 8 connected to the drain electrode 3 through the contact hole 7a. At the same time, a protective film 8b is formed to cover the panel mounting electrode 6a, the gate insulating film 21 around the panel mounting electrode 6a, and the edge 7b of the interlayer insulating film. Here, the interval between the protective films 8b is set to about 40 μ in consideration of an adjacent short due to a defect in the resist pattern or the like and a parasitic capacitance between the adjacent protective films 8b.

【0044】次に図7(c)に示すように、アクティブ
素子アレイ基板の実装工程において、実施の形態1と同
様に回路実装電極10を有する実装回路端子9を接続膜
11を用いてパネル実装電極6a上に実装接続する。
Next, as shown in FIG. 7C, in the mounting step of the active element array substrate, the mounting circuit terminals 9 having the circuit mounting electrodes 10 are mounted on the panel using the connection films 11 as in the first embodiment. It is mounted and connected on the electrode 6a.

【0045】実装不良が発生したときに実装再生を行う
が、接続膜11を剥離したとき、保護膜8b下での層間
絶縁膜端部7bでは層間絶縁膜の欠損が生じなくなっ
た。このように改善された理由は、保護膜8bにより接
続膜11の密着性が低減され、保護膜8bと接続膜11
との界面で剥離が生じたと推測される。また、保護膜8
b間であって、層間絶縁膜7と接続膜11とが直接接触
している部分であっても、層間絶縁膜7の欠損が見らな
かった。これは保護膜8bにより層間絶縁膜7の端部が
被覆されたためと推測される。
When mounting failure occurs, mounting and reproduction are performed. However, when the connection film 11 is peeled off, the interlayer insulating film no longer loses at the interlayer insulating film end 7b under the protective film 8b. The reason for this improvement is that the adhesion of the connection film 11 is reduced by the protection film 8b, and the protection film 8b and the connection film 11
It is presumed that peeling occurred at the interface with. Also, the protective film 8
No defect in the interlayer insulating film 7 was observed even between the points b and the portion where the interlayer insulating film 7 and the connection film 11 were in direct contact. This is presumably because the end of the interlayer insulating film 7 was covered with the protective film 8b.

【0046】なお、以上の説明では、保護膜8bを画素
電極8と同一材料のITOからなるものとし、保護膜8
bの製造工程も共通とした。しかし、保護膜8bはパネ
ル実装電極6a上の層間絶縁膜端部7bと接続膜11と
の接触を防止するもので、保護膜8bの成膜において下
地層に影響を与えないものであれば、他の材料を用いて
もよい。例えば低温成膜のSiNでも同様の効果が得ら
れた。更に、アクティブ素子をTFTからなるものとし
たが、MIM等の非線形の2端子素子としてもよい。
In the above description, it is assumed that the protective film 8b is made of ITO of the same material as the pixel electrode 8, and the protective film 8b
The manufacturing process of b was also common. However, the protective film 8b prevents the contact between the end portion 7b of the interlayer insulating film on the panel mounting electrode 6a and the connection film 11, and if the protective film 8b does not affect the underlying layer in forming the protective film 8b, Other materials may be used. For example, the same effect was obtained with SiN formed at a low temperature. Further, the active element is made of a TFT, but may be a non-linear two-terminal element such as a MIM.

【0047】[0047]

【発明の効果】以上のように本発明によれば、パネル実
装電極上の層間絶縁膜端部を保護膜で被覆しているた
め、層間絶縁膜端部に欠損を生じることなく実装不良に
対する再生工程として接続膜の剥離を容易に行うことが
できる。このため液晶表示装置の製造歩留まりが向上す
るという有利な効果が得られる。
As described above, according to the present invention, since the edge of the interlayer insulating film on the panel mounting electrode is covered with the protective film, the reproduction for the defective mounting can be performed without causing the edge of the interlayer insulating film to be damaged. As a process, the connection film can be easily removed. Therefore, an advantageous effect that the production yield of the liquid crystal display device is improved can be obtained.

【0048】特に請求項1記載の発明によれば、接続膜
の剥離除去において、層間絶縁膜の欠損部の発生を抑止
できる効果が得られる。
In particular, according to the first aspect of the present invention, the effect of suppressing the occurrence of a defective portion in the interlayer insulating film can be obtained in peeling and removing the connection film.

【0049】特に請求項2記載の発明によれば、アクテ
ィブ素子が薄膜トランジスタであるので、クロストーク
がより低減化された液晶表示装置が得られる。
In particular, according to the second aspect of the present invention, since the active element is a thin film transistor, a liquid crystal display device with further reduced crosstalk can be obtained.

【0050】特に請求項3記載の発明によれば、層間絶
縁膜を厚くすることにより開口率を大きくすることがで
きる。また実装部の接続が接続膜の圧接と加熱により簡
単に行える。
In particular, according to the third aspect of the invention, the aperture ratio can be increased by increasing the thickness of the interlayer insulating film. Further, the connection of the mounting portion can be easily performed by pressing and heating the connection film.

【0051】特に請求項4記載の発明によれば、画素電
極と保護膜がインジュウム錫酸化物であるので、保護膜
と画素電極とを同一の工程で形成できる。
According to the present invention, since the pixel electrode and the protective film are made of indium tin oxide, the protective film and the pixel electrode can be formed in the same step.

【0052】また請求項5記載の発明によれば、アクテ
ィブ素子に対して層間絶縁膜を厚く形成することがで
き、開口率の高い液晶表示装置が製造できる。また実装
不良が発生して接続膜を剥離除去するとき、層間絶縁膜
の欠損をなくすことができる。
According to the fifth aspect of the present invention, an interlayer insulating film can be formed thicker than an active element, and a liquid crystal display device having a high aperture ratio can be manufactured. Further, when the connection film is peeled and removed due to a mounting failure, the loss of the interlayer insulating film can be eliminated.

【0053】特に請求項6記載の発明によれば、クロス
トークがより低減化された液晶表示装置が製造できる。
In particular, according to the invention described in claim 6, a liquid crystal display device with further reduced crosstalk can be manufactured.

【0054】特に請求項7記載の発明によれば、層間絶
縁膜材料の加工工程において通常のフォトエッチング工
程の装置との共有化が可能となる。また異方性の導電特
性を有する接続膜を用いることにより、実装部の接続が
接続膜の圧接と加熱により簡単に行える。
In particular, according to the seventh aspect of the present invention, in the processing step of the interlayer insulating film material, it is possible to share the apparatus with a normal photo etching step apparatus. In addition, by using a connection film having anisotropic conductive properties, connection of the mounting portion can be easily performed by pressing and heating the connection film.

【0055】特に請求項8記載の発明によれば、アクテ
ィブ素子及び層間絶縁膜にダメージを与えずに、低抵抗
・高透過率の画素電極を形成できる。また保護膜と画素
電極とを同一の工程で形成できる。
In particular, according to the invention of claim 8, a pixel electrode having low resistance and high transmittance can be formed without damaging the active element and the interlayer insulating film. Further, the protective film and the pixel electrode can be formed in the same step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1による液晶表示装置にお
いて、実装部の構造を示す部分透視平面図である。
FIG. 1 is a partial perspective plan view showing a structure of a mounting portion in a liquid crystal display device according to a first embodiment of the present invention.

【図2】実施の形態1による液晶表示装置において、ア
クティブ素子アレイ基板(アクティブ素子部)の製造方
法を示す各工程の部分断面図である。
FIG. 2 is a partial cross-sectional view of each step showing a method for manufacturing an active element array substrate (active element section) in the liquid crystal display device according to the first embodiment.

【図3】実施の形態1による液晶表示装置において、ア
クティブ素子アレイ基板(実装部)の製造方法(その
1)を示す各工程の部分平面図である。
FIG. 3 is a partial plan view of each step showing a method (part 1) for manufacturing an active element array substrate (mounting part) in the liquid crystal display device according to the first embodiment.

【図4】実施の形態1による液晶表示装置において、ア
クティブ素子アレイ基板(実装部)の製造方法(その
2)を示す説明図であり、(a)は部分平面図、(b)
は(a)のA−Bに沿った断面図、(c)は(a)のC
−Dに沿った断面図である。
FIGS. 4A and 4B are explanatory diagrams showing a manufacturing method (part 2) of the active element array substrate (mounting portion) in the liquid crystal display device according to the first embodiment, where FIG. 4A is a partial plan view and FIG.
FIG. 3A is a cross-sectional view taken along the line AB in FIG.
It is sectional drawing which followed -D.

【図5】本発明の実施の形態2による液晶表示装置にお
いて、アクティブ素子アレイ基板(実装部)の製造方法
(その1)を示す各工程の部分平面図である。
FIG. 5 is a partial plan view of each step showing a method (part 1) for manufacturing an active element array substrate (mounting part) in the liquid crystal display device according to the second embodiment of the present invention.

【図6】実施の形態2による液晶表示装置において、ア
クティブ素子アレイ基板(実装部)の製造方法(その
2)を示す説明図であり、(a)は図5(c)のA−B
に沿った断面図、(b)は図5(c)のC−Dに沿った
断面図である。
FIGS. 6A and 6B are explanatory diagrams showing a method (No. 2) for manufacturing an active element array substrate (mounting part) in the liquid crystal display device according to the second embodiment, and FIG.
5B is a cross-sectional view taken along a line CD in FIG. 5C.

【図7】本発明の実施の形態3による液晶表示装置にお
いて、アクティブ素子アレイ基板(実装部)の製造方法
(その1)を示す各工程の部分平面図である。
FIG. 7 is a partial plan view of each step showing a method (part 1) for manufacturing an active element array substrate (mounting part) in the liquid crystal display device according to the third embodiment of the present invention.

【図8】実施の形態3による液晶表示装置において、ア
クティブ素子アレイ基板(実装部)の製造方法(その
2)を示す説明図であり、(a)は図7(c)のA−B
に沿った断面図、(b)は図7(c)のC−Dに沿った
断面図である。
FIGS. 8A and 8B are explanatory diagrams showing a method (No. 2) for manufacturing an active element array substrate (mounting part) in the liquid crystal display device according to the third embodiment, and FIG. 8A is a diagram AB in FIG.
7 (b) is a cross-sectional view along the line CD in FIG. 7 (c).

【図9】従来の液晶表示装置及びその製造方法におい
て、アクティブ素子部での構造を示す断面図である。
FIG. 9 is a cross-sectional view showing a structure of an active element in a conventional liquid crystal display device and a method of manufacturing the same.

【図10】従来の液晶表示装置及びその製造方法におい
て、(a)はアクティブ素子アレイ基板の実装部での構
造を示す透視平面図であり、(b)は(a)のA―Bで
の部分構造を示す断面図である。
10A is a perspective plan view showing a structure of a mounting part of an active element array substrate in a conventional liquid crystal display device and a method of manufacturing the same, and FIG. 10B is a perspective view of FIG. It is sectional drawing which shows a partial structure.

【図11】従来の液晶表示装置及びその製造方法おい
て、(a)は実装部に回路実装端子が接続された状態を
示す透視平面図であり、(b)は(a)のA―Bでの部
分構造を示す断面図である。
11A is a perspective plan view showing a state in which a circuit mounting terminal is connected to a mounting portion in a conventional liquid crystal display device and a method of manufacturing the same, and FIG. 11B is a perspective view of AB in FIG. It is sectional drawing which shows the partial structure in.

【図12】従来の液晶表示装置及びその製造方法におい
て、実装不良が生じた際の剥離工程後の状態を示す説明
図であり、(a)は実装部での部分透視平面図、(b)
は(a)のA―Bでの部分構造を示す断面図である。
12A and 12B are explanatory views showing a state after a peeling step when a mounting defect occurs in a conventional liquid crystal display device and a method of manufacturing the same, where FIG. 12A is a partially transparent plan view of a mounting portion, and FIG.
FIG. 3A is a cross-sectional view showing a partial structure taken along a line AB in FIG.

【符号の説明】[Explanation of symbols]

1 基板 2 ソース電極 3 ドレイン電極 4 TFT 5 ゲート電極配線 5a ゲート電極 6 ソース配線 6a パネル実装電極 7 層間絶縁膜 7a コンタクトホール 7b 層間絶縁膜端部 7c 層間絶縁膜欠損部 8 画素電極 8b 保護膜 9 回路実装端子 10 回路実装電極 11 接続膜 21 ゲート絶縁膜 22 チャネル層 23 チャネル保護膜 24 コンタクト層 DESCRIPTION OF SYMBOLS 1 Substrate 2 Source electrode 3 Drain electrode 4 TFT 5 Gate electrode wiring 5a Gate electrode 6 Source wiring 6a Panel mounting electrode 7 Interlayer insulating film 7a Contact hole 7b Interlayer insulating film edge 7c Interlayer insulating film defect part 8 Pixel electrode 8b Protective film 9 Circuit mounting terminal 10 Circuit mounting electrode 11 Connecting film 21 Gate insulating film 22 Channel layer 23 Channel protective film 24 Contact layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 脇本 竜也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 GA43 GA44 GA49 JA26 JA36 JA44 JA46 JB01 JB56 JB71 KA05 KA07 KA12 KA18 KA24 KB25 MA05 MA07 MA10 MA13 MA17 MA46 NA17 NA28 5C094 AA09 AA10 AA42 AA43 BA03 BA43 CA19 DA13 DA15 DB03 EA04 EA05 EA10 EB02 FA01 FA02 FB01 FB02 FB12 FB15 GB10  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tatsuya Wakimoto 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F-term (reference) 2H092 GA43 GA44 GA49 JA26 JA36 JA44 JA46 JB01 JB56 JB71 KA05 KA07 KA12 KA18 KA24 KB25 MA05 MA07 MA10 MA13 MA17 MA46 NA17 NA28 5C094 AA09 AA10 AA42 AA43 BA03 BA43 CA19 DA13 DA15 DB03 EA04 EA05 EA10 EB02 FA01 FA02 FB01 FB02 FB12 FB15 GB10

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 各画素の液晶セルを駆動するアクティブ
素子が形成されたアクティブ素子部、及び回路実装電極
を介して液晶セルの駆動信号を前記アクティブ素子に与
える実装部がアクティブ素子アレイ基板に設けられた液
晶表示装置であって、 前記アクティブ素子アレイ基板の実装部に所定の間隔を
設けて帯状に複数本設けられ、前記アクティブ素子の制
御電極と前記回路実装電極とを導体膜を介して接続する
パネル実装電極と、 前記アクティブ素子部の上面及び前記実装部の上面の一
部に対して絶縁膜材料を用いて成膜され、前記アクティ
ブ素子の制御電極に向かって前記絶縁膜材料がコンタク
トホールとして開口され、且つ前記パネル実装電極の上
部が接続部として開口された層間絶縁膜と、 透明導電体を用いて画素毎に前記層間絶縁膜上に成膜さ
れ、前記コンタクトホールを通じ前記アクティブ素子に
接続された画素電極と、 前記アクティブ素子アレイ基板の接続部の近傍における
前記層間絶縁膜と前記パネル実装電極とに対して、前記
画素電極と同一の導電体を用いて成膜された保護膜と、 前記パネル実装電極と回路実装電極とを前記保護膜を介
して接続し、異方導電性と接着性とを有する接続膜と、
を具備することを特徴とする液晶表示装置。
1. An active element array substrate having an active element section on which an active element for driving a liquid crystal cell of each pixel is formed, and a mounting section for providing a drive signal for the liquid crystal cell to the active element via a circuit mounting electrode. A liquid crystal display device, wherein a plurality of strips are provided at predetermined intervals in a mounting portion of the active element array substrate, and a control electrode of the active element and the circuit mounting electrode are connected via a conductive film. A panel mounting electrode, and an upper surface of the active element portion and a part of an upper surface of the mounting portion are formed using an insulating film material, and the insulating film material is contact holed toward a control electrode of the active element. An interlayer insulating film that is opened as a hole and an upper part of the panel mounting electrode is opened as a connection portion; and the interlayer insulating film for each pixel using a transparent conductor. A pixel electrode formed on a film and connected to the active element through the contact hole; and the interlayer electrode and the panel mounting electrode near a connection portion of the active element array substrate. A protective film formed using the same conductor as the above, a connection film having anisotropic conductivity and adhesiveness, connecting the panel mounting electrode and the circuit mounting electrode via the protective film,
A liquid crystal display device comprising:
【請求項2】 前記アクティブ素子は、 薄膜トランジスタであり、前記画素電極との接続が前記
薄膜トランジスタのドレイン電極を介して行われること
を特徴とする請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said active element is a thin film transistor, and connection with said pixel electrode is made via a drain electrode of said thin film transistor.
【請求項3】 前記層間絶縁膜は、有機膜であり、 前記接続膜は、導電粒子を接着材に分散混入したもので
あることを特徴とする請求項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the interlayer insulating film is an organic film, and the connection film is made of conductive particles dispersed and mixed in an adhesive.
【請求項4】 前記画素電極及び前記保護膜は、インジ
ュウム錫酸化物であることを特徴とする請求項1記載の
液晶表示装置。
4. The liquid crystal display device according to claim 1, wherein the pixel electrode and the protective film are made of indium tin oxide.
【請求項5】 液晶セルを駆動するアクティブ素子を透
明基板上に形成する共に、前記アクティブ素子の制御端
子に接続されるパネル実装電極を前記透明基板の縁部上
に形成する第1の工程と、 前記アクティブ素子の上部及び前記パネル実装電極の上
部に層間絶縁膜材料を夫々塗布する第2の工程と、 前記アクティブ素子の制御端子と連通するコンタクトホ
ールパターンと前記パネル実装電極とを開口するための
開口パターンとを有するフォトマスクを用い、前記層間
絶縁膜材料を露光現像し、パターン化された層間絶縁膜
を形成する第3の工程と、 前記層間絶縁膜の形成後に透明導電体の画素電極材料を
成膜し、画素電極パターンとパネル実装電極パターンと
を有するマスクを用いてエッチングを行い、コンタクト
ホールを通じ前記アクティブ素子に接続された画素電極
を形成すると共に、前記パネル実装電極近傍の前記層間
絶縁膜と前記パネル実装電極にまたがって保護膜を被覆
する第4の工程と、 前記パネル実装電極と駆動回路に接続された回路実装電
極とを、異方導電性の接続膜を用いて接続実装する第5
の工程と、を具備することを特徴とする液晶表示装置の
製造方法。
5. A first step of forming an active element for driving a liquid crystal cell on a transparent substrate, and forming a panel mounting electrode connected to a control terminal of the active element on an edge of the transparent substrate. A second step of applying an interlayer insulating film material on the upper part of the active element and the upper part of the panel mounting electrode, respectively; and for opening a contact hole pattern communicating with a control terminal of the active element and the panel mounting electrode. A third step of exposing and developing the interlayer insulating film material to form a patterned interlayer insulating film using a photomask having an opening pattern of: a transparent conductive pixel electrode after the formation of the interlayer insulating film; A material is formed, and etching is performed using a mask having a pixel electrode pattern and a panel mounting electrode pattern. Forming a pixel electrode connected to the active element and covering the interlayer insulating film near the panel mounting electrode and a protective film over the panel mounting electrode; and 5th connection and mounting of the circuit mounting electrode connected to the substrate using an anisotropic conductive connection film.
A method for manufacturing a liquid crystal display device, comprising the steps of:
【請求項6】 前記アクティブ素子は、 薄膜トランジスタであり、前記画素電極との接続が前記
薄膜トランジスタのドレイン電極を介して行われること
を特徴とする請求項5記載の液晶表示装置の製造方法。
6. The method according to claim 5, wherein the active element is a thin film transistor, and the connection with the pixel electrode is made via a drain electrode of the thin film transistor.
【請求項7】 前記層間絶縁膜は、有機膜であり、 前記接続膜は、導電粒子を接着材に分散混入したもので
あることを特徴とする請求項5記載の液晶表示装置の製
造方法。
7. The method according to claim 5, wherein the interlayer insulating film is an organic film, and the connection film is formed by dispersing and mixing conductive particles in an adhesive.
【請求項8】 前記画素電極及び前記保護膜は、インジ
ュウム錫酸化物であることを特徴とする請求項5記載の
液晶表示装置の製造方法。
8. The method according to claim 5, wherein the pixel electrode and the protective film are made of indium tin oxide.
JP760499A 1999-01-14 1999-01-14 Liquid crystal display Expired - Fee Related JP3537694B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP760499A JP3537694B2 (en) 1999-01-14 1999-01-14 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP760499A JP3537694B2 (en) 1999-01-14 1999-01-14 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000206557A true JP2000206557A (en) 2000-07-28
JP3537694B2 JP3537694B2 (en) 2004-06-14

Family

ID=11670419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP760499A Expired - Fee Related JP3537694B2 (en) 1999-01-14 1999-01-14 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3537694B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100462788C (en) * 2001-01-13 2009-02-18 Lg电子株式会社 Liquid crystal display device and moving terminal using said device
JP2010170041A (en) * 2009-01-26 2010-08-05 Ricoh Co Ltd Multilayer wiring structure, method for manufacturing the same, and display apparatus
CN103269563A (en) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 Chip on film flexible circuit board and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086059A (en) * 1994-06-23 1996-01-12 Nec Corp Active matrix substrate
JPH0990421A (en) * 1995-09-27 1997-04-04 Sharp Corp Liquid crystal display device and its manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086059A (en) * 1994-06-23 1996-01-12 Nec Corp Active matrix substrate
JPH0990421A (en) * 1995-09-27 1997-04-04 Sharp Corp Liquid crystal display device and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100462788C (en) * 2001-01-13 2009-02-18 Lg电子株式会社 Liquid crystal display device and moving terminal using said device
JP2010170041A (en) * 2009-01-26 2010-08-05 Ricoh Co Ltd Multilayer wiring structure, method for manufacturing the same, and display apparatus
CN103269563A (en) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 Chip on film flexible circuit board and display device
WO2014173144A1 (en) * 2013-04-27 2014-10-30 合肥京东方光电科技有限公司 Chip on film flexible circuit board and display device
US9713249B2 (en) 2013-04-27 2017-07-18 Hefei Optoelectronics Technology Co., Ltd. Chip on film flexible circuit board and display device

Also Published As

Publication number Publication date
JP3537694B2 (en) 2004-06-14

Similar Documents

Publication Publication Date Title
JP3317387B2 (en) Active matrix substrate and manufacturing method thereof
JP4280727B2 (en) Method for manufacturing array substrate for liquid crystal display device
US7005670B2 (en) Thin film transistor array substrate for liquid crystal display and method of fabricating the same
JP2963529B2 (en) Active matrix display device
JP3305235B2 (en) Active element array substrate
US7907228B2 (en) TFT LCD structure and the manufacturing method thereof
JP3152193B2 (en) Thin film transistor array substrate and method of manufacturing the same
JP2008165230A (en) Fringe field type liquid crystal display panel and manufacturing method of the same
KR20050122654A (en) Thin film transistor array substrate and fabricating method thereof
JP4943589B2 (en) Manufacturing method of liquid crystal display device
JP3053848B2 (en) Active matrix substrate
JP4166300B2 (en) Manufacturing method of liquid crystal display device
JPH11109418A (en) Thin-film transistor array for liquid crystal display device and its production
JP2000214481A (en) Liquid crystal display device and its production
JPH11352515A (en) Liquid crystal display device and its production
JP3537694B2 (en) Liquid crystal display
JP2001272698A (en) Liquid crystal display device and manufacturing method therefor
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JP4202571B2 (en) Liquid crystal display device and manufacturing method thereof
JP2677714B2 (en) Active matrix substrate and manufacturing method thereof
JPH10268346A (en) Active matrix type liquid crystal display device
JP3377003B2 (en) Method for manufacturing active element array substrate
KR20050055384A (en) Liquid crystal display panel and fabricating method thereof
JP2000077667A (en) Manufacture of semiconductor device
JPH11153808A (en) Production of active element array substrate

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees