JP2000200798A - Semiconductor device and its mounting board - Google Patents

Semiconductor device and its mounting board

Info

Publication number
JP2000200798A
JP2000200798A JP11001116A JP111699A JP2000200798A JP 2000200798 A JP2000200798 A JP 2000200798A JP 11001116 A JP11001116 A JP 11001116A JP 111699 A JP111699 A JP 111699A JP 2000200798 A JP2000200798 A JP 2000200798A
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor device
bump
mounting board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11001116A
Other languages
Japanese (ja)
Inventor
Kazuma Miura
一真 三浦
Tetsuya Nakatsuka
哲也 中塚
Tasao Soga
太佐男 曽我
Toshiharu Ishida
寿治 石田
Koji Serizawa
弘二 芹沢
Asao Nishimura
朝雄 西村
Hideo Miura
英生 三浦
Takeshi Terasaki
健 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11001116A priority Critical patent/JP2000200798A/en
Publication of JP2000200798A publication Critical patent/JP2000200798A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

PROBLEM TO BE SOLVED: To enhance the connecting strength of the electrode pad of a semiconductor device to the bump of a mounting board by a method wherein a step part which prevents the progress of a crack is installed at the electrode pad of the semiconductor device, to which the bump is connected. SOLUTION: Every electrode pad 2 of a semiconductor package 1 is constituted in such a way that its cross section is U-shaped, and a nickel-gold plating operation is executed to its surface. The electrode pad 2 is coated with a flux, a bump 3 is mounted so as to be reflow-heated, the electrode pad 2 is connected to the bump 3, and a semiconductor device with the bump is formed. The electrode pad 2 and every electrode pad 2 of the mounting board 5 are constituted of protruding parts 6a, 6b and bottom parts 7a, 7b. A crack which is generated between the U-shaped electrode pad 2 and the U-shaped electrode pad 2 of the mounting board 5 and the bump 3 is first generated along the protruding parts 6a, 6b of the electrode pad 2 and the electrode pad 2 of the mounting board 5. Then, the crack progresses in a direction perpendicular to the protruding parts and then progresses along the bottom parts 7a, 7b. The crack is stopped in the protruding parts 6a, 6b under an ordinary mechanical or thermal load, and the semiconductor package and the mounting board are hard to strip due to the crack.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
実装基板に係わり、特に半導体装置の電極パッドとバン
プ間の接続構造、およびバンプを外部電極にもつ半導体
装置用実装基板において、前記半導体装置のバンプが接
続される電極パッドの構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a mounting board thereof, and more particularly to a connection structure between an electrode pad and a bump of the semiconductor device and a mounting board for a semiconductor device having a bump as an external electrode. The present invention relates to a structure of an electrode pad to which a bump is connected.

【0002】[0002]

【従来の技術】BGA、CSP、フリップチップなど、
バンプ(はんだボール)を外部電極にもつ半導体装置の
需要が増大している。これらBGA、CSP、フリップ
チップなど、バンプを外部電極にもつ半導体装置は、通
常銅(Cu)の表面にニッケル−金(Ni/Au)、パ
ナジウム−ニッケル−金(Pd/Ni/Au)めっきを
施した電極パターンにフラックスを塗布し、その上には
んだボールを各電極に搭載し、リフロ加熱することによ
りバンプを形成する。また、これら半導体装置の実装は
半導体装置の電極パターンと同じ構造の基板に電極パタ
ーン状にはんだ粒子とフラックスで構成されるペースト
材料を塗布し、この半導体装置のバンプと基板の電極パ
ターンを位置あわせして基板に半導体装置を搭載し、リ
フロ加熱することが行われる。
2. Description of the Related Art BGA, CSP, flip chip, etc.
There is an increasing demand for semiconductor devices having bumps (solder balls) as external electrodes. Semiconductor devices having bumps as external electrodes, such as BGAs, CSPs, and flip chips, are usually plated with nickel-gold (Ni / Au) or vanadium-nickel-gold (Pd / Ni / Au) on the surface of copper (Cu). A flux is applied to the applied electrode pattern, a solder ball is mounted on each electrode, and a bump is formed by reflow heating. In mounting these semiconductor devices, a paste material composed of solder particles and flux is applied in the form of an electrode pattern to a substrate having the same structure as the electrode pattern of the semiconductor device, and the bumps of this semiconductor device and the electrode pattern of the substrate are aligned. Then, the semiconductor device is mounted on the substrate and reflow heating is performed.

【0003】ところが、近年、電子機器の小型化、薄形
化の要求に伴い、半導体装置、基板の小型、薄形化が進
み、実装密度も高くなっている。したがって、基板に機
械的、熱的外力が負荷されると、この半導体装置の電極
/バンプ、及びバンプ/基板接続部にかかる外力は、大
きく、従来の接続構造では接続部にクラックが入った
り、剥離の懸念がある。
However, in recent years, with the demand for smaller and thinner electronic devices, semiconductor devices and substrates have been made smaller and thinner, and the mounting density has been increased. Therefore, when a mechanical or thermal external force is applied to the substrate, the external force applied to the electrode / bump and the bump / substrate connection portion of the semiconductor device is large, and the connection portion cracks in the conventional connection structure. There is concern about peeling.

【0004】これを防ぐために、半導体パケージの電極
パッドの表面の電極パッドを凹凸状に粗化し、これら電
極パッドにフラックスを塗布し、電極パッドにはんだボ
ールを搭載したのち、リフロ加熱することによって電極
パッドとはんだボールを接続したバンプ付半導体装置が
考えられる。また、実装基板においても電極パッドの表
面を凹凸状に粗化する。この粗化された電極パッドの表
面にはんだペースト材料を印刷した後、半導体装置のバ
ンプを実装基板の電極パッドと位置あわせして半導体装
置と実装基板をリフロ加熱することによって半導体装置
を実装基板に搭載している。
In order to prevent this, the electrode pads on the surface of the electrode pads of the semiconductor package are roughened into irregularities, a flux is applied to these electrode pads, solder balls are mounted on the electrode pads, and the electrodes are heated by reflow heating. A semiconductor device with bumps in which pads and solder balls are connected is conceivable. Also, the surface of the electrode pad is roughened in an uneven shape on the mounting substrate. After printing the solder paste material on the surface of the roughened electrode pads, the semiconductor device is mounted on the mounting board by reflow heating the semiconductor device and the mounting board by aligning the bumps of the semiconductor device with the electrode pads of the mounting board. It is installed.

【0005】[0005]

【発明が解決しようとする課題】バンプを外部電極にも
つ半導体装置を基板に実装した場合、そのあとの機械的
・熱的負荷により半導体装置の電極/バンプ、及びバン
プ/基板接続部がダメージを受け、信頼性に影響するこ
とが予想される。また、最近、環境対応ではんだボール
に従来からの錫−鉛(Sn−Pb)共晶はんだにかわ
り、鉛(Pb)を含まないいわゆるPbフリーはんだ材
料の使用が検討されつつあるが、Pbフリーはんだボー
ルを用いてバンプを形成した半導体装置を基板に実装し
た場合、従来のSn−Pb共晶はんだの場合に比べ、接
続部の寿命は短くなる懸念がある。また、電極パッドの
表面を凹凸に粗化した場合でも、この凹凸に沿ってクラ
ックが走るために接続部の寿命をあまり長く保つ事はで
きない。
When a semiconductor device having a bump as an external electrode is mounted on a substrate, the mechanical / thermal load thereafter damages the electrode / bump and the bump / substrate connection of the semiconductor device. And is expected to affect reliability. Recently, the use of a so-called Pb-free solder material that does not contain lead (Pb) is being studied instead of conventional tin-lead (Sn-Pb) eutectic solder for solder balls for environmental reasons. When a semiconductor device on which a bump is formed using a solder ball is mounted on a substrate, there is a concern that the life of the connection portion may be shorter than in the case of the conventional Sn-Pb eutectic solder. Further, even when the surface of the electrode pad is roughened to have irregularities, cracks run along the irregularities, so that the life of the connection portion cannot be maintained too long.

【0006】そこで、半導体装置、および実装基板の電
極パッド部の構造を工夫することで、半導体装置の電極
パッドとバンプ、バンプと実装基板の電極パッドの接続
部強度が向上するばかりでなく、実装後の基板に機械
的、熱的負荷を受けたときの接続部界面付近にクラック
が発生した場合においてそのクラックの進展を防止した
半導体装置を提供することができる。
Therefore, by devising the structures of the semiconductor device and the electrode pads of the mounting substrate, not only the strength of the connection between the electrode pads and the bumps of the semiconductor device, but also the connection between the bumps and the electrode pads of the mounting substrate is improved. It is possible to provide a semiconductor device in which, when a crack is generated in the vicinity of a connection interface when a later substrate is subjected to a mechanical or thermal load, the propagation of the crack is prevented.

【0007】従って、本発明の目的は半導体装置及び実
装基板の電極パッドとバンプの接続強度を向上させるこ
とができる半導体装置及び実装基板を提供することにあ
る。本発明の他の目的は半導体装置及び実装基板の電極
パッドとバンプ間に発生するクラックの進展を防止した
半導体装置及びその実装基板を提供することにある。
Accordingly, it is an object of the present invention to provide a semiconductor device and a mounting substrate capable of improving the connection strength between an electrode pad and a bump of the semiconductor device and the mounting substrate. It is another object of the present invention to provide a semiconductor device and a semiconductor device in which a crack generated between an electrode pad and a bump of the mounting substrate is prevented from developing, and a mounting substrate thereof.

【0008】[0008]

【発明を解決するための手段】本発明の目的を達成する
ために、本発明の半導体装置は、バンプを外部電極に持
つ半導体装置において、前記バンプを接続するための前
記半導体装置の電極パッドはクラックの進行を阻止する
ための段部を有する。前記電極パッドには突出部と底部
からなる凹状部が設けられ、前記突出部から底部に至る
段部でクラックの進行を阻止する。または、前記電極パ
ッドは第1の電極パッドと、前記第1の電極パッド上に
設けられ、前記第1の電極パッドより小さい第2の電極
パッドで構成され、第1の電極パッドと第2の電極パッ
ド間の段部でクラックの進行を阻止する。また、前記電
極パッドは凸部を有し、前記凸部に至るまでの電極パッ
ドと前記凸部との間の段部でクラックの進行を阻止す
る。また、前記電極パッドは格子状電極パッドを有し、
前記格子状の段部でクラックの進行を阻止する。
In order to achieve the object of the present invention, a semiconductor device according to the present invention is a semiconductor device having a bump as an external electrode, wherein an electrode pad of the semiconductor device for connecting the bump is provided. It has a step for preventing the progress of cracks. The electrode pad is provided with a concave portion including a protrusion and a bottom, and prevents a crack from progressing at a step from the protrusion to the bottom. Alternatively, the electrode pad includes a first electrode pad and a second electrode pad provided on the first electrode pad and smaller than the first electrode pad. Cracks are prevented from progressing at the steps between the electrode pads. Further, the electrode pad has a convex portion, and a crack is prevented from progressing at a step between the electrode pad and the convex portion up to the convex portion. Further, the electrode pad has a grid-like electrode pad,
The progress of cracks is prevented by the lattice-shaped steps.

【0009】本発明の目的を達成するために、本発明に
よる半導体装置を実装するための実装基板は、バンプを
外部電極にもつ半導体装置の前記バンプを電極パッドに
接続して前記半導体装置を実装するための実装基板にお
いて、前記半導体装置のバンプを接続するための実装基
板の電極パッドはクラックの進行を阻止するための段部
を有する。前記電極パッドは突出部と底部からなる凹状
部が設けられ、前記突出部から底部で構成される段部で
クラックの進行を阻止する。また、前記電極パッドは第
1の電極パッドと、前記第1の電極パッド上に設けら
れ、前記第1の電極パッドより小さい第2の電極パッド
で構成され、第1の電極パッドと第2の電極パッド間の
段部でクラックの進行を阻止する。また、前記電極パッ
ドは凸部を有し、前記凸部に至るまでの電極パッドと前
記凸部との間の段部でクラックの進行を阻止する。ま
た、前記電極パッドは格子状電極パッドを有し、前記格
子状の段部でクラックの進行を阻止する。前述の半導体
装置において、前記バンプの材料として鉛が含まれない
材料を使用することができる。また、前述の実装基板に
おいて、前記電極パッドに塗布されるはんだペースト材
料に鉛が含まれない材料を使用することができる。
In order to achieve the object of the present invention, a mounting board for mounting a semiconductor device according to the present invention comprises a semiconductor device having a bump as an external electrode, the bump being connected to an electrode pad to mount the semiconductor device. In the mounting board for mounting the semiconductor device, the electrode pad of the mounting board for connecting the bump of the semiconductor device has a step portion for preventing the progress of a crack. The electrode pad is provided with a concave portion including a protrusion and a bottom, and prevents a crack from progressing at a step formed from the protrusion to the bottom. The electrode pad includes a first electrode pad and a second electrode pad provided on the first electrode pad and smaller than the first electrode pad. Cracks are prevented from progressing at the steps between the electrode pads. Further, the electrode pad has a convex portion, and a crack is prevented from progressing at a step between the electrode pad and the convex portion up to the convex portion. The electrode pad has a grid-like electrode pad, and prevents the crack from progressing at the grid-like step. In the above-described semiconductor device, a material containing no lead can be used as a material of the bump. Further, in the above-mentioned mounting board, a material containing no lead can be used in the solder paste material applied to the electrode pads.

【0010】本発明による半導体装置は、バンプを外部
電極に持つ半導体装置において、前記バンプを接続する
ために設けられた半導体装置の電極パッドはその周辺部
がその中央部に比べて高くなっている。また、バンプを
外部電極に持つ半導体装置において、前記バンプを接続
するために設けられた半導体装置の電極パッドは凹形状
に構成されている。または、バンプを外部電極にもつ半
導体装置において、前記バンプを接続するために設けら
れた半導体装置の電極パッドは第1の電極パッドの中に
前記第1の電極パッドよりも小さな第2の電極パッドを
設け、前記第1及び前記第2の電極パッドにバンプが接
続される。また更に、バンプを外部電極にもつ半導体装
置において、前記バンプを接続するために設けられた半
導体装置の電極パッドはその中央部分が周辺部分に比べ
高くなっており、前記電極パッドにバンプが接続されて
いる。これら半導体装置において、前記バンプの材料と
して鉛が含まれない材料を使用することができる。
In a semiconductor device according to the present invention, in a semiconductor device having a bump as an external electrode, a peripheral portion of an electrode pad of the semiconductor device provided for connecting the bump is higher than a central portion thereof. . In a semiconductor device having a bump as an external electrode, an electrode pad of the semiconductor device provided for connecting the bump is formed in a concave shape. Alternatively, in a semiconductor device having a bump as an external electrode, an electrode pad of the semiconductor device provided for connecting the bump is a second electrode pad smaller than the first electrode pad in the first electrode pad. And a bump is connected to the first and second electrode pads. Furthermore, in a semiconductor device having a bump as an external electrode, an electrode pad of the semiconductor device provided for connecting the bump has a central portion higher than a peripheral portion, and the bump is connected to the electrode pad. ing. In these semiconductor devices, a material containing no lead can be used as the material of the bump.

【0011】本発明による実装基板は、バンプを外部電
極に持つ半導体装置を実装するための実装基板におい
て、前記バンプを接続するために設けられた実装基板の
電極パッドはその周辺部がその中央部に比べて高くなっ
ている。また、バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは凹形状に構成
されている。また、バンプを外部電極に持つ半導体装置
を実装するための実装基板において、前記バンプを接続
するために設けられた実装基板の電極パッドは第1の電
極パッドの中に前記第1の電極パッドよりも小さな第2
の電極パッドを設ける。また更に、バンプを外部電極に
持つ半導体装置を実装するための実装基板において、前
記バンプを接続するために設けられた実装基板の電極パ
ッドはその中央部分が周辺部分に比べ高くなっている。
A mounting board according to the present invention is a mounting board for mounting a semiconductor device having bumps on external electrodes, wherein a peripheral portion of an electrode pad of the mounting board provided for connecting the bump has a central portion. It is higher than. Further, in a mounting board for mounting a semiconductor device having a bump as an external electrode, an electrode pad of the mounting board provided for connecting the bump is formed in a concave shape. Further, in a mounting board for mounting a semiconductor device having a bump as an external electrode, an electrode pad of the mounting board provided for connecting the bump is provided in the first electrode pad in the first electrode pad. Also a small second
Are provided. Furthermore, in a mounting board for mounting a semiconductor device having bumps as external electrodes, the electrode pads of the mounting board provided for connecting the bumps are higher at the center portion than at the peripheral portions.

【0012】これら実装基板において、前記バンプを前
記電極パッドに接続するために前記電極パッドに塗布さ
れるペースト材料には鉛が含まれない材料を使用するこ
とができる。本発明ではバンプが接続される半導体装置
の電極パッド、実装基板の電極パッドにおいては前述の
ように電極パッドを構成することによって、実装後の基
板に機械的、熱的負荷を受けたときにおいて、周辺部か
ら接続部界面付近に発生したクラックの内部への進展を
電極パッド内の段部や突起で防止することができるた
め、接続部の寿命を向上させることができる。
In these mounting boards, a lead-free material can be used as a paste material applied to the electrode pads to connect the bumps to the electrode pads. In the present invention, the electrode pads of the semiconductor device to which the bumps are connected, the electrode pads of the mounting substrate by configuring the electrode pads as described above, when the substrate after mounting is subjected to mechanical and thermal loads, Since cracks generated from the peripheral portion to the vicinity of the interface of the connection portion can be prevented from being caused by the steps and projections in the electrode pad, the life of the connection portion can be improved.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を幾つ
かの実施例を用い、図面を参照して説明する。図1は本
発明による半導体装置と実装基板の接合状態の第1の実
施例を示す一部断面図である。図において、1は半導体
パッケージであり、半導体パッケージ1の電極パッド2
は断面が凹状に構成されている。このパッド2の表面は
ニッケル−金(Ni/Au)めっきが施されている。こ
の電極パッド2にフラックスを塗布し、バンプ3をこの
電極パッド2に搭載した後リフロ加熱することによっ
て、電極パッド2とバンプ3が接続され、バンプ付半導
体装置が得られる。実装基板4の電極パッド5も断面が
凹状に形成されており、この電極パッド5にはんだペー
スト材を印刷した後バンプ付半導体装置と位置合わせを
して実装基板4に搭載してリフロ加熱することによっ
て、バンプ付半導体装置は実装基板4に搭載される。電
極パッド2、5には通常銅(Cu)が用いられ、電極パ
ッド2、5の表面は一般にニッケル(Ni)下地めっき
を介して金(Au)めっきが施される。電極パッド2、
5の凹状部は突出部6a、6bと底部7a、7bから構
成されている。この電極パッド2、5の突出部6a、6
bはその周囲が切れ目なく接続されていても良いし、所
どころ切れ目が入っていても良い。また、突出部の平面
から見た形状は円、楕円形、多角形等色々な形状を採用
することができる。この電極パッドの加工は図2を用い
て後述する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the present invention will be described below with reference to the drawings using some examples. FIG. 1 is a partial cross-sectional view showing a first embodiment of a bonding state of a semiconductor device and a mounting board according to the present invention. In the figure, reference numeral 1 denotes a semiconductor package;
Has a concave cross section. The surface of the pad 2 is plated with nickel-gold (Ni / Au). A flux is applied to the electrode pad 2 and the bump 3 is mounted on the electrode pad 2 and then subjected to reflow heating, whereby the electrode pad 2 and the bump 3 are connected, and a semiconductor device with a bump is obtained. The electrode pad 5 of the mounting substrate 4 is also formed with a concave cross section. After printing a solder paste material on the electrode pad 5, the electrode pad 5 is aligned with the semiconductor device with bumps, mounted on the mounting substrate 4, and subjected to reflow heating. Accordingly, the semiconductor device with bumps is mounted on the mounting substrate 4. Copper (Cu) is usually used for the electrode pads 2 and 5, and the surfaces of the electrode pads 2 and 5 are generally plated with gold (Au) via nickel (Ni) base plating. Electrode pad 2,
The concave portion 5 is composed of projecting portions 6a, 6b and bottom portions 7a, 7b. The protruding portions 6a, 6 of the electrode pads 2, 5
b may be connected continuously without interruption, or may be partially interrupted. Further, the shape of the protruding portion viewed from the plane may be various shapes such as a circle, an ellipse, and a polygon. The processing of this electrode pad will be described later with reference to FIG.

【0014】この実施例において、凹状の電極パッド
2、5とバンプ3との間でクラックが発生する場合、ク
ラックはまず電極パッド2、5の突出部6a、6bに沿
って発生する。次にこのクラックはこれとは垂直方向に
進み、やがて底部7a、7bに沿って進むことになる
が、通常の機械的又は熱的負荷ではこのクラックは突出
部6a、6bで止まるため、クラックによる剥離が生じ
にくい。このように、表面にめっきしただけの場合、強
度は平均で200g/バンプであるが、電極パッド2、
5の表面を凹状にすることによって強度が改善される。
In this embodiment, when a crack occurs between the concave electrode pads 2 and 5 and the bump 3, the crack first occurs along the protrusions 6a and 6b of the electrode pads 2 and 5. The crack then travels in a direction perpendicular to it and eventually along the bottoms 7a, 7b, but under normal mechanical or thermal loads, this crack stops at the protrusions 6a, 6b, so Separation hardly occurs. In this way, when only the surface is plated, the strength is 200 g / bump on average, but the electrode pad 2,
The strength is improved by making the surface of No. 5 concave.

【0015】図2(a)〜図2(c)は電極パッドの製
造工程を説明するための一部断面図である。図2(a)
に示すように、加工前の電極パッド2、5の底部7aを
形成する部分以外にレジスト8を塗布した後、エッチン
グ液に浸して中心部を削り、図2(b)に示すように凹
部を形成する。その後レジスト8を除去して、図2
(c)に示すように凹状に形成された電極パッド2、5
を得る。
FIGS. 2A to 2C are partial cross-sectional views for explaining a process of manufacturing an electrode pad. FIG. 2 (a)
As shown in FIG. 2, after applying a resist 8 to a portion other than the portion where the bottom 7a of the electrode pads 2 and 5 before processing is formed, the resist 8 is immersed in an etching solution to cut the center portion, and as shown in FIG. Form. Thereafter, the resist 8 is removed, and FIG.
The electrode pads 2 and 5 formed in a concave shape as shown in FIG.
Get.

【0016】図3は本発明による半導体装置と実装基板
の接合状態の第2の実施例を示す一部断面図である。こ
の実施例においては、半導体パッケージ1、実装基板4
のそれぞれの電極パッド15、17の上にパッド15、
17よりも小さな電極パッド16、18を設けている。
FIG. 3 is a partial sectional view showing a second embodiment of the bonding state of the semiconductor device and the mounting board according to the present invention. In this embodiment, the semiconductor package 1, the mounting substrate 4
Pad 15, on each of the electrode pads 15, 17 of
Electrode pads 16 and 18 smaller than 17 are provided.

【0017】この電極構造の製法例を図4を用いて説明
する。図4(a)〜図4(c)は電極パッドの製造工程
を説明するための一部断面図である。図4(a)に示す
ように、銅で成形されている電極パッド17上で電極パ
ッド18を形成させたくない部分にレジスト8を塗布す
る。次に、図4(b)に示すように、レジスト8が塗布
されていない部分に銅めっきを施す。所望の厚さまでめ
っきを施した後、図4(c)に示すように、レジスト8
を剥離して、最後に電極パッド17、18にニッケル−
金(Ni/Au)めっきを施すことによって電極パッド
17、18が得られる。なお、半導体パッケージ1の電
極パッド15、16も同様にして形成することができ
る。バンプ3、およびはんだペーストに例えば錫−銀−
ビスマス(Sn−Ag−Bi)のような硬くて脆いはん
だ材料を用いた場合、前記の条件で熱的負荷を繰り返し
加えられると、バンプ3と電極パッド界面にクラックが
入り剥離する。
An example of a method for manufacturing this electrode structure will be described with reference to FIG. FIGS. 4A to 4C are partial cross-sectional views for explaining a manufacturing process of the electrode pad. As shown in FIG. 4A, a resist 8 is applied to a portion where the electrode pad 18 is not to be formed on the electrode pad 17 formed of copper. Next, as shown in FIG. 4B, copper plating is applied to portions where the resist 8 is not applied. After plating to a desired thickness, as shown in FIG.
And finally nickel-coated electrode pads 17 and 18
Electrode pads 17 and 18 are obtained by applying gold (Ni / Au) plating. The electrode pads 15 and 16 of the semiconductor package 1 can be formed in a similar manner. For example, tin-silver-
When a hard and brittle solder material such as bismuth (Sn-Ag-Bi) is used, if a thermal load is repeatedly applied under the above conditions, cracks enter the interface between the bump 3 and the electrode pad and peel off.

【0018】本実施例の電極パターン構造においては電
極パッド15、17内に他のパッド16、18を設けた
り、電極を凹状に成形しているために、バンプ3との界
面にクラックが発生しても、クラックは電極パッド1
6、18部分や凹状電極パッド2、5の突起部6a、6
bでいったん止まり、その後パッド内の小パッド16、
18とバンプ3の接続部へ伝播していく。したがって、
クラック発生と同時に界面が剥離することはない。
In the electrode pattern structure of this embodiment, cracks occur at the interface with the bumps 3 because other pads 16 and 18 are provided in the electrode pads 15 and 17 and the electrodes are formed in a concave shape. But crack is electrode pad 1
6, 18 and the projections 6a, 6 of the concave electrode pads 2, 5
b once, then small pad 16 in the pad,
Propagation proceeds to the connection portion between the bump 18 and the bump 3. Therefore,
The interface does not peel off simultaneously with the occurrence of cracks.

【0019】また、多くの電子回路基板では、外部電極
がバンプあるいはリードで構成されている半導体装置の
バンプ又はリードをはんだペーストを介して実装基板と
面付けする面実装品と、外部電極がピンである半導体装
置を基板のスルーホールに挿入してはんだ付けされた挿
入はんだ付け品の両方からなる場合が多い。通常は表面
実装した後、挿入品の接続を行うため、面実装品の接続
部は挿入はんだ付けの際に熱履歴を受ける。錫−銀―ビ
スマス(Sn−Ag−Bi)系の鉛(Pb)フリー(B
i:0〜20%)はんだを用いた場合には表面実装品の
接合部がダメージを受けクラック等の発生の懸念がある
が、外部電極がバンプである半導体装置のうち本発明の
電極構造のものについては挿入はんだ付け後の接続部の
観察結果においてクラック等の発生は認められなかっ
た。
Also, in many electronic circuit boards, a surface-mounted product in which bumps or leads of a semiconductor device in which external electrodes are formed of bumps or leads are mounted on a mounting board via a solder paste, In many cases, the semiconductor device is composed of both insert-soldered products which are inserted into the through-holes of the substrate and soldered. Normally, after the surface mounting, the connection of the insertion product is performed, so that the connection portion of the surface mounting product receives a thermal history at the time of insertion soldering. Tin-silver-bismuth (Sn-Ag-Bi) based lead (Pb) free (B
i: 0 to 20%) When solder is used, the joints of the surface-mounted products may be damaged and cracks may occur. However, among the semiconductor devices having external electrodes as bumps, the electrode structure of the present invention is not used. No cracks or the like were observed in the connection part after insertion soldering.

【0020】図5は本発明による半導体装置と実装基板
の接合状態の第3の実施例を示す一部断面図である。図
において、電極パッド20、21の中央部には凸部2
2、23が設けられている。この電極パッド構造におい
ても上述の理由によって、クラックは凸部22、23で
食い止められるため、電極パッド20、21とバンプ3
が剥離することはない。
FIG. 5 is a partial sectional view showing a third embodiment of the bonding state of the semiconductor device and the mounting board according to the present invention. In the figure, a convex portion 2 is provided at the center of the electrode pads 20 and 21.
2, 23 are provided. In this electrode pad structure as well, cracks are stopped by the protruding portions 22 and 23 for the above-described reason, so that the electrode pads 20 and 21 and the bump 3
Does not peel off.

【0021】図6は本発明による半導体装置と実装基板
の接合状態の第4の実施例を示す一部断面図である。図
7は格子状電極の拡大平面図である。この実施例におい
ては、電極パッド25、26の上に格子状の電極パッド
27、28が設けられている。これら電極パッド25、
26は、電極パッド25、26の電極パッド27、28
に相当する部分以外をレジストで被覆して、めっきする
ことで得ることができる。なお、この電極パッド27、
28としてはレジストを用いることもできる。
FIG. 6 is a partial sectional view showing a fourth embodiment of the bonding state of the semiconductor device and the mounting board according to the present invention. FIG. 7 is an enlarged plan view of the grid electrode. In this embodiment, grid-like electrode pads 27 and 28 are provided on the electrode pads 25 and 26. These electrode pads 25,
26 is an electrode pad 27, 28 of the electrode pad 25, 26
Can be obtained by coating a portion other than the portion corresponding to the above with a resist and plating. The electrode pads 27,
As 28, a resist can be used.

【0022】また、電極パッド内にレジストからなる小
パッド27、28を形成させた場合ははんだはレジスト
部分に濡れず、未接合部分ができる。クラックの伝播が
レジスト部分を通過しないことが考えられる。そのよう
な場合は図7に示すように電極パッド27、28内に、
例えばレジストパターン29を設けることにより、周囲
から発生したクラックがレジスト部分で止まり、接続部
分が少ないながらも中心付近で残るため、製品の寿命向
上に有効であると考える。
Further, when the small pads 27 and 28 made of resist are formed in the electrode pads, the solder does not wet the resist portions and unbonded portions are formed. It is considered that the propagation of the crack does not pass through the resist portion. In such a case, as shown in FIG.
For example, by providing the resist pattern 29, cracks generated from the periphery stop at the resist portion and remain near the center although the number of connection portions is small, which is considered to be effective for improving the life of the product.

【0023】例えば、1.27mmピッチ、4列配置、
256ピンのBGA(外形サイズ27mm角:チップサ
イズ:14mm角)において鉛(Pb)フリーはんだで
あるSn−Ag−Biボール(φ0.76mm)を用い
てバンプを形成し、さらに、Sn−Ag−Biペースト
で基板に実装後、−55〜125℃で温度サイクルを行
い、接続部の寿命評価を行った。接続部が完全に界面で
剥離する場合について比較すると、パターン表面にめっ
きしただけのものは200サイクルでコーナピンが完全
に剥離するが、本発明のパターン構造にすることによ
り、例えば電極パッドを凹状に形成したり、電極パッド
の中央部に突起部を設けたり、電極パッドに格子状パッ
ドを設けたりした場合には、500サイクルまで寿命を
延ばすことができた。
For example, 1.27 mm pitch, 4 rows arrangement,
In a 256-pin BGA (outside size 27 mm square: chip size: 14 mm square), bumps are formed using Sn-Ag-Bi balls (φ0.76 mm), which is lead (Pb) -free solder, and further, Sn-Ag- After mounting on a substrate with Bi paste, a temperature cycle was performed at −55 to 125 ° C. to evaluate the life of the connection portion. When comparing the case where the connection part is completely peeled off at the interface, the corner pin is completely peeled off in 200 cycles in the case of only plating on the pattern surface, but by using the pattern structure of the present invention, for example, the electrode pad is made concave. In the case where the electrode pad was formed, the projection was provided at the center of the electrode pad, or the grid pad was provided on the electrode pad, the life could be extended up to 500 cycles.

【0024】なお、本発明の実施例では半導体パッケー
ジ1、実装基板4の両方について本発明の電極パッドと
しているが、バンプ3を有する半導体パッケージ1が実
装された実装基板4が機械的、熱的な負荷を受けた場
合、主にバンプと基板接続部側でクラック、剥離がおこ
る。なお、基板側の接続部のみにクラックが入る場合に
ついては、半導体パッケージ1側の電極パッドは従来の
めっきのみ、すなわち、本発明のパッド構造をとらなく
てもよい。図1、図3で示した電極構造についても半導
体パッケージについては従来の電極パッドにバンプを形
成したものを用いても差し支えない。
In the embodiment of the present invention, both the semiconductor package 1 and the mounting substrate 4 are used as the electrode pads of the present invention. However, the mounting substrate 4 on which the semiconductor package 1 having the bumps 3 is mounted is mechanically and thermally. When a heavy load is applied, cracks and peeling mainly occur on the bump and substrate connection portion side. In the case where only the connection portion on the substrate side is cracked, the electrode pad on the semiconductor package 1 side only needs to be formed by conventional plating, that is, it is not necessary to adopt the pad structure of the present invention. Regarding the electrode structure shown in FIGS. 1 and 3, a semiconductor package having bumps formed on conventional electrode pads may be used.

【0025】[0025]

【発明の効果】以上述べたように、本発明の電極パッド
構造においてはバンプを外部電極にもつ半導体装置及び
此れをを実装するための実装基板の接続信頼性を向上さ
せる事ができる。また、本発明に係わる電極パッド構造
にすれば、Sn−Pb共晶はんだに比べ、硬いため実装
時の接続信頼性に劣ると思われる鉛を含まないはんだ材
料をバンプやペーストに用いても半導体装置とバンプ、
半導体装置を実装した基板の間の接続信頼性を向上させ
ることができる。
As described above, in the electrode pad structure of the present invention, it is possible to improve the connection reliability of a semiconductor device having a bump as an external electrode and a mounting board for mounting the semiconductor device. Further, according to the electrode pad structure of the present invention, even if a lead-free solder material, which is harder than Sn-Pb eutectic solder and is considered to be inferior in connection reliability during mounting, is used for the bumps and pastes, the semiconductor can be used. Equipment and bumps,
Connection reliability between substrates on which the semiconductor device is mounted can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置と実装基板の接合状態
の第1の実施例を示す一部断面図である。
FIG. 1 is a partial cross-sectional view showing a first embodiment of a bonding state between a semiconductor device and a mounting substrate according to the present invention.

【図2】電極パッドの製造工程を説明するための一部断
面図である。
FIG. 2 is a partial cross-sectional view for explaining a manufacturing process of the electrode pad.

【図3】本発明による半導体装置と実装基板の接合状態
の第2の実施例を示す一部断面図である。
FIG. 3 is a partial cross-sectional view showing a second embodiment of a bonding state between a semiconductor device and a mounting board according to the present invention.

【図4】電極パッドの製造工程を説明するための一部断
面図である。
FIG. 4 is a partial cross-sectional view for explaining a manufacturing process of the electrode pad.

【図5】本発明による半導体装置と実装基板の接合状態
の第3の実施例を示す一部断面図である。
FIG. 5 is a partial cross-sectional view showing a third embodiment of the bonding state between the semiconductor device and the mounting board according to the present invention.

【図6】本発明による半導体装置と実装基板の接合状態
の第4の実施例を示す一部断面図である。
FIG. 6 is a partial cross-sectional view showing a fourth embodiment of the bonding state of the semiconductor device and the mounting board according to the present invention.

【図7】本発明による格子状電極パッドの拡大平面図で
ある。
FIG. 7 is an enlarged plan view of a grid electrode pad according to the present invention.

【符号の説明】[Explanation of symbols]

1…半導体パッケージ、2、5、15、16、17、1
8、20、21、27、28…電極パッド、3…バン
プ、4…実装基板。29…レジストパターン。
1 ... semiconductor package, 2, 5, 15, 16, 17, 1
8, 20, 21, 27, 28 ... electrode pads, 3 ... bumps, 4 ... mounting board. 29 ... Resist pattern.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 曽我 太佐男 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 芹沢 弘二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内 (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 寺崎 健 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tasao Soga 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside Hitachi, Ltd. Production Technology Research Institute (72) Inventor Toshiharu Ishida Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa 292 Hitachi Manufacturing Co., Ltd.Production Technology Research Laboratories (72) Koji Serizawa, Inventor 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Japan Co., Ltd.Production Technology Research Laboratory Hitachi, Ltd. 5-2-1, Honmachi Semiconductor Device Division, Hitachi, Ltd. (72) Inventor Hideo Miura 502, Kandatecho, Tsuchiura-shi, Ibaraki Pref.Mechanical Research Laboratory, Hitachi, Ltd. (72) Ken Takeshi Terasaki Tsuchiura-shi, Ibaraki Pref. 502 Kandatecho Inside Hitachi Machinery Research Laboratory

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】バンプを外部電極に持つ半導体装置におい
て、前記バンプを接続するための前記半導体装置の電極
パッドはクラックの進行を阻止するための段部を有する
ことを特徴とする半導体装置。
1. A semiconductor device having a bump as an external electrode, wherein the electrode pad of the semiconductor device for connecting the bump has a step for preventing the progress of a crack.
【請求項2】請求項1記載の半導体装置において、前記
電極パッドには突出部と底部からなる凹状部が設けら
れ、前記突出部から底部に至る段部でクラックの進行を
阻止することを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein said electrode pad is provided with a concave portion comprising a projecting portion and a bottom portion, and a step from said projecting portion to the bottom portion prevents a crack from advancing. Semiconductor device.
【請求項3】請求項1記載の半導体装置において、前記
電極パッドは第1の電極パッドと、前記第1の電極パッ
ド上に設けられ、前記第1の電極パッドより小さい第2
の電極パッドで構成され、第1の電極パッドと第2の電
極パッド間の段部でクラックの進行を阻止することを特
徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein said electrode pad is provided on said first electrode pad and said second electrode pad is smaller than said first electrode pad.
A semiconductor device, comprising: a first electrode pad and a second electrode pad;
【請求項4】請求項1記載の半導体装置において、前記
電極パッドは凸部を有し、前記凸部に至るまでの電極パ
ッドと前記凸部との間の段部でクラックの進行を阻止す
ることを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein said electrode pad has a projection, and a crack is prevented from progressing at a step between said electrode pad and said projection until reaching said projection. A semiconductor device characterized by the above-mentioned.
【請求項5】請求項1記載の半導体装置において、前記
電極パッドは格子状電極パッドを有し、前記格子状の段
部でクラックの進行を阻止することを特徴とする半導体
装置。
5. The semiconductor device according to claim 1, wherein said electrode pad has a grid-shaped electrode pad, and a crack is prevented from progressing at said grid-shaped step portion.
【請求項6】バンプを外部電極にもつ半導体装置の前記
バンプを電極パッドに接続して前記半導体装置を実装す
るための実装基板において、前記半導体装置のバンプを
接続するための実装基板の電極パッドはクラックの進行
を阻止するための段部を有する事を特徴とする実装基
板。
6. A mounting board for mounting the semiconductor device by connecting the bump to an electrode pad of the semiconductor device having the bump as an external electrode, wherein the electrode pad of the mounting board for connecting the bump of the semiconductor device is provided. Is a mounting board having a step for preventing the progress of cracks.
【請求項7】請求項6記載の実装基板において、前記電
極パッドは突出部と底部からなる凹状部が設けられ、前
記突出部から底部で構成される段部でクラックの進行を
阻止することを特徴とする実装基板。
7. A mounting board according to claim 6, wherein said electrode pad is provided with a concave portion comprising a projecting portion and a bottom portion, and a step formed from said projecting portion to a bottom portion prevents a crack from advancing. Characteristic mounting board.
【請求項8】請求項6記載の実装基板において、前記電
極パッドは第1の電極パッドと、前記第1の電極パッド
上に設けられ、前記第1の電極パッドより小さい第2の
電極パッドで構成され、第1の電極パッドと第2の電極
パッド間の段部でクラックの進行を阻止することを特徴
とする実装基板。
8. The mounting substrate according to claim 6, wherein said electrode pad is a first electrode pad and a second electrode pad provided on said first electrode pad and smaller than said first electrode pad. A mounting substrate configured to prevent a crack from advancing at a step between a first electrode pad and a second electrode pad.
【請求項9】請求項6記載の実装基板において、前記電
極パッドは凸部を有し、前記凸部に至るまでの電極パッ
ドと前記凸部との間の段部でクラックの進行を阻止する
ことを特徴とする実装基板。
9. The mounting board according to claim 6, wherein said electrode pad has a convex portion, and a step between said electrode pad and said convex portion up to said convex portion prevents progress of a crack. A mounting board characterized by the above-mentioned.
【請求項10】請求項6記載の実装基板において、前記
電極パッドは格子状電極パッドを有し、前記格子状の段
部でクラックの進行を阻止することを特徴とする実装基
板。
10. The mounting board according to claim 6, wherein said electrode pad has a grid-like electrode pad, and a crack is prevented from progressing at said grid-like stepped portion.
【請求項11】請求項1、2、3、4、または5記載の
半導体装置において、前記バンプの材料として鉛が含ま
れない材料を使用することを特徴とする半導体装置。
11. The semiconductor device according to claim 1, wherein a material containing no lead is used as a material of said bump.
【請求項12】請求項6、7、8、9、または10記載
の実装基板において、前記電極パッドに塗布されるはん
だペースト材料に鉛が含まれないことを特徴とする実装
基板。
12. The mounting substrate according to claim 6, wherein the solder paste material applied to the electrode pad does not contain lead.
【請求項13】バンプを外部電極に持つ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドはその周辺部がその中央部に比べて高く
なっていることを特徴とする半導体装置。
13. A semiconductor device having a bump as an external electrode, wherein a peripheral portion of an electrode pad of the semiconductor device provided for connecting the bump is higher than a central portion thereof. Semiconductor device.
【請求項14】バンプを外部電極に持つ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドは凹形状に構成されていることを特徴と
する半導体装置。
14. A semiconductor device having a bump as an external electrode, wherein the electrode pad of the semiconductor device provided for connecting the bump is formed in a concave shape.
【請求項15】バンプを外部電極にもつ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドは第1の電極パッドの中に前記第1の電
極パッドよりも小さな第2の電極パッドを設け、前記第
1及び前記第2の電極パッドにバンプが接続されること
を特徴とする半導体装置。
15. A semiconductor device having a bump as an external electrode, wherein an electrode pad of the semiconductor device provided for connecting the bump is formed in a first electrode pad of a second electrode smaller than the first electrode pad. And a bump is connected to the first and second electrode pads.
【請求項16】バンプを外部電極にもつ半導体装置にお
いて、前記バンプを接続するために設けられた半導体装
置の電極パッドはその中央部分が周辺部分に比べ高くな
っており、前記電極パッドにバンプが接続されているこ
とを特徴とする半導体装置。
16. In a semiconductor device having a bump as an external electrode, an electrode pad of the semiconductor device provided for connecting the bump has a center portion higher than a peripheral portion, and the bump is formed on the electrode pad. A semiconductor device which is connected.
【請求項17】請求項13、14、15、または16記
載の半導体装置において、前記バンプの材料として鉛が
含まれない材料を使用することを特徴とする半導体装
置。
17. The semiconductor device according to claim 13, 14, 15, or 16, wherein a material containing no lead is used as a material for said bumps.
【請求項18】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドはその周辺部が
その中央部に比べて高くなっていることを特徴とする実
装基板。
18. A mounting board for mounting a semiconductor device having a bump as an external electrode, wherein a peripheral portion of an electrode pad of the mounting board provided for connecting the bump is higher than a central portion thereof. A mounting substrate, characterized in that:
【請求項19】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは凹形状に構成
されていることを特徴とする実装基板。
19. A mounting board for mounting a semiconductor device having a bump as an external electrode, wherein the electrode pad of the mounting board provided for connecting the bump is formed in a concave shape. Mounting board.
【請求項20】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドは第1の電極パ
ッドの中に前記第1の電極パッドよりも小さな第2の電
極パッドを設けることを特徴とする実装基板。
20. A mounting board for mounting a semiconductor device having a bump as an external electrode, wherein an electrode pad of the mounting board provided for connecting the bump is provided in the first electrode pad in the first electrode pad. A mounting substrate provided with a second electrode pad smaller than the electrode pad.
【請求項21】バンプを外部電極に持つ半導体装置を実
装するための実装基板において、前記バンプを接続する
ために設けられた実装基板の電極パッドはその中央部分
が周辺部分に比べ高くなっていることを特徴とする実装
基板。
21. A mounting board for mounting a semiconductor device having a bump as an external electrode, wherein a center portion of an electrode pad of the mounting board provided for connecting the bump is higher than a peripheral portion. A mounting board characterized by the above-mentioned.
【請求項22】請求項18、19、20、はたは21記
載の実装基板において、前記バンプを前記電極パッドに
接続するために前記電極パッドに塗布されるペースト材
料には鉛が含まれないことを特徴とする実装基板。
22. The mounting substrate according to claim 18, wherein the paste material applied to the electrode pad for connecting the bump to the electrode pad does not contain lead. A mounting board characterized by the above-mentioned.
JP11001116A 1999-01-06 1999-01-06 Semiconductor device and its mounting board Pending JP2000200798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11001116A JP2000200798A (en) 1999-01-06 1999-01-06 Semiconductor device and its mounting board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11001116A JP2000200798A (en) 1999-01-06 1999-01-06 Semiconductor device and its mounting board

Publications (1)

Publication Number Publication Date
JP2000200798A true JP2000200798A (en) 2000-07-18

Family

ID=11492500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11001116A Pending JP2000200798A (en) 1999-01-06 1999-01-06 Semiconductor device and its mounting board

Country Status (1)

Country Link
JP (1) JP2000200798A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (en) * 2000-11-10 2002-05-24 Nippon Steel Corp Under bump metal or bump of semiconductor element and its forming method
JP2006269917A (en) * 2005-03-25 2006-10-05 Kyocera Corp Laminated wiring board and mounting method thereof
JP2009246166A (en) * 2008-03-31 2009-10-22 Fujitsu Ltd Electronic device package, substrate unit, printed wiring board and method of manufacturing the same
KR101725107B1 (en) * 2016-06-10 2017-04-11 인하대학교 산학협력단 a structure of ring solder pad for enhanced reliability of semiconductor chip packaging

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (en) * 2000-11-10 2002-05-24 Nippon Steel Corp Under bump metal or bump of semiconductor element and its forming method
JP4703835B2 (en) * 2000-11-10 2011-06-15 新日鉄マテリアルズ株式会社 Under bump metal, bump for semiconductor device, semiconductor device with conductive ball
JP2006269917A (en) * 2005-03-25 2006-10-05 Kyocera Corp Laminated wiring board and mounting method thereof
JP2009246166A (en) * 2008-03-31 2009-10-22 Fujitsu Ltd Electronic device package, substrate unit, printed wiring board and method of manufacturing the same
US8264850B2 (en) 2008-03-31 2012-09-11 Fujitsu Limited Electronic device package with connection terminals including uneven contact surfaces
KR101725107B1 (en) * 2016-06-10 2017-04-11 인하대학교 산학협력단 a structure of ring solder pad for enhanced reliability of semiconductor chip packaging

Similar Documents

Publication Publication Date Title
US7902678B2 (en) Semiconductor device and manufacturing method thereof
US6281581B1 (en) Substrate structure for improving attachment reliability of semiconductor chips and modules
JP5649805B2 (en) Manufacturing method of semiconductor device
US7812460B2 (en) Packaging substrate and method for fabricating the same
US6316830B1 (en) Bumpless flip chip assembly with strips and via-fill
KR101496068B1 (en) Lead-free structures in a semiconductor device
KR19980054344A (en) Surface-Mount Semiconductor Packages and Manufacturing Method Thereof
JP4720438B2 (en) Flip chip connection method
JP2001085470A (en) Semiconductor device and manufacturing method therefor
JP5562438B2 (en) Electronic component mounting body, electronic component, board
JP3836349B2 (en) Semiconductor device and manufacturing method thereof
JP2003017531A (en) Semiconductor device
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JPH0817972A (en) Part connection structure and manufacturing method thereof
JP7112873B2 (en) Wiring board, semiconductor package, and method for manufacturing wiring board
JP2000200798A (en) Semiconductor device and its mounting board
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2004079891A (en) Wiring board, and manufacturing method thereof
KR100761863B1 (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
JPH10209591A (en) Wiring board
JP3180041B2 (en) Connection terminal and method of forming the same
JP3859963B2 (en) Semiconductor device and manufacturing method thereof
JP2000101014A (en) Semiconductor device
JP4913650B2 (en) Wiring board manufacturing method
JP2003258155A (en) Wiring board manufacturing method