JP2000194675A - 並列計算機システム - Google Patents

Abstract

(57)【要約】 【課題】 メッセージの再構成に要する時間の増大によ
るシステム全体の性能劣化を押さえることができる並列
計算機システム。 【解決手段】 ノード９００に設けられるネットワーク
インタフェースアダプタＮＩＡ３は、システムバス１０
とＮＩＡ３とのインタフェースを司るバス制御部４、ネ
ットワークにメッセージを送出するセンダ５、ネットワ
ークからのメッセージを受信するレシーバ６により構成
される。そして、レシーバ６は、メッセージ受信結果を
送信側ノードに報告するａｃｋパケットをプロセッサの
処理を介さずに生成する機能を有している。センダ５か
ら他のノードに伝送するメッセージは、複数のパケット
に分割されて送信される。その際、メッセージを再構成
するための情報を、ネットワークにより形成されるハー
フチャネル毎に管理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッシ
ングノードをネットワークにより相互に接続した構成の
並列計算機システムに係り、特に、１つのノードが複数
のノードからのメッセージを同時に受信する場合がある
場合に使用して好適な並列計算機システムに関する。

【０００２】

【従来の技術】並列計算機システムは、通常、複数のプ
ロセッシングノードをネットワークを介して接続して構
成されている。近年、この種の並列計算機システムとし
て、プロセッシングノード数が何千にもなるものが発表
されており、このような大規模な並列計算機システム
は、全てのプロセッシングノードを１対１に接続するこ
とが不可能となっている。

【０００３】プロセッシングノード接続のトポロジに
は、様々なものが知られているが、前述のような大規模
のシステムにおいては、プロセッシングノード間通信経
路の一部が重複することは避けられない。そして、その
重複した部分でメッセージの衝突が発生すると、メッセ
ージが待たされるため、ネットワーク全体の稼働率が低
下する。特に、メッセージが長い場合、待たされる時間
が長くなり、ネットワーク稼働率に重大な影響を及ぼす
ことになる。

【０００４】このような問題を解決するために、メッセ
ージをより短いパケットに分割する方法が通常採用され
る。このようにパケット単位で通信を行うことにより、
重複する経路おいて、メッセージ全部が通過するのを待
たなくてもよくなるため、あるメッセージが通信経路を
占有することがなくなり、ネットワークの稼働率の低下
を抑えることができる。しかし、メッセージを受信する
ノードは、パケットから分割される前のメッセージを再
構成する必要があり、そのための新たなオーバーヘッド
が発生する。また、あるプロセッシングノードに到着す
るメッセージは、通常１つではないため、各ノードは、
到着したパケットがどのメッセージに属するのかを判定
する必要がある。

【０００５】なお、前述したメッセージ分割・再構成に
関する従来技術として、例えば、特表平７−５０５５０
９号公報等に記載された技術が知られている。

【０００６】また、メッセージをパケットに分割する手
法はＴＣＰ／ＩＰでも用いられる。これは、あるルータ
の入力側の経路における通信可能なメッセージの最大長
が、ルータの出力側の経路のそれよりも大きい場合、メ
ッセージを分割する必要が出てくるためである。このＴ
ＣＰ／ＩＰに用いられる技術も並列計算機システムに応
用することが可能である。

【０００７】

【発明が解決しようとする課題】前述した従来技術は、
メッセージ再構成のオーバーヘッドを低減するために、
再構成に必要な情報をメッセージ毎に持たせ、かつ、再
構成に必要な情報をハードウェア、例えば、メッセージ
受信処理を行う部分等が保持し、ソフトウェアの手助け
なしにハードウェアがメッセージの再構成を行うように
することにより、メッセージの再構成に要する時間を短
縮することができるものである。

【０００８】しかし、前述した従来技術は、並列計算機
のノード数の増加に伴い、並列計算機システム内部で授
受されるメッセージ数が飛躍的に増大し、それに伴いあ
る１つのノードが同時に受信するメッセージ数も増大し
てきているため、ハードウェアが保持することができる
メッセージの再構成に必要な情報の数を同時に受信する
メッセージ数が越える場合があり、その場合、ハードウ
ェアだけでメッセージの再構成を行なうことができず、
メッセージの再構成に要する時間が増大し、システム全
体の性能が劣化してしまうという問題点を生じている。

【０００９】本発明の目的は、前述した従来技術の問題
点を解決し、各プロセッシングノードがソフトウェアの
手助けなしにメッセージの再構成を可能とし、メッセー
ジの再構成に要する時間の増大によるシステム全体の性
能劣化を押さえることができる並列計算機システムを提
供することにある。

【００１０】

【課題を解決するための手段】本発明によれば前記目的
は、複数のプロセッシングノードと、これらのプロセッ
シングノードを相互に接続するネットワークとを備えて
構成され、プロセッシングノード相互間でメッセージの
送受信を行う並列計算機システムにおいて、前記プロセ
ッシングノードのそれぞれが、メッセージを複数のパケ
ットに分割してネットワークに送出する機能と、該分割
されたパケットを元のメッセージに再構成する機能と、
前記ネットワークによりプロセッシングノード相互間に
形成されるメッセージ通信経路であるハーフチャネル毎
にメッセージ再構成のための情報とを備えることにより
達成される。

【００１１】また、前記目的は、前記メッセージ再構成
のための情報が、メッセージ再構成が完了したか否かを
示す情報、前記ハーフチャネルにおける通信状態を示す
ハーフチャネル通信状態情報、メッセージ受信のために
行うアドレス変換情報及び該アドレス変換の結果の情
報、次に受信すべきパケットのシーケンス番号及びメッ
セージ長の情報のうち少なくとも１つの情報を含むこと
により達成される。

【００１２】また、前記目的は、前記プロセッシングノ
ードのそれぞれが、受信側となったとき、送信元のプロ
セッシングノードへメッセージ受信を報告するためのａ
ｃｋパケットを送信する機能を有し、前記メッセージ再
構成のための情報がａｃｋパケットを生成するための情
報を含むことにより達成される。

【００１３】また、前記目的は、前記ハーフチャネル通
信状態情報が、ハーフチャネルが開いているか否かを示
す情報とハーフチャネルにおいてエラーが発生したか否
かを示す情報とを含むことにより達成される。

【００１４】さらに、前記目的は、前記メッセージ再構
成のための情報に含まれる情報のうち少なくとも１つが
メッセージを複数に分割した一部のパケット、特に、先
頭のパケットに格納されることにより達成される。

【００１５】

【発明の実施の形態】以下、本発明による並列計算機シ
ステムの一実施形態を図面により詳細に説明する。

【００１６】図１は本発明の一実施形態による並列計算
機システムの全体構成を示すブロック図である。図１に
おいて、１はプロセッサユニット、２は主記憶装置、３
はネットワークインタフェースアダプタ（ＮＩＡ）、４
はバス制御部、５はセンダ、６はレシーバ、７はネット
ワーク、１０はシステムバス、１１〜１８、２０、３０
は信号線、９００〜９０３はプロセッシングノード０〜
３（以下、単にノードという）である。

【００１７】図１に示す並列計算機システムは、計算処
理を行うノード９００〜９０３と、ノード相互間でメッ
セージを転送するネットワーク７と、これらを接続する
信号線１４〜１８とにより構成されている。ここで、信
号線１４は、ノード９００がネットワーク７を介して他
のノードへ送出するメッセージを、信号線１５は、ノー
ド９００がネットワーク７を介して他のノードから受信
するメッセージを伝える。また、信号線１６〜１８は、
ノード９００における信号線１４と１５とを１つにまと
めて表した信号線であり、それぞれ、ノード９０１〜９
０３とネットワーク７とを接続している。なお、図示の
本発明の実施形態は、ノード数を４個としているが、本
発明は、ノード数が２個以上であれば有効である。

【００１８】ノード９００は、ＯＳやユーザアプリケー
ションを実行する１つ以上のプロセッサユニット１、デ
ータを格納するための主記憶装置２、ネットワーク７と
ノード９００とのインタフェースを司るＮＩＡ３、プロ
セッサユニット１と主記憶装置２とＮＩＡ３とを接続す
るシステムバス１０、システムバス１０とプロセッサユ
ニット１とを接続する信号線１１、システムバス１０と
主記憶装置２とを接続する信号線１２、システムバス１
０とＮＩＡ３とを接続する信号線１３により構成され
る。

【００１９】ＮＩＡ３は、システムバス１０とＮＩＡ３
とのインタフェースを司るバス制御部４、ネットワーク
にメッセージを送出するセンダ５、ネットワークからの
メッセージを受信するレシーバ６により構成される。そ
して、レシーバ６は、メッセージ受信結果を送信側ノー
ドに報告するａｃｋパケットをプロセッサの処理を介さ
ずに生成する機能を有している。また、バス制御部４と
センダ５との間の信号線２０は、センダ５が主記憶装置
２に書き込まれているメッセージデータをネットワーク
７に送出するためにやりとりする信号を伝える。バス制
御部４とレシーバ６との間の信号線３０は、レシーバが
パケットを受信しメッセージを主記憶装置２に書き込む
ためにやりとりする信号を伝える。センダ５とレシーバ
６との間の信号線４０は、レシーバで生成されるａｃｋ
パケットを送出するためにやりとりする信号を伝える。

【００２０】図２はネットワークに構成されるハーフチ
ャネルを説明する図であり、以下、ハーフチャネルにつ
いて説明する。図２において、５０〜６０はスイッチ
（ＳＷ）であり、他の符号は図１の場合と同一である。

【００２１】本発明の実施形態によるネットワーク７
は、３段のＳＷを持ち、各ＳＷがパケットヘッダのルー
ティング情報に従ってメッセージを出力するポートを切
り替えることにより、メッセージのルーティングを行
う。図２には、同一ノードのセンダを左側にレシーバを
右側に示しており、メッセージは左から右へ送られる。

【００２２】ハーフチャネルとは、あるノードからある
ノードへ設けられていてメッセージの追い越しがなく論
理的に区別されたメッセージ通信経路のことである。メ
ッセージの追い越しを禁止する理由は、分割したメッセ
ージの再構成をメッセージ毎ではなく、ハーフチャネル
毎に行うためである。すなわち、いま、あるメッセージ
０の途中で別のメッセージ１が割り込むと、メッセージ
０を再構成するための情報（以下、ＭＲＴＥという）が
メッセージ１のＭＲＴＥにより上書きされて失われてし
まう。そのため、メッセージ１の後にメッセージ０のパ
ケットを受信してもメッセージの再構成を行うことがで
きない。このようなことを回避するために、本発明の実
施形態ではメッセージの追い越しを禁止することとす
る。

【００２３】なお、ハーフチャネルは、物理的には同じ
経路であってもかまわない、また、同一ノード間に複数
あってもかまわない。同一ノード間で複数のハーフチャ
ネルを持つことにより、システムの信頼性を向上させる
ことができる。また、メッセージに通常通信、緊急通信
のように優先順位がある場合、それぞれのハーフチャネ
ルを分けることにより、緊急通信メッセージを通常通信
メッセージより先に通信することが可能となる。

【００２４】図２に示す例は、ノード９０１からノード
９０２へのハーフチャネルは、太線で示す物理的かつ論
理的に区別された４本の経路とし、システム全体で１６
本のハーフチャネルが存在するものとする。それぞれの
ハーフチャネルは、ノード番号とハーフチャネル番号と
により識別される。また、各ハーフチャネルは、ハーフ
チャネルが開いているか閉じているか、ハーフチャネル
でエラーが発生したか否かの組み合わせにより４つの状
態がある。

【００２５】本発明の実施形態は、パケットに順番につ
けられるシーケンス番号により、各ハーフチャネル毎に
パケットの消失等のエラーを検出する。そして、本発明
の実施形態は、シーケンス番号によるエラー検出を簡単
に行うため、同一ハーフチャネルのメッセージ追い越し
だけでなくパケット追い越しも禁止する。パケットの追
い越しが無いため、メッセージ受信ノードは、パケット
のシーケンス番号が、２、３、５、６・・・のように不
連続になるとパケットが消失したことを検出することが
できる。

【００２６】受信ノードのレシーバ６がメッセージを受
信し、それを主記憶装置２に書き込むのは、ハーフチャ
ネルが開いていてかつエラーが発生していない場合に限
られ、それ以外の３つの状態ではレシーバ６は受け取っ
たメッセージを破棄する。ハーフチャネルを開くために
は、ハーフチャネルオープンＢｉｔが１のパケットを送
信する。ハーフチャネルオープンＢｉｔは、メッセージ
送信を制御するためにライブラリが作成するメッセージ
送信情報（後述）内に設定されている。センダ５は、こ
のハーフチャネルオープンＢｉｔを、先頭パケットのパ
ケットヘッダにのみコピーする。これは、レシーバ６が
メッセージの途中からパケットを受信し始めることはな
く、後続パケットにハーフチャネルオープンＢｉｔの必
要がないためである。

【００２７】また、ハーフチャネルオープンＢｉｔが１
の先頭パケットをレシーバ６が受け取った場合、レシー
バ６は、ハーフチャネルを開くとともに、以前に発生し
たエラーをクリアし、正常なメッセージの受信処理を再
開する。

【００２８】図３は主記憶装置に格納される情報の内容
を説明する図、図４はメッセージ送信情報、メッセージ
受信情報、ＰＴＥ、ＭＲＴＥ、ルーティング情報の詳細
を説明する図、図５はＭＲＴＥサーチ方法を説明する図
であり、次に、これらについて説明する。

【００２９】図３に示すように、主記憶装置２は、ユー
ザが使用する領域であるユーザ空間７０、ページテーブ
ル９０、分割されたメッセージを再構成するためのＭＲ
ＴＥの集合であるＭＲＴ１００、ルーティング情報の集
合であるルーティングテーブル１２０を持つ。ユーザ空
間７０は、ユーザプログラムやデータを格納する領域で
ある。本発明の実施形態は、１ユーザに対するものとし
てで説明するが、本発明はマルチユーザの場合にも有効
である。

【００３０】ユーザ空間７０内には、仮想ポート制御ブ
ロック（以下、ＰＣＢという）８０、送信バッファ８７
及び受信バッファ８８が備えられる。ＰＣＢ８０は、ユ
ーザが他のノードとの通信を行うために必要なメッセー
ジ送信情報０ ８２とメッセージ送信情報１ ８３、メ
ッセージ受信情報０ ８４とメッセージ受信情報１８
５、及び、メッセージ送信情報０ ８２のアドレスを示
す送信情報アドレス８１を持っている。前述において、
メッセージ送信情報０ ８２は、現在処理中あるいはこ
れから処理を開始するメッセージ送信情報であり、メッ
セージ送信情報１ ８３は、すでにセンダ５が送信処理
を終了したメッセージ送信情報である。メッセージ送信
情報１ ８３のように、送信処理を終了したメッセージ
送信情報は、相手側での受信がうまくいかなかった場合
のメッセージ再送に備えて、受信が正常に完了するまで
ＰＣＢ８０内に残される。

【００３１】また、前述の送信情報アドレス８１は、必
ずＰＣＢ８０の先頭に配置されいるものとする。すなわ
ち、ＰＣＢ８０の先頭のアドレス８１と送信情報０ ８
２のアドレスとは等しい。前述のメッセージ送信情報８
２、８３やメッセージ受信情報８４、８５は、それぞれ
１つのメッセージの送信制御情報及び受信制御情報を持
つ。メッセージ通信を行うためには、メッセージ送信情
報とメッセージ受信情報との対をソフトウェアが準備す
る必要がある。

【００３２】本発明の実施形態は、センダ５がメッセー
ジ送出要求を受け取る前に、これらメッセージ送信情報
とメッセージ受信情報とをソフトウェアが準備するもの
とする。また、メッセージ送信情報は、ＰＣＢ８０内に
１つしかない。しかし、複数のメッセージ送信情報を連
結して１度のメッセージ送出要求により複数のメッセー
ジを連続して送出するアーキテクチャであってもよい。
また、メッセージ受信情報は、受信処理中のメッセージ
の数だけ存在する。図３に示す例では２つのメッセージ
を受信中である。

【００３３】メッセージ送信情報８２、８３は、送信バ
ッファ８７内にあるメッセージデータの先頭の仮想アド
レスを持ち、メッセージ受信情報８４、８５は、受信し
たメッセージを書き込むべき受信バッファ８８内の領域
の先頭の仮想アドレスを持つ。送信バッファ８７は、ユ
ーザが他ノードに対して送信するメッセージデータを格
納するバッファであり、また、受信バッファ８８は、他
ノードからユーザが受信するメッセージデータを格納す
るバッファである。これらの仮想アドレスを実アドレス
へ変換するためにページテーブル９０が用いられる。

【００３４】ページテーブル９０は、ページテーブルエ
ントリ（以下、ＰＴＥという）の集合である。ページテ
ーブル９０には、ＰＣＢの先頭実アドレスを格納するＰ
ＣＢ用ＰＴＥと、仮想アドレスから実アドレスを参照す
るためのアドレス変換用ＰＴＥと、アドレス変換情報
（後述）からメッセージ受信情報の実アドレスを参照す
るための受信情報用ＰＴＥとの３種類がある。図３に示
す例において、ＰＴＥｉ９１がＰＣＢ用ＰＴＥであり、
ＰＴＥｊ９２とＰＴＥｋ９３とがアドレス変換用ＰＴＥ
であり、ＰＴＥｌ９４が受信情報用ＰＴＥである。この
ページテーブル９０は、カーネルにより管理されてい
る。

【００３５】ＰＣＢ８０、送信バッファ８７、受信バッ
ファ８８へのアクセスは、ページテーブル９０を介して
行われるため、ユーザがＯＳ空間に誤ってアクセスする
ことがなくなり、ユーザ−ＯＳ間のプロテクションを実
現することができる。本発明の実施形態において、ＰＣ
Ｂ用ＰＴＥであるＰＴＥｉ９１は、ページテーブル９０
の先頭に配置されるものとし、ページテーブル９０の先
頭実アドレスは、システムを立ち上げるときに、センダ
５が持つページテーブルベースレジスタへ格納される。

【００３６】ＭＲＴ１００とルーティングテーブル１２
０とは、それぞれ前述したＭＲＴＥとルーティング情報
との集合体であり、ＭＲＴＥ及びルーティング情報の数
は、ハーフチャネルと同じ数だけある。本発明の実施形
態は、ハーフチャネル数が１６本であるとしているの
で、ＭＲＴＥ及びルーティング情報も１６個ある。

【００３７】次に、図４を参照して、メッセージ送信情
報８２、メッセージ受信情報８４、アドレス変換用ＰＴ
ＥであるＰＴＥｊ９２、受信情報用ＰＴＥであるＰＴＥ
ｌ９４、ＭＲＴＥ１０１、ルーティング情報１２１の詳
細を説明する。なお、ＰＴＥｋ９３、ＭＲＴＥ１０２〜
１１６及びルーティング情報１２２〜１３６について
も、それぞれＰＴＥｊ９２、ＭＲＴＥ１０１及びルーテ
ィング情報１２１と同じ内容を持つ。

【００３８】メッセージ送信情報８２は、ソースノード
番号１５０、ハーフチャネル番号１５１、送信するメッ
セージの先頭の仮想アドレスである送信データアドレス
１５２、送出すべきメッセージのＢｙｔｅ数であるメッ
セージ長１５３、ハーフチャネルを開くことを指示する
ハーフチャネルオープンＢｉｔ１５４、アドレス変換情
報１５５、センダ５がメッセージ送信を完了したか否か
を示す送信完了Ｂｉｔ１５６、メッセージの受信ノード
でメッセージ受信が完了したか否かを示す受信完了Ｂｉ
ｔ１５７、メッセージの受信ノードでメッセージ受信の
際に何らかのエラーが発生したか否かを示す受信状態情
報１５８により構成される。

【００３９】前述のアドレス変換情報１５５は、例え
ば、受信先のプロセスＩＤである。一般に、並列計算機
は、各ノードで複数のプロセスが実行されており、主記
憶上領域のプロセス間プロテクションにはアドレス変換
が用いられる。また、レシーバは、どのプロセスが受信
したメッセージを受け取るかを判定し、メッセージデー
タを主記憶へライトする。

【００４０】このため、本発明の実施形態においては、
ノード内でのメッセージの宛先に関する情報を総称して
アドレス変換情報とする。また、前述したように、本発
明の実施形態におけるレシーバ６は、メッセージを受信
するとメッセージ送信元ノードへａｃｋパケットをプロ
セッサの処理を介さずに返送する機能を有しており、こ
のａｃｋパケットが受信完了Ｂｉｔ１５７及び受信状態
情報１５８を送信元ノードへ伝える。送信元ノードのプ
ロセッサユニット１は、送信完了Ｂｉｔによりメッセー
ジ送信完了を検出する。また、受信完了Ｂｉｔ１５７と
受信状態情報１５８とからメッセージ送信が正常に完了
したか否かを検出し、エラーがある場合はメッセージを
再送するなどの処理を行うことができる。

【００４１】メッセージ受信情報８４は、受信が完了し
たか否かを示す受信完了Ｂｉｔ１６０、メッセージ受信
が正常に完了したか否かを示す受信状態情報１６１、受
信したメッセージを受信バッファ８８のどこに書き込む
かを示す受信データアドレス１６２により構成される。
メッセージ受信ノードのプロセッサユニット１は、受信
完了Ｂｉｔ１６０によりメッセージ受信の完了を検出す
る。

【００４２】アドレス変換用ＰＴＥであるＰＴＥｊ９２
は、ＰＴＥタイプ（アドレス変換用ＰＴＥの場合０）１
９１、仮想アドレス１９２、仮想アドレス１９２に対応
する実アドレス１９３により構成される。また、受信情
報用ＰＴＥであるＰＴＥｌ９４は、ＰＴＥタイプ（受信
情報用ＰＴＥの場合１）１９５、アドレス変換情報１９
６、対応するメッセージ受信情報の実アドレス１９７に
より構成される。

【００４３】ＭＲＴＥ１０１は、宛先ノード番号１７
０、ハーフチャネル番号１７１、対応するハーフチャネ
ルが開いており通信可能な状態か否かを示すハーフチャ
ネル有効Ｂｉｔ１７２、対応するハーフチャネルでエラ
ーが発生したか否かを示すエラー発生Ｂｉｔ１７３、メ
ッセージの再構成が完了したか否かを示す再構成完了Ｂ
ｉｔ１７４、次に受信すべきシーケンス番号である次シ
ーケンス番号１７５、あと何Ｂｙｔｅのデータを受信す
れば受信が完了するのかを示す残りメッセージ長１７
６、メッセージ受信に必要なアドレス変換の情報である
アドレス変換情報１７７、該アドレス変換情報１７７を
用いてアドレス変換を行って取得したメッセージ受信情
報アドレス（実アドレス）１７８、メッセージデータの
受信バッファ８８内ライトアドレス（実アドレス）１７
９、ａｃｋパケットが伝える受信状態情報がどのメッセ
ージ送信情報のものかを示すメッセージ送信情報アドレ
ス１８０、メッセージ受信の際に何らかのエラーが発生
したか否かを示す受信状態情報１８１を持って構成され
ている。

【００４４】なお、前述したメッセージ受信受信８２に
含まれるソースノード番号とＭＲＴＥ１０１に含まれる
宛先ノード番号とにおいて、ソースと宛先という言葉
は、メッセージ送受信に関するソースと宛先という意味
である。ａｃｋパケットの送受信の場合、送信元ノード
と受信先ノードとがメッセージ送受信の場合と逆になる
ため注意を要する。

【００４５】ルーティング情報１２１は、図２に示した
ＳＷ００〜ＳＷ０３の出力ポートを示すＳＷ０ｉ出力ポ
ート１８５、ＳＷ１０〜ＳＷ１３の出力ポートを示すＳ
Ｗ１ｊ出力ポート１８６、ＳＷ２０〜ＳＷ２３の出力ポ
ートを示すＳＷ２ｋ出力ポート１８７、及び、シーケン
ス番号１８８を持って構成される。このように、本発明
の実施形態は、パケットの順番を示すシーケンス番号を
ハーフチャネル毎に管理している。

【００４６】次に、図５を参照して、ＭＲＴＥ０〜１５
のサーチ方法を説明する。本発明の実施形態において、
各ＭＲＴＥは８Ｂｙｔｅであり、また、ノード数は４で
あり、ハーフチャネル番号は０〜３であるとする。

【００４７】レシーバ６は、後述するがＭＲＴベースレ
ジスタ４１２を持ち、ＯＳは、システム立ち上げ時にＭ
ＲＴ１００の先頭の実アドレスを、レシーバ６ＭＲＴベ
ースレジスタ４１２へ格納する。レシーバ６は、ＭＲＴ
ベースレジスタ４１２の値とハーフチャネル番号を１６
倍した値とソースノード番号を６４倍した値とを加算し
目的のＭＲＴＥの実アドレスを算出する。

【００４８】図には示していないが、ルーティング情報
のサーチも同様に行うことができる。すなわち、ルーテ
ィング情報も８Ｂｙｔｅであるとすると、センダ５は、
ルーティングテーブル１２０の先頭の実アドレスを格納
するルーティング情報ベースレジスタを持ち、ルーティ
ング情報ベースレジスタの値と宛先ノード番号を６４倍
したものとハーフチャネル番号を１６倍したものとを加
算し、目的のルーティング情報の実アドレスを算出する
ことができる。

【００４９】図６はセンダ５の構成を示すブロック図で
ある。図６において、２００は送信シーケンス制御部、
２１０はメッセージ送信情報レジスタ、２１１は送信情
報アクセスレジスタ、２１２はルーティングテーブルベ
ースレジスタ、２１３はＦｉｒｓｔＢｉｔレジスタ、２
１４はシーケンス番号レジスタ、２１５は送出バッフ
ァ、２１６はページテーブルベースレジスタ、２２０は
送信情報セレクタ、２２１は比較器、２２２は減算器、
２２３は加算器、２２４はインクリメンタ、２２５は送
出データセレクタ２２５、２２６は固定長データレジス
タ、２２７はシーケンス番号セレクタである。

【００５０】センダ５は、プロセッサの指示によりメッ
セージをパケットに分割してネットワークに送出する。
本発明の実施形態におけるセンダ５は、メッセージをパ
ケットに分割する機能を有していることと、先頭のパケ
ット（以下先頭パケット）と２番目以降のパケット（以
下後続パケット）とでは異なるパケットヘッダを生成す
る機能を有していることが特徴である。そして、センダ
５は、メッセージをメッセージの先頭からある一定のデ
ータ長（以下、固定データ長という）毎に区切り、最後
のパケットのデータ長のみ固定データ長と同じ、また
は、短くなるように分割する。本発明の実施形態では固
定データ長を１２８Ｂｙｔｅとするが、仮にメッセージ
長が５７６Ｂｙｔｅであるならば、先頭から４個のパケ
ットのデータ長は１２８Ｂｙｔｅずつであり、最終パケ
ットのデータ長が６４Ｂｙｔｅとなる。メッセージ長が
１２８Ｂｙｔｅ以下であればセンダ５は１パケットのみ
送出する。

【００５１】図６示すようにセンダ５は、センダ５の動
作を司る送信シーケンス制御部２００、主記憶２から読
み出したメッセージ送信情報を格納するメッセージ送信
情報レジスタ２１０、メッセージ送信情報のアドレスを
格納する送信情報アドレスレジスタ２１１、該ルーティ
ングテーブル１２０の先頭の実アドレスを格納するルー
ティング情報ベースレジスタ２１２、センダ５がこれか
ら送出するパケットが先頭パケットであれば１の値を後
続パケットであれば０の値を持つＦｉｒｓｔＢｉｔレジ
スタ２１３、送出するパケットのシーケンス番号を保持
するシーケンス番号レジスタ２１４、送出バッファ２１
５、図３により説明したページテーブル９０の先頭の実
アドレスを格納するページテーブルレジスタ２１６、メ
ッセージ送信情報レジスタ２１０の入力をセレクトする
送信情報セレクタ２２０、比較器２２１、減算器２２
２、加算器２２３、インクリメンタ２２４、送出バッフ
ァ２１５の入力をセレクトする送出データセレクタ２２
５、固定データ長を格納する固定データ長レジスタ２２
６、シーケンス番号レジスタ２１４への入力をセレクト
するシーケンス番号セレクタ２２７を備えて構成され
る。

【００５２】センダ５は、さらに、送信シーケンス制御
部２００がバス制御部４と授受する信号を伝える信号線
２３０、バス制御部４からのデータを伝える信号線２３
１、メッセージ送信情報レジスタ２７０の出力をバス制
御部４や送出データセレクタ２５５等へ伝える信号線２
３５、シーケンス番号レジスタ２１４の出力をバス制御
部４や送出データセレクタ２５５等へ伝える信号線２６
６、送信シーケンス制御部２００とレシーバ６との間で
授受されるａｃｋパケット送出の制御信号等を伝える信
号線２４０、レシーバ６からのａｃｋパケットデータを
送出データセレクタ２５５へ伝える信号線２４１、ペー
ジテーブルレジスタ２１６の出力をレシーバ６へ伝える
信号線２７４、送信シーケンス制御部２００の出力を送
信情報セレクタ２２０へ伝える信号線２６０、加算器２
２３及び減算器２２２の出力を送信情報セレクタ２２０
へそれぞれ伝える信号線２６１及び２６２、固定データ
長レジスタ２２６の出力を送出データセレクタ２５５等
へ伝える信号線２６７、比較器２２１の出力を送出デー
タセレクタ２５５等へ伝える信号線２４０、送信情報ア
ドレスレジスタ２１１の出力を送出データセレクタ２５
５へ伝える信号線２６４、ＦｉｒｓｔＢｉｔレジスタ２
１３の出力を送出データセレクタ２５５へ伝える信号線
２６５、インクリメンタ２２４の出力をシーケンス番号
セレクタ２２７へ伝える信号線２７５、送信情報セレク
タ２２０の出力をメッセージ送信情報レジスタ２１０へ
伝える信号線２７０、送信情報セレクタ２２０を送信シ
ーケンス制御部２００が制御するための信号線２５１、
シーケンス番号セレクタ２２７の出力をシーケンス番号
レジスタ２１４へ伝える信号線２７３、シーケンス番号
セレクタ２２７を送信シーケンス制御部２００が制御す
るための信号線２７２、送出データセレクタ２５５の出
力を送出バッファ２１５へ伝える信号線２７１、送出デ
ータセレクタ２５５を送信シーケンス制御部２００が制
御するための信号線２５６、送信情報アドレスレジスタ
２１１を送信シーケンス制御部２００が制御するための
信号線２５０、メッセージ送信情報レジスタ２１０を送
信シーケンス制御部２００が制御するための信号線２５
２、ルーティングテーブルベースレジスタ２１２を送信
シーケンス制御部２００が制御するための信号線２５
３、ＦｉｒｓｔＢｉｔレジスタ２１３を送信シーケンス
制御部２００が制御するための信号線２５４、シーケン
ス番号レジスタ２５５を送信シーケンス制御部２００が
制御するための信号線２５５、送出バッファ２１５を送
信シーケンス制御部２００が制御するための信号線２５
７、ページテーブルベースレジスタ２１６を送信シーケ
ンス制御部２００が制御するための信号線２５８を有し
ている。

【００５３】なお、図６において、送信シーケンス制御
部２００が各レジスタを制御するための信号線２５０等
は、各レジスタの出力を送信シーケンス制御部２００へ
伝えるため、双方向の矢印で示してある。また、信号線
２０は、信号線２３０と２３１と２３５と２７５とを、
信号線４０は信号線２４０と２４１と２７４とをまとめ
たものである。

【００５４】図６に示すメッセージ送信情報レジスタ２
１０は、図４に示すメッセージ送信情報８４の内容を全
て格納するが、パケット送出毎に、メッセージ長のフィ
ールドから固定データ長を減算していく。すなわち、メ
ッセージ送信情報レジスタ２１０内のメッセージ長のフ
ィールドは、あと何Ｂｙｔｅのデータを送出すべきかを
示す。このメッセージ長のフィールドに格納されている
値を残りメッセージ長と呼ぶ。先頭パケットを送出する
まで、主記憶装置２上のメッセージ送信情報８４が持つ
メッセージ長１５３と前述の残りメッセージ長とは同一
である。また、メッセージ送信情報レジスタ２１０内の
送信データアドレスのフィールドは、パケットを送出す
るまで、主記憶装置２上のメッセージ送信情報８４が持
つ送信データアドレス１５２と同一であるが、パケット
送出毎に送信データアドレスと固定データ長とを加算し
ていく。すなわち、このメッセージ送信情報レジスタ２
１０内の送信データアドレスフィールドは、次に送出す
べきデータの仮想アドレスを示す。この送信データアド
レスフィールドに格納されている値を次データアドレス
と呼ぶ。また、送出バッファ２１５の管理方法はＦＩＦ
Ｏであり、書き込まれた順番でネットワーク７にデータ
を送出する。

【００５５】次に、前述したように構成されるセンダに
おける各種のパケットの送出の処理について説明する。

【００５６】図７はセンダのメッセージ送信動作の処理
の全体を説明するフローチャート、図８は送信パケット
のフォーマットを説明する図、図９は図７におけるＦｉ
ｒｓｔ・Ｌａｓｔパケットの生成送出の処理を説明する
フローチャート、図１０は図７におけるＦｉｒｓｔ・Ｎ
ＯＴ Ｌａｓｔパケットの生成送出の処理を説明するフ
ローチャート、図１１は図７におけるＮＯＴ Ｆｉｒｓ
ｔ・ＮＯＴ Ｌａｓｔパケットの生成送出の処理を説明
するフローチャート、図１２は図７におけるＮＯＴ Ｆ
ｉｒｓｔ・Ｌａｓｔパケットの生成送出の処理を説明す
るフローチャート、図１３は図７におけるａｃｋパケッ
ト送出の処理を説明するフローチャートである。

【００５７】まず、図７に示すフローを参照してセンダ
５のメッセージ送信動作の全体を説明する。なお、以下
の処理における制御は、送信シーケンス制御部２００に
より行われる。

【００５８】（１）まず、センダ５がレシーバ６からａ
ｃｋパケットの送出要求を受けているか否かを判定す
る。センダ５が送出するパケットには大きく分けてメッ
セージパケットとａｃｋパケットとがあるが、レシーバ
６は後述するようにａｃｋパケットをセンダ５が送出す
るまで次のメッセージを受信しない。そのため、センダ
５においてａｃｋパケット送出をメッセージパケット送
出よりも優先させ、システム全体がデッドロックを引き
起こすことを防止する。この判定で、ａｃｋパケット送
出要求がある場合、図１３により後述するａｃｋパケッ
ト送出の処理を行う（ステップＦ１００）。

【００５９】（２）ステップＦ１００の判定で、ａｃｋ
パケット送出要求がレシーバ６からきていない場合、プ
ロセッサユニットからのメッセージ送出要求があるか否
かを判定し、メッセージ送出要求がない場合、ステップ
Ｆ１００の処理に戻る（Ｆ１０１）。

【００６０】（３）ステップＦ１０１の判定で、プロセ
ッサユニットからのメッセージ送出要求があった場合、
センダ５は、ページテーブルレジスタ２１６を参照し、
ＤＭＡアクセスによりページテーブル９０（図３）の先
頭からＰＣＢ８０の実アドレスを読み出す。本発明の実
施形態において、センダ５がＤＭＡアクセスにより主記
憶装置２からデータをリード、あるいは、主記憶装置２
へデータをライトする場合、センダ５は、バス制御部４
に対してＤＭＡアクセス要求、データのアドレス、デー
タサイズを信号線２０を介して伝える。データをリード
する場合、バス制御部４は、センダ５へデータを信号線
２０を介して伝える。レシーバ６がＤＭＡアクセスを行
う場合も同様である。すでに説明したように、ＰＣＢ８
０の先頭には送信情報アドレス８１があるため、センダ
５は、ＰＣＢの先頭アドレスを用いて送信情報アドレス
８１を読み出し、送信情報アドレス８１を送信情報アド
レスレジスタ２１１へ格納する（ステップＦ１０２）。

【００６１】（４）センダ５は、送信情報アドレス８１
によりＤＭＡアクセスを行ってメッセージ送信情報８２
を読み出し、読み出したメッセージ送信情報を、送信情
報セレクタ２２０を介してメッセージ送信情報レジスタ
２１０へ格納する（ステップＦ１０３）。

【００６２】（５）センダ５は、ＦｉｒｓｔＢｉｔレジ
スタ２１３を１にセットする。本発明の実施形態は、メ
ッセージ先頭の先頭パケットと２個目以降の後続パケッ
トとではパケットヘッダのフォーマットが異なるため、
センダ５は、ＦｉｒｓｔＢｉｔレジスタ２１３を用いて
先頭パケットを送出したか否かを区別する。先頭パケッ
トと後続パケットとでパケットヘッダのフォーマットが
異なるのは、次の理由による。

【００６３】すなわち、パケットヘッダが持つ情報は、
ルーティング情報等のように各パケットヘッダに必要な
情報と、メッセージ長等のようにメッセージ全体あるい
はハーフチャネルに関する情報であり分割されたパケッ
トの内１つのパケットヘッダのみが持てばよい情報（以
下メッセージ情報）との２種類がある。パケットヘッダ
は、ネットワークを流れる総データ量に対して実際のデ
ータであるパケットデータの割合を減少させ、ネットワ
ークのスループットを減少させるという状況を引き起こ
すため短い方がよい。

【００６４】このため本発明の実施形態は、メッセージ
情報を先頭パケットのパケットヘッダにのみ格納し、後
続パケットのパケットヘッダを短くする。その結果、先
頭パケットと後続パケットとでパケットヘッダのフォー
マットが異なる（パケットフォーマットの詳細について
は後述する）。そして、ＦｉｒｓｔＢｉｔレジスタ２１
３の値が１の場合、センダ５がまだメッセージの先頭の
パケットを送出していないことを示すものとしている
（ステップＦ１０４）。

【００６５】（６）センダ５が送出するメッセージパケ
ットには、先頭かつ最終であるパケット、先頭であるが
最終でないパケット、先頭でなくかつ最終でないパケッ
ト、先頭でなくかつ最終であるパケットの４種類があ
り、これらのパケットの種類を判定する。メッセージ長
が固定データ長よりも短い場合は先頭かつ最終であるパ
ケットのみを送出する。メッセージ長が固定データ長よ
りも長い場合は、先頭であるが最終でないパケット、先
頭でなくかつ最終でないパケット、先頭でなくかつ最終
であるパケットの順に送出する。このため、センダ５
は、先頭パケットかそうでないかを前述のＦｉｒｓｔＢ
ｉｔレジスタ２１３の値により判定する。また最終パケ
ットについては、該メッセージ送信情報レジスタ２１０
（図６）に保持している残りメッセージ長と、メッセー
ジ分割の単位である固定データ長（個々で説明している
では１２８Ｂｙｔｅ）とを比較器２２１を用いて比較
し、残りメッセージ長が固定データ長以下であれば最終
パケットと判定する（ステップＦ１０５）。

【００６６】（７）ステップＦ１０５での送出パケット
の判定で、送出パケットが、先頭かつ最終である場合、
先頭であるが最終でない場合、それぞれ、図９、図１０
により後述するＦｉｒｓｔ・Ｌａｓｔパケットの生成送
出の処理、Ｆｉｒｓｔ・ＮＯＴＬａｓｔパケットの生成
送出の処理を行う。また、送出パケットが、先頭でなく
かつ最終でない場合、先頭でなくかつ最終である場合、
それぞれ、図１１、図１２により後述するＮＯＴ Ｆｉ
ｒｓｔ・ＮＯＴ Ｌａｓｔパケットの生成送出の処理、
ＮＯＴ Ｆｉｒｓｔ・Ｌａｓｔパケットの生成送出処理
を行う。

【００６７】（８）図９、図１２により後述する処理の
終了後、ＤＭＡアクセスによりメッセージ送信情報８２
の送信完了Ｂｉｔ１５６に１を書き込む。プロセッシン
グノードは、このメッセージ送信情報８２をポーリング
することにより、メッセージ送信処理が完了したことを
検出することができる。この処理の後、送信シーケンス
制御部は、ステップＦ１００の処理に戻って、ここから
の処理を繰り返す（ステップＦ１０６）。

【００６８】（９）図１０、図１１により後述する処理
の終了後、これらの処理で送信したメッセージ送信情報
レジスタ２１０内の次データアドレスに送出したデータ
長である１２８を加算し、また、メッセージ送信情報レ
ジスタ２１０内の残りメッセージ長から１２８を減算す
る。送信シーケンス制御部２００は、これらの処理の
後、ステップＦ１０５からの処理に戻り、残りのメッセ
ージを送出する（ステップＦ１０８、Ｆ１０９）。

【００６９】図１０〜図１３による各種のパケットの生
成送出の処理の説明の前に、図８を参照して各種のパケ
ットのフォーマット構成について説明する。

【００７０】図８に示すパケットは、図の下方向に進行
するように示されており、先頭パケットは、ルーティン
グ情報３０１、パケットが先頭パケットであるか否かを
示すＦｉｒｓｔＢｉｔ３０２、最終パケットであるか否
かを示すＬａｓｔＢｉｔ３０３、ソースノード番号３０
４、ハーフチャネル番号３０５、パケットデータ長３０
６、シーケンス番号３０７、ハーフチャネルオープンＢ
ｉｔ３０８、アドレス変換実施形態３０９、送信情報ア
ドレス３１０、メッセージ長３１１、及び、パケットデ
ータ３１２により構成されている。また、後続パケット
は、先頭パケットの先頭のルーティング情報からシーケ
ンス番号までと同様のルーティング情報３２１、Ｆｉｒ
ｓｔＢｉｔ３２２、ＬａｓｔＢｉｔ３２３、ソースノー
ド番号３２４、ハーフチャネル番号３２５、パケットデ
ータ長３２６、シーケンス番号３２７を有すると共に、
パケットデータ３２８を有して構成されている。さら
に、ａｃｋパケットは、ルーティング情報３４１、宛先
ノード番号３４２、ハーフチャネル番号３４３、送信情
報アドレス３４４、送信状態情報３４５、及び、シーケ
ンス番号３４６により構成されている。

【００７１】次に、図９に示すフローを参照して、Ｆｉ
ｒｓｔ・Ｌａｓｔパケットの生成の処理を説明する。

【００７２】（１）ルーティング情報を主記憶装置２か
ら読み出し、このルーティング情報を送出バッファ２１
５とシーケンス番号レジスタ２１４とに書き込む。セン
ダ５は、読み出したルーティング情報のうち図４に示す
ＳＷ０ｉ出力ポート１８５〜ＳＷ２ｋ出力ポート１８７
を送出バッファ２１５へ書き込み、また、読み出したル
ーティング情報のうちシーケンス番号をシーケンス番号
レジスタ２１４へ書き込む（ステップＦ１１０）。

【００７３】（２）ＦｉｒｓｔＢｉｔレジスタ２１３の
値を送出バッファ２１５に書き込む。パケットヘッダの
ＦｉｒｓｔＢｉｔは、その値が“１”の場合先頭パケッ
トであり、“０”の場合後続パケットであることを示
す。この場合、ＦｉｒｓｔＢｉｔレジスタ２１３の値は
“１”であるため、図８に示す先頭パケットのＦｉｒｓ
ｔＢｉｔ３０２には“１”が書き込まれる（ステップＦ
１１１）。

【００７４】（３）最終パケットであるか否かを区別す
るＬａｓｔＢｉｔを書き込む。実際には、図６における
比較器２２１の出力を送出バッファ２１５に書き込む。
この場合、比較器２２１は“１”を出力しているため、
図８に示す先頭パケットのＬａｓｔＢｉｔ３０３には
“１”が書き込まれる（ステップＦ１１２）。

【００７５】（４）ソースノード番号を書き込む。ソー
スノード番号は、図４に示したようにメッセージ送信情
報８２が持つ。このメッセージ送信情報は、図６のメッ
セージ送信情報レジスタ２１０に格納されており、送信
シーケンス制御部２００は、信号線２３５を介して送出
バッファ２１５へソースノード番号を書き込む。これに
より、図８に示す先頭パケットのソースノード番号３０
４に必要な情報が書き込まれる（ステップＦ１１３）。

【００７６】（５）ハーフチャネル番号を書き込む。ハ
ーフチャネル番号も、前述と同様に、メッセージ送信情
報レジスタ２１０から送出バッファ２１５へ書き込ま
れ、先頭パケットのハーフチャネル番号３０５に必要な
情報が書き込まれる（ステップＦ１１４）。

【００７７】（６）ハーフチャネルオープンＢｉｔを書
き込む。このＢｉｔも、メッセージ送信情報レジスタ２
１０から送出バッファ２１５へ書き込まれ、先頭パケッ
トのハーフチャネルオープンＢｉｔ３０８として格納さ
れる。このＢｉｔは、ハーフチャネルを論理的に開き、
かつ、ハーフチャネルでエラーが発生していた場合にエ
ラーをクリアするためのＢｉｔである（ステップＦ１１
５）。

【００７８】（７）残りメッセージ長をパケットデータ
長として書き込む処理を行う。Ｆｉｒｓｔ・Ｌａｓｔパ
ケットの場合、メッセージ長が固定データ長である１２
８Ｂｙｔｅより短いため、図４に示したメッセージ長１
５３の値がパケットデータ長となり、先頭パケットのパ
ケットデータ長３０６に書き込まれる（ステップＦ１１
６）。

【００７９】（８）アドレス変換情報を書き込む処理を
行う。アドレス変換情報も、前述のメッセージ送信情報
レジスタ２１０に格納されており、送出バッファ２１５
に書き込まれ、先頭パケットのアドレス変換情報３０９
として格納される。レシーバ６は、このアドレス変換情
報からメッセージ受信情報の実アドレスを得ることがで
きる（ステップＦ１１７）。

【００８０】（９）送信情報アドレスレジスタ２１１の
値を信号線２６４を介して送出バッファ２１５に書き込
むことにより、先頭パケットの送信情報アドレス３１０
として格納する。この値は、図８に示すａｃｋパケット
が持つ受信状態情報３４５をどの送信情報へ書き込むか
を指定する（ステップＦ１１８）。

【００８１】（10）送信シーケンス制御部２００は、パ
ケットにシーケンス番号３０７を書き込むと共に、シー
ケンス番号レジスタ２１４が格納するシーケンス番号を
インクリメントする。シーケンス番号は、パケット送出
毎にインクリメントされる。シーケンス番号レジスタ２
１４の値は、インクリメンタ２２４によりインクリメン
トされ、シーケンス番号セレクタ２２７を介して、再び
シーケンス番号レジスタ２１４へ格納される（ステップ
Ｆ１１９、Ｆ１２０）。

【００８２】（11）残りメッセージ長をメッセージ長３
１１として書き込む処理を行う。前述のようにＦｉｒｓ
ｔ・Ｌａｓｔパケットの場合、図４に示すメッセージ長
１５３は、パケットデータ長３０６と等しく、この値が
メッセージ長３１１に書き込まれる（ステップＦ１２
１）。

【００８３】（12）以上の処理によりＦｉｒｓｔ・Ｌａ
ｓｔパケットのパケットヘッダの書き込みが完了する。
そして、次に、送信するデータをユーザ空間７０上の送
信バッファ８７から読み出して、送信データを送出バッ
ファ２１５へ書き込む。メッセージ送信情報レジスタ２
１０は、送信データアドレス（仮想アドレス）を持つ。
センダ５は、ページテーブルベースレジスタ２６１を参
照してアドレス変換用ＰＴＥを先頭から順番に読み出
し、アドレス変換用ＰＴＥと送信データアドレスとの仮
想アドレスを比較し、適合するアドレス変換用ＰＴＥか
ら送出すべきデータの実アドレスを得る。このデータの
実アドレスを用いてＤＭＡアクセスを行い、送出すべき
データを送信バッファ８７から読み出す。読み出した残
りデータ長分のメッセージデータを送出バッファ２１５
に書き込むことによりＦｉｒｓｔ・Ｌａｓｔパケットの
生成が完了する。完成したＦｉｒｓｔ・Ｌａｓｔパケッ
トは、送出バッファ２１５からネットワーク７に送出さ
れる（ステップＦ１２２）。

【００８４】（13）その後、ＦｉｒｓｔＢｉｔレジスタ
２１３に“０”をセットする。但し、Ｆｉｒｓｔ・Ｌａ
ｓｔパケットの場合、後続パケットを送出しないので、
このステップの処理を省略してもよい（ステップＦ１２
３）。

【００８５】（14）前述によりインクリメントされたシ
ーケンス番号を主記憶装置２のルーティング情報へ書き
戻す処理を行う。これにより、次に今回と同一のルーテ
ィング情報を読み出された場合、シーケンス番号がイン
クリメントされている。以上により、Ｆｉｒｓｔ・Ｌａ
ｓｔパケット送出の処理が終了し、前述した図７に示す
ステップＦ１０６の処理に進む（ステップＦ１２４）。

【００８６】次に、図１０に示すフローを参照して、Ｆ
ｉｒｓｔ・ＮＯＴ Ｌａｓｔパケット生成の処理動作を
説明する。Ｆｉｒｓｔ・ＮＯＴ Ｌａｓｔパケット生成
フローの大部分は、前述したＦｉｒｓｔ・Ｌａｓｔパケ
ットと同一であるため、以下では、異なる部分を中心に
説明する。

【００８７】（１）ステップＦ１３０、Ｆ１３１の処理
は、前述のステップＦ１１０、Ｆ１１１における処理と
同様である。ステップＦ１３１の処理後、パケットヘッ
ダのＬａｓｔＢｉｔフィールド３０３に“０”を書き込
む処理を行う。Ｆｉｒｓｔ・Ｌａｓｔパケットは、残り
メッセージ長（＝メッセージ長）が、固定データ長（＝
１２８Ｂｙｔｅ）よりも大きいため、図６における比較
器２２１の出力は０である。そのため、パケットヘッダ
のＬａｓｔＢｉｔフィールド３０３には“０”が書き込
まれる（ステップＦ１３０〜Ｆ１３２）。

【００８８】（２）ステップＦ１３３〜Ｆ１３５の処理
は、前述のステップＦ１１３〜Ｆ１１５における処理と
同様である。ステップＦ１３５の処理後、パケットが持
つデータ長が固定データ長の１２８Ｂｙｔｅであるた
め、パケットヘッダのパケットデータ長フィールド３０
６に、固定データ長レジスタ２２６の出力１２８が信号
線２６７を介して書き込まれる（ステップＦ１３３〜Ｆ
１３６）。

【００８９】（３）ステップＦ１３７〜Ｆ１４１の処理
は、前述のステップＦ１１７〜Ｆ１２１における処理と
同様である。但し、ステップＦ１４１で書き込まれるメ
ッセージ長は、ステップＦ１２１の処理における場合と
異なり、１２８よりも大きい値である。ステップＦ１４
１の処理後、１２８Ｂｙｔｅのデータを読み出す。前述
したステップＦ１２２の処理では全メッセージデータを
読み出したが、ここでは、１２８Ｂｙｔｅのみを読み出
すところが異なる（ステップＦ１３７〜Ｆ１４２）。

【００９０】（４）ステップＦ１４３〜Ｆ１４４の処理
は、前述のステップＦ１２３〜Ｆ１２４における処理と
同様である。本発明の実施形態は、ルーティング情報を
パケット送出毎に、主記憶装置２から読み出し、シーケ
ンス番号をインクリメントして、主記憶装置２へ書き込
んでいる。しかし、固定データ長よりも長いメッセージ
を頻繁に送出するような場合、ルーティング情報をキャ
ッシュすることにより、後続パケットの送出時間を短縮
することができる。また、頻繁に使用するハーフチャネ
ルにある程度の偏りがある場合、ルーティング情報を複
数個キャッシュすることにより、更なる性能向上を期待
できる。以上により、Ｆｉｒｓｔ・ＮＯＴＬａｓｔパケ
ット送出の処理が終了し、前述した図７に示すステップ
Ｆ１０８の処理に進む（ステップＦ１２４）。

【００９１】次に、図１１、図１２に示すフローを参照
して、ＮＯＴ Ｆｉｒｓｔ・ＮＯＴＬａｓｔパケット生
成とＮＯＴ Ｆｉｒｓｔ・Ｌａｓｔパケット生成の処理
動作を説明する。図８に示したように、後続パケットの
パケットヘッダは、先頭パケットのパケットヘッダか
ら、ハーフチャネルオープンＢｉｔ、アドレス変換情
報、送信情報アドレス、及びメッセージ長を除いたもの
である。

【００９２】このため、図１１に示すＮＯＴ Ｆｉｒｓ
ｔ・ＮＯＴ Ｌａｓｔパケット生成の処理は、図１０で
説明したＦｉｒｓｔ・ＮＯＴ Ｌａｓｔパケット生成の
処理からステップＦ１３５〜Ｆ１３８の処理を除いたも
のであり、ステップＦ１５１の処理で書き込む値が
“０”である点が図１０のステップＦ１３１の場合の処
理と相違する。

【００９３】また、図１２に示すＮＯＴ Ｆｉｒｓｔ・
Ｌａｓｔパケット生成の処理は、図９により説明したＦ
ｉｒｓｔ・Ｌａｓｔパケット生成の処理からステップＦ
１１５〜Ｆ１１８の処理を除いたものであり、ステップ
Ｆ１７１の処理で書き込む値が“０”である点が図９の
ステップＦ１１１の場合の処理と相違する。

【００９４】図１１、図１２の処理が終了すると、図１
１に示すＮＯＴ Ｆｉｒｓｔ・ＮＯＴ Ｌａｓｔパケッ
トの処理の場合、図７により説明したステップＦ１０８
へ、図１２に示すＮＯＴ Ｆｉｒｓｔ・Ｌａｓｔパケッ
トの処理の場合、図７により説明したステップＦ１０６
へそれぞれ進む。

【００９５】次に、図１３に示すフローを参照して、図
７のステップＦ１００におけるａｃｋパケットを送出す
る処理を説明する。なお、ａｃｋパケットの送出は、セ
ンダ５がレシーバ６からａｃｋパケットの送出要求を受
けたときに行われる。また、またａｃｋパケットは、図
８で説明したように、ルーティング情報３４１、宛先ノ
ード番号３４２、ハーフチャネル番号３４３、メッセー
ジ送信情報アドレス３４４、受信状態情報３４５、シー
ケンス番号３４６を持って構成されている。これらのａ
ｃｋパケットの内容のうちルーティング情報３４１とシ
ーケンス番号３４６とがセンダ５が管理する情報であ
り、その他の情報がレシーバ６が管理する情報である。

【００９６】（１）センダ５は、ａｃｋパケットの送出
を決めると、まず、ａｃｋパケットのルーティング情報
を主記憶装置２から取得し、この情報を図６に示す送出
バッファ２１５及びシーケンス番号レジスタ２１４へ書
き込む。このとき、後述するように、レシーバ６は、ａ
ｃｋ送出要求と共に、ルーティング情報をサーチするた
めに必要なソースノード番号とハーフチャネル番号とも
信号線２４０を介してセンダ５へ伝えている。このソー
スノード番号は、メッセージパケットが持っていたソー
スノード番号であり、ａｃｋパケットを送信するノード
から見れば宛先ノードに当たる。また、本発明の実施形
態において、メッセージのハーフチャネル番号とそのメ
ッセージに対するａｃｋパケットのハーフチャネル番号
とが同一であるとすると、センダ５がレシーバ６から受
信するハーフチャネル番号は、メッセージパケットが持
っていたハーフチャネル番号と同一である（ステップＦ
１９０）。

【００９７】（２）次に、センダ５は、ａｃｋパケット
の送出処理を開始したことを示すａｃｋ送出バッファ書
きみ込開始信号をレシーバ６へ信号線２４０を介して送
出する。後述するように、レシーバ６は、このａｃｋ送
出バッファ書きみ込開始信号を受けると、宛先ノード番
号３４２、ハーフチャネル番号３４３、メッセージ送信
情報アドレス３４４、受信状態情報３４５をＭＲＴＥレ
ジスタ４１１から順にセンダ５へ伝えてくるので、セン
ダ５は、受け取ったこれらの情報を送出バッファ２１５
に書き込む。これにより、ａｃｋパケット送出処理を終
了する（ステップＦ１９１〜Ｆ１９５）。

【００９８】なお、前述のステップＦ１９２〜Ｆ１９５
の処理は、図１８により後述するステップＦ２５６〜Ｆ
２５９に対応する。

【００９９】（３）レシーバ６がａｃｋ送出バッファ書
き込み完了信号を、図１８のステップ２６０の処理によ
りセンダ５に伝えてくるので、センダ５は、このａｃｋ
送出バッファ書き込み完了信号を受け、シーケンス番号
レジスタ２１４の値を送出バッファ２１５へ書き込む
（ステップＦ１９６、Ｆ１９７）。

【０１００】（４）その後、シーケンス番号をインクリ
メントし、インクリメントしたシーケンス番号を主記憶
装置２上の該当するルーティング情報へライトする。以
上の処理で、センダ５は、ａｃｋパケット送出処理を終
了し、ステップＦ１００の処理に戻る（ステップＦ１９
８、Ｆ１９９）。

【０１０１】図１４はレシーバ６の構成を示すブロック
図である。図１４において、４００は受信シーケンス制
御部、４１０はパケット格納バッファ、４１１はＭＲＴ
Ｅレジスタ、４１２はＭＲＴＥベースレジスタ、４１３
はメッセージ受信情報レジスタ、４２０はＭＲＴＥセレ
クタ、４２１は加算器、４２２は減算器、４２３は比較
器、４２４はインクリメンタ、４２５は受信情報セレク
タである。

【０１０２】レシーバ６は、受信シーケンス制御部４０
０、ネットワーク７からのパケットを格納するパケット
格納バッファ４１０、ＭＲＴＥを保持するＭＲＴＥレジ
スタ４１１、図５により説明したＭＲＴ１００の先頭の
実アドレスを格納するＭＲＴＥベースレジスタ４１２、
メッセージ受信情報を格納するメッセージ受信情報レジ
スタ４１３、ＭＲＴＥレジスタ４１１への入力をセレク
トするＭＲＴＥセレクタ４２０、加算器４２１、減算器
４２２、比較器４２３、インクリメンタ４２４、メッセ
ージ受信情報レジスタ４１３の入力をセレクトする受信
情報セレクタ４２５を備えて構成されている。

【０１０３】また、レシーバ６は、受信シーケンス制御
部４００がバス制御部４との間で授受する信号線４３
３、パケット格納バッファ４１０の出力をバス制御部４
等に伝える信号線４３０、受信シーケンス制御部４００
がパケット格納バッファ４１０を制御するための信号線
４４０、ＭＲＴＥレジスタ４１１の出力をバス制御部４
やセンダ５等に伝える信号線２４１、受信シーケンス制
御部４００がＭＲＴＥレジスタ４１１を制御するための
信号線４４２、メッセージ受信情報レジスタ４１３の出
力をバス制御部４に伝える信号線４３６、加算器４２１
と減算器４２２及びインクリメンタ４２４の出力をＭＲ
ＴＥセレクタ４２０へそれぞれ伝える信号線４５４と４
５５及び４５７、比較器４２３の出力をＭＲＴＥセレク
タ４２０と受信シーケンス制御部４００とへ伝える信号
線４５６、受信シーケンス制御部４００からのデータを
ＭＲＴＥセレクタ４２０へ伝える信号線４５８、バス制
御部４からのデータをＭＲＴＥセレクタ４２０へ伝える
信号線４３２、受信シーケンス制御部４００がＭＲＴＥ
セレクタ４２０を制御するための信号線４４１、ＭＲＴ
Ｅセレクタ４２０の出力をＭＲＴＥレジスタ４１１へ伝
える信号線４４６、バス制御部４からのデータを受信情
報セレクタ４２５へ伝える信号線４３５、受信シーケン
ス制御部４００からのデータを受信情報セレクタ４２５
へ伝える信号線４５３、受信シーケンス制御部４００が
受信情報セレクタ４２５を制御するための信号線４４
３、受信情報セレクタ４２５の出力をメッセージ受信情
報レジスタ４１３へ伝える信号線４４７、受信シーケン
ス制御部４００がメッセージ受信情報レジスタ４１３を
制御するための信号線４４４、バス制御部４からのデー
タをＭＲＴＥベースレジスタ４１２へ伝える信号線４３
４、受信シーケンス制御部４００がＭＲＴＥベースレジ
スタ４１２を制御するための信号線４４５を備えてい
る。

【０１０４】なお、図１４において、受信シーケンス制
御部４００が各レジスタを制御するための信号線４４０
等は、各レジスタの出力を送信シーケンス制御部２００
へ伝えるため、双方向の矢印で示している。また、信号
線３０は信号線４３０、２４１、４３２、４３５、４３
６、４３３をまとめたものである。さらに、ＭＲＴＥレ
ジスタ４１１は、図４により説明したＭＲＴＥ１０１の
内容を全て保持するが、受信シーケンス制御部４００
は、パケットを受け取るに従ってＭＲＴＥレジスタ４１
１の各フィールドを更新していく。

【０１０５】図１５はレシーバのメッセージ受信動作の
処理の全体を説明するフローチャート、図１６は図１５
における先頭パケットの受信処理を説明するフローチャ
ート、図１７は図１５における後続パケットの受信処理
を説明するフローチャート、図１８は最終パケット判定
の処理を説明するフローチャートである。

【０１０６】まず、図１５に示すフローを参照して、メ
ッセージ受信動作の処理の全体を説明する。

【０１０７】（１）パケットをネットワーク７から受信
したか否かを判定する。パケットを受信した否かは、パ
ケット格納バッファ４１０が判定し、信号線４４０を介
して受信シーケンス制御部へ伝える。パケットが受信さ
れていなければ、パケットの受信を監視する（ステップ
Ｆ２００）。

【０１０８】（２）ステップＦ２００でパケットの受信
が判定されると、受信したパケットがａｃｋパケットで
あるか否か、すなわち、ａｃｋパケットかメッセージパ
ケットかを判定する（ステップＦ２８０）。

【０１０９】（３）ステップＦ２８０で、受信したパケ
ットがａｃｋパケットでなくメッセージパケットである
と判定された場合、パケットヘッダが持つソースノード
番号とハーフチャネル番号とから図５により説明した方
法でＭＲＴＥの実アドレスを計算する。そして、計算し
た実アドレスを使用してＤＭＡアクセスによりＭＲＴＥ
を主記憶装置２から読み出す（ステップＦ２０１、Ｆ２
０２）。

【０１１０】（４）受け取ったパケットのハーフチャネ
ルオープンＢｉｔが“１”であるか否かを判定する（ス
テップＦ２０３）。

【０１１１】（５）ステップＦ２０３の判定で、ハーフ
チャネルオープンＢｉｔが“１”であった場合、ハーフ
チャネルが開いているか否かを示すハーフチャネル有効
Ｂｉｔを“１”にする。本発明の実施形態は、このハー
フチャネル有効Ｂｉｔが“１”場合にハーフチャネルが
開いているものとする（ステップＦ２０４）。

【０１１２】（６）次に、エラー発生Ｂｉｔを“０”に
する。エラー発生Ｂｉｔは、ハーフチャネルでエラーが
発生した場合に“１”、エラーがない場合に“０”の値
を取るものとする（ステップＦ２０５）。

【０１１３】（７）受信シーケンス制御部４００は、次
シーケンス番号フィールドにパケットのシーケンス番号
に１を加えたものを書き込み、先頭パケットを受信する
ために再構成完了Ｂｉｔを“１”にする。再構成完了Ｂ
ｉｔ１７２は、再構成途中であれば“０”であり、再構
成が完了していてメッセージとメッセージとの間であれ
ば“１”であるものとする（ステップＦ２０６、Ｆ２０
７）。

【０１１４】前述のステップＦ２０４〜２０５、Ｆ２０
７の処理は、図１４における信号線４４２を介して行わ
れる。また、ステップＦ２０６の処理は、パケットのシ
ーケンス番号を信号線４５１を介して一旦ＭＲＴＥレジ
スタ４１１へ格納した後に、インクリメンタ４２４を用
いて更新したシーケンス番号を再びＭＲＴＥレジスタへ
格納する処理である。ステップＦ２０４〜Ｆ２０７の処
理により、ＲＴＥを更新してメッセージ受信を可能とす
ることができる。

【０１１５】（８）ステップＦ２０３の判定で、ハーフ
チャネルオープンＢｉｔが“０”であった場合、ハーフ
チャネル有効Ｂｉｔが“１”でありかつエラー発生Ｂｉ
ｔが“０”であるか、それ以外かを判定する。すなわ
ち、ハーフチャネルが開いていてかつエラーが発生して
いない状態がメッセージを受信することができる状態で
あるので、これにより、ハーフチャネルがメッセージを
受信できる状態であるか否かを判定する。メッセージが
受信できない状態と判定した場合、図１８により後述す
る最終パケット判定の処理に移行する（ステップＦ２０
８）。

【０１１６】（９）ステップＦ２０８の判定で、メッセ
ージが受信可能であった場合、シーケンス番号のチェッ
クを行う。すなわち、ＭＲＴＥレジスタ４１１から次シ
ーケンス番号を読み出し、受け取ったパケットのシーケ
ンス番号と一致するか否かを比較器４２３を用いて判定
する（ステップＦ２０９）。

【０１１７】（10）ステップＦ２０９で、シーケンス番
号が一致しない場合、シーケンス番号が不連続であり、
パケットが消失したかあるいは誤ってルーティングして
きたかのエラーが発生したことを示しており、この場
合、ＭＲＴＥレジスタ４１１のエラー発生Ｂｉｔフィー
ルドに“１”を書き込み、後述する最終パケット判定の
処理へ移行する（ステップＦ２１２）。

【０１１８】（11）ステップＦ２０９で、シーケンス番
号が一致する場合、シーケンス番号が正しいことを示し
ており、ＭＲＴＥレジスタ４１１の次シーケンス番号フ
ィールドに、インクリメンタ４２４を用いて１を加算す
る。１を加算した次シーケンス番号フィールドの値が、
次に受信すべきパケットのシーケンス番号である（ステ
ップＦ２１０）。

【０１１９】（12）受信シーケンス制御部４００は、受
け取ったパケットが先頭パケットであるか否か、再構成
完了Ｂｉｔが“１”であるか否かを判定することによ
り、メッセージの再構成を正しく先頭パケットから行っ
ているかを判定する。受け取ったパケットが先頭パケッ
トでありかつ再構成完了Ｂｉｔが“１”であれば、図１
６により後述する先頭パケット受信の処理に進む。受け
取ったパケットが先頭パケットでなく後続パケットであ
りかつ再構成完了Ｂｉｔが“０”であれば、図１７によ
り後述する後続パケット受信の処理へ進む。また、受信
したパケットが先頭パケットでありかつ再構成完了Ｂｉ
ｔが“０”の場合、及び、受信したパケットが後続パケ
ットでありかつ再構成完了Ｂｉｔが“１”である場合、
エラーであるので、シーケンス番号のエラーの場合と同
様に、ステップＦ２１２の処理に移行する（ステップＦ
２１１）。

【０１２０】（13）ステップＦ２８０で、受信したパケ
ットがａｃｋパケットであると判定された場合、前述し
たステップＦ２０９でのチェックと同様な方法で、シー
ケンス番号のチェックを行う。チェックの結果、シーケ
ンス番号エラーが発生していた場合、エラー発生Ｂｉｔ
を“１”にした後に、ステップＦ２００からの処理に戻
る（ステップＦ２８１、Ｆ２８４）。

【０１２１】（14）ステップ２８１のチェックで、シー
ケンス番号が正しい場合、ＭＲＴＥレジスタ４１１の次
シーケンス番号フィールドに１を加算し、ａｃｋパケッ
トの送信情報アドレス３４４フィールドを参照し、該当
するメッセージ送信情報へ受信完了Ｂｉｔ（＝１）とａ
ｃｋパケットが持つ受信状態情報とを書き込む。ａｃｋ
パケットが送信情報アドレスを持っているために、セン
ダ５は、ａｃｋパケットの到着を待たずに次の送信処理
を開始することができるできる。この場合、図３に示す
ように、メッセージ送信情報８２が処理中であり、既に
送信処理が終了したメッセージ送信情報８３に対してａ
ｃｋパケットが到着する（ステップＦ２８２、Ｆ２８
３）。

【０１２２】次に、図１６に示すフローを参照して、先
頭パケット受信の処理について説明する。

【０１２３】（１）先頭パケット受信の処理を開始する
と、まず、ＭＲＴＥレジスタ４１１の再構成完了Ｂｉｔ
フィールドを“０”にし、再構成を開始したことを明示
し、先頭パケットのパケットヘッダから、メッセージ
長、アドレス変換情報、メッセージ送信情報アドレスを
ＭＲＴＥレジスタ４１１へコピーする。これらの情報
は、先頭パケットにのみあり、レシーバ６は、ＭＲＴＥ
レジスタ４１１にコピーした情報に基づいて後続パケッ
トの受信を行う（ステップＦ２２０〜Ｆ２２３）。

【０１２４】（２）次に、アドレス変換情報に基づい
て、処理中のメッセージに対応するメッセージ受信情報
のアドレスを取得する。すなわち、受信シーケンス制御
部４００は、信号線２４０を介してセンダ５から受けた
ページテーブルベースレジスタ２１６の値を参照し、図
３に示すページテーブル９０からＰＴＥを順番に読み出
し、アドレス変換情報と一致するメッセージ受信情報用
ＰＴＥから、メッセージ受信情報の実アドレスを取得し
て、ＭＲＴＥレジスタ４１１へ書き込む。メッセージ受
信情報の実アドレスをＭＲＴＥに保持することにより、
後にメッセージ受信情報へ受信完了Ｂｉｔ等のライトを
行う際に、再度アドレス変換を行う手間を省くことがで
きるため、メッセージ受信処理に要する時間を短縮する
ことができる（ステップＦ２２４）。

【０１２５】（３）ステップＦ２２４で取得したメッセ
ージ受信情報の実アドレスを用いて、ＤＭＡアクセスに
よりメッセージ受信情報をＰＣＢ８０から読み出し、図
１４における信号線４３５を介して、読み出した情報を
メッセージ受信情報レジスタ４１３へ書き込む（ステッ
プＦ２２５）。

【０１２６】（４）ステップＦ２２５で取得したメッセ
ージ受信情報から取り出した受信データアドレス（仮想
アドレス）に基づいて、ページテーブル９０のアドレス
変換用ＰＴＥを参照し、データを書き込むべき受信バッ
ファ８８内の実アドレスを取得する。アドレス変換用Ｐ
ＴＥの読み出し方法は、メッセージ送信処理の場合と同
様であるため省略する。そして、取得した実アドレスを
メッセージ受信情報の実アドレスと同じくＭＲＴＥへ書
き込む。このように、データを書き込むべき受信バッフ
ァ８８内の実アドレスをＭＲＴＥへ保持することによ
り、パケット受信する度にアドレス変換を行わなくて済
み、メッセージ受信処理にかかる時間を短縮することが
できる（ステップＦ２２６）。

【０１２７】（５）次に、パケットのデータを図３に示
す受信バッファ８８へ書き込む。さらに、残りメッセー
ジ長からパケットデータ長を減算し、メッセージライト
アドレスにパケットデータ長を加算する。すなわち、あ
と何Ｂｙｔｅのデータを受信すべきか、次に受信したデ
ータをどこに書き込むかの情報を、パケット受信毎にＭ
ＲＴＥレジスタ４１１に書き込んでいき、これらが終了
した後、図１８により後述する最終パケット判定の処理
に移行する（ステップＦ２２７〜Ｆ２２９）。

【０１２８】次に、図１７に示すフローを参照して、後
続パケット受信の処理について説明する。

【０１２９】後続パケット受信処理の場合、ＭＲＴＥの
準備が前述の先頭パケット受信処理で済んでいるため、
図１６により説明したステップＦ２２７〜Ｆ２２９の処
理に対応するステップＦ２４０〜Ｆ２４２の処理のみを
行えばよく、ここでは、これ以上の説明を省略する。

【０１３０】次に、図１８に示すフローを参照して、最
終パケット判定の処理について説明する。

【０１３１】（１）まず、受信したパケットのＬａｓｔ
Ｂｉｔから、受信したパケットが最終パケットか否かを
判定する。最終パケットでない場合、ＭＲＴＥレジスタ
４１１の値を主記憶装置２に書き込み、次のパケットの
受信の処理を行う（ステップＦ２５０、Ｆ２６２）。

【０１３２】（２）ステップＦ２５０で、受信したパケ
ットが最終パケットであると判定した場合、先頭パケッ
トが持っていた図８に示すメッセージ長３１１分のメッ
セージデータを受信したか否かを判定する。実際にはＭ
ＲＴＥレジスタ４１１の残りメッセージ長フィールドの
値が“０”であれば全てのデータを受信したと判定し、
もし“０”でない場合にはエラーである（ステップＦ２
５１）。

【０１３３】（３）次に、メッセージ受信状態情報をＭ
ＲＴＥレジスタへ書き込む。ここでメッセージ受信状態
情報とは、メッセージを正常に受信したか、エラーが発
生した場合はどんなエラーか等を示す情報である。この
情報は、ａｃｋパケットにより送信元ノードへ伝えられ
る。さらに、再構成完了Ｂｉｔを“１”にセットし、メ
ッセージの再構成が完了し、次に受信するメッセージパ
ケットが先頭パケットであることを示す（ステップＦ２
５２、ステップＦ２５３）。

【０１３４】（４）レシーバ６は、ａｃｋパケットの送
出要求を信号線２４０を介してセンダ５へ伝え、これに
対する応答としてレシーバ６からのａｃｋ送出バッファ
書きみ込開始信号の到来を監視する（ステップＦ２５
４、Ｆ２５４）。

【０１３５】（５）ステップＦ２５４で、ａｃｋ送出バ
ッファ書きみ込開始信号を受けると、レシーバ６は、宛
先ノード番号３４２、ハーフチャネル番号３４３、メッ
セージ送信情報アドレス３４４、メッセージ受信状態情
報３４５をＭＲＴＥレジスタ４１１から順にセンダ５へ
伝える。また、レシーバ６は、ａｃｋ送出バッファ書き
込み完了信号をセンダ５に伝える。すでにセンダの処理
動作として前述したように、センダ５は、受け取った情
報を送出バッファ２１５に書き込む（ステップＦ２５６
〜Ｆ２６０）。

【０１３６】前述のステップＦ２５６〜Ｆ２６０の処理
は、図１３により説明したセンダののａｃｋパケット送
出のフローにおけるステップＦ１９２〜Ｆ１９６の処理
に対応する。

【０１３７】（６）レシーバ６は、前述によりａｃｋパ
ケットを生成した後、受信完了Ｂｉｔと受信状態情報と
をユーザ空間７０のメッセージ受信情報に書き込み、受
信シーケンス制御部４００が、ＭＲＴＥレジスタ４１１
からメッセージ受信情報の実アドレスを読み出して、Ｄ
ＭＡアクセスにより受信完了Ｂｉｔと受信状態情報とを
書き込み、ＭＲＴＥレジスタ４１１の値を主記憶２に書
き込む（ステップＦ２６１、Ｆ２６２）。

【０１３８】前述した本発明の実施形態におけるレシー
バ６は、ＭＲＴＥをパケット受信毎に主記憶装置２から
読み出し、かつ、主記憶装置２へ書き込んでいるが、本
発明は、ＭＲＴＥをレシーバ６に複数個キャッシュする
ことによりさらに性能の向上を図ることができる。

【０１３９】また、前述した本発明の実施形態発明の実
施の形態は、ＭＲＴＥを主記憶装置上に保持するとして
説明したが、本発明は、システムのノード数によって
は、ＭＲＴＥをＮＩＡ３が持つレジスタに格納し、メッ
セージ再構成の処理時間をさらに短くすることもでき
る。この場合の構成は、前述した本発明の実施形態にお
けるレシーバが持つＭＲＴＥレジスタが複数個となるこ
とと、ＭＲＴＥに関するＤＭＡアクセスがなくなること
以外、メッセージ送受信の処理はほとんど同一である。

【０１４０】

【発明の効果】以上説明したように本発明によれば、Ｍ
ＲＴＥをハーフチャネル毎に備えることにより、パケッ
ト分割されたメッセージをハードウェアにより高速に再
構成することができる。また、本発明によれば、前述の
ＭＲＴＥがメッセージ受信に必要な様々な情報を持って
おり、これにより、メッセージ受信処理全体を高速化す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態による並列計算機システム
の全体構成を示すブロック図である。

【図２】ネットワークに構成されるハーフチャネルを説
明する図である。

【図３】主記憶装置に格納される情報の内容を説明する
図である。

【図４】メッセージ送信情報、メッセージ受信情報、Ｐ
ＴＥ、ＭＲＴＥ、ルーティング情報の詳細を説明する図
である。

【図５】ＭＲＴＥサーチ方法を説明する図である。

【図６】センダ５の構成を示すブロック図である。

【図７】センダのメッセージ送信動作の処理の全体を説
明するフローチャートである。

【図８】送信パケットのフォーマットを説明する図であ
る。

【図９】図７におけるＦｉｒｓｔ・Ｌａｓｔパケットの
生成送出の処理を説明するフローチャートである。

【図１０】図７におけるＦｉｒｓｔ・ＮＯＴ Ｌａｓｔ
パケットの生成送出の処理を説明するフローチャートで
ある。

【図１１】図７におけるＮＯＴ Ｆｉｒｓｔ・ＮＯＴ
Ｌａｓｔパケットの生成送出の処理を説明するフローチ
ャートである。

【図１２】図７におけるＮＯＴ Ｆｉｒｓｔ・Ｌａｓｔ
パケットの生成送出の処理を説明するフローチャートで
ある。

【図１３】図７におけるａｃｋパケット送出の処理を説
明するフローチャートである。

【図１４】レシーバ６の構成を示すブロック図である。

【図１５】レシーバのメッセージ受信動作の処理の全体
を説明するフローチャートである。

【図１６】図１５における先頭パケットの受信処理を説
明するフローチャートである。

【図１７】図１５における後続パケットの受信処理を説
明するフローチャートである。

【図１８】最終パケット判定の処理を説明するフローチ
ャートである。

【符号の説明】

１ プロセッサユニット ２ 主記憶装置 ３ ネットワークインタフェースアダプタ（ＮＩＡ） ４ バス制御部 ５ センダ ６ レシーバ ７ ネットワーク １０ システムバス １１〜１８、２０、３０ 信号線 ９００〜９０３ プロセッシングノード０〜３ ５０〜６０ スイッチ（ＳＷ） ２００ 送信シーケンス制御部 ２１０ メッセージ送信情報レジスタ ２１１ 送信情報アクセスレジスタ ２１２ ルーティングテーブルベースレジスタ ２１３ ＦｉｒｓｔＢｉｔレジスタ ２１４ シーケンス番号レジスタ ２１５ 送出バッファ ２１６ ページテーブルベースレジスタ ２２０ 送信情報セレクタ ２２１ 比較器 ２２２ 減算器 ２２３ 加算器 ２２４ インクリメンタ ２２５ 送出データセレクタ２２５ ２２６ 固定長データレジスタ ２２７ シーケンス番号セレクタ ４００ 受信シーケンス制御部 ４１０ パケット格納バッファ ４１１ ＭＲＴＥレジスタ ４１２ ＭＲＴＥベースレジスタ ４１３ メッセージ受信情報レジスタ ４２０ ＭＲＴＥセレクタ ４２１ 加算器 ４２２ 減算器 ４２３ 比較器 ４２４ インクリメンタ ４２５ 受信情報セレクタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッシングノードと、これら
   のプロセッシングノードを相互に接続するネットワーク
   とを備えて構成され、プロセッシングノード相互間でメ
   ッセージの送受信を行う並列計算機システムにおいて、
   前記プロセッシングノードのそれぞれは、メッセージを
   複数のパケットに分割してネットワークに送出する機能
   と、分割されたパケットを元のメッセージに再構成する
   機能と、前記ネットワークによりプロセッシングノード
   相互間に形成されるメッセージ通信経路であるハーフチ
   ャネル毎にメッセージ再構成のための情報とを備えるこ
   とを特長とする並列計算機システム。
2. 【請求項２】 前記メッセージ再構成のための情報は、
   メッセージ再構成が完了したか否かを示す情報、前記ハ
   ーフチャネルにおける通信状態を示すハーフチャネル通
   信状態情報、メッセージ受信のために行うアドレス変換
   情報及び該アドレス変換の結果の情報、次に受信すべき
   パケットのシーケンス番号及びメッセージ長の情報のう
   ち少なくとも１つの情報を含むことを特長とする並列計
   算機システム。
3. 【請求項３】 前記プロセッシングノードのそれぞれ
   は、受信側となったとき、送信元のプロセッシングノー
   ドへメッセージ受信を報告するためのａｃｋパケットを
   送信する機能を有し、前記メッセージ再構成のための情
   報がａｃｋパケットを生成するための情報を含むことを
   特長とする請求項１または２記載の並列計算機システ
   ム。
4. 【請求項４】 前記ハーフチャネル通信状態情報は、ハ
   ーフチャネルが開いているか否かを示す情報とハーフチ
   ャネルにおいてエラーが発生したか否かを示す情報とを
   含むことを特徴とする請求項２または３記載の並列計算
   機システム。
5. 【請求項５】 前記メッセージ再構成のための情報に含
   まれる情報のうち少なくとも１つが一部のパケットに格
   納されていることを特徴とする請求項２、３または４記
   載の並列計算機システム。
6. 【請求項６】 前記メッセージ再構成のための情報に含
   まれる情報のうち少なくとも１つが格納されたパケット
   は、メッセージを分割したパケットのうちの先頭のパケ
   ットであることを特長とする請求項５記載の並列計算機
   システム。