JP2000193996A - Electrooptic device and its manufacture - Google Patents

Electrooptic device and its manufacture

Info

Publication number
JP2000193996A
JP2000193996A JP10373578A JP37357898A JP2000193996A JP 2000193996 A JP2000193996 A JP 2000193996A JP 10373578 A JP10373578 A JP 10373578A JP 37357898 A JP37357898 A JP 37357898A JP 2000193996 A JP2000193996 A JP 2000193996A
Authority
JP
Japan
Prior art keywords
layer
film
cmp
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10373578A
Other languages
Japanese (ja)
Other versions
JP3728958B2 (en
Inventor
Masahiro Yasukawa
昌宏 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP37357898A priority Critical patent/JP3728958B2/en
Publication of JP2000193996A publication Critical patent/JP2000193996A/en
Application granted granted Critical
Publication of JP3728958B2 publication Critical patent/JP3728958B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To widen the angle of the visibility of the electrooptic device such as a reflection type liquid crystal device having a pixel electrode formed of a reflecting film by using relatively simple constitution. SOLUTION: A liquid crystal is sandwiched between a couple of substrates. On one of the substrates, pixel electrodes 13 are provided which consist of wires such as a data line and a scanning line for supplying electric power driving the liquid crystal and a reflecting film. Further, a 2nd conductive layer 10 having a number of holes 10a and a hole filling insulating layer 11c which fills the holes 10a, is processed by CMP(Chemical Mechanical Polishing) together with the 2nd conductive layer prescribing the circumferences of the holes 10a and has its CMP-processed surface recessed below the surface of the 2nd conductive layer are provided between the pixel electrode 13 and one of the substrates.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、画素電極が反射膜
からなる反射型の液晶装置等の電気光学装置及びその製
造方法の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an electro-optical device such as a reflective liquid crystal device in which a pixel electrode is formed of a reflective film, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】一般に、この種の反射型の電気光学装置
では、一対の基板間に液晶等の電気光学物質が挟持され
てなり、一方の基板である素子基板の画像表示領域に
は、Al(アルミニウム)膜等の反射膜からなる画素電
極が各画素毎に或いは各セグメント毎に設けられてい
る。そして、他方の基板である対向基板側から電気光学
物質を介して入射される外光を画素電極により反射して
再び電気光学物質を介して対向基板側から、画素電極に
よる電圧印加状態に応じて各画素毎に出射するように構
成されている。
2. Description of the Related Art Generally, in a reflection type electro-optical device of this type, an electro-optical material such as a liquid crystal is sandwiched between a pair of substrates. A pixel electrode made of a reflective film such as an (aluminum) film is provided for each pixel or for each segment. Then, external light incident from the counter substrate side, which is the other substrate, via the electro-optical material is reflected by the pixel electrode, and again from the counter substrate side via the electro-optical material according to the voltage application state by the pixel electrode. It is configured to emit light for each pixel.

【0003】素子基板には、シリコン単結晶等からなる
不透明な半導体基板若しくは石英又はガラス等からなる
透明基板が用いられる。画素電極の下方や画像表示領域
の周囲における基板上に、画素電極により各画素毎に選
択的に電気光学物質に電界を印加するための、走査線、
データ線、容量線、電源線等の各種配線、電界効果トラ
ンジスタ(以下適宜、FETと称す)、薄膜トランジス
タ(以下適宜、TFTと称す)、薄膜ダイオード(以下
適宜、TFDと称す)等の画素スイッチング用の駆動素
子、走査線やデータ線を駆動するための駆動回路、各画
素に書き込むデータを記憶するためのメモリ回路等が形
成される。従って、パッシブマトリクス駆動方式、アク
ティブマトリクス駆動方式、セグメント駆動方式、スタ
ティック駆動方式等の各種の駆動方式を大小様々なサイ
ズの反射型の電気光学装置に採用可能である。
As an element substrate, an opaque semiconductor substrate made of silicon single crystal or the like or a transparent substrate made of quartz or glass is used. A scanning line for selectively applying an electric field to the electro-optical material for each pixel by the pixel electrode on the substrate below the pixel electrode and around the image display area,
Various wirings such as data lines, capacitance lines, power supply lines, etc., for pixel switching of field effect transistors (hereinafter appropriately referred to as FETs), thin film transistors (hereinafter appropriately referred to as TFTs), thin film diodes (hereinafter appropriately referred to as TFDs), etc. , A driving circuit for driving a scanning line or a data line, a memory circuit for storing data to be written to each pixel, and the like. Therefore, various driving methods such as a passive matrix driving method, an active matrix driving method, a segment driving method, and a static driving method can be adopted for reflection-type electro-optical devices of various sizes.

【0004】一般に、反射型の電気光学装置は、バック
ライトを必要とせずに小型薄型化と共に低消費電力化を
図れる点で、透過型の電気光学装置と比べて有利であ
る。特に、上述の如き画素電極が反射膜からなる反射型
の電気光学装置の場合には、画像表示領域において不透
明な画素電極下に隠れる基板上領域を利用して配線や各
種の回路素子を設けることが出きる点で、素子基板の対
向基板と反対側に反射板を取り付ける伝統的な反射型の
電気光学装置と比べて有利である。また、画像表示領域
において画素電極下に隠れる基板自体も透明である必要
はないため、不透明な半導体基板を用いることが可能と
なり、特に小型の電気光学装置の場合に、各種回路素子
を作り込むのに適した半導体基板をそのまま素子基板と
して用いることも可能である。
In general, a reflective electro-optical device is more advantageous than a transmissive electro-optical device in that it does not require a backlight and can be made smaller and thinner and consume less power. In particular, in the case of a reflection-type electro-optical device in which the pixel electrode is formed of a reflective film as described above, wiring and various circuit elements are provided by utilizing an area on the substrate hidden under the opaque pixel electrode in the image display area. This is advantageous in comparison with a traditional reflection-type electro-optical device in which a reflection plate is mounted on a side of an element substrate opposite to a counter substrate. In addition, since the substrate hidden under the pixel electrode in the image display area does not need to be transparent, it is possible to use an opaque semiconductor substrate. Particularly, in the case of a small electro-optical device, various circuit elements can be formed. It is also possible to use a semiconductor substrate suitable for the device as it is as an element substrate.

【0005】[0005]

【発明が解決しようとする課題】この種の電気光学装置
では、表示画像の高品位化の要請が強く、特に視野角を
広げることが重要課題の一つとされている。
In this type of electro-optical device, there is a strong demand for high-quality display images, and it is particularly important to increase the viewing angle.

【0006】しかしながら、前述した従来の反射膜から
なる画素電極では、各種の薄膜形成技術を用いて形成さ
れる画素電極の表面は平坦である。このため、画素電極
は、対向基板側から電気光学物質を介して入射した外光
を基本的に反射するだけであるので、画素電極において
表示画面に向けて散乱する光の強度は極めて低い。従っ
て、本質的に視野角は狭いという問題点がある。
[0006] However, in the above-described pixel electrode made of a reflective film, the surface of the pixel electrode formed by using various thin film forming techniques is flat. Therefore, the pixel electrode basically only reflects external light incident from the counter substrate side via the electro-optical material, and thus the intensity of light scattered toward the display screen at the pixel electrode is extremely low. Therefore, there is a problem that the viewing angle is essentially narrow.

【0007】そこで、本願出願人は、図14の画素電極
下方における積層構造の断面図に示すように、SiO
膜等の層間絶縁膜501上に、0.5〜10μm程度の
径の小さな穴502aが多数開孔されたTiN(窒化チ
タニウム)/Al(アルミニウム)/TiN(窒化チタ
ニウム)/Ti(チタン)膜等の導電層502を設け、
その上方にSiO膜等の層間絶縁膜503を介して画
素電極を形成することにより、画素電極表面を凸凹にす
る技術を発明した。しかしながら、この技術の場合に
は、各穴502aの縁に対応して急峻に傾斜した個所が
画素電極の表面に局所的に或いは極めて点在して得られ
るだけであり、特に各穴502aの中央付近(即ち、各
穴502a内で層間絶縁膜501の上面が露出している
部分)に対応する画素電極表面は平坦になってしまう。
従って、視野角を広げるのに相応しい緩やかに広範囲に
広がる傾斜領域を各穴502aに対応して画素電極表面
に形成することが困難である。そこで、本願出願人は、
図15に示すように、図14の積層構造において、更に
SOG(Spin On Glass: スピンオンガラス)膜504
を層間絶縁膜503における各穴502aに対応する窪
み内に設けて、その上方にSiO膜等の層間絶縁膜5
05を介して画素電極を形成することにより、緩やかな
傾斜領域を形成する技術を発明した。しかしながら、こ
の技術の場合には、SOG膜504の形成工程や層間絶
縁膜を複数積む工程が付加的に必要となるため、製造プ
ロセスの複雑化とコスト上昇を招いてしまう。加えて、
各穴502aに対応して緩やかに広範囲に広がる傾斜領
域を画素電極表面に形成することが、なお困難である。
Therefore, the applicant of the present application has proposed a method of forming a SiO 2 layer as shown in FIG.
TiN (titanium nitride) / Al (aluminum) / TiN (titanium nitride) / Ti (titanium) film having many small holes 502a having a diameter of about 0.5 to 10 μm formed on an interlayer insulating film 501 such as a film. A conductive layer 502 such as
A technique for forming a pixel electrode over the interlayer insulating film 503 such as a SiO 2 film to make the surface of the pixel electrode uneven is invented. However, in the case of this technique, a steeply sloped portion corresponding to the edge of each hole 502a is obtained only locally or extremely scattered on the surface of the pixel electrode, and particularly, the center of each hole 502a is obtained. The pixel electrode surface corresponding to the vicinity (that is, the portion where the upper surface of the interlayer insulating film 501 is exposed in each hole 502a) becomes flat.
Therefore, it is difficult to form a gently widened inclined region suitable for widening the viewing angle on the surface of the pixel electrode corresponding to each hole 502a. Therefore, the applicant of the present application
As shown in FIG. 15, in the laminated structure of FIG. 14, a SOG (Spin On Glass) film 504 is further added.
Is provided in a recess corresponding to each hole 502a in the interlayer insulating film 503, and an interlayer insulating film 5 such as a SiO 2 film is provided thereabove.
A technique of forming a gentle slope region by forming a pixel electrode through the pixel electrode 05 has been invented. However, in the case of this technique, a step of forming the SOG film 504 and a step of stacking a plurality of interlayer insulating films are additionally required, so that the manufacturing process becomes complicated and the cost increases. in addition,
It is still difficult to form a gently widened inclined region corresponding to each hole 502a on the pixel electrode surface.

【0008】以上のように、本願出願人の発明によれ
ば、各穴502aに対応して凹凸にされた画素電極表面
に入射する外光が若干拡散される結果、視野角は多少広
がるが、なお十分な視野角は得られないという問題点が
ある。
As described above, according to the invention of the applicant of the present invention, the external light incident on the surface of the pixel electrode made uneven corresponding to each hole 502a is slightly diffused, so that the viewing angle is slightly widened. There is a problem that a sufficient viewing angle cannot be obtained.

【0009】本発明は上述した問題点に鑑みなされたも
のであり、比較的簡単な構成を用いて、十分な視野角を
得ることが可能な反射型の電気光学装置及びその製造方
法を提供することを課題とする。
The present invention has been made in view of the above-described problems, and provides a reflection-type electro-optical device capable of obtaining a sufficient viewing angle using a relatively simple structure, and a method of manufacturing the same. That is the task.

【0010】[0010]

【課題を解決するための手段】本発明の電気光学装置は
上記課題を解決するために、一対の基板間に電気光学物
質が挟持されてなり、該一対の基板の一方の基板上に、
前記電気光学物質を駆動する電気力を供給するための配
線及び反射膜からなる画素電極と、該画素電極と前記一
方の基板との間に介在しており、多数の凹凸が表面に形
成された凹凸層と、該凹凸層における凹部を埋めると共
に該凹部の周囲を規定する前記凹凸層の凸部と共にCM
P(Chemical Mechanical Polishing)処理が施されて
該CMP処理が施された表面が前記凸部よりも窪んでい
るCMP層とを備える。
In order to solve the above-mentioned problems, an electro-optical device according to the present invention comprises an electro-optical material sandwiched between a pair of substrates, and one of the pair of substrates has
A pixel electrode formed of a wiring and a reflective film for supplying an electric force for driving the electro-optical material, and interposed between the pixel electrode and the one substrate, a large number of irregularities are formed on the surface; CM along with an uneven layer and a convex portion of the uneven layer that fills a concave portion of the concave-convex layer and defines a periphery of the concave portion.
A CMP layer that has been subjected to P (Chemical Mechanical Polishing) processing and the surface of which has been subjected to the CMP processing is more concave than the convex portion.

【0011】本発明の電気光学装置によれば、凹凸層の
表面には、多数の凹凸が形成されており、CMP層は、
この凹凸層の凹部を埋めている。そして特に、該凹部の
周囲を規定する凹凸層の凸部とCMP層とには、CMP
処理が施されており、このCMP処理が施されたCMP
層の表面は、凸部よりも窪んでいる。このように凸部よ
りも窪んだCMP層が凹部を埋める構造は、凹凸層より
もCMP層の方が当該CMP処理において化学研磨され
易い条件とすることにより得られる。しかるに、このC
MP処理の過程で、凹凸層の凸部の先端のレベルまで化
学研磨が行われた後には、CMP処理を行う研磨布等
は、凹部の縁に近い程、凹部内に位置するCMP層に当
たり難くなり、CMP層は相対的に化学研磨され難くな
る。これに対してCMP処理を行う研磨布等は、凹部の
中央に近い程、凹部内に位置するCMP層に当たり易く
なり、CMP層は、相対的に化学研磨され易くなる。こ
れらの結果、本発明における凸部よりも窪んだCMP層
が凹部を埋める構造では、各凹部において、CMP層
は、その縁から中央に向かうに連れてなだらかに傾斜す
る表面形状とされる。従って、この各凹部に埋められた
CMP層の上方に層間絶縁膜等を介して形成される反射
膜からなる画素電極は、このなだらかに傾斜するCMP
層の表面形状に対応してなだらかに傾斜する表面形状を
持つ。このため、画素電極は、対向基板側から電気光学
物質を介して入射した外光を表示画面に向けて散乱する
ので、平坦な画素電極と比べて、散乱光の強度は顕著に
強まる。
[0011] According to the electro-optical device of the present invention, a large number of irregularities are formed on the surface of the irregular layer.
The concave portions of the uneven layer are filled. In particular, the protrusion of the uneven layer defining the periphery of the recess and the CMP layer are
The CMP has been performed and the CMP has been performed.
The surface of the layer is more concave than the convex part. Such a structure in which the concave portion is filled with the CMP layer that is more concave than the convex portion is obtained by setting the CMP layer more easily to be chemically polished in the CMP process than the concave and convex layer. However, this C
In the course of the MP process, after the chemical polishing is performed to the level of the tip of the convex portion of the concave-convex layer, the polishing cloth or the like performing the CMP process is less likely to hit the CMP layer located in the concave portion as the edge of the concave portion is closer. This makes the CMP layer relatively difficult to be chemically polished. On the other hand, the closer the polishing cloth or the like subjected to the CMP process is to the center of the concave portion, the more easily it hits the CMP layer located in the concave portion, and the more easily the CMP layer is chemically polished. As a result, in the structure of the present invention in which the recesses are filled with the CMP layer that is more recessed than the protrusions, the surface of the CMP layer in each recess has a surface shape that is gradually inclined from the edge toward the center. Therefore, the pixel electrode made of a reflective film formed above the CMP layer buried in each concave portion with an interlayer insulating film or the like interposed therebetween,
It has a surface shape that is gently inclined according to the surface shape of the layer. For this reason, the pixel electrode scatters external light incident from the counter substrate side via the electro-optical material toward the display screen, so that the intensity of the scattered light is significantly increased as compared with a flat pixel electrode.

【0012】本発明の電気光学装置の一の態様では、前
記凹凸層は、多数の穴が開孔された一つの層からなる。
In one aspect of the electro-optical device according to the present invention, the uneven layer is formed of a single layer having a large number of holes.

【0013】この態様によれば、凹凸層は、多数の穴が
開孔された一つの層からなるので、穴が凹部となり、穴
の開孔されていない表面が凸部となる。従って、この各
穴に埋められたCMP層の上方に形成される画素電極
は、なだらかに傾斜するCMP層の表面形状に対応して
なだらかに傾斜する表面形状を持つ。
According to this aspect, since the uneven layer is formed of one layer having a large number of holes formed therein, the holes are formed as concave portions, and the non-opened surfaces are formed as convex portions. Therefore, the pixel electrode formed above the CMP layer filled in each hole has a surface shape that is gently inclined corresponding to the surface shape of the CMP layer that is gently inclined.

【0014】本発明の電気光学装置の他の態様では、前
記凹凸層は、導電膜からなり、前記CMP層は、前記導
電膜よりも前記CMP処理により化学研磨され易い膜か
らなる。
In another aspect of the electro-optical device according to the present invention, the uneven layer is formed of a conductive film, and the CMP layer is formed of a film that is more easily polished by the CMP process than the conductive film.

【0015】この態様によれば、CMP層は、導電膜か
らなる凹凸層よりも、CMP処理により化学研磨され易
い膜(絶縁膜又は導電膜)からなるので、凹部に埋めら
れたCMP層は、CMP処理により、その縁から中央に
向かうに連れてなだらかに傾斜する表面形状とされる。
According to this aspect, the CMP layer is made of a film (insulating film or conductive film) that is more easily polished by the CMP process than the uneven layer made of the conductive film. By the CMP process, the surface shape is gradually inclined from the edge to the center.

【0016】この態様では、前記導電膜は、アルミニウ
ム、チタン及びタンタルのうち少なくとも一方を含む金
属膜からなり、前記CMP層は、窒化シリコン膜及び酸
化シリコン膜のいずれか一方の絶縁膜からなってもよ
い。
In this aspect, the conductive film is made of a metal film containing at least one of aluminum, titanium and tantalum, and the CMP layer is made of one of an insulating film of a silicon nitride film and a silicon oxide film. Is also good.

【0017】このように構成すれば、CMP層は、凹凸
層を構成するアルミニウム、チタン及びタンタルのうち
少なくとも一方を含む金属膜よりも、CMP処理により
化学研磨され易い窒化シリコン膜又は酸化シリコン膜か
らなるので、凹部に埋められたCMP層は、CMP処理
により、その縁から中央に向かうに連れてなだらかに傾
斜する表面形状とされる。
According to this structure, the CMP layer is formed of a silicon nitride film or a silicon oxide film which is more easily polished by the CMP process than the metal film containing at least one of aluminum, titanium and tantalum which forms the uneven layer. Therefore, the CMP layer filled in the concave portion has a surface shape that is gradually inclined from the edge toward the center by the CMP process.

【0018】また、この凹凸層が導電膜からなる態様で
は、前記導電膜は、前記画素電極に前記電気力を伝える
ための中継層を構成してもよい。
In the aspect in which the uneven layer is formed of a conductive film, the conductive film may form a relay layer for transmitting the electric force to the pixel electrode.

【0019】このように構成すれば、導電膜からなる凹
凸層は、画素電極に凹凸を与える機能のみならず、画素
電極に電気力を伝えるための中継層としての機能も持つ
ので、これら両機能を別々の膜を用いて実現する場合と
比較して、積層構造及び製造プロセスの単純化を図れ
る。
According to this structure, the uneven layer formed of the conductive film has not only a function of providing unevenness to the pixel electrode but also a function as a relay layer for transmitting electric force to the pixel electrode. Can be simplified as compared with a case where the above is realized by using different films.

【0020】本発明の電気光学装置の他の態様では、前
記凹凸層は、絶縁膜からなり、前記CMP層は、前記絶
縁膜よりも前記CMP処理により化学研磨され易い膜か
らなる。
In another aspect of the electro-optical device of the present invention, the uneven layer is made of an insulating film, and the CMP layer is made of a film that is more easily polished by the CMP than the insulating film.

【0021】この態様によれば、CMP層は、絶縁膜か
らなる凹凸層よりも、CMP処理により化学研磨され易
い膜(絶縁膜又は導電膜)からなるので、凹部に埋めら
れたCMP層は、CMP処理により、その縁から中央に
向かうに連れてなだらかに傾斜する表面形状とされる。
According to this aspect, the CMP layer is made of a film (insulating film or conductive film) that is more easily polished by the CMP process than the uneven layer made of the insulating film. By the CMP process, the surface shape is gradually inclined from the edge to the center.

【0022】この態様では、前記CMP層は、窒化シリ
コン膜及び酸化シリコン膜のいずれか一方の絶縁膜から
なってもよい。
In this aspect, the CMP layer may be formed of any one of a silicon nitride film and a silicon oxide film.

【0023】このように構成すれば、CMP層は、凹凸
層を構成する絶縁膜よりも、CMP処理により化学研磨
され易い窒化シリコン膜又は酸化シリコン膜(絶縁膜)
からなるので、凹部に埋められたCMP層は、CMP処
理により、その縁から中央に向かうに連れてなだらかに
傾斜する表面形状とされる。
According to this structure, the CMP layer is more likely to be chemically polished by the CMP process than the insulating film forming the concavo-convex layer.
, The CMP layer buried in the concave portion has a surface shape gradually inclined from the edge toward the center by the CMP process.

【0024】この凹凸層が第1絶縁膜からなる態様で
は、前記一方の基板と前記第1絶縁膜との間に、前記画
素電極に前記電気力を伝えると共に前記第1及び第2絶
縁膜のうち少なくとも一方を介しての水分侵入を防ぐ導
電層を更に備えてもよい。
In the aspect in which the uneven layer is formed of the first insulating film, the electric force is transmitted between the one substrate and the first insulating film to the pixel electrode and the first and second insulating films are formed. It may further include a conductive layer for preventing intrusion of moisture through at least one of them.

【0025】このように構成すれば、画素電極に電気力
を伝える中継層として機能する導電層を利用して、当該
導電層の上方に位置する凹凸層の凹部が水分侵入経路と
なってしまう場合等にも、この凹部からの水分侵入を防
ぐ構成を構築できる。従って本発明の各種の態様におい
て、例えば、本来水分侵入を防ぐ機能を有する導電層を
凹凸層として利用したが故に、その凹部が新たな水分侵
入経路となってしまうような事態を未然防止できる点で
有利である。
According to this structure, when the conductive layer functioning as a relay layer for transmitting an electric force to the pixel electrode is used, and the concave portion of the uneven layer located above the conductive layer becomes a moisture entry path. In addition, it is possible to construct a configuration for preventing moisture from entering from the concave portion. Therefore, in various aspects of the present invention, for example, since a conductive layer having a function of preventing moisture intrusion is used as a concavo-convex layer, it is possible to prevent a situation in which the recess becomes a new moisture intrusion path. Is advantageous.

【0026】この場合更に、前記導電層は、遮光膜から
なり、前記対向基板の側から見て相隣接する前記画素電
極間の隙間を塞ぐ部分を含むように構成してもよい。
In this case, the conductive layer may be formed of a light-shielding film and include a portion for closing a gap between the pixel electrodes adjacent to each other when viewed from the counter substrate.

【0027】このように構成すれば、遮光膜からなる導
電層は、画素電極に電気力を伝える中継層としての機能
及び水分侵入を防ぐ機能に加えて、画素電極間の隙間に
おいて外光を遮光する機能も持つので、これら諸機能を
別々の膜を用いて実現する場合と比較して、積層構造及
び製造プロセスの単純化を図れる。
According to this structure, the conductive layer formed of the light-shielding film not only functions as a relay layer for transmitting electric force to the pixel electrodes and also prevents moisture from entering, but also shields external light in the gaps between the pixel electrodes. Therefore, the stacked structure and the manufacturing process can be simplified as compared with the case where these functions are realized by using different films.

【0028】本発明の電気光学装置の他の態様では、前
記凹凸層は、遮光膜からなり、前記対向基板の側から見
て相隣接する前記画素電極間の隙間を塞ぐ部分を含む。
In another aspect of the electro-optical device according to the present invention, the concavo-convex layer includes a light-shielding film and includes a portion for closing a gap between the pixel electrodes adjacent to each other when viewed from the counter substrate side.

【0029】この態様によれば、遮光膜からなる凹凸層
は、画素電極に凹凸を与える機能のみならず、画素電極
間の隙間において外光を遮光する機能も持つので、これ
ら両機能を別々の膜を用いて実現する場合と比較して、
積層構造及び製造プロセスの単純化を図れる。
According to this aspect, since the uneven layer formed of the light-shielding film has not only a function of providing unevenness to the pixel electrode but also a function of shielding external light in the gap between the pixel electrodes, these two functions are separately provided. Compared to the case of using a membrane,
The laminated structure and the manufacturing process can be simplified.

【0030】本発明の電気光学装置の他の態様では、前
記凹凸層は、前記凹部の周囲において前記凸部が前記C
MP層の窪んでいる表面に向かって傾斜している。
In another aspect of the electro-optical device according to the present invention, the concave-convex layer is formed such that the convex portion is formed around the concave portion around the concave portion.
It is inclined toward the concave surface of the MP layer.

【0031】この態様によれば、凹部の内部において、
CMP層がその縁から中央に向かうに連れてなだらかに
傾斜する表面形状とされるのに加えて、凹部の周囲にお
いて凹凸層の凸部がCMP層の窪んでいる表面に向かっ
て傾斜しているので、凹部の周囲における凹凸層表面か
ら凹部の内部におけるCMP層表面にかけての広範囲に
渡ってなだらかに傾斜する表面形状が得られる。従っ
て、CMP層の上方に形成される画素電極は、より広範
囲に渡ってなだらかに傾斜する表面形状を持つ。この結
果、画素電極における散乱光の強度はより顕著に強ま
る。加えて、凹部の周囲に位置する凹凸層が傾斜してい
るので、画素電極において適度な傾斜形状を得るために
必要とされる、凹部の平面サイズを小さくすることが可
能となる。従って、特に凹部を貫通穴から構成する場合
等における当該凹部を介しての水分侵入量を各凹部の平
面サイズに応じて低減できる。
According to this aspect, inside the concave portion,
In addition to the surface shape of the CMP layer gently inclined from the edge toward the center, the projections of the uneven layer are inclined toward the concave surface of the CMP layer around the recess. Therefore, a surface shape that is gently inclined over a wide range from the surface of the concave-convex layer around the concave portion to the surface of the CMP layer inside the concave portion can be obtained. Therefore, the pixel electrode formed above the CMP layer has a surface shape that is gently inclined over a wider range. As a result, the intensity of the scattered light at the pixel electrode increases more remarkably. In addition, since the uneven layer located around the concave portion is inclined, it is possible to reduce the planar size of the concave portion, which is necessary for obtaining a suitable inclined shape in the pixel electrode. Therefore, the amount of water that enters through the concave portion can be reduced according to the plane size of each concave portion, particularly when the concave portion is formed of a through hole.

【0032】本発明の電気光学装置の製造方法は上記課
題を解決するために、上述した本発明の電気光学装置を
製造する電気光学装置の製造方法であって、少なくとも
前記配線が形成された前記一方の基板上に前記凹凸層を
形成する工程と、前記凹凸層上に前記CMP層となる材
料層を形成する工程と、前記材料層に対して、前記材料
層よりも前記凹凸層の方が化学研磨され難い条件で、前
記凸部が露出した後に前記凹部を埋める前記CMP層の
表面を所定量だけ化学研磨するまで前記CMP処理を施
す工程と、前記凹凸層及び前記CMP層の上方に反射性
の材料から前記画素電極を形成する工程とを含む。
In order to solve the above-mentioned problems, a method for manufacturing an electro-optical device according to the present invention is a method for manufacturing an electro-optical device for manufacturing the above-described electro-optical device according to the present invention. A step of forming the uneven layer on one substrate; a step of forming a material layer to be the CMP layer on the uneven layer; A step of subjecting the surface of the CMP layer, which fills the concave portions after the convex portions are exposed, to chemical polishing by a predetermined amount under conditions where the convex portions are hardly polished; Forming the pixel electrode from a non-conductive material.

【0033】本発明の電気光学装置の製造方法によれ
ば、少なくとも配線が形成された一方の基板上に凹凸層
が形成され、次に、凹凸層上にCMP層となる材料層が
形成される。続いて、この材料層に対して、材料層より
も凹凸層の方が化学研磨され難い条件で、CMP処理が
施される。従って、このCMP処理では、先ず、材料層
だけが化学研磨されて凹凸層の凸部が露出する。その
後、凹部を埋めるCMP層の表面を所定量だけ化学研磨
するまでCMP処理が施される。この際、CMP処理を
行う研磨布等は、凹部の縁に近い程、凹部内に位置する
CMP層に(凸部の縁が邪魔して)当たり難くなり、C
MP層は凹部の縁に近い程、相対的に化学研磨され難く
なる。これに対してCMP処理を行う研磨布等は、凹部
の中央に近い程、凹部内に位置するCMP層に当たり易
くなり、CMP層は凹部の中央に近い程、相対的に化学
研磨され易くなる。この結果、凸部よりも窪んだCMP
層が凹部を埋める構造が得られ、特に、各凹部におい
て、CMP層は、その縁から中央に向かうに連れてなだ
らかに傾斜する表面形状とされる。その後、凹凸層及び
CMP層の上方に反射性の材料から画素電極が形成され
る。従って、この各凹部に埋められたCMP層の上方に
層間絶縁膜等を介して形成される反射膜からなる画素電
極は、このなだらかに傾斜するCMP層の表面形状に対
応してなだらかに傾斜する表面形状を持つようになる。
According to the method of manufacturing an electro-optical device of the present invention, a concavo-convex layer is formed on at least one substrate on which wiring is formed, and then a material layer serving as a CMP layer is formed on the concavo-convex layer. . Subsequently, a CMP process is performed on the material layer under conditions where the uneven layer is less likely to be chemically polished than the material layer. Therefore, in this CMP process, first, only the material layer is chemically polished to expose the projections of the uneven layer. Thereafter, a CMP process is performed until the surface of the CMP layer filling the concave portion is chemically polished by a predetermined amount. At this time, the closer the polishing cloth or the like subjected to the CMP treatment is to the edge of the concave portion, the more difficult it is to hit the CMP layer located in the concave portion (the edge of the convex portion disturbs).
The closer the MP layer is to the edge of the recess, the more difficult it is to perform chemical polishing. On the other hand, the polishing cloth or the like that performs the CMP process is more likely to hit the CMP layer located in the concave portion as it is closer to the center of the concave portion, and the CMP layer is more easily polished chemically as it is closer to the center of the concave portion. As a result, the CMP depressed from the convex part
A structure is obtained in which the layer fills the recesses, and in particular, in each recess, the CMP layer has a surface shape that gradually slopes from the edge toward the center. Thereafter, a pixel electrode is formed from a reflective material above the uneven layer and the CMP layer. Therefore, the pixel electrode made of a reflective film formed above the CMP layer filled in each concave portion via an interlayer insulating film or the like is gently inclined according to the surface shape of the gently inclined CMP layer. It has a surface shape.

【0034】本発明の電気光学装置の製造方法の一の態
様では、前記CMP処理を施す工程において、前記化学
研磨における前記凹凸層に対する前記CMP層の選択比
を1以上で且つ所定値よりも小さく設定する。
In one aspect of the method of manufacturing an electro-optical device according to the present invention, in the step of performing the CMP treatment, a selection ratio of the CMP layer to the uneven layer in the chemical polishing is 1 or more and smaller than a predetermined value. Set.

【0035】この態様によれば、化学研磨における凹凸
層に対するCMP層の選択比は、1以上に設定されてい
るので、CMP処理の際に、凹部の内部に位置するCM
P層がより化学研磨されて、その周囲に位置する凹凸層
よりも窪むが、この時、研磨布等は、窪んだ凹部の周囲
に位置する凹凸層の縁に対し、該縁から離れた凹凸層表
面よりも当たり易くなっている。ここで選択比を、CM
P層と比べて凹凸層も若干化学研磨される程度に所定値
よりも小さく設定しておけば、窪んだ凹部の周囲に位置
する凹凸層の縁は、該縁から離れた凹凸層の表面より
も、化学研磨され易くされているので、凹部の周囲に位
置する凹凸層が、CMP層の窪んでいる表面に向かって
傾斜する表面形状が得られる。従って、凹部の周囲にお
ける凹凸層表面から凹部の内部におけるCMP層表面に
かけての広範囲に渡ってなだらかに傾斜する表面形状が
得られる。加えて、凹部の周囲に位置する凹凸層が傾斜
しているので、画素電極において適度な傾斜形状を得る
ために必要とされる、凹部の平面サイズを小さくするこ
とが可能となり、同時に凹部の内部におけるCMP層に
対する化学研磨量を低減可能となる。
According to this aspect, since the selectivity of the CMP layer to the uneven layer in the chemical polishing is set to 1 or more, the CM positioned inside the concave portion during the CMP process.
The P layer is more chemically polished and recessed than the uneven layer located therearound. At this time, the polishing cloth and the like are spaced apart from the edge of the uneven layer located around the recessed recess. It is easier to hit than the uneven layer surface. Here, select the ratio
If the uneven layer is set to a value smaller than the predetermined value so that the uneven layer is slightly chemically polished as compared with the P layer, the edge of the uneven layer located around the recessed concave portion is higher than the surface of the uneven layer away from the edge. Also, since the surface is easily polished by chemical polishing, it is possible to obtain a surface shape in which the uneven layer located around the concave portion is inclined toward the concave surface of the CMP layer. Accordingly, a surface shape that is gently inclined over a wide range from the surface of the uneven layer around the concave portion to the surface of the CMP layer inside the concave portion can be obtained. In addition, since the uneven layer located around the concave portion is inclined, it is possible to reduce the planar size of the concave portion, which is required to obtain a suitable inclined shape in the pixel electrode, and at the same time, to reduce the internal size of the concave portion. It is possible to reduce the amount of chemical polishing for the CMP layer in the above.

【0036】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0037】[0037]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。本実施形態は、本発明を駆動回路
内蔵型の液晶装置に適用したものである。
Embodiments of the present invention will be described below with reference to the drawings. In the present embodiment, the present invention is applied to a liquid crystal device with a built-in drive circuit.

【0038】(電気光学装置の第1実施形態)本発明に
よる電気光学装置の第1実施形態である液晶装置の回路
構成について図1のブロック図を参照して説明する。図
1は、液晶装置の画像表示領域を構成するマトリクス状
に形成された複数の画素における各種素子、配線等の等
価回路である。
(First Embodiment of Electro-Optical Device) A circuit configuration of a liquid crystal device which is a first embodiment of the electro-optical device according to the present invention will be described with reference to the block diagram of FIG. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming an image display area of a liquid crystal device.

【0039】図1において、本実施形態における液晶装
置の画像表示領域を構成するマトリクス状に形成された
複数の画素は、画素電極13を制御するためのFET3
0がマトリクス状に複数形成されており、画像信号が供
給されるデータ線46aが当該FET30のソースに電
気的に接続されている。データ線46aに書き込む画像
信号S1、S2、…、Snは、この順に線順次に供給し
ても構わないし、相隣接する複数のデータ線46a同士
に対して、グループ毎に供給するようにしても良い。ま
た、FET30のゲートに走査線43aが電気的に接続
されており、所定のタイミングで、走査線43aにパル
ス的に走査信号G1、G2、…、Gmを、この順に線順
次で印加するように構成されている。画素電極13は、
FET30のドレインに電気的に接続されており、スイ
ッチング素子であるFET30を一定期間だけそのスイ
ッチを閉じることにより、データ線46aから供給され
る画像信号S1、S2、…、Snを所定のタイミングで
書き込む。画素電極13を介して液晶に書き込まれた所
定レベルの画像信号S1、S2、…、Snは、対向基板
(後述する)に形成された対向電極(後述する)との間
で一定期間保持される。液晶は、印加される電圧レベル
により分子集合の配向や秩序が変化することにより、光
を変調し、階調表示を可能にする。ノーマリーホワイト
モードであれば、印加された電圧に応じて入射光がこの
液晶部分を介して通過不可能とされ、ノーマリーブラッ
クモードであれば、印加された電圧に応じて入射光がこ
の液晶部分を介して通過可能とされ、全体として液晶装
置からは画像信号に応じたコントラストを持つ光が反射
される。ここで、保持された画像信号がリークするのを
防ぐために、画素電極13と対向電極との間に形成され
る液晶容量と並列に蓄積容量70を付加する。例えば、
画素電極13の電圧は、ソース電圧が印加された時間よ
りも3桁も長い時間だけ蓄積容量70により保持され
る。これにより、保持特性は更に改善され、コントラス
ト比の高い液晶装置が実現できる。
In FIG. 1, a plurality of pixels formed in a matrix and constituting an image display area of the liquid crystal device according to the present embodiment are provided with an FET 3 for controlling a pixel electrode 13.
A plurality of 0s are formed in a matrix, and the data line 46a to which an image signal is supplied is electrically connected to the source of the FET 30. The image signals S1, S2,..., Sn written to the data lines 46a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 46a for each group. good. Further, the scanning line 43a is electrically connected to the gate of the FET 30, and the scanning signals G1, G2,... It is configured. The pixel electrode 13
The image signals S1, S2,..., And Sn supplied from the data line 46a are written at a predetermined timing by closing the switch of the FET 30, which is a switching element, for a predetermined period, which is electrically connected to the drain of the FET 30. . The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal via the pixel electrodes 13 are held for a certain period between the counter electrodes (described later) formed on the counter substrate (described later). . The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the incident light cannot pass through the liquid crystal portion according to the applied voltage. In the normally black mode, the incident light does not pass through the liquid crystal according to the applied voltage. The light can pass through the portion, and as a whole, light having a contrast corresponding to the image signal is reflected from the liquid crystal device. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 13 and the counter electrode. For example,
The voltage of the pixel electrode 13 is held by the storage capacitor 70 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the holding characteristics are further improved, and a liquid crystal device having a high contrast ratio can be realized.

【0040】次に、図2及び図3を参照して、画素電極
13の表面に凹凸を与える画素電極13下における積層
構造及び画素電極13下に形成されたFET30の構造
及並びにその製造方法について説明する。ここに、図2
は、素子基板上に形成された複数の相隣接する画素電極
13の平面図であり、図3は、1個のFET30付近に
おける素子基板上に形成された画素電極13下の積層構
造を示す断面図である。
Next, referring to FIG. 2 and FIG. 3, a laminated structure under the pixel electrode 13 that gives irregularities to the surface of the pixel electrode 13, a structure of the FET 30 formed under the pixel electrode 13, and a method of manufacturing the same will be described. explain. Here, FIG.
FIG. 3 is a plan view of a plurality of adjacent pixel electrodes 13 formed on the element substrate, and FIG. 3 is a cross-sectional view showing a stacked structure under the pixel electrode 13 formed on the element substrate near one FET 30. FIG.

【0041】図2において、液晶装置の素子基板上に
は、マトリクス状に複数の画素電極13(2点鎖線によ
り輪郭が示されている)が設けられている。そして特
に、画素電極13の表面には、多数の窪み13a(図
中、多数の円により示されている)が、画素電極13下
に位置する第2導電層に開孔された多数の穴に対応して
形成されている。
In FIG. 2, on the element substrate of the liquid crystal device, a plurality of pixel electrodes 13 (indicated by a two-dot chain line) are provided in a matrix. In particular, on the surface of the pixel electrode 13, a number of depressions 13 a (indicated by a number of circles in the figure) are formed in a number of holes formed in the second conductive layer located below the pixel electrode 13. It is formed correspondingly.

【0042】即ち、図3において、Al(アルミニウ
ム)膜、Ta(タンタル)膜等の導電性の反射膜からな
る各画素電極13には、その下方に形成された第2導電
層10に不規則に開孔された多数の穴10aに対応して
表面に多数の窪み13aが形成されている。そして、本
実施形態では特に後述のように多数の穴10a内に埋め
られた穴埋め絶縁層11cが、穴10a内においてその
縁からその中央に緩やかに傾斜する表面形状を有するが
故に、その上方に第3層間絶縁膜11b及び11cを介
して形成される画素電極13は、各穴10aに対応して
緩やかに傾斜する窪み13aを多数含む表面形状を有す
るように構成されている。
That is, in FIG. 3, each pixel electrode 13 made of a conductive reflective film such as an Al (aluminum) film or a Ta (tantalum) film has irregularities on the second conductive layer 10 formed thereunder. A large number of depressions 13a are formed on the surface corresponding to the large number of holes 10a formed in the hole. In this embodiment, in particular, as described later, the hole-filling insulating layer 11c buried in the large number of holes 10a has a surface shape gently inclined from the edge to the center in the hole 10a. The pixel electrode 13 formed through the third interlayer insulating films 11b and 11c is configured to have a surface shape including a large number of gently inclined depressions 13a corresponding to the holes 10a.

【0043】図3において、一方の基板の一例であるP
型(又はN型)の半導体基板1上には、N型(又はP
型)のウェル領域2にFET30が形成されており、各
FET30は、素子分離用のフィールド酸化膜3によ
り、相互に分離されている。半導体基板1として、通常
ウエーハと称される単結晶シリコンからなる半導体基板
を用いれば、このように基板1上にFET30を直接形
成することができるが、このような基板としては、基板
上に半導体膜を介してFETやTFTを形成可能である
シリコン基板、石英基板、ガラス基板等を用いてもよ
い。特に、本実施形態のように、画素電極が反射膜から
なる形式の反射型の液晶装置の場合には、基板1を光が
透過する必要はないので、不透明な半導体基板を用いる
ことが可能とされており、小型の液晶装置を製造する際
にFET等の素子の作り込みが容易であるため有利であ
る。また、ウェル領域2は、不純物拡散により形成さ
れ、フィールド酸化膜3は、選択的熱酸化により形成さ
れる。
In FIG. 3, P is an example of one of the substrates.
An N-type (or N-type) semiconductor substrate 1 has an N-type (or P-type)
The FET 30 is formed in the well region 2 of the (type), and the FETs 30 are separated from each other by the field oxide film 3 for element isolation. If a semiconductor substrate made of single crystal silicon, which is usually called a wafer, is used as the semiconductor substrate 1, the FET 30 can be directly formed on the substrate 1 as described above. A silicon substrate, a quartz substrate, a glass substrate, or the like on which an FET or a TFT can be formed through a film may be used. In particular, in the case of a reflection type liquid crystal device in which a pixel electrode is formed of a reflection film as in the present embodiment, it is not necessary to transmit light through the substrate 1, so that an opaque semiconductor substrate can be used. This is advantageous because it is easy to fabricate elements such as FETs when manufacturing a small liquid crystal device. The well region 2 is formed by impurity diffusion, and the field oxide film 3 is formed by selective thermal oxidation.

【0044】各FET30では、フィールド酸化膜3の
開口部を介して、ウェル領域2に高濃度ドープされたソ
ース領域6a及びドレイン領域6bが形成されており、
これらの間に位置するチャネル領域にゲート絶縁膜を介
して対向するようにゲート電極5が設けられている。ゲ
ート電極5及びフィールド酸化膜3の上は、第1層間絶
縁膜7が形成されている。第1層間絶縁膜7上には、第
1導電層8a及び8bが設けられており、第1層間絶縁
膜7に開孔されたコンタクトホール7a及び7bを夫々
介してソース領域6a及びドレイン領域6bに接続され
ることにより、FET30のソース電極及びドレイン電
極を構成している。ゲート電極5としては、例えば高濃
度にドープされた導電性のポリシリコン又は導電性のメ
タルシリサイドが用いられ、CVD法等により形成され
る。第1層間絶縁膜7としては、例えば、NSG(ノン
ドープトシリケートガラス)、PSG(リンシリケート
ガラス)、BSG(ボロンシリケートガラス)、BPS
G(ボロンリンシリケートガラス)などの高絶縁性ガラ
ス又は、酸化シリコン膜、窒化シリコン膜等が用いら
れ、スパッタリング方法、TEOS(テトラエチルオル
ソシリケート)を用いたプラズマCVD法等により形成
される。また、第1導電層8a及び8bとしては、例え
ばAl膜、Ta膜等の導電性の高い金属膜が用いられ、
スパッタリング法により例えば500nm程度の膜厚に
形成される。
In each FET 30, a source region 6a and a drain region 6b which are heavily doped are formed in the well region 2 through the opening of the field oxide film 3.
A gate electrode 5 is provided so as to oppose a channel region located between them via a gate insulating film. A first interlayer insulating film 7 is formed on the gate electrode 5 and the field oxide film 3. The first conductive layers 8a and 8b are provided on the first interlayer insulating film 7, and the source region 6a and the drain region 6b are provided through the contact holes 7a and 7b opened in the first interlayer insulating film 7, respectively. To form a source electrode and a drain electrode of the FET 30. The gate electrode 5 is made of, for example, highly doped conductive polysilicon or conductive metal silicide, and is formed by a CVD method or the like. As the first interlayer insulating film 7, for example, NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPS
A highly insulating glass such as G (boron phosphorus silicate glass), a silicon oxide film, a silicon nitride film, or the like is used, and is formed by a sputtering method, a plasma CVD method using TEOS (tetraethylorthosilicate), or the like. As the first conductive layers 8a and 8b, for example, a metal film having high conductivity such as an Al film or a Ta film is used.
It is formed to a thickness of, for example, about 500 nm by a sputtering method.

【0045】更に、このように構成されたFET30上
には、第2層間絶縁膜9が設けられており、この第2層
間絶縁膜9上に上述の如く多数の穴10aが開孔され
た、凹凸層の一例たる第2導電層10が形成されてい
る。第2導電層10上には、第3層間絶縁膜11a及び
11bが形成されている。第2層間絶縁膜9及び第3層
間絶縁膜11aは、第1層間絶縁膜7と同様に、例え
ば、NSG、PSG、BSG、BPSGなどの高絶縁性
ガラス又は、酸化シリコン膜、窒化シリコン膜等からな
り、その膜厚は例えば、第2層間絶縁膜が1000nm
程度とされ、第3層間絶縁膜11a及び11bが100
0nm程度とされる。また、第2導電層10は、第1導
電層8a及び8bと同様に、例えばAl膜、Ta膜等の
導電性の高い金属膜からなり、その膜厚は例えば500
〜800nm程度とされる。
Further, a second interlayer insulating film 9 is provided on the FET 30 configured as described above, and a large number of holes 10a are formed on the second interlayer insulating film 9 as described above. The second conductive layer 10, which is an example of the uneven layer, is formed. On the second conductive layer 10, third interlayer insulating films 11a and 11b are formed. Like the first interlayer insulating film 7, the second interlayer insulating film 9 and the third interlayer insulating film 11a are made of, for example, a highly insulating glass such as NSG, PSG, BSG, or BPSG, or a silicon oxide film, a silicon nitride film, or the like. The thickness of the second interlayer insulating film is, for example, 1000 nm.
And the third interlayer insulating films 11a and 11b
It is about 0 nm. Similarly to the first conductive layers 8a and 8b, the second conductive layer 10 is made of a highly conductive metal film such as an Al film or a Ta film, and has a thickness of, for example, 500.
800800 nm.

【0046】本実施形態では特に、第2導電層10は、
一方で、第2層間絶縁膜9に開孔されたコンタクトホー
ル9bを介して、ドレイン電極を構成する第1導電層8
bに電気的接続されており、他方で、第3層間絶縁膜1
1a及び11cに開孔されたコンタクトホール11hを
介して画素電極13に電気的接続されている。即ち、第
2導電層10は、画素電極9aとFET30のドレイン
電極を構成する第1導電層8bを中継するように構成さ
れている。従って、画素電極13から一つのコンタクト
ホールを介して一挙にドレイン電極への電気的接続をと
る場合と比べて、コンタクトホールの開孔工程が容易と
なり、精度が高く且つ小径のコンタクトホールを形成す
ることができる。このように本実施形態では特に、第2
導電層膜10は、画素電極13に凹凸を与える機能のみ
ならず、画素電極13に電気力を伝えるための中継層と
しての機能も持つので、これら両機能を別々の膜を用い
て実現する場合と比較して、積層構造及び製造プロセス
の単純化を図れる。
In this embodiment, particularly, the second conductive layer 10
On the other hand, the first conductive layer 8 forming the drain electrode is formed through the contact hole 9b opened in the second interlayer insulating film 9.
b, and on the other hand, the third interlayer insulating film 1
It is electrically connected to the pixel electrode 13 through a contact hole 11h opened in 1a and 11c. That is, the second conductive layer 10 is configured to relay the pixel electrode 9a and the first conductive layer 8b constituting the drain electrode of the FET 30. Therefore, compared with a case where the pixel electrode 13 is electrically connected to the drain electrode at a time through one contact hole, the step of opening the contact hole becomes easier, and a highly accurate and small-diameter contact hole is formed. be able to. As described above, in the present embodiment, in particular, the second
The conductive layer film 10 not only has a function of providing the pixel electrode 13 with irregularities but also has a function as a relay layer for transmitting electric force to the pixel electrode 13. Therefore, when these two functions are realized using separate films. As compared with the above, the laminated structure and the manufacturing process can be simplified.

【0047】尚、本実施形態では、コンタクトホール1
1hには、画素電極13を構成する材料とは別に接続プ
ラグ12として、例えばW(タングステン)等の高融点
金属などの導電性材料が埋め込まれているが、コンタク
トホール7a、7b及び9bについても、同様に第1導
電層8a及び8b並びに第2導電層10を構成する材料
とは別に接続プラグとしての導電性材料を埋め込むよう
に構成しても良い。
In this embodiment, the contact hole 1
In 1h, a conductive material such as a refractory metal such as W (tungsten) is buried as the connection plug 12 separately from the material forming the pixel electrode 13, but the contact holes 7a, 7b and 9b are also filled. Similarly, a conductive material as a connection plug may be buried separately from the materials forming the first conductive layers 8a and 8b and the second conductive layer 10.

【0048】本実施形態では特に、第2導電層10に開
孔されたは、多数の穴10aは、CMP層の一例たる穴
埋め絶縁層11cにより埋めている。そして特に、この
穴10aの周囲を規定する第2導電層10と穴埋め絶縁
層11cとには、製造過程でCMP処理が施されてお
り、このCMP処理が施された穴埋め絶縁層11cの表
面は、第2導電層10の表面よりも窪んでいる。このよ
うに窪んだ穴埋め絶縁層11cが各穴10aを埋める構
造は、第2導電層10よりも穴埋め絶縁層11cの方が
当該CMP処理において化学研磨され易い条件とするこ
とにより容易に得られる。
In this embodiment, in particular, a large number of holes 10a formed in the second conductive layer 10 are filled with a hole filling insulating layer 11c which is an example of a CMP layer. In particular, the second conductive layer 10 and the hole-filling insulating layer 11c that define the periphery of the hole 10a are subjected to a CMP process during the manufacturing process, and the surface of the hole-filling insulating layer 11c that has been subjected to the CMP process is , Are recessed from the surface of the second conductive layer 10. The structure in which the recessed insulating layer 11c fills each hole 10a as described above can be easily obtained by setting the insulating layer 11c to be filled more easily than the second conductive layer 10 in the CMP process.

【0049】ここで、このようなCMP処理を含む穴埋
め絶縁層11cを形成する工程について図4を参照して
説明する。図4は、図3のA部分における穴10a及び
穴埋め絶縁層11cを形成する工程を(a)〜(c)の
順に示した工程図である。
Here, a process of forming the filling insulating layer 11c including such a CMP process will be described with reference to FIG. FIG. 4 is a process diagram showing the steps of forming the hole 10a and the filling insulating layer 11c in the portion A of FIG. 3 in the order of (a) to (c).

【0050】図4(a)に示すように、例えばSiO
(酸化シリコン)膜からなる第2層間絶縁膜9上に、例
えばTiN/Al/TiN/Ti膜やTa膜からなる第
2導電層10が形成される。この際、フォトリソグラフ
ィ処理及びエッチング処理により、第2導電層10に
は、穴10aが開孔されている。
As shown in FIG. 4A, for example, SiO 2
On the second interlayer insulating film 9 made of a (silicon oxide) film, a second conductive layer 10 made of, for example, a TiN / Al / TiN / Ti film or a Ta film is formed. At this time, a hole 10a is formed in the second conductive layer 10 by photolithography and etching.

【0051】次に、図4(b)に示すように、例えばS
iO膜からなる絶縁層11c’が、第2導電層10及
び穴10aから露出した第2層間絶縁膜9上の全面に形
成される。
Next, as shown in FIG.
An insulating layer 11c ′ made of an iO 2 film is formed on the entire surface of the second conductive layer 10 and the second interlayer insulating film 9 exposed from the hole 10a.

【0052】次に、図4(c)に示すように、この絶縁
層11c’対して、CMP処理を行う。より具体的に
は、化学エッチング効果を有するアルカリベースの溶液
等を研磨剤の分散媒体として用いて、研磨布により絶縁
膜11c’の表面を研磨する処理が行われる。本実施形
態では特に、第2導電層10よりも、絶縁層11C’の
方を当該CMP処理において研磨し易くする研磨布、研
磨剤、溶剤等が用いられる。このCMP処理を図4
(b)に示した状態にある絶縁膜11c’に対して行う
と、化学研磨の進行に伴ってある時点で、穴10a以外
の領域における第2導電層10の表面が露出する。更
に、CMP処理を続けると、CMP処理を行う研磨布等
は、穴10aの縁に近い程、穴10a内に位置する穴埋
め絶縁層11cに、各穴10aの縁が邪魔するが故に、
当たり難くなる。即ち、穴10aの縁に近い程、穴埋め
絶縁層11cは相対的に化学研磨され難くなる。これに
対してCMP処理を行う研磨布等は、穴10aの中央に
近い程、穴10a内に位置する穴埋絶縁層11cに当た
り易くなる。即ち、穴10aの中央に近い程、穴埋め絶
縁層11cは相対的に化学研磨され易くなる。これらの
結果、図4(c)に示すように、第2導電層10の表面
よりも窪んだ穴埋め絶縁層11cは、穴10aにおい
て、その縁から中央に向かうに連れてなだらかに傾斜す
る表面形状とされている。
Next, as shown in FIG. 4C, a CMP process is performed on the insulating layer 11c '. More specifically, a process of polishing the surface of the insulating film 11c 'with a polishing cloth is performed using an alkali-based solution having a chemical etching effect or the like as a dispersion medium of the polishing agent. In the present embodiment, in particular, a polishing cloth, an abrasive, a solvent, or the like that makes the insulating layer 11C ′ easier to polish in the CMP process than the second conductive layer 10 is used. This CMP processing is shown in FIG.
When the process is performed on the insulating film 11c 'in the state shown in (b), the surface of the second conductive layer 10 in a region other than the hole 10a is exposed at a certain point along with the progress of the chemical polishing. Further, if the CMP process is continued, the polishing cloth or the like that performs the CMP process becomes closer to the edge of the hole 10a, so that the edge of each hole 10a disturbs the filling insulating layer 11c located in the hole 10a.
It becomes hard to hit. That is, the closer to the edge of the hole 10a, the more difficult it is for the hole-filling insulating layer 11c to be chemically polished. On the other hand, as the polishing cloth or the like that performs the CMP process is closer to the center of the hole 10a, it easily hits the buried insulating layer 11c located in the hole 10a. That is, the closer to the center of the hole 10a, the more easily the hole-filling insulating layer 11c is chemically polished. As a result, as shown in FIG. 4C, the hole-filling insulating layer 11c that is recessed from the surface of the second conductive layer 10 has a surface shape that gradually slopes from the edge to the center in the hole 10a. It has been.

【0053】従って、図3に示したように、各穴10a
に埋められた穴埋め絶縁層11cの上方に第3層間絶縁
膜11a及び11bを介して形成される画素電極13
は、このなだらかに傾斜する穴埋め絶縁層11cの表面
形状に対応してなだらかに傾斜する窪み13aを持つ。
このため、反射膜からなる画素電極13は、対向基板側
(図3において、上側)から液晶を介して入射した外光
を表示画面に向けて散乱するので、平坦な画素電極と比
べて、散乱光の強度は顕著に強まる。
Therefore, as shown in FIG.
The pixel electrode 13 formed above the hole-filling insulating layer 11c buried in the semiconductor via the third interlayer insulating films 11a and 11b
Has a depression 13a that is gently inclined corresponding to the surface shape of the filling insulating layer 11c that is gently inclined.
For this reason, the pixel electrode 13 formed of the reflective film scatters external light incident from the counter substrate side (upper side in FIG. 3) via the liquid crystal toward the display screen, and therefore, is more scattered than a flat pixel electrode. The light intensity increases significantly.

【0054】以上のように、本実施形態によれば、比較
的簡単な構成を用いて反射型の液晶装置における視野角
を広げることができる。
As described above, according to the present embodiment, the viewing angle in the reflection type liquid crystal device can be widened using a relatively simple structure.

【0055】本実施形態において、第2導電膜10を、
Al、Ti及びTaのうち少なくとも一方を含む、例え
ば、TiN/Al/TiN/Ti膜やTa膜から構成
し、穴埋め絶縁層11cを、SiO(酸化シリコン)
膜から構成すれば、穴埋め絶縁層11cは、第2導電膜
10よりも、CMP処理により化学研磨され易い条件が
成立するので、上述の如く、各穴10aに埋められた穴
埋め絶縁層11cがその縁から中央に向かうに連れてな
だらかに傾斜する構造がCMP処理により容易に得られ
る。
In this embodiment, the second conductive film 10 is
For example, it is composed of a TiN / Al / TiN / Ti film or a Ta film containing at least one of Al, Ti and Ta, and the filling insulating layer 11c is made of SiO 2 (silicon oxide).
If the insulating layer 11c is made of a film, the filling insulating layer 11c is more easily polished by the CMP process than the second conductive film 10, so that the filling insulating layer 11c filled in each hole 10a is formed as described above. A structure that is gently inclined from the edge toward the center can be easily obtained by the CMP process.

【0056】また、以上の実施形態では、第2導電層1
0に多数の穴10aを開孔することにより、第2導電層
10の表面形状を凹凸としたが、中継用にコンタクトホ
ール7b及び9bに接続される部分を除く部分を多数の
突起状に形成することにより、第2導電層10の表面形
状を凹凸にしてもよい。或いは、穴10aは、貫通孔で
もよいし、導電層10の途中で止る穴でもよい。穴10
aの平面形状は、円、楕円、正多角形、矩形等を問わな
いし、その大きさについては統一されていてもよいし、
大小のバラツキがあってもよく、例えば直径0.5〜1
0μm程度でよい。また、密度についても、必要とされ
る視野角に応じて適宜設定すればよい。更に、多数の穴
10aの平面的な配置についても不規則であっても規則
的に配列されていてもよい。要するに、CMP処理の途
中で穴埋め絶縁層11cを構成する絶縁膜が化学研磨さ
れて、その下に位置する第2導電層10が露出する箇所
が平面的に分散していれば、その露出箇所を起点或いは
縁として緩やかな傾斜形状が穴埋め絶縁層11cに形成
されるので、その上方に形成される画素電極13におけ
る光拡散能力の向上という本実施形態と同様の効果が得
られる。
In the above embodiment, the second conductive layer 1
Although the surface shape of the second conductive layer 10 was made uneven by forming a number of holes 10a at 0, a portion excluding a portion connected to the contact holes 7b and 9b for relaying was formed into a number of protrusions. By doing so, the surface shape of the second conductive layer 10 may be made uneven. Alternatively, the hole 10 a may be a through hole or a hole that stops in the middle of the conductive layer 10. Hole 10
The planar shape of a does not matter whether it is a circle, an ellipse, a regular polygon, a rectangle, or the like, and its size may be unified,
There may be large and small variations, for example, a diameter of 0.5 to 1
It may be about 0 μm. Also, the density may be appropriately set according to the required viewing angle. Further, the planar arrangement of the large number of holes 10a may be irregular or regularly arranged. In short, if the insulating film constituting the filling insulating layer 11c is chemically polished during the CMP process, and the exposed portions of the second conductive layer 10 thereunder are dispersed in a plane, the exposed portions are removed. Since a gentle slope is formed in the filling insulating layer 11c as a starting point or an edge, the same effect as that of the present embodiment of improving the light diffusion ability of the pixel electrode 13 formed thereabove can be obtained.

【0057】更に本実施形態では、図2に示したよう
に、相隣接する各画素電極13の縁付近には、窪み13
aが設けられておらず、即ち、この平面領域には、第2
導電層10に穴10aが開孔されていない。従って、第
2導電層10の下方に位置するFET30における、相
隣接する画素電極13間の隙間に対向基板側から液晶を
介して入射する外光に対する遮光は、この穴10aの開
孔されていない第2導電層10の平坦な部分によりなさ
れる。仮に、この画素電極13間の隙間に対向する部分
にも、穴10aが開孔されているならば、このような外
光が穴10aを介してFET30に入射することによ
り、FET30に光リーク(即ち、チャネル領域に光が
入射して光電効果によりオフ電流が増加する現象)が発
生し、当該FET30におけるトランジスタ特性が劣化
してしまうのである。
Further, in the present embodiment, as shown in FIG.
a is not provided, that is, in this planar area, the second
The hole 10a is not formed in the conductive layer 10. Therefore, in the FET 30 located below the second conductive layer 10, light is not shielded from the outside light entering the gap between the adjacent pixel electrodes 13 from the counter substrate side through the liquid crystal through the hole 10a. This is done by a flat portion of the second conductive layer 10. If the hole 10a is also formed in a portion facing the gap between the pixel electrodes 13, if such external light enters the FET 30 through the hole 10a, light leakage ( In other words, light enters the channel region and the off-current increases due to the photoelectric effect), and the transistor characteristics of the FET 30 deteriorate.

【0058】以上のように、第1実施形態によれば、一
つの層たる第2導電層10に、画素電極13とドレイン
電極とを結ぶ中継機能、画素電極13に対して凹凸を付
与する機能及びFET30に対する遮光機能という3つ
の機能を持たせており、これらの機能を持つようにする
ための層構成や製造プロセスを単純化する点で極めて優
れている。
As described above, according to the first embodiment, the relay function of connecting the pixel electrode 13 and the drain electrode to the second conductive layer 10 as one layer, and the function of providing the pixel electrode 13 with irregularities are provided. And a light shielding function for the FET 30. This is extremely excellent in simplifying a layer configuration and a manufacturing process for providing these functions.

【0059】(電気光学装置の第2実施形態)本発明に
よる電気光学装置の第2実施形態である液晶装置につい
て、図5から図7を参照して説明する。図5は、使用状
況によっては生じる可能性のある第1実施形態における
問題点を図式的に示したものであり、図6は、第1実施
形態における図3の断面に対応する第2実施形態の断面
図であり、図7は、図6のB部分における穴81a及び
穴埋め絶縁層11cを形成する工程を(a)〜(c)の
順に示した工程図である。尚、図6及び図7に示した第
2実施形態において図3及び図4に示した第1実施形態
と同様の構成要素については、同様の参照符号を付し、
その説明は省略する。また、図6及び図7においては、
各層や各部材を図面上で認識可能な程度の大きさとする
ため、各層や各部材毎に縮尺を異ならしめてある。
(Second Embodiment of Electro-Optical Device) A liquid crystal device according to a second embodiment of the electro-optical device according to the present invention will be described with reference to FIGS. FIG. 5 schematically shows a problem in the first embodiment that may occur depending on a use situation, and FIG. 6 shows a second embodiment corresponding to the cross section of FIG. 3 in the first embodiment. FIG. 7 is a process diagram showing the steps of forming the hole 81a and the hole-filling insulating layer 11c in the portion B of FIG. 6 in the order of (a) to (c). In the second embodiment shown in FIGS. 6 and 7, the same components as those in the first embodiment shown in FIGS. 3 and 4 are denoted by the same reference numerals.
The description is omitted. Also, in FIGS. 6 and 7,
In order to make each layer and each member a size recognizable in the drawings, the scale of each layer and each member is different.

【0060】図5では、第1実施形態の場合に使用状況
によっては、Al膜等の反射膜からなる画素電極13の
下面とその下方にあるAl膜等からなる第2導電層10
の平坦部10bの上面との間で発生し得る第3層間絶縁
膜11a及び11bを媒体とする多重反射の様子が、液
晶装置の断面上で図式的に示されている。図5におい
て、対向基板20には、画素電極13間の隙間に対応し
て格子状に遮光膜23が形成されているので、画素電極
13間の隙間に外光が垂直に入射することはない。しか
しながら、対向基板20側から遮光膜23の脇を斜めに
透過する外光L1は、液晶層50を介して画素電極13
の隙間に入射される。この外光L1は、一次的には、穴
10aの開孔されていない第2導電層10の平坦部10
bが、当該第2導電層10の下方にあるFET30に対
する遮光を行っているが、その平坦部10bの上面と画
素電極13の下面とで多重反射した後に、多重反射光L
2として、穴10aを介してFET30に入射する可能
性が残されている。特に、強い外光L1を受けた場合
に、このような多重反射光L2により、FET30に無
視し得ないような光リークが発生してしまうのである。
In FIG. 5, the lower surface of the pixel electrode 13 made of a reflective film such as an Al film and the second conductive layer 10 made of an Al film and the like below the lower surface of the pixel electrode 13 depending on the use conditions in the case of the first embodiment.
A state of multiple reflection using the third interlayer insulating films 11a and 11b as a medium which can occur between the upper surface of the flat portion 10b and the upper surface of the flat portion 10b is schematically shown on a cross section of the liquid crystal device. In FIG. 5, since the light shielding film 23 is formed in a lattice pattern on the counter substrate 20 in correspondence with the gap between the pixel electrodes 13, external light does not vertically enter the gap between the pixel electrodes 13. . However, the external light L1 obliquely transmitted from the side of the opposing substrate 20 to the side of the light-shielding film 23 passes through the pixel electrode 13
Incident on the gap. The external light L1 is primarily transmitted to the flat portion 10 of the second conductive layer 10 where the hole 10a is not formed.
b performs light shielding on the FET 30 below the second conductive layer 10, and after multiple reflections on the upper surface of the flat portion 10 b and the lower surface of the pixel electrode 13, the multiple reflection light L
As 2, the possibility that the light enters the FET 30 via the hole 10a is left. In particular, when the strong external light L1 is received, such multi-reflected light L2 causes a light leak that cannot be ignored in the FET 30.

【0061】そこで、第2実施形態では、第1実施形態
の場合とは異なり、第2導電層10に穴10aを開孔せ
ず、代わりに専ら凹凸を付与することを目的とする穴開
き絶縁層81を第2導電層10上に設け、更に、この穴
開き絶縁層81の各穴81aに穴埋め絶縁層11cが埋
められた構成を有する。その他の構成については、第1
実施形態の場合と同様である。
Therefore, in the second embodiment, unlike the first embodiment, the hole 10a is not formed in the second conductive layer 10 but is instead formed by a perforated insulating material whose sole purpose is to provide irregularities. A layer 81 is provided on the second conductive layer 10, and the holes 81 a of the perforated insulating layer 81 are further filled with a filling insulating layer 11 c. For other configurations, refer to
This is the same as in the embodiment.

【0062】ここで、第2実施形態におけるCMP処理
を含む穴埋め絶縁層11cを形成する工程について図7
を参照して説明する。
Here, the process of forming the hole-filling insulating layer 11c including the CMP process in the second embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0063】図7(a)に示すように、例えばTiN/
Al/TiN/Ti膜やTa膜からなる第2導電層10
上に、例えばSiN(窒化シリコン)膜やTa
(酸化タンタル)膜からなる穴開き絶縁層81が形成
される。この際、フォトリソグラフィ処理及びエッチン
グ処理により、穴開き絶縁層81には、穴81aが開孔
されている。
As shown in FIG. 7A, for example, TiN /
Second conductive layer 10 made of Al / TiN / Ti film or Ta film
For example, a SiN (silicon nitride) film or Ta 2 O
5 A perforated insulating layer 81 made of a (tantalum oxide) film is formed. At this time, a hole 81a is formed in the perforated insulating layer 81 by photolithography and etching.

【0064】次に、図7(b)に示すように、例えばS
iO膜からなる絶縁層11c’が、穴開き絶縁層81
及び穴81aから露出した第2導電層10上の全面に形
成される。
Next, as shown in FIG.
The insulating layer 11 c ′ made of an iO 2 film is
And on the entire surface of the second conductive layer 10 exposed from the hole 81a.

【0065】次に、図7(c)に示すように、この絶縁
層11c’対して、CMP処理を行う。より具体的に
は、化学エッチング効果を有するアルカリベースの溶液
等を研磨剤の分散媒体として用いて、研磨布により絶縁
膜11c’の表面を研磨する処理が行われる。本実施形
態では特に、穴開き絶縁層81よりも、絶縁層11C’
の方を当該CMP処理において研磨し易くする研磨布、
研磨剤、溶剤等が用いられる。このCMP処理を図7
(b)に示した状態にある絶縁膜11c’に対して行う
と、化学研磨の進行に伴ってある時点で、穴81a以外
の領域における穴開き絶縁層81の表面が露出する。更
に、CMP処理を続けると、CMP処理を行う研磨布等
は、穴81aの縁に近い程、穴81a内に位置する穴埋
め絶縁層11cに、各穴81aの縁が邪魔するが故に、
当たり難くなる。即ち、穴81aの縁に近い程、穴埋め
絶縁層11cは相対的に化学研磨され難くなる。これに
対してCMP処理を行う研磨布等は、穴81aの中央に
近い程、穴81a内に位置する穴埋め絶縁層11cに当
たり易くなる。即ち、穴81aの中央に近い程、穴埋め
絶縁層81cは相対的に化学研磨され易くなる。これら
の結果、図7(c)に示すように、穴開き絶縁層81の
表面よりも窪んだ穴埋め絶縁層11cは、穴81aにお
いて、その縁から中央に向かうに連れてなだらかに傾斜
する表面形状とされている。
Next, as shown in FIG. 7C, a CMP process is performed on the insulating layer 11c '. More specifically, a process of polishing the surface of the insulating film 11c 'with a polishing cloth is performed using an alkali-based solution having a chemical etching effect or the like as a dispersion medium of the polishing agent. In the present embodiment, in particular, the insulating layer 11C ′ is better than the perforated insulating layer 81.
A polishing cloth that makes it easier to grind the CMP process.
An abrasive, a solvent, or the like is used. This CMP processing is shown in FIG.
When the process is performed on the insulating film 11c 'in the state shown in (b), the surface of the perforated insulating layer 81 in a region other than the holes 81a is exposed at a certain point in time with the progress of the chemical polishing. Further, when the CMP processing is continued, the polishing cloth or the like performing the CMP processing is more likely to disturb the edge of each hole 81a in the hole-filling insulating layer 11c located in the hole 81a as the edge is closer to the edge of the hole 81a.
It becomes hard to hit. In other words, the closer to the edge of the hole 81a, the more difficult it is for the hole-filling insulating layer 11c to be chemically polished. On the other hand, the closer the polishing cloth or the like subjected to the CMP process is to the center of the hole 81a, the easier it is to hit the hole filling insulating layer 11c located in the hole 81a. That is, the closer to the center of the hole 81a, the more easily the hole filling insulating layer 81c is chemically polished. As a result, as shown in FIG. 7C, the hole-filling insulating layer 11c recessed from the surface of the perforated insulating layer 81 has a surface shape that gradually slopes from the edge toward the center of the hole 81a. It has been.

【0066】従って、図6に示したように、各穴81a
に埋められた穴埋め絶縁層11cの上方に第3層間絶縁
膜11a及び11bを介して形成される画素電極13
は、このなだらかに傾斜する穴埋め絶縁層11cの表面
形状に対応してなだらかに傾斜する窪み13aを持つ。
このため、反射膜からなる画素電極13は、対向基板側
(図3において、上側)から液晶を介して入射した外光
を表示画面に向けて散乱するので、平坦な画素電極と比
べて、散乱光の強度は顕著に強まる。
Therefore, as shown in FIG.
The pixel electrode 13 formed above the hole-filling insulating layer 11c buried in the semiconductor via the third interlayer insulating films 11a and 11b
Has a depression 13a that is gently inclined corresponding to the surface shape of the filling insulating layer 11c that is gently inclined.
For this reason, the pixel electrode 13 formed of the reflective film scatters external light incident from the counter substrate side (upper side in FIG. 3) via the liquid crystal toward the display screen, and therefore, is more scattered than a flat pixel electrode. The light intensity increases significantly.

【0067】以上のように、本実施形態によれば、比較
的簡単な構成を用いて反射型の液晶装置における視野角
を広げることができる。
As described above, according to the present embodiment, the viewing angle in the reflection type liquid crystal device can be widened using a relatively simple structure.

【0068】本実施形態において、例えば、穴埋め絶縁
層11cをSiO膜から構成し、穴開き絶縁層81を
SiN膜又はTa膜から構成すれば、穴埋め絶縁
層11cは、穴開き絶縁層81よりも、CMP処理によ
り化学研磨され易い条件が成立するので、上述の如く、
各穴81aに埋められた穴埋め絶縁層11cがその縁か
ら中央に向かうに連れてなだらかに傾斜する構造がCM
P処理により容易に得られる。
In the present embodiment, for example, if the hole-filling insulating layer 11c is made of a SiO 2 film and the hole-filling insulating layer 81 is made of a SiN film or Ta 2 O 5 film, the hole-filling insulating layer 11c becomes Since a condition that is more easily polished by the CMP process than the layer 81 is satisfied, as described above,
The structure in which the hole-filling insulating layer 11c filled in each hole 81a is gently inclined from the edge toward the center is a CM.
It is easily obtained by P treatment.

【0069】更に、本実施形態において、第2導電層1
0を、例えばTiN/Al/TiN/Ti膜やTa膜な
どの水分を遮断する能力の高い材料の膜から構成すれ
ば、多数の穴81aが開孔された穴開き絶縁膜81や穴
埋め絶縁層11cの内部や界面を介して侵入する水分
を、第1実施形態のように穴10aの開孔されていない
第2導電層10により遮断することが可能となる。即
ち、使用状況によっては第1実施形態では生じる可能性
のある第2導電層10に開孔された多数の穴10aを介
して水分が侵入する不都合を、本実施形態では未然防止
可能である。
Further, in the present embodiment, the second conductive layer 1
0 is made of a material having a high ability to block moisture, such as a TiN / Al / TiN / Ti film or a Ta film, for example, a perforated insulating film 81 having a large number of holes 81a formed therein, or a filled insulating layer. Moisture entering through the inside or interface of 11c can be blocked by the second conductive layer 10 in which the hole 10a is not opened as in the first embodiment. That is, in the present embodiment, it is possible to prevent the inconvenience of moisture entering through the large number of holes 10a opened in the second conductive layer 10 which may occur in the first embodiment depending on the use situation.

【0070】本実施形態においては更に、第2導電層1
0を、Al膜、Ta膜等の遮光膜から構成して、且つ対
向基板の側から見て相隣接する画素電極13間の隙間を
塞ぐ部分を含むように構成してもよい。このように構成
すれば、第2導電層10の下方に位置するFET30に
おける、相隣接する画素電極13間の隙間に対向基板2
0側から液晶層50を介して入射する外光(図5参照)
に対する遮光は、第2導電層10によりほぼ完璧になさ
れる。但し、穴開き絶縁層81を、相隣接する画素電極
13間の隙間を塞ぐ部分を含む遮光膜から構成してもよ
い。このように構成すれば、遮光膜からなる穴開き絶縁
層81に、FET30に対する遮光機能の一部を持たせ
ることが可能となり、より完璧で冗長性の高い遮光が可
能となる。
In this embodiment, the second conductive layer 1
0 may be formed of a light-shielding film such as an Al film or a Ta film, and may include a portion that closes a gap between pixel electrodes 13 adjacent to each other when viewed from the counter substrate side. With this configuration, in the FET 30 located below the second conductive layer 10, the gap between the adjacent pixel electrodes 13
External light incident from the 0 side via the liquid crystal layer 50 (see FIG. 5)
Is almost completely shielded by the second conductive layer 10. However, the perforated insulating layer 81 may be formed of a light-shielding film including a portion that closes a gap between adjacent pixel electrodes 13. With this configuration, the perforated insulating layer 81 formed of a light-shielding film can have a part of the light-shielding function for the FET 30, and more complete and highly redundant light-shielding can be performed.

【0071】以上のように、第2実施形態によれば、一
方で、穴開き絶縁層81に、画素電極13に対して凹凸
を付与する機能を持たせ、他方で、一つの層たる第2導
電層10に、画素電極13とドレイン電極とを結ぶ中継
機能、水分の侵入を遮断する機能及びFET30に対す
る遮光機能という3つの機能を持たせており、これらの
機能を持つようにするための層構成や製造プロセスを単
純化する点で極めて優れている。
As described above, according to the second embodiment, on the one hand, the perforated insulating layer 81 has the function of providing the pixel electrode 13 with irregularities, and on the other hand, the second insulating layer 81 as one layer The conductive layer 10 has three functions: a relay function for connecting the pixel electrode 13 and the drain electrode, a function for blocking the intrusion of moisture, and a function for shielding the FET 30 from light. It is extremely excellent in simplifying the configuration and the manufacturing process.

【0072】(電気光学装置の第3実施形態)本発明に
よる電気光学装置の第3実施形態である液晶装置につい
て、図8を参照して説明する。図8は、穴81a及び穴
埋め絶縁層11cを形成する工程を(a)〜(c)の順
に示した工程図である。尚、図8に示した第3実施形態
において図6及び図7に示した第2実施形態と同様の構
成要素については、同様の参照符号を付し、その説明は
省略する。また、図8においては、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材
毎に縮尺を異ならしめてある。
(Third Embodiment of Electro-Optical Device) A liquid crystal device according to a third embodiment of the electro-optical device according to the present invention will be described with reference to FIG. FIG. 8 is a process chart showing the steps of forming the hole 81a and the filling insulating layer 11c in the order of (a) to (c). In the third embodiment shown in FIG. 8, the same components as those in the second embodiment shown in FIGS. 6 and 7 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 8, the scale of each layer and each member is made different so that each layer or each member has a size recognizable in the drawing.

【0073】第3実施形態では、第2実施形態の場合と
は異なり、図8(c)に示すように、穴開き絶縁層81
は、穴81aの周囲において表面が穴埋め絶縁層11c
の窪んでいる表面に向かって傾斜している傾斜部81b
を有する。その他の構成については、第2実施形態の場
合と同様である。
In the third embodiment, unlike the case of the second embodiment, as shown in FIG.
The surface is filled with an insulating layer 11c around the hole 81a.
Inclined portion 81b inclined toward the depressed surface of
Having. Other configurations are the same as those in the second embodiment.

【0074】ここで、第3実施形態におけるCMP処理
を含む穴埋め絶縁層11cを形成する工程について図8
を参照して説明する。
Here, the process of forming the hole-filling insulating layer 11c including the CMP process in the third embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0075】第2実施形態の場合と同様に、図8(a)
及び図8(b)に示すように、例えばTiN/Al/T
iN/Ti膜やTa膜からなる第2導電層10上に、例
えばSiN膜やTa膜からなる穴開き絶縁層81
が形成され、例えばSiO膜からなる絶縁層11c’
が、穴開き絶縁層81及び穴81aから露出した第2導
電層10上の全面に形成される。
As in the case of the second embodiment, FIG.
And as shown in FIG. 8B, for example, TiN / Al / T
A perforated insulating layer 81 made of, for example, a SiN film or a Ta 2 O 5 film is formed on the second conductive layer 10 made of an iN / Ti film or a Ta film.
Is formed, and an insulating layer 11c ′ made of, for example, an SiO 2 film is formed.
Is formed on the entire surface of the second conductive layer 10 exposed from the perforated insulating layer 81 and the hole 81a.

【0076】次に、図8(c)に示すように、この絶縁
層11c’対して、CMP処理が行われるが、本実施形
態では特に、穴開き絶縁層81よりも、絶縁層11C’
の方を当該CMP処理において研磨し易くするだけでな
く、穴開き絶縁層81に対する穴埋め絶縁層11cの選
択比を、1以上で且つ所定値よりも小さくするような組
み合わせの研磨布、研磨剤、溶剤等が用いられる。或い
は、図8(a)及び(b)の工程で、このような選択比
が得られるように、穴開き絶縁層81及び穴埋め絶縁層
11cの材質が選択される。
Next, as shown in FIG. 8C, a CMP process is performed on the insulating layer 11c '. In the present embodiment, the insulating layer 11C' is more particularly than the perforated insulating layer 81.
Not only makes the polishing easier in the CMP process, but also a combination of a polishing cloth, an abrasive, and a combination in which the selectivity of the hole-filling insulating layer 11c with respect to the hole-forming insulating layer 81 is 1 or more and smaller than a predetermined value. A solvent or the like is used. Alternatively, in the steps of FIGS. 8A and 8B, the materials of the perforated insulating layer 81 and the filled insulating layer 11c are selected so as to obtain such a selection ratio.

【0077】このような条件下で、CMP処理を図7
(b)に示した状態にある絶縁膜11c’に対して行う
と、穴81a以外の領域における穴開き絶縁層81の表
面が露出した後には、選択比が1以上に設定されている
ので、穴81aの内部にある穴埋め絶縁層11cについ
ては第2実施形態の場合とほぼ同様に、図7(c)に示
すように、その縁から中央に向かうに連れてなだらかに
傾斜する表面形状とされている。他方で、穴開き絶縁層
81の表面が露出した後には、研磨布等は、穴81aの
周囲に位置する穴開き絶縁層81の縁81b’に対し、
該縁81b’から離れた穴開き絶縁層81の表面よりも
当たり易くなっている。この際、選択比を穴埋め絶縁層
11cと比べて穴開き絶縁層81も若干化学研磨される
程度に所定値よりも小さく設定しておけば、穴開き絶縁
層81の縁81b’は、図7(c)に示したように、穴
埋め絶縁層11cの窪んでいる表面に向かって傾斜する
傾斜部81bとなるのである。
Under these conditions, the CMP process is performed as shown in FIG.
When the process is performed on the insulating film 11c 'in the state shown in (b), after the surface of the perforated insulating layer 81 in the region other than the hole 81a is exposed, the selectivity is set to 1 or more. As in the case of the second embodiment, the hole-filling insulating layer 11c inside the hole 81a has a surface shape that is gently inclined from the edge to the center, as shown in FIG. 7C. ing. On the other hand, after the surface of the perforated insulating layer 81 is exposed, the polishing cloth or the like, with respect to the edge 81b 'of the perforated insulating layer 81 located around the hole 81a,
It is easier to hit than the surface of the perforated insulating layer 81 away from the edge 81b '. At this time, if the selectivity is set to be smaller than a predetermined value so that the perforated insulating layer 81 is slightly chemically polished as compared with the hole-filling insulating layer 11c, the edge 81b 'of the perforated insulating layer 81 will be as shown in FIG. As shown in (c), the inclined portion 81b is inclined toward the concave surface of the filling insulating layer 11c.

【0078】以上の結果、CMP処理により、穴81a
の周囲における傾斜部81bから穴81aの内部におけ
る穴埋め絶縁層11cの表面にかけての広範囲に渡って
なだらかに傾斜する表面形状が得られる。
As a result, the hole 81a is formed by the CMP process.
, A surface shape that is gently inclined over a wide range from the inclined portion 81b around the surface to the surface of the filling insulating layer 11c inside the hole 81a is obtained.

【0079】加えて、穴81aの周囲に位置して傾斜部
81cが形成されるので、画素電極13において適度な
傾斜形状を得るために必要とされる、穴81aの直径を
小さくすることが可能となる。穴81aを小さくすれ
ば、その内部における穴埋め絶縁層11cに対するCM
P処理による化学研磨量を低減でき、CMP処理による
化学研磨に要する時間短縮を図ることができ、特に穴8
1aを貫通穴から構成する場合等における当該穴81a
を介しての水分侵入量を各穴81aの小径化に応じて低
減できる。
In addition, since the inclined portion 81c is formed around the hole 81a, the diameter of the hole 81a required for obtaining an appropriate inclined shape in the pixel electrode 13 can be reduced. Becomes By reducing the size of the hole 81a, the CM for the hole-filling insulating layer 11c inside the hole 81a can be reduced.
The amount of chemical polishing by P processing can be reduced, and the time required for chemical polishing by CMP processing can be reduced.
The hole 81a in the case where the hole 1a is constituted by a through hole, etc.
Can be reduced according to the reduction in the diameter of each hole 81a.

【0080】以上説明したように第3実施形態によれ
ば、比較的簡単な製造プロセスを利用して、穴開き絶縁
層81及び穴埋め絶縁層11cの上方に反射膜から形成
される画素電極13を、より広範囲に渡ってなだらかに
傾斜する表面形状を持つように構成できる。この結果、
画素電極13における散乱光の強度はより顕著に強ま
る。
As described above, according to the third embodiment, the pixel electrode 13 formed of the reflection film is formed above the perforated insulating layer 81 and the filled insulating layer 11c by using a relatively simple manufacturing process. It can be configured to have a surface shape that is gently inclined over a wider range. As a result,
The intensity of the scattered light at the pixel electrode 13 increases more remarkably.

【0081】(電気光学装置の第4実施形態)本発明に
よる電気光学装置の第4実施形態である液晶装置につい
て、図9を参照して説明する。図9は、第1実施形態に
おける図3の断面に対応する第4実施形態の断面図であ
る。尚、図9に示した第4実施形態において図3に示し
た第1実施形態と同様の構成要素については、同様の参
照符号を付し、その説明は省略する。また、図9におい
ては、各層や各部材を図面上で認識可能な程度の大きさ
とするため、各層や各部材毎に縮尺を異ならしめてあ
る。
(Fourth Embodiment of Electro-Optical Device) A liquid crystal device which is a fourth embodiment of the electro-optical device according to the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view of the fourth embodiment corresponding to the cross section of FIG. 3 in the first embodiment. In the fourth embodiment shown in FIG. 9, the same components as those in the first embodiment shown in FIG. 3 are denoted by the same reference numerals, and the description thereof will be omitted. Further, in FIG. 9, the scale of each layer and each member is different in order to make each layer and each member have a size recognizable in the drawing.

【0082】第4実施形態では、第1実施形態の場合と
は異なり、図9に示すように、コンタクトホール11h
には、接続プラグ12を埋め込むことなく、画素電極1
3’の一部がコンタクトホール11h内を伸びて第2導
電層10と直接接続されている。その他の構成について
は、第1実施形態の場合と同様である。
In the fourth embodiment, unlike the case of the first embodiment, as shown in FIG.
The pixel electrode 1 without the connection plug 12
Part of 3 ′ extends in the contact hole 11h and is directly connected to the second conductive layer 10. Other configurations are the same as those in the first embodiment.

【0083】従って、第4実施形態によれば、第1実施
形態の場合と同様に画素電極13’に対して窪み13a
を付与することができ、更に第1実施形態と比べて、製
造プロセスの簡略化を図れる。尚、第4実施形態では、
直接接触する画素電極13’及び第2導電層10間で電
腐が起きないように、これらの材料を選択するのが好ま
しい。
Therefore, according to the fourth embodiment, the depression 13a is formed with respect to the pixel electrode 13 'as in the first embodiment.
Can be given, and the manufacturing process can be simplified as compared with the first embodiment. In the fourth embodiment,
It is preferable to select these materials so that no electrolytic corrosion occurs between the pixel electrode 13 ′ and the second conductive layer 10 in direct contact.

【0084】(電気光学装置の第5実施形態)本発明に
よる電気光学装置の第5実施形態である液晶装置につい
て、図10を参照して説明する。図10は、第1実施形
態における図3の断面に対応する第5実施形態の断面図
である。尚、図10に示した第5実施形態において図3
に示した第1実施形態と同様の構成要素については、同
様の参照符号を付し、その説明は省略する。また、図1
0においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。
(Fifth Embodiment of Electro-Optical Device) A liquid crystal device which is a fifth embodiment of the electro-optical device according to the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view of the fifth embodiment corresponding to the cross section of FIG. 3 in the first embodiment. Note that in the fifth embodiment shown in FIG.
The same components as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. FIG.
At 0, the scale of each layer and each member is made different so that each layer and each member have a size that can be recognized on the drawing.

【0085】第5実施形態では、第1実施形態の場合と
は異なり、図10に示すように、多数の穴10aが開孔
された第2導電層10’を、画素電極13とFET30
のドレイン電極とを結ぶ中継用の導電層として用いてお
らず、専ら穴10aによる凹凸付与のための層として用
いている。従って、この場合、導電層10aは、絶縁層
からなってもよい。他方、コンタクトホール11h’
は、画素電極13からドレイン電極を構成する第1導電
層8b’まで開孔されており、接続プラグ12’が埋め
込まれている。その他の構成については、第1実施形態
の場合と同様である。
In the fifth embodiment, unlike the first embodiment, as shown in FIG. 10, a second conductive layer 10 ′ having a large number of holes 10 a is formed by connecting a pixel electrode 13 and an FET 30.
It is not used as a relay conductive layer for connecting to the drain electrode, but is used exclusively as a layer for providing unevenness by the hole 10a. Therefore, in this case, the conductive layer 10a may be made of an insulating layer. On the other hand, contact hole 11h '
Is opened from the pixel electrode 13 to the first conductive layer 8b 'constituting the drain electrode, and the connection plug 12' is embedded. Other configurations are the same as those in the first embodiment.

【0086】従って、第5実施形態によれば、第1実施
形態と比べて、コンタクトホール11h’の付近にま
で、画素電極13に対して窪み13aを付与することが
でき、外光を拡散する画素電極13の領域を増加させら
れる。
Therefore, according to the fifth embodiment, as compared with the first embodiment, the depression 13a can be provided to the pixel electrode 13 up to the vicinity of the contact hole 11h ', and external light is diffused. The area of the pixel electrode 13 can be increased.

【0087】(電気光学装置の第6実施形態)本発明に
よる電気光学装置の第6実施形態である液晶装置につい
て、図11を参照して説明する。図11は、第1実施形
態における図3の断面に対応する第6実施形態の断面図
である。尚、図11に示した第6実施形態において図3
に示した第1実施形態と同様の構成要素については、同
様の参照符号を付し、その説明は省略する。また、図1
1においては、各層や各部材を図面上で認識可能な程度
の大きさとするため、各層や各部材毎に縮尺を異ならし
めてある。
(Sixth Embodiment of Electro-Optical Device) A liquid crystal device which is a sixth embodiment of the electro-optical device according to the present invention will be described with reference to FIG. FIG. 11 is a cross-sectional view of the sixth embodiment corresponding to the cross section of FIG. 3 in the first embodiment. Incidentally, in the sixth embodiment shown in FIG.
The same components as those of the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. FIG.
In FIG. 1, the scale of each layer and each member is made different so that each layer and each member have a size recognizable in the drawing.

【0088】第6実施形態では、第1実施形態の構成と
比較して、図11に示すように、半導体基板1の代り
に、ガラス基板、石英基板等の基板1’が用いられてお
り、この基板1’上に、FET30ではなくTFT3
0’が形成されている。そして、TFT30’を構成す
るポリシリコン膜又はアモルファスシリコン膜或いは単
結晶シリコン膜等の半導体膜には、高濃度ドープされた
ソース領域6a’及びドレイン領域6b’が設けられて
おり、両者間におけるゲート絶縁膜を介してゲート電極
5に対向する位置にチャネル領域が設けられている。こ
の場合のゲート絶縁膜は、熱酸化により形成した酸化シ
リコン膜でもよいし、或いはCVD法等で堆積した酸化
シリコン膜、窒化シリコン膜やこれらの膜からなる多層
構造の膜でもよい。その他の構成については、第1実施
形態の場合と同様である。
In the sixth embodiment, as shown in FIG. 11, a substrate 1 ′ such as a glass substrate or a quartz substrate is used instead of the semiconductor substrate 1 as compared with the configuration of the first embodiment. On this substrate 1 ', not TFT30 but TFT3
0 'is formed. A semiconductor film such as a polysilicon film, an amorphous silicon film, a single crystal silicon film or the like constituting the TFT 30 ′ is provided with a highly doped source region 6 a ′ and a drain region 6 b ′. A channel region is provided at a position facing the gate electrode 5 via the insulating film. In this case, the gate insulating film may be a silicon oxide film formed by thermal oxidation, or may be a silicon oxide film, a silicon nitride film deposited by a CVD method or the like, or a film having a multilayer structure including these films. Other configurations are the same as those in the first embodiment.

【0089】従って、第6実施形態によれば、第1実施
形態と比べて、TFT30’を備えたTFTアクティブ
マトリクス駆動方式の反射型の液晶装置等において、視
野角を広げることが可能となり、更に基板1’の周辺領
域や画素電極13下の領域に、TFT30’を形成する
プロセスと並行して駆動回路等を構成する回路素子をT
FTを用いて形成できるので、実用上有利である。
Therefore, according to the sixth embodiment, as compared with the first embodiment, it is possible to widen the viewing angle in a reflection type liquid crystal device of a TFT active matrix driving system having a TFT 30 ′, and furthermore, In the peripheral region of the substrate 1 'and the region below the pixel electrode 13, circuit elements constituting a drive circuit and the like are arranged in parallel with the process of forming the TFT 30'.
Since it can be formed using FT, it is practically advantageous.

【0090】(電気光学装置の全体構成)次に、以上の
ように構成された液晶装置の実施形態の全体構成を図1
2及び図13を参照して説明する。尚、図12は、素子
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図であり、図13は、図12のH−H’
断面図である。
(Overall Configuration of Electro-Optical Device) Next, the overall configuration of the embodiment of the liquid crystal device configured as described above is shown in FIG.
2 and FIG. FIG. 12 is a plan view of the element substrate together with the components formed thereon viewed from the counter substrate side, and FIG. 13 is a sectional view taken along line HH ′ of FIG.
It is sectional drawing.

【0091】図14において、基板1の上には、シール
材52がその縁に沿って設けられており、その内側に並
行して、額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線駆動回路101
及び実装端子102が基板1の一辺に沿って設けられて
おり、走査線駆動回路104が、この一辺に隣接する2
辺に沿って設けられている。走査線に供給される走査信
号遅延が問題にならないのならば、走査線駆動回路10
4は片側だけでも良いことは言うまでもない。また、デ
ータ線駆動回路101を画像表示領域の辺に沿って両側
に配列してもよい。例えば奇数列のデータ線は画像表示
領域の一方の辺に沿って配設されたデータ線駆動回路か
ら画像信号を供給し、偶数列のデータ線は画像表示領域
の反対側の辺に沿って配設されたデータ線駆動回路から
画像信号を供給するようにしてもよい。この様にデータ
線を櫛歯状に駆動するようにすれば、データ線駆動回路
101の占有面積を拡張することができるため、複雑な
回路を構成することが可能となる。更に基板1の残る一
辺には、画像表示領域の両側に設けられた走査線駆動回
路104間をつなぐための複数の配線105が設けられ
ている。また、対向基板20のコーナー部の少なくとも
1箇所においては、基板1と対向基板20との間で電気
的導通をとるための導通材106が設けられている。そ
して、図13に示すように、図12に示したシール材5
2とほぼ同じ輪郭を持つ対向基板20が当該シール材5
2により基板1に固着されており、基板1と対向基板2
0により液晶層50が封入された液晶装置が構成されて
いる。また、対向基板20の液晶層50に面する側に
は、各画素の開口領域を規定し、コントラスト比の向上
や隣接画素間における混色の防止のための一般にブラッ
クマスク又はブラックマトリクスと称される遮光膜23
が設けられている。
In FIG. 14, a sealing material 52 is provided on the substrate 1 along the edge thereof, and a light-shielding film 53 as a frame is provided in parallel with the inside of the sealing material 52. The data line driving circuit 101 is provided in a region outside the sealing material 52.
And the mounting terminals 102 are provided along one side of the substrate 1, and the scanning line driving circuit 104
It is provided along the side. If the delay of the scanning signal supplied to the scanning line is not a problem, the scanning line driving circuit 10
It goes without saying that 4 may be on one side only. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines supply image signals from a data line driving circuit arranged along one side of the image display area, and the even-numbered data lines are arranged along the opposite side of the image display area. An image signal may be supplied from the provided data line driving circuit. If the data lines are driven in a comb-tooth shape in this manner, the area occupied by the data line driving circuit 101 can be expanded, so that a complicated circuit can be formed. Further, on one remaining side of the substrate 1, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the image display area are provided. In at least one of the corners of the opposing substrate 20, a conductive material 106 for establishing electric conduction between the substrate 1 and the opposing substrate 20 is provided. Then, as shown in FIG. 13, the sealing material 5 shown in FIG.
2 has substantially the same contour as the sealing material 5.
2 and the substrate 1 and the opposing substrate 2
0 constitutes a liquid crystal device in which the liquid crystal layer 50 is sealed. On the side of the opposing substrate 20 facing the liquid crystal layer 50, an opening area of each pixel is defined, and is generally called a black mask or a black matrix for improving a contrast ratio and preventing color mixing between adjacent pixels. Light shielding film 23
Is provided.

【0092】以上図1から図13を参照して説明した実
施形態における液晶装置の基板1上には更に、画像信号
を所定タイミングでサンプリングするサンプリング回
路、画像信号のデータ線への書込み負荷軽減のために各
データ線について画像信号に先行するタイミングで所定
電位のプリチャージ信号を書き込むプリチャージ回路を
形成してもよいし、製造途中や出荷時の当該液晶装置の
品質、欠陥等を検査するための検査回路等を形成しても
よい。
A sampling circuit for sampling an image signal at a predetermined timing on the substrate 1 of the liquid crystal device according to the embodiment described with reference to FIGS. For this purpose, a precharge circuit for writing a precharge signal of a predetermined potential at a timing preceding the image signal for each data line may be formed, or the quality, defect, etc. of the liquid crystal device during manufacture or shipping may be inspected. May be formed.

【0093】また、以上の実施形態において、特開平9
−127497号公報、特公平3−52611号公報、
特開平3−125123号公報、特開平8−17110
1号公報等に開示されているように、基板1上において
FET30又はTFT30’に対向する位置(即ち、T
FT30の下側)にも、例えば高融点金属からなる遮光
膜を設けてもよい。このようにFET30等の下側にも
遮光膜を設ければ、基板1の側からの戻り光等がFET
30等に入射するのを未然に防ぐことができる。
Further, in the above-described embodiment, Japanese Patent Application Laid-Open
JP-A-127497, JP-B-3-52611,
JP-A-3-125123, JP-A-8-17110
As disclosed in Japanese Unexamined Patent Application Publication No. H11-101, a position facing the FET 30 or the TFT 30 ′ on the substrate 1 (that is, T
A light-shielding film made of, for example, a refractory metal may also be provided on the lower side of the FT 30). If a light-shielding film is also provided below the FET 30 or the like in this manner, return light from the substrate 1 side or the like will
It can be prevented from being incident on 30 or the like.

【0094】以上図1から図13を参照して説明した各
実施形態では、データ線駆動回路101及び走査線駆動
回路104を基板1の上に設ける代わりに、例えばTA
B(Tape Automated Bonding)基板上に実装された駆動
用LSIに、基板1の周辺部に設けられた異方性導電フ
ィルムを介して電気的及び機械的に接続するようにして
もよい。また、対向基板20の投射光が入射する側及び
基板1の出射光が出射する側には各々、例えば、TN
(Twisted Nematic)モード、VA(Vertically Aligne
d)モード、PDLC(Polymer Dispersed Liquid Crysta
l)モード等の動作モードや、ノーマリーホワイトモード
/ノーマリーブラックモードの別に応じて、偏光フィル
ム、位相差フィルム、偏光板などが所定の方向で配置さ
れる。
In each of the embodiments described above with reference to FIGS. 1 to 13, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the substrate 1, for example, a TA
A drive LSI mounted on a B (Tape Automated Bonding) substrate may be electrically and mechanically connected via an anisotropic conductive film provided on a peripheral portion of the substrate 1. For example, TN is provided on the side of the opposite substrate 20 where the projection light is incident and on the side where the emission light of the substrate 1 is emitted.
(Twisted Nematic) mode, VA (Vertically Aligne)
d) Mode, PDLC (Polymer Dispersed Liquid Crysta)
l) A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a mode or a normally white mode / normally black mode.

【0095】以上説明した実施形態における液晶装置
は、カラー液晶プロジェクタに適用されるため、3枚の
液晶装置がR(赤)G(緑)B(青)用のライトバルブ
として各々用いられ、各パネルには各々RGB色分解用
のダイクロイックミラーを介して分解された各色の光が
投射光として各々入射されることになる。従って、本実
施形態では、対向基板20に、カラーフィルタは設けら
れていない。しかしながら、遮光膜23の形成されてい
ない画素電極13に対向する所定領域にRGBのカラー
フィルタをその保護膜と共に、対向基板20上に形成し
てもよい。あるいは、基板1上のRGBに対向する画素
電極13下にカラーレジスト等でカラーフィルタ層を形
成することも可能である。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に実施の形態における液晶装置を適用
できる。更に、対向基板20上に1画素1個対応するよ
うにマイクロレンズを形成してもよい。このようにすれ
ば、入射光の集光効率を向上することで、明るい液晶装
置が実現できる。更にまた、対向基板20上に、何層も
の屈折率の相違する干渉層を堆積することで、光の干渉
を利用して、RGB色を作り出すダイクロイックフィル
タを形成してもよい。このダイクロイックフィルタ付き
対向基板によれば、より明るいカラー液晶装置が実現で
きる。
Since the liquid crystal device in the embodiment described above is applied to a color liquid crystal projector, three liquid crystal devices are used as light valves for R (red), G (green), and B (blue), respectively. The light of each color separated via the dichroic mirror for RGB color separation is incident on the panel as projection light. Therefore, in the present embodiment, no color filter is provided on the opposing substrate 20. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 13 where the light shielding film 23 is not formed. Alternatively, it is also possible to form a color filter layer with a color resist or the like below the pixel electrode 13 facing the RGB on the substrate 1. In this manner, the liquid crystal device according to the embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. In this case, a bright liquid crystal device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing a number of interference layers having different refractive indexes on the counter substrate 20. According to the counter substrate with the dichroic filter, a brighter color liquid crystal device can be realized.

【0096】また、各画素に設けられるスイッチング素
子としては、トップゲート型のFET30や、正スタガ
型又はコプラナー型のTFT30’でよいが、ボトムゲ
ート型のFETや逆スタガ型のTFTに対しても、各実
施形態は有効である。
The switching element provided in each pixel may be a top gate type FET 30 or a positive stagger type or coplanar type TFT 30 ′, but may be a bottom gate type FET or an inverse stagger type TFT. Each embodiment is effective.

【0097】[0097]

【発明の効果】本発明の電気光学装置によれば、画素電
極が反射膜からなる形式の反射型の電気光学装置におい
て、凹凸層の凹部に埋められたCMP層は、CMP処理
により、その縁から中央に向かうに連れてなだらかに傾
斜する表面形状とされており、その上方に形成される画
素電極もなだらかに傾斜する表面形状とされているの
で、比較的簡単な構成を用いて視野角を広げることが可
能となる。
According to the electro-optical device of the present invention, in the reflection-type electro-optical device in which the pixel electrode is formed of a reflective film, the CMP layer filled in the concave portion of the concave-convex layer is formed by the CMP process. From the center toward the center, and the pixel electrode formed above it also has a gently inclined surface shape, so the viewing angle can be reduced using a relatively simple configuration. It becomes possible to spread.

【0098】また、本発明の電気光学装置の製造方法に
よれば、このように視野角が広い反射型の電気光学装置
を比較的容易に製造することが可能となる。
Further, according to the method of manufacturing an electro-optical device of the present invention, it is possible to relatively easily manufacture such a reflective electro-optical device having a wide viewing angle.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電気光学装置の第1実施形態である液
晶装置における画像表示領域を構成するマトリクス状の
複数の画素に設けられた各種素子、配線等の等価回路の
ブロック図である。
FIG. 1 is a block diagram of an equivalent circuit such as various elements and wiring provided in a plurality of pixels in a matrix forming an image display area in a liquid crystal device according to a first embodiment of the present invention.

【図2】第1実施形態における画素電極の平面図であ
る。
FIG. 2 is a plan view of a pixel electrode according to the first embodiment.

【図3】第1実施形態における画素電極下の積層構造を
示す断面図である。
FIG. 3 is a cross-sectional view illustrating a stacked structure below a pixel electrode in the first embodiment.

【図4】第1実施形態において、第2導電層及び穴埋め
絶縁層の表面に凹凸を形成する製造プロセスを順を追っ
て示す工程図である。
FIG. 4 is a process chart sequentially showing a manufacturing process for forming irregularities on the surfaces of a second conductive layer and a filling insulating layer in the first embodiment.

【図5】第1実施形態において、使用状況によっては生
じる可能性のある多重反射による問題点を図式的に示す
概略断面図である。
FIG. 5 is a schematic cross-sectional view schematically showing a problem due to multiple reflection that may occur depending on a use situation in the first embodiment.

【図6】本発明の電気光学装置の第2実施形態である液
晶装置の断面図である。
FIG. 6 is a sectional view of a liquid crystal device which is a second embodiment of the electro-optical device according to the invention.

【図7】第2実施形態において、穴開き絶縁層及び穴埋
め絶縁層の表面に凹凸を形成する製造プロセスを順を追
って示す工程図である。
FIG. 7 is a process chart sequentially showing a manufacturing process for forming irregularities on the surface of a holed insulating layer and a hole-filled insulating layer in the second embodiment.

【図8】本発明の電気光学装置の第3実施形態である液
晶装置において、穴開き絶縁層及び穴埋め絶縁層の表面
に凹凸を形成する製造プロセスを順を追って示す工程図
である。
FIG. 8 is a process chart sequentially showing a manufacturing process for forming irregularities on the surfaces of a perforated insulating layer and a filled insulating layer in a liquid crystal device according to a third embodiment of the electro-optical device of the present invention.

【図9】本発明の電気光学装置の第4実施形態である液
晶装置の断面図である。
FIG. 9 is a sectional view of a liquid crystal device which is a fourth embodiment of the electro-optical device according to the invention.

【図10】本発明の電気光学装置の第5実施形態である
液晶装置の断面図である。
FIG. 10 is a sectional view of a liquid crystal device which is a fifth embodiment of the electro-optical device according to the invention.

【図11】本発明の電気光学装置の第6実施形態である
液晶装置の断面図である。
FIG. 11 is a sectional view of a liquid crystal device which is a sixth embodiment of the electro-optical device according to the invention.

【図12】各実施形態における素子基板をその上に形成
された各構成要素と共に対向基板の側から見た平面図で
ある。
FIG. 12 is a plan view of an element substrate in each embodiment together with components formed thereon viewed from a counter substrate side.

【図13】図12のH−H’断面図である。13 is a sectional view taken along the line H-H 'of FIG.

【図14】本願出願人による一の先行出願における、画
素電極表面に凹凸を形成するための画素電極下の積層構
造の断面図である。
FIG. 14 is a cross-sectional view of a laminated structure under a pixel electrode for forming irregularities on the surface of the pixel electrode in one prior application filed by the present applicant.

【図15】本願出願人による他の先行出願における、画
素電極表面に凹凸を形成するための画素電極下の積層構
造の断面図である。
FIG. 15 is a cross-sectional view of a laminated structure under a pixel electrode for forming irregularities on the surface of the pixel electrode in another prior application filed by the present applicant.

【符号の説明】[Explanation of symbols]

1…基板 2…ウェル領域 3…フィールド酸化膜 5…ゲート電極 7…第1層間絶縁膜 8a、8b…第1導電層 9…第2層間絶縁膜 10…第2導電層 10a…穴 11a、11b…第3層間絶縁膜 11c…穴埋め絶縁層 11h…コンタクトホール 12…接続プラグ 13…画素電極 13a…窪み 20…対向基板 23…遮光膜 30…FET 30’…TFT 43a…走査線 43b…容量線 46a…データ線 50…液晶層 52…シール材 70…蓄積容量 81…穴開き絶縁層 81a…穴 81b…傾斜部 101…データ線駆動回路 104…走査線駆動回路 DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... Well area 3 ... Field oxide film 5 ... Gate electrode 7 ... First interlayer insulating film 8a, 8b ... 1st conductive layer 9 ... 2nd interlayer insulating film 10 ... 2nd conductive layer 10a ... Hole 11a, 11b ... Third interlayer insulating film 11c Filling insulating layer 11h Contact hole 12 Connection plug 13 Pixel electrode 13a Depression 20 Counter substrate 23 Light shielding film 30 FET 30 ′ TFT 43a Scanning line 43b Capacitance line 46a ... data line 50 ... liquid crystal layer 52 ... sealing material 70 ... storage capacitor 81 ... perforated insulating layer 81a ... hole 81b ... inclined portion 101 ... data line driving circuit 104 ... scanning line driving circuit

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H091 FA14Y FA31Y FA35Y FB08 FC15 FD04 GA02 GA07 GA13 LA03 LA12 LA19 MA07 2H092 GA17 HA05 JA23 JA25 JA26 JA46 JB07 JB52 JB56 KB14 KB25 MA07 MA18 MA27 MA37 NA01 NA27 PA06 PA09 PA10 PA12 RA05  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H091 FA14Y FA31Y FA35Y FB08 FC15 FD04 GA02 GA07 GA13 LA03 LA12 LA19 MA07 2H092 GA17 HA05 JA23 JA25 JA26 JA46 JB07 JB52 JB56 KB14 KB25 MA07 MA18 MA27 MA37 NA01 NA27 PA06 PA09 PA10 PA12

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に電気光学物質が挟持され
てなり、該一対の基板の一方の基板上に、 前記電気光学物質を駆動する電気力を供給するための配
線及び反射膜からなる画素電極と、 該画素電極と前記一方の基板との間に介在しており、多
数の凹凸が表面に形成された凹凸層と、 該凹凸層における凹部を埋めると共に該凹部の周囲を規
定する前記凹凸層の凸部と共にCMP(Chemical Mecha
nical Polishing)処理が施されて該CMP処理が施さ
れた表面が前記凸部よりも窪んでいるCMP層とを備え
たことを特徴とする電気光学装置。
An electro-optical material is sandwiched between a pair of substrates, and one of the pair of substrates includes a wiring and a reflective film for supplying an electric force for driving the electro-optical material. A pixel electrode, an uneven layer interposed between the pixel electrode and the one substrate and having a large number of unevennesses formed on the surface, and filling the recesses in the unevenness layer and defining the periphery of the recesses. CMP (Chemical Mecha)
An electro-optical device, comprising: a CMP layer that has been subjected to a CMP treatment and a surface of which the CMP treatment has been performed is recessed from the convex portion.
【請求項2】 前記凹凸層は、多数の穴が開孔された一
つの層からなることを特徴とする請求項1に記載の電気
光学装置。
2. The electro-optical device according to claim 1, wherein the concavo-convex layer includes a single layer having a large number of holes.
【請求項3】 前記凹凸層は、導電膜からなり、 前記CMP層は、前記導電膜よりも前記CMP処理によ
り化学研磨され易い膜からなることを特徴とする請求項
1又は2に記載の電気光学装置。
3. The electric device according to claim 1, wherein the uneven layer is formed of a conductive film, and the CMP layer is formed of a film that is more easily polished by the CMP process than the conductive film. Optical device.
【請求項4】 前記導電膜は、アルミニウム、チタン及
びタンタルのうち少なくとも一方を含む金属膜からな
り、 前記CMP層は、窒化シリコン膜及び酸化シリコン膜の
いずれか一方の絶縁膜からなることを特徴とする請求項
3に記載の電気光学装置。
4. The conductive film is made of a metal film containing at least one of aluminum, titanium and tantalum, and the CMP layer is made of one of a silicon nitride film and a silicon oxide film. The electro-optical device according to claim 3, wherein
【請求項5】 前記導電膜は、前記画素電極に前記電気
力を伝えるための中継層を構成することを特徴とする請
求項3又は4に記載の電気光学装置。
5. The electro-optical device according to claim 3, wherein the conductive film forms a relay layer for transmitting the electric force to the pixel electrode.
【請求項6】 前記凹凸層は、絶縁膜からなり、 前記CMP層は、前記絶縁膜よりも前記CMP処理によ
り化学研磨され易い膜からなることを特徴とする請求項
1又は2に記載の電気光学装置。
6. The electric device according to claim 1, wherein the uneven layer is made of an insulating film, and the CMP layer is made of a film which is more easily polished by the CMP process than the insulating film. Optical device.
【請求項7】 前記CMP層は、窒化シリコン膜及び酸
化シリコン膜のいずれか一方の絶縁膜からなることを特
徴とする請求項6に記載の電気光学装置。
7. The electro-optical device according to claim 6, wherein the CMP layer is made of one of a silicon nitride film and a silicon oxide film.
【請求項8】 前記一方の基板と前記第1絶縁膜との間
に、前記画素電極に前記電気力を伝えると共に前記第1
及び第2絶縁膜のうち少なくとも一方を介しての水分侵
入を防ぐ導電層を更に備えたことを特徴とする請求項6
又は7に記載の電気光学装置。
8. The method according to claim 1, further comprising: transmitting said electric force to said pixel electrode between said one substrate and said first insulating film;
And a conductive layer for preventing intrusion of moisture through at least one of the second insulating film and the second insulating film.
Or the electro-optical device according to 7.
【請求項9】 前記導電層は、遮光膜からなり、前記対
向基板の側から見て相隣接する前記画素電極間の隙間を
塞ぐ部分を含むことを特徴とする請求項8に記載の電気
光学装置。
9. The electro-optical device according to claim 8, wherein the conductive layer is made of a light-shielding film and includes a portion that closes a gap between the pixel electrodes adjacent to each other when viewed from the side of the counter substrate. apparatus.
【請求項10】 前記凹凸層は、遮光膜からなり、前記
対向基板の側から見て相隣接する前記画素電極間の隙間
を塞ぐ部分を含むことを特徴とする請求項1から8のい
ずれか一項に記載の記載の電気光学装置。
10. The method according to claim 1, wherein the uneven layer is formed of a light-shielding film and includes a portion that closes a gap between the pixel electrodes adjacent to each other when viewed from the counter substrate. 2. The electro-optical device according to claim 1.
【請求項11】 前記凹凸層は、前記凹部の周囲におい
て前記凸部が前記CMP層の窪んでいる表面に向かって
傾斜していることを特徴とする請求項1から8のいずれ
か一項に記載の電気光学装置。
11. The uneven structure according to claim 1, wherein the convex portion is inclined toward the concave surface of the CMP layer around the concave portion. An electro-optical device according to claim 1.
【請求項12】 請求項1に記載の電気光学装置を製造
する電気光学装置の製造方法であって、 少なくとも前記配線が形成された前記一方の基板上に前
記凹凸層を形成する工程と、 前記凹凸層上に前記CMP層となる材料層を形成する工
程と、 前記材料層に対して、前記材料層よりも前記凹凸層の方
が化学研磨され難い条件で、前記凸部が露出した後に前
記凹部を埋める前記CMP層の表面を所定量だけ化学研
磨するまで前記CMP処理を施す工程と、 前記凹凸層及び前記CMP層の上方に反射性の材料から
前記画素電極を形成する工程とを含むことを特徴とする
電気光学装置の製造方法。
12. The method of manufacturing an electro-optical device according to claim 1, wherein the step of forming the uneven layer on at least the one substrate on which the wiring is formed; Forming a material layer to be the CMP layer on the uneven layer, and, on the material layer, under the condition that the uneven layer is less likely to be chemically polished than the material layer, and after the convex portion is exposed, A step of performing the CMP process until the surface of the CMP layer that fills the concave portion is chemically polished by a predetermined amount, and a step of forming the pixel electrode from a reflective material above the uneven layer and the CMP layer. A method for manufacturing an electro-optical device, comprising:
【請求項13】 前記CMP処理を施す工程において、
前記化学研磨における前記凹凸層に対する前記CMP層
の選択比を1以上で且つ所定値よりも小さく設定するこ
とを特徴とする請求項12に記載の電気光学装置の製造
方法。
13. The step of performing the CMP process,
13. The method of manufacturing an electro-optical device according to claim 12, wherein a selectivity of the CMP layer to the uneven layer in the chemical polishing is set to 1 or more and smaller than a predetermined value.
JP37357898A 1998-12-28 1998-12-28 Electro-optical device and manufacturing method thereof Expired - Fee Related JP3728958B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37357898A JP3728958B2 (en) 1998-12-28 1998-12-28 Electro-optical device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37357898A JP3728958B2 (en) 1998-12-28 1998-12-28 Electro-optical device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000193996A true JP2000193996A (en) 2000-07-14
JP3728958B2 JP3728958B2 (en) 2005-12-21

Family

ID=18502406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37357898A Expired - Fee Related JP3728958B2 (en) 1998-12-28 1998-12-28 Electro-optical device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3728958B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175028A (en) * 2000-07-31 2002-06-21 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
JP2004170908A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
US7212265B2 (en) 2002-03-01 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an LCD having the amorphous portion of a transparent conductive layer removed
US7511303B2 (en) 2000-07-31 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7612849B2 (en) 2002-03-01 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2010072661A (en) * 2002-10-31 2010-04-02 Seiko Epson Corp Electro-optical device and electronic apparatus
US9448432B2 (en) 2002-03-01 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134157B2 (en) 2000-07-31 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US8278160B2 (en) 2000-07-31 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8659025B2 (en) 2000-07-31 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7511303B2 (en) 2000-07-31 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
US7800115B2 (en) 2000-07-31 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2002175028A (en) * 2000-07-31 2002-06-21 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method therefor
US8035781B2 (en) 2002-03-01 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7612849B2 (en) 2002-03-01 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7212265B2 (en) 2002-03-01 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an LCD having the amorphous portion of a transparent conductive layer removed
US9057920B2 (en) 2002-03-01 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9448432B2 (en) 2002-03-01 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4506133B2 (en) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2004170908A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2010072661A (en) * 2002-10-31 2010-04-02 Seiko Epson Corp Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP3728958B2 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
US6597413B2 (en) Electro-optical device having two storage capacitor electrodes overlapping scanning lines
KR100450922B1 (en) Electro-optical device
US8525960B2 (en) Electro-optical device
US7639331B2 (en) Liquid crystal display device
KR100533802B1 (en) Substrate for liquid crystal panel, liquid crystal panel, electronic apparatus comprising the panel, and method for manufacturing substrate for liquid crystal panel
US6850292B1 (en) Electric-optic device, method of fabricating the same, and electronic apparatus
KR100746060B1 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP3661669B2 (en) Active matrix substrate, electro-optical device, electronic equipment
KR20010090584A (en) Electro-optical device, method for fabricating the same, and electronic apparatus
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP3608531B2 (en) Electro-optical device and projection display device
JP2000275680A (en) Reflection type liquid crystal display device and display panel using the same
JP3501125B2 (en) Electro-optical device
JP3830361B2 (en) TFT array substrate, electro-optical device, and projection display device
JP3728958B2 (en) Electro-optical device and manufacturing method thereof
JP2003280020A (en) Electrooptical device, method for manufacturing the same, and electronic apparatus
JP3979010B2 (en) Electro-optical device and projector
JP3849434B2 (en) Electro-optical device and projection display device
JP4496600B2 (en) Electro-optical device and projector
JP3982183B2 (en) Electro-optical device and projection display device
JP4147747B2 (en) Electro-optical device and projector
JP2003140566A (en) Electrooptical device, its manufacturing method and electronic equipment
JP4023107B2 (en) Electro-optical device and electronic apparatus including the same
JP3736330B2 (en) Electro-optic device
JP2002182238A (en) Optoelectronic device, method for manufacturing the same, substrate device and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091014

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101014

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111014

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121014

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131014

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees