JP2000188750A - 符号化データ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 符号化ストリーム転送における転送レートの
向上を図る。 【解決手段】 エンコーダ１４ａ〜１４ｎで生成された
符号化ストリームＤＳａ〜ＤＳｎは、生成順にバス５
０，バスインターフェース５４Ａを介してメモリ５４Ｃ
に書き込まれる。メモリ５４Ｃに書きこまれた符号化ス
トリームは、バスインターフェース５４Ｂ，バス５６，
ＳＣＳＩインターフェース１８を介してストレージデバ
イス２２に転送されるが、メモリ５４Ｃに対する符号化
ストリームの書込み時に符号化ストリームの読出しも行
われる。すなわち、メモリ５４Ｃに対する符号化ストリ
ームの書込みと読出しが、バス５０，５６を使用して同
時に行われる。一方のバス５０でエンコーダ側からスト
リームメモリ側への転送が行われると同時に、他方のバ
ス５６ではストリームメモリ側からストレージデバイス
側への転送が行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号化信号をバス
上で転送する符号化データ転送システムに関し、更に具
体的には、ＭＰＥＧなどの画面分割型エンコーダによる
エンコードデータをＰＣＩバスなどの標準パスを介して
ストレージデバイス（メモリ）などに転送する場合に好
適な符号化データ転送システムに関するものである。

【０００２】

【従来の技術】ＭＰＥＧエンコーダなどで符号化された
信号をハードディスクなどにＰＣＩバスなどを介して転
送するシステムとしては、例えば図６に示すようなもの
がある。この例は、バス出力型エンコーダを複数個用い
た画面分割型エンコーダシステムの例である。同図にお
いて、ＰＣＩなどのシステムバス１０には、ＨＯＳＴ
（CPU）１２、エンコーダ１４ａ〜１４ｎ、ストリーム
メモリ１６、ＳＣＳＩインターフェース（I/F）１８が
それぞれ接続されている。エンコーダ１４ａ〜１４ｎの
入力側には、ビデオ入力部２０が設けられており、これ
に外部よりビデオ信号が供給されている。前記ＳＣＳＩ
インターフェース１８はストレージデバイス（ＨＤＤな
ど）２２に接続されており、前記ストリームメモリ１６
は、デコーダインターフェース２４に接続されている。
このデコーダインターフェース２４は、デコーダや記録
装置（いずれも図示せず）に更に接続されている。

【０００３】前記エンコーダ１４ａ〜１４ｎは、例えば
図７に示すバス出力型ＭＰＥＧエンコーダの場合、バス
インターフェース１４Ａ、リスクプロセッサ１４Ｂ、メ
モリ１４Ｃ、モーションエスティメータ１４Ｄ、ビデオ
インターフェース１４Ｅによって構成されている。前記
ストリームメモリ１６は、例えば図８に示すように、バ
ス側のバスインターフェース１６Ａと、デコーダ側のメ
モリ１６Ｂとによって構成されている。

【０００４】次に、以上のような従来技術の作用を説明
すると、入力画像は、図９に示すようにビデオ入力部２
０によってフレーム（ピクチュア）単位で分割され、各
分割画面ａ〜ｎ毎に、エンコーダ１４ａ〜１４ｎでそれ
ぞれ符号化される。各ビデオエンコーダでは、ビデオイ
ンターフェス１４Ｅを介して各分割画面のビデオ信号が
入力される。入力信号は、リスクプロセッサ１４Ｂ、メ
モリ１４Ｃ、モーションエスティメータ１４Ｄにより、
ＤＣＴ，量子化，ＭＥ，などのＭＰＥＧ符号化アルゴリ
ズムに従って符号化処理される。生成された符号化スト
リームは、内部ＤＭＡ転送により、メモリ１４Ｃからバ
スインターフェース１４Ａを介してシステムバス１０に
出力される。このように画面分割して多数のエンコーダ
を使用することで、高レートの符号化ストリームの転送
が実現される。

【０００５】この場合において、比較的高速のシステム
バス１０の転送能力に対して、エンコーダ内部のＤＭＡ
転送スピードが遅い場合は、エンコーダ１４ａ〜１４ｎ
からは、符号化の完了したものから順に、システムバス
１０を介してストリームメモリ１６に転送される。この
とき、システムバス１０のバス権取得を、先着順調停
（ＦＩＦＯ調停）することによって、各エンコーダにお
ける内部ＤＭＡ転送のレイテンシィ（Latency，遅延）
を補い、システムバス１０の転送速度でストリーム転送
が実現される。

【０００６】なお、場合によっては、各エンコーダ１４
ａ〜１４ｎは、ストリームメモリ１６上で符号化ストリ
ームが正順となるようにメモリ転送を行う。ストリーム
メモリ１６では、バスインターフェース１６Ａを介して
メモリ１６Ｂに符号化ストリームが格納される。このよ
うに、符号化転送レートを上げるため、各エンコーダで
は符号化データの並列転送が行われる。

【０００７】次に、ストリームメモリ１６に転送された
符号化ストリームを更に転送する基本的な態様として
は、図６の例では、 デコーダあるいは伝送用の回線に合わせた転送レート
に変換して、ストリームメモリ１６からデコーダインタ
ーフェース２４側に転送する， システムバス１０を介してＳＣＳＩインターフェース
１８に転送し、更にＨＤＤなどのストレージデバイス２
２に記録する， システムバス１０を介してホストプロセッサ１２に転
送する，などがある。

【０００８】

【発明が解決しようとする課題】しかしながら、以上の
ような従来技術には次のような不都合がある。 （１）上述した転送態様のうち、のストレージデバイ
ス２２に転送する場合と、のホストプロセッサ１２に
転送する場合に、リアルタイムに符号化ストリームを転
送しようとすると、エンコーダ１４ａ〜１４ｎからスト
リームメモリ１６への転送と、ストリームメモリ１６か
ら各バスデバイス１２，２２への転送を行わなければな
らず、システムバス１０のバンド幅が１／２に低下し、
低い転送レートしか得られない。 （２）エンコーダ１４ａ〜１４ｎにおける内部データ転
送処理において、ＤＭＡ処理など内部転送レイテンシィ
が実転送時間のｋ倍であった場合、ｋ＋１を超える画面
分割数のエンコーダによる並列転送構成では、各エンコ
ーダにバス待ち時間のロスが発生してしまう。

【０００９】例えば、８分割画面エンコーダの場合であ
って、エンコーダEnc1〜Enc8から順に符号化ストリーム
が出力されると仮定すると、そのタイミングは図１０に
示すようになる。この例は、ｋ＝ＤＭＡ（ダイレクトメ
モリアクセス）レイテンシィ時間／バス転送時間＝約３
の場合のストリーム出力タイミング例である。同図に示
すように、各エンコーダ1〜8から符号化完了順にストリ
ームのバスマスタ転送を行ない、かつ、システムバス１
０のＦＩＦＯ調停（先着順処理）を行うことによって、
エンコーダ1〜8の転送サイクルにおいて内部ＤＭＡ固有
のレイテンシィは吸収され、システムバス１０の性能で
ストリーム転送が可能となる。ここで、図示するよう
に、ＤＭＡレイテンシィＤＬが実バス転送時間ＲＴの約
３倍であるとすると、４つのエンコーダ1〜4で、この方
式における転送性能の限界に達してしまう。このため、
図示のような５分割以上の構成では、各エンコーダの転
送能力の限界まで行かず、図中にＡで示すように、調停
期間のバス権取得待ちが生じ、これがロスとなって転送
能力を生かすことができない。

【００１０】本発明は、以上の点に着目したもので、そ
の目的は、符号化ストリーム転送における転送レートの
向上を図ることである。他の目的は、エンコーダの転送
能力を最大限に生かして転送速度の向上を図ることであ
る。

【００１１】

【課題を解決するための手段】本発明は、画面分割型エ
ンコーダによって生成された符号化ストリームをバスを
介してバッファメモリに格納するとともに、これら格納
した符号化ストリームをバスを介してデバイスに転送す
る符号化データ転送システムにおいて、前記エンコーダ
及び前記バッファメモリを第１のバスに接続するととも
に、前記バッファメモリ及び前記デバイスを、前記第１
のバスと階層が異なる第２のバスに接続し、前記バッフ
ァメモリとしてデュアルポートメモリを使用したことを
特徴とする。

【００１２】他の発明は、画面分割型エンコーダによっ
て生成された符号化ストリームをバスを介してバッファ
メモリに格納するとともに、これら格納した符号化スト
リームをバスを介して他のデバイスに転送する符号化デ
ータ転送システムにおいて、前記エンコーダのバス転送
に対する内部転送レイテンシィ／バス転送時間をｋとし
たとき、画面分割数がｋ＋１を超える場合は、前記エン
コーダを、ｋ＋１個以下のエンコーダを含む複数のブロ
ックに分割し、各エンコーダブロックを階層が異なるバ
スにそれぞれ接続するとともに、各エンコーダブロック
に対してバッファメモリを設けたことを特徴とする。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。最初に、図１を参照しながら、本発
明の実施形態１について説明する。なお、上述した従来
技術と対応する構成要素には同一の符号を用いる。図１
において、本形態では、バスレベルが２つあり、第１の
バス５０には、前記エンコーダ１４ａ〜１４ｎの他に、
バスブリッジ５２及びストリームメモリ５４がそれぞれ
接続されている。また、第２のバス５６には、ホストプ
ロセッサ１２、ＳＣＳＩインターフェース１８の他に、
バスブリッジ５２及びストリームメモリ５４が接続され
ている。すなわち、エンコーダ１４ａ〜１４ｎを第１の
バス階層５０に、ホストプロセッサ１２およびストレー
ジデバイス２２を第２のバス階層５６に置き、バスブリ
ッジ５２によって各バス５０，５６を論理的に切り離し
た構成となっている。

【００１４】本形態のストリームメモリ５４は、図２に
示すように、バス５０，５６に対応してバスインターフ
ェース５４Ａ，５４Ｂを備えている。メモリ５４Ｃは、
それらバスインターフェース５４Ａ，５４Ｂにそれぞれ
接続されている。また、バスインターフェース５４Ａ側
がデコーダインターフェース２４に接続されている。す
なわち、本形態では、２バンクもしくはデュアルポート
構成のメモリ５４Ｃが使用されており、バスインターフ
ェイス５４Ａ，５４Ｂによって各バス階層５０，５６に
接続した構成となっている。

【００１５】次に、本形態の作用を説明する。エンコー
ダ１４ａ〜１４ｎで生成された符号化ストリームＤＳａ
〜ＤＳｎをストリームメモリ５４に転送してメモリ５４
Ｃに格納する動作は、前記従来技術と同様である。図３
（Ａ）には、その様子が示されており、例えば、符号化
ストリームＤＳｆ，ＤＳｃ，ＤＳｂ，……の順にエンコ
ーダ１４ａ〜１４ｎから出力されるとすると、最初に、
符号化ストリームＤＳｆがバス５０，バスインターフェ
ース５４Ａを介してメモリ５４Ｃに書込み信号Ｗ1のタ
イミングで書き込まれる。同様にして、符号化ストリー
ムＤＳｃ，ＤＳｂが順に書きこまれる。

【００１６】一方、メモリ５４Ｃに書きこまれた符号化
ストリームは、バスインターフェース５４Ｂ，バス５
６，ＳＣＳＩインターフェース１８を介してストレージ
デバイス２２に転送される。図３（Ｂ）には、その様子
が示されており、例えば、符号化ストリームＤＳｆ，Ｄ
Ｓｃ，ＤＳｂ，……の順にメモリ５４Ｃから読み出され
るとすると、最初に、符号化ストリームＤＳｆがバスイ
ンターフェース５４Ｂを介して読出し信号Ｒ２のタイミ
ングで読み出される。読み出された符号化ストリームＤ
Ｓｆは、バス５６及びＳＣＳＩインターフェース１８を
介してストレージデバイス２２に転送・格納される。同
様にして、符号化ストリームＤＳｃ，ＤＳｂが順に書き
込まれる。

【００１７】この場合において、本形態では、図３に示
すように、メモリ５４Ｃに対する符号化ストリームＤＳ
ｃの書き込み時に、メモリ５４Ｃからの符号化ストリー
ムＤＳｆの読み出しが行われる。次のタイミングでは、
符号化ストリームＤＳｂの書き込み時に、符号化ストリ
ームＤＳｃの読み出しが行われる。以下、同様である。
このように、メモリ５４Ｃに対する符号化ストリームの
書込みと読出しが、バス５０，５６を使用して同時に行
われる。すなわち、本形態では、エンコーダ側のバス５
０と、ストレージデバイス側のバス５６が、基本的に独
立コンカレントに駆動される。

【００１８】従って、従来は１つのバスによって、（エ
ンコーダからストリームメモリ）十（ストリームメモリ
からストレージデバイス）へのリアルタイム符号化スト
リームの転送が行われたのに対し、本形態では、一方の
バス５０で、（エンコーダからストリームメモリ）への
転送が行われ、同時に、他方のバス５６で、（ストリー
ムメモリからストレージデバイス）への転送が行われ
る。これにより、各バスにおけるバスバンド幅まで転送
のスループットを上げることが可能となる。

【００１９】次に、本発明の実施形態２について説明す
る。図４には、本発明の実施形態２の構成が示されてい
る。なお、この例は、上述したように、ｋ（ＤＭＡレイ
テンシィ時間／バス転送時間）が３の場合の例であって
８分割画面エンコーダシステムに対して本発明を適用し
た場合である。同図において、各分割画面に対応する８
つのエンコーダは、２つのブロックに分けられている。
第１のブロック６０Ａはエンコーダ６１〜６４によって
構成されており、第２のブロック６０Ｂはエンコーダ６
５〜６８によって構成されている。ブロック６０Ａはバ
ス７０に接続されており、ブロック６０Ｂはバス７２に
接続されている。また、各エンコーダ６１〜６８には、
それぞれビデオ信号Ｖ１〜Ｖ８が入力されている。

【００２０】本形態では、更にバス７４が設けられてお
り、上述したホストプロセッサ１２、ＳＣＳＩインター
フェース１８はバス７４に接続されている。バス７０と
バス７４の間には分離用のバスブリッジ７８が接続され
ており、バス７２とバス７４の間には分離用のバスブリ
ッジ８０が接続されている。なお、バス７４のクロック
は、バス７０、７２の２倍となっている。バス７０、７
２にはメモリ８２、８４がそれぞれ接続されており、こ
れらメモリ８２、８４の読出し側にはマルチプレクサ８
６が設けられている。このマルチプレクサ８６は、一方
では、バスインターフェース８８を介してバス７４に接
続されており、他方では、デコーダインターフェース
（図示せず）に接続されている。

【００２１】次に、本形態の作用を図５を参照して説明
する。なお、以下の説明では、エンコーダ６１〜６４の
順で符号化が完了し、エンコーダ６５〜６８の順で符号
化が完了するものと仮定する。符号化が完了したものか
ら順に、エンコーダ６１〜６４あるいは６５〜６８とし
たと考えてもよい。最初、例えばエンコーダ６１〜６４
から順に符号化ビットストリームがバス７０に対して転
送されるとする。図５（Ａ）に示すように、エンコーダ
６１では、時刻Ｔ１〜Ｔ２で符号化ビットストリームが
バス転送され、時刻Ｔ２〜Ｔ５はＤＭＡレイテンシィの
期間となっている。次に、エンコーダ６２では、同図
（Ｂ）に示すように、エンコーダ６１のレイテンシィ期
間である時刻Ｔ２〜Ｔ３で符号化ビットストリームがバ
ス転送され、時刻Ｔ３〜Ｔ６はＤＭＡレイテンシィの期
間となっている。エンコーダ６３、６４についても同様
である。

【００２２】次に、エンコーダ６４のバス転送終了時点
である時刻Ｔ５で、ちょうどエンコーダ６１のＤＭＡレ
イテンシィ期間が終了している。このため、時刻Ｔ５以
降は、前記時刻Ｔ１以降の動作が繰り返し行われ、符号
化ストリームのバス転送は、空き時間なく連続して良好
に行われる。エンコーダ６５〜６８についても同様であ
る。これは、画面分割数がｋ＋１を超える場合には、画
面分割ストリーム転送を行う同一バスブロックに含まれ
るエンコーダ数がｋ＋１以下になるように設定すること
で可能となる。

【００２３】本例では、ｋ≒３であるから、ｋ＋１≒３
＋１≒４となり、４つのエンコーダでブロックを構成す
ることで、図５の結果が得られている。エンコーダブロ
ック６０Ａからバス転送された符号化ストリームは、バ
ス７０を介してメモリ８２に格納される。また、エンコ
ーダブロック６０Ｂからアバス転送された符号化ストリ
ームは、バス７２を介してメモリ８４に格納される。メ
モリ８２、８４に格納された符号化ストリームは、１画
面（１ピクチャ）分転送終了後、マルチプレクサ８６に
よって２倍の速さで画面の正規の順番に読み出され、デ
コーダ側もしくはバス７４側に出力される。上述したよ
うに、バス７４はバス７０、７２の２倍のクロックとな
っているので、ストレージデバイス２２に対する符号化
ビットストリームの格納は良好に行われる。

【００２４】このように、本形態によれば、ＨＤＴＶ信
号などの画面分割ストリーム転送方式において、エンコ
ーダの内部ＤＭＡレイテンシィ時間／バス転送時間≒ｋ
としたとき、画面分割数がｋ＋１を超える場合は、複数
のエンコーダがｋ＋１個のエンコーダによる同一バスブ
ロックに分割構成される。そして、各エンコーダブロッ
クに対して、それぞれストリームメモリが設けられ、１
画像転送終了後に各ストリームメモリから正規順にマル
チプレクス読出・転送が行われる。これにより、各エン
コーダの内部転送レイテンシィを含めた最大限のバス転
送速度で符号化ストリームの転送が可能となり、効率の
よいシステム構成が可能となる。

【００２５】なお、本発明は、何ら上記形態に限定され
るものではない。例えば、前記形態では、ｋ≒３とした
が、これは使用するエンコーダによって変化するもので
ある。また、画面の分割数も８分割に限らず、必要に応
じて適宜設定してよい。バス接続されるデバイスも任意
であり、必要に応じて適宜接続してよい。

【００２６】

【発明の効果】以上説明したように、本発明によれば、
次のような効果がある。 （１）メモリに対してエンコーダ側とデバイス側をそれ
ぞれ異なる階層のバスに接続することとしたので、エン
コーダ側のデータをデバイス側に高レートで効率的に転
送することができる。 （２）エンコーダのバス転送に対する内部転送レイテン
シィに応じて複数のエンコーダをブロック化し、各ブロ
ックをそれぞれ異なる階層のバスに接続することとした
ので、各エンコーダのバス転送能力限界まで符号化スト
リームの転送速度を高めた効率のよいシステム構成が可
能となる。

【図面の簡単な説明】

【図１】本発明の実施形態１の構成を示すブロック図で
ある。

【図２】前記形態１におけるストリームメモリの構成を
示すブロック図である。

【図３】前記形態１の作用を示す図である。

【図４】本発明の実施形態２の構成を示すブロック図で
ある。

【図５】前記形態２の作用を示す図である。

【図６】従来技術の一例を示すブロック図である。

【図７】エンコーダの構成例を示すブロック図である。

【図８】前記従来技術におけるストリームメモリの高齢
を示すブロック図である。

【図９】画面分割の一例を示す図である。

【図１０】前記従来技術の作用を示す図である。

【符号の説明】

１０…システムバス １２…ホストプロセッサ １４ａ〜１４ｎ…エンコーダ １４Ａ…バスインターフェース １４Ｂ…リスクプロセッサ １４Ｃ…メモリ １４Ｄ…モーションエスティメータ １４Ｅ…ビデオインターフェース １６…ストリームメモリ １６Ａ…バスインターフェース １６Ｂ…メモリ １８…インターフェース ２０…ビデオ入力部 ２２…ストレージデバイス ２４…デコーダインターフェース ５０，５６…バス ５２…バスブリッジ ５４…ストリームメモリ ５４Ａ，５４Ｂ…バスインターフェース ５４Ｃ…メモリ ６０Ａ，６０Ｂ…エンコーダブロック ６１〜６８…各エンコーダ ７０，７２，７４…バス ７８，８０…バスブリッジ ８２，８４…メモリ ８６…マルチプレクサ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画面分割型エンコーダによって生成され
   た符号化ストリームをバスを介してバッファメモリに格
   納するとともに、これら格納した符号化ストリームをバ
   スを介してデバイスに転送する符号化データ転送システ
   ムにおいて、 前記エンコーダ及び前記バッファメモリを第１のバスに
   接続するとともに、前記バッファメモリ及び前記デバイ
   スを、前記第１のバスと階層が異なる第２のバスに接続
   し、前記バッファメモリとしてデュアルポートメモリを
   使用したことを特徴とする符号化データ転送システム。
2. 【請求項２】 画面分割型エンコーダによって生成され
   た符号化ストリームをバスを介してバッファメモリに格
   納するとともに、これら格納した符号化ストリームをバ
   スを介して他のデバイスに転送する符号化データ転送シ
   ステムにおいて、 前記エンコーダのバス転送に対する内部転送レイテンシ
   ィ／バス転送時間をｋとしたとき、画面分割数がｋ＋１
   を超える場合は、前記エンコーダを、ｋ＋１個以下のエ
   ンコーダを含む複数のブロックに分割し、各エンコーダ
   ブロックを階層が異なるバスにそれぞれ接続するととも
   に、各エンコーダブロックに対してバッファメモリを設
   けたことを特徴とする符号化データ転送システム。