JP2000188544A - Phase locked loop circuit - Google Patents

Phase locked loop circuit

Info

Publication number
JP2000188544A
JP2000188544A JP10364373A JP36437398A JP2000188544A JP 2000188544 A JP2000188544 A JP 2000188544A JP 10364373 A JP10364373 A JP 10364373A JP 36437398 A JP36437398 A JP 36437398A JP 2000188544 A JP2000188544 A JP 2000188544A
Authority
JP
Japan
Prior art keywords
gain
signal
phase
output
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10364373A
Other languages
Japanese (ja)
Inventor
Tetsuya Nakamura
哲哉 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10364373A priority Critical patent/JP2000188544A/en
Publication of JP2000188544A publication Critical patent/JP2000188544A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a phase locked loop circuit capable of making frequency followup ability compatible with the frequency stability of an output signal in the case of locking. SOLUTION: A phase comparator 1 multiplies an external reference signal vi with an output signal vo of a voltage controlled oscillator 3 and outputs the resultant, and a low pass filter 2 passes only a low frequency component of this output. A comparator 23 controls a changeover switch 13 so that the changeover switch 13 is thrown to the position of selecting an output of an amplifier 11 whose gain is higher than that of an amplifier 12 when an absolute value of an AC component of an output of the low pass filter 2 is higher than a preset reference voltage VL or to the position of selecting an output of the amplifier 12 whose gain is lower than that of the amplifier 11 when the absolute value of the AC component of the output of the low pass filter 2 is lower than the preset reference voltage VL.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、外部クロック信号
や搬送波に同期した信号を生成する位相同期回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase synchronization circuit for generating a signal synchronized with an external clock signal or a carrier wave.

【0002】[0002]

【従来の技術】近年、位相同期回路のLSI化や高性能
化が進んだことに伴い、テレビ、ラジオ、各種デジタル
機器、あるいは衛星放送、FM、AM放送等において、
外部クロックや搬送波に同期した信号を生成する手段と
して、位相同期回路が使用されることが多くなってきて
いる。
2. Description of the Related Art In recent years, as phase-locked loop (LSI) circuits have become more sophisticated and higher performance, televisions, radios, various digital devices, satellite broadcasts, FM broadcasts, AM broadcasts, etc.
As means for generating a signal synchronized with an external clock or a carrier wave, a phase synchronization circuit is often used.

【0003】従来の位相同期回路について、以下、図面
を参照しながら説明する。
[0003] A conventional phase locked loop circuit will be described below with reference to the drawings.

【0004】図3は従来の位相同期回路の構成を示す図
である。図3において、1は位相比較器、2はローパス
フィルタ、3は電圧制御発振器である。
FIG. 3 is a diagram showing a configuration of a conventional phase locked loop circuit. In FIG. 3, 1 is a phase comparator, 2 is a low-pass filter, and 3 is a voltage controlled oscillator.

【0005】位相比較器1には、外部から入力された基
準信号viと、電圧制御発振器3の出力信号voとが入
力される。基準信号viは、この位相同期回路の動作の
基準となるクロックや搬送波等の信号である。位相比較
器1の乗算回路で基準信号viと電圧制御発振器3の出
力信号voは乗算され、2つの入力信号の周波数の和と
差を周波数成分として持つ信号が出力される。このう
ち、周波数の高い成分はローパスフィルタ2で除去さ
れ、周波数の低い成分のみが電圧制御発振器3に入力さ
れる。電圧制御発振器3は入力された信号の電圧に応じ
た周波数の信号voを生成し、この出力voは再び位相
比較器1に入力される。このようなループにより、基準
信号viと電圧制御発振器3の出力信号voの周波数は
同一となる。位相比較器への2つの入力信号vi、vo
の周波数が一致することを、位相同期回路がロックする
という。
The phase comparator 1 receives a reference signal vi input from the outside and an output signal vo of the voltage controlled oscillator 3. The reference signal vi is a signal such as a clock or a carrier which serves as a reference for the operation of the phase locked loop. The multiplying circuit of the phase comparator 1 multiplies the reference signal vi and the output signal vo of the voltage controlled oscillator 3 to output a signal having the sum and difference of the frequencies of the two input signals as frequency components. Among them, the high frequency component is removed by the low-pass filter 2, and only the low frequency component is input to the voltage controlled oscillator 3. The voltage controlled oscillator 3 generates a signal vo having a frequency corresponding to the voltage of the input signal, and the output vo is input to the phase comparator 1 again. With such a loop, the frequency of the reference signal vi and the frequency of the output signal vo of the voltage controlled oscillator 3 become the same. Two input signals vi and vo to the phase comparator
The fact that the frequencies coincide with each other is said to be locked by the phase locked loop.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記の
従来の位相同期回路には、次のような問題がある。
However, the conventional phase locked loop circuit has the following problems.

【0007】ローパスフィルタ2の時定数を大きくする
と、基準信号viの周波数がほぼ一定であり位相同期回
路がロックしている定常状態の時は、電圧制御発振器3
の出力信号voの周波数が安定し、基準信号viのジッ
ターの影響も受けにくいが、この基準信号viに大きな
周波数変動が生じる過渡状態の時は、ロックがはずれや
すく、一旦はずれると再ロックに時間がかかる。また、
反対にローパスフィルタ2の時定数を小さくすると、回
路の追従性がよくなるので、過渡状態の時でも回路はす
ばやく追従してロックできるが、定常状態の時にジッタ
ー成分にも追従してしまい、出力信号voの周波数を不
安定にするという問題がある。
When the time constant of the low-pass filter 2 is increased, the frequency of the reference signal vi is substantially constant, and in a steady state where the phase locked loop is locked, the voltage control oscillator 3
The output signal vo is stable in frequency and is not easily affected by the jitter of the reference signal vi. However, in a transient state in which a large frequency fluctuation occurs in the reference signal vi, the lock is easily released. It takes. Also,
Conversely, if the time constant of the low-pass filter 2 is reduced, the circuit follows better, so that the circuit can quickly follow and lock even in the transient state, but also follows the jitter component in the steady state, and the output signal There is a problem that the frequency of vo becomes unstable.

【0008】このため、ローパスフィルタ2の設計にあ
たっては、定常状態における回路の安定性と過渡状態に
おける回路の周波数追従性とは両立できず、いずれかを
優先して時定数を設定する必要がある。
For this reason, when designing the low-pass filter 2, the stability of the circuit in the steady state and the frequency following ability of the circuit in the transient state cannot be compatible, and it is necessary to set the time constant with priority on either one. .

【0009】本発明は、ローパスフィルタ2の時定数を
一定値に固定しながら、定常状態における回路の安定
性、すなわち、ロック時における出力信号voの周波数
安定性の高さと、過渡状態における回路の周波数追従性
の高さとを両立した位相同期回路を提供することを課題
とする。
According to the present invention, while the time constant of the low-pass filter 2 is fixed at a constant value, the stability of the circuit in the steady state, that is, the high frequency stability of the output signal vo during locking, and the circuit stability in the transient state An object of the present invention is to provide a phase-locked loop circuit having both high frequency tracking performance.

【0010】[0010]

【課題を解決するための手段】前記課題を解決するた
め、請求項1の発明の解決手段は、位相同期回路とし
て、入力信号の電圧に応じた周波数の信号を生成する電
圧制御発振器と、外部から入力された基準信号と前記電
圧制御発振器の出力信号との位相差を検出する位相比較
器と、前記位相比較器の出力信号を入力とするローパス
フィルタと、前記ローパスフィルタの出力信号を増幅
し、前記電圧制御発振器に入力信号として供給する、利
得調整が可能な増幅部と、前記ローパスフィルタの出力
信号に応じて前記増幅部の利得を変化させる利得調整部
とを備えるものとする。
According to a first aspect of the present invention, there is provided a voltage-controlled oscillator for generating a signal having a frequency corresponding to a voltage of an input signal as a phase locked loop circuit. A phase comparator that detects a phase difference between a reference signal input from the VCO and an output signal of the voltage-controlled oscillator, a low-pass filter that receives the output signal of the phase comparator as an input, and amplifies an output signal of the low-pass filter. A gain-adjustable amplifier that supplies the voltage-controlled oscillator as an input signal, and a gain adjuster that changes the gain of the amplifier in accordance with the output signal of the low-pass filter.

【0011】ここで、請求項2の発明では、請求項1記
載の位相同期回路において、前記利得調整部は、前記ロ
ーパスフィルタの出力信号の交流成分の振幅が、所定の
基準電圧よりも大きい場合は前記増幅部の利得を大きく
設定し、小さい場合は前記増幅部の利得を小さく設定す
ることとしたものである。
According to a second aspect of the present invention, in the phase locked loop circuit according to the first aspect, the gain adjustment section is provided when the amplitude of the AC component of the output signal of the low-pass filter is larger than a predetermined reference voltage. Indicates that the gain of the amplifying unit is set to be large, and when the gain is small, the gain of the amplifying unit is set to be small.

【0012】請求項1又は2の発明によると、基準信号
の周波数が大きく変化し、ローパスフィルタの出力信号
の交流成分の振幅が所定の基準電圧よりも大きくなるよ
うな場合は、増幅部の利得が大きくなるので、位相同期
回路を基準信号の周波数変動によりよく追従させること
ができる。
According to the first or second aspect of the present invention, when the frequency of the reference signal greatly changes and the amplitude of the AC component of the output signal of the low-pass filter becomes larger than a predetermined reference voltage, the gain of the amplifying unit is increased. Becomes larger, so that the phase locked loop can follow the frequency fluctuation of the reference signal better.

【0013】さらに、請求項3の発明では、請求項2記
載の位相同期回路において、前記増幅部は、入力を共通
とする異なる利得を有する複数の増幅器と、前記利得調
整部の指示に応じて前記複数の増幅器の出力から1つを
選択する信号選択器とを備えることとしたものである。
According to a third aspect of the present invention, in the phase locked loop circuit according to the second aspect, the amplifying section has a plurality of amplifiers having different gains having a common input and an instruction from the gain adjusting section. A signal selector for selecting one from the outputs of the plurality of amplifiers.

【0014】請求項3の発明によると、異なる利得を有
する複数の増幅器を用いて増幅部を構成することによ
り、利得調整が広い範囲で可能な増幅部を実現すること
ができる。
According to the third aspect of the invention, by configuring the amplifying unit using a plurality of amplifiers having different gains, it is possible to realize an amplifying unit capable of adjusting the gain in a wide range.

【0015】また、請求項4の発明では、請求項2記載
の位相同期回路において、前記増幅部は、利得調整可能
な増幅器を有し、前記増幅器はその回路素子の一部が前
記利得調整部により選択されることで利得が変化するこ
ととしたものである。
According to a fourth aspect of the present invention, in the phase locked loop circuit according to the second aspect, the amplifying section has an amplifier whose gain can be adjusted, and a part of a circuit element of the amplifier is the gain adjusting section. , The gain changes.

【0016】請求項4の発明によると、1つの増幅器に
複数の増幅率を設定できるため、利得調整可能な増幅部
を有する位相同期回路の構成を簡単にすることができ
る。
According to the fourth aspect of the present invention, since a plurality of amplification factors can be set for one amplifier, the configuration of a phase locked loop having an amplifying unit that can adjust the gain can be simplified.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図1は本発明の一実
施形態による位相同期回路の構成を示す図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a configuration of a phase locked loop circuit according to one embodiment of the present invention.

【0018】図1において、位相比較器1には、外部か
ら入力されたクロック、搬送波等の基準信号viと電圧
制御発振器3の出力信号voとが入力される。これらの
信号は、位相比較器1で乗算され、2つの信号の周波数
の和と差を周波数成分として持つ信号が出力される。
In FIG. 1, a phase comparator 1 receives a reference signal vi such as a clock and a carrier wave input from the outside and an output signal vo of a voltage controlled oscillator 3. These signals are multiplied by the phase comparator 1, and a signal having the sum and difference of the frequencies of the two signals as frequency components is output.

【0019】ローパスフィルタ2には位相比較器1の出
力信号が入力される。ローパスフィルタ2では、前記の
2つの信号vi、voの周波数の差の成分を持つ信号の
みを通過させ、出力する。このローパスフィルタ2の時
定数は固定とし、あらかじめ大きな値に設定されてい
る。
The output signal of the phase comparator 1 is input to the low-pass filter 2. The low-pass filter 2 passes and outputs only a signal having a component of a frequency difference between the two signals vi and vo. The time constant of the low-pass filter 2 is fixed and is set to a large value in advance.

【0020】増幅器11、12と切り換えスイッチ13
とは利得調整可能な増幅部10を構成している。また、
コンデンサ21、整流器22、コンパレータ23は利得
調整部20を構成している。ローパスフィルタ2の出力
は増幅器11、12及びコンデンサ21へ入力される。
増幅器11、12ではこの信号を増幅し、それぞれ切り
替えスイッチ13へ出力する。また、増幅器11の利得
の方が増幅器12の利得よりも大きいものとする。
Amplifiers 11 and 12 and changeover switch 13
Constitute the amplifying unit 10 which can adjust the gain. Also,
The capacitor 21, the rectifier 22, and the comparator 23 constitute a gain adjustment unit 20. The output of the low-pass filter 2 is input to the amplifiers 11 and 12 and the capacitor 21.
The amplifiers 11 and 12 amplify this signal and output it to the switch 13. It is assumed that the gain of the amplifier 11 is larger than the gain of the amplifier 12.

【0021】コンデンサ21では、ローパスフィルタ2
の出力のうち、交流成分のみを通過させる。したがって
コンデンサ21より出力される信号は、0Vを中心に変
動する波形となる。そして整流器22ではこの信号を全
波整流し、コンパレータ23へ出力する。コンパレータ
23では一定の基準電圧VLがあらかじめ設定されてお
り、この基準電圧VLと、整流器22の出力信号電圧と
を比較する。ここで、整流器22の出力信号電圧の方が
基準電圧VLよりも大きければ利得の大きい増幅器11
の出力を、出力信号電圧の方が小さければ利得の小さい
増幅器12の出力を選択するように、信号選択器として
の切り替えスイッチ13を制御する。選択された信号
は、発振周波数制御電圧として電圧制御発振器3に入力
され、電圧制御発振器3はその電圧に応じた周波数の信
号voを発生させ、位相比較器1の入力とする。
In the capacitor 21, the low-pass filter 2
Of the output, only the AC component is passed. Therefore, the signal output from the capacitor 21 has a waveform that fluctuates around 0V. The rectifier 22 performs full-wave rectification on this signal and outputs the signal to the comparator 23. The comparator 23 has a predetermined reference voltage VL set in advance, and compares the reference voltage VL with the output signal voltage of the rectifier 22. Here, if the output signal voltage of the rectifier 22 is higher than the reference voltage VL, the amplifier 11 having a large gain
The switch 13 as a signal selector is controlled so that the output of the amplifier 12 is selected to be smaller when the output signal voltage is smaller. The selected signal is input to the voltage controlled oscillator 3 as an oscillation frequency control voltage, and the voltage controlled oscillator 3 generates a signal vo having a frequency corresponding to the voltage and uses the signal vo as an input to the phase comparator 1.

【0022】以上のように構成された位相同期回路につ
いて、以下にその動作を説明する。
The operation of the phase locked loop configured as described above will be described below.

【0023】まず、位相同期回路が最初にロックするま
での間や、ロック中であって、入力される基準信号vi
に大きな周波数変動があるとき、つまり、位相同期回路
の動作が過渡状態にあるときについて考える。
First, until the phase locked loop is locked for the first time, or during locking, the input reference signal vi is input.
At a time when there is a large frequency fluctuation, that is, when the operation of the phase locked loop is in a transient state.

【0024】このようなとき、ローパスフィルタ2の出
力信号は一定値ではなく、基準信号viと電圧制御発振
器3の出力信号voとが同じ周波数となるように、新た
な値を目指して変化する。この際、ローパスフィルタ2
の出力信号は、振動を繰り返しながら一定値に収束して
いく。
In such a case, the output signal of the low-pass filter 2 is not a constant value, but changes toward a new value so that the reference signal vi and the output signal vo of the voltage controlled oscillator 3 have the same frequency. At this time, the low-pass filter 2
Is converged to a constant value while repeating the oscillation.

【0025】図2(a)は、このときのローパスフィル
タ2の出力信号の波形を示している。また、図2(b)
は、コンデンサ21を通過したこの出力信号の交流成分
の波形、図2(c)は、さらにこの交流成分を整流器2
2で全波整流して絶対値をとるように変換した信号の波
形を示している。
FIG. 2A shows the waveform of the output signal of the low-pass filter 2 at this time. FIG. 2 (b)
Is the waveform of the AC component of this output signal that has passed through the capacitor 21, and FIG.
2 shows a waveform of a signal converted to take an absolute value by full-wave rectification.

【0026】コンパレータ23には、図2(c)に示さ
れているような基準電圧VLがあらかじめ設定されてい
る。コンパレータ23は、整流器22の出力電圧がこの
基準電圧VLを越えるときのみ、利得が大きい方の増幅
器11の出力を選択するように、切り替えスイッチ13
を制御する。このため、図2(d)に示されているよう
な大きく増幅された信号が発振周波数制御電圧として電
圧制御発振器3に入力される。
In the comparator 23, a reference voltage VL as shown in FIG. Only when the output voltage of the rectifier 22 exceeds the reference voltage VL, the comparator 23 selects the output of the amplifier 11 having the larger gain.
Control. For this reason, a greatly amplified signal as shown in FIG. 2D is input to the voltage controlled oscillator 3 as an oscillation frequency control voltage.

【0027】したがって、増幅率が大きい増幅器の出力
を選択することにより、位相同期回路のループゲインが
高くなるため、ローパスフィルタ2の時定数を大きく設
定しているにもかかわらず、外部からの基準信号viの
周波数が変動してもすばやく追従してロックすることが
可能となる。
Therefore, by selecting the output of the amplifier having a large amplification factor, the loop gain of the phase locked loop becomes high. Therefore, even though the time constant of the low-pass filter 2 is set to be large, an external reference Even if the frequency of the signal vi fluctuates, it is possible to quickly follow and lock.

【0028】次に、入力された基準信号viに大きな周
波数変動がなく、位相同期回路がロック状態を維持して
いる定常状態のときについて考える。
Next, consider a case where the input reference signal vi does not have a large frequency variation and is in a steady state in which the phase locked loop maintains a locked state.

【0029】このとき、位相検出器1が出力し、ローパ
スフィルタ2を通過した信号の電圧はほぼ一定値であ
り、大きな変動はない。したがって、この信号がコンデ
ンサ21を通過し、整流器22によって全波整流されて
得られた波形は小さく、コンパレータ23で設定された
基準電圧VLを越えない。このようなとき、コンパレー
タ23は利得が小さい方の増幅器12の出力を選択する
ように、切り替えスイッチ13を制御する。このため、
図2(e)に示されているように増幅の程度が小さい信
号が発振周波数制御電圧として電圧制御発振器3に入力
される。
At this time, the voltage of the signal output from the phase detector 1 and passed through the low-pass filter 2 is almost constant, and there is no large fluctuation. Therefore, this signal passes through the capacitor 21, and the waveform obtained by full-wave rectification by the rectifier 22 is small and does not exceed the reference voltage VL set by the comparator 23. In such a case, the comparator 23 controls the changeover switch 13 so as to select the output of the amplifier 12 having the smaller gain. For this reason,
As shown in FIG. 2E, a signal having a small degree of amplification is input to the voltage controlled oscillator 3 as an oscillation frequency control voltage.

【0030】したがって、増幅率が小さい増幅器の出力
を選択することにより、位相同期回路のループゲインが
低くなり、安定したロック状態を維持することができ
る。
Therefore, by selecting the output of the amplifier having a small amplification factor, the loop gain of the phase locked loop becomes low, and a stable locked state can be maintained.

【0031】また、ローパスフィルタ2の時定数を大き
く設定しているため、過渡状態、定常状態のいずれの場
合においてもジッターの影響を受けにくく、出力信号v
oの周波数安定性は高くなる。
Further, since the time constant of the low-pass filter 2 is set to be large, it is hardly affected by the jitter in both the transient state and the steady state, and the output signal v
The frequency stability of o increases.

【0032】なお、本実施形態においては、利得調整可
能な増幅部10が利得の異なる2個の増幅器11、12
を有する場合について説明したが、利得の異なる増幅器
を3個以上使用してもよい。この場合、コンパレータに
おける基準電圧の設定値の数、切り替えスイッチの選択
可能な入力信号数等を、増幅器の数に対応したものとす
ることが必要である。また、この場合、多数の増幅器を
使用することにより、増幅部の利得範囲を広げることが
できるため、ロック時の位相同期回路の安定性や、基準
信号viに対する位相同期回路の周波数追従性の向上を
図ったり、位相同期回路としての動作周波数範囲を広く
することが容易になる。
In this embodiment, the amplifying unit 10 capable of adjusting the gain includes two amplifiers 11 and 12 having different gains.
However, three or more amplifiers having different gains may be used. In this case, the number of reference voltage setting values in the comparator, the number of selectable input signals of the changeover switch, and the like need to correspond to the number of amplifiers. Further, in this case, since the gain range of the amplifying unit can be expanded by using a large number of amplifiers, the stability of the phase locked loop at the time of locking and the frequency tracking performance of the phase locked loop with respect to the reference signal vi are improved. And it is easy to widen the operating frequency range of the phase locked loop.

【0033】また、複数の増幅器を、利得調整可能な増
幅器1個で置き換えてもよい。この場合、増幅器は少数
でよいので回路構成が簡単になる。この構成は、例え
ば、抵抗のような回路素子を切り替えることで利得調整
を行える増幅器を採用し、利得調整部がその切り替えを
行うようにすることにより可能となる。
Further, a plurality of amplifiers may be replaced with a single amplifier whose gain can be adjusted. In this case, since the number of amplifiers is small, the circuit configuration is simplified. This configuration can be realized by, for example, adopting an amplifier that can perform gain adjustment by switching a circuit element such as a resistor, and allowing the gain adjustment unit to perform the switching.

【0034】[0034]

【発明の効果】以上のように、本発明によれば、ローパ
スフィルタの出力信号に応じて増幅部の利得を調整する
ことにより、基準信号に大きな周波数変動があってもす
ばやく追従してロックすることができ、基準信号に大き
な周波数変動がないときは安定したロック状態を保つこ
とができるとともに、いずれの場合においてもジッター
の影響が少なく、電圧制御発振器の出力信号の周波数安
定性を高く保つことができる位相同期回路を実現でき
る。
As described above, according to the present invention, the gain of the amplifying unit is adjusted in accordance with the output signal of the low-pass filter, so that the reference signal is quickly followed and locked even if there is a large frequency fluctuation. It is possible to maintain a stable lock state when there is no large frequency fluctuation in the reference signal, and in any case, to reduce the influence of jitter and to keep the frequency stability of the output signal of the voltage controlled oscillator high. A phase-locked loop circuit that can be implemented can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る位相同期回路の構成を
示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a phase locked loop circuit according to an embodiment of the present invention.

【図2】(a)〜(c)は、利得調整部内における信号
波形の一例を示すグラフ、(d)、(e)は増幅器の出
力の信号波形の一例を示すグラフである。
FIGS. 2A to 2C are graphs illustrating an example of a signal waveform in a gain adjustment unit, and FIGS. 2D and 2E are graphs illustrating an example of a signal waveform of an output of an amplifier.

【図3】従来の位相同期回路の構成を示すブロック図で
ある。
FIG. 3 is a block diagram illustrating a configuration of a conventional phase locked loop circuit.

【符号の説明】[Explanation of symbols]

1 位相比較器 2 ローパスフィルタ(LPF) 3 電圧制御発振器(VCO) 10 増幅部 11、12 増幅器 13 切り換えスイッチ(信号選択器) 20 利得調整部 21 コンデンサ 22 整流器 23 コンパレータ vi 基準信号 vo 電圧制御発振器の出力信号 VL 基準電圧 REFERENCE SIGNS LIST 1 phase comparator 2 low-pass filter (LPF) 3 voltage-controlled oscillator (VCO) 10 amplifying unit 11, 12 amplifier 13 changeover switch (signal selector) 20 gain adjusting unit 21 capacitor 22 rectifier 23 comparator vi reference signal vo voltage-controlled oscillator Output signal VL Reference voltage

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力信号の電圧に応じた周波数の信号を
生成する電圧制御発振器と、 外部から入力された基準信号と前記電圧制御発振器の出
力信号との位相差を検出する位相比較器と、 前記位相比較器の出力信号を入力とするローパスフィル
タと、 前記ローパスフィルタの出力信号を増幅し、前記電圧制
御発振器に入力信号として供給する、利得調整が可能な
増幅部と、 前記ローパスフィルタの出力信号に応じて前記増幅部の
利得を変化させる利得調整部とを備えた位相同期回路。
A voltage-controlled oscillator that generates a signal having a frequency corresponding to a voltage of an input signal; a phase comparator that detects a phase difference between a reference signal input from outside and an output signal of the voltage-controlled oscillator; A low-pass filter that receives the output signal of the phase comparator as an input; a gain-adjustable amplifier that amplifies the output signal of the low-pass filter and supplies the input signal to the voltage-controlled oscillator; and an output of the low-pass filter. A phase adjustment circuit comprising: a gain adjustment unit that changes a gain of the amplification unit according to a signal.
【請求項2】 請求項1記載の位相同期回路において、 前記利得調整部は、前記ローパスフィルタの出力信号の
交流成分の振幅が、所定の基準電圧よりも大きい場合は
前記増幅部の利得を大きく設定し、小さい場合は前記増
幅部の利得を小さく設定することを特徴とする位相同期
回路。
2. The phase-locked loop according to claim 1, wherein the gain adjustment section increases the gain of the amplification section when the amplitude of the AC component of the output signal of the low-pass filter is larger than a predetermined reference voltage. A phase-locked loop, wherein the gain is set to a small value when the gain is small.
【請求項3】 請求項2記載の位相同期回路において、 前記増幅部は、 入力を共通とする異なる利得を有する複数の増幅器と、 前記利得調整部の指示に応じて前記複数の増幅器の出力
から1つを選択する信号選択器とを備えたことを特徴と
する位相同期回路。
3. The phase-locked loop according to claim 2, wherein the amplifying unit comprises: a plurality of amplifiers having a common input and different gains; and an output of the plurality of amplifiers according to an instruction of the gain adjusting unit. And a signal selector for selecting one.
【請求項4】 請求項2記載の位相同期回路において、 前記増幅部は、利得調整可能な増幅器を有し、 前記増幅器はその回路素子の一部が前記利得調整部によ
り選択されることで利得が変化することを特徴とする位
相同期回路。
4. The phase-locked loop according to claim 2, wherein the amplifying section has an amplifier whose gain can be adjusted, and the amplifier has a gain by selecting a part of the circuit element by the gain adjusting section. The phase-locked loop is characterized in that:
JP10364373A 1998-12-22 1998-12-22 Phase locked loop circuit Pending JP2000188544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10364373A JP2000188544A (en) 1998-12-22 1998-12-22 Phase locked loop circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10364373A JP2000188544A (en) 1998-12-22 1998-12-22 Phase locked loop circuit

Publications (1)

Publication Number Publication Date
JP2000188544A true JP2000188544A (en) 2000-07-04

Family

ID=18481655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364373A Pending JP2000188544A (en) 1998-12-22 1998-12-22 Phase locked loop circuit

Country Status (1)

Country Link
JP (1) JP2000188544A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7326635B1 (en) 2022-06-17 2023-08-15 東芝三菱電機産業システム株式会社 PHASE SYNCHRONIZATION CONTROL CIRCUIT AND POWER CONVERSION DEVICE USING THE SAME

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7326635B1 (en) 2022-06-17 2023-08-15 東芝三菱電機産業システム株式会社 PHASE SYNCHRONIZATION CONTROL CIRCUIT AND POWER CONVERSION DEVICE USING THE SAME
WO2023243091A1 (en) * 2022-06-17 2023-12-21 東芝三菱電機産業システム株式会社 Phase synchronization control circuit and electric power conversion device using same

Similar Documents

Publication Publication Date Title
KR101012510B1 (en) Phase-locked loop with automatic frequency tuning
EP0583804B1 (en) A phase locked loop circuit
WO2004004126A1 (en) Phase-locked loop with automatic frequency tuning
JPH05243986A (en) Method and device for reducing noise for phase locked loop
JPS62231548A (en) Frequency modulated signal receiver
JP2011041298A (en) Phase locked loop system having locking and tracking mode of operation
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
JP2007158891A (en) Frequency synthesizer, wireless communication apparatus and control method
EP0557867A2 (en) Double phase locked loop circuit
US8125255B2 (en) PLL circuit
JPH0340333A (en) Station selecting device of tuner
JP2000188544A (en) Phase locked loop circuit
US6914491B2 (en) Controlling an oscillator or a phase-delay device in a phase-control circuit
EP0361746B1 (en) Automatic phase controlling circuit
US7116178B2 (en) Voltage-controlled oscillator with gain proportional to operating frequency
JPH1079666A (en) Phase locked loop oscillation circuit
JP2000148281A (en) Clock selecting circuit
JP2001230670A (en) Pll oscillation circuit
KR100362879B1 (en) A phase locked-loop control circuit for fast phase struck
JPH0156580B2 (en)
JP2944019B2 (en) AFT circuit and electronic tuning tuner using the same
JP2721927B2 (en) PLL circuit
JPS5846586Y2 (en) Circuit with phase locked loop
JP4417533B2 (en) Intermediate frequency circuit for TV receiver
JP2001223580A (en) Phase locked loop