JP2000187507A - プログラマブル論理制御装置システムとモジュ―ル番号割り当て方法 - Google Patents
プログラマブル論理制御装置システムとモジュ―ル番号割り当て方法Info
- Publication number
- JP2000187507A JP2000187507A JP11318649A JP31864999A JP2000187507A JP 2000187507 A JP2000187507 A JP 2000187507A JP 11318649 A JP11318649 A JP 11318649A JP 31864999 A JP31864999 A JP 31864999A JP 2000187507 A JP2000187507 A JP 2000187507A
- Authority
- JP
- Japan
- Prior art keywords
- module
- modules
- address
- signal
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 プログラマブル制御装置システムのＩ／Ｏモ
ジュールに、オペレータが扱い易いモジュール識別シス
テムに従ってモジュール番号を自動的に割り当てるため
の方法およびシステムを提供する。 【解決手段】 入力（Ｉ／Ｏ）モジュール番号割り当て
ルーチンを持つプログラマブル制御装置システムが提供
される。システムには、マスタ制御装置と、マスタ制御
装置に接続される複数のＩ／Ｏモジュールとが含まれ
る。Ｉ／Ｏモジュールは少なくとも２個のバンクを形成
する。マスタ制御装置に対する各Ｉ／Ｏモジュールの連
続位置と、各バンクにおいて所定方向に連続して番号付
けされた各バンクのＩ／Ｏモジュールとに基づいて、複
数のＩ／Ｏモジュールの各々に個別のモジュール番号が
割り当てられる。
ジュールに、オペレータが扱い易いモジュール識別シス
テムに従ってモジュール番号を自動的に割り当てるため
の方法およびシステムを提供する。 【解決手段】 入力（Ｉ／Ｏ）モジュール番号割り当て
ルーチンを持つプログラマブル制御装置システムが提供
される。システムには、マスタ制御装置と、マスタ制御
装置に接続される複数のＩ／Ｏモジュールとが含まれ
る。Ｉ／Ｏモジュールは少なくとも２個のバンクを形成
する。マスタ制御装置に対する各Ｉ／Ｏモジュールの連
続位置と、各バンクにおいて所定方向に連続して番号付
けされた各バンクのＩ／Ｏモジュールとに基づいて、複
数のＩ／Ｏモジュールの各々に個別のモジュール番号が
割り当てられる。
Description
【０００１】
【発明の属する技術分野】本発明は一般的に、工業用オ
ートメーションで使用されるプログラマブル制御装置シ
ステムに関するものである。さらに詳しくは、本発明
は、背面配線部を介して接続された各入出力（Ｉ／Ｏ）
モジュールにモジュール番号を割り当てる装置と方法に
関する。
ートメーションで使用されるプログラマブル制御装置シ
ステムに関するものである。さらに詳しくは、本発明
は、背面配線部を介して接続された各入出力（Ｉ／Ｏ）
モジュールにモジュール番号を割り当てる装置と方法に
関する。
【０００２】
【従来の技術】プログラマブル制御装置は、格納された
プログラムに従って、組立ラインや工作機械のようなフ
ァクトリーオートメーション装置の作動を制御する工業
用汎用コンピュータに属する。格納されたプログラム
は、プログラマブル制御装置を作動させる一連の命令を
含んでいる。
プログラムに従って、組立ラインや工作機械のようなフ
ァクトリーオートメーション装置の作動を制御する工業
用汎用コンピュータに属する。格納されたプログラム
は、プログラマブル制御装置を作動させる一連の命令を
含んでいる。
【０００３】従来より、プログラマブル制御装置とし
て、機能的モジュールを有するラックを備えたものが知
られている。ラックの背面配線部には、機能的モジュー
ルを電気的に接続するための信号バスやコネクタが設け
られている。機能的モジュールとしては、メモリに記憶
された制御プログラムを順次実行するプロセッサを備え
る制御モジュールがある。さらに、機能的モジュールに
は、様々な入力・出力装置をプロセッサに接続するため
のＩ／Ｏモジュールが含まれる。Ｉ／Ｏモジュールはラ
ックに配置もしくは挿入される。
て、機能的モジュールを有するラックを備えたものが知
られている。ラックの背面配線部には、機能的モジュー
ルを電気的に接続するための信号バスやコネクタが設け
られている。機能的モジュールとしては、メモリに記憶
された制御プログラムを順次実行するプロセッサを備え
る制御モジュールがある。さらに、機能的モジュールに
は、様々な入力・出力装置をプロセッサに接続するため
のＩ／Ｏモジュールが含まれる。Ｉ／Ｏモジュールはラ
ックに配置もしくは挿入される。
【０００４】
【発明が解決しようとする課題】このようなプログラマ
ブル制御装置システムでは、一般的に、ラックにおける
Ｉ／Ｏモジュールの位置によって、各接続装置を参照す
るためのアドレスが決定される。また、他の公知のプロ
グラマブル制御装置システムには、ユーザが内部スイッ
チをセットすることにより、各モジュールにアドレスを
選択あるいは設定できるものがある。
ブル制御装置システムでは、一般的に、ラックにおける
Ｉ／Ｏモジュールの位置によって、各接続装置を参照す
るためのアドレスが決定される。また、他の公知のプロ
グラマブル制御装置システムには、ユーザが内部スイッ
チをセットすることにより、各モジュールにアドレスを
選択あるいは設定できるものがある。
【０００５】従って、Ｉ／Ｏモジュールが、ユーザが選
択したスイッチによって予めセットされていない場合、
あるいはラックの配置によって指示されていない場合
に、Ｉ／Ｏモジュール互換とオペレータ識別を容易に
し、ラックのないプログラマブル制御装置システムに適
合するようにモジュール番号選択方法を改良することが
望まれる。後述のように、本発明によるプログラマブル
論理制御装置システムおよび番号割り当て方法は、これ
らの課題を解決するとともに、先行技術に比べて優れた
新規の特徴を幾つか採用している。
択したスイッチによって予めセットされていない場合、
あるいはラックの配置によって指示されていない場合
に、Ｉ／Ｏモジュール互換とオペレータ識別を容易に
し、ラックのないプログラマブル制御装置システムに適
合するようにモジュール番号選択方法を改良することが
望まれる。後述のように、本発明によるプログラマブル
論理制御装置システムおよび番号割り当て方法は、これ
らの課題を解決するとともに、先行技術に比べて優れた
新規の特徴を幾つか採用している。
【０００６】そこで、本発明は、改良型プログラマブル
制御装置システムを提供することを目的とする。
制御装置システムを提供することを目的とする。
【０００７】また、本発明は、プログラマブル制御装置
システムのＩ／Ｏモジュールにモジュール番号を割り当
てるための方法およびシステムを提供することを他の目
的とする。
システムのＩ／Ｏモジュールにモジュール番号を割り当
てるための方法およびシステムを提供することを他の目
的とする。
【０００８】さらに、本発明は、各Ｉ／Ｏモジュールの
モジュール番号が、オペレータが扱い易いモジュール識
別システムに従って自動的に割り当てられたモジュール
番号であり、Ｉ／Ｏモジュールのバンクをユーザが所望
方向に配置することのできる方法およびシステムを提供
することを他の目的とする。
モジュール番号が、オペレータが扱い易いモジュール識
別システムに従って自動的に割り当てられたモジュール
番号であり、Ｉ／Ｏモジュールのバンクをユーザが所望
方向に配置することのできる方法およびシステムを提供
することを他の目的とする。
【０００９】
【課題を解決するための手段】本発明の目的を達成する
ために、以下のＩ／Ｏモジュール番号割り当てルーチン
を備えたプログラマブル制御装置システムが提供され
る。この装置には、制御モジュールのメモリに記憶され
た制御プログラムを実行するプロセッサを有する制御モ
ジュール、すなわちマスタ制御装置が備えられている。
複数のＩ／Ｏモジュールは、マスタ制御装置との通信の
ため背面配線部を介してマスタ制御装置に接続される。
Ｉ／Ｏモジュールは、少なくとも２個のバンク（接点端
子群）を形成する。マスタ制御装置に対する各Ｉ／Ｏモ
ジュールの連続的な位置と、各バンクを通る所定方向に
連続的に番号付けされた各バンクのＩ／Ｏモジュールと
に基づいて、複数のＩ／Ｏモジュールのそれぞれに、個
別のモジュール番号（アドレス）が割り当てられる。
ために、以下のＩ／Ｏモジュール番号割り当てルーチン
を備えたプログラマブル制御装置システムが提供され
る。この装置には、制御モジュールのメモリに記憶され
た制御プログラムを実行するプロセッサを有する制御モ
ジュール、すなわちマスタ制御装置が備えられている。
複数のＩ／Ｏモジュールは、マスタ制御装置との通信の
ため背面配線部を介してマスタ制御装置に接続される。
Ｉ／Ｏモジュールは、少なくとも２個のバンク（接点端
子群）を形成する。マスタ制御装置に対する各Ｉ／Ｏモ
ジュールの連続的な位置と、各バンクを通る所定方向に
連続的に番号付けされた各バンクのＩ／Ｏモジュールと
に基づいて、複数のＩ／Ｏモジュールのそれぞれに、個
別のモジュール番号（アドレス）が割り当てられる。
【００１０】本発明の他の特徴によれば、マスタ制御装
置を備えたプログラマブル制御装置システムのＩ／Ｏモ
ジュールにアドレス番号を割り当てる方法が提供され
る。この方法には以下の工程が含まれる。すなわち、複
数のＩ／Ｏモジュールをマスタ制御装置との通信のため
マスタ制御装置に直列接続する工程と、Ｉ／Ｏモジュー
ルの左右入力信号の状態を判定することにより、各Ｉ／
Ｏモジュールに連続的な順序でアドレスを割り当てる工
程と、Ｉ／Ｏモジュールのモジュールアドレスをセット
し、左右入力信号に基づいてＩ／Ｏモジュールのモジュ
ール方向ビットをセットする工程と、マスタ制御装置よ
り下流側の各連続Ｉ／Ｏモジュールについて判定とセッ
トとを繰り返すことにより、各Ｉ／Ｏモジュールに連続
的順序でアドレスを割り当てる工程と、最初のアドレス
に基づいて各Ｉ／Ｏモジュールにモジュールアドレスを
割り当てる工程とである。
置を備えたプログラマブル制御装置システムのＩ／Ｏモ
ジュールにアドレス番号を割り当てる方法が提供され
る。この方法には以下の工程が含まれる。すなわち、複
数のＩ／Ｏモジュールをマスタ制御装置との通信のため
マスタ制御装置に直列接続する工程と、Ｉ／Ｏモジュー
ルの左右入力信号の状態を判定することにより、各Ｉ／
Ｏモジュールに連続的な順序でアドレスを割り当てる工
程と、Ｉ／Ｏモジュールのモジュールアドレスをセット
し、左右入力信号に基づいてＩ／Ｏモジュールのモジュ
ール方向ビットをセットする工程と、マスタ制御装置よ
り下流側の各連続Ｉ／Ｏモジュールについて判定とセッ
トとを繰り返すことにより、各Ｉ／Ｏモジュールに連続
的順序でアドレスを割り当てる工程と、最初のアドレス
に基づいて各Ｉ／Ｏモジュールにモジュールアドレスを
割り当てる工程とである。
【００１１】隣接するＩ／Ｏモジュールで形成されるバ
ンクは、モジュール方向ビットに基づきＩ／Ｏモジュー
ルの方向を決定し、所定方向の反対方向に連続的順序を
持つバンク内のＩ／Ｏモジュールで、モジュールアドレ
ス順序の逆転することを繰り返すことで、所定方向に連
続的順序で各バンクごとに割り当てられたモジュールア
ドレスを有している。
ンクは、モジュール方向ビットに基づきＩ／Ｏモジュー
ルの方向を決定し、所定方向の反対方向に連続的順序を
持つバンク内のＩ／Ｏモジュールで、モジュールアドレ
ス順序の逆転することを繰り返すことで、所定方向に連
続的順序で各バンクごとに割り当てられたモジュールア
ドレスを有している。
【００１２】
【発明の実施の形態】図１に、プログラマブル制御装置
システム１０を示す。このシステム１０は、従来型の中
央処理装置（ＣＰＵ）１４を備えたバスマスタ（マスタ
制御装置）１２が設けられている。ＣＰＵ１４は、メモ
リ１８に接続されたプロセッサ１６を備えている。メモ
リ１８は、制御プログラムを含むプログラムとデータフ
ァイルとを保持するように構成されている。バスマスタ
１２はＣＰＵ１４に接続される入出力インタフェース部
２０を備えている。Ｉ／Ｏインタフェース部２０は、複
数のＩ／Ｏモジュール２４を電気的に接続するための信
号バスおよびコネクタを備えた背面配線部２２に接続さ
れている。
システム１０を示す。このシステム１０は、従来型の中
央処理装置（ＣＰＵ）１４を備えたバスマスタ（マスタ
制御装置）１２が設けられている。ＣＰＵ１４は、メモ
リ１８に接続されたプロセッサ１６を備えている。メモ
リ１８は、制御プログラムを含むプログラムとデータフ
ァイルとを保持するように構成されている。バスマスタ
１２はＣＰＵ１４に接続される入出力インタフェース部
２０を備えている。Ｉ／Ｏインタフェース部２０は、複
数のＩ／Ｏモジュール２４を電気的に接続するための信
号バスおよびコネクタを備えた背面配線部２２に接続さ
れている。
【００１３】本実施形態において、各Ｉ／Ｏモジュール
２４は、電気的に接続された集積回路（ＡＳＩＣ）２８
が設けられた回路基板２６を備えている。後述するよう
に、一対のケーブル３０が背面配線部２２との接続のた
めに回路基板２６に電気的に接続され、バスマスタ１２
から接続されたそれぞれのＩ／Ｏモジュール２４に背面
配線部を介した通信が可能となっている。ケーブル３０
の端部には、Ｉ／Ｏモジュールと背面配線部２２あるい
はＩ／Ｏモジュール同士を速やかに接続・分離させるた
めに、相互に嵌合接続するプラグ３２を設けることが望
ましい。本実施形態のＩ／Ｏモジュールは、外部装置と
インタフェースするものである。他にＩ／Ｏモジュール
には、入力機能あるいは出力機能のいずれかを持つも
の、または入力機能と出力機能の双方を備えるものがあ
る。
２４は、電気的に接続された集積回路（ＡＳＩＣ）２８
が設けられた回路基板２６を備えている。後述するよう
に、一対のケーブル３０が背面配線部２２との接続のた
めに回路基板２６に電気的に接続され、バスマスタ１２
から接続されたそれぞれのＩ／Ｏモジュール２４に背面
配線部を介した通信が可能となっている。ケーブル３０
の端部には、Ｉ／Ｏモジュールと背面配線部２２あるい
はＩ／Ｏモジュール同士を速やかに接続・分離させるた
めに、相互に嵌合接続するプラグ３２を設けることが望
ましい。本実施形態のＩ／Ｏモジュールは、外部装置と
インタフェースするものである。他にＩ／Ｏモジュール
には、入力機能あるいは出力機能のいずれかを持つも
の、または入力機能と出力機能の双方を備えるものがあ
る。
【００１４】図２に示すように、バスマスタ１２とＩ／
Ｏモジュール２４との間のユーザデータの一次的なやり
取りは、入力・出力データファイル（配列）３４、３６
を介して行なわれる。図に示すように、ユーザあるいは
モジュール固有データは、入力・出力データファイル３
４、３６に加えて、モジュール構成３８、背面配線バッ
ファ３９、またはユーザ割り込み４０を介して伝達する
ことができる。後述するように、バスマスタとモジュー
ルは、モジュールのリセットとモジュール番号割り当て
を含む所定の機能を備えている。
Ｏモジュール２４との間のユーザデータの一次的なやり
取りは、入力・出力データファイル（配列）３４、３６
を介して行なわれる。図に示すように、ユーザあるいは
モジュール固有データは、入力・出力データファイル３
４、３６に加えて、モジュール構成３８、背面配線バッ
ファ３９、またはユーザ割り込み４０を介して伝達する
ことができる。後述するように、バスマスタとモジュー
ルは、モジュールのリセットとモジュール番号割り当て
を含む所定の機能を備えている。
【００１５】図３に示すように、バンク（接点端子群）
４２は隣接して接続されたＩ／Ｏモジュール２４によっ
て形成される。それぞれのバンク４２には、従来と同様
の電源（Ｐ／Ｓ）４３が設けられている。バンク４２
は、背面配線部を構成するケーブル４４に接続され、Ｉ
／Ｏモジュールを相互に接続している。本実施形態にお
ける背面配線部は、連鎖的にＩ／Ｏモジュールを接続す
るシリアルバスとなっている。図３にはＩ／Ｏモジュー
ル２４における３個のバンクの組合せとして考えられる
ものが図示されている。なお、バンク４２およびＩ／Ｏ
モジュール２４は、他の個数でも図示したものと同様に
実施可能である。
４２は隣接して接続されたＩ／Ｏモジュール２４によっ
て形成される。それぞれのバンク４２には、従来と同様
の電源（Ｐ／Ｓ）４３が設けられている。バンク４２
は、背面配線部を構成するケーブル４４に接続され、Ｉ
／Ｏモジュールを相互に接続している。本実施形態にお
ける背面配線部は、連鎖的にＩ／Ｏモジュールを接続す
るシリアルバスとなっている。図３にはＩ／Ｏモジュー
ル２４における３個のバンクの組合せとして考えられる
ものが図示されている。なお、バンク４２およびＩ／Ｏ
モジュール２４は、他の個数でも図示したものと同様に
実施可能である。
【００１６】本実施形態では、Ｉ／Ｏモジュールは左→
右、右→左のいずれの方向にも背面配線部に接続でき
る。例えば、符号４６で示される第２バンクの構成で
は、左側のバスマスタ１２から情報を受け取って右側に
伝達する。これに対して、符号４８で示される別構成の
第２バンクは、右側のバスマスタ１２から情報を受け取
って左側に伝達する。すなわち、バンク４２のいずれの
端部にもケーブルを接続できることから、ユーザはより
少ないケーブルでシステムを構成することが可能とな
る。
右、右→左のいずれの方向にも背面配線部に接続でき
る。例えば、符号４６で示される第２バンクの構成で
は、左側のバスマスタ１２から情報を受け取って右側に
伝達する。これに対して、符号４８で示される別構成の
第２バンクは、右側のバスマスタ１２から情報を受け取
って左側に伝達する。すなわち、バンク４２のいずれの
端部にもケーブルを接続できることから、ユーザはより
少ないケーブルでシステムを構成することが可能とな
る。
【００１７】上記従来技術のラックシステムでは、ラッ
クにおけるＩ／Ｏモジュールの配置あるいは各Ｉ／Ｏモ
ジュールでセットされたスイッチに基づいて、Ｉ／Ｏモ
ジュール番号（アドレス）が決まる。これに対し、本実
施形態では、ラックやハードウェアスイッチを必要とせ
ず、システムに実際に接続されたモジュールに基づい
て、システムが自動的にモジュール番号を設定するため
使い易くなっている。なお、本実施形態では、モジュー
ル番号とモジュールアドレスは、互換性をもって使用さ
れている。
クにおけるＩ／Ｏモジュールの配置あるいは各Ｉ／Ｏモ
ジュールでセットされたスイッチに基づいて、Ｉ／Ｏモ
ジュール番号（アドレス）が決まる。これに対し、本実
施形態では、ラックやハードウェアスイッチを必要とせ
ず、システムに実際に接続されたモジュールに基づい
て、システムが自動的にモジュール番号を設定するため
使い易くなっている。なお、本実施形態では、モジュー
ル番号とモジュールアドレスは、互換性をもって使用さ
れている。
【００１８】さらに、本実施形態では、背面配線部にお
けるＩ／Ｏモジュール２４の相対的な位置のみに基づか
ないモジュール識別システムを使用している。モジュー
ル番号の割り当ては、各バンクを通過する左→右または
右→左の連続に基づいた所定の番号付けプロトコルによ
って行われる。図３に示すように、各バンク４２を通し
た番号付けは、バンクの受け取り側がバスマスタ１２に
一列に接続されているか否かに関係なく、左→右の順序
で行なわれる。従ってオペレータは、左→右に番号付け
されたモジュールで所望方向にバンクを配置でき、これ
によりオペレータはシステムに接続された特定のＩ／Ｏ
モジュールのモジュール番号を素早く正確に識別でき
る。
けるＩ／Ｏモジュール２４の相対的な位置のみに基づか
ないモジュール識別システムを使用している。モジュー
ル番号の割り当ては、各バンクを通過する左→右または
右→左の連続に基づいた所定の番号付けプロトコルによ
って行われる。図３に示すように、各バンク４２を通し
た番号付けは、バンクの受け取り側がバスマスタ１２に
一列に接続されているか否かに関係なく、左→右の順序
で行なわれる。従ってオペレータは、左→右に番号付け
されたモジュールで所望方向にバンクを配置でき、これ
によりオペレータはシステムに接続された特定のＩ／Ｏ
モジュールのモジュール番号を素早く正確に識別でき
る。
【００１９】図４に示すプログラマブルモジュールアド
レス配列５０、すなわちＭｏｄ＿Ｎｕｍ＿Ａｓｓｉｇｎ
ｍｅｎｔが、各Ｉ／Ｏモジュール２４のＡＳＩＣ２８
（図１）内に設けられ保持されている。モジュールアド
レス配列５０には、モジュール番号５２と信号方向イン
ジケータ５４にそれぞれ関連する第１・第２のモジュー
ル番号（アドレス）が含まれる。また、モジュール番号
５２と信号方向インジケータ５４とを保持するために別
のメモリ構成を用いてもよい。本実施形態では、モジュ
ール番号５２に５個のビットアドレス（ビット０〜４）
を使用している。これらのビットは読取りと書込みが可
能であり、背面配線部からのリセット信号（リセットコ
マンド）によって０にリセットできる。
レス配列５０、すなわちＭｏｄ＿Ｎｕｍ＿Ａｓｓｉｇｎ
ｍｅｎｔが、各Ｉ／Ｏモジュール２４のＡＳＩＣ２８
（図１）内に設けられ保持されている。モジュールアド
レス配列５０には、モジュール番号５２と信号方向イン
ジケータ５４にそれぞれ関連する第１・第２のモジュー
ル番号（アドレス）が含まれる。また、モジュール番号
５２と信号方向インジケータ５４とを保持するために別
のメモリ構成を用いてもよい。本実施形態では、モジュ
ール番号５２に５個のビットアドレス（ビット０〜４）
を使用している。これらのビットは読取りと書込みが可
能であり、背面配線部からのリセット信号（リセットコ
マンド）によって０にリセットできる。
【００２０】ビット５〜７はモジュールが通信するボー
レートを表す。Ｃｏｎｆｇ＿Ｉｎ＿Ｂｉｔビットは、Ｉ
／ＯモジュールのＳｙｓ＿Ｃｎｆｇ端子の状態を表す。
このビットは、システム構成時にケーブルとバスの終端
の配置を決定するのに使用される。Ｃｏｎｆｇ＿Ｏｕｔ
＿ＳｔａｔｅビットはＩ／ＯモジュールのＳｙｓ＿Ｃｎ
ｆｇ端子の出力状態を制御する。Ｅｎ＿Ｃｏｎｆｇ＿Ｏ
ｕｔ＿ＳｉｇビットはＩ／ＯモジュールのＳｙｓ＿Ｃｎ
ｆｇ端子出力の使用可能・不可能を制御する。このビッ
トのリセット値は０である。Ｌｅｆｔ＿Ｉｎ＿Ｂｉｔは
Ｉ／ＯモジュールのＬｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子の状
態を表し、Ｒｉｇｈｔ＿Ｉｎ＿ＢｉｔはＩ／Ｏモジュー
ルのＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子の状態を表す。こ
れらのビットは、モジュール番号を割り当てる際に、こ
のモジュールバンク内でバスがどの方向に流れているか
を決定するのに使用される。
レートを表す。Ｃｏｎｆｇ＿Ｉｎ＿Ｂｉｔビットは、Ｉ
／ＯモジュールのＳｙｓ＿Ｃｎｆｇ端子の状態を表す。
このビットは、システム構成時にケーブルとバスの終端
の配置を決定するのに使用される。Ｃｏｎｆｇ＿Ｏｕｔ
＿ＳｔａｔｅビットはＩ／ＯモジュールのＳｙｓ＿Ｃｎ
ｆｇ端子の出力状態を制御する。Ｅｎ＿Ｃｏｎｆｇ＿Ｏ
ｕｔ＿ＳｉｇビットはＩ／ＯモジュールのＳｙｓ＿Ｃｎ
ｆｇ端子出力の使用可能・不可能を制御する。このビッ
トのリセット値は０である。Ｌｅｆｔ＿Ｉｎ＿Ｂｉｔは
Ｉ／ＯモジュールのＬｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子の状
態を表し、Ｒｉｇｈｔ＿Ｉｎ＿ＢｉｔはＩ／Ｏモジュー
ルのＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子の状態を表す。こ
れらのビットは、モジュール番号を割り当てる際に、こ
のモジュールバンク内でバスがどの方向に流れているか
を決定するのに使用される。
【００２１】Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔｅビッ
トは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子またはＲｉｇｈｔ
＿Ｍｏｄ＿Ｎｕｍ端子の出力状態を制御する。Ｍｏｄ＿
Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔｅビット＝０でモジュール番
号が割り当てられ、Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓ
ｉｇビットが１にセットされると、Ｒｉｇｈｔ＿ｔｏ＿
Ｌｅｆｔ＿Ｄｉｒビットに基づいて、Ｌｅｆｔ＿Ｍｏｄ
＿Ｎｕｍ出力端子またはＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出
力端子のいずれかが０にセットされる。Ｒｉｇｈｔ＿ｔ
ｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝１の場合には、Ｌｅｆｔ
＿Ｍｏｄ＿Ｎｕｍ端子が０にセットされ、Ｒｉｇｈｔ＿
ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝０の場合には、Ｒｉｇ
ｈｔ＿Ｍｏｄ＿Ｎｕｍ端子が０にセットされる。
トは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子またはＲｉｇｈｔ
＿Ｍｏｄ＿Ｎｕｍ端子の出力状態を制御する。Ｍｏｄ＿
Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔｅビット＝０でモジュール番
号が割り当てられ、Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓ
ｉｇビットが１にセットされると、Ｒｉｇｈｔ＿ｔｏ＿
Ｌｅｆｔ＿Ｄｉｒビットに基づいて、Ｌｅｆｔ＿Ｍｏｄ
＿Ｎｕｍ出力端子またはＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出
力端子のいずれかが０にセットされる。Ｒｉｇｈｔ＿ｔ
ｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝１の場合には、Ｌｅｆｔ
＿Ｍｏｄ＿Ｎｕｍ端子が０にセットされ、Ｒｉｇｈｔ＿
ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝０の場合には、Ｒｉｇ
ｈｔ＿Ｍｏｄ＿Ｎｕｍ端子が０にセットされる。
【００２２】一方、Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔ
ｅビット＝１でモジュール番号が割り当てられ、Ｅｎ＿
Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビットが１にセットさ
れた場合には、Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビ
ットに基づいて、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子ま
たはＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出力端子のいずれかが
１にセットされる。Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉ
ｒビット＝１の場合には、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端
子が１にセットされ、Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄ
ｉｒビット＝０の場合には、Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕ
ｍ端子が１にセットされる。
ｅビット＝１でモジュール番号が割り当てられ、Ｅｎ＿
Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビットが１にセットさ
れた場合には、Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビ
ットに基づいて、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子ま
たはＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出力端子のいずれかが
１にセットされる。Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉ
ｒビット＝１の場合には、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端
子が１にセットされ、Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄ
ｉｒビット＝０の場合には、Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕ
ｍ端子が１にセットされる。
【００２３】Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビ
ットは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子またはＲｉ
ｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出力端子の使用可能を制御す
る。Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビット＝０
の場合には、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子およびＲｉ
ｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子はトライステート状態とな
る。Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビット＝１
でありモジュール番号が割り当てられた場合には、Ｒｉ
ｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビットに基づいて、Ｌ
ｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子またはＲｉｇｈｔ＿Ｍｏｄ
＿Ｎｕｍ端子のいずれかが出力として駆動される。Ｒｉ
ｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝１の場合に
は、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子が出力として駆動さ
れる。Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝０
の場合には、Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子が出力と
して駆動される。使用可能な場合には、出力状態はＭｏ
ｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔｅビットと等しくなる。
ットは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子またはＲｉ
ｇｈｔ＿Ｍｏｄ＿Ｎｕｍ出力端子の使用可能を制御す
る。Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビット＝０
の場合には、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子およびＲｉ
ｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子はトライステート状態とな
る。Ｅｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇビット＝１
でありモジュール番号が割り当てられた場合には、Ｒｉ
ｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビットに基づいて、Ｌ
ｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子またはＲｉｇｈｔ＿Ｍｏｄ
＿Ｎｕｍ端子のいずれかが出力として駆動される。Ｒｉ
ｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝１の場合に
は、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子が出力として駆動さ
れる。Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビット＝０
の場合には、Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子が出力と
して駆動される。使用可能な場合には、出力状態はＭｏ
ｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｔａｔｅビットと等しくなる。
【００２４】Ｒｉｇｈｔ＿ｔｏ＿Ｌｅｆｔ＿Ｄｉｒビッ
トは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子とＲｉｇｈｔ
＿Ｍｏｄ＿Ｎｕｍ出力端子の方向を制御する。この方向
はバンク内でバスが流れる方向に対応するようにセット
される。本実施形態における所定の方向は、左→右であ
る。
トは、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ出力端子とＲｉｇｈｔ
＿Ｍｏｄ＿Ｎｕｍ出力端子の方向を制御する。この方向
はバンク内でバスが流れる方向に対応するようにセット
される。本実施形態における所定の方向は、左→右であ
る。
【００２５】図５に、Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子と
Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子を制御するための論理
回路が図示されている。Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子
とＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子は、モジュール番号
が割り当てられＥｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇ
ビットが１にセットされるまで、トライステート状態と
なる。モジュール番号が割り当てられＥｎ＿Ｍｏｄ＿Ｎ
ｕｍ＿Ｏｕｔ＿Ｓｉｇビットが１にセットされると、Ｍ
ｏｄ＿Ｎｕｍ信号はＲｉｇｈｔ＿ｔｏ＿Ｌｅｆｔビット
に割り当てられた方向を取る。出力端子は、Ｍｏｄ＿Ｎ
ｕｍ＿Ｏｕｔ＿Ｓｔａｔｅ信号の状態に駆動される。
Ｒｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子を制御するための論理
回路が図示されている。Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子
とＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子は、モジュール番号
が割り当てられＥｎ＿Ｍｏｄ＿Ｎｕｍ＿Ｏｕｔ＿Ｓｉｇ
ビットが１にセットされるまで、トライステート状態と
なる。モジュール番号が割り当てられＥｎ＿Ｍｏｄ＿Ｎ
ｕｍ＿Ｏｕｔ＿Ｓｉｇビットが１にセットされると、Ｍ
ｏｄ＿Ｎｕｍ信号はＲｉｇｈｔ＿ｔｏ＿Ｌｅｆｔビット
に割り当てられた方向を取る。出力端子は、Ｍｏｄ＿Ｎ
ｕｍ＿Ｏｕｔ＿Ｓｔａｔｅ信号の状態に駆動される。
【００２６】以上、メモリ配列と端子論理について説明
したが、モジュール番号の保持とＩ／Ｏモジュールを流
れる方向を表すビットのセットを実行するのに、他の構
成も等しく使用可能である。
したが、モジュール番号の保持とＩ／Ｏモジュールを流
れる方向を表すビットのセットを実行するのに、他の構
成も等しく使用可能である。
【００２７】図６には、システム１０を例示するブロッ
ク図が示されている。背面配線部のバス信号には、バス
マスタとＩ／Ｏモジュールの間にデータ信号を通過させ
るためのデータ配線６０、６１が含まれる。配線６２上
のＮ＿Ｒｅｓｅｔ信号は、起動時から終了時の間にＩ／
Ｏモジュールを既知の状態にするのに使用される。Ｓｙ
ｓ＿Ｃｏｎｆｇ配線６４には、Ｓｙｓ＿Ｃｎｆｇ信号が
通過し、これにより後述するようにバスマスタはバンク
内のＩ／Ｏモジュールを決定するとともにケーブルおよ
び電源の配置とタイプを決定する。図に示すように、Ｓ
ｙｓ＿Ｃｎｆｇ配線と信号はＩ／Ｏモジュールのローカ
ルバンクの外側には接続されていない。
ク図が示されている。背面配線部のバス信号には、バス
マスタとＩ／Ｏモジュールの間にデータ信号を通過させ
るためのデータ配線６０、６１が含まれる。配線６２上
のＮ＿Ｒｅｓｅｔ信号は、起動時から終了時の間にＩ／
Ｏモジュールを既知の状態にするのに使用される。Ｓｙ
ｓ＿Ｃｏｎｆｇ配線６４には、Ｓｙｓ＿Ｃｎｆｇ信号が
通過し、これにより後述するようにバスマスタはバンク
内のＩ／Ｏモジュールを決定するとともにケーブルおよ
び電源の配置とタイプを決定する。図に示すように、Ｓ
ｙｓ＿Ｃｎｆｇ配線と信号はＩ／Ｏモジュールのローカ
ルバンクの外側には接続されていない。
【００２８】配線６６を通過するＭｏｄ＿Ｎｕｍ信号に
より、バスマスタは、各モジュールにモジュール番号を
割り当てるのに使用する信号をバスに出すことができ
る。またＭｏｄ＿Ｎｕｍ信号は、バッファケーブルと電
源の配置およびタイプを決定するのに使用される。Ｍｏ
ｄ＿Ｎｕｍ信号はＩ／Ｏのすべてのバンクのバスを流れ
る。Ｍｏｄ＿Ｎｕｍ信号は、モジュールからモジュール
に連鎖的に２点間接続されている。モジュール右側のＭ
ｏｄ＿Ｎｕｍ端子はＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子で
あり、モジュール左側のＭｏｄ＿Ｎｕｍ端子はＬｅｆｔ
＿Ｍｏｄ＿Ｎｕｍ端子である。
より、バスマスタは、各モジュールにモジュール番号を
割り当てるのに使用する信号をバスに出すことができ
る。またＭｏｄ＿Ｎｕｍ信号は、バッファケーブルと電
源の配置およびタイプを決定するのに使用される。Ｍｏ
ｄ＿Ｎｕｍ信号はＩ／Ｏのすべてのバンクのバスを流れ
る。Ｍｏｄ＿Ｎｕｍ信号は、モジュールからモジュール
に連鎖的に２点間接続されている。モジュール右側のＭ
ｏｄ＿Ｎｕｍ端子はＲｉｇｈｔ＿Ｍｏｄ＿Ｎｕｍ端子で
あり、モジュール左側のＭｏｄ＿Ｎｕｍ端子はＬｅｆｔ
＿Ｍｏｄ＿Ｎｕｍ端子である。
【００２９】図３を再び参照すると、Ｉ／Ｏモジュール
は２つのモジュール番号を持っていると考えることがで
きる。第１の番号（モジュールアドレス）は、バスマス
タに対するＩ／Ｏバスの流れにおけるモジュール位置
（Ｒ♯）である。第２のモジュール番号（相対的アドレ
ス）は、所定方向に従ってＩ／Ｏのいかなるバンクにお
いても左→右となるモジュール割り当て番号（Ａ♯）で
ある。ユーザは常にＡ＃をみることになる。システム１
０ではモジュール構成のためにＲ♯を使用する。モジュ
ールは、モジュール構成の完成前に、Ａ♯によって割り
当てられる。この初期化プロセスについては、後でさら
に詳しく述べる。
は２つのモジュール番号を持っていると考えることがで
きる。第１の番号（モジュールアドレス）は、バスマス
タに対するＩ／Ｏバスの流れにおけるモジュール位置
（Ｒ♯）である。第２のモジュール番号（相対的アドレ
ス）は、所定方向に従ってＩ／Ｏのいかなるバンクにお
いても左→右となるモジュール割り当て番号（Ａ♯）で
ある。ユーザは常にＡ＃をみることになる。システム１
０ではモジュール構成のためにＲ♯を使用する。モジュ
ールは、モジュール構成の完成前に、Ａ♯によって割り
当てられる。この初期化プロセスについては、後でさら
に詳しく述べる。
【００３０】図７は、モジュールの相対的アドレスを割
り当てるプロセスを示すフローチャートである。ステッ
プ７２で、Ｉ／Ｏモジュールはバスリセット信号によっ
てリセットされる。ステップ７４で、１番目のモジュー
ルのためにカウンタＭ＿ＮＵＭ＿ＣＮＴが１にセットさ
れる。ステップ７５でバスマスタのＭｏｄ＿Ｎｕｍ端子
がハイにセットされる。ステップ７６で、モジュールア
ドレス０からの読み取りとモジュールの左右のＭｏｄ＿
Ｎｕｍ入力信号状態の読取りが行われる。いずれかのＭ
ｏｄ＿Ｎｕｍ入力信号のみがハイであってアドレス要求
が０ならば、次に割り当てられるモジュールの読み取り
が行われる。ステップ７８では、モジュールからの応答
の有無を判定する。モジュールから応答がない場合は、
もはや割り当てられるべきモジュールがないので、ステ
ップ８０に進みプロセスが終了する。一方、応答があれ
ばステップ８２でモジュールＭｏｄ＿Ｎｕｍ左側入力信
号の読み取りが行われる。モジュールＭｏｄ＿Ｎｕｍ左
側入力信号が１であれば、ステップ８４でモジュールア
ドレス０に書込みが行われ、モジュール番号がカウンタ
Ｍ＿ＮＵＭ＿ＣＮＴにセットされる。次のモジュールの
ために、モジュール方向は左→右にセットされ、モジュ
ールのＭｏｄ＿Ｎｕｍ信号は１にセットされる。モジュ
ールＭｏｄ＿Ｎｕｍ左側入力信号が０の場合には、ステ
ップ８６でモジュールアドレス０に書込みが行なわれ、
モジュール番号がＭ＿ＮＵＭ＿ＣＮＴにセットされる。
次のモジュールのため、モジュール方向は右→左にセッ
トされ、モジュールのＭｏｄ＿Ｎｕｍ信号は１にセット
される。ステップ８８ではＭ＿ＮＵＭ＿ＣＮＴが１かど
うかを判定する。１の場合には、ステップ９０でバスマ
スタのＭｏｄ＿Ｎｕｍ信号が０にセットされる。１でな
い場合には、ステップ９２でモジュールのＭｏｄ＿Ｎｕ
ｍ信号を０にセットするためにモジュールアドレス（Ｍ
＿ＮＵＭ＿ＣＮＴ−１）で書込みが行なわれる。カウン
タＭ＿ＮＵＭ＿ＣＮＴはステップ９４でインクリメント
され、プロセスはステップ７６に戻る。一連のＩ／Ｏモ
ジュールに相対番号が付与されると、プロセスはステッ
プ８０で終了する。一連のモジュールに相対番号が付与
された後、Ｉ／Ｏモジュールには以下に説明するように
ユーザ（モジュールアドレス）が付与される。
り当てるプロセスを示すフローチャートである。ステッ
プ７２で、Ｉ／Ｏモジュールはバスリセット信号によっ
てリセットされる。ステップ７４で、１番目のモジュー
ルのためにカウンタＭ＿ＮＵＭ＿ＣＮＴが１にセットさ
れる。ステップ７５でバスマスタのＭｏｄ＿Ｎｕｍ端子
がハイにセットされる。ステップ７６で、モジュールア
ドレス０からの読み取りとモジュールの左右のＭｏｄ＿
Ｎｕｍ入力信号状態の読取りが行われる。いずれかのＭ
ｏｄ＿Ｎｕｍ入力信号のみがハイであってアドレス要求
が０ならば、次に割り当てられるモジュールの読み取り
が行われる。ステップ７８では、モジュールからの応答
の有無を判定する。モジュールから応答がない場合は、
もはや割り当てられるべきモジュールがないので、ステ
ップ８０に進みプロセスが終了する。一方、応答があれ
ばステップ８２でモジュールＭｏｄ＿Ｎｕｍ左側入力信
号の読み取りが行われる。モジュールＭｏｄ＿Ｎｕｍ左
側入力信号が１であれば、ステップ８４でモジュールア
ドレス０に書込みが行われ、モジュール番号がカウンタ
Ｍ＿ＮＵＭ＿ＣＮＴにセットされる。次のモジュールの
ために、モジュール方向は左→右にセットされ、モジュ
ールのＭｏｄ＿Ｎｕｍ信号は１にセットされる。モジュ
ールＭｏｄ＿Ｎｕｍ左側入力信号が０の場合には、ステ
ップ８６でモジュールアドレス０に書込みが行なわれ、
モジュール番号がＭ＿ＮＵＭ＿ＣＮＴにセットされる。
次のモジュールのため、モジュール方向は右→左にセッ
トされ、モジュールのＭｏｄ＿Ｎｕｍ信号は１にセット
される。ステップ８８ではＭ＿ＮＵＭ＿ＣＮＴが１かど
うかを判定する。１の場合には、ステップ９０でバスマ
スタのＭｏｄ＿Ｎｕｍ信号が０にセットされる。１でな
い場合には、ステップ９２でモジュールのＭｏｄ＿Ｎｕ
ｍ信号を０にセットするためにモジュールアドレス（Ｍ
＿ＮＵＭ＿ＣＮＴ−１）で書込みが行なわれる。カウン
タＭ＿ＮＵＭ＿ＣＮＴはステップ９４でインクリメント
され、プロセスはステップ７６に戻る。一連のＩ／Ｏモ
ジュールに相対番号が付与されると、プロセスはステッ
プ８０で終了する。一連のモジュールに相対番号が付与
された後、Ｉ／Ｏモジュールには以下に説明するように
ユーザ（モジュールアドレス）が付与される。
【００３１】図８は、ユーザすなわちモジュールアドレ
スを割り当てるプロセスを示すフローチャートである。
ステップ９０でカウンタ変数Ｍ＿ＮＵＭ＿ＣＮＴが１に
セットされる。ステップ９２ではモジュール方向を得る
ため、モジュールアドレスＭ＿ＮＵＭ＿ＣＮＴの読取り
が行なわれる。ステップ９４でモジュールから応答がな
い場合には、ステップ９６に進みプロセスは終了する。
ステップ９８ではモジュール方向ビットが判定される。
本実施形態において方向ビットは、１個あるいは特定構
成の１個以上のビットである。従って、ここで方向ビッ
トのセットには、１個のビット、または右→左のビット
や左→右のビットなど２個のビットのセットが含まれ
る。モジュール方向が左→右である場合、ステップ１０
０でカウンタＭ＿ＭＵＮ＿ＣＮＴはインクリメントされ
た後、ステップ９２に戻り、プロセスは次のモジュール
に続く。モジュール方向が右→左である場合、ステップ
１０４でモジュールＭ＿ＮＵＭ＿ＣＮＴの反対側に何が
接続されているかの判定が行なわれる。この判定は、Ｓ
ｙｓ＿Ｃｎｆｇ信号をハイにセットして、モジュールア
ドレス（Ｍ＿ＮＵＭ＿ＣＮＴ＋１）でＳｙｓ＿Ｃｎｆｇ
を判定することにより行う。Ｓｙｓ＿Ｃｎｆｇが（Ｍ＿
ＮＵＭ＿ＣＮＴ＋１）位置でもハイであれば、別のモジ
ュールが接続されており、ステップ１０６でＭ＿ＮＵＭ
＿ＣＮＴがインクリメントされ、ステップ１０４に戻
る。（Ｍ＿ＮＵＭ＿ＣＮＴ＋１）位置でＳｙｓ＿Ｃｎｆ
ｇがローであれば、ケーブルが次のバンクの先頭に接続
されているか、あるいは背面配線部の端に到達してい
る。ステップ１０８で、変数ＮＥＸＴ＿ＡＤＲはＭ＿Ｎ
ＵＭ＿ＣＮＴ＋１にセットされ、変数ＥＮＤ＿ＲＩＧＨ
ＴはＭ＿ＮＵＭ＿ＣＮＴにセットされる。
スを割り当てるプロセスを示すフローチャートである。
ステップ９０でカウンタ変数Ｍ＿ＮＵＭ＿ＣＮＴが１に
セットされる。ステップ９２ではモジュール方向を得る
ため、モジュールアドレスＭ＿ＮＵＭ＿ＣＮＴの読取り
が行なわれる。ステップ９４でモジュールから応答がな
い場合には、ステップ９６に進みプロセスは終了する。
ステップ９８ではモジュール方向ビットが判定される。
本実施形態において方向ビットは、１個あるいは特定構
成の１個以上のビットである。従って、ここで方向ビッ
トのセットには、１個のビット、または右→左のビット
や左→右のビットなど２個のビットのセットが含まれ
る。モジュール方向が左→右である場合、ステップ１０
０でカウンタＭ＿ＭＵＮ＿ＣＮＴはインクリメントされ
た後、ステップ９２に戻り、プロセスは次のモジュール
に続く。モジュール方向が右→左である場合、ステップ
１０４でモジュールＭ＿ＮＵＭ＿ＣＮＴの反対側に何が
接続されているかの判定が行なわれる。この判定は、Ｓ
ｙｓ＿Ｃｎｆｇ信号をハイにセットして、モジュールア
ドレス（Ｍ＿ＮＵＭ＿ＣＮＴ＋１）でＳｙｓ＿Ｃｎｆｇ
を判定することにより行う。Ｓｙｓ＿Ｃｎｆｇが（Ｍ＿
ＮＵＭ＿ＣＮＴ＋１）位置でもハイであれば、別のモジ
ュールが接続されており、ステップ１０６でＭ＿ＮＵＭ
＿ＣＮＴがインクリメントされ、ステップ１０４に戻
る。（Ｍ＿ＮＵＭ＿ＣＮＴ＋１）位置でＳｙｓ＿Ｃｎｆ
ｇがローであれば、ケーブルが次のバンクの先頭に接続
されているか、あるいは背面配線部の端に到達してい
る。ステップ１０８で、変数ＮＥＸＴ＿ＡＤＲはＭ＿Ｎ
ＵＭ＿ＣＮＴ＋１にセットされ、変数ＥＮＤ＿ＲＩＧＨ
ＴはＭ＿ＮＵＭ＿ＣＮＴにセットされる。
【００３２】ステップ１１０で、ＥＮＤ＿ＲＩＧＨＴが
ＳＴＡＲＴ＿ＲＩＧＨＴ以下かどうかを判定し、ＥＮＤ
＿ＲＩＧＨＴがＳＴＡＲＴ＿ＲＩＧＨＴ以下であれば、
ステップ１１２でＭ＿ＮＵＭ＿ＣＮＴがＮＥＸＴ＿ＡＤ
Ｒにセットされ、ステップ９２に戻る。一方、ＥＮＤ＿
ＲＩＧＨＴがＳＴＡＲＴ＿ＲＩＧＨＴより大きい場合に
は、ステップ１１４〜１２０の入れ換えルーチンが実行
される。換言すれば、バンクが右→左方向に番号付けさ
れている場合には、Ｉ／Ｏモジュールのモジュール番号
の順序が逆転される。本実施形態では、モジュール番号
を入れ換えるためにアドレス３１がバッファとして使用
される。
ＳＴＡＲＴ＿ＲＩＧＨＴ以下かどうかを判定し、ＥＮＤ
＿ＲＩＧＨＴがＳＴＡＲＴ＿ＲＩＧＨＴ以下であれば、
ステップ１１２でＭ＿ＮＵＭ＿ＣＮＴがＮＥＸＴ＿ＡＤ
Ｒにセットされ、ステップ９２に戻る。一方、ＥＮＤ＿
ＲＩＧＨＴがＳＴＡＲＴ＿ＲＩＧＨＴより大きい場合に
は、ステップ１１４〜１２０の入れ換えルーチンが実行
される。換言すれば、バンクが右→左方向に番号付けさ
れている場合には、Ｉ／Ｏモジュールのモジュール番号
の順序が逆転される。本実施形態では、モジュール番号
を入れ換えるためにアドレス３１がバッファとして使用
される。
【００３３】本発明は、以上の実施形態に限定されるも
のではなく、変形例も、上記開示内容と特許請求の範囲
と添付図面の範囲および趣旨に含まれる。
のではなく、変形例も、上記開示内容と特許請求の範囲
と添付図面の範囲および趣旨に含まれる。
【図１】 本発明によるプログラマブル制御装置システ
ムのブロック図である。
ムのブロック図である。
【図２】 図１のシステムのバスマスタとＩ／Ｏモジュ
ールとの間の一次データ交換を示すブロック図である。
ールとの間の一次データ交換を示すブロック図である。
【図３】 本実施形態のＩ／Ｏモジュールにおける３個
のバンクの接続を示すブロック図である。
のバンクの接続を示すブロック図である。
【図４】 モジュール割り当て配列を示す図である。
【図５】 Ｌｅｆｔ＿Ｍｏｄ＿Ｎｕｍ端子とＲｉｇｈｔ
＿Ｍｏｄ＿Ｎｕｍ端子の論理を示す概略図である。
＿Ｍｏｄ＿Ｎｕｍ端子の論理を示す概略図である。
【図６】 代表的なシステム構成を示すブロック図であ
る。
る。
【図７】 Ｉ／Ｏモジュールの相対的アドレスをセット
するフローチャートである。
するフローチャートである。
【図８】 Ｉ／Ｏモジュールのモジュールアドレス（ユ
ーザアドレス）をセットするフローチャートである。
ーザアドレス）をセットするフローチャートである。
１０…プログラマブル制御装置、１２…バスマスタ（マ
スタ制御装置）、２２…背面配線部、２４…Ｉ／Ｏモジ
ュール、４２、４６、４８…バンク。
スタ制御装置）、２２…背面配線部、２４…Ｉ／Ｏモジ
ュール、４２、４６、４８…バンク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス ジィー． シュナイダー アメリカ合衆国 ウィスコンシン州53151, ニュー ベリン，エス． ムーアランド ロード，2520
Claims (30)
- 【請求項１】 Ｉ／Ｏモジュール番号割り当て機能を有
するプログラマブル制御装置システムであって、 プロセッサを有するマスタ制御装置と、 少なくとも２個のバンクを形成し、前記マスタ制御装置
と通信するため前記マスタ制御装置に接続される複数の
Ｉ／Ｏモジュールと、 前記マスタ制御装置に対する前記各Ｉ／Ｏモジュールの
連続的な位置と、各バンクを通過する所定方向に連続的
に番号付けされた各バンクの前記Ｉ／Ｏモジュールとに
基づいて、前記複数のＩ／Ｏモジュールの各々に個別の
モジュール番号を割り当てるための手段とを備えること
を特徴とするプログラマブル制御装置システム。 - 【請求項２】 前記複数のＩ／Ｏモジュールが、背面配
線部を介して互いに連鎖的に接続されていることを特徴
とする請求項１に記載のプログラマブル制御装置システ
ム。 - 【請求項３】 前記バンクが所望方向に互いに相対的に
配置可能であることを特徴とする請求項１に記載のプロ
グラマブル制御装置システム。 - 【請求項４】 前記所定方向が、前記Ｉ／Ｏモジュール
の各バンクを通過する左→右方向であることを特徴とす
る請求項２に記載のプログラマブル制御装置システム。 - 【請求項５】 前記Ｉ／Ｏモジュールのそれぞれが、前
記モジュール番号を格納するためのプログラマブルメモ
リ手段を備えていることを特徴とする請求項１に記載の
プログラマブル制御装置システム。 - 【請求項６】 Ｉ／Ｏモジュール番号割り当て機能を有
するプログラマブル制御装置システムであって、 プロセッサを有するマスタ制御装置と、 相互に連続的に接続されているとともに通信のために前
記マスタ制御装置に接続されたＩ／Ｏモジュールを、少
なくとも２個備えている少なくとも２個のバンクと、 前記マスタ制御装置に対する前記各Ｉ／Ｏモジュールの
連続的な位置と、各バンクを通過する所定方向に連続的
に番号付けされた各バンクの前記Ｉ／Ｏモジュールとに
基く初期化プロセスによって、前記Ｉ／Ｏモジュールの
各々に個別のモジュール番号を割り当てる手段とを備え
ることを特徴とするプログラマブル制御装置システム。 - 【請求項７】 前記Ｉ／Ｏモジュールが、背面配線部を
介して互いに連鎖的に接続されていることを特徴とする
請求項６に記載のプログラマブル制御装置システム。 - 【請求項８】 前記所定方向が、前記Ｉ／Ｏモジュール
の各バンクを通過する左→右方向であることを特徴とす
る請求項７に記載のプログラマブル制御装置システム。 - 【請求項９】 前記Ｉ／Ｏモジュールのそれぞれが、前
記モジュール番号を格納するためのプログラマブルメモ
リ手段を備えていることを特徴とする請求項７に記載の
プログラマブル制御装置システム。 - 【請求項１０】 マスタ制御装置を備えるプログラマブ
ル制御装置システムのＩ／Ｏモジュールにアドレス番号
を割り当てる方法であって、 前記マスタ制御装置との通信のため前記マスタ制御装置
に複数のＩ／Ｏモジュールを連続的に接続する工程と、 前記Ｉ／Ｏモジュールのそれぞれに連続的な順序で相対
的アドレスを割り当てる工程と、 所定方向に連続的な順序で割り当てられる各バンクのた
めのモジュールアドレスを有する、隣接した前記Ｉ／Ｏ
モジュールで形成されるバンクの前記相対的アドレスに
基づいて、前記Ｉ／Ｏモジュールのそれぞれにモジュー
ルアドレスを割り当てる工程とを備えることを特徴とす
るアドレス番号割り当て方法。 - 【請求項１１】 前記相対的アドレス割り当て工程が、 前記マスタ制御装置の下流側において連続する前記Ｉ／
Ｏモジュールのそれぞれについて、前記Ｉ／Ｏモジュー
ルの左右入力信号の状態の判定と、前記Ｉ／Ｏモジュー
ルの前記モジュールアドレスをセットするとともに前記
左右入力信号に基づいて前記Ｉ／Ｏモジュールのモジュ
ール方向ビットのセットとを繰り返し行う工程を備える
ことを特徴とする請求項１０に記載のアドレス番号割り
当て方法。 - 【請求項１２】 前記モジュールアドレス割り当て工程
が、 前記モジュール方向ビットに基づいて前記Ｉ／Ｏモジュ
ールの方向を決定する工程と、 前記所定方向と反対方向に連続的な順序を持つバンク内
の前記Ｉ／Ｏモジュールについてモジュールアドレスの
順序を逆転させる工程とを備えることを特徴とする請求
項１１に記載の方法。 - 【請求項１３】 前記連続順序を逆転させる工程が、前
記各バンク内のＩ／Ｏモジュールのモジュールアドレス
を繰り返し入れ換える工程を備えることを特徴とする請
求項１２記載の方法。 - 【請求項１４】 前記Ｉ／Ｏモジュールの各バンクが各
Ｉ／Ｏモジュールを相互に電気的に直列接続するシステ
ム構成配線を備え、前記システム構成配線はバンク間で
は電気的に遮断されており、 前記システム構成配線をハイにセットする工程と、前記
システム構成配線がローになるまで連続する前記各Ｉ／
Ｏモジュールの前記システム構成配線の入力を判定する
工程とを含む、バンク内の前記Ｉ／Ｏモジュールを決定
する工程を備えることを特徴とする請求項１０に記載の
方法。 - 【請求項１５】 前記複数のＩ／Ｏモジュールは、連鎖
的に前記マスタ制御装置に接続されることを特徴とする
請求項１０の方法。 - 【請求項１６】 マスタ制御装置を備えたプログラマブ
ル制御装置システムシステムのＩ／Ｏモジュールにアド
レス番号を割り当てるための方法であって、 前記マスタ制御装置との通信のため前記マスタ制御装置
に複数のＩ／Ｏモジュールを直列的に接続する工程と、 前記マスタ制御装置の下流側の連続する前記各Ｉ／Ｏモ
ジュールにおいて、前記Ｉ／Ｏモジュールの左右入力信
号の状態を判定し、前記Ｉ／Ｏモジュールの前記モジュ
ールアドレスをセットするとともに前記左右入力信号に
基づき前記Ｉ／Ｏモジュールのモジュール方向ビットを
セットすることを繰り返すことにより、前記各Ｉ／Ｏモ
ジュールに連続的な順序で相対的アドレスを割り当てる
工程と、 所定方向の反対方向に連続的順序を持つバンクにおい
て、モジュール方向ビットに基づいて前記Ｉ／Ｏモジュ
ールの方向を決定し、前記Ｉ／Ｏモジュールのモジュー
ルアドレスの連続的順序を逆転することを繰り返すこと
により、所定方向に連続的順序で割り当てられる各バン
クごとのモジュールアドレスを有する隣接した前記Ｉ／
Ｏモジュールで形成されるバンクの相対的アドレスに基
づいて、前記Ｉ／Ｏモジュールの各々にモジュールアド
レスを割り当てる工程とを備えることを特徴とするアド
レス番号割り当て方法。 - 【請求項１７】 前記Ｉ／Ｏモジュールの各バンクが、
前記各Ｉ／Ｏモジュールを相互に電気的に直列接続する
システム構成配線を備え、前記システム構成配線はバン
ク間では電気的に遮断されており、 前記システム構成配線をハイにセットする工程と、前記
システム構成配線がローになるまで連続する前記各Ｉ／
Ｏモジュールの前記システム構成配線の入力を判定する
工程とを含む、バンク内の前記Ｉ／Ｏモジュールを決定
する工程を備えることを特徴とする請求項１６に記載の
アドレス番号割り当て方法。 - 【請求項１８】 前記複数のＩ／Ｏモジュールは、連鎖
的に前記マスタ制御装置に接続されることを特徴とする
請求項１７のアドレス番号割り当て方法。 - 【請求項１９】 複数のＩ／Ｏモジュールに直列的に接
続されたマスタ制御装置を備えたプログラマブル制御装
置システムにおいて、 前記Ｉ／Ｏモジュールは、 モジュール番号を受け取る第１のメモリアドレスと、信
号方向インジケータを受け取る第２のメモリアドレスと
を備えたプログラマブルメモリと、 接続された信号線を介してモジュール番号信号を受け取
る一方の入力と、下流側に前記モジュール番号信号を伝
達する他方の入力とからなる一対の入力を備えた、前記
メモリに接続されたモジュール番号信号線と、 前記入力のいずれかが受け取った前記モジュール番号信
号に対応する前記信号方向インジケータを有する前記第
２のメモリアドレスをセットする回路手段とを備えるこ
とを特徴とするプログラマブル制御装置システム。 - 【請求項２０】 前記信号方向インジケータが、左右方
向に対応した２進数にセットされることを特徴とする請
求項１９に記載のプログラマブル制御装置システム。 - 【請求項２１】 前記Ｉ／Ｏモジュールが、論理的にプ
ログラムされた前記回路手段を備える集積回路を含んで
いることを特徴とする請求項１９に記載のプログラマブ
ル制御装置システム。 - 【請求項２２】 前記集積回路が、前記第１および第２
のメモリアドレスを含むモジュール番号割り当て配列ア
ドレスを有することを特徴とする請求項１９に記載のプ
ログラマブル制御装置システム。 - 【請求項２３】 Ｉ／Ｏモジュールに連続的に接続され
たマスタ制御装置を備えたプログラマブル制御装置シス
テムに使用されるＩ／Ｏモジュールであって、 モジュール番号を受け取る第１のメモリアドレスおよび
信号方向インジケータを受け取る第２のメモリアドレス
とを有するプログラマブルメモリと、 接続された信号線を介してモジュール番号信号を受け取
る一方の入力と、下流側に前記モジュール番号信号を伝
達する他方の入力とからなる一対の入力を備えた、前記
メモリに接続されたモジュール番号信号線と、 前記入力のいずれかが受け取った前記モジュール番号信
号に対応する前記信号方向インジケータを有する前記第
２のメモリアドレスをセットする回路手段とを備えるこ
とを特徴とするＩ／Ｏモジュール。 - 【請求項２４】 前記信号方向インジケータが、左右方
向に対応した２進数にセットされることを特徴とする請
求項２３に記載のＩ／Ｏモジュール。 - 【請求項２５】 前記Ｉ／Ｏモジュールが、論理的にプ
ログラムされた前記回路手段を備えた集積回路を含むこ
とを特徴とする請求項２４に記載のＩ／Ｏモジュール。 - 【請求項２６】 前記集積回路が、前記第１および第２
のメモリアドレスを含むモジュール番号割り当て配列ア
ドレスを有することを特徴とする請求項２５に記載のＩ
／Ｏモジュール。 - 【請求項２７】 プログラマブル制御装置システムに使
用されるＩ／Ｏモジュールであって、 モジュール番号を受け取る第１のメモリアドレスと、信
号方向インジケータを受け取る第２のメモリアドレスと
を有するメモリを持つ集積回路を備えた回路基板と、 前記回路基板に電気的に接続され、モジュール番号信号
の受信および送信のための一連の信号線を備えた一対の
コネクタと、 前記コネクタのいずれかが受信した前記モジュール番号
信号に対応する前記信号方向インジケータを持つ前記第
２のメモリアドレスをセットするための論理手段を備え
た集積回路とを備えることを特徴とするＩ／Ｏモジュー
ル。 - 【請求項２８】 前記信号方向インジケータが、左右方
向に対応した２進数にセットされることを特徴とする請
求項２７に記載のＩ／Ｏモジュール。 - 【請求項２９】 前記第１のモジュールアドレスが、前
記モジュール番号と異なる初期化された番号を保持する
ようにリセット可能であることを特徴とする請求項２７
に記載のＩ／Ｏモジュール。 - 【請求項３０】 前記集積回路が、前記第１および第２
のメモリアドレスを含んだモジュール番号割り当て配列
アドレスを有することを特徴とする請求項２８に記載の
Ｉ／Ｏモジュール。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/192962 | 1998-11-16 | ||
| US09/192,962 US6484215B1 (en) | 1998-11-16 | 1998-11-16 | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream |
| US09/193,927 US6349235B1 (en) | 1998-11-17 | 1998-11-17 | Programmable logic controller system and method for module number assignment |
| US09/193927 | 1998-11-17 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008087570A Division JP4710925B2 (ja) | 1998-11-16 | 2008-03-28 | プログラマブル制御装置システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000187507A true JP2000187507A (ja) | 2000-07-04 |
Family
ID=26888539
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11318649A Pending JP2000187507A (ja) | 1998-11-16 | 1999-11-09 | プログラマブル論理制御装置システムとモジュ―ル番号割り当て方法 |
| JP2008087570A Expired - Lifetime JP4710925B2 (ja) | 1998-11-16 | 2008-03-28 | プログラマブル制御装置システム |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008087570A Expired - Lifetime JP4710925B2 (ja) | 1998-11-16 | 2008-03-28 | プログラマブル制御装置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2000187507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557311B1 (ko) | 2004-07-05 | 2006-03-03 | 엘에스산전 주식회사 | 입출력 접점 할당 방식 선택형 ｐｌｃ 시스템 및 그운용방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61226864A (ja) * | 1985-03-30 | 1986-10-08 | Fanuc Ltd | 入出力モジユ−ルのアドレス決定方式 |
| JPH0731523B2 (ja) * | 1986-01-22 | 1995-04-10 | 株式会社東芝 | プログラマブルコントロ−ラ装置 |
-
1999
- 1999-11-09 JP JP11318649A patent/JP2000187507A/ja active Pending
-
2008
- 2008-03-28 JP JP2008087570A patent/JP4710925B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557311B1 (ko) | 2004-07-05 | 2006-03-03 | 엘에스산전 주식회사 | 입출력 접점 할당 방식 선택형 ｐｌｃ 시스템 및 그운용방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4710925B2 (ja) | 2011-06-29 |
| JP2008171453A (ja) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7243175B2 (en) | I/O and memory bus system for DFPs and units with two-or multi-dimensional programmable cell architectures | |
| US6349235B1 (en) | Programmable logic controller system and method for module number assignment | |
| USRE36263E (en) | Peer-to-peer register exchange controller for PLCS | |
| US5175822A (en) | Apparatus and method for assigning addresses to scsi supported peripheral devices | |
| US7272665B2 (en) | Modular computer system and I/O module | |
| US4691296A (en) | Method and apparatus for exchanging multiple data bytes with an I/O module in a single scan. | |
| US5566320A (en) | Memory storage access control circuit for coupled mask-programmed microcontrollers | |
| US5129069A (en) | Method and apparatus for automatic memory configuration by a computer | |
| US5437019A (en) | Addressing method and apparatus for a computer system | |
| JPH05158511A (ja) | 着脱式ファンクション・カード付きプログラマブル・コントローラ・プロセッサ | |
| JPH06187283A (ja) | カード | |
| US20120020365A1 (en) | Modular interconnect structure | |
| US20210248100A1 (en) | Switch pruning in a switch fabric bus chassis | |
| US6484215B1 (en) | System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream | |
| JP3740746B2 (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
| US4794520A (en) | Interface system for computer port sharing of multiple devices | |
| US7415558B2 (en) | Communication steering for use in a multi-master shared resource system | |
| TW594479B (en) | Method and apparatus for distributing bus loading in a data processing system | |
| EP0701215A1 (en) | An improved digital communication I/O port | |
| US5608882A (en) | Arrangement for transmitting data over a bus | |
| JP2000187507A (ja) | プログラマブル論理制御装置システムとモジュ―ル番号割り当て方法 | |
| JPH0939212A (ja) | 印刷機の制御のための装置 | |
| JP2000029735A (ja) | 自己試験を行う集積回路 | |
| US4937785A (en) | Visual signal processing backplane bus | |
| US7308023B1 (en) | Dual function clock signal suitable for host control of synchronous and asynchronous target devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080305 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080305 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |