JP2000184466A - Wiring system for input/output device for vehicle - Google Patents

Wiring system for input/output device for vehicle

Info

Publication number
JP2000184466A
JP2000184466A JP10354829A JP35482998A JP2000184466A JP 2000184466 A JP2000184466 A JP 2000184466A JP 10354829 A JP10354829 A JP 10354829A JP 35482998 A JP35482998 A JP 35482998A JP 2000184466 A JP2000184466 A JP 2000184466A
Authority
JP
Japan
Prior art keywords
output
input
signal
data
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10354829A
Other languages
Japanese (ja)
Inventor
Shinichi Sakamoto
伸一 坂本
Tatsuya Yoshida
龍也 吉田
Hiroyuki Saito
博之 斎藤
Mitsuru Koni
満 紺井
Taisetsu Tanimichi
太雪 谷道
Yuichi Kuramochi
祐一 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Car Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Car Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP10354829A priority Critical patent/JP2000184466A/en
Publication of JP2000184466A publication Critical patent/JP2000184466A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To miniaturize a control module and to reduce the weight of electric wires between the control module and input/output devices by linking plural input/output modules together with a control signal line against the control module. SOLUTION: The output devices of turn signal lamps 17 and 20 and tail amps 18 and 19 are connected to a rear integrated module(RIM) 6 being a control module through output modules 13-16. RIM 6 and the respective modules 13-16 are connected by control signal lines CL. The control signal lines CL connect the output modules 13-16 by series connection, namely, in a string. Since power is supplied to the control modules of VCM 3 and FIM 7 by a power line PL, a power source line can be reduced. Since the output modules 13-16 are connected in the string, the number of connection points of connectors can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、乗物の入出力デバ
イスの配線システムに係り、特に、自動車等のバッテリ
ー等の電源からスイッチのオン・オフに応じて複数の電
気負荷に電力を供給するのに好適な乗物の入出力デバイ
スの配線システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring system for an input / output device of a vehicle, and more particularly, to a method of supplying power from a power source such as a battery of an automobile or the like to a plurality of electric loads according to turning on / off of a switch. The present invention relates to a wiring system for an input / output device of a vehicle suitable for a vehicle.

【0002】[0002]

【従来の技術】従来の乗物の電力供給装置,例えば、自
動車の電力供給装置においては、バッテリーから電力を
ランプやモーター,センサ等の電気負荷に供給するに
は、各電気負荷とバッテリーとの間を、それぞれ電源線
で接続するようにしている。最近の自動車は、従来の自
動車に比べて電気負荷の数が増加しており、その結果、
電源線の本数が増加している。また、電源線は、各電気
負荷とバッテリーとの間のみならず、電気負荷を制御す
るためのスイッチとの間にも接続する必要があるため、
電源線の総延長距離も長くなっている。電源数の増加及
び総延長距離の増加は、車体重量の増加につながるた
め、燃費を悪くするものである。
2. Description of the Related Art In a conventional vehicle power supply device, for example, a vehicle power supply device, in order to supply electric power from a battery to electric loads such as lamps, motors, sensors, and the like, the electric power is supplied between each electric load and the battery. Are connected by a power supply line. Modern vehicles have a higher number of electrical loads than traditional vehicles, and as a result,
The number of power lines is increasing. In addition, since the power supply line needs to be connected not only between each electric load and the battery, but also with a switch for controlling the electric load,
The total extension distance of the power line has also become longer. An increase in the number of power supplies and an increase in the total extension distance lead to an increase in the weight of the vehicle body, which deteriorates fuel efficiency.

【0003】そこで、例えば、国際公開第96/265
70号パンフレット(1996)に記載されているよう
に、ループ状の電源線に複数の中継回路(制御モジュー
ル)を接続し、これらの中継回路のそれぞれに複数の電
気負荷を接続して、電力を供給するものが提案されてい
る。
[0003] Therefore, for example, International Publication No. 96/265.
As described in pamphlet No. 70 (1996), a plurality of relay circuits (control modules) are connected to a loop-shaped power supply line, and a plurality of electric loads are connected to each of these relay circuits to reduce power. Supplies have been proposed.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、制御モ
ジュールと電気負荷間は、一対一に接続されていて、ま
た、自動車の高性能化をはかるため、電気負荷の数が増
えている。そのため、バッテリーと制御モジュール間の
電線数および電線重量は、国際公開第96/26570
号パンフレット(1996)に記載されている方法で軽
減できるが、制御モジュールと電気負荷間の電線重量
は、依然として軽減できていないという問題があった。
また、制御モジュールと電気負荷間を接続を一対一に行
うと、負荷数に比例してコネクタの接続接点数は増え、
制御モジュールの電気回路の高集積化により、小型化を
図っても、コネクタの接点数が増加しているため、制御
モジュールを小型にできないという問題も生じている。
However, the control modules and the electric loads are connected one-to-one, and the number of electric loads is increasing in order to improve the performance of automobiles. Therefore, the number of wires and the weight of the wires between the battery and the control module are known from WO 96/26570.
However, there is a problem that the wire weight between the control module and the electric load has not been reduced yet.
Also, if the connection between the control module and the electric load is made one-to-one, the number of connection contacts of the connector increases in proportion to the number of loads,
Even if the size of the control module is reduced due to the high integration of the electric circuit, the number of contacts of the connector is increased, and thus the control module cannot be downsized.

【0005】本発明の目的は、制御モジュールの小型化
を図り、かつ、制御モジュールと入出力デバイス間の電
線重量を低減し得る乗物の入出力デバイスの配線システ
ムを提供することにある。
An object of the present invention is to provide a wiring system for a vehicle input / output device that can reduce the size of a control module and reduce the weight of electric wires between the control module and the input / output device.

【0006】[0006]

【課題を解決するための手段】(1)上記目的を達成す
るために、本発明は、制御モジュールと、複数の入出力
デバイスがそれぞれ接続される入出力モジュールとを備
え、上記制御モジュールに対して、上記複数の入出力モ
ジュールを制御信号線によって数珠繋ぎに接続するよう
にしたものである。本発明の目的は、制御モジュールの
小型化をでき、また、制御モジュールと入出力デバイス
間の電線重量を低減し得るものとなる。
(1) In order to achieve the above object, the present invention comprises a control module and an input / output module to which a plurality of input / output devices are respectively connected. The plurality of input / output modules are connected in a daisy chain by control signal lines. An object of the present invention is to reduce the size of the control module and to reduce the weight of the electric wire between the control module and the input / output device.

【0007】(2)上記(1)において、好ましくは、
上記制御信号線は、制御データ、デバイスアドレスデー
タ、クロック信号を伝送する信号線としたものである。
(2) In the above (1), preferably,
The control signal line is a signal line for transmitting control data, device address data, and a clock signal.

【0008】(3)上記(2)において、好ましくは、
上記制御モジュールからの出力された制御データは、直
列に接続された入出力デバイスの順に出力するようにし
たものである。
(3) In the above (2), preferably,
The control data output from the control module is output in the order of the input / output devices connected in series.

【0009】(4)上記(2)において、好ましくは、
上記入出力モジュールは、上記制御モジュールからの出
力されたデバイスアドレスデータを示すパルス信号を、
入力デバイスが送信、もしくは出力デバイスが受信した
とき、パルス信号の時比率を変更するようにしたもので
ある。
(4) In the above (2), preferably,
The input / output module outputs a pulse signal indicating device address data output from the control module,
When the input device transmits or receives the output device, the duty ratio of the pulse signal is changed.

【0010】(5)上記(1)において、好ましくは、
上記制御モジュールは、制御モジュールからの出力され
た信号と、戻された入力信号を比較して送受信が行われ
ていることを確認するようにしたものである。
(5) In the above (1), preferably,
The control module compares a signal output from the control module with a returned input signal to confirm that transmission and reception are being performed.

【0011】[0011]

【発明の実施の形態】以下、図1〜図9を用いて、本発
明の一実施形態による乗物の入出力デバイスの配線につ
いて説明する。最初に、図1を用いて、本実施形態によ
る乗物の入出力デバイスの配線システムの全体構成につ
いて説明する。図1は、本発明の一実施形態による乗物
の入出力デバイスの配線システムの全体構成を示すシス
テムブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Wiring of a vehicle input / output device according to one embodiment of the present invention will be described below with reference to FIGS. First, the overall configuration of the vehicle input / output device wiring system according to the present embodiment will be described with reference to FIG. FIG. 1 is a system block diagram showing the overall configuration of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【0012】バッテリー1は、電力線PLを介して、フ
ロント・インテグレート・モジュール(FIM)7,ボ
ディ・コントロール・モジュール(BCM)3,ドライ
バー・ドア・モジュール(DDM)4,リア・インテグ
レート・モジュール(RIM)6に接続されており、各
モジュール7,6,3に電力を供給している。
The battery 1 is connected via a power line PL to a front integration module (FIM) 7, a body control module (BCM) 3, a driver door module (DDM) 4, and a rear integration module (RIM). 6) and supplies power to each of the modules 7, 6, and 3.

【0013】フロント・インテグレート・モジュール
(FIM)7は、エンジンルームの前方に設置される。
FIM7は、ターン・シグナル・ランプの玉切れ診断信
号等の入力手段が接続され、また、左右のヘッドランプ
やターンシグナルランプ等のランプやホーン等の電気負
荷が接続される。FIM7は、マイクロコントローラを
内蔵している。
A front integrate module (FIM) 7 is installed in front of the engine room.
The FIM 7 is connected to input means such as a turn signal lamp, such as a burnout diagnosis signal, and is also connected to lamps such as left and right headlamps and turn signal lamps and electric loads such as horns. The FIM 7 has a built-in microcontroller.

【0014】ボディ・コントロール・モジュール(BC
M)3は、ダッシュボード近辺に設置される。BCM3
は、ステアリング近辺のスイッチやリモコン受信回路等
の入力手段が接続され、また、インジケータやソレノイ
ドやブザーや車内灯であるランプ等の電気負荷が接続さ
れる。BCM3は、演算処理装置(CPU)を内蔵して
いる。
Body control module (BC)
M) 3 is installed near the dashboard. BCM3
The switch is connected to input means such as a switch near the steering wheel and a remote control receiving circuit, and is also connected to an electric load such as an indicator, a solenoid, a buzzer, and a lamp serving as an interior light. The BCM 3 has a built-in arithmetic processing unit (CPU).

【0015】リア・インテグレート・モジュール(RI
M)6は、後部座席の後方に設置される。RIM6は、
後部座席側の左右のドアに備え付けられたパワー・ウイ
ンドウ・スイッチ等の入力手段が接続され、また、パワ
ー・ウインドウ・モーターやドアロックモーター等のモ
ーターや、左右のターン・シグナル・ランプ17,20
やテールライト18,19等のランプや、トランク・オ
ープン用のソレノイド等の電気負荷が接続される。本実
施形態においては、ターン・シグナル・ランプ17,2
0やテールライト18,19等の出力デバイスは、出力
モジュール13,14,15,16を介して、RIM6
に接続されている。RIM6と各出力モジュール13,
14,15,16の間は、制御信号線CLによって接続
される。制御信号線CLは、出力モジュール13,1
4,15,16を直列接続,即ち、数珠繋ぎ(ディージ
チェーン)に接続している。電力線PLは、各出力モジ
ュール13,14,15,16に接続されており、出力
モジュール内のスイッチの動作により、出力デバイスで
あるランプ17,20,18,19に電力を供給停止す
る。なお、出力モジュール13,14,15,16の詳
細構成及び動作については、図2以降を用いて説明す
る。RIM6は、マイクロコントローラを内蔵してい
る。
[0015] Rear integrated module (RI
M) 6 is installed behind the rear seat. RIM6 is
Input means such as power window switches provided on the left and right doors on the rear seat side are connected, and motors such as a power window motor and a door lock motor, and left and right turn signal lamps 17 and 20 are provided.
And electric loads such as solenoids for opening the trunk, and lamps such as the taillights 18 and 19. In the present embodiment, the turn signal lamps 17 and 2
Output devices such as 0 and tail lights 18 and 19 are output from the RIM 6 via output modules 13, 14, 15 and 16.
It is connected to the. RIM 6 and each output module 13,
14, 15, and 16 are connected by a control signal line CL. The control signal line CL is connected to the output modules 13 and 1
4, 15, and 16 are connected in series, that is, connected in a daisy chain. The power line PL is connected to each of the output modules 13, 14, 15, and 16, and stops the supply of power to the lamps 17, 20, 18, and 19 as output devices by the operation of a switch in the output module. The detailed configuration and operation of the output modules 13, 14, 15, 16 will be described with reference to FIG. The RIM 6 has a built-in microcontroller.

【0016】さらに、ドライバー・ドア・モジュール
(DDM)4は、運転席側のドアの内部に設置される。
DDM4は、パワー・ウインドウ・スイッチやドア・ミ
ラー・スイッチ等の入力デバイスが、入力モジュールを
介して接続され、また、パワー・ウインドウ・モーター
やドアロックモーター等のモーター等の電気負荷である
出力デバイスが、出力モジュールを介して接続される。
Further, a driver door module (DDM) 4 is installed inside the door on the driver's seat side.
The DDM4 is an output device to which input devices such as a power window switch and a door mirror switch are connected via an input module, and which is an electric load such as a motor such as a power window motor and a door lock motor. Are connected via an output module.

【0017】なお、図示は省略しているが、RIM6に
接続されているパワー・ウインドウ・モーターやドアロ
ックモーター等のモーターやソレノイド等の出力デバイ
スも、出力モジュールを介して、RIM6に接続されて
いる。また、FIM7に接続されているターン・シグナ
ル・ランプの玉切れ診断信号等の入力デバイスは、入力
モジュールを介して接続され、また、左右のヘッドラン
プやターンシグナルランプ等のランプやホーン等の電気
負荷である出力デバイスは、出力モジュールを介して接
続される。同様にして、BCM3に接続されるステアリ
ング近辺のスイッチやリモコン受信回路等の入力デバイ
スは、入力モジュールを介して接続され、また、インジ
ケータやソレノイドやブザーや車内灯であるランプ等の
電気負荷である出力デバイスは、出力モジュールを介し
て接続される。
Although not shown, motors such as power window motors and door lock motors and output devices such as solenoids connected to the RIM 6 are also connected to the RIM 6 via output modules. I have. An input device such as a turn signal lamp connected to the FIM 7 for diagnosing a broken ball of a turn signal lamp is connected via an input module. An output device, which is a load, is connected via an output module. Similarly, an input device such as a switch near the steering wheel or a remote control receiving circuit connected to the BCM 3 is connected via an input module, and is an electric load such as an indicator, a solenoid, a buzzer, or a lamp serving as a vehicle interior light. The output device is connected via an output module.

【0018】さらに、図示は省略しているが、電力線P
Lには、パッセンジャー・ドア・モジュール(PDM)
等も接続され、バッテリ1から電力が供給される。PD
Mは、運転席側のドアの内部に設置される。PDMは、
パワー・ウインドウ・スイッチやドア・ミラー・スイッ
チ等の入力デバイスが、入力モジュールを介して接続さ
れ、また、パワー・ウインドウ・モーターやドアロック
モーター等のモーター等の電気負荷である出力デバイス
が、出力モジュールを介して接続される。
Further, although not shown, the power line P
L has a passenger door module (PDM)
Are also connected, and power is supplied from the battery 1. PD
M is installed inside the door on the driver's seat side. PDM is
Input devices such as power window switches and door mirror switches are connected via input modules, and output devices which are electric loads such as motors such as power window motors and door lock motors are output. Connected via module.

【0019】入力デバイスから入力モジュールを介し
て、BCM3以外の制御モジュールに入力した信号は、
それぞれの制御モジュールが内蔵しているマイクロコン
トローラによって制御されて、信号線を介して、BCM
3の内部のCPUに取り込まれる。BCM3のCPU
は、必要な信号処理を施した上で、信号線を介して、各
制御モジュールに伝送し、制御モジュールは、出力モジ
ュールを介して、出力デバイスを制御する。
A signal input from the input device to a control module other than the BCM 3 via the input module is:
The BCM is controlled by a built-in microcontroller of each control module,
3 is taken into the CPU inside. BCM3 CPU
Performs necessary signal processing, and transmits the signal to each control module via a signal line. The control module controls an output device via the output module.

【0020】本実施形態では、BCM3やFIM7等の
制御モジュールは、電力線PLによって電力を供給する
ようにしているため、電源線を低減することができる。
また、出力デバイスを制御する出力モジュール13,1
4,15,16は、数珠繋ぎ接続されているため、RI
M6から出力する制御信号線CLは、2本でよいため、
RIM6のコネクタの接点数を減らすことができる。
In the present embodiment, since the control modules such as the BCM 3 and the FIM 7 supply power through the power line PL, the number of power lines can be reduced.
Output modules 13 and 1 for controlling output devices
4,15,16 are connected by rosary
Since only two control signal lines CL are output from M6,
The number of contacts of the connector of the RIM 6 can be reduced.

【0021】次に、図2を用いて、本実施形態による乗
物の入出力デバイスの配線システムの原理的な構成につ
いて説明する。図2は、本発明の一実施形態による乗物
の入出力デバイスの配線システムの原理的な構成を示す
ブロック図である。
Next, the principle configuration of the wiring system for the input / output device of the vehicle according to the present embodiment will be described with reference to FIG. FIG. 2 is a block diagram showing a basic configuration of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【0022】図示の例では、マイクロコントローラ60
は、出力モジュール61,63及び入力モジュール62
を用いて、出力デバイスである2個のランプ64,66
及び入力デバイスである1個のスイッチ65を制御す
る。マイクロコントローラ60は、演算機能のほかに、
パルス信号で外部装置とデータ転送を行えるポートを備
えている。マイクロコントローラ60は、パルス信号デ
ータの転送端子として、パルス出力ポート77,78
と、パルス入力ポート79,80と、クロック信号出力
端子Cを備えている。
In the example shown, the microcontroller 60
Are output modules 61 and 63 and an input module 62
, Two lamps 64 and 66 as output devices
And one switch 65 as an input device. The microcontroller 60 has an arithmetic function,
It has a port that can perform data transfer with an external device using a pulse signal. The microcontroller 60 includes pulse output ports 77 and 78 as transfer terminals for pulse signal data.
, Pulse input ports 79 and 80, and a clock signal output terminal C.

【0023】マイクロコントローラ60のパルス出力ポ
ート78から出力したアドレス信号69及びパルス出力
ポート77から出力したデータ信号70は、出力モジュ
ール61の入力端子に入力する。次に、出力モジュール
61の出力端子から出力したアドレス信号71及びデー
タ信号72は、入力モジュール62の入力端子に入力す
る。さらに、入力モジュール62の出力端子から出力し
たアドレス信号73及びデータ信号74は、出力モジュ
ール63の入力端子に入力する。そして、出力モジュー
ル63の出力端子から出力したアドレス信号75及びデ
ータ信号76は、それぞれ、マイクロコントローラ60
のパルス入力ポート79,80に入力する。 マイクロ
コントローラ60のクロック信号出力端子Cから出力し
たクロック信号68は、それぞれ、出力モジュール61
の共通端子,入力モジュール62の共通端子,出力モジ
ュール63の共通端子にバス形式で入力する。また、バ
ッテリー1の正極端子は、電力線PLによって、マイク
ロコントローラ60の電源端子VB,出力モジュール6
1の共通端子,入力モジュール62の共通端子,出力モ
ジュール63の共通端子に接続されており、バス形式で
電力を供給する。
The address signal 69 output from the pulse output port 78 of the microcontroller 60 and the data signal 70 output from the pulse output port 77 are input to the input terminal of the output module 61. Next, the address signal 71 and the data signal 72 output from the output terminal of the output module 61 are input to the input terminal of the input module 62. Further, the address signal 73 and the data signal 74 output from the output terminal of the input module 62 are input to the input terminal of the output module 63. The address signal 75 and the data signal 76 output from the output terminal of the output module 63 are respectively
Are input to the pulse input ports 79 and 80. The clock signal 68 output from the clock signal output terminal C of the microcontroller 60 is output to the output module 61, respectively.
, A common terminal of the input module 62, and a common terminal of the output module 63. The positive terminal of the battery 1 is connected to the power terminal VB of the microcontroller 60 and the output module 6 by the power line PL.
1 and a common terminal of the input module 62 and a common terminal of the output module 63, and supplies power in a bus format.

【0024】次に、図3を用いて、本実施形態による乗
物の入出力デバイスの配線システムに用いる出力モジュ
ールの構成について説明する。図3は、本発明の一実施
形態による乗物の入出力デバイスの配線システムに用い
る出力モジュールの構成を示すブロック図である。
Next, the configuration of the output module used in the wiring system for the input / output device of the vehicle according to the present embodiment will be described with reference to FIG. FIG. 3 is a block diagram showing a configuration of an output module used in a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【0025】出力モジュール61は、出力ロジック回路
61Aと、出力回路61Bを備えている。出力回路61
Bは、パワーMOS−FET等の半導体スイッチング素
子から構成されている。なお、出力ロジック回路61A
の詳細構成については、図4を用いて後述する。
The output module 61 has an output logic circuit 61A and an output circuit 61B. Output circuit 61
B is composed of a semiconductor switching element such as a power MOS-FET. The output logic circuit 61A
The detailed configuration will be described later with reference to FIG.

【0026】出力ロジック回路61Aは、アナログ入力
端子A−Iに入力するアドレス信号69によって自らの
出力モジュールが指定されているときは、ディジタル入
力端子D−Iに入力するデータ信号70に基づいて、出
力回路61Bの中の半導体スイッチ素子をオン・オフす
る制御出力OUTを出力する。出力回路61は、制御出力O
UTに基づいてオン・オフして、電力線PLから端子Pを
介して供給される電力を、ランプ64に供給したり、遮
断したりする。クロック端子Cには、クロック信号68
が入力する。
When its output module is designated by the address signal 69 input to the analog input terminal A-I, the output logic circuit 61A outputs a signal based on the data signal 70 input to the digital input terminal D-I. A control output OUT for turning on / off the semiconductor switch element in the output circuit 61B is output. The output circuit 61 has a control output O
The power is turned on / off based on the UT, and the power supplied from the power line PL via the terminal P is supplied to the lamp 64 or cut off. The clock terminal C has a clock signal 68
Enter.

【0027】また、出力ロジック回路61Aは、他の入
出力モジュールに対するアドレス信号69やデータ信号
70は、そのまま、アナログ出力端子A−O及びデジタ
ル出力端子D−Oから、アドレス信号71やデータ信号
72として出力する。なお、図2に示した出力モジュー
ル63も、出力モジュール61と同様の構成を備えてい
る。
The output logic circuit 61A outputs an address signal 71 and a data signal 72 from the analog output terminal A-O and the digital output terminal D-O without changing the address signal 69 and the data signal 70 for other input / output modules. Output as The output module 63 shown in FIG. 2 has the same configuration as the output module 61.

【0028】次に、図4及び図5を用いて、本実施形態
による乗物の入出力デバイスの配線システムの出力モジ
ュール61に用いる出力ロジック回路61Aの構成及び
動作について説明する。図4は、本発明の一実施形態に
よる乗物の入出力デバイスの配線システムの出力モジュ
ールに用いる出力ロジック回路の構成を示すブロック図
であり、図5は、本発明の一実施形態による乗物の入出
力デバイスの配線システムの出力モジュールに用いる出
力ロジック回路の動作を示すタイムチャートである。
Next, the configuration and operation of the output logic circuit 61A used in the output module 61 of the vehicle input / output device wiring system according to the present embodiment will be described with reference to FIGS. FIG. 4 is a block diagram showing a configuration of an output logic circuit used in an output module of a wiring system for an input / output device of a vehicle according to an embodiment of the present invention, and FIG. 5 is a time chart illustrating an operation of an output logic circuit used in an output module of a wiring system of an output device.

【0029】図4に示すように、出力ロジック回路61
Aは、6ビットのアドレス・シフトレジスタ220と、
データレジスタ221と、ラッチパルス幅検出回路22
2と、リセット信号検出回路223と、データラッチ回
路225と、論理回路226と、データラッチフラグ出
力回路235とを備えている。
As shown in FIG. 4, the output logic circuit 61
A is a 6-bit address shift register 220;
Data register 221, latch pulse width detection circuit 22
2, a reset signal detection circuit 223, a data latch circuit 225, a logic circuit 226, and a data latch flag output circuit 235.

【0030】アドレス・シフトレジスタ220は、アド
レス入力端子230からデータ端子Dに入力したアドレ
ス信号を、クロック端子Cに入力するクロック信号を用
いて、6ビット分シフトして、アドレス出力端子233
から出力する。データレジスタ221は、データ入力端
子231からデータ端子Dに入力したデータ信号を保持
するとともに、その値を反転して出力する。なお、反転
する理由については、後述する。
The address shift register 220 shifts an address signal input from the address input terminal 230 to the data terminal D by 6 bits using a clock signal input to the clock terminal C, and shifts the address signal by an address output terminal 233.
Output from The data register 221 holds the data signal input from the data input terminal 231 to the data terminal D, and inverts and outputs the value. The reason for inversion will be described later.

【0031】ラッチパルス幅検出回路222は、アドレ
ス入力端子230からデータ端子Dに入力するアドレス
信号のパルス幅を検出する。ここで、図5を用いて後述
するように、アドレス信号としては、デューティ2/3
パルス信号(Highレベルがクロック4個分の幅)
と、デューティ1/3パルス信号(Highレベルがク
ロック2個分の幅)とがあり、デューティ2/3パルス
のアドレス信号が入力したことを検出する。リセット信
号検出回路223は、アドレス入力端子230から入力
するアドレス信号からリセット信号を検出する。なお、
図5を用いて後述するように、リセット信号は、6ビッ
ト分のLowレベルの信号である。
The latch pulse width detection circuit 222 detects the pulse width of an address signal input from the address input terminal 230 to the data terminal D. Here, as described later with reference to FIG. 5, the address signal has a duty of 2/3.
Pulse signal (High level is width of 4 clocks)
And a duty 1/3 pulse signal (High level has a width of two clocks), and detects that an address signal of a duty 2/3 pulse has been input. The reset signal detection circuit 223 detects a reset signal from an address signal input from the address input terminal 230. In addition,
As described later with reference to FIG. 5, the reset signal is a low-level signal for 6 bits.

【0032】データラッチ回路225は、データ入力端
子231に入力したデータ信号を、論理回路226の出
力信号に応じて、ラッチする。論理回路226は、ラッ
チパルス幅検出回路222の出力がLowレベルで、か
つ、データラッチフラグ回路235の出力がHighレ
ベルのとき、Highレベルの出力を出力する。データ
ラッチフラグ出力回路235は、ラッチパルス幅検出回
路222の出力でセットされ、リセット信号検出回路2
23の出力でリセットされる。
The data latch circuit 225 latches the data signal input to the data input terminal 231 according to the output signal of the logic circuit 226. The logic circuit 226 outputs a high-level output when the output of the latch pulse width detection circuit 222 is at a low level and the output of the data latch flag circuit 235 is at a high level. The data latch flag output circuit 235 is set by the output of the latch pulse width detection circuit 222,
Reset at output 23.

【0033】次に、図5及び図4を用いて、本実施形態
による出力ロジック回路61Aの動作について説明す
る。図5において、図5(A)は、図2に示したクロッ
ク信号68を示しており、図5(B)は、図2に示した
アドレス信号69を示しており、図5(C)は、図2に
示したデータ信号70を示している。また、図5(D)
は、図2に示したアドレス信号71を示しており、図5
(E)は、図2に示したデータ信号72を示している。
また、図5(F)は、図2に示したアドレス信号73を
示しており、図5(G)は、図2に示したデータ信号7
4を示している。また、図5(H)は、図2に示したア
ドレス信号75を示しており、図5(I)は、図2に示
したデータ信号76を示している。
Next, the operation of the output logic circuit 61A according to the present embodiment will be described with reference to FIGS. 5A shows the clock signal 68 shown in FIG. 2, FIG. 5B shows the address signal 69 shown in FIG. 2, and FIG. 5C shows the clock signal 68 shown in FIG. , The data signal 70 shown in FIG. FIG. 5 (D)
5 shows the address signal 71 shown in FIG.
(E) shows the data signal 72 shown in FIG.
FIG. 5F shows the address signal 73 shown in FIG. 2, and FIG. 5G shows the data signal 7 shown in FIG.
4 is shown. FIG. 5H shows the address signal 75 shown in FIG. 2, and FIG. 5I shows the data signal 76 shown in FIG.

【0034】図5(B)に示すように、マイクロコント
ローラ60から出力されるアドレス信号69は、0スロ
ット〜3スロットの4個のスロットから構成され、これ
が繰り返される信号である。1つのスロットは、図5
(A)に示すように、6個のクロック幅を有している。
図2に示すように、マイクロコントローラ60から、順
次、出力モジュール61,入力モジュール62,出力モ
ジュール63の順で数珠繋ぎに接続されている場合、1
スロットが出力モジュール61を指定するアドレス信号
として作用し、2スロットが入力モジュール62を指定
するアドレス信号として作用し、3スロットが出力モジ
ュール63を指定するアドレス信号として作用する。1
スロット〜3スロットは、Highレベルが4クロック
分連続する2/3デューティ(1つのスロットが6クロ
ック分として、Highレベルが4クロック分)の信号
である。なお、0スロットは、Lowレベルが6クロッ
ク分連続する信号であり、出力ロジック回路61Aや入
力ロジック回路をリセットするための信号である。
As shown in FIG. 5B, the address signal 69 output from the microcontroller 60 is composed of four slots from 0 to 3 slots, and is a signal that is repeated. One slot is shown in FIG.
As shown in (A), it has six clock widths.
As shown in FIG. 2, when the output module 61, the input module 62, and the output module 63 are sequentially connected in a daisy chain from the microcontroller 60, 1
The slot acts as an address signal designating the output module 61, the two slots act as address signals designating the input module 62, and the three slots act as address signals designating the output module 63. 1
The slots 3 to 3 are signals of / duty (High level is equivalent to 4 clocks, where one slot is equivalent to 6 clocks, and High level is equivalent to 4 clocks). The 0 slot is a signal whose Low level is continuous for 6 clocks, and is a signal for resetting the output logic circuit 61A and the input logic circuit.

【0035】図5(B)の0スロットのアドレス信号
が、図4に示したアドレス入力端子230に入力する
と、リセット信号検出回路223は、6クロック分のL
owレベルの信号であることからリセット信号が入力し
たことを検出して、出力QをHighレベルにする。こ
の出力Qによって、データラッチフラグ回路235がリ
セットされる。
When the address signal of slot 0 in FIG. 5B is input to the address input terminal 230 shown in FIG. 4, the reset signal detecting circuit 223 outputs L for six clocks.
Since the signal is at the low level, it is detected that the reset signal has been input, and the output Q is set to the high level. The output Q resets the data latch flag circuit 235.

【0036】次に、図5(B)の1スロットのアドレス
信号が、図4に示したアドレス入力端子230に入力す
ると、ラッチパルス幅検出回路222は、Highレベ
ルが4クロック分であることから、2/3デューティパ
ルスであることを検出して、出力QをHighレベルに
する。この出力Qによって、データラッチフラグ回路2
35がセットされ、論理回路226の出力がHighレ
ベルになる。
Next, when the address signal of one slot shown in FIG. 5B is input to the address input terminal 230 shown in FIG. 4, the latch pulse width detection circuit 222 determines that the High level is for four clocks. , The output Q is set to a high level. The output Q causes the data latch flag circuit 2
35 is set, and the output of the logic circuit 226 becomes High level.

【0037】論理回路226の出力がHighレベルに
なると、データラッチ回路225は、データ入力端子2
31から入力したデータを、ラッチする。即ち、図5
(C)の1スロットのデータ(ランプ0データ)をラッ
チする。ランプ0データがLowレベルのとき、図3に
示したランプ64をオフするものであるならば、データ
ラッチ回路225の出力Qは、出力端子OUT205か
ら出力して、図3に示した出力回路61Bを非導通とし
て、ランプ64への通電を遮断する。
When the output of the logic circuit 226 goes high, the data latch circuit 225 switches to the data input terminal 2
The data input from 31 is latched. That is, FIG.
The data (lamp 0 data) of one slot in (C) is latched. When the lamp 0 data is at the Low level, if the lamp 64 shown in FIG. 3 is to be turned off, the output Q of the data latch circuit 225 is output from the output terminal OUT205, and the output circuit 61B shown in FIG. Is turned off, and the power supply to the lamp 64 is cut off.

【0038】また、論理回路226の出力がHighレ
ベルになると、アドレス・シフトレジスタ220は、ビ
ット2〜ビット5をリセットする。従って、アドレス出
力端子233から出力されるアドレス信号71は、図5
(D)の1スロットに示すように、1/3デューティの
信号に変換される。なお、図中、●は、デューティを2
/3から1/3に変換したことを示している。他の出力
回路や入力回路は、アドレス信号のデューティが2/3
のとき、自らを指定するアドレス信号であると判定して
いるので、デューティを1/3に変換することにより、
1スロットのアドレス信号が、他の入出力モジュールを
指定するアドレス信号としては用いられないことにな
る。
When the output of the logic circuit 226 goes high, the address shift register 220 resets bits 2-5. Therefore, the address signal 71 output from the address output terminal 233 is
As shown in one slot (D), the signal is converted into a signal of 1/3 duty. In the figure, ● indicates that the duty is 2
This indicates that conversion from / 3 to 1/3 has been performed. In other output circuits and input circuits, the duty of the address signal is 2/3.
At this time, since it is determined that the address signal designates itself, by converting the duty to 1/3,
The address signal of one slot is not used as an address signal for specifying another input / output module.

【0039】また、論理回路226の出力がHighレ
ベルになると、データレジスタ221は、データ入力端
子231から入力したデータ信号(図5(C)の1スロ
ットのデータ)を、図5(E)に示すように、反転し
て、データ出力端子234から出力する。この反転され
たデータは、最終的に、マイクロコントローラ60に返
されるので、マイクロコントローラ60は、最初に出力
した状態と比較して、反転されている場合には、所定の
入出力モジュールで、そのデータに基づく制御が実行さ
れたことを判断できる。
When the output of the logic circuit 226 becomes High level, the data register 221 converts the data signal (data of one slot in FIG. 5C) input from the data input terminal 231 into FIG. As shown, the data is inverted and output from the data output terminal 234. Since the inverted data is finally returned to the microcontroller 60, the microcontroller 60 compares the inverted data with the first output state. It can be determined that the control based on the data has been executed.

【0040】次に、図6を用いて、本実施形態による乗
物の入出力デバイスの配線システムに用いる入力モジュ
ールの構成について説明する。図6は、本発明の一実施
形態による乗物の入出力デバイスの配線システムに用い
る入力モジュールの構成を示すブロック図である。
Next, the configuration of the input module used in the wiring system of the input / output device of the vehicle according to the present embodiment will be described with reference to FIG. FIG. 6 is a block diagram showing a configuration of an input module used in a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【0041】入力モジュール62は、入力ロジック回路
62Aと、入力回路62Bを備えている。入力回路62
Bは、電力線PLに接続されたプルアップ抵抗RPUから
構成されている。なお、入力ロジック回路62Aの詳細
構成については、図7を用いて後述する。
The input module 62 has an input logic circuit 62A and an input circuit 62B. Input circuit 62
B is composed of a pull-up resistor RPU connected to the power line PL. The detailed configuration of the input logic circuit 62A will be described later with reference to FIG.

【0042】入力ロジック回路62Aは、アナログ入力
端子A−Iに入力するアドレス信号71によって自らの
入力モジュールが指定されているときは、入力回路62
Bを用いて、スイッチ65のoオン・オフ状態を、入力
端子INから取り込む。クロック端子Cには、クロック
信号68が入力する。
When the input logic circuit 62A specifies its own input module by the address signal 71 input to the analog input terminals AI, the input logic circuit 62A operates as follows.
Using B, the o on / off state of the switch 65 is fetched from the input terminal IN. The clock signal 68 is input to the clock terminal C.

【0043】また、入力ロジック回路62Aは、図3に
おいて説明した出力回路61Aと同様に、他の入出力モ
ジュールに対するアドレス信号71やデータ信号72
は、そのまま、アナログ出力端子A−O及びデジタル出
力端子D−Oから、アドレス信号73やデータ信号74
として出力する。
The input logic circuit 62A is provided with an address signal 71 and a data signal 72 for other input / output modules, similarly to the output circuit 61A described in FIG.
Are directly supplied from the analog output terminal A-O and the digital output terminal DO to the address signal 73 and the data signal 74.
Output as

【0044】次に、図7及び図5を用いて、本実施形態
による乗物の入出力デバイスの配線システムの入力モジ
ュール62に用いる入力ロジック回路62Aの構成及び
動作について説明する。図7は、本発明の一実施形態に
よる乗物の入出力デバイスの配線システムの入力モジュ
ールに用いる入力ロジック回路の構成を示すブロック図
である。
Next, the configuration and operation of the input logic circuit 62A used in the input module 62 of the vehicle input / output device wiring system according to the present embodiment will be described with reference to FIGS. FIG. 7 is a block diagram illustrating a configuration of an input logic circuit used in an input module of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【0045】図7に示すように、入力ロジック回路62
Aは、6ビットのアドレス・シフトレジスタ200と、
データレジスタ201と、セレクト回路202と、ラッ
チパルス幅検出回路203と、リセット信号検出回路2
04と、6ビットのデータセレクトレジスタ205と、
データラッチ回路206と、データラッチフラグ出力回
路207論理回路208とを備えている。
As shown in FIG. 7, the input logic circuit 62
A is a 6-bit address shift register 200;
Data register 201, select circuit 202, latch pulse width detection circuit 203, reset signal detection circuit 2
04, a 6-bit data select register 205,
A data latch circuit 206 and a data latch flag output circuit 207 and a logic circuit 208 are provided.

【0046】アドレス・シフトレジスタ200は、図4
に示したアドレス・シフトレジスタ220と同様に、ア
ドレス入力端子210からデータ端子Dに入力したアド
レス信号を、クロック端子Cに入力するクロック信号を
用いて、6ビット分シフトして、アドレス出力端子21
3から出力する。データレジスタ201は、セレクタ回
路202によって選択されたデータ入力端子211から
データ端子Dに入力したデータ信号若しくは、データラ
ッチ回路206にラッチされたデータを保持するととも
に、その値を出力する。
The address shift register 200 shown in FIG.
Similarly to the address shift register 220 shown in FIG. 2, the address signal input from the address input terminal 210 to the data terminal D is shifted by 6 bits using the clock signal input to the clock terminal C, and the address output terminal 21 is shifted.
Output from 3. The data register 201 holds the data signal input to the data terminal D from the data input terminal 211 selected by the selector circuit 202 or the data latched by the data latch circuit 206, and outputs the value.

【0047】セレクタ回路202は、データセレクトレ
ジスタ205の出力に応じて、入力するデータを選択す
る。ラッチパルス幅検出回路203は、図4に示したラ
ッチパルス幅検出回路223と同様に、アドレス入力端
子210からデータ端子Dに入力するアドレス信号のパ
ルス幅を検出する。
The selector circuit 202 selects data to be input according to the output of the data select register 205. The latch pulse width detection circuit 203 detects the pulse width of the address signal input from the address input terminal 210 to the data terminal D, similarly to the latch pulse width detection circuit 223 shown in FIG.

【0048】リセット信号検出回路204は、図4に示
したリセット信号検出回路223と同様に、アドレス入
力端子210から入力するアドレス信号からリセット信
号を検出する。データセレクトレジスタ205は、デー
タ送出のタイミングがセットされるレジスタであり、例
えば、入力ロジック回路62Aが2スロット目にデータ
を送出するものであるならば、2スロットに対応位置の
ビットを「1」にする。
The reset signal detection circuit 204 detects a reset signal from an address signal input from the address input terminal 210, similarly to the reset signal detection circuit 223 shown in FIG. The data select register 205 is a register in which data transmission timing is set. For example, if the input logic circuit 62A transmits data to the second slot, the bit corresponding to the second slot is set to “1”. To

【0049】データラッチ回路206は、データ入力端
子215に入力したスイッチ65のデータ信号を、論理
回路208の出力信号に応じて、ラッチする。データラ
ッチフラグ出力回路207は、ラッチパルス幅検出回路
202の出力でセットされ、リセット信号検出回路20
4の出力でリセットされる。論理回路208は、ラッチ
パルス幅検出回路202の出力がLowレベルで、か
つ、データラッチフラグ回路207の出力がHighレ
ベルのとき、Highレベルの出力を出力する。
The data latch circuit 206 latches the data signal of the switch 65 input to the data input terminal 215 according to the output signal of the logic circuit 208. The data latch flag output circuit 207 is set by the output of the latch pulse width detection circuit 202,
It is reset by the output of 4. The logic circuit 208 outputs an output at a high level when the output of the latch pulse width detection circuit 202 is at a low level and the output of the data latch flag circuit 207 is at a high level.

【0050】次に、図5及び図7を用いて、本実施形態
による入力ロジック回路62Aの動作について説明す
る。図5(D)の0スロットのアドレス信号が、図7に
示したアドレス入力端子210に入力すると、リセット
信号検出回路204は、6クロック分のLowレベルの
信号であることからリセット信号が入力したことを検出
して、出力QをHighレベルにする。この出力Qによ
って、データラッチフラグ回路207がリセットされ
る。
Next, the operation of the input logic circuit 62A according to the present embodiment will be described with reference to FIGS. When the address signal of slot 0 in FIG. 5D is input to the address input terminal 210 shown in FIG. 7, the reset signal is input to the reset signal detection circuit 204 because it is a Low level signal for six clocks. Is detected, the output Q is set to High level. This output Q resets the data latch flag circuit 207.

【0051】次に、図5(D)の2スロットのアドレス
信号が、図7に示したアドレス入力端子210に入力す
ると、ラッチパルス幅検出回路202は、Highレベ
ルが4クロック分であることから、2/3デューティパ
ルスであることを検出して、出力QをHighレベルに
する。この出力Qによって、データラッチフラグ回路2
07がセットされ、論理回路208の出力がHighレ
ベルになる。
Next, when the two-slot address signal of FIG. 5D is input to the address input terminal 210 shown in FIG. 7, the latch pulse width detection circuit 202 determines that the High level is for four clocks. , The output Q is set to a high level. The output Q causes the data latch flag circuit 2
07 is set, and the output of the logic circuit 208 becomes High level.

【0052】論理回路208の出力がHighレベルに
なると、データラッチ回路206は、データ入力端子2
11から入力したデータを、ラッチする。即ち、図5
(C)の1スロットのデータ(ランプ0データ)をラッ
チする。ランプ0データがLowレベルのとき、図3に
示したランプ64をオフするものであるならば、データ
ラッチ回路206の出力Qは、出力端子OUT206か
ら出力して、図3に示した入力回路62Bを非導通とし
て、ランプ64への通電を遮断する。
When the output of the logic circuit 208 goes high, the data latch circuit 206 switches to the data input terminal 2
The data input from 11 is latched. That is, FIG.
The data (lamp 0 data) of one slot in (C) is latched. When the lamp 0 data is at the low level, if the lamp 64 shown in FIG. 3 is to be turned off, the output Q of the data latch circuit 206 is output from the output terminal OUT206 and the input circuit 62B shown in FIG. Is turned off, and the power supply to the lamp 64 is cut off.

【0053】また、論理回路208の出力がHighレ
ベルになると、データセレクトレジスタ205は、送出
タイミングをセットする。データセレクトレジスタ20
5にセットデータは、クロック信号で、順次シフトさ
れ、所定のタイミングになると、セレクタ回路202
を、データ入力端子211側からデータラッチ回路20
6側に切り替えて、データラッチ回路206にラッチさ
れたスイッチ65の開閉状態を示すデータを、データレ
ジスタ201に保持し、さらに、データ出力端子214
から出力する。
When the output of the logic circuit 208 goes high, the data select register 205 sets the transmission timing. Data select register 20
5, the set data is sequentially shifted by a clock signal, and at a predetermined timing, the selector circuit 202
From the data input terminal 211 side to the data latch circuit 20
6, the data indicating the open / closed state of the switch 65 latched by the data latch circuit 206 is held in the data register 201, and the data output terminal 214
Output from

【0054】また、論理回路208の出力がHighレ
ベルになると、アドレス・シフトレジスタ200は、ビ
ット2〜ビット5をリセットする。従って、アドレス出
力端子213から出力されるアドレス信号73は、図5
(F)の2スロットに示すように、1/3デューティの
信号に変換される。
When the output of the logic circuit 208 goes high, the address shift register 200 resets bits 2 to 5. Therefore, the address signal 73 output from the address output terminal 213 is
As shown in the two slots (F), the signal is converted into a signal of 1/3 duty.

【0055】次に、図8を用いて、本実施形態による乗
物の入出力デバイスの配線システムをDDM4に適用し
た一例について説明する。図8は、本発明の一実施形態
による乗物の入出力デバイスの配線システムをDDMに
適用した一例の構成を示すブロック図である。
Next, an example in which the wiring system of the vehicle input / output device according to the present embodiment is applied to the DDM 4 will be described with reference to FIG. FIG. 8 is a block diagram showing an example of a configuration in which a wiring system for a vehicle input / output device according to an embodiment of the present invention is applied to a DDM.

【0056】DDM4は、マイクロコントローラ66を
備えており、信号線31を介して他の制御モジュールと
多重通信により接続されている。また、DDM4に接続
される出力デバイスとしては、前右のパワーウインドモ
ータ23,前右のドアロックモータ35,右のミラー左
右駆動モータ37,右のミラー上下駆動モータ39,右
のミラー格納モータ41,ミラーヒータ43,パワーウ
インド・スイッチ・イルミネーション30がある。これ
らの各出力デバイスとマイクロコントローラ66の間に
は、出力モジュール100,…,111が配置され、出
力直列バスBoによって、数珠繋ぎに接続されている。
出力モジュール100,…,111の構成は、図3にお
いて説明したようになっている。出力直列バスBoは、
図3において説明したアドレス信号とデータ信号とクロ
ック信号が供給される制御信号線である。電力線PLか
らは、各出力モジュール100,…,111に電力が供
給されており、出力モジュール100,…,111を介
して、出力デバイス33,35,37,39,41に電
力が供給される。
The DDM 4 includes a microcontroller 66, and is connected to other control modules via the signal line 31 by multiplex communication. Output devices connected to the DDM 4 include a front right power window motor 23, a front right door lock motor 35, a right mirror left / right drive motor 37, a right mirror up / down drive motor 39, and a right mirror storage motor 41. , A mirror heater 43, and a power window switch illumination 30. The output modules 100,..., 111 are arranged between these output devices and the microcontroller 66, and are connected in a daisy chain by an output serial bus Bo.
The configuration of the output modules 100,..., 111 is as described in FIG. The output serial bus Bo is
This is a control signal line to which the address signal, the data signal, and the clock signal described in FIG. 3 are supplied. Power is supplied to each of the output modules 100,..., 111 from the power line PL, and is supplied to the output devices 33, 35, 37, 39, 41 via the output modules 100,.

【0057】また、DDM4に接続される入力デバイス
としては、前右のロック検出スイッチ46,パワーウィ
ンドメインスイッチ47,ドアロックスイッチ48,ド
アアンロックスイッチ49,前右のパワーウィンドロッ
ク検出スイッチ50がある。これらの各入力デバイスと
マイクロコントローラ66の間には、入力モジュール1
20,…,133がが配置され、入力直列バスBiによ
って、数珠繋ぎに接続されている。入力モジュール12
0,…,133の構成は、図5において説明したように
なっている。入力直列バスBiは、図5において説明し
たアドレス信号とデータ信号とクロック信号が供給され
る制御信号線である。電力線PLからは、各入力モジュ
ール120,…,133に電力が供給されており、入力
モジュール120,…,133を介して、入力デバイス
46,…,50の状態が検出される。
The input devices connected to the DDM 4 include a front right lock detection switch 46, a power window domain switch 47, a door lock switch 48, a door unlock switch 49, and a front right power window lock detection switch 50. is there. An input module 1 is provided between each of these input devices and the microcontroller 66.
, 133 are arranged and connected in a daisy chain by an input serial bus Bi. Input module 12
The configuration of 0,..., 133 is as described in FIG. The input serial bus Bi is a control signal line to which the address signal, the data signal, and the clock signal described with reference to FIG. 5 are supplied. Power is supplied from the power line PL to each of the input modules 120,..., 133, and the states of the input devices 46,.

【0058】マイクロコントローラ66は、出力側アド
レス信号として、1個の6クロックの0レベル信号と1
2個の2/3デューティパルス信号からなる13スロッ
トのアドレス信号を出力する。各スロットのデータ信号
は、1スロットはP/Wモータ23のアップ信号、2ス
ロットはP/Wモータ23のダウン信号、の順で、13
スロットはP/WSWイルミ30の点滅信号を出力す
る。
The microcontroller 66 outputs one 6-clock 0 level signal and 1
An address signal of 13 slots composed of two 2/3 duty pulse signals is output. The data signal of each slot is as follows: 1 slot is an up signal of the P / W motor 23; 2 slot is a down signal of the P / W motor 23;
The slot outputs a blinking signal of the P / WSW illumination 30.

【0059】また、入力側シリアルバスのアドレス信号
は、1個の6クロックの0レベル信号と、14個の2/
3デューティパルス信号からなる15スロットのアドレ
ス信号を出力する。マイクロコントローラ66に戻され
たデータ信号は、1スロットはロック検出SW46、2
スロットはP/WメインSW47で、最後はP/Wロッ
ク検出信号50の信号である。ここで、入力側で送信す
るデータ信号は、前回入力されたデータの反転信号とす
る。この動作でデータ変化がないときに、データ更新が
チェックできる。なお、図示する例では、入力と出力に
バスを2系統に分割したが、データ更新速度が長くても
よいときは1本にまとめることができる。
The input serial bus address signal is composed of one 6-clock 0 level signal and 14 2/0 signals.
An address signal of 15 slots composed of 3 duty pulse signals is output. The data signal returned to the microcontroller 66 includes a lock detection SW 46,
The slot is the P / W main switch 47, and the last is the signal of the P / W lock detection signal 50. Here, the data signal transmitted on the input side is an inverted signal of the previously input data. When there is no data change by this operation, the data update can be checked. In the illustrated example, the bus is divided into two systems for input and output. However, when the data update speed may be long, the buses can be combined into one.

【0060】ここで、DDM4と出力デバイスを接続す
るために、DDM4には、出力端子Co1,Co2が設けら
れており、出力デバイスのための接続点の数は、2個で
ある。また、DDM4と入力デバイスを接続するため
に、DDM4には、入力端子Ci1,Ci2が設けられてお
り、入力デバイスのための接続点の数は、2個である。
そして、出力デバイスの個数が増加し、また、入力デバ
イスの個数が増加した場合でも、それぞれの接続点の数
は、2個づつであり、DDMのような制御モジュールと
入出力デバイスを接続する接続点の数は、4個で済むた
め、制御モジュールのコネクタの接続点の個数を減らす
ことができる。従って、制御モジュールの小型化を図る
ことができる。また、入出力デバイスに電力を供給する
ための電力線も、元の電力線から直接出力モジュールに
電力線を配置すればよいものであるため、電力線の重量
を低減することができる。
Here, in order to connect the DDM 4 and the output device, the DDM 4 is provided with output terminals Co1 and Co2, and the number of connection points for the output device is two. In order to connect the DDM 4 to the input device, the DDM 4 is provided with input terminals Ci1 and Ci2, and the number of connection points for the input device is two.
Even when the number of output devices is increased and the number of input devices is increased, the number of connection points is two each, and connection points for connecting a control module such as a DDM to an input / output device are provided. Since only four points are required, the number of connection points of the connector of the control module can be reduced. Therefore, the size of the control module can be reduced. In addition, the power line for supplying power to the input / output device can be configured by directly arranging the power line from the original power line to the output module, so that the weight of the power line can be reduced.

【0061】ここで、図9を用いて、参考までに、従来
の方式によるDDM4と入出力デバイス間の配線構成に
ついて説明する。なお、図8と同一符号は、同一部分を
示している。図9は、従来の配線システムをDDMに適
用した一例の構成を示すブロック図である。
Here, the wiring configuration between the DDM 4 and the input / output device according to the conventional method will be described for reference with reference to FIG. The same reference numerals as those in FIG. 8 indicate the same parts. FIG. 9 is a block diagram showing an example of a configuration in which a conventional wiring system is applied to a DDM.

【0062】DDM4は、マイクロコントローラ66
と、電源回路45と、入力回路と、出力回路とから構成
されている。マイクロコントローラ66は、信号線31
に接続されている。マイクロコントローラ66は、入力
手段から入力したデータを、信号線31を介して、BC
M3に伝送する。また、マイクロコントローラ66は、
信号線31を介して伝送されてくるデータを取り込んで
出力回路32等に出力する。
The DDM 4 has a microcontroller 66
, A power supply circuit 45, an input circuit, and an output circuit. The microcontroller 66 is connected to the signal line 31
It is connected to the. The microcontroller 66 converts the data input from the input means into a BC
Transmit to M3. Also, the microcontroller 66
It takes in data transmitted through the signal line 31 and outputs it to the output circuit 32 and the like.

【0063】電源回路45は、電力線PLに接続されて
おり、バッテリーから供給される電力から所定の電圧に
変換し、マイクロコントローラ66の駆動電圧を供給す
るとともに、入力回路における入力信号取り込みのため
の電圧を供給し、また、出力回路32等に接続される電
気負荷の駆動電圧を供給する。
The power supply circuit 45 is connected to the power line PL, converts the power supplied from the battery to a predetermined voltage, supplies a drive voltage for the microcontroller 66, and takes in an input signal in the input circuit. A voltage is supplied, and a driving voltage for an electric load connected to the output circuit 32 and the like is supplied.

【0064】マイクロコントローラ66の入力端子#3
には、ドアロック検出SW46が接続されている。マイ
クロコントローラ66の入力端子#5には、ドア・アン
ロック・SW49が接続されている。マイクロコントロ
ーラ66の入力端子#4には、ドア・ロック・SW46
が接続されている。また、それ以外にも、パワーウイン
ドメインスイッチ47やパワーウインドロック検出スイ
ッチ50が、マイクロコントローラ66の入力端子に接
続されている。
Input terminal # 3 of microcontroller 66
Is connected to a door lock detection SW 46. A door unlock SW 49 is connected to the input terminal # 5 of the microcontroller 66. The input terminal # 4 of the microcontroller 66 includes a door lock SW46.
Is connected. In addition, a power window domain switch 47 and a power window lock detection switch 50 are connected to the input terminal of the microcontroller 66.

【0065】即ち、マイクロコントローラ66の入力端
子の数は、図示するように、14個となっている。それ
に対して、本実施形態の例では、図8において説明した
ように、入力デバイスに接続される接点数は、2個まで
低減することができる。
That is, the number of input terminals of the microcontroller 66 is 14, as shown. On the other hand, in the example of this embodiment, as described in FIG. 8, the number of contacts connected to the input device can be reduced to two.

【0066】一方、出力回路36は、マイクロコントロ
ーラ66の出力端子#29,#30から出力される出力
信号に基づいて、HBD(H_Bridge_Drive
r:H_ブリッジ回路)を動作させ、ドアロック・モー
タを電気負荷に制御する。マイクロコントローラ66の
出力端子#30は、ドア・アンロックを駆動するHBD
(H_ブリッジ回路)32の入力端子2に接続されてい
る。マイクロコントローラ66の出力端子#29には、
ドア・アンロックを駆動するHBD(H_ブリッジ回
路)32の入力端子1に接続されている。また、同様に
して、出力回路32,34,48,40,42及びパワ
ーウインドスイッチイルミネーション44が、マイクロ
コントローラ66の出力端子に接続されている。
On the other hand, the output circuit 36 outputs an HBD (H_Bridge_Drive) based on output signals output from output terminals # 29 and # 30 of the microcontroller 66.
r: H_bridge circuit) to control the door lock motor to an electric load. The output terminal # 30 of the microcontroller 66 is an HBD that drives a door unlock.
(H_bridge circuit) 32 is connected to the input terminal 2. The output terminal # 29 of the microcontroller 66 has
It is connected to an input terminal 1 of an HBD (H_bridge circuit) 32 that drives a door unlock. Similarly, the output circuits 32, 34, 48, 40, 42 and the power window switch illumination 44 are connected to the output terminal of the microcontroller 66.

【0067】即ち、マイクロコントローラ66の出力端
子の数は、図示するように、12個となっている。それ
に対して、本実施形態の例では、図8において説明した
ように、出力デバイスに接続される接点数は、2個まで
低減することができる。
That is, the number of output terminals of the microcontroller 66 is 12, as shown in the figure. On the other hand, in the example of this embodiment, as described in FIG. 8, the number of contacts connected to the output device can be reduced to two.

【0068】以上説明したように、本実施形態によれ
ば、入出力デバイスを接続する接続点の数を減らして、
制御モジュールのコネクタの接続点の個数を減らすこと
ができ、制御モジュールの小型化を図ることができる。
また、入出力デバイスに電力を供給するための電力線
も、元の電力線から直接出力モジュールに電力線を配置
すればよいものであるため、電力線の重量を低減するこ
とができる。
As described above, according to the present embodiment, the number of connection points for connecting input / output devices is reduced,
The number of connection points of the connectors of the control module can be reduced, and the size of the control module can be reduced.
In addition, the power line for supplying power to the input / output device can be configured by directly arranging the power line from the original power line to the output module, so that the weight of the power line can be reduced.

【0069】[0069]

【発明の効果】本発明によれば、乗物の制御モジュール
を小型軽量化できる。また、乗物の電力供給装置におけ
る電源線の重量を低減できる。
According to the present invention, the vehicle control module can be reduced in size and weight. Moreover, the weight of the power supply line in the vehicle power supply device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態による乗物の入出力デバイ
スの配線システムの全体構成を示すシステムブロック図
である。
FIG. 1 is a system block diagram showing the overall configuration of a vehicle input / output device wiring system according to an embodiment of the present invention.

【図2】本発明の一実施形態による乗物の入出力デバイ
スの配線システムの原理的な構成を示すブロック図であ
る。
FIG. 2 is a block diagram showing a basic configuration of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【図3】本発明の一実施形態による乗物の入出力デバイ
スの配線システムに用いる出力モジュールの構成を示す
ブロック図である。
FIG. 3 is a block diagram illustrating a configuration of an output module used in a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【図4】本発明の一実施形態による乗物の入出力デバイ
スの配線システムの出力モジュールに用いる出力ロジッ
ク回路の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of an output logic circuit used in an output module of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【図5】本発明の一実施形態による乗物の入出力デバイ
スの配線システムの出力モジュールに用いる出力ロジッ
ク回路の動作を示すタイムチャートである。
FIG. 5 is a time chart showing an operation of an output logic circuit used in an output module of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【図6】本発明の一実施形態による乗物の入出力デバイ
スの配線システムに用いる入力モジュールの構成を示す
ブロック図である。
FIG. 6 is a block diagram showing a configuration of an input module used in a wiring system for an input / output device of a vehicle according to an embodiment of the present invention.

【図7】本発明の一実施形態による乗物の入出力デバイ
スの配線システムの入力モジュールに用いる入力ロジッ
ク回路の構成を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of an input logic circuit used in an input module of a wiring system for a vehicle input / output device according to an embodiment of the present invention.

【図8】本発明の一実施形態による乗物の入出力デバイ
スの配線システムをDDMに適用した一例の構成を示す
ブロック図である。
FIG. 8 is a block diagram showing an example of a configuration in which a wiring system for a vehicle input / output device according to an embodiment of the present invention is applied to a DDM.

【図9】従来の配線システムをDDMに適用した一例の
構成を示すブロック図である。
FIG. 9 is a block diagram showing an example of a configuration in which a conventional wiring system is applied to a DDM.

【符号の説明】[Explanation of symbols]

1…バッテリー 3…ボディ・コントロール・モジュール(BCM) 4…ドライバー・ドア・モジュール(DDM) 6…リア・インテグレート・モジュール(RIM) 7…フロント・インテグレート・モジュール(FIM) 13,14,15,16,61,63,100,10
1,102,103,104,105,106,10
7,108,109,110,111…出力モジュール 17,20…ターン・シグナル・ランプ 18,19…テールランプ 31…信号線 60,66…マイクロコントローラ 62、120,121,122,123,124,12
5,126,127,128,129,130,13
1,132,133…入力モジュール 61A…出力ロジック回路 61B…出力回路 62A…入力ロジック回路 62B…入力回路 64,66…ランプ 65…スイッチ PL…電力線
DESCRIPTION OF SYMBOLS 1 ... Battery 3 ... Body control module (BCM) 4 ... Driver door module (DDM) 6 ... Rear integrated module (RIM) 7 ... Front integrated module (FIM) 13, 14, 15, 16 , 61,63,100,10
1,102,103,104,105,106,10
7, 108, 109, 110, 111 output module 17, 20 turn signal lamp 18, 19 tail lamp 31 signal line 60, 66 microcontroller 62, 120, 121, 122, 123, 124, 12
5,126,127,128,129,130,13
1, 132, 133 ... input module 61A ... output logic circuit 61B ... output circuit 62A ... input logic circuit 62B ... input circuit 64, 66 ... lamp 65 ... switch PL ... power line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 龍也 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 斎藤 博之 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 紺井 満 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 (72)発明者 谷道 太雪 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 (72)発明者 倉持 祐一 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器事業部内 Fターム(参考) 5K048 AA01 AA03 BA42 DC04 EB01 EB02 EB05 HA36  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Tatsuya Yoshida 2520 Ojitakaba, Hitachinaka City, Ibaraki Prefecture Inside the Automotive Equipment Division of Hitachi, Ltd. (72) Inventor Mitsuru Konoi 2477 Takaba, Hitachinaka-shi, Ibaraki Prefecture Co., Ltd.Hitachi Car Engineering Co., Ltd. Hitachi Automotive Equipment Division (72) Inventor Yuichi Kuramochi 2520 Oji Takaba, Hitachinaka City, Ibaraki Prefecture F-term in Hitachi Automotive Equipment Division 5K048 AA01 AA03 BA42 DC04 EB01 EB02 EB05 HA36

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】制御モジュールと、 複数の入出力デバイスがそれぞれ接続される入出力モジ
ュールとを備え、 上記制御モジュールに対して、上記複数の入出力モジュ
ールを制御信号線によって数珠繋ぎに接続したことを特
徴とする乗物の入出力デバイスの配線システム。
1. A control module comprising: a control module; and an input / output module to which a plurality of input / output devices are respectively connected. The control module includes a plurality of input / output modules connected in a daisy chain by control signal lines. Characteristic vehicle input / output device wiring system.
【請求項2】請求項1記載の乗物の入出力デバイスの配
線システムにおいて、 上記制御信号線は、制御データ、デバイスアドレスデー
タ、クロック信号を伝送する信号線であることを特徴と
する乗物の入出力デバイスの配線システム。
2. The wiring system for a vehicle input / output device according to claim 1, wherein said control signal line is a signal line for transmitting control data, device address data, and a clock signal. Output device wiring system.
【請求項3】請求項2記載の乗物の入出力デバイスの配
線システムにおいて、 上記制御モジュールからの出力された制御データは、直
列に接続された入出力デバイスの順に出力されることを
特徴とする乗物の入出力デバイスの配線システム。
3. The wiring system for a vehicle input / output device according to claim 2, wherein the control data output from the control module is output in the order of the input / output devices connected in series. Vehicle input / output device wiring system.
【請求項4】請求項2記載の乗物の入出力デバイスの配
線システムにおいて、 上記入出力モジュールは、上記制御モジュールからの出
力されたデバイスアドレスデータを示すパルス信号を、
入力デバイスが送信、もしくは出力デバイスが受信した
とき、パルス信号の時比率を変更すること特徴とする乗
物の入出力デバイスの配線システム。
4. The wiring system for a vehicle input / output device according to claim 2, wherein said input / output module outputs a pulse signal indicating device address data output from said control module.
A wiring system for an input / output device of a vehicle, wherein a duty ratio of a pulse signal is changed when an input device transmits or an output device receives.
【請求項5】請求項1記載の乗物の入出力デバイスの配
線システムにおいて、 上記制御モジュールは、制御モジュールからの出力され
た信号と、戻された入力信号を比較して送受信が行われ
ていることを確認することを特徴とする乗物の入出力デ
バイスの配線システム。
5. The wiring system for a vehicle input / output device according to claim 1, wherein the control module performs transmission / reception by comparing a signal output from the control module with a returned input signal. A wiring system for an input / output device of a vehicle, characterized in that it is confirmed that:
JP10354829A 1998-12-14 1998-12-14 Wiring system for input/output device for vehicle Pending JP2000184466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10354829A JP2000184466A (en) 1998-12-14 1998-12-14 Wiring system for input/output device for vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10354829A JP2000184466A (en) 1998-12-14 1998-12-14 Wiring system for input/output device for vehicle

Publications (1)

Publication Number Publication Date
JP2000184466A true JP2000184466A (en) 2000-06-30

Family

ID=18440191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10354829A Pending JP2000184466A (en) 1998-12-14 1998-12-14 Wiring system for input/output device for vehicle

Country Status (1)

Country Link
JP (1) JP2000184466A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525039A (en) * 2009-04-22 2012-10-18 レイリー,パトリック Cable system with selective device actuation for vehicles

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012525039A (en) * 2009-04-22 2012-10-18 レイリー,パトリック Cable system with selective device actuation for vehicles

Similar Documents

Publication Publication Date Title
US7042363B2 (en) Methods and apparatus for producing a three-state single wire control
US6769521B2 (en) Device and method for supplying power to a vehicle, semi-conductor circuit device for use in the same and collective wiring device for a vehicle or an automobile
US6528899B1 (en) Power supply network apparatus
US20050168072A1 (en) Device and method for supplying power to a vehicle, semi-conductor circuit device for use in the same and collective wiring device for a vehicle or an automobile
US20020171543A1 (en) Motor vehicle lighting system
US20180334117A1 (en) Vehicular wire harness structure
US4845708A (en) Vehicle multiplex system
US7356714B2 (en) Method of communicating a signal from a sensor, connected to a connector, to an auxiliary module
JP3373664B2 (en) Power supply for vehicle
JPH0646068A (en) Communication equipment for vehicle
JP2000184466A (en) Wiring system for input/output device for vehicle
US6327263B1 (en) On-vehicle multiplex communication system and manufacturing method thereof
US6768647B1 (en) Wireless RF/serial remote zone connector and system
US6743027B1 (en) Remote zone connector and system
EP1884405B1 (en) An electronic control unit, control method and computer program
CN201707563U (en) Vehicle body control module adopting parallel-series conversion on-off input
JP2000023358A (en) Power supply device for vehicle
JP2000016196A (en) Electric power supplying device for vehicle
CN217048521U (en) Automobile network architecture and automobile
KR100241125B1 (en) Time division multiple serial communication device in a car
JPH0725293A (en) Multiplex transmission system inside automobile
KR100235680B1 (en) Communication system for controlling cluster
JPH09118182A (en) Electric equipment control device in automobile
JPH0351245Y2 (en)
JPH0442203Y2 (en)