JP2000172737A - Automatic layout device for mask pattern - Google Patents

Automatic layout device for mask pattern

Info

Publication number
JP2000172737A
JP2000172737A JP10349979A JP34997998A JP2000172737A JP 2000172737 A JP2000172737 A JP 2000172737A JP 10349979 A JP10349979 A JP 10349979A JP 34997998 A JP34997998 A JP 34997998A JP 2000172737 A JP2000172737 A JP 2000172737A
Authority
JP
Japan
Prior art keywords
wiring
automatic
connection information
name
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10349979A
Other languages
Japanese (ja)
Other versions
JP3001556B1 (en
Inventor
Masaki Miyahara
雅樹 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP10349979A priority Critical patent/JP3001556B1/en
Application granted granted Critical
Publication of JP3001556B1 publication Critical patent/JP3001556B1/en
Publication of JP2000172737A publication Critical patent/JP2000172737A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an automatic layout device that performs automatic layout for wiring division. SOLUTION: This automatic layout device is provided with an input device 1, an automatic arrangement wiring processor 2 which operates according to program control, based on an input from the device 1, a storage device 3 storing information and an output device 4. The processor 2 comprises a division wiring number extracting means 21 which extracts a division wiring number from technical information, an element extracting means 22 for extracting an element from the technical information, an element eliminating means 23 for eliminating an element according to connection information, a corresponding means 24 for new wiring name and element, a connection information synthesizing means 25 for automatic wiring which synthesizes connection information for automatic wiring, an automatic wiring means 26, a recovering means 27 for a wiring name and an automatic wiring means 28. The storage device 3 is provided with a backup file 31, connection information 33 for automatic wiring and a correspondence file 34.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マスクパターンの
レイアウト設計を自動的に行う自動レイアウト装置に関
し、更に詳細には、布線分割の自動レイアウトを行う自
動レイアウト装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic layout apparatus for automatically performing a layout design of a mask pattern, and more particularly to an automatic layout apparatus for performing an automatic layout for wiring division.

【0002】[0002]

【従来の技術】近年、半導体装置の配線及び回路素子の
組み合わせが複雑になると共に、マスクパターンのレイ
アウト設計を自動的に行う自動レイアウト装置が実用化
されつつある。従来、マスクパターンの自動レイアウト
装置で使用されている手法には、レイアウトに要する工
数の削減を目的として、布線分割を自動化する手法等の
多様の手法があって、それらは、いずれも、回路接続情
報に依存する手法である。近年、高集積化に伴い配線イ
ンピーダンスの影響度が大きく、特に布線の分割指定が
増えている。ここで、布線の分割指定とは、一つの配線
の接続先の回路素子又は別の配線を指定することであ
る。ところで、マスクパターンの自動レイアウト装置に
類似する自動配線装置の一例が、特開平5−24337
6号公報及び特開平9−91318号公報に記載されて
いる。
2. Description of the Related Art In recent years, the combination of wiring and circuit elements of a semiconductor device has become complicated, and an automatic layout apparatus for automatically designing a layout of a mask pattern has been put into practical use. Conventionally, there are various methods used in an automatic mask pattern layout apparatus, such as a method of automating wiring division for the purpose of reducing the man-hour required for layout. This method depends on connection information. In recent years, as the degree of integration increases, the degree of influence of wiring impedance is great, and in particular, the designation of wiring division is increasing. Here, the designation of division of the wiring means to designate a circuit element to which one wiring is connected or another wiring. An example of an automatic wiring apparatus similar to an automatic layout apparatus for a mask pattern is disclosed in Japanese Patent Application Laid-Open No. H5-24337.
No. 6 and JP-A-9-91318.

【0003】図6、図7を参照して、特開平5−243
376号公報に記載されている自動配線装置を説明す
る。図6は特開平5−243376号公報で自動レイア
ウトシステムに投入する回路図、図7は図6に示す回路
のレイアウト例である。図6の回路図では、あらかじめ
回路素子5、5′に接続された端子6、6′に布線分け
の属性7、7′を付加しておき、該回路図から発生させ
た接続情報を自動レイアウトシステムに取り込む。次
に、配置時に特別な属性7′が付加された端子6′を検
索し、端子6′に対応するセル8′の端子9′に疑似素
子10の端子12が接触するように疑似素子を配置す
る。次に、特別の属性7′が付加された端子6′に等電
位で布線分けの属性7が付加された端子6に対応するセ
ル8の端子9から、疑似素子10の他方の端子12′の
間の配線をレイアウトデータ11により自動的に結線す
る。その結果を図7に示す。
Referring to FIG. 6 and FIG.
The automatic wiring device described in Japanese Patent Publication No. 376 will be described. FIG. 6 is a circuit diagram of an automatic layout system disclosed in Japanese Patent Application Laid-Open No. 5-243376, and FIG. 7 is a layout example of the circuit shown in FIG. In the circuit diagram of FIG. 6, wiring attributes 7 and 7 ′ are added to terminals 6 and 6 ′ connected to the circuit elements 5 and 5 ′ in advance, and connection information generated from the circuit diagram is automatically added. Take it into the layout system. Next, the terminal 6 'to which the special attribute 7' is added at the time of placement is searched, and the pseudo element is arranged so that the terminal 12 of the pseudo element 10 contacts the terminal 9 'of the cell 8' corresponding to the terminal 6 '. I do. Next, from the terminal 9 of the cell 8 corresponding to the terminal 6 to which the attribute 7 of equipotential wiring is added to the terminal 6 'to which the special attribute 7' is added, the other terminal 12 'of the pseudo element 10 Are automatically connected according to the layout data 11. FIG. 7 shows the result.

【0004】次の、図8、図9、及び図10を参照し
て、特開平9−91318号公報に記載されている自動
半導体集積回路のレイアウト方法を説明する。図8は特
開平9−91318号公報の一実施例の分割用マクロ
図、図9は図8の分割用マクロを適用した回路例、図1
0は図9に示す回路のレイアウト例である。自動レイア
ウト装置に、図8に示すような端子14、15、16と
配線17を含んだ分割用マクロ13を登録しておいて、
図9に示すような分割する部分に分割用マクロ13を挿
入した回路情報を取り込み、レイアウト時において素子
配置後、分割用マクロ13を配置する。その結果、図1
0に示すように配線時には、Q1のエミッタ端子は、マ
クロ13の端子14へ、Q2のエミッタ端子はマクロ1
3の端子16へ接続される。端子14、16と端子15
は分割マクロ13の内部で配線17により接続されてい
るため、3分割が可能である。
A layout method of an automatic semiconductor integrated circuit disclosed in Japanese Patent Application Laid-Open No. 9-91318 will be described with reference to FIGS. 8, 9 and 10. FIG. 8 is a diagram showing a macro for division according to an embodiment of JP-A-9-91318, FIG. 9 is a circuit example to which the macro for division shown in FIG.
0 is a layout example of the circuit shown in FIG. In the automatic layout apparatus, the dividing macro 13 including the terminals 14, 15, 16 and the wiring 17 as shown in FIG.
The circuit information in which the dividing macro 13 is inserted into the part to be divided as shown in FIG. As a result, FIG.
At the time of wiring, as shown by 0, the emitter terminal of Q1 is connected to the terminal 14 of the macro 13 and the emitter terminal of Q2 is connected to the macro 1
3 terminal 16. Terminals 14, 16 and 15
Are connected by the wiring 17 inside the divided macro 13, and can be divided into three.

【0005】[0005]

【発明が解決しようとする課題】しかし、上述した従来
の自動配線装置、又は自動レイアウト装置には、問題が
あって、まだ満足できる段階には到っていない。例え
ば、特開平5−243376号公報の自動配線装置では
以下に記載するような問題点がある。第一に、疑似素子
10の端子12′の位置を確定させるのに人手による操
作が必要になる。第二に、レイアウト修正等で配線を移
動させる際に、疑似素子の追加による配置工程での修正
が必要となってしまう。第三に、機能、特性が確認され
た回路データに人手により属性の追加を行なっているた
め、入力ミスが発生し易く、且つ接続検証において、前
述の機能、特性が確認された回路データを用いていない
といった問題点がある。
However, the above-described conventional automatic wiring device or automatic layout device has a problem and has not yet reached a satisfactory stage. For example, the automatic wiring apparatus disclosed in Japanese Patent Application Laid-Open No. 5-243376 has the following problems. First, manual operation is required to determine the position of the terminal 12 'of the pseudo element 10. Second, when the wiring is moved by layout correction or the like, it is necessary to make corrections in the arrangement process by adding pseudo elements. Third, since attributes are manually added to the circuit data whose functions and characteristics have been confirmed, input errors are likely to occur, and in the connection verification, the circuit data whose functions and characteristics have been confirmed are used. There is a problem that not.

【0006】また、特開平9−91318号公報に記載
の自動半導体集積回路のレイアウト方法には以下に記載
するような問題点がある。第一に、レイアウト設計の主
流となっている多層配線を用いてレイアウトするために
は、分割用マクロ内の配線を多層配線に対応させたマク
ロを用意しなければならない。第二に、配線寿命、イン
ピーダンス等により配線の幅を考慮したマクロを用意し
なければならない。第三に、レイアウト修正等で配線を
移動させる際に、前述の特開平5−243376号公報
の第二の問題点と同様に、分割用マクロの追加による配
置工程での修正が必要となってしまう。第四に、機能、
特性が確認された回路データに人手により分割マクロの
追加を行なっているため、入力ミスが発生し易く、且つ
接続検証において、前述の機能、特性が確認された回路
データを用いていないといった問題点がある。
The layout method of the automatic semiconductor integrated circuit described in Japanese Patent Application Laid-Open No. 9-91318 has the following problems. First, in order to lay out using multilayer wiring, which is the mainstream of layout design, it is necessary to prepare a macro in which the wiring in the dividing macro corresponds to the multilayer wiring. Second, it is necessary to prepare a macro that takes into account the width of the wiring based on the wiring life, impedance, and the like. Third, when the wiring is moved by layout correction or the like, similar to the second problem of the above-mentioned Japanese Patent Application Laid-Open No. 5-243376, it is necessary to correct the layout process by adding a dividing macro. I will. Fourth, features,
Since the divided macro is manually added to the circuit data whose characteristics have been confirmed, an input error is likely to occur, and the above-described circuit data whose functions and characteristics have been confirmed are not used in connection verification. There is.

【0007】双方に共通の問題点として、図11に示す
ように、機能、特性が確認された回路データに属性の記
述挿入または分割マクロの挿入を人手にて行なうために
入力ミスの可能性がある。また図9の40、41に示す
ように機能、特性が確認された回路データに属性及び分
割マクロが挿入した回路データから接続情報を作成する
ため、前述の機能、特性が確認された回路データでの接
続検証が実施できないといった問題点がある。要約すれ
ば、布線分割の自動レイアウトを行うことが出来ないと
いう問題である。
As a problem common to both of them, as shown in FIG. 11, there is a possibility that an input error may occur due to manual insertion of attribute description or insertion of a divided macro in circuit data whose function and characteristics have been confirmed. is there. In addition, as shown by 40 and 41 in FIG. 9, connection information is created from circuit data in which an attribute and a divided macro are inserted in circuit data in which functions and characteristics have been confirmed. There is a problem that connection verification cannot be performed. In summary, there is a problem that automatic layout of wiring division cannot be performed.

【0008】そこで、本発明の目的は、布線分割の自動
レイアウトを行う自動レイアウト装置を提供することで
ある。
Accordingly, an object of the present invention is to provide an automatic layout device for performing automatic layout of wiring division.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る自動レイアウト装置は、マスクパター
ンのレイアウト設計を自動的に行う自動レイアウト装置
であって、入力装置と、及び入力装置から入力された回
路データに基づいて作成された接続情報を演算処理して
布線分割の自動レイアウトを行う自動配線処理装置とを
有し、自動配線処理装置が、接続情報から布線分割指定
の配線を抽出する抽出手段と、抽出した布線分割指定の
配線を分割し、分割した配線に新規配線名を付加し、元
の接続情報と合成して新たな接続情報を作成する接続情
報作成手段とを備えていることを特徴としている。
In order to achieve the above object, an automatic layout apparatus according to the present invention is an automatic layout apparatus for automatically designing a layout of a mask pattern, comprising: an input device; and an input device. And an automatic wiring processing device that performs automatic processing of the wiring division by performing arithmetic processing on connection information created based on the circuit data input from the automatic wiring processing device. Extraction means for extracting wiring, and connection information creating means for dividing the extracted wiring designated for wiring division, adding a new wiring name to the divided wiring, and combining with the original connection information to create new connection information And is characterized by having.

【0010】本発明では、回路データより作成された接
続情報から布線分割指定のある配線を抽出し、該布線分
割指定の配線を元の回路データより分割し新規配線名の
付加を行ない、布線分割指定のある配線に接続されてい
た回路素子を新規配線名に対応させ接続情報を作成し自
動レイアウトを行う。更に、回路データを復元し、分割
されていた分割配線を自動レイアウトにより接続するこ
とにより、自動レイアウトにおいて布線分割を実現させ
ている。
In the present invention, a wiring with a wiring division designation is extracted from the connection information created from the circuit data, the wiring with the wiring division designation is divided from the original circuit data, and a new wiring name is added. Automatically lay out connection information by associating circuit elements connected to wiring with wiring division designation with new wiring names. Further, circuit data is restored, and the divided wiring that has been divided is connected by automatic layout, thereby realizing wiring division in automatic layout.

【0011】好適には、抽出手段が、接続情報から布線
分割を指定された配線の配線番号を抽出する分割配線番
号抽出手段と、布線分割を指定された配線に接続されて
いる回路素子を抽出する素子抽出手段とを備えている。
また、接続情報作成手段は、接続情報作成手段は、入力
装置から入力された元の接続情報に基づいて元の回路素
子を削除する素子削除手段と、抽出した布線分割指定の
配線を分割し、分割した配線に新規配線名を付加する、
新規配線名と素子の対応手段と、元の接続情報と合成し
て新たな接続情報を作成する、自動配線用接続情報合成
手段とを備え、新規配線名と素子の対応手段は、配線分
割する新規配線名と回路素子とを対応させる手段であっ
て、配線分割する配線を何分割にするかの入力を行い、
新規配線名を指定し、新規配線名に回路素子を対応させ
る。
Preferably, the extracting means extracts a wiring number of the wiring designated to be divided from the connection information, and a circuit element connected to the wiring designated to be divided. Element extraction means for extracting
Further, the connection information creating means may include: an element deleting means for deleting the original circuit element based on the original connection information input from the input device; , Add new wire names to split wires,
Automatic wiring connection information synthesizing means for creating new connection information by combining the new wiring name and element with the original connection information. The new wiring name and element correspondence means divides the wiring. A means for associating a new wiring name with a circuit element.
Specify a new wiring name and associate the circuit element with the new wiring name.

【0012】更に、本発明の自動レイアウト装置は、回
路データを復元し、分割されていた分割配線を自動レイ
アウトにより接続する接続手段を備えている。好適に
は、接続手段は、自動配線用接続情報合成手段で得た接
続情報に基づいて自動配線を実施し、レイアウトデータ
を作成する自動配線手段と、分割配線に付加した新規配
線名を元の配線名に復元する、配線名の復元手段とから
構成されている。
Further, the automatic layout apparatus of the present invention includes a connecting means for restoring circuit data and connecting the divided wirings by automatic layout. Preferably, the connecting means performs automatic wiring based on the connection information obtained by the automatic wiring connection information synthesizing means and creates automatic layout data, and the new wiring name added to the divided wiring to the original wiring name. And wiring name restoring means for restoring the wiring name.

【0013】また、本発明の自動レイアウト装置は、自
動配線処理装置による演算処理で得た接続情報を記憶す
る記憶装置を備え、記憶装置は、分割配線番号抽出手段
で抽出され、自動配線手段に入力される分割配線番号を
記憶するバックアップファイルと、素子抽出手段で抽出
され、新規配線名と素子の対応手段に入力される回路素
子を記憶する素子格納ファイルと、素子削除手段で削除
され、自動配線用接続情報合成手段に入力される回路素
子を記憶する自動配線用接続情報ファイルと、新規配線
名と素子の対応手段で作成され、自動配線用接続情報合
成手段に入力される対応データを記憶する対応ファイル
とを有する。
Further, the automatic layout device of the present invention includes a storage device for storing connection information obtained by arithmetic processing by the automatic wiring processing device. The storage device is extracted by the divided wiring number extracting means, and is stored in the automatic wiring means. A backup file for storing the input divided wiring numbers, an element storage file for storing the circuit elements extracted by the element extracting means and input to the corresponding means of the new wiring names and the elements, Automatic wiring connection information file for storing circuit elements input to wiring connection information synthesizing means, and correspondence data created by means for associating new wiring names and elements and input to automatic wiring connection information synthesizing means Corresponding file.

【0014】素子削除手段は、入力装置から入力された
元の接続情報から元の回路素子を削除する手段である。
The element deletion means is means for deleting the original circuit element from the original connection information input from the input device.

【0015】[0015]

【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。実施形態例 本実施形態例は、本発明に係る自動レイアウト装置の実
施形態の一例であって、図1は本実施形態例の自動レイ
アウト装置の構成を示すブロック図、図2は本実施形態
例の自動レイアウト装置によって作成される接続情報の
等価回路図、図3は本実施形態例の自動レイアウト装置
に入力する接続情報の等価回路図、図4は図2に示す回
路のレイアウト例、及び図5は図2の分割部を復元後に
自動レイアウトを実施したレイアウト例である。本実施
形態例の自動レイアウト装置は、図1に示すように、キ
ーボードやネットワーク処理等により入力するる入力装
置1と、入力装置1からの入力に基づいて、プログラム
制御により動作する自動配置配線処理装置2と、情報を
記憶する記憶装置3と、ディスプレイやネットワーク処
理等による出力装置4とを備えている。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. Embodiment Example This embodiment is an example of an embodiment of an automatic layout apparatus according to the present invention. FIG. 1 is a block diagram showing a configuration of an automatic layout apparatus according to this embodiment, and FIG. 2 is an example of this embodiment. 3 is an equivalent circuit diagram of connection information created by the automatic layout apparatus of FIG. 2, FIG. 3 is an equivalent circuit diagram of connection information input to the automatic layout apparatus of the present embodiment, and FIG. 4 is a layout example of the circuit shown in FIG. Reference numeral 5 denotes a layout example in which automatic layout is performed after restoring the division unit in FIG. As shown in FIG. 1, the automatic layout apparatus according to the present embodiment includes an input device 1 for inputting data through a keyboard, a network process, and the like, and an automatic placement and routing process that operates under program control based on input from the input device 1. The apparatus includes a device 2, a storage device 3 for storing information, and an output device 4 for performing display, network processing, and the like.

【0016】自動配置配線処理装置2は、技術情報から
分割配線番号を抽出する分割配線番号抽出手段21と、
分割配線により接続する回路素子を技術情報から抽出す
る素子抽出手段22と、入力装置から入力された元の接
続情報から元の回路素子を削除する素子削除手段23
と、新規配線名と素子の対応手段24と、自動配線用接
続情報を合成する自動配線用接続情報合成手段25と、
自動配線手段26と、配線名の復元手段27と、自動配
線手段28とで構成される。自動配線手段26は、布線
分割指定に係わる配線を自動的に配線する手段であり、
一方、自動配線手段28は布線分割指定とは関係のない
配線を自動的に配線する手段である。記憶装置3は、バ
ックアップファイル31と、素子格納ファイル32と、
自動配線用接続情報33と、対応ファイル34とを備え
ている。
The automatic placement and routing apparatus 2 includes a divided wiring number extracting means 21 for extracting a divided wiring number from technical information,
Element extracting means 22 for extracting circuit elements connected by divided wiring from technical information, and element deleting means 23 for deleting original circuit elements from original connection information input from the input device
An automatic wiring connection information synthesizing means 25 for synthesizing automatic wiring connection information;
It comprises automatic wiring means 26, wiring name restoring means 27, and automatic wiring means 28. The automatic wiring means 26 is a means for automatically wiring the wiring related to the wiring division designation,
On the other hand, the automatic wiring means 28 is a means for automatically wiring wiring irrelevant to the wiring division designation. The storage device 3 includes a backup file 31, an element storage file 32,
An automatic wiring connection information 33 and a correspondence file 34 are provided.

【0017】次に、図1、図2、図3、図4、図5を参
照して、本実施形態例の自動レイアウト装置の動作を説
明する。先ず、入力装置1に回路データより作成された
図3の接続情報を入力する。続いて、分割配線番号抽出
手段21は、入力された接続情報から布線分割指定のあ
る配線番号、例えば図3のVCC1を抽出する。次い
で、素子抽出手段22は、分割配線番号抽出手段21に
よって抽出した配線番号に接続されている回路素子、図
3では、Q1、Q2、Q3、Q4、R1、R2、C1、
C2を抽出し、抽出した回路素子の識別番号を素子格納
ファイル32へ格納する。次に、素子削除手段23は、
分割配線番号抽出手段21及び素子抽出手段22で抽出
した回路素子及び配線番号を該接続情報に基づいて削除
し、削除した接続情報を自動配線用接続情報33に格納
する。
Next, the operation of the automatic layout apparatus according to the present embodiment will be described with reference to FIGS. 1, 2, 3, 4, and 5. First, the connection information of FIG. 3 created from the circuit data is input to the input device 1. Subsequently, the divided wiring number extracting means 21 extracts a wiring number for which wiring division is specified, for example, VCC1 in FIG. 3 from the input connection information. Next, the element extracting means 22 is a circuit element connected to the wiring number extracted by the divided wiring number extracting means 21. In FIG. 3, Q1, Q2, Q3, Q4, R1, R2, C1,.
C2 is extracted, and the identification number of the extracted circuit element is stored in the element storage file 32. Next, the element deleting means 23
The circuit elements and wiring numbers extracted by the divided wiring number extracting means 21 and the element extracting means 22 are deleted based on the connection information, and the deleted connection information is stored in the automatic wiring connection information 33.

【0018】次に、新規配線名と素子の対応手段24
は、配線分割する新規配線名と回路素子を対応させる手
段であって、先ず、配線VCC1を何分割にするかの入
力を行う。図2では、VCC1〜VCC4の4分割であ
る。次いで、新規配線名と素子の対応手段24は、新規
配線名、図2のVCC1〜VCC4を指定し、新規配線
名に素子抽出手段22で抽出した回路素子を対応させ
る。即ち、新規配線名と素子の対応手段24は、配線名
VCC1にはQ2、R1を、配線名VCC2にはQ1、
C1を、配線名VCC3にはQ4、C2を、配線名VC
C4にはQ3、R2を対応させ、分割配線とそれに接続
される回路素子との対応を示すデータを対応ファイル3
4へ格納する。次に、自動配線用接続情報合成手段25
は、自動配線用接続情報33と対応ファイル34を合成
し、図2に示すような接続情報を作成する。
Next, means 24 for associating new wiring names with elements.
Is means for associating a new wiring name to be divided with a circuit element. First, an input is made as to how many divisions the wiring VCC1 should be divided. In FIG. 2, there are four divisions of VCC1 to VCC4. Next, the new wiring name / element correspondence means 24 designates the new wiring name, VCC1 to VCC4 in FIG. 2, and makes the circuit element extracted by the element extracting means 22 correspond to the new wiring name. That is, the means 24 for associating a new wiring name with an element uses Q2, R1 for the wiring name VCC1, Q1 for the wiring name VCC2,
C1, wiring name VCC3, Q4 and C2, wiring name VC
C3 is associated with Q3 and R2, and data indicating the correspondence between the divided wiring and the circuit element connected thereto is stored in the corresponding file 3.
4 is stored. Next, connection information synthesizing means 25 for automatic wiring
Creates the connection information as shown in FIG. 2 by combining the connection information 33 for automatic wiring and the corresponding file 34.

【0019】次いで、自動配線手段26は、図2に示す
接続情報に基づいて自動配線を実施し、図4に示すよう
なレイアウトデータを作成する。このままでは分割部分
が4分割に分割され、且つ配線名もそれぞれ新規に付加
されているために、入力装置1に入力した図3の接続情
報と異なっているので、配線名の復元手段27は、分割
配線に付加した新規配線名、図2のVCC1〜VCC4
を元の配線名VCC1に戻す。次いで、自動配線手段2
8は、再度、自動配線を実施して、分割されている部分
の配線を接続させ、図5に示すようなレイアウトデータ
を作成する。
Next, the automatic wiring means 26 performs automatic wiring based on the connection information shown in FIG. 2, and creates layout data as shown in FIG. Since the divided portion is divided into four parts and the wiring names are newly added as they are, the connection information is different from the connection information of FIG. 3 input to the input device 1. New wiring name added to the divided wiring, VCC1 to VCC4 in FIG.
To the original wiring name VCC1. Next, the automatic wiring means 2
In step 8, automatic wiring is performed again to connect the wirings of the divided portions to create layout data as shown in FIG. 5.

【0020】以上、説明したように、本実施形態例の自
動レイアウト装置は、その情報処理によって、布線分割
指定の配線を分割し、且つ新規配線名を付加し更に配線
の復元手段により布線分割を自動的に実施できるという
効果と、接続検証において機能、及び特性が確認された
回路データとの一致性が確認できるという効果とを奏す
る。
As described above, the automatic layout apparatus according to the present embodiment divides the wiring designated as the wiring division, adds a new wiring name, and executes the wiring by the wiring restoring means by the information processing. This has the effect of automatically performing the division and the effect of confirming the consistency with the circuit data whose functions and characteristics have been confirmed in connection verification.

【0021】[0021]

【発明の効果】本発明によれば、回路データより作成さ
れた接続情報から布線分割指定のある配線を抽出し、該
布線分割指定の配線を元の回路データより分割し新規配
線名の付加を行ない、布線分割指定のある配線に接続さ
れていた回路素子を新規配線名に対応させ接続情報を作
成し自動レイアウトを行ない、更に回路データを復元
し、分割されていた分割配線を自動レイアウトにより接
続することにより、自動レイアウトにおいて布線分割を
実現させることができる。更には、その情報処理によっ
て、布線分割指定の配線を分割し、且つ新規配線名を付
加し更に配線の復元手段により布線分割を自動的に実施
できるという効果と、接続検証において機能、及び特性
が確認された回路データとの一致性が確認できるという
効果とを奏する。
According to the present invention, a wiring with a wiring division designation is extracted from the connection information created from the circuit data, and the wiring with the wiring division designation is divided from the original circuit data to obtain a new wiring name. Performs addition, creates connection information by associating circuit elements connected to wiring with wiring division designation with new wiring names, performs automatic layout, restores circuit data, and automatically splits divided wiring. By connecting by layout, wiring division can be realized in automatic layout. Further, by the information processing, it is possible to divide the wiring designated as the wiring division, add a new wiring name, and automatically execute the wiring division by the wiring restoring means. This has the effect that the coincidence with the circuit data whose characteristics have been confirmed can be confirmed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態例の自動レイアウト装置の構成を示す
ブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an automatic layout device according to an embodiment.

【図2】実施形態例の自動レイアウト装置によって作成
される接続情報の等価回路図である。
FIG. 2 is an equivalent circuit diagram of connection information created by the automatic layout device of the embodiment.

【図3】実施形態例の自動レイアウト装置に入力する接
続情報の等価回路図である。
FIG. 3 is an equivalent circuit diagram of connection information input to the automatic layout device of the embodiment.

【図4】図2に示す回路のレイアウト例である。FIG. 4 is a layout example of the circuit shown in FIG. 2;

【図5】図2の分割部を復元後に自動レイアウトを実施
したレイアウト例である。
FIG. 5 is a layout example in which an automatic layout is performed after restoring the division unit in FIG. 2;

【図6】従来の自動レイアウトシステムに投入する回路
図である。
FIG. 6 is a circuit diagram input to a conventional automatic layout system.

【図7】図6に示す回路のレイアウト例である。FIG. 7 is a layout example of the circuit shown in FIG. 6;

【図8】別の従来の自動レイアウト装置の分割用マクロ
を示す図である。
FIG. 8 is a diagram showing a division macro of another conventional automatic layout device.

【図9】図8の分割用マクロを適用した回路例である。FIG. 9 is a circuit example to which the dividing macro of FIG. 8 is applied.

【図10】図9に示す回路のレイアウト例である。FIG. 10 is a layout example of the circuit shown in FIG. 9;

【図11】従来技術と本発明とを比較した作業フローで
ある。
FIG. 11 is a work flow comparing the prior art and the present invention.

【符号の説明】[Explanation of symbols]

1 入力装置 2 自動配置配線処理装置 3 記憶装置 4 出力装置 5、5′ 回路図上の素子 6、6′ 素子の端子 7、7′ 布線分けを意味する属性 8、8′ レイアウトデータ上の素子(セル) 9、9′ セルの端子 10 疑似素子 11 レイアウトデータ上の配線 12、12′ 疑似素子の端子 13 配線分割マクロ 14〜16 端子 21 分割配線番号抽出手段 22 素子抽出手段 23 素子削除手段 24 新規配線名と素子の対応手段 25 自動配線用接続情報合成手段 26 自動配線手段 27 配線名の復元手段 28 自動配線手段 31 バックアップファイル 32 素子格納ファイル 33 自動配線用接続情報 34 対応ファイル 40 従来例の接続検証でのレイアウトデータと回路デ
ータの相関 41 別の従来例の接続検証でのレイアウトデータと回
路データの相関 42 実施形態例の接続検証でのレイアウトデータと回
路データの相関
DESCRIPTION OF SYMBOLS 1 Input device 2 Automatic arrangement and wiring processing device 3 Storage device 4 Output device 5, 5 'Element on circuit diagram 6, 6' Terminal of element 7, 7 'Attribute which means wiring division 8, 8' On layout data Element (cell) 9, 9 'Cell terminal 10 Pseudo-element 11 Wiring on layout data 12, 12' Pseudo-element terminal 13 Wiring division macro 14-16 Terminal 21 Divided wiring number extracting means 22 Element extracting means 23 Element deleting means 24 New wiring name and element correspondence means 25 Automatic wiring connection information synthesizing means 26 Automatic wiring means 27 Wiring name restoration means 28 Automatic wiring means 31 Backup file 32 Element storage file 33 Automatic wiring connection information 34 Corresponding file 40 Conventional example Between layout data and circuit data in connection verification of connection verification 41 Layout data in connection verification of another conventional example 42 Correlation between layout data and circuit data in connection verification of the embodiment

【手続補正書】[Procedure amendment]

【提出日】平成11年9月16日(1999.9.1
6)
[Submission Date] September 16, 1999 (1999.9.1)
6)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項3[Correction target item name] Claim 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 マスクパターンのレイアウト設計を自動
的に行う自動レイアウト装置であって、 入力装置と、及び入力装置から入力された回路データに
基づいて作成された接続情報を演算処理して布線分割の
自動レイアウトを行う自動配線処理装置とを有し、 自動配線処理装置が、接続情報から布線分割指定の配線
を抽出する抽出手段と、 抽出した布線分割指定の配線を分割し、分割した配線に
新規配線名を付加し、元の接続情報と合成して新たな接
続情報を作成する接続情報作成手段と を備えていることを特徴とするマスクパターンの自動レ
イアウト装置。
1. An automatic layout apparatus for automatically performing a layout design of a mask pattern, comprising: an input device; and connection information created based on circuit data input from the input device, the wiring being performed. An automatic wiring processing device that performs an automatic layout of division; an automatic wiring processing device that extracts wiring that specifies wiring division from connection information; and divides and extracts the extracted wiring that specifies wiring division. And a connection information creating means for creating a new connection information by adding a new wiring name to the created wiring and combining the original connection information with the new connection information.
【請求項2】 抽出手段が、布線分割を指定された配線
の配線番号を接続情報から抽出する分割配線番号抽出手
段と、 布線分割を指定された配線に接続されている回路素子を
抽出する素子抽出手段とを備えていることを特徴とする
請求項1に記載のマスクパターンの自動レイアウト装
置。
2. An extraction means for extracting a wiring number of a wiring designated for wiring division from connection information, and extracting a circuit element connected to the wiring for which wiring division is specified. 2. The automatic layout apparatus for a mask pattern according to claim 1, further comprising: an element extracting unit that performs the operation.
【請求項3】 接続情報作成手段は、入力装置から入力
された元の接続情報に基づいて元の回路素子を削除する
素子削除手段と、抽出した布線分割指定の配線を分割
し、分割した配線に新規配線名を付加する、新規配線名
と素子の対応手段と、元の接続情報と合成して新たな接
続情報を作成する、自動配線用接続情報合成手段とを備
え、 新規配線名と素子の対応手段は、配線分割する新規配線
名と回路素子とを対応させる手段であって、配線分割す
る配線を何分割にするかの入力を行い、新規配線名を指
定し、新規配線名に回路素子を対応させることを特徴と
する請求項1又はに記載のマスクパターンの自動レイア
ウト装置。
3. The connection information creating means divides the extracted wiring designated for wiring division and divides the wiring into the element wiring based on the original connection information input from the input device. A new wiring name and element correspondence means for adding a new wiring name to the wiring, and automatic wiring connection information synthesizing means for synthesizing with the original connection information to create new connection information. The element correspondence means is a means for associating a new wiring name to be divided into wiring and a circuit element, and inputs how many divisions of the wiring to be divided, designates a new wiring name, and designates a new wiring name. The automatic layout apparatus of a mask pattern according to claim 1, wherein circuit elements are associated with each other.
【請求項4】 回路データを復元し、分割されていた分
割配線を自動レイアウト処理により接続する接続手段を
備えていることを特徴とする請求項1から3のいずれか
1項に記載のマスクパターンの自動レイアウト装置。
4. The mask pattern according to claim 1, further comprising connection means for restoring the circuit data and connecting the divided wirings by automatic layout processing. Automatic layout equipment.
【請求項5】 接続手段は、自動配線用接続情報合成手
段で得た接続情報に基づいて自動配線を実施し、レイア
ウトデータを作成する自動配線手段と、分割配線に付加
した新規配線名を元の配線名に復元する、配線名の復元
手段とから構成されていることを特徴とする請求項4に
記載のマスクパターンの自動レイアウト装置。
5. The connecting means performs automatic wiring based on the connection information obtained by the automatic wiring connection information synthesizing means and creates automatic layout data and layout data based on a new wiring name added to the divided wiring. 5. The automatic layout apparatus for a mask pattern according to claim 4, further comprising a wiring name restoring means for restoring to the wiring name.
【請求項6】 自動配線処理装置による演算処理で得た
接続情報を記憶する記憶装置を備え、 記憶装置は、分割配線番号抽出手段で抽出され、自動配
線手段に入力される分割配線番号を記憶するバックアッ
プファイルと、 素子抽出手段で抽出され、新規配線名と素子の対応手段
に入力される回路素子を記憶する素子格納ファイルと、 素子削除手段で削除され、自動配線用接続情報合成手段
に入力される回路素子を記憶する自動配線用接続情報フ
ァイルと新規配線名と素子の対応手段で作成され、自動
配線用接続情報合成手段に入力される対応データを記憶
する対応ファイルとを有することを特徴とする請求項5
に記載のマスクパターンの自動レイアウト装置。
6. A storage device for storing connection information obtained by arithmetic processing by an automatic wiring processing device, wherein the storage device stores a divided wiring number extracted by a divided wiring number extracting means and inputted to the automatic wiring means. A backup file to be stored, an element storage file that stores the circuit elements extracted by the element extraction means and input to the new wiring name and element correspondence means, and an element deletion file that is deleted by the element deletion means and input to the automatic wiring connection information synthesis means Automatic wiring connection information file for storing circuit elements to be connected, and a corresponding file for storing corresponding data created by the new wiring name and element correspondence means and inputted to the automatic wiring connection information synthesis means. Claim 5
3. An automatic layout apparatus for a mask pattern according to claim 1.
JP10349979A 1998-12-09 1998-12-09 Automatic mask pattern layout system Expired - Lifetime JP3001556B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10349979A JP3001556B1 (en) 1998-12-09 1998-12-09 Automatic mask pattern layout system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10349979A JP3001556B1 (en) 1998-12-09 1998-12-09 Automatic mask pattern layout system

Publications (2)

Publication Number Publication Date
JP3001556B1 JP3001556B1 (en) 2000-01-24
JP2000172737A true JP2000172737A (en) 2000-06-23

Family

ID=18407416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10349979A Expired - Lifetime JP3001556B1 (en) 1998-12-09 1998-12-09 Automatic mask pattern layout system

Country Status (1)

Country Link
JP (1) JP3001556B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104334288B (en) * 2012-05-24 2016-08-31 株式会社佐竹 Color sorting machine

Also Published As

Publication number Publication date
JP3001556B1 (en) 2000-01-24

Similar Documents

Publication Publication Date Title
US8612922B2 (en) Generalized constraint collection management method
US6606735B1 (en) Method and system for using error and filter layers in each DRC rule
JP2877303B2 (en) Automatic design equipment for integrated circuits
US7096447B1 (en) Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
JP2003076731A (en) Method for securing correct pin assignment among each connecting part of system board by using common mapping file
US7302666B2 (en) Logic circuit design method, computer-readable recording medium having logic circuit design program stored therein, and logic circuit design device
JP3042443B2 (en) How to create mask pattern data
JP3001556B1 (en) Automatic mask pattern layout system
JP4774237B2 (en) Program development support apparatus, program operation comparison method, and semiconductor integrated circuit manufacturing method
JP3772701B2 (en) Circuit diagram connection information output method and circuit diagram connection information output method
JP2776267B2 (en) Circuit output method
JP2752923B2 (en) Logic simulation apparatus and logic circuit information creation method
JP2872216B1 (en) Macro design method
JPH07271836A (en) Method for determining wiring interval
US20040153987A1 (en) Method and system for connecting computer-generated rectangles
JP2000215217A (en) Device and method for logical synthesis
JPH05266134A (en) Partial correcting method for design data
JP3487870B2 (en) Hierarchical file join separation method
JPH05165908A (en) Drawing editor
JPH1154626A (en) Method and system for laying out lsi while reducing timing adjustment and medium recording layout design program for lsi
JPH1153411A (en) Circuit diagram editor
JPH08153129A (en) Reuse facilitating device
JP3247455B2 (en) Verification device for integrated circuit mask pattern
JP3095307B2 (en) Automatic electric component placement apparatus and automatic electric component placement method
JP2000200297A (en) Analog component deletion information imparting system