JP2000165871A - 離散余弦変換画像の解像度変換復号装置 - Google Patents
離散余弦変換画像の解像度変換復号装置Info
- Publication number
- JP2000165871A JP2000165871A JP33577398A JP33577398A JP2000165871A JP 2000165871 A JP2000165871 A JP 2000165871A JP 33577398 A JP33577398 A JP 33577398A JP 33577398 A JP33577398 A JP 33577398A JP 2000165871 A JP2000165871 A JP 2000165871A
- Authority
- JP
- Japan
- Prior art keywords
- discrete cosine
- dimensional
- image
- resolution conversion
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 高速で且つ簡単に離散余弦逆変換及び解像度
変換を実現できる離散余弦変換画像の解像度変換復号方
法及び装置を提供する。 【解決手段】 入力信号ｓ10−1及びｓ10−2が第1及び
第2の積和演算手段１１−１及び１１−２に接続され、
第1及び第2の積和演算手段の出力ｓ11−1及びｓ11−2が
それぞれバタフライ演算手段12及びセレクタ１３に接続
され、バタフライ演算手段の出力ｓ12がセレクタ１３に
接続され、セレクタ１３の出力ｓ１３が外部端子に出力
される。また、入力される制御信号ｓ１４が第2の積和
演算手段11−2及びセレクタ１３に接続されている。
変換を実現できる離散余弦変換画像の解像度変換復号方
法及び装置を提供する。 【解決手段】 入力信号ｓ10−1及びｓ10−2が第1及び
第2の積和演算手段１１−１及び１１−２に接続され、
第1及び第2の積和演算手段の出力ｓ11−1及びｓ11−2が
それぞれバタフライ演算手段12及びセレクタ１３に接続
され、バタフライ演算手段の出力ｓ12がセレクタ１３に
接続され、セレクタ１３の出力ｓ１３が外部端子に出力
される。また、入力される制御信号ｓ１４が第2の積和
演算手段11−2及びセレクタ１３に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、静止画像あるいは
動画像の符号化・復号化装置に用いられ、画像符号化復
号化の高速化及び低コスト化に関するものである。
動画像の符号化・復号化装置に用いられ、画像符号化復
号化の高速化及び低コスト化に関するものである。
【０００２】
【従来の技術】従来このような分野の技術として例え
ば、下記の文献に記載されるものがあった。文献名：K.
R. Rao, P. Yip 共著、安田 浩、藤原 洋 共訳 "画像
符号化技術−ＤＣＴとその国際標準−" オーム社。
ば、下記の文献に記載されるものがあった。文献名：K.
R. Rao, P. Yip 共著、安田 浩、藤原 洋 共訳 "画像
符号化技術−ＤＣＴとその国際標準−" オーム社。
【０００３】前記文献には、離散余弦変換(以下、DCTと
略す) ・逆変換(以下、IDCTと略す)の方法及びその高速
アルゴリズムが記載されている。1次元のN個の画像デー
タのDCT及びIDCTは（１）式および（２）式のように表
すことができる。（１）式及び（２）式において、x(n)
は空間画像データで、X(m)はそのDCT変換値である。C
(m)は係数で、（３）式のように表される。
略す) ・逆変換(以下、IDCTと略す)の方法及びその高速
アルゴリズムが記載されている。1次元のN個の画像デー
タのDCT及びIDCTは（１）式および（２）式のように表
すことができる。（１）式及び（２）式において、x(n)
は空間画像データで、X(m)はそのDCT変換値である。C
(m)は係数で、（３）式のように表される。
【０００４】
【数１】
【０００５】
【数２】
【０００６】
【数３】
【０００７】２次元画像に対するDCT変換は、一般的に
２次元画像を小ブロック（例えば８×８）に分割し、そ
れぞれのブロックに対して、縦方向及び横方向に（１）
式の１次元DCT変換をすることによって実現される。逆
変換も同様である。
２次元画像を小ブロック（例えば８×８）に分割し、そ
れぞれのブロックに対して、縦方向及び横方向に（１）
式の１次元DCT変換をすることによって実現される。逆
変換も同様である。
【０００８】
【発明が解決しようとする課題】しかし、DCTは多くの
演算が必要でハードウェア及びソフトウェアにとって大
きな負担となる。また、HDTVのような大きな画像では演
算処理量のみならずメモリ及びメモリアクセスへの負担
も大きい。またそれを表示するために高価な高解像度デ
ィスプレーが必要である。
演算が必要でハードウェア及びソフトウェアにとって大
きな負担となる。また、HDTVのような大きな画像では演
算処理量のみならずメモリ及びメモリアクセスへの負担
も大きい。またそれを表示するために高価な高解像度デ
ィスプレーが必要である。
【０００９】
【課題を解決するための手段】本発明の離散余弦変換画
像の解像度変換復号装置は、離散余弦変換された１次元
画像信号に対して離散余弦逆変換の中間結果である隣接
空間画像信号の相和平均を出力する第１の積和演算手段
と、離散余弦変換された１次元画像信号に対して離散余
弦逆変換の中間結果を補完する差平均信号を、あるい
は、離散余弦変換された前記１次元画像信号とは異なる
１次元画像信号に対して離散余弦逆変換の中間結果であ
る隣接空間画像信号の相和平均を、制御信号に従って出
力する第２の積和演算手段と、第１の積和演算手段及び
前記第２の積和演算手段の出力に対してバタフライ演算
をして入力画像信号の離散余弦逆変換結果を出力するバ
タフライ演算手段と、第１の積和演算手段及び第２の積
和演算手段の出力を、または前記バタフライ演算手段の
出力を、制御信号に従い選択して出力するセレクタ手段
と、を備える。
像の解像度変換復号装置は、離散余弦変換された１次元
画像信号に対して離散余弦逆変換の中間結果である隣接
空間画像信号の相和平均を出力する第１の積和演算手段
と、離散余弦変換された１次元画像信号に対して離散余
弦逆変換の中間結果を補完する差平均信号を、あるい
は、離散余弦変換された前記１次元画像信号とは異なる
１次元画像信号に対して離散余弦逆変換の中間結果であ
る隣接空間画像信号の相和平均を、制御信号に従って出
力する第２の積和演算手段と、第１の積和演算手段及び
前記第２の積和演算手段の出力に対してバタフライ演算
をして入力画像信号の離散余弦逆変換結果を出力するバ
タフライ演算手段と、第１の積和演算手段及び第２の積
和演算手段の出力を、または前記バタフライ演算手段の
出力を、制御信号に従い選択して出力するセレクタ手段
と、を備える。
【００１０】
【発明の実施の形態】《具体例１》以下、本発明による
具体例１の１次元離散余弦変換画像の解像度変換復号方
法及び装置について詳細に説明する。ここでは、説明上
の便宜で８×１の１次元DCTの場合について説明する。N
×1（Nが２のべき乗）の場合についても同様に実現でき
るので、容易に拡張できる。８×１のIDCT（DCT逆変
換）は、（４）式のように表すことが出来る。（４）式
において変換係数Cnは（５）式のように表すことができ
る。
具体例１の１次元離散余弦変換画像の解像度変換復号方
法及び装置について詳細に説明する。ここでは、説明上
の便宜で８×１の１次元DCTの場合について説明する。N
×1（Nが２のべき乗）の場合についても同様に実現でき
るので、容易に拡張できる。８×１のIDCT（DCT逆変
換）は、（４）式のように表すことが出来る。（４）式
において変換係数Cnは（５）式のように表すことができ
る。
【００１１】
【数４】
【００１２】
【数５】
【００１３】一方、（４）式は（６）式のように変形す
ることができる。
ることができる。
【００１４】
【数６】
【００１５】
【数７】
【００１６】（６）式において、（７）式を用いると、
y(n)が空間画像の隣画素の平均であるので、1/2解像度
における出力に相当する。従って、1/2解像度変換を行
う場合に、IDCTの演算をフルに行う必要がなく、（６）
式の上半分の演算のみを行うことで求められ、演算量が
半分以下となり、高速化及び装置の簡略化が可能であ
る。
y(n)が空間画像の隣画素の平均であるので、1/2解像度
における出力に相当する。従って、1/2解像度変換を行
う場合に、IDCTの演算をフルに行う必要がなく、（６）
式の上半分の演算のみを行うことで求められ、演算量が
半分以下となり、高速化及び装置の簡略化が可能であ
る。
【００１７】さらに、（６）式の変換係数の対角対称性
に注目すると、（６）式は、（８）式及び（９）式に分
解することができ、（８）式及び（９）式の変換係数の
絶対値の大きさが同じであることから、（９）式の変換
係数の符号を変えれば、（９）式は（８）式とまったく
同じ式となる。すなわち、変換係数の符号を可変にする
ことにより、フル解像度におけるＩＤＣＴと同じ装置
で、1/2解像度変換を２ブロック分同時に行うことがで
きる。図１にそれを実現した装置の構成を示す。
に注目すると、（６）式は、（８）式及び（９）式に分
解することができ、（８）式及び（９）式の変換係数の
絶対値の大きさが同じであることから、（９）式の変換
係数の符号を変えれば、（９）式は（８）式とまったく
同じ式となる。すなわち、変換係数の符号を可変にする
ことにより、フル解像度におけるＩＤＣＴと同じ装置
で、1/2解像度変換を２ブロック分同時に行うことがで
きる。図１にそれを実現した装置の構成を示す。
【００１８】
【数８】
【００１９】
【数９】
【００２０】＜構成＞図１は本発明による具体例１の１
次元離散余弦変換画像の解像度変換復号装置の構成図で
ある。図1において、 ＤＣＴ変換され入力される1次元
の画像信号ｓ10−1及びｓ10−2が第1及び第2の積和演算
手段１１−１及び１１−２に接続され、第1及び第2の積
和演算手段１１−１及び１１−２の出力ｓ11−1及びｓ1
1−2がそれぞれバタフライ演算手段12及びセレクタ１３
に接続され、バタフライ演算手段12の出力ｓ12がセレク
タ１３に接続され、セレクタ１３の出力ｓ１３が外部端
子に出力される。また、入力される制御信号ｓ１４が第
2の積和演算手段11−2及びセレクタ１３に接続されてい
る。
次元離散余弦変換画像の解像度変換復号装置の構成図で
ある。図1において、 ＤＣＴ変換され入力される1次元
の画像信号ｓ10−1及びｓ10−2が第1及び第2の積和演算
手段１１−１及び１１−２に接続され、第1及び第2の積
和演算手段１１−１及び１１−２の出力ｓ11−1及びｓ1
1−2がそれぞれバタフライ演算手段12及びセレクタ１３
に接続され、バタフライ演算手段12の出力ｓ12がセレク
タ１３に接続され、セレクタ１３の出力ｓ１３が外部端
子に出力される。また、入力される制御信号ｓ１４が第
2の積和演算手段11−2及びセレクタ１３に接続されてい
る。
【００２１】＜動作＞ＤＣＴ変換され入力される1次元
の画像信号に対して1/2に解像度変換を行う場合に、制
御信号ｓ14をＯＮとする。このとき第1及び第2の積和演
算手段11−1及び11−2にそれぞれ異なるブロックのＤＣ
Ｔ変換された画像信号ｓ10−1（＝X1(k)）及びｓ10−2
（＝X2(k)）を入力する。解像度変換を行わない場合
に、制御信号ｓ14をＯＦＦとし、第1及び第2の積和演算
手段11−1及び11−2に同一のブロックのＤＣＴ変換され
た画像信号ｓ10−1＝ｓ10−2（＝X(k)）を入力する。
の画像信号に対して1/2に解像度変換を行う場合に、制
御信号ｓ14をＯＮとする。このとき第1及び第2の積和演
算手段11−1及び11−2にそれぞれ異なるブロックのＤＣ
Ｔ変換された画像信号ｓ10−1（＝X1(k)）及びｓ10−2
（＝X2(k)）を入力する。解像度変換を行わない場合
に、制御信号ｓ14をＯＦＦとし、第1及び第2の積和演算
手段11−1及び11−2に同一のブロックのＤＣＴ変換され
た画像信号ｓ10−1＝ｓ10−2（＝X(k)）を入力する。
【００２２】第1の積和演算手段１１−１では、入力さ
れる画像信号ｓ10−1（＝X(k)）に対して、（８）式の
積和演算をし、左辺の演算結果ｓ11−1（＝y(k)）を出
力する。
れる画像信号ｓ10−1（＝X(k)）に対して、（８）式の
積和演算をし、左辺の演算結果ｓ11−1（＝y(k)）を出
力する。
【００２３】第2の積和演算手段１１−２では、入力さ
れる画像信号ｓ1１−1（＝X(k)）に対して、制御信号ｓ
１４がＯＮの時に（８）式の積和演算をし、左辺の演算
結果ｓ11−２（＝y(k)）を出力する。制御信号ｓ１４が
ＯＦＦの時に（９）式の演算をし、左辺の演算結果ｓ11
−２（＝z(k)）を出力する。（８）式の演算及び（９）
式の演算の切り替えは、前述のように、単純に変換係数
の符号を変えるだけで実現できる。
れる画像信号ｓ1１−1（＝X(k)）に対して、制御信号ｓ
１４がＯＮの時に（８）式の積和演算をし、左辺の演算
結果ｓ11−２（＝y(k)）を出力する。制御信号ｓ１４が
ＯＦＦの時に（９）式の演算をし、左辺の演算結果ｓ11
−２（＝z(k)）を出力する。（８）式の演算及び（９）
式の演算の切り替えは、前述のように、単純に変換係数
の符号を変えるだけで実現できる。
【００２４】バタフライ演算手段１２では、解像度変換
を行わない場合に、入力されるＩＤＣＴの中間結果であ
るy(k)とz(k)の信号ｓ1１−1及びｓ1１−2に対して、
（１０）式のバタフライ演算をする。（７）式から分か
るように、y(k)とz(k)の信号に対してバタフライ演算を
することによって、ＩＤＣＴの結果である空間画像x(k)
が求まる。従って、解像度変換を行わない場合に、バタ
フライ演算手段の出力ｓ１２はすなわち空間画像信号で
ある。解像度変換を行う場合には、後述のセレクタ１３
では、該バタフライ演算手段の結果が選択されないの
で、動作をするあるいは確定する必要がない。
を行わない場合に、入力されるＩＤＣＴの中間結果であ
るy(k)とz(k)の信号ｓ1１−1及びｓ1１−2に対して、
（１０）式のバタフライ演算をする。（７）式から分か
るように、y(k)とz(k)の信号に対してバタフライ演算を
することによって、ＩＤＣＴの結果である空間画像x(k)
が求まる。従って、解像度変換を行わない場合に、バタ
フライ演算手段の出力ｓ１２はすなわち空間画像信号で
ある。解像度変換を行う場合には、後述のセレクタ１３
では、該バタフライ演算手段の結果が選択されないの
で、動作をするあるいは確定する必要がない。
【００２５】
【数１０】
【００２６】セレクタ１３では、制御信号がＯＮ、すな
わち1/2解像度変換を行う場合に、入力信号s1１-1及び
ｓ1１−2を出力する。すなわち、1/2解像度における空
間画像信号を出力する。制御信号がＯＦＦ、すなわち解
像度変換を行わない場合に、入力信号s12を出力する。
すなわち、フル解像度における空間画像信号を出力す
る。
わち1/2解像度変換を行う場合に、入力信号s1１-1及び
ｓ1１−2を出力する。すなわち、1/2解像度における空
間画像信号を出力する。制御信号がＯＦＦ、すなわち解
像度変換を行わない場合に、入力信号s12を出力する。
すなわち、フル解像度における空間画像信号を出力す
る。
【００２７】＜効果＞以上詳細に説明したように、本発
明の第1の具体例によれば、フル解像度または1/2解像度
におけるＤＣＴ変換画像の復号が同一の装置構成で実現
できる。フル解像度のみのＤＣＴ変換画像の復号装置に
比べて、ハード量及び演算量の増加がほとんどない。か
つ、1/2解像度の場合に、2ブロック分のＩＤＣＴが同時
にできるので、倍のスピードで画像を復号することがで
きる。
明の第1の具体例によれば、フル解像度または1/2解像度
におけるＤＣＴ変換画像の復号が同一の装置構成で実現
できる。フル解像度のみのＤＣＴ変換画像の復号装置に
比べて、ハード量及び演算量の増加がほとんどない。か
つ、1/2解像度の場合に、2ブロック分のＩＤＣＴが同時
にできるので、倍のスピードで画像を復号することがで
きる。
【００２８】《具体例２》本発明の第２の具体例は、具
体例１において、演算量の削減、すなわち高速化及び装
置の簡略化を図ることを目的としている。
体例１において、演算量の削減、すなわち高速化及び装
置の簡略化を図ることを目的としている。
【００２９】前述の（８）式及び（９）式は更に（１
１）式及び（１２）式に変形することができる。
１）式及び（１２）式に変形することができる。
【００３０】
【数１１】
【００３１】
【数１２】
【００３２】（１１）式及び（１２）式と（８）式及び
（９）式とを比較すると、変換係数が半減されているこ
とが分かる。すなわち乗算の数が半減され、従って高速
化及び装置の簡略化が実現される。以下、本発明による
具体例２の１次元離散余弦変換画像の解像度変換復号装
置の構成及び動作について説明する。
（９）式とを比較すると、変換係数が半減されているこ
とが分かる。すなわち乗算の数が半減され、従って高速
化及び装置の簡略化が実現される。以下、本発明による
具体例２の１次元離散余弦変換画像の解像度変換復号装
置の構成及び動作について説明する。
【００３３】＜構成＞本発明による具体例２の１次元離
散余弦変換画像の解像度変換復号装置は、図２に示すよ
うに、具体例１の１次元離散余弦変換画像の解像度変換
復号装置において、第１及び第２の積和演算手段１１−
１及び１１−２をそれぞれ半分の演算量を持つ積和演算
手段２１及びバタフライ演算手段２２に分割している。
入力信号s11-1及びs11-2が積和演算手段２１に接続さ
れ、積和演算手段２１の出力s２１がバタフライ演算手
段２２に接続され、バタフライ演算手段２２の出力s２
２が外部に接続されている。
散余弦変換画像の解像度変換復号装置は、図２に示すよ
うに、具体例１の１次元離散余弦変換画像の解像度変換
復号装置において、第１及び第２の積和演算手段１１−
１及び１１−２をそれぞれ半分の演算量を持つ積和演算
手段２１及びバタフライ演算手段２２に分割している。
入力信号s11-1及びs11-2が積和演算手段２１に接続さ
れ、積和演算手段２１の出力s２１がバタフライ演算手
段２２に接続され、バタフライ演算手段２２の出力s２
２が外部に接続されている。
【００３４】＜動作＞ＤＣＴ変換され入力される1次元
の画像信号を1/2に解像度変換を行う場合に、制御信号
ｓ14をＯＮとし、第1及び第2の積和演算手段11−1及び1
1−2にそれぞれ異なるブロックのＤＣＴ変換された画像
信号ｓ10−1（＝X1(k)）及びｓ10−2（＝X2(k)）を入力
する。解像度変換を行わない場合に、制御信号ｓ14をＯ
ＦＦとし、第1及び第2の積和演算手段11−1及び11−2に
同一のブロックのＤＣＴ変換された画像信号ｓ10−1＝
ｓ10−2（＝X(k)）を入力する。
の画像信号を1/2に解像度変換を行う場合に、制御信号
ｓ14をＯＮとし、第1及び第2の積和演算手段11−1及び1
1−2にそれぞれ異なるブロックのＤＣＴ変換された画像
信号ｓ10−1（＝X1(k)）及びｓ10−2（＝X2(k)）を入力
する。解像度変換を行わない場合に、制御信号ｓ14をＯ
ＦＦとし、第1及び第2の積和演算手段11−1及び11−2に
同一のブロックのＤＣＴ変換された画像信号ｓ10−1＝
ｓ10−2（＝X(k)）を入力する。
【００３５】第1の積和演算手段１１−１では、入力さ
れる画像信号ｓ10−1（＝X(k)）に対して、まず内部の
積和演算手段２１では、（１１）式の積和演算をし、左
辺の演算結果ｓ11−1（＝y(k)+y(k+1)及びy(k)-y(k+
1)）を出力し、そして、バタフライ演算手段２２では、
入力される中間結果であるy(k)+y(k+1)及びy(k)-y(k+1)
の信号ｓ２1に対して、（１０）式のバタフライ演算を
し、y(k)の信号ｓ１１−１を出力する。
れる画像信号ｓ10−1（＝X(k)）に対して、まず内部の
積和演算手段２１では、（１１）式の積和演算をし、左
辺の演算結果ｓ11−1（＝y(k)+y(k+1)及びy(k)-y(k+
1)）を出力し、そして、バタフライ演算手段２２では、
入力される中間結果であるy(k)+y(k+1)及びy(k)-y(k+1)
の信号ｓ２1に対して、（１０）式のバタフライ演算を
し、y(k)の信号ｓ１１−１を出力する。
【００３６】第2の積和演算手段１１−２では、入力さ
れる画像信号ｓ1１−1（＝X(k)）に対して、制御信号ｓ
１４がＯＮの時に、内部の積和演算手段２１では、（１
１）式の積和演算をし、左辺の演算結果ｓ２１（＝y(k)
+y(k+1)及びy(k)-y(k+1)）を出力し、そして、バタフラ
イ演算手段２２では、入力される中間結果であるy(k)+y
(k+1)及びy(k)-y(k+1)の信号ｓ２1に対して、（１０）
式のバタフライ演算をし、y(k)の信号ｓ１１−２を出力
する。制御信号ｓ１４がＯＦＦの時に、内部の積和演算
手段２１では、（１２）式の演算をし、左辺の演算結果
ｓ２１（＝z(k)+z(k+1)及びz(k)-z(k+1)）を出力し、バ
タフライ演算手段２２では、入力される中間結果である
z(k)+z(k+1)及びz(k)-z(k+1)の信号ｓ２１に対して、
（１０）式のバタフライ演算をし、z(k)の信号ｓ１１−
２を出力する。
れる画像信号ｓ1１−1（＝X(k)）に対して、制御信号ｓ
１４がＯＮの時に、内部の積和演算手段２１では、（１
１）式の積和演算をし、左辺の演算結果ｓ２１（＝y(k)
+y(k+1)及びy(k)-y(k+1)）を出力し、そして、バタフラ
イ演算手段２２では、入力される中間結果であるy(k)+y
(k+1)及びy(k)-y(k+1)の信号ｓ２1に対して、（１０）
式のバタフライ演算をし、y(k)の信号ｓ１１−２を出力
する。制御信号ｓ１４がＯＦＦの時に、内部の積和演算
手段２１では、（１２）式の演算をし、左辺の演算結果
ｓ２１（＝z(k)+z(k+1)及びz(k)-z(k+1)）を出力し、バ
タフライ演算手段２２では、入力される中間結果である
z(k)+z(k+1)及びz(k)-z(k+1)の信号ｓ２１に対して、
（１０）式のバタフライ演算をし、z(k)の信号ｓ１１−
２を出力する。
【００３７】バタフライ演算手段１２及びセレクタ１3
は、具体例１と同じ動作をし、フル解像度または1/2解
像度におけるＩＤＣＴの結果である空間画像信号ｓ１３
を外部端子に出力する。
は、具体例１と同じ動作をし、フル解像度または1/2解
像度におけるＩＤＣＴの結果である空間画像信号ｓ１３
を外部端子に出力する。
【００３８】＜効果＞以上詳細に説明したように、本発
明の第２の具体例によれば、乗算の数が半減されるの
で、より高速そしてより簡単な装置の構成で、フル解像
度または1/2解像度におけるＤＣＴ変換画像の復号が実
現できる。
明の第２の具体例によれば、乗算の数が半減されるの
で、より高速そしてより簡単な装置の構成で、フル解像
度または1/2解像度におけるＤＣＴ変換画像の復号が実
現できる。
【００３９】《具体例３》 ＜構成＞本発明の具体例３の１次元離散余弦変換画像の
解像度変換復号装置では，図４に示すように、本発明の
具体例１または具体例２において、積和演算手段１１−
１及び１１−２に係数選択機能を有する係数選択手段２
３を設け、インタレース構造ブロックあるいはフィール
ド構造ブロックの制御信号ｓ１４に従って変換係数を選
択できるようにしている。
解像度変換復号装置では，図４に示すように、本発明の
具体例１または具体例２において、積和演算手段１１−
１及び１１−２に係数選択機能を有する係数選択手段２
３を設け、インタレース構造ブロックあるいはフィール
ド構造ブロックの制御信号ｓ１４に従って変換係数を選
択できるようにしている。
【００４０】＜動作＞図３に示すインターレース構造を
持つ画像ブロックに対応するために、1/2解像度変換を
同一フィールド同士で行う必要がある。インターレース
構造を持つ画像ブロックに対して、同一フィールド同士
での1/2解像度変換が、１個置きの画像データ同士の平
均を求めることで実現できる。それを実現するために、
前述の（４）式を（１３）式のように変形することで実
現する。
持つ画像ブロックに対応するために、1/2解像度変換を
同一フィールド同士で行う必要がある。インターレース
構造を持つ画像ブロックに対して、同一フィールド同士
での1/2解像度変換が、１個置きの画像データ同士の平
均を求めることで実現できる。それを実現するために、
前述の（４）式を（１３）式のように変形することで実
現する。
【００４１】
【数１３】
【００４２】（１３）式と（６）式を比較すると、変換
係数の位置こそ違うものの、同じ係数が同じ個数存在し
ていることが分かる。従って、新たな積和演算手段を用
意することなく、具体例１の積和演算手段の係数の位置
を変えるだけで実現できる。例えば，変換係数がメモリ
に格納されている場合に、該メモリの読み出しアドレス
を変えるだけで実現できる。また、固定係数と可変係数
の乗算手段のセットを用いる場合には、該乗算手段を選
択可能にすれば実現できる。
係数の位置こそ違うものの、同じ係数が同じ個数存在し
ていることが分かる。従って、新たな積和演算手段を用
意することなく、具体例１の積和演算手段の係数の位置
を変えるだけで実現できる。例えば，変換係数がメモリ
に格納されている場合に、該メモリの読み出しアドレス
を変えるだけで実現できる。また、固定係数と可変係数
の乗算手段のセットを用いる場合には、該乗算手段を選
択可能にすれば実現できる。
【００４３】そして、（１４）式を（１３）式に代入
し、更に（１３）式を（１５）式のように変形すること
ができる。
し、更に（１３）式を（１５）式のように変形すること
ができる。
【００４４】
【数１４】
【００４５】
【数１５】
【００４６】（１５）式から分かるように、（１３）式
は具体例２と同様に、係数を半分に低減した積和乗算手
段とバタフライ演算手段によって構成でき、従って、本
具体例も具体例２と同じ構成で高速化及び装置簡略化が
できる。
は具体例２と同様に、係数を半分に低減した積和乗算手
段とバタフライ演算手段によって構成でき、従って、本
具体例も具体例２と同じ構成で高速化及び装置簡略化が
できる。
【００４７】＜効果＞以上詳細に説明したように、本発
明の第３の具体例によれば、具体例１と同様の構成で、
積和演算手段の固定値係数を選択可能にする係数選択手
段を設けることによって、１画素置きのデータの平均に
よる1/2解像度変換が実現できる。更に、該積和演算手
段は具体例２と同じように乗算を半分に低減した積和演
算手段とバタフライ演算手段によって実現でき、高速化
及び装置の簡略化が可能である。
明の第３の具体例によれば、具体例１と同様の構成で、
積和演算手段の固定値係数を選択可能にする係数選択手
段を設けることによって、１画素置きのデータの平均に
よる1/2解像度変換が実現できる。更に、該積和演算手
段は具体例２と同じように乗算を半分に低減した積和演
算手段とバタフライ演算手段によって実現でき、高速化
及び装置の簡略化が可能である。
【００４８】《具体例４》 ＜構成＞本発明による具体例４の１次元離散余弦変換画
像の解像度変換復号装置は、図５に示すように、具体例
１または具体例３の１次元離散余弦変換画像の解像度変
換復号装置において、第1の積和演算手段１１−1とバタ
フライ演算手段１２の間にシフタ１５を設けて、第1の
積和演算手段の出力ｓ１１−1がシフタ１５に接続さ
れ、また、制御信号ｓ14もシフタ１５に接続され、シフ
タの出力ｓ15がバタフライ演算手段１２に接続されてい
る。
像の解像度変換復号装置は、図５に示すように、具体例
１または具体例３の１次元離散余弦変換画像の解像度変
換復号装置において、第1の積和演算手段１１−1とバタ
フライ演算手段１２の間にシフタ１５を設けて、第1の
積和演算手段の出力ｓ１１−1がシフタ１５に接続さ
れ、また、制御信号ｓ14もシフタ１５に接続され、シフ
タの出力ｓ15がバタフライ演算手段１２に接続されてい
る。
【００４９】＜動作＞シフタ１５では、制御信号ｓ14に
従って、入力される信号ｓ１１−1を1ビットシフトし、
該入力信号の大きさを2倍にする、あるいはそのまま出
力する機能を有している。シフトしない場合に、具体例
４の１次元DCT変換画像の解像度変換復号装置は具体例
１または具体例３と同じ動作とし、1ビットシフトした
場合に、入力信号の大きさが2倍となって出力されるの
で、バタフライ演算手段では、2y(k)とz(k)とのバタフ
ライ演算となる。この場合に、バタフライ演算手段で
は、制御信号ｓ14に従って、(１６)式の演算をし、その
結果、具体例１の場合に、(3x(2k)+x(2k+1))/4または(x
(2k)+3x(2k+1))/4 を出力し、具体例３の場合に、(3x(4
k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4 または(x(4k)
+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を出力する。
従って、入力される信号ｓ１１−1を1ビットシフトし、
該入力信号の大きさを2倍にする、あるいはそのまま出
力する機能を有している。シフトしない場合に、具体例
４の１次元DCT変換画像の解像度変換復号装置は具体例
１または具体例３と同じ動作とし、1ビットシフトした
場合に、入力信号の大きさが2倍となって出力されるの
で、バタフライ演算手段では、2y(k)とz(k)とのバタフ
ライ演算となる。この場合に、バタフライ演算手段で
は、制御信号ｓ14に従って、(１６)式の演算をし、その
結果、具体例１の場合に、(3x(2k)+x(2k+1))/4または(x
(2k)+3x(2k+1))/4 を出力し、具体例３の場合に、(3x(4
k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4 または(x(4k)
+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を出力する。
【００５０】
【数１６】
【００５１】インターレース画像で、フィールド毎にブ
ロックが構成されている画像の解像度を変換する場合
に、変換後の画像もインターレース画像の形態を取る必
要があり、且つ、異なるフィールドの画素が等間隔でな
ければ画像が正しく表示されない。1/2に解像度を変換
しかつインターレース構造を保持する一つの方法とし
て、図３に示すように、上位フィールドに対して縦方向
に隣り合う2画素間の上から1/4位置する補間画素を出力
し、下位フィールドに対して縦方向に隣り合う2画素間
の下から1/4位置する補間画素を出力する補間方法があ
る。一方、ＤＣＴ変換ブロックは、異なるフィールドの
画素を１画素置きに並んでいるフレームブロックモード
と同一フィールド画素を同じブロックに集められている
フィールドブロックモードが存在している。具体例４に
よれば、シフタを設けることによって、フィールドブロ
ックモードのときに、(3x(2k)+x(2k+1))/4または(x(2k)
+3x(2k+1))/4 を出力し、フレームブロックモードのと
きに、(3x(4k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4
または(x(4k)+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を
出力する事ができ、その出力が前記補間方法と同等であ
るので、インターレース構造を保持した解像度変換が可
能である。
ロックが構成されている画像の解像度を変換する場合
に、変換後の画像もインターレース画像の形態を取る必
要があり、且つ、異なるフィールドの画素が等間隔でな
ければ画像が正しく表示されない。1/2に解像度を変換
しかつインターレース構造を保持する一つの方法とし
て、図３に示すように、上位フィールドに対して縦方向
に隣り合う2画素間の上から1/4位置する補間画素を出力
し、下位フィールドに対して縦方向に隣り合う2画素間
の下から1/4位置する補間画素を出力する補間方法があ
る。一方、ＤＣＴ変換ブロックは、異なるフィールドの
画素を１画素置きに並んでいるフレームブロックモード
と同一フィールド画素を同じブロックに集められている
フィールドブロックモードが存在している。具体例４に
よれば、シフタを設けることによって、フィールドブロ
ックモードのときに、(3x(2k)+x(2k+1))/4または(x(2k)
+3x(2k+1))/4 を出力し、フレームブロックモードのと
きに、(3x(4k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4
または(x(4k)+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を
出力する事ができ、その出力が前記補間方法と同等であ
るので、インターレース構造を保持した解像度変換が可
能である。
【００５２】＜効果＞本発明の具体例４によれば、シフ
タを設けることによって、前述の補間方法と同等なイン
ターレース構造を保持した解像度変換が可能となる。
タを設けることによって、前述の補間方法と同等なイン
ターレース構造を保持した解像度変換が可能となる。
【００５３】《具体例５》 ＜構成＞本発明による具体例５の２次元離散余弦変換画
像の解像度変換復号装置は、図６に示すように、２次元
画像ブロックの横方向（または縦方向）の１次元画像信
号ｓ３０に対して順次ＩＤＣＴ及び解像度変換を行う第
１の１次元離散余弦変換画像の解像度変換復号装置３１
と、該出力を一時保存し、横方向（または縦方向）のＩ
ＤＣＴ及び解像度変換が終了した後、該２次元画像ブロ
ックの縦方向（または横方向）の１次元画像信号ｓ３２
を順次出力する転置メモリ３２と、縦方向（または横方
向）の１次元画像信号ｓ３２に対して順次ＩＤＣＴ及び
解像度変換を行う第２の１次元離散余弦変換画像の解像
度変換復号装置３２と、を有する。
像の解像度変換復号装置は、図６に示すように、２次元
画像ブロックの横方向（または縦方向）の１次元画像信
号ｓ３０に対して順次ＩＤＣＴ及び解像度変換を行う第
１の１次元離散余弦変換画像の解像度変換復号装置３１
と、該出力を一時保存し、横方向（または縦方向）のＩ
ＤＣＴ及び解像度変換が終了した後、該２次元画像ブロ
ックの縦方向（または横方向）の１次元画像信号ｓ３２
を順次出力する転置メモリ３２と、縦方向（または横方
向）の１次元画像信号ｓ３２に対して順次ＩＤＣＴ及び
解像度変換を行う第２の１次元離散余弦変換画像の解像
度変換復号装置３２と、を有する。
【００５４】入力される２次元画像ブロック信号ｓ３０
が第１の１次元離散余弦変換画像の解像度変換復号装置
３１に接続され、第１の１次元離散余弦変換画像の解像
度変換復号装置３１の出力信号ｓ３１が転置メモリ３２
に接続され、転置メモリ３２の出力ｓ３２が第２の１次
元離散余弦変換画像の解像度変換復号装置３３に接続さ
れ、第２の１次元離散余弦変換画像の解像度変換復号装
置３３の出力信号ｓ３３が外部端子に接続されている。
が第１の１次元離散余弦変換画像の解像度変換復号装置
３１に接続され、第１の１次元離散余弦変換画像の解像
度変換復号装置３１の出力信号ｓ３１が転置メモリ３２
に接続され、転置メモリ３２の出力ｓ３２が第２の１次
元離散余弦変換画像の解像度変換復号装置３３に接続さ
れ、第２の１次元離散余弦変換画像の解像度変換復号装
置３３の出力信号ｓ３３が外部端子に接続されている。
【００５５】＜動作＞２次元画像ブロック信号ｓ３０が
入力されると、第１の１次元離散余弦変換画像の解像度
変換復号装置３１では、例えば、前記具体例１と同じ構
成を有し、該２次元画像ブロックの横方向の１次元信号
を順次入力し、具体例１と同様に、解像度変換の制御信
号のＯＮ／ＯＦＦに従って、1/2解像度のＩＤＣＴ画像
信号(x(2k)+(2k+1))/2あるいはフル解像度のＩＤＣＴ画
像信号(x(k))を出力する。
入力されると、第１の１次元離散余弦変換画像の解像度
変換復号装置３１では、例えば、前記具体例１と同じ構
成を有し、該２次元画像ブロックの横方向の１次元信号
を順次入力し、具体例１と同様に、解像度変換の制御信
号のＯＮ／ＯＦＦに従って、1/2解像度のＩＤＣＴ画像
信号(x(2k)+(2k+1))/2あるいはフル解像度のＩＤＣＴ画
像信号(x(k))を出力する。
【００５６】転置メモリ３２では、前記第１の１次元離
散余弦変換画像の解像度変換復号装置３１の出力する画
像信号ｓ３１を一時保存し、横方向のＩＤＣＴ及び解像
度変換が終了した後、該２次元画像ブロックの縦方向の
１次元画像信号ｓ３２を順次出力する。
散余弦変換画像の解像度変換復号装置３１の出力する画
像信号ｓ３１を一時保存し、横方向のＩＤＣＴ及び解像
度変換が終了した後、該２次元画像ブロックの縦方向の
１次元画像信号ｓ３２を順次出力する。
【００５７】第２の１次元離散余弦変換画像の解像度変
換復号装置３３では、例えば、前記具体例３と同じ構成
を有し、入力される縦方向の１次元信号ｓ３２に対し
て、具体例３と同様に、解像度変換のＯＮ／ＯＦＦ、フ
レームブロック／フィールドブロック／プログレッシブ
ブロックなどの制御信号に従って、解像度変換信号がＯ
ＦＦの場合には、ＩＤＣＴの結果(x(k))を出力し、解像
度変換信号がＯＮ且つフレームブロックの場合に、(3x
(4k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4 または(x(4
k)+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を出力し、解
像度変換信号がＯＮ且つフィールドブロックの場合に、
(3x(2k)+x(2k+1))/4 または(x(2k)+3x(2k+1))/4を出力
し、解像度変換信号がＯＮ且つプログレッシブブロック
の場合に、(x(2k)+(2k+1))/2を出力する。
換復号装置３３では、例えば、前記具体例３と同じ構成
を有し、入力される縦方向の１次元信号ｓ３２に対し
て、具体例３と同様に、解像度変換のＯＮ／ＯＦＦ、フ
レームブロック／フィールドブロック／プログレッシブ
ブロックなどの制御信号に従って、解像度変換信号がＯ
ＦＦの場合には、ＩＤＣＴの結果(x(k))を出力し、解像
度変換信号がＯＮ且つフレームブロックの場合に、(3x
(4k)+x(4k+2))/4及び(3x(4k+1)+x(4k+3))/4 または(x(4
k)+3x(4k+2))/4及び(x(4k+1)+3x(4k+3))/4を出力し、解
像度変換信号がＯＮ且つフィールドブロックの場合に、
(3x(2k)+x(2k+1))/4 または(x(2k)+3x(2k+1))/4を出力
し、解像度変換信号がＯＮ且つプログレッシブブロック
の場合に、(x(2k)+(2k+1))/2を出力する。
【００５８】＜効果＞以上、詳細に説明したように、本
発明の具体例５によれば、２次元の画像ブロックに対し
て、ＩＤＣＴと同時に、解像度変換なし／横方向のみ1/
2解像度変換／縦方向のみ1/2解像度変換／縦横同時1/2
解像度変換、が可能で、かつ、インターレース画像／プ
ログレッシブ画像などに対しても的確な解像度変換が可
能である。
発明の具体例５によれば、２次元の画像ブロックに対し
て、ＩＤＣＴと同時に、解像度変換なし／横方向のみ1/
2解像度変換／縦方向のみ1/2解像度変換／縦横同時1/2
解像度変換、が可能で、かつ、インターレース画像／プ
ログレッシブ画像などに対しても的確な解像度変換が可
能である。
【図１】本発明による具体例1の1次元離散余弦変換画像
の解像度変換復号装置の構成図である。
の解像度変換復号装置の構成図である。
【図２】本発明による具体例２の1次元離散余弦変換画
像の解像度変換復号装置の構成図である。
像の解像度変換復号装置の構成図である。
【図３】インタレース画像の構成図である。
【図４】本発明による具体例３の1次元離散余弦変換画
像の解像度変換復号装置の構成図である。
像の解像度変換復号装置の構成図である。
【図５】本発明による具体例４の1次元離散余弦変換画
像の解像度変換復号装置の構成図である。
像の解像度変換復号装置の構成図である。
【図６】本発明による具体例５の1次元離散余弦変換画
像の解像度変換復号装置の構成図である。
像の解像度変換復号装置の構成図である。
11-1,11-2, 21, 積和演算手段 12, 22, バタフライ演算手段 13, セレクタ 14, シフタ 23, 係数選択手段 31, 33, 1次元離散余弦変換画像の解像度変換復号手段 32, 転置メモリ
Claims (5)
- 【請求項１】 離散余弦変換された１次元画像信号に対
して離散余弦逆変換の中間結果である隣接空間画像信号
の相和平均を出力する第１の積和演算手段と、 前記離散余弦変換された１次元画像信号に対して離散余
弦逆変換の中間結果を補完する差平均信号を、あるい
は、離散余弦変換された前記１次元画像信号とは異なる
１次元画像信号に対して離散余弦逆変換の中間結果であ
る隣接空間画像信号の相和平均を、制御信号に従って出
力する第２の積和演算手段と、 前記第１の積和演算手段及び前記第２の積和演算手段の
出力に対してバタフライ演算をして入力画像信号の離散
余弦逆変換結果を出力するバタフライ演算手段と、 前記第１の積和演算手段及び第２の積和演算手段の出力
を、または前記バタフライ演算手段の出力を、制御信号
に従い選択して出力するセレクタ手段と、 を備えることを特徴とする1次元離散余弦変換画像の解
像度変換復号装置。 - 【請求項２】 前記第１の積和演算手段の出力を制御信
号に従って１倍あるいは２倍にするシフタと、 を備えることを特徴とする請求項１に記載の1次元離散
余弦変換画像の解像度変換復号装置。 - 【請求項３】 乗算係数を選択して隣接空間画像信号の
相和平均、あるいは１画素離れた画像信号同士の相和平
均を選択的に出力する係数選択手段と、 を備えることを特徴とする請求項１または２に記載の1
次元離散余弦変換画像の解像度変換復号装置。 - 【請求項４】 前記第１の積和演算手段および第２の積
和演算手段はそれぞれ第２のバタフライ演算手段を備
え、 前記バタフライ演算手段にはそれぞれの第２のバタフラ
イ演算手段の出力が入力されることを特徴とする請求項
１から３に記載の1次元離散余弦変換画像の解像度変換
復号装置。 - 【請求項５】 ２次元離散余弦変換された画像信号に対
して横（あるいは縦）方向の１次元に順次1次元離散余
弦逆変換及び解像度変換を行う請求項１から４のいずれ
かに記載の1次元離散余弦変換画像の解像度変換復号装
置と、 前記請求項１から４のいずれかに記載の1次元離散余弦
変換画像の解像度変換復号手段から出力される画像信号
を一時的に保存して縦（あるいは横）方向に転置して出
力する転置メモリと、 前記転置メモリから出力される転置された画像信号を縦
（あるいは横）方向の１次元に順次1次元離散余弦逆変
換及び解像度変換を行う前記請求項１から４のいずれか
に記載の1次元離散余弦変換画像の解像度変換復号装置
と、 を備えることを特徴とする２次元離散余弦変換画像の解
像度変換復号装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33577398A JP2000165871A (ja) | 1998-11-26 | 1998-11-26 | 離散余弦変換画像の解像度変換復号装置 |
| US09/435,488 US6584154B1 (en) | 1998-11-26 | 1999-11-08 | Moving-picture coding and decoding method and apparatus with reduced computational cost |
| US10/389,890 US6862319B2 (en) | 1998-11-26 | 2003-03-18 | Moving-picture coding and decoding method and apparatus with reduced computational cost |
| US10/389,889 US7027507B2 (en) | 1998-11-26 | 2003-03-18 | Moving-picture coding and decoding method and apparatus with reduced computational cost |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33577398A JP2000165871A (ja) | 1998-11-26 | 1998-11-26 | 離散余弦変換画像の解像度変換復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000165871A true JP2000165871A (ja) | 2000-06-16 |
Family
ID=18292299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33577398A Pending JP2000165871A (ja) | 1998-11-26 | 1998-11-26 | 離散余弦変換画像の解像度変換復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000165871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019192021A (ja) * | 2018-04-26 | 2019-10-31 | キヤノン株式会社 | データ処理装置及びその方法 |
-
1998
- 1998-11-26 JP JP33577398A patent/JP2000165871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019192021A (ja) * | 2018-04-26 | 2019-10-31 | キヤノン株式会社 | データ処理装置及びその方法 |
| JP7114321B2 (ja) | 2018-04-26 | 2022-08-08 | キヤノン株式会社 | データ処理装置及びその方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4346114B2 (ja) | 複数の標準的な出力信号を提供するｍｐｅｇデコーダ | |
| US6175592B1 (en) | Frequency domain filtering for down conversion of a DCT encoded picture | |
| JP4231620B2 (ja) | 画像処理方法および装置 | |
| US6539120B1 (en) | MPEG decoder providing multiple standard output signals | |
| US5226093A (en) | Motion vector detection and band compression apparatus | |
| JP4026238B2 (ja) | 画像復号装置及び画像復号方法 | |
| JP4739651B2 (ja) | ビデオ符号化における中間画素高精度高速探索を実現する装置及び方法 | |
| WO1998041012A9 (en) | Mpeg decoder providing multiple standard output signals | |
| JPH11511632A (ja) | 離散コサイン変換を用いて画像をリサイズする方法および装置 | |
| JP2002500455A (ja) | 高速ｉｄｃｔ／ダウンサンプリング複合演算方法および装置 | |
| JP3583924B2 (ja) | 解像度変換方法及び変換装置 | |
| JP3937599B2 (ja) | 画像復号装置及び画像復号方法 | |
| US6493391B1 (en) | Picture decoding method and apparatus | |
| JP2000165871A (ja) | 離散余弦変換画像の解像度変換復号装置 | |
| JP4051772B2 (ja) | 画像復号装置及び画像復号方法 | |
| JP2000041260A5 (ja) | ||
| JP2000032463A (ja) | 映像情報をサイズ変更する方法及び装置 | |
| JP2004354593A5 (ja) | ||
| JP2005012460A (ja) | 変換符号化係数のサンプリング変換・解像度変換装置 | |
| JP4051799B2 (ja) | 画像復号装置及び画像復号方法 | |
| JPH1169147A (ja) | 直交変換符号化画像の画像サイズ変換方法 | |
| JP2001169296A (ja) | デジタル入力ビデオ信号の動き推定方法 | |
| JPH0276472A (ja) | 画像の拡大方式 | |
| JPH11252356A (ja) | 画像変倍方法および画像変倍装置 | |
| KR100526905B1 (ko) | 다중표준출력신호를제공하는mpeg디코더 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |