JP2000164347A - Display device and its manufacture - Google Patents
Display device and its manufactureInfo
- Publication number
- JP2000164347A JP2000164347A JP10338560A JP33856098A JP2000164347A JP 2000164347 A JP2000164347 A JP 2000164347A JP 10338560 A JP10338560 A JP 10338560A JP 33856098 A JP33856098 A JP 33856098A JP 2000164347 A JP2000164347 A JP 2000164347A
- Authority
- JP
- Japan
- Prior art keywords
- display device
- substrate
- silicon substrate
- cathode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- 239000012528 membrane Substances 0.000 claims abstract description 25
- 239000010410 layer Substances 0.000 claims description 68
- 239000010408 film Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000005525 hole transport Effects 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical compound CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 2
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- -1 aromatic tertiary amine Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- GBRBMTNGQBKBQE-UHFFFAOYSA-L copper;diiodide Chemical compound I[Cu]I GBRBMTNGQBKBQE-UHFFFAOYSA-L 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、表示装置及びその
製造方法、特に不透明な基板の一部を透明化した表示装
置及びその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a method of manufacturing the same, and more particularly to a display device in which a part of an opaque substrate is made transparent and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、EL素子を用いた表示装置には、
例えばSynthetic Metals 91(19
77)3−7“Organic multi−colo
r electroluminescence dis
play with finepixels”(文献
1)のように、ガラス基板上に陽極、EL層である各
層,陰極を順次形成するのが通常である。陽極には正孔
(ホール)を注入し易いような仕事関数を有する、例え
ばITO(インジウム・ティンオキサイド)等の良導体
が選ばれる。また陰極には同様にして電子を注入し易い
ような仕事関数を有する例えばAl合金等が選ばれる。2. Description of the Related Art Conventionally, display devices using EL elements include:
For example, Synthetic Metals 91 (19
77) 3-7 "Organic multi-colo"
electroluminescence diss
In general, an anode, each layer as an EL layer, and a cathode are sequentially formed on a glass substrate, as in “play with finepixels” (Reference 1). A job that makes it easy to inject holes into the anode. A good conductor having a function, for example, ITO (indium tin oxide) is selected, and a cathode is made of, for example, an Al alloy having a work function for easily injecting electrons.
【0003】また、EL層を形成する基板には、ガラス
基板以外に例えば、SiD98 DiGEST pp9
49“100−MHz Active−Matrix
Electroluminescent Displa
ys”(文献2)のように、基板トランスファ技術を使
用して形成したSOI基板を用いることも公知である。In addition to a glass substrate, a substrate on which an EL layer is formed is, for example, SiD98 DiGEST pp9.
49 "100-MHz Active-Matrix
Electroluminescent Displa
It is also known to use an SOI substrate formed using a substrate transfer technique, such as ys "(Reference 2).
【0004】また、近年EL層のドットピッチを小さく
するために、例えば文献1ではホトレジストのリフトオ
フ法を用いてスペース30μmの陰極間隔を実現してお
り、文献2では、Si半導体の微細加工技術を利用し
て、ドット(画素)ピッチ12μmを実現している。In recent years, in order to reduce the dot pitch of the EL layer, for example, Literature 1 has realized a cathode interval of 30 μm in space using a photoresist lift-off method, and Literature 2 discloses a technique for fine processing of Si semiconductor. By utilizing this, a dot (pixel) pitch of 12 μm is realized.
【0005】また、不透明なシリコン基板の表示部の主
にシリコンから成る部材を、異方性エッチングを用いて
除去し、透明化した例には、例えば特開平5−2133
8号公報,特開平6−67205号公報がある。[0005] Further, in a case where a member mainly made of silicon of a display portion of an opaque silicon substrate is removed by anisotropic etching to make it transparent, for example, Japanese Patent Application Laid-Open No. 5-2133 is disclosed.
8 and JP-A-6-67205.
【0006】[0006]
【発明が解決しようとする課題】しかし、従来の技術に
は、以下に示すように、4つの大きな問題点がある。However, the prior art has four major problems as described below.
【0007】(1)第1に、有機ELを使用した表示装
置においては、EL上に陽極であるITO電極の形成が
困難であるという点である。(1) First, in a display device using an organic EL, it is difficult to form an ITO electrode as an anode on the EL.
【0008】前述のように微細なドットピッチを得よう
とするならば、公知の半導体加工技術を利用するのが最
上の方法であるが、図11に示すように不透明な単結晶
Si基板201を使用する限りは基板上方に光を出射す
る必要があることから、必然的に上方に形成する陽極2
05は透明であるITO電極となってしまう。In order to obtain a fine dot pitch as described above, the best method is to use a known semiconductor processing technique. However, as shown in FIG. Since it is necessary to emit light above the substrate as long as it is used, the anode 2 necessarily formed above
05 becomes a transparent ITO electrode.
【0009】しかし、前述するように有機ELへのIT
O電極の形成は、ITO電極の形成に約200℃の温度
が必要であるため、耐熱性上困難である。[0009] However, as described above, IT
The formation of an O electrode is difficult in terms of heat resistance because a temperature of about 200 ° C. is required for forming an ITO electrode.
【0010】(2)第2は、ITO電極の形成が容易な
耐熱性のある無機ELにおいては、一般に駆動電圧が高
い(>100V)という点である。前述の文献2におい
てはこの問題を素子分離性の良いSOI基板を用いるこ
とによって解決している。(2) Secondly, in a heat-resistant inorganic EL in which an ITO electrode can be easily formed, the driving voltage is generally high (> 100 V). In the above-mentioned Document 2, this problem is solved by using an SOI substrate having good element isolation.
【0011】一般に使用する電圧が高くなると、素子の
寸法や素子分離に必要な領域の寸法が大きくなり、従っ
て微細な画素、あるいはドットピッチの実現を不可能に
する。文献2における駆動素子であるCMOSの実効チ
ャネル長も1.2μmであり、現在の加工可能な寸法に
比べると、数倍大きな値である。In general, when the voltage used increases, the size of the element and the size of the area required for element isolation become large, so that it is impossible to realize a fine pixel or dot pitch. The effective channel length of the CMOS which is the driving element in Document 2 is also 1.2 μm, which is several times larger than the currently processable dimensions.
【0012】大きな素子、あるいは画素は表示装置の縮
小化を困難にする。大きな基板サイズ、チップサイズは
取れ数の減少及び欠陥の増大による歩留まりの低下をも
たらし、従って表示装置のコストアップを招く。[0012] Large elements or pixels make it difficult to reduce the size of the display device. A large substrate size and a large chip size cause a reduction in yield and a decrease in yield due to an increase in defects.
【0013】直視型の表示装置においては、少なくとも
600dpi(ドットパーインチ)即ち、ドットピッチ
42μm程度は要求される。また拡大光学系を伴うHM
D(ヘッドマウントディスプレー),プロジェクタ等の
表示装置においては、ELを搭載する基板の大きさが小
さければ小さいほど安価に製造できる可能性がある。The direct-view display device requires at least 600 dpi (dot per inch), that is, a dot pitch of about 42 μm. HM with magnifying optics
In a display device such as a D (head mount display) or a projector, the smaller the size of the substrate on which the EL is mounted, the more likely it is that the device can be manufactured at lower cost.
【0014】以上のことから現時点では、無機ELより
も低電圧駆動が可能な有機ELの方が望ましい。From the above, at present, an organic EL that can be driven at a low voltage is more desirable than an inorganic EL.
【0015】(3)第3に、図12に示すように、透明
基板211を使用することによって、第1の問題はクリ
アできるが、透明基板は単結晶Si基板と比べるといく
つかの欠点を有していることである。(3) Third, as shown in FIG. 12, the first problem can be solved by using the transparent substrate 211, but the transparent substrate has some disadvantages as compared with the single crystal Si substrate. Is to have.
【0016】まず透明基板211がガラス基板である場
合には、基板上に形成される半導体膜はアモルファス、
あるいはポリシリコン膜であり、従って膜中のキャリア
移動度が単結晶シリコン中よりも低くなってしまう。ま
た、他のリーク電流といった電気特性も悪くなりがちで
あり、従って基板上に形成される素子、及び回路は性能
の悪い物となってしまう。しかし、現在の表示装置は多
画素化が急速な勢いで進行中であり、従って駆動能力の
無い画素トランジスタ、及び周辺駆動回路はその価値を
大巾に減じている。First, when the transparent substrate 211 is a glass substrate, the semiconductor film formed on the substrate is amorphous,
Alternatively, it is a polysilicon film, so that the carrier mobility in the film is lower than in single crystal silicon. In addition, other electrical characteristics such as leakage current tend to deteriorate, so that elements and circuits formed on the substrate have poor performance. However, in the current display device, the increase in the number of pixels is progressing at a rapid pace, and accordingly, the value of the pixel transistor having no driving ability and the peripheral driving circuit is greatly reduced.
【0017】また、透明基板211がSOI基板である
場合には、基板上に形成される半導体膜は、単結晶シリ
コン膜であり、従って基板上に形成された素子及び回路
は、単結晶Si基板と同等以上の性能を有するが、SO
I基板の価格は単結晶Si基板と比べるといかにも高価
である。When the transparent substrate 211 is an SOI substrate, the semiconductor film formed on the substrate is a single-crystal silicon film. Therefore, the elements and circuits formed on the substrate are single-crystal Si substrates. Performance equal to or better than
The price of the I substrate is much higher than that of the single crystal Si substrate.
【0018】前述の基板トランスファによって形成され
たSOI基板の製造には、元の電気回路が形成された特
殊な基板と貼り合わせる透明な基板との2枚の基板を必
要とし、反エコロジー的である。また代表的なSOI基
板であるSOS基板は、通常の単結晶Si基板の数倍の
価格であり、また入手は困難である。The production of an SOI substrate formed by the above-described substrate transfer requires two substrates, a special substrate on which an original electric circuit is formed and a transparent substrate to be bonded, which is anti-ecological. . In addition, an SOS substrate, which is a typical SOI substrate, is several times as expensive as a normal single-crystal Si substrate, and is difficult to obtain.
【0019】(4)第4に、図13に示すような、シリ
コン異方性エッチングにより基板を透明化したLCDに
おいては、異方性エッチングにより残留する透明な絶縁
薄膜(メンブレン235〜238)は公知のように適度
な引張応力あるいは補強材の存在なしにはLCDの均一
なギャップを保持できないため、歩留まりあるいは製造
コストの増大を招いていた。(4) Fourth, as shown in FIG. 13, in an LCD in which a substrate is made transparent by silicon anisotropic etching, a transparent insulating thin film (membrane 235 to 238) remaining by anisotropic etching is removed. As is well known, the uniform gap of the LCD cannot be maintained without an appropriate tensile stress or the presence of a reinforcing material, which results in an increase in yield or manufacturing cost.
【0020】引張応力により均一なギャップを保証する
場合には、メンブレンには膜の破壊強度に近い大きな引
張応力が必要である。応力が高くなると異方性エッチン
グの際に液中で膜が割れるといった現象を生じ、歩留ま
りを低下させていた。In order to guarantee a uniform gap by tensile stress, the membrane needs a large tensile stress close to the breaking strength of the membrane. When the stress increases, a phenomenon occurs in which the film is broken in the liquid during the anisotropic etching, and the yield is reduced.
【0021】また、補強材を設ける場合においては、液
晶と補強材及び液晶セルに使用する部材との熱膨張率の
違いから、LCDのギャップの温度特性に大巾な変化,
バラツキが生じている。これはLCDの性能を著しく低
下せしめ、事実上使用不可能とさせるほどである。In the case where a reinforcing material is provided, a large change in the temperature characteristics of the gap of the LCD may occur due to the difference in the coefficient of thermal expansion between the liquid crystal and the material used for the reinforcing material and the liquid crystal cell.
There is variation. This significantly degrades the performance of the LCD, making it virtually unusable.
【0022】[0022]
【課題を解決するための手段】本発明は前述の欠点を除
去するものであり、微細な画素(ドット)を多数集積し
たEL表示装置を安価に提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned disadvantages and to provide an inexpensive EL display device in which a large number of fine pixels (dots) are integrated.
【0023】即ち、本発明は、シリコン基板上にEL素
子が積層された表示装置であって、前記シリコン基板の
裏面側の少なくとも表示部において、大略透明なメンブ
レンが露出しており、前記EL素子からの発光光が前記
シリコン基板の裏面側から出射することを特徴とする表
示装置である。That is, the present invention relates to a display device in which an EL element is laminated on a silicon substrate, wherein a substantially transparent membrane is exposed at least in a display portion on a back surface side of the silicon substrate. The display device is characterized in that light emitted from the substrate is emitted from the back side of the silicon substrate.
【0024】また、本発明は、シリコン基板中あるいは
シリコン基板上に大略透明なメンブレンを形成する工程
と、前記シリコン基板上にEL素子の陽極を形成し、前
記陽極上に前記EL素子の発光層を形成し、前記発光層
上に陰極を形成する工程と、前記EL素子が形成されて
いる表示部の前記シリコン基板の裏面側から異方性エッ
チングにより前記メンブレンを露出させる工程とを少な
くとも有することを特徴とする表示装置の製造方法であ
る。Further, the present invention provides a step of forming a substantially transparent membrane in or on a silicon substrate, forming an anode of an EL element on the silicon substrate, and forming a light emitting layer of the EL element on the anode. Forming a cathode on the light emitting layer, and exposing the membrane by anisotropic etching from the back surface side of the silicon substrate of the display unit on which the EL element is formed. A method for manufacturing a display device characterized by the following.
【0025】微細な画素を集積する基板は単結晶Si基
板であり、多数の画素及び高い駆動能力を有する周辺回
路は、前述の安価な単結晶Si基板によって実現され
る。単結晶Si基板の画素表示部分には、少なくとも透
明な膜を主体とするメンブレンが、さしてコストアップ
を招くことのない付加工程によって形成されている。メ
ンブレン上には透明な陽極であるITO電極が形成され
ており、その上にはEL層及び陰極が形成されている。
本発明によればEL層はITO電極の上方に、後の工程
で形成されるため、前述の耐熱性の問題は生じない。The substrate on which fine pixels are integrated is a single-crystal Si substrate, and a large number of pixels and peripheral circuits having high driving capability are realized by the inexpensive single-crystal Si substrate. In the pixel display portion of the single-crystal Si substrate, a membrane mainly composed of at least a transparent film is formed by an additional process which does not cause a cost increase. An ITO electrode which is a transparent anode is formed on the membrane, and an EL layer and a cathode are formed thereon.
According to the present invention, since the EL layer is formed in a later step above the ITO electrode, the above-mentioned problem of heat resistance does not occur.
【0026】ITO電極〜陰極からなる画素部分と、画
素を駆動するための公知の周辺回路が搭載された基板、
あるいはシリコンチップを後の工程で公知のアルカリ水
溶液等を用いた異方性Siエッチング法により、画素表
示部分を基板の裏面から、大略透明なメンブレンが露出
するまで、裏面側の主にSiから成る基底部材をエッチ
ング除去する。これにより少なくとも画素表示部分は透
明化され、EL層からの発光が外部に導光可能となり、
表示装置としての機能が得られる。A substrate on which a pixel portion including an ITO electrode and a cathode and a known peripheral circuit for driving the pixel are mounted;
Alternatively, the silicon chip is formed mainly of Si on the rear surface side by an anisotropic Si etching method using a known alkaline aqueous solution or the like in a later step until the substantially transparent membrane is exposed from the rear surface of the substrate. The base member is removed by etching. Thereby, at least the pixel display portion is made transparent, and light emission from the EL layer can be guided to the outside,
The function as a display device is obtained.
【0027】また本発明の表示装置はLCDではないの
で、均一な液晶セルギャップを実現する必要はない。前
述の均一なセルギャップを実現するための引張応力は全
く必要なく、従ってメンブレンの応力は自在に設定可能
である。従ってメンブレンに使用する部材には大巾な自
由が生じる。例えば半導体プロセス材料に多い、圧縮応
力を有する各種CVD膜も採用可能である。また前述の
ようなエッチング工程の膜割れも生じない。Since the display device of the present invention is not an LCD, it is not necessary to realize a uniform liquid crystal cell gap. No tensile stress is required to achieve the aforementioned uniform cell gap, and the stress of the membrane can be set freely. Thus, there is a great deal of freedom in the members used for the membrane. For example, various CVD films having a compressive stress, which are common in semiconductor process materials, can also be employed. Also, there is no occurrence of film cracking in the etching step as described above.
【0028】本発明のメンブレンは例えば対向する配線
引出用基板等に固着して異方性エッチングされるため
に、膜割れに関しては大巾に軽減されている。また、熱
膨張率の相違によるギャップ不均一は考える必要がな
い。本発明においては、メンブレンと固着する部材との
熱膨張率の差によって内部応力が多少発生するが、応力
は割れやハガレを生じるほどの大きさではない。Since the membrane of the present invention is fixed to, for example, an opposing wiring extraction substrate and is anisotropically etched, film cracking is greatly reduced. It is not necessary to consider the gap non-uniformity due to the difference in the coefficient of thermal expansion. In the present invention, some internal stress is generated due to the difference in the coefficient of thermal expansion between the membrane and the member to be fixed, but the stress is not large enough to cause cracking or peeling.
【0029】[0029]
【発明の実施の形態】(第1の実施形態)図1に本発明
の第1実施形態である単純マトリクス型表示装置の概略
断面図を示す。(First Embodiment) FIG. 1 is a schematic sectional view of a simple matrix type display device according to a first embodiment of the present invention.
【0030】11は厚さ625μmのCZP(100)
シリコン基板であり、16はその上に形成された厚さ1
μmのLOCOS酸化膜である。シリコン基板11の周
辺部には画素を駆動するためのN型MOSFETから成
る周辺回路19が形成されている。11 is a CZP (100) having a thickness of 625 μm
A silicon substrate 16 has a thickness of 1 formed thereon.
A μm LOCOS oxide film. A peripheral circuit 19 composed of an N-type MOSFET for driving pixels is formed in a peripheral portion of the silicon substrate 11.
【0031】17は厚さ1μmのCVDSiO2から成
る層間絶縁膜であり、その上に外部との電気的接続用の
ボンディングパッド20が形成されている。18は厚さ
1μmのプラズマSiNからなるパッシベーション膜で
ある。Reference numeral 17 denotes an interlayer insulating film made of CVD SiO 2 having a thickness of 1 μm, on which a bonding pad 20 for electrical connection to the outside is formed. Reference numeral 18 denotes a 1 μm thick passivation film made of plasma SiN.
【0032】その上にはEL素子を発光させるためのI
TO電極よりなる陽極15が表示部25に巾10μm、
間隔10μmで計1000本形成されている。陽極15
は図示しない配線で周辺回路19に、後述の方法で接続
されている。シリコン基板11から陽極15までは公知
の半導体プロセスで製造された後にダイニングされ、大
きさ25mm角のシリコンチップ21となる。On top of this is an I for emitting light from the EL element.
An anode 15 composed of a TO electrode has a width of 10 μm
A total of 1000 lines are formed at an interval of 10 μm. Anode 15
Is connected to the peripheral circuit 19 by a wiring (not shown) by a method described later. After manufacturing from the silicon substrate 11 to the anode 15 by a known semiconductor process, the dining is performed to form a silicon chip 21 having a size of 25 mm square.
【0033】その後シリコンチップ21の表示部25上
に厚さ500Åの正孔輸送層14である芳香族第三アミ
ンが真空蒸着法により積層される。次いで厚さ500Å
の電子輸送層13である有機金属錯体が同法により積層
される。最後に陰極12である厚さ1500ÅのAl合
金電極が同じく巾10μm、間隔10μmで陽極15と
直交する角度で予め決められた場所に計1000本形成
される。Thereafter, an aromatic tertiary amine, which is a hole transport layer 14 having a thickness of 500.degree., Is laminated on the display portion 25 of the silicon chip 21 by a vacuum evaporation method. Then 500mm thick
The organic metal complex which is the electron transport layer 13 is laminated by the same method. Finally, a total of 1000 Al alloy electrodes having a thickness of 1500 °, which are the cathodes 12, are formed at predetermined positions at a width of 10 μm, at intervals of 10 μm, and at an angle perpendicular to the anode 15.
【0034】陰極12上には同様な配線パターンを有す
る引出電極23が形成された引出用基板22がシール材
24を用いてシリコンチップ21と合せ精度±1μmで
接着されている。シール材24は封止材の働きをも兼ね
ており、外界からの汚れや水分の浸入を防いでいる。An extraction substrate 22 on which an extraction electrode 23 having a similar wiring pattern is formed is bonded on the cathode 12 to the silicon chip 21 with a precision of ± 1 μm using a sealing material 24. The sealing material 24 also functions as a sealing material, preventing dirt and moisture from entering from the outside.
【0035】陽極15,及び陰極12の交差する大きさ
10μm角の領域が単一のEL素子に相当する。即ち、
陽極15,EL層である正孔輸送層14及び電子輸送層
13,陰極12により、EL素子の単純マトリクスが形
成されている。A 10 μm square area where the anode 15 and the cathode 12 intersect corresponds to a single EL element. That is,
The anode 15, the hole transport layer 14 as the EL layer, the electron transport layer 13, and the cathode 12 form a simple matrix of the EL element.
【0036】EL表示装置は引出用基板22が接続され
た後に、適当なエッチング治具に収納されて、公知の異
方性エッチング法により、表示部25の裏面側のシリコ
ン基板11の除去が行われる。After the draw-out substrate 22 is connected, the EL display device is housed in an appropriate etching jig, and the silicon substrate 11 on the back side of the display section 25 is removed by a known anisotropic etching method. Will be
【0037】エッチングには例えば22%TMAH(テ
トラメチルアンモニウムヒドロキシド)水溶液によって
行われる。エッチングを治具あるいはシリコン基板11
の裏面に形成されたエッチングマスク等を用いて選択的
なエッチングを行うことにより、表示部25のみが透明
化される。エッチングは主に熱酸化膜から成るLOCO
S酸化膜16が露出すると自動的に停止する。その結
果、表示部25のシリコンチップ21の構成は、大略透
明なLOCOS膜16,層間絶縁膜17,パッシベーシ
ョン膜18,陽極15の約3μmのメンブレンのみとな
る。The etching is performed, for example, with a 22% aqueous solution of TMAH (tetramethylammonium hydroxide). Etching jig or silicon substrate 11
By performing selective etching using an etching mask or the like formed on the back surface of the device, only the display section 25 is made transparent. Etching is LOCO consisting mainly of thermal oxide film
When the S oxide film 16 is exposed, it stops automatically. As a result, the configuration of the silicon chip 21 of the display unit 25 is only a substantially transparent LOCOS film 16, an interlayer insulating film 17, a passivation film 18, and an approximately 15 μm membrane of the anode 15.
【0038】EL素子は陽極15に正の電圧を、陰極1
2に負の電圧を印可することにより発光を行う。発光は
大略透明なメンブレンを透過してEL表示装置外へと導
かれる。The EL element has a positive voltage applied to the anode 15 and a negative voltage applied to the cathode 1.
Light emission is performed by applying a negative voltage to 2. Light emission passes through the substantially transparent membrane and is guided out of the EL display device.
【0039】図2に本実施形態の等価回路図を示す。FIG. 2 shows an equivalent circuit diagram of the present embodiment.
【0040】画素(ドット)数は前述のように1000
×1000であり、100万個のEL素子101が陽極
15から成る垂直線102と陰極12から成る水平線1
03との間に単純マトリクスを形成するように接続され
ている。The number of pixels (dots) is 1000 as described above.
× 1000, and one million EL elements 101 are composed of a vertical line 102 composed of an anode 15 and a horizontal line 1 composed of a cathode 12.
03 to form a simple matrix.
【0041】マトリクスの駆動は周辺回路19である垂
直シフトレジスタ(VSR)104と陰極12から引出
電極23によって引出された水平線103に接続する図
1には図示しない外部回路である水平シフトレジスタ
(HSR)105によって駆動される。両レジスタ10
4,105には同じく外部回路である信号処理回路10
6から映像信号107を元に作成された駆動用信号と電
源電圧が供給される。VSR104への信号処理回路1
06及び電源との接続はボンディングパッド20を経由
して行われる。The matrix is driven by a vertical shift register (VSR) 104 as a peripheral circuit 19 and a horizontal shift register (HSR) as an external circuit (not shown in FIG. 1) connected to a horizontal line 103 drawn from the cathode 12 by an extraction electrode 23. ) 105. Both registers 10
Reference numerals 4 and 105 denote a signal processing circuit 10 which is also an external circuit.
A drive signal and a power supply voltage generated based on the video signal 107 are supplied from 6. Signal processing circuit 1 for VSR 104
06 and the power supply are made via the bonding pads 20.
【0042】本実施形態によれば、両電極12,15の
交差する領域は電極配線の単位寸法(太さ)であるた
め、非常に微細な画素が作成可能である。According to the present embodiment, since the area where the electrodes 12 and 15 intersect is the unit size (thickness) of the electrode wiring, very fine pixels can be formed.
【0043】尚、本発明に用いるEL素子は特に限定さ
れず、有機EL素子、無機EL素子のいずれも使用でき
るが、少なくとも陽極層及び陰極層と、これらの間に挟
持された一層または複数層の有機化合物層により構成さ
れるEL素子が好適に用いられる。The EL element used in the present invention is not particularly limited, and any of an organic EL element and an inorganic EL element can be used. At least an anode layer and a cathode layer and one or more layers sandwiched between them An EL element composed of the organic compound layer of (1) is preferably used.
【0044】陽極15の材料としては仕事関数が大きな
ものが望ましく、例えばITO、酸化錫、金、白金、パ
ラジウム、セレン、イリジウム、ヨウ化銅などを用いる
ことができる。一方、陰極12の材料としては仕事関数
が小さなものが望ましく、例えばMg/Ag、Mg、A
l、Inあるいはこれらの合金等を用いることができ
る。It is desirable that the material of the anode 15 has a large work function. For example, ITO, tin oxide, gold, platinum, palladium, selenium, iridium, copper iodide and the like can be used. On the other hand, it is desirable that the material of the cathode 12 has a small work function, for example, Mg / Ag, Mg, A
1, In, or an alloy thereof can be used.
【0045】有機化合物層は、一層構成であっても良い
し、複数層構成であっても良く、例えば、図1に示すよ
うに、陽極15から正孔が注入される正孔輸送層14、
及び陰極層12から電子が注入される電子輸送層13か
らなり、正孔輸送層14と電子輸送層13のいずれかが
発光層となる。また、蛍光体を含有する蛍光体層を正孔
輸送層と電子輸送層との間に設けても良い。また、混合
一層構成で正孔輸送層,電子輸送層,蛍光層を兼ねた構
成も可能である。The organic compound layer may have a single-layer structure or a multi-layer structure. For example, as shown in FIG.
And an electron transport layer 13 into which electrons are injected from the cathode layer 12. One of the hole transport layer 14 and the electron transport layer 13 is a light emitting layer. Further, a phosphor layer containing a phosphor may be provided between the hole transport layer and the electron transport layer. Further, it is also possible to adopt a configuration in which a hole transporting layer, an electron transporting layer, and a fluorescent layer are also used in a mixed single layer configuration.
【0046】正孔輸送層14としては、例えば、N,
N’−ビス(3−メチルフェニル)−N,N’−ジフェ
ニル−(1,1’−ビフェニル)−4,4’−ジアミン
(以下TPD)を用いることができ、その他にも下記の
有機材料を用いることができる。As the hole transport layer 14, for example, N,
N′-bis (3-methylphenyl) -N, N′-diphenyl- (1,1′-biphenyl) -4,4′-diamine (TPD) can be used. Can be used.
【0047】[0047]
【化1】 Embedded image
【0048】[0048]
【化2】 Embedded image
【0049】[0049]
【化3】 Embedded image
【0050】[0050]
【化4】 Embedded image
【0051】[0051]
【化5】 Embedded image
【0052】また、例えばa−Si、a−SiCなどの
無機材料を用いてもよい。Further, inorganic materials such as a-Si and a-SiC may be used.
【0053】電子輸送層13としては、例えば、トリス
(8−キノリノール)アルミニウム(以下Alq3)を
用いることができ、その他にも下記の材料を用いること
ができる。For the electron transport layer 13, for example, tris (8-quinolinol) aluminum (hereinafter, Alq 3 ) can be used, and the following materials can also be used.
【0054】[0054]
【化6】 Embedded image
【0055】[0055]
【化7】 Embedded image
【0056】[0056]
【化8】 Embedded image
【0057】[0057]
【化9】 Embedded image
【0058】また、以下に示されているようなドーパン
ド色素を電子輸送層13、あるいは正孔輸送層14にド
ーピングすることもできる。Further, the electron transporting layer 13 or the hole transporting layer 14 can be doped with a dopant as shown below.
【0059】[0059]
【化10】 Embedded image
【0060】また、陽極層102と基板間に誘電層を設
けることが好ましい。誘電層は、SiO2,SiO等屈
折率の異なる層の積層により特定の波長の反射透過率を
高く(低く)することができる。あるいは単にハーフミ
ラーを使用することも可能である。Preferably, a dielectric layer is provided between the anode layer 102 and the substrate. The dielectric layer can increase (lower) the reflection transmittance at a specific wavelength by laminating layers having different refractive indexes such as SiO 2 and SiO. Alternatively, it is also possible to simply use a half mirror.
【0061】(第2の実施形態)図2に本発明の第2実
施形態である、アクティブマトリクス型の表示装置の表
示部の断面図を示す。(Second Embodiment) FIG. 2 is a sectional view of a display section of an active matrix type display device according to a second embodiment of the present invention.
【0062】16は厚さ1μmのLOCOS酸化膜であ
り、32はその上に形成された陽極である画素電極15
を駆動するためのTFTである。TFT32は、チャネ
ル長1μm、チャネル巾5μmのチャネル領域がポリシ
リコンから成るP型MOSFETである。画素電極15
及びTFT32は後述するようにX−Yアドレッシング
されており、横640本、縦480本のアクティブマト
リックスアレイを形成している。Reference numeral 16 denotes a LOCOS oxide film having a thickness of 1 μm, and 32 denotes a pixel electrode 15 serving as an anode formed thereon.
This is a TFT for driving the TFT. The TFT 32 is a P-type MOSFET in which a channel region having a channel length of 1 μm and a channel width of 5 μm is made of polysilicon. Pixel electrode 15
The TFT 32 and the TFT 32 are XY-addressed as described later, and form an active matrix array of 640 horizontal rows and 480 vertical rows.
【0063】TFT32のドレインにはAlの配線40
がコンタクトされており、配線40は厚さ1500Å、
大きさ10μm角のITOよりなる画素電極15に接続
されている。The Al wiring 40 is connected to the drain of the TFT 32.
Are in contact with each other, and the wiring 40 has a thickness of 1500 mm,
It is connected to a pixel electrode 15 made of ITO having a size of 10 μm square.
【0064】画素電極15上には厚さ500Åの正孔輸
送層14,同じく500Åの電子輸送層13,厚さ15
00Åの陰極であるAl共通電極12が形成されてい
る。共通電極12はH640×V480の画素アレイ全
体に渡って形成されている。On the pixel electrode 15, a hole transport layer 14 having a thickness of 500 °, an electron transport layer 13 also having a thickness of 500 °, and a thickness 15
An Al common electrode 12, which is a cathode of 00 °, is formed. The common electrode 12 is formed over the entire H640 × V480 pixel array.
【0065】図4に本実施形態の画素部分の等価回路図
を示す。FIG. 4 shows an equivalent circuit diagram of a pixel portion of the present embodiment.
【0066】EL素子111は画素電極15と共通電極
12との間に形成されている。EL素子111は水平信
号線113と垂直走査線112によってアドレッシング
されている。The EL element 111 is formed between the pixel electrode 15 and the common electrode 12. The EL element 111 is addressed by a horizontal signal line 113 and a vertical scanning line 112.
【0067】TFTから成るアクセス用トランジスタ1
14のゲート上には垂直走査線112が、ドレインには
水平信号線113が接続されている。水平信号線113
に映像信号から作成された駆動用信号が印可され、垂直
走査線112によって画素がアクセスされると、アクセ
ス用トランジスタ114はオンし、水平信号線113上
の映像情報をTFT32である画素駆動用トランジスタ
115のゲート、及び保持容量116の一方の端子に出
力する。保持容量116の他方の端子は一定の電圧VC
OMに接続されている。Access transistor 1 composed of TFT
The vertical scanning line 112 is connected to the gate of the pixel 14, and the horizontal signal line 113 is connected to the drain. Horizontal signal line 113
When a driving signal generated from the video signal is applied to the pixel and the pixel is accessed by the vertical scanning line 112, the access transistor 114 is turned on, and the video information on the horizontal signal line 113 is transferred to the pixel driving transistor which is the TFT 32. It outputs to the gate of 115 and one terminal of the storage capacitor 116. The other terminal of the storage capacitor 116 has a constant voltage VC
Connected to OM.
【0068】ゲートに印可された映像情報電圧はアクセ
ス用トランジスタ114がオフしてもそのまま保持され
る。画素駆動用トランジスタ115はソース側117が
正の電源電圧+Vに、ドレイン側がEL素子111の一
方の端子である画素電極15に接続しており、映像情報
電圧に応じた電流をEL素子111に供給する。ここ
で、共通電極12はGND電位118に接続されてい
る。The video information voltage applied to the gate is maintained even when the access transistor 114 is turned off. The pixel driving transistor 115 has a source 117 connected to the positive power supply voltage + V and a drain connected to the pixel electrode 15 which is one terminal of the EL element 111, and supplies a current corresponding to the video information voltage to the EL element 111. I do. Here, the common electrode 12 is connected to the GND potential 118.
【0069】本実施形態によれば、単純マトリクスの第
1の実施形態よりもS/Nの高い良質な画像を表示する
ことができる。また保持容量116を有しているため、
短いアクセス時間であっても長時間EL素子111を発
光することができ、デューティ比が向上する。According to this embodiment, it is possible to display a high quality image having a higher S / N than that of the first embodiment of the simple matrix. In addition, since the storage capacitor 116 is provided,
Even if the access time is short, the EL element 111 can emit light for a long time, and the duty ratio is improved.
【0070】また本実施形態によれば画素を駆動する両
シフトレジスタ、信号処理回路等のほとんどをシリコン
チップ上に集積可能であるため、EL表示装置のシステ
ムを非常に簡単にすることができる。従って表示装置を
更に安価に提供することができる。Further, according to the present embodiment, since most of the shift registers and signal processing circuits for driving pixels can be integrated on a silicon chip, the system of the EL display device can be extremely simplified. Therefore, the display device can be provided at a lower cost.
【0071】本発明に用いられるアクティブマトリクス
回路は何れもこれに限ることはなく、例えば各画素にダ
イオード又はMIM素子等の非線形二端子素子と蓄積コ
ンデンサを設け、画素選択時に蓄積コンデンサに信号を
書き込み、非選択の時には書き込まれた信号に応じてE
L素子が光り続ける構成等でも構わない。The active matrix circuit used in the present invention is not limited to this. For example, each pixel is provided with a non-linear two-terminal element such as a diode or an MIM element and a storage capacitor, and a signal is written to the storage capacitor when a pixel is selected. , When not selected, E depends on the written signal.
A configuration in which the L element keeps emitting light may be used.
【0072】また、TFT32を構成する材料はアモル
ファスSiでも構わない。また導電型はN型でも良く、
またデバイスの種類はJFET,BJT等でも良い。The material constituting the TFT 32 may be amorphous Si. The conductivity type may be N-type,
The type of device may be JFET, BJT, or the like.
【0073】(第3の実施形態)図5に本発明の第3実
施形態である、表示装置の概略断面図を示す。尚、シリ
コンチップ21の構成は第1実施形態と同様である。(Third Embodiment) FIG. 5 is a schematic sectional view of a display device according to a third embodiment of the present invention. The configuration of the silicon chip 21 is the same as that of the first embodiment.
【0074】21はEL層が表面に形成されたシリコン
チップであり、シリコンチップ21の裏面側にはカラー
フィルタ(以下CF)34付保護ガラス33が合わせ精
度±1μmで貼り合されている。Reference numeral 21 denotes a silicon chip having an EL layer formed on the surface, and a protective glass 33 with a color filter (hereinafter referred to as CF) 34 is bonded to the back surface of the silicon chip 21 with an alignment accuracy of ± 1 μm.
【0075】保護ガラス33上のCF34は公知の顔料
分散型のそれであり、液晶表示装置等に用いられる通常
のものである。CF34は、シリコンチップ21の表示
部に形成されたメンブレン上の画素と前述のように±1
μmの精度でアライメントされている。アライメントの
方法には、シリコンチップ21の裏面と保護ガラス33
の表面に合わせマークを入れて公知のアライナでアライ
メントする方法と、表示部から発光する白色光がCF3
4を透過した後の着色光を検知してアライメントを行う
方法がある。The CF 34 on the protective glass 33 is of a known pigment dispersion type, and is a normal type used for a liquid crystal display device or the like. The CF 34 is connected to the pixels on the membrane formed on the display portion of the silicon chip 21 by ± 1 as described above.
The alignment is performed with an accuracy of μm. The alignment method includes the back surface of the silicon chip 21 and the protective glass 33.
A method of making alignment marks on the surface of the device and aligning it with a known aligner, and that white light emitted from the display unit is CF3
There is a method of performing alignment by detecting the colored light that has passed through the light source 4.
【0076】前者は簡便であるものの、画素はシリコン
チップ21の表面側に形成されているため、シリコンチ
ップ21の裏面側の合わせマークは予め画素と±1μm
以下の精度でアライメントされている必要がある。後者
は検知、アライメント装置が複雑、高価となるものの、
確実な合わせ効果が得られるために有用である。Although the former is simple, since the pixels are formed on the front side of the silicon chip 21, the alignment marks on the back side of the silicon chip 21 are ± 1 μm in advance with the pixels.
The alignment must be performed with the following accuracy. In the latter case, although the detection and alignment devices are complicated and expensive,
This is useful because a reliable matching effect can be obtained.
【0077】(第4の実施形態)図6に本発明の第4実
施形態である表示装置に用いられるカラーフィルタ付保
護ガラスの断面図を示す。(Fourth Embodiment) FIG. 6 is a sectional view of a protective glass with a color filter used in a display device according to a fourth embodiment of the present invention.
【0078】保護ガラス33上にカラーフィルタ34、
蛍光体層36が形成されている。蛍光体層36は波長の
短い青色の光から公知の働きで白色光を作成する。The color filter 34 on the protective glass 33
A phosphor layer 36 is formed. The phosphor layer 36 produces white light from blue light having a short wavelength by a known function.
【0079】保護ガラス33を第3実施形態に示したよ
うな白色光を発光するEL表示装置にではなく、青色光
を発光するそれに適用することによって、同様な系が実
現可能となる。A similar system can be realized by applying the protective glass 33 not to the EL display device that emits white light as shown in the third embodiment but to the device that emits blue light.
【0080】本実施形態によれば、更にEL素子に使用
可能なEL材料が増加する。According to the present embodiment, the number of EL materials that can be used for the EL element further increases.
【0081】(第5の実施形態)また、本発明の第5実
施形態として、青色白色変換蛍光体層を直接メンブレン
上に形成する例も考えられる。(Fifth Embodiment) As a fifth embodiment of the present invention, an example in which a blue-white conversion phosphor layer is formed directly on a membrane can be considered.
【0082】蛍光体層はCFとは異なり全面に形成すれ
ば良く、精密なアライメントを必要としない。蛍光体層
の形成には公知の塗布法、蒸着法、印刷法が使用でき
る。Unlike the CF, the phosphor layer may be formed on the entire surface, and does not require precise alignment. Known coating methods, vapor deposition methods, and printing methods can be used for forming the phosphor layer.
【0083】(第6の実施形態)図7に本発明の第6実
施形態である表示装置の概略断面図を示す。尚、シリコ
ンチップ21の構成は第1実施形態と同様である。(Sixth Embodiment) FIG. 7 is a schematic sectional view of a display device according to a sixth embodiment of the present invention. The configuration of the silicon chip 21 is the same as that of the first embodiment.
【0084】前述の通り表示部25のシリコンチップ2
1を透明化するために異方性エッチングを行うが、その
後にはシリコンチップ21は数μmの厚さを有するメン
ブレンのみとなる。それゆえ、メンブレンとそれを支持
補強する引出用基板22の関係が重要となる。As described above, the silicon chip 2 of the display unit 25
Anisotropic etching is performed to make 1 transparent, but thereafter, the silicon chip 21 is only a membrane having a thickness of several μm. Therefore, the relationship between the membrane and the drawing substrate 22 for supporting and reinforcing the membrane is important.
【0085】本実施形態においては、共通電極12はア
ワの生じにくい導電性接着材86である銀ペーストによ
って引出用基板22と導電接着されている。接着に10
μm以上の大きなアワが発生した場合には、異方性エッ
チングの際に加わる熱的、機械的ストレスのために、メ
ンブレンに破損が生じる可能性があるためである。In the present embodiment, the common electrode 12 is conductively bonded to the lead-out substrate 22 by a silver paste which is a conductive adhesive 86 that is unlikely to generate a bubble. 10 for bonding
This is because, when a large hour of μm or more is generated, the membrane may be damaged due to thermal and mechanical stress applied during anisotropic etching.
【0086】(第7の実施形態)図8に本発明の第7実
施形態である表示装置の概略断面図を示す。尚、シリコ
ンチップ21の構成は第1実施形態と同様である。(Seventh Embodiment) FIG. 8 is a schematic sectional view of a display device according to a seventh embodiment of the present invention. The configuration of the silicon chip 21 is the same as that of the first embodiment.
【0087】38は水銀よりなる導電性液体であり、共
通電極12と引出用基板22上の引出電極23とのオー
ミックコンタクトを実現している。39は厚さ1μmの
ポリイミド樹脂から成るオーバーコート層であり、共通
電極12とEL層である電子輸送層13、正孔輸送層1
4上に塗布形成されており、EL層間との意図しない電
気的ショートを防止している。また第6実施形態と同様
に、導電性液体38である水銀は異方性エッチングの際
に生じる各種ストレスを緩和する働きを有する。Reference numeral 38 denotes a conductive liquid made of mercury, which realizes ohmic contact between the common electrode 12 and the extraction electrode 23 on the extraction substrate 22. Reference numeral 39 denotes an overcoat layer made of a polyimide resin having a thickness of 1 μm, and includes a common electrode 12, an electron transport layer 13 serving as an EL layer, and a hole transport layer 1.
4 to prevent an unintended electrical short between the EL layers. As in the sixth embodiment, mercury serving as the conductive liquid 38 has a function of alleviating various stresses generated during anisotropic etching.
【0088】また、液体性金属である水銀の代わりに、
粘度の高い有機物質であるポリエチレングリコール、導
電性液晶物質、導電性物質を含む有機、無機各種液体を
用いることも可能である。ただし、これらの導電度は所
定のオーミックコンタクト抵抗を満足する必要がある。In place of mercury which is a liquid metal,
It is also possible to use various organic and inorganic liquids containing a highly viscous organic substance such as polyethylene glycol, a conductive liquid crystal substance, and a conductive substance. However, these conductivity needs to satisfy a predetermined ohmic contact resistance.
【0089】また、オーバーコート層39の材質は、例
えばハイマル樹脂等、公知の他の材料で構わない。The material of the overcoat layer 39 may be any other known material, such as, for example, Hymar resin.
【0090】(第8の実施形態)図9に本発明の第8実
施形態である表示装置の概略断面図を示す。(Eighth Embodiment) FIG. 9 is a schematic sectional view of a display device according to an eighth embodiment of the present invention.
【0091】11は厚さ625μmのCZP(100)
シリコン基板を用いて製造したSiMOX(separ
ation by implanted oxyge
n)基板の基底部であり、表面側には厚さ1500Åの
埋込酸化膜40と、厚さ0.3μmのP型エピタキシャ
ル層41が形成されている。Reference numeral 11 denotes a CZP (100) having a thickness of 625 μm.
SiMOX (separ) manufactured using a silicon substrate
ation by implanted oxygen
n) A buried oxide film 40 having a thickness of 1500 ° and a P-type epitaxial layer 41 having a thickness of 0.3 μm are formed on the front side of the substrate.
【0092】エピタキシャル層41中には、画素を駆動
するN型MOSFETよりなる駆動用トランジスタ42
と周辺回路19を構成するN型MOSFETが同一の製
造プロセスによって形成されている。A driving transistor 42 composed of an N-type MOSFET for driving a pixel is provided in the epitaxial layer 41.
And an N-type MOSFET constituting the peripheral circuit 19 are formed by the same manufacturing process.
【0093】本実施形態によれば、高速、高性能な単結
晶Siトランジスタを画素駆動用トランジスタとして使
用できるため、更に多画素高階調な表示装置を実現する
ことができる。またトランジスタを製造するプロセス
は、第2実施形態のTFTのそれとは異なり周辺回路1
9を構成するMOSFETと同一であるため、プロセス
が安価である。またSiMOX基板は、安価な酸素注入
機の実現により、SOS基板ほどは高くない。従ってE
L点灯用のシリコンチップ21を更に安価に提供するこ
とができる。According to the present embodiment, a high-speed, high-performance single-crystal Si transistor can be used as a pixel driving transistor, so that a display device with more pixels and higher gradation can be realized. The process of manufacturing the transistor is different from that of the TFT of the second embodiment in that the peripheral circuit 1
The process is inexpensive because it is the same as the MOSFET constituting the semiconductor device 9. Also, the SiMOX substrate is not as high as the SOS substrate due to the realization of an inexpensive oxygen implanter. Therefore E
The silicon chip 21 for L lighting can be provided at a lower cost.
【0094】また本発明に用いる不透明なSOI基板
は、何もSiMOX基板に限ることはなく、安価でエコ
ロジーな基板であるならば何でも良い。The opaque SOI substrate used in the present invention is not limited to the SiMOX substrate, but may be any inexpensive and ecological substrate.
【0095】(第9の実施形態)図10に本発明の第9
実施形態である表示装置の概略断面図を示す。尚、シリ
コンチップ21の構成は第1実施形態と同様である。(Ninth Embodiment) FIG. 10 shows a ninth embodiment of the present invention.
1 is a schematic sectional view of a display device according to an embodiment. The configuration of the silicon chip 21 is the same as that of the first embodiment.
【0096】21はアクティブマトリクスEL画素が1
000×1000個形成された大きさ25mm角のシリ
コンチップである。15はITO電極よりなる厚さ15
00Å、大きさ10μm角の陽極である画素電極であ
り、12は厚さ1500ÅのAl合金から成る陰極であ
る。陰極12は、引出用基板22上に形成された厚さ1
500ÅのAl引出電極23とオーミック接続されてい
る。引出用基板22とチップ21との貼り合わせはシー
ル材24を用いるが、シール材24の塗布と同時にシリ
コンチップ21上に形成された上下導通用パッド44上
に銀ペースト43を塗布し、貼り合わせることによっ
て、シリコンチップ21と,引出用基板22の導通が確
保される。Reference numeral 21 denotes one active matrix EL pixel.
It is a 25 mm square silicon chip formed of 000 × 1000 pieces. 15 is the thickness of the ITO electrode 15
The pixel electrode is an anode having a size of 00 ° and a size of 10 μm square. A cathode 12 is made of an Al alloy having a thickness of 1500 °. The cathode 12 has a thickness of 1 mm on the extraction substrate 22.
It is ohmically connected to a 500 ° Al lead electrode 23. The bonding of the lead-out substrate 22 and the chip 21 is performed by using the sealing material 24. At the same time as the application of the sealing material 24, the silver paste 43 is coated on the upper and lower conduction pads 44 formed on the silicon chip 21 and bonded. Thus, conduction between the silicon chip 21 and the drawing substrate 22 is ensured.
【0097】本実施形態においては、引出用基板22に
接続する外部回路が不要となるため、EL表示装置のシ
ステムがより簡略化される。In this embodiment, since an external circuit connected to the draw-out substrate 22 is not required, the system of the EL display device is further simplified.
【0098】(第10の実施形態)また本発明の第10
実施形態として、銀ペースト43の接点を多数設けるこ
とにより、単純マトリクス方式のEL表示装置に応用し
てもよい。(Tenth Embodiment) A tenth embodiment of the present invention will be described.
As an embodiment, by providing a large number of contacts of the silver paste 43, the present invention may be applied to a simple matrix type EL display device.
【0099】[0099]
【発明の効果】以上説明したように、本発明によれば、
微細な画素を多数有した安価なEL表示装置を得ること
ができる。また本EL表示装置を拡大光学系と組み合わ
せることにより、高精細、大画面なHMD,プロジェク
タ等の製品を得ることができる。As described above, according to the present invention,
An inexpensive EL display device having a large number of fine pixels can be obtained. Further, by combining the present EL display device with a magnifying optical system, it is possible to obtain a high-definition, large-screen product such as an HMD and a projector.
【図1】本発明の表示装置の第1の実施形態を示す概略
断面図である。FIG. 1 is a schematic sectional view showing a first embodiment of a display device of the present invention.
【図2】第1の実施形態の等価回路図である。FIG. 2 is an equivalent circuit diagram of the first embodiment.
【図3】本発明の表示装置の第2の実施形態の表示部の
断面図である。FIG. 3 is a sectional view of a display unit of a display device according to a second embodiment of the present invention.
【図4】第2の実施形態の画素部分の等価回路図であ
る。FIG. 4 is an equivalent circuit diagram of a pixel portion according to a second embodiment.
【図5】本発明の表示装置の第3の実施形態を示す概略
断面図である。FIG. 5 is a schematic sectional view showing a third embodiment of the display device of the present invention.
【図6】本発明の表示装置の第4の実施形態に用いられ
るカラーフィルタ付保護ガラスの断面図である。FIG. 6 is a sectional view of a protective glass with a color filter used in a fourth embodiment of the display device of the present invention.
【図7】本発明の表示装置の第6の実施形態を示す概略
断面図である。FIG. 7 is a schematic sectional view showing a sixth embodiment of the display device of the present invention.
【図8】本発明の表示装置の第7の実施形態を示す概略
断面図である。FIG. 8 is a schematic sectional view showing a seventh embodiment of the display device of the present invention.
【図9】本発明の表示装置の第8の実施形態を示す概略
断面図である。FIG. 9 is a schematic sectional view showing an eighth embodiment of the display device of the present invention.
【図10】本発明の表示装置の第9の実施形態を示す概
略断面図である。FIG. 10 is a schematic sectional view showing a ninth embodiment of the display device of the present invention.
【図11】従来のEL素子を示す図である。FIG. 11 is a view showing a conventional EL element.
【図12】従来のEL素子を示す図である。FIG. 12 is a view showing a conventional EL element.
【図13】従来のLCDを示す概略断面図である。FIG. 13 is a schematic sectional view showing a conventional LCD.
11 シリコン基板 12 陰極(共通電極) 13 電子輸送層 14 正孔輸送層 15 陽極(画素電極) 16 LOCOS膜 17 層間絶縁膜 18 パッシベーション膜 19 周辺回路 20 ボンディングパッド 21 シリコンチップ 22 引出用基板 23 引出電極 24 シール材 25 表示部 31 配線 32 TFT 33 保護ガラス 34 カラーフィルター 35 接着材 36 蛍光体層 37 導電性接着材 38 導電性液体 39 オーバーコート層 40 埋込酸化膜 41 エピタキシャル層 42 駆動用トランジスタ 43 銀ペースト 44 上下導通用パッド 101 EL素子 102 垂直線 103 水平線 104 垂直シフトレジスタ 105 水平シフトレジスタ 106 信号処理回路 107 映像信号 111 EL素子 112 垂直走査線 113 水平信号線 114 アクセス用トランジスタ 115 画素駆動用トランジスタ 116 保持容量 117 ソース側 118 GND電位 201 単結晶Si基板 211 透明基板 202、212 陰極 203、213 電子輸送層 204、214 正孔輸送層 205、215 陽極 231 シリコン基板 233 液晶 235 画素電極 236 LOCOS膜 237 層間絶縁膜 238 パッシベーション膜 239 周辺回路 240 ボンディングパッド 241 シリコンチップ 242 引出用基板 243 引出電極 244 シール材 245 表示部 DESCRIPTION OF SYMBOLS 11 Silicon substrate 12 Cathode (common electrode) 13 Electron transport layer 14 Hole transport layer 15 Anode (pixel electrode) 16 LOCOS film 17 Interlayer insulating film 18 Passivation film 19 Peripheral circuit 20 Bonding pad 21 Silicon chip 22 Leading substrate 23 Leading electrode 24 Sealing Material 25 Display 31 Wiring 32 TFT 33 Protective Glass 34 Color Filter 35 Adhesive 36 Phosphor Layer 37 Conductive Adhesive 38 Conductive Liquid 39 Overcoat Layer 40 Embedded Oxide Film 41 Epitaxial Layer 42 Driving Transistor 43 Silver Paste 44 pad for vertical conduction 101 EL element 102 vertical line 103 horizontal line 104 vertical shift register 105 horizontal shift register 106 signal processing circuit 107 video signal 111 EL element 112 vertical scanning line 113 horizontal signal line 14 Access transistor 115 Pixel driving transistor 116 Storage capacity 117 Source side 118 GND potential 201 Single crystal Si substrate 211 Transparent substrate 202, 212 Cathode 203, 213 Electron transport layer 204, 214 Hole transport layer 205, 215 Anode 231 Silicon substrate 233 Liquid crystal 235 Pixel electrode 236 LOCOS film 237 Interlayer insulating film 238 Passivation film 239 Peripheral circuit 240 Bonding pad 241 Silicon chip 242 Leading substrate 243 Leading electrode 244 Sealant 245 Display part
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/12 H05B 33/12 E 33/14 33/14 A Fターム(参考) 3K007 AB06 AB18 BA06 CA03 CB01 CC05 DA01 DB03 FA01 FA02 5C094 AA05 AA21 AA42 AA43 AA44 AA48 BA03 BA16 BA29 BA32 CA19 CA23 DA09 DA13 DB02 DB04 EA04 EB05 EB10 ED01 ED02 ED20 FA01 FA02 FB02 FB03 FB12 FB14 FB15 GB10──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05B 33/12 H05B 33/12 E 33/14 33/14 A F term (Reference) 3K007 AB06 AB18 BA06 CA03 CB01 CC05 DA01 DB03 FA01 FA02 5C094 AA05 AA21 AA42 AA43 AA44 AA48 BA03 BA16 BA29 BA32 CA19 CA23 DA09 DA13 DB02 DB04 EA04 EB05 EB10 ED01 ED02 ED20 FA01 FA02 FB02 FB03 FB12 FB14 FB15 GB10
Claims (17)
表示装置であって、前記シリコン基板の裏面側の少なく
とも表示部において、大略透明なメンブレンが露出して
おり、前記EL素子からの発光光が前記シリコン基板の
裏面側から出射することを特徴とする表示装置。1. A display device in which an EL element is laminated on a silicon substrate, wherein a substantially transparent membrane is exposed at least in a display portion on a back side of the silicon substrate, and light emitted from the EL element is provided. Is emitted from the back side of the silicon substrate.
されていることを特徴とする請求項1に記載の表示装
置。2. The display device according to claim 1, wherein the EL elements are arranged in a two-dimensional matrix.
形成することを特徴とする請求項2に記載の表示装置。3. The display device according to claim 2, wherein the matrix forms an active matrix.
直走査線で構成されており、前記両配線はアクセス用ト
ランジスタと接続されており、前記トランジスタの残り
の主電極は保持容量と他の異なる駆動用トランジスタの
制御電極と接続されており、前記駆動用トランジスタに
よって、前記EL素子を駆動することを特徴とする請求
項3に記載の表示装置。4. The active matrix includes a horizontal signal line and a vertical scanning line, both of which are connected to an access transistor, and the other main electrode of the transistor is connected to a storage capacitor and another different driving electrode. 4. The display device according to claim 3, wherein the display device is connected to a control electrode of a transistor, and drives the EL element by the driving transistor.
ィルタを有することを特徴とする請求項1〜4に記載の
表示装置。5. The display device according to claim 1, further comprising a color filter on a rear surface side of the silicon substrate of the display unit.
に蛍光体層を有することを特徴とする請求項5に記載の
表示装置。6. The display device according to claim 5, further comprising a phosphor layer between the silicon substrate and the color filter.
配線引出用基板を有することを特徴とする請求項1〜6
に記載の表示装置。7. A wiring drawing substrate which is electrically connected to a cathode of an EL element.
The display device according to claim 1.
電接着材で行なわれていることを特徴とする請求項7に
記載の表示装置。8. The display device according to claim 7, wherein the electrical connection is made by a conductive adhesive material that does not include a large hour.
で行なわれていることを特徴とする請求項7に記載の表
示装置。9. The display device according to claim 7, wherein the electrical connection is made with a conductive liquid or a liquid crystal.
の電気的接続を行う接点を有することを特徴とする請求
項7に記載の表示装置。10. The display device according to claim 7, further comprising a contact for making an electrical connection between the wiring drawing substrate and the silicon substrate.
明な絶縁膜を有するSOI(シリコンオンインシュレー
タ)基板であることを特徴とする請求項1〜10に記載
の表示装置。11. The display device according to claim 1, wherein the silicon substrate is an SOI (silicon-on-insulator) substrate having a substantially transparent insulating film in the substrate.
を駆動するための単結晶トランジスタが形成されている
ことを特徴とする請求項11に記載の表示装置。12. The display device according to claim 11, wherein a single crystal transistor for driving the EL element is formed in a display portion on an SOI substrate.
EL層、陰極の順で積層されていることを特徴とする請
求項1〜12に記載の表示装置。13. An EL element comprising: an anode on a silicon substrate;
13. The display device according to claim 1, wherein an EL layer and a cathode are stacked in this order.
合物層であることを特徴とする請求項13に記載の表示
装置。14. The display device according to claim 13, wherein the EL layer is one or more organic compound layers.
上に大略透明なメンブレンを形成する工程と、前記シリ
コン基板上にEL素子の陽極を形成し、前記陽極上に前
記EL素子の発光層を形成し、前記発光層上に陰極を形
成する工程と、前記EL素子が形成されている表示部の
前記シリコン基板の裏面側から異方性エッチングにより
前記メンブレンを露出させる工程とを少なくとも有する
ことを特徴とする表示装置の製造方法。15. A step of forming a substantially transparent membrane in or on a silicon substrate, forming an anode of an EL element on the silicon substrate, and forming a light emitting layer of the EL element on the anode. Forming at least a step of forming a cathode on the light-emitting layer and a step of exposing the membrane by anisotropic etching from the back surface side of the silicon substrate of the display unit on which the EL element is formed. A method for manufacturing a display device.
表示部の基板裏面側に配置するカラーフィルタのアライ
メントを行うことを特徴とする請求項15に記載の表示
装置の製造方法。16. The method for manufacturing a display device according to claim 15, wherein alignment of a color filter arranged on the back surface side of the substrate of the display unit is performed using light emitted from the EL element.
出用基板とを電気的接続し、前記配線引出用基板と前記
シリコン基板とを貼せる際に、前記両基板を電気的接続
する接点を同時に形成することを特徴とする請求項15
または16に記載の表示装置の製造方法。17. After forming the cathode, the cathode is electrically connected to the wiring leading substrate, and when the wiring leading substrate and the silicon substrate are attached to each other, a contact for electrically connecting the two substrates is provided. 16. The device according to claim 15, wherein the components are formed simultaneously.
19. A method for manufacturing a display device according to item 16.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10338560A JP2000164347A (en) | 1998-11-30 | 1998-11-30 | Display device and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10338560A JP2000164347A (en) | 1998-11-30 | 1998-11-30 | Display device and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000164347A true JP2000164347A (en) | 2000-06-16 |
Family
ID=18319336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10338560A Withdrawn JP2000164347A (en) | 1998-11-30 | 1998-11-30 | Display device and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000164347A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319495A (en) * | 2001-01-18 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | Manufacturing method of light-emitting device |
JP2006179729A (en) * | 2004-12-24 | 2006-07-06 | Nippon Seiki Co Ltd | El panel |
CN1308130C (en) * | 2003-04-15 | 2007-04-04 | 陈贤斌 | Production method of coated pressure roll |
US7423293B2 (en) | 2001-02-19 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP2009020497A (en) * | 2007-06-14 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
JP2019083203A (en) * | 2014-05-27 | 2019-05-30 | ユニバーサル ディスプレイ コーポレイション | High resolution low power OLED display with extended lifetime |
US10700134B2 (en) | 2014-05-27 | 2020-06-30 | Universal Display Corporation | Low power consumption OLED display |
US11049907B2 (en) | 2013-01-18 | 2021-06-29 | Universal Display Corporation | High resolution low power consumption OLED display with extended lifetime |
WO2021130806A1 (en) * | 2019-12-23 | 2021-07-01 | シャープ株式会社 | Display device |
-
1998
- 1998-11-30 JP JP10338560A patent/JP2000164347A/en not_active Withdrawn
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002319495A (en) * | 2001-01-18 | 2002-10-31 | Semiconductor Energy Lab Co Ltd | Manufacturing method of light-emitting device |
US7423293B2 (en) | 2001-02-19 | 2008-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
CN1308130C (en) * | 2003-04-15 | 2007-04-04 | 陈贤斌 | Production method of coated pressure roll |
JP2006179729A (en) * | 2004-12-24 | 2006-07-06 | Nippon Seiki Co Ltd | El panel |
JP4600749B2 (en) * | 2004-12-24 | 2010-12-15 | 日本精機株式会社 | EL panel |
JP2009020497A (en) * | 2007-06-14 | 2009-01-29 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
US8759842B2 (en) | 2007-06-14 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11302749B2 (en) | 2013-01-18 | 2022-04-12 | Universal Display Corporation | High resolution low power consumption OLED display with extended lifetime |
US11049907B2 (en) | 2013-01-18 | 2021-06-29 | Universal Display Corporation | High resolution low power consumption OLED display with extended lifetime |
US11450713B2 (en) | 2013-01-18 | 2022-09-20 | Universal Display Corporation | High resolution low power consumption OLED display with extended lifetime |
US11621300B2 (en) | 2013-01-18 | 2023-04-04 | Universal Display Corporation | High resolution low power consumption OLED display with extended lifetime |
US12096669B2 (en) | 2013-01-18 | 2024-09-17 | Universal Display Corporation | Full-color OLED display |
US10700134B2 (en) | 2014-05-27 | 2020-06-30 | Universal Display Corporation | Low power consumption OLED display |
JP2020191288A (en) * | 2014-05-27 | 2020-11-26 | ユニバーサル ディスプレイ コーポレイション | High resolution and low power consumption oled display with extended life |
JP2019083203A (en) * | 2014-05-27 | 2019-05-30 | ユニバーサル ディスプレイ コーポレイション | High resolution low power OLED display with extended lifetime |
US11502134B2 (en) | 2014-05-27 | 2022-11-15 | Universal Display Corporation | Low power consumption OLED display |
WO2021130806A1 (en) * | 2019-12-23 | 2021-07-01 | シャープ株式会社 | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7501658B2 (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
US7291977B2 (en) | Organic electroluminescence display panel and method for sealing the same | |
US6515428B1 (en) | Pixel structure an organic light-emitting diode display device and its manufacturing method | |
US6522066B2 (en) | Pixel structure of an organic light-emitting diode display device and its fabrication method | |
TW544944B (en) | Pixel element structure of sunlight-readable display | |
US8182301B2 (en) | Method of fabricating flat panel display having pad electrode | |
US8044426B2 (en) | Light emitting device capable of removing height difference between contact region and pixel region and method for fabricating the same | |
CN104103669A (en) | Flexible display panel | |
JP2010219054A (en) | Organic electroluminescent display element and manufacturing method therefor | |
KR20020079187A (en) | Plat panel display device and method for fabricating the same | |
CN100435380C (en) | Organic electroluminescent device having supporting plate and method of fabricating the same | |
WO2020189131A1 (en) | Display device | |
US20030127972A1 (en) | Dual-panel active matrix organic electroluminscent display | |
CN110189624A (en) | Show equipment | |
US7129524B2 (en) | Organic electroluminescent device and method for fabricating the same | |
JP2004327215A (en) | Electro-optical device, substrate for electro-optical device, manufacturing method of electro-optical device, and electronic equipment | |
JP2000164347A (en) | Display device and its manufacture | |
US10360851B2 (en) | Display device and method of manufacturing the same | |
US20080054268A1 (en) | Display device and method of manufacturing the display device | |
KR100698678B1 (en) | Light Emitting Display and Fabricating Method Thereof | |
US11869897B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
CN109860236A (en) | Organic LED display panel and mask plate | |
US20230138336A1 (en) | Display device including a semiconductor light emitting device | |
US20240172482A1 (en) | Display panel and method for manufacturing the same | |
US20240088170A1 (en) | Array substrate, display apparatus, and method of fabricating array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |