JP2000163265A - 命令発行回路 - Google Patents
命令発行回路Info
- Publication number
- JP2000163265A JP2000163265A JP10339366A JP33936698A JP2000163265A JP 2000163265 A JP2000163265 A JP 2000163265A JP 10339366 A JP10339366 A JP 10339366A JP 33936698 A JP33936698 A JP 33936698A JP 2000163265 A JP2000163265 A JP 2000163265A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- entry
- operand
- buffer
- subsequent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000000717 retained effect Effects 0.000 claims 3
- 239000013589 supplement Substances 0.000 claims 1
- 238000007726 management method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
- G06F9/3858—Result writeback, i.e. updating the architectural state or memory
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】
【課題】 アウトオブオーダ実行に要する処理を高速化
し、パイプライン計算機のスループットを向上させる。 【解決手段】 命令追越しバッファ３３０の各エントリ
において、その命令の実行結果をＹオペランドとして参
照する後続命令の保持されるエントリ番号に関する情報
を保持するＹオペランド後続参照エントリ情報３３５
と、その命令の実行結果をＺオペランドとして参照する
後続命令の保持されるエントリ番号に関する情報を保持
するＺオペランド後続参照エントリ情報３３５とを有す
る。参照関係設定回路３２０は、後続命令の命令追越し
バッファ３３０への登録時に、先行命令の実行結果の参
照関係を設定する。レディフラグ設定回路３４０は、発
行可能となった命令のＹオペランド後続参照エントリ情
報３３５及びＺオペランド後続参照エントリ情報３３６
をＹオペランド及びＺオペランドのレディフラグ３３３
及び３３４に反映する。
し、パイプライン計算機のスループットを向上させる。 【解決手段】 命令追越しバッファ３３０の各エントリ
において、その命令の実行結果をＹオペランドとして参
照する後続命令の保持されるエントリ番号に関する情報
を保持するＹオペランド後続参照エントリ情報３３５
と、その命令の実行結果をＺオペランドとして参照する
後続命令の保持されるエントリ番号に関する情報を保持
するＺオペランド後続参照エントリ情報３３５とを有す
る。参照関係設定回路３２０は、後続命令の命令追越し
バッファ３３０への登録時に、先行命令の実行結果の参
照関係を設定する。レディフラグ設定回路３４０は、発
行可能となった命令のＹオペランド後続参照エントリ情
報３３５及びＺオペランド後続参照エントリ情報３３６
をＹオペランド及びＺオペランドのレディフラグ３３３
及び３３４に反映する。
Description
【０００１】
【発明の属する技術分野】本発明は、パイプライン計算
機における命令発行回路に関し、特に命令の追い越しを
制御する命令発行回路に関する。
機における命令発行回路に関し、特に命令の追い越しを
制御する命令発行回路に関する。
【０００２】
【従来の技術】パイプライン計算機を高速化するための
手法として、クロックの高速化及び１命令当たりに要す
る時間の短縮化が考えられる。近年の技術では、クロッ
クを高速化する一方、固定小数点演算器の演算時間を１
クロックに収まるように設計することが多い。このよう
に固定小数点演算器の演算時間を基準としてクロックを
定めると、それ以外の命令制御に関する部分がクリティ
カルになる場合が生じる。特に、近年ではアウトオブオ
ーダ実行という命令の追越しを許容する実行方式が主流
となり、そのための制御に多くの時間を要するようにな
っている。
手法として、クロックの高速化及び１命令当たりに要す
る時間の短縮化が考えられる。近年の技術では、クロッ
クを高速化する一方、固定小数点演算器の演算時間を１
クロックに収まるように設計することが多い。このよう
に固定小数点演算器の演算時間を基準としてクロックを
定めると、それ以外の命令制御に関する部分がクリティ
カルになる場合が生じる。特に、近年ではアウトオブオ
ーダ実行という命令の追越しを許容する実行方式が主流
となり、そのための制御に多くの時間を要するようにな
っている。
【０００３】例えば、演算時間が１クロックの演算命令
を発行した後、その命令結果を参照する後続命令を次の
サイクルで遅滞なく発行しようとする場合、次のような
制御をすべて１サイクルの間に完了しなくてはならな
い。 （１）命令追越しバッファ内で、オペランドが揃ってお
り（レディ）、かつ、リソースの競合を起こさない命令
の中から、何らかの優先順位付けによって発行すべき命
令を選択する。 （２）選択された命令の結果を参照する後続命令を命令
追越しバッファ中から検索し、その後続命令のオペラン
ドレディフラグをセットする。
を発行した後、その命令結果を参照する後続命令を次の
サイクルで遅滞なく発行しようとする場合、次のような
制御をすべて１サイクルの間に完了しなくてはならな
い。 （１）命令追越しバッファ内で、オペランドが揃ってお
り（レディ）、かつ、リソースの競合を起こさない命令
の中から、何らかの優先順位付けによって発行すべき命
令を選択する。 （２）選択された命令の結果を参照する後続命令を命令
追越しバッファ中から検索し、その後続命令のオペラン
ドレディフラグをセットする。
【０００４】従来、上記のようなオペランドレディの判
定は、発行すべき命令が確定した際に、その命令に付与
されたタグ番号と後続命令のオペランドに付与されたタ
グ番号との比較を行い、一致するタグ番号が付与されて
いる後続命令のオペランドをレディと判定している。
定は、発行すべき命令が確定した際に、その命令に付与
されたタグ番号と後続命令のオペランドに付与されたタ
グ番号との比較を行い、一致するタグ番号が付与されて
いる後続命令のオペランドをレディと判定している。
【０００５】
【発明が解決しようとする課題】上述の従来技術におい
ては、アウトオブオーダ実行を実現するために、命令発
行の可否を判定した上で後続命令に対してオペランドレ
ディ状態の更新情報を伝えなければならない。しかしな
がら、従来の方式ではこれらの処理に要する論理回路の
段数にも下限があり、テクノロジの高速化以上のクロッ
クスピードの向上が困難になっている。
ては、アウトオブオーダ実行を実現するために、命令発
行の可否を判定した上で後続命令に対してオペランドレ
ディ状態の更新情報を伝えなければならない。しかしな
がら、従来の方式ではこれらの処理に要する論理回路の
段数にも下限があり、テクノロジの高速化以上のクロッ
クスピードの向上が困難になっている。
【０００６】本発明の目的は、アウトオブオーダ実行に
要する処理を高速化し、パイプライン計算機におけるス
ループットを向上させる命令発行回路を提供することに
ある。
要する処理を高速化し、パイプライン計算機におけるス
ループットを向上させる命令発行回路を提供することに
ある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の命令発行回路は、命令発行を待つ各命令につ
いて当該命令の実行結果を参照する後続命令の識別番号
を保持し、先行する命令の発行の際に前記識別子によっ
て前記先行する命令の実行結果を参照する後続命令の発
行条件を更新する。
に本発明の命令発行回路は、命令発行を待つ各命令につ
いて当該命令の実行結果を参照する後続命令の識別番号
を保持し、先行する命令の発行の際に前記識別子によっ
て前記先行する命令の実行結果を参照する後続命令の発
行条件を更新する。
【０００８】また、本発明の他の命令発行回路におい
て、前記識別子は、命令発行を待つ各命令が保持される
バッファのエントリ番号である。
て、前記識別子は、命令発行を待つ各命令が保持される
バッファのエントリ番号である。
【０００９】また、本発明の他の命令発行回路は、複数
のエントリを有し、命令発行を待つ命令を前記複数のエ
ントリの何れかに保持する命令追越しバッファと、この
命令追越しバッファの前記複数のエントリのうち何れの
エントリに新たな命令を保持するかを指示するエントリ
管理回路と、前記新たな命令を保持する際に、既に前記
命令追越しバッファに保持されている先行命令の実行結
果を前記新たな命令がオペランドとして参照するか否か
を判断し、参照すると判断した場合には前記先行命令の
保持されているエントリ中に前記新たな命令の保持され
ているエントリの位置を設定する参照関係設定回路と、
前記先行命令の発行の際に、前記参照関係設定回路によ
り設定されたエントリ位置に従って前記命令追越しバッ
ファに保持された命令の発行条件を更新するレディフラ
グ設定回路とを含む。
のエントリを有し、命令発行を待つ命令を前記複数のエ
ントリの何れかに保持する命令追越しバッファと、この
命令追越しバッファの前記複数のエントリのうち何れの
エントリに新たな命令を保持するかを指示するエントリ
管理回路と、前記新たな命令を保持する際に、既に前記
命令追越しバッファに保持されている先行命令の実行結
果を前記新たな命令がオペランドとして参照するか否か
を判断し、参照すると判断した場合には前記先行命令の
保持されているエントリ中に前記新たな命令の保持され
ているエントリの位置を設定する参照関係設定回路と、
前記先行命令の発行の際に、前記参照関係設定回路によ
り設定されたエントリ位置に従って前記命令追越しバッ
ファに保持された命令の発行条件を更新するレディフラ
グ設定回路とを含む。
【００１０】また、本発明の他の命令発行回路におい
て、前記命令追越しバッファの前記複数のエントリの各
々は、当該命令の実行結果の書込先レジスタ番号と、当
該命令のオペランドが読出し可能な状態であるか否かを
示すレディフラグと、当該命令の実行結果をオペランド
として参照する後続命令の当該命令追越しバッファにお
けるエントリの位置を保持するオペランド後続参照エン
トリ情報とを保持する。
て、前記命令追越しバッファの前記複数のエントリの各
々は、当該命令の実行結果の書込先レジスタ番号と、当
該命令のオペランドが読出し可能な状態であるか否かを
示すレディフラグと、当該命令の実行結果をオペランド
として参照する後続命令の当該命令追越しバッファにお
けるエントリの位置を保持するオペランド後続参照エン
トリ情報とを保持する。
【００１１】また、本発明の他の命令発行回路におい
て、前記オペランド後続参照エントリ情報は、前記命令
追越しバッファの各エントリに対応したビットにより表
現され、当該命令の実行結果をオペランドとして参照す
る後続命令の当該命令追越しバッファにおけるエントリ
に対応するビットがアサートされる。
て、前記オペランド後続参照エントリ情報は、前記命令
追越しバッファの各エントリに対応したビットにより表
現され、当該命令の実行結果をオペランドとして参照す
る後続命令の当該命令追越しバッファにおけるエントリ
に対応するビットがアサートされる。
【００１２】また、本発明の他の命令発行回路におい
て、前記レディフラグ設定回路は、前記先行命令の発行
の際に、前記先行命令の保持されたエントリの前記オペ
ランド後続参照エントリ情報の各ビットをその対応する
エントリの前記レディフラグに入力し、対応するビット
がアサートされている場合には当該レディフラグを読出
し可能状態にするように更新する。
て、前記レディフラグ設定回路は、前記先行命令の発行
の際に、前記先行命令の保持されたエントリの前記オペ
ランド後続参照エントリ情報の各ビットをその対応する
エントリの前記レディフラグに入力し、対応するビット
がアサートされている場合には当該レディフラグを読出
し可能状態にするように更新する。
【００１３】また、本発明の他の命令発行回路におい
て、前記オペランド後続参照エントリ情報は、自エント
リに対応するビットは設けず、前記レディフラグ設定回
路は、前記オペランド後続参照エントリ情報に対して前
記自エントリに対応するビットを補って、前記レディフ
ラグに入力する。
て、前記オペランド後続参照エントリ情報は、自エント
リに対応するビットは設けず、前記レディフラグ設定回
路は、前記オペランド後続参照エントリ情報に対して前
記自エントリに対応するビットを補って、前記レディフ
ラグに入力する。
【００１４】また、本発明の他の命令発行回路におい
て、前記命令追越しバッファの前記複数のエントリの各
々に保持される命令は、複数のオペランドを有し、前記
レディフラグ及び前記オペランド後続参照エントリ情報
は前記複数のオペランドの各々に対応して複数設けられ
る。
て、前記命令追越しバッファの前記複数のエントリの各
々に保持される命令は、複数のオペランドを有し、前記
レディフラグ及び前記オペランド後続参照エントリ情報
は前記複数のオペランドの各々に対応して複数設けられ
る。
【００１５】また、本発明の他の命令発行回路におい
て、前記参照関係設定回路は、前記新たな命令を保持す
る際に、前記命令追越しバッファの何れかのエントリの
書込先レジスタ番号と前記新たな命令のオペランドのレ
ジスタ番号とが一致する場合には、その一致するエント
リにおける前記オペランド後続参照エントリ情報の中の
前記新たな命令の保持されるエントリに対応するビット
をアサートする。
て、前記参照関係設定回路は、前記新たな命令を保持す
る際に、前記命令追越しバッファの何れかのエントリの
書込先レジスタ番号と前記新たな命令のオペランドのレ
ジスタ番号とが一致する場合には、その一致するエント
リにおける前記オペランド後続参照エントリ情報の中の
前記新たな命令の保持されるエントリに対応するビット
をアサートする。
【００１６】また、本発明のパイプライン計算機は、複
数段のパイプラインを有するパイプライン計算機であっ
て、複数のエントリを有し、命令発行を待つ命令を前記
複数のエントリの何れかに保持する命令追越しバッファ
と、この命令追越しバッファの前記複数のエントリのう
ち何れのエントリに新たな命令を保持するかを指示する
エントリ管理回路と、前記新たな命令を保持する際に、
既に前記命令追越しバッファに保持されている先行命令
の実行結果を前記新たな命令がオペランドとして参照す
るか否かを判断し、参照すると判断した場合には前記先
行命令の保持されているエントリ中に前記新たな命令の
保持されているエントリの位置を設定する参照関係設定
回路と、前記命令追越しバッファの何れのエントリに保
持された命令を発行すべきかを決定して前記先行命令の
発行の際に、前記参照関係設定回路により設定されたエ
ントリ位置に従って前記命令追越しバッファに保持され
た命令の発行条件を更新するレディフラグ設定回路とを
含む。
数段のパイプラインを有するパイプライン計算機であっ
て、複数のエントリを有し、命令発行を待つ命令を前記
複数のエントリの何れかに保持する命令追越しバッファ
と、この命令追越しバッファの前記複数のエントリのう
ち何れのエントリに新たな命令を保持するかを指示する
エントリ管理回路と、前記新たな命令を保持する際に、
既に前記命令追越しバッファに保持されている先行命令
の実行結果を前記新たな命令がオペランドとして参照す
るか否かを判断し、参照すると判断した場合には前記先
行命令の保持されているエントリ中に前記新たな命令の
保持されているエントリの位置を設定する参照関係設定
回路と、前記命令追越しバッファの何れのエントリに保
持された命令を発行すべきかを決定して前記先行命令の
発行の際に、前記参照関係設定回路により設定されたエ
ントリ位置に従って前記命令追越しバッファに保持され
た命令の発行条件を更新するレディフラグ設定回路とを
含む。
【００１７】また、本発明の命令発行方法は、命令発行
を待つ命令を複数のエントリの何れかに保持する命令追
越しバッファにおける命令発行方法であって、前記複数
のエントリの各々は、当該命令のオペランドが読出し可
能な状態であるか否かを示すレディフラグと当該命令の
実行結果をオペランドとして参照する後続命令の当該命
令追越しバッファにおけるエントリの位置を保持するオ
ペランド後続参照エントリ情報とを含み、先行命令の実
行結果を参照する後続命令を前記追越しバッファに登録
する際には前記先行命令の保持されるエントリ中のオペ
ランド後続参照エントリ情報に前記後続命令のエントリ
位置を設定し、前記先行命令の発行の際には前記先行命
令の保持されるエントリ中のオペランド後続参照エント
リ情報に従って前記後続命令の保持されるエントリ中の
レディフラグを更新する。
を待つ命令を複数のエントリの何れかに保持する命令追
越しバッファにおける命令発行方法であって、前記複数
のエントリの各々は、当該命令のオペランドが読出し可
能な状態であるか否かを示すレディフラグと当該命令の
実行結果をオペランドとして参照する後続命令の当該命
令追越しバッファにおけるエントリの位置を保持するオ
ペランド後続参照エントリ情報とを含み、先行命令の実
行結果を参照する後続命令を前記追越しバッファに登録
する際には前記先行命令の保持されるエントリ中のオペ
ランド後続参照エントリ情報に前記後続命令のエントリ
位置を設定し、前記先行命令の発行の際には前記先行命
令の保持されるエントリ中のオペランド後続参照エント
リ情報に従って前記後続命令の保持されるエントリ中の
レディフラグを更新する。
【００１８】
【発明の実施の形態】次に本発明の命令発行回路の実施
の形態について図面を参照して詳細に説明する。
の形態について図面を参照して詳細に説明する。
【００１９】図１を参照すると、本発明の実施の形態に
おけるパイプライン計算機は、フェッチ（Ｆetch）ステ
ージ、デコード（Ｄecode）ステージ、発行（Ｉssue）
ステージ、リード（Ｒead）ステージ、実行（eＸecut
e）ステージ、書戻し（Ｗrite-back）ステージの各ステ
ージからなる。フェッチステージでは、（図示しない）
メモリまたは命令バッファ１００から所望の命令がフェ
ッチされ、Ｄステージ保持回路２００に保持される。デ
コードステージでは、Ｄステージ保持回路２００に保持
された命令がデコード（解読）されるとともに、命令発
行回路３００内の命令追越しバッファに保持される。こ
の命令追越しバッファは複数のエントリを有する。発行
ステージでは、命令発行回路３００内の命令追越しバッ
ファに保持された命令の中から発行可能な命令が選択さ
れてＲステージ保持回路４００に保持される。リードス
テージでは、Ｒステージに保持された命令に必要なオペ
ランドがレジスタ５００から読み出されて、その読み出
されたオペランドが命令とともにＸステージ保持回路６
００に保持される。実行ステージでは、発行された命令
が演算器７００等で実行され、Ｗステージ保持回路８０
０に保持される。ロード命令の場合は、キャッシュメモ
リ若しくはメモリからデータが読み出されて、Ｗステー
ジ保持回路８００に保持される。書戻しステージでは、
Ｗステージ保持回路８００に保持された実行結果がレジ
スタ５００等に書き込まれる。
おけるパイプライン計算機は、フェッチ（Ｆetch）ステ
ージ、デコード（Ｄecode）ステージ、発行（Ｉssue）
ステージ、リード（Ｒead）ステージ、実行（eＸecut
e）ステージ、書戻し（Ｗrite-back）ステージの各ステ
ージからなる。フェッチステージでは、（図示しない）
メモリまたは命令バッファ１００から所望の命令がフェ
ッチされ、Ｄステージ保持回路２００に保持される。デ
コードステージでは、Ｄステージ保持回路２００に保持
された命令がデコード（解読）されるとともに、命令発
行回路３００内の命令追越しバッファに保持される。こ
の命令追越しバッファは複数のエントリを有する。発行
ステージでは、命令発行回路３００内の命令追越しバッ
ファに保持された命令の中から発行可能な命令が選択さ
れてＲステージ保持回路４００に保持される。リードス
テージでは、Ｒステージに保持された命令に必要なオペ
ランドがレジスタ５００から読み出されて、その読み出
されたオペランドが命令とともにＸステージ保持回路６
００に保持される。実行ステージでは、発行された命令
が演算器７００等で実行され、Ｗステージ保持回路８０
０に保持される。ロード命令の場合は、キャッシュメモ
リ若しくはメモリからデータが読み出されて、Ｗステー
ジ保持回路８００に保持される。書戻しステージでは、
Ｗステージ保持回路８００に保持された実行結果がレジ
スタ５００等に書き込まれる。
【００２０】命令発行回路３００内の命令追越しバッフ
ァに保持された命令は、実行条件の整ったものからその
実行が開始される。この時、実行条件の整っていない命
令は、後続命令に追い越されることもある。また、命令
発行回路３００内の命令追越しバッファに保持されてい
る命令は、その命令の実行が開始されたときに削除され
る。
ァに保持された命令は、実行条件の整ったものからその
実行が開始される。この時、実行条件の整っていない命
令は、後続命令に追い越されることもある。また、命令
発行回路３００内の命令追越しバッファに保持されてい
る命令は、その命令の実行が開始されたときに削除され
る。
【００２１】ここで、キャッシュの読出しデータや演算
結果は、レジスタに書き込まれるだけでなく、Ｘステー
ジ保持回路６００や演算器７００の入力に直接投入され
る。これをオペランドバイパスという。このオペランド
バイパスにより、先行命令の結果を参照する後続命令へ
のデータの受渡しに要するサイクル数が短縮される。
結果は、レジスタに書き込まれるだけでなく、Ｘステー
ジ保持回路６００や演算器７００の入力に直接投入され
る。これをオペランドバイパスという。このオペランド
バイパスにより、先行命令の結果を参照する後続命令へ
のデータの受渡しに要するサイクル数が短縮される。
【００２２】図２を参照すると、発行ステージの命令発
行回路３００には、エントリ管理回路３１０と、参照関
係設定回路３２０と、命令追越しバッファ３３０と、レ
ディフラグ設定回路３４０とが含まれる。
行回路３００には、エントリ管理回路３１０と、参照関
係設定回路３２０と、命令追越しバッファ３３０と、レ
ディフラグ設定回路３４０とが含まれる。
【００２３】命令ラッチ２００に保持される命令は、命
令コードフィールド２０１と、Ｘオペランドフィールド
２０２と、Ｙオペランドフィールド２０３と、Ｚオペラ
ンドフィールド２０４の各フィールドからなる。命令コ
ードフィールド２０１は、命令の種別を表す。Ｘオペラ
ンドフィールド２０２は、一般に、書込みレジスタ番号
を表す。Ｙオペランドフィールド２０３は、一般に、第
１の読出しレジスタ番号を表す。Ｚオペランドフィール
ド２０４は、一般に、第２の読出しレジスタ番号を表
す。
令コードフィールド２０１と、Ｘオペランドフィールド
２０２と、Ｙオペランドフィールド２０３と、Ｚオペラ
ンドフィールド２０４の各フィールドからなる。命令コ
ードフィールド２０１は、命令の種別を表す。Ｘオペラ
ンドフィールド２０２は、一般に、書込みレジスタ番号
を表す。Ｙオペランドフィールド２０３は、一般に、第
１の読出しレジスタ番号を表す。Ｚオペランドフィール
ド２０４は、一般に、第２の読出しレジスタ番号を表
す。
【００２４】命令追越しバッファ３３０は、複数のエン
トリを有しており、各エントリはそれぞれ、有効フラグ
３３１と、書込先レジスタ番号３３２と、Ｙオペランド
レディフラグ３３３と、Ｚオペランドレディフラグ３３
４と、Ｙオペランド後続参照エントリ情報３３５と、Ｚ
オペランド後続参照エントリ情報３３６とを含んでい
る。有効フラグ３３１は、当該エントリが「有効」であ
るか「無効」であるかを示す。書込先レジスタ番号３３
２には、当該命令の実行結果の書込先レジスタ番号が保
持される。Ｙオペランドレディフラグ３３３及びＺオペ
ランドレディフラグ３３４は、それぞれＹオペランド及
びＺオペランドが参照できる（レディ）状態になってい
るか否かを示す。これらＹオペランドレディフラグ３３
３及びＺオペランドレディフラグ３３４の更新はレディ
フラグ設定回路３４０が行う。
トリを有しており、各エントリはそれぞれ、有効フラグ
３３１と、書込先レジスタ番号３３２と、Ｙオペランド
レディフラグ３３３と、Ｚオペランドレディフラグ３３
４と、Ｙオペランド後続参照エントリ情報３３５と、Ｚ
オペランド後続参照エントリ情報３３６とを含んでい
る。有効フラグ３３１は、当該エントリが「有効」であ
るか「無効」であるかを示す。書込先レジスタ番号３３
２には、当該命令の実行結果の書込先レジスタ番号が保
持される。Ｙオペランドレディフラグ３３３及びＺオペ
ランドレディフラグ３３４は、それぞれＹオペランド及
びＺオペランドが参照できる（レディ）状態になってい
るか否かを示す。これらＹオペランドレディフラグ３３
３及びＺオペランドレディフラグ３３４の更新はレディ
フラグ設定回路３４０が行う。
【００２５】Ｙオペランド後続参照エントリ情報３３５
及びＺオペランド後続参照エントリ情報３３６はそれぞ
れ、当該命令の演算結果をＹオペランド及びＺオペラン
ドとして参照する後続命令が登録されているエントリの
位置、すなわちエントリ番号を表す情報である。これら
Ｙオペランド後続参照エントリ情報３３５及びＺオペラ
ンド後続参照エントリ情報３３６はそれぞれ、（命令追
越しバッファ３３０のエントリ数−１）のビット幅を備
え、各ビットは自エントリを除く命令追越しバッファ３
３０の各エントリに対応する。これらＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６への設定は、参照関係設定回路３２０が
行う。
及びＺオペランド後続参照エントリ情報３３６はそれぞ
れ、当該命令の演算結果をＹオペランド及びＺオペラン
ドとして参照する後続命令が登録されているエントリの
位置、すなわちエントリ番号を表す情報である。これら
Ｙオペランド後続参照エントリ情報３３５及びＺオペラ
ンド後続参照エントリ情報３３６はそれぞれ、（命令追
越しバッファ３３０のエントリ数−１）のビット幅を備
え、各ビットは自エントリを除く命令追越しバッファ３
３０の各エントリに対応する。これらＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６への設定は、参照関係設定回路３２０が
行う。
【００２６】エントリ管理回路３１０は、命令追越しバ
ッファ３３０の各エントリの使用状態を管理する。すな
わち、有効フラグ３３１の内容が「無効」であるエント
リの中で、次に新たな命令を保持すべきエントリを選択
する。この選択のためには、例えば「無効」を指すエン
トリの中で最小のエントリ番号のものを出力するような
ことが考えられるが、そのような回路の一例としてプラ
イオリティエンコーダを使用することができる。この有
効フラグ３３１は、新たな命令が保持される際に「有
効」状態に設定される。また、命令追越しバッファ３３
０から命令が発行された際には発行済命令の保持されて
いたエントリの有効フラグ３３１が「無効」状態に設定
される。
ッファ３３０の各エントリの使用状態を管理する。すな
わち、有効フラグ３３１の内容が「無効」であるエント
リの中で、次に新たな命令を保持すべきエントリを選択
する。この選択のためには、例えば「無効」を指すエン
トリの中で最小のエントリ番号のものを出力するような
ことが考えられるが、そのような回路の一例としてプラ
イオリティエンコーダを使用することができる。この有
効フラグ３３１は、新たな命令が保持される際に「有
効」状態に設定される。また、命令追越しバッファ３３
０から命令が発行された際には発行済命令の保持されて
いたエントリの有効フラグ３３１が「無効」状態に設定
される。
【００２７】図３を参照すると、参照関係設定回路３２
０は、デコーダ３２１と、命令追越しバッファ３３０の
各エントリに対応して設けられた比較器３２２及び論理
積回路３２３とを含む。デコーダ３２１は、エントリ管
理回路３１０から出力された登録エントリ番号をデコー
ドして、命令追越しバッファ３３０の中で何れのエント
リに登録されるのかを出力する。ここでは、説明を簡単
にするため、命令追越しバッファ３３０は＃１から＃８
の８つのエントリを有するものとして説明する。但し、
このエントリ数はシステムの要求に応じて任意の値を選
択することができることはいうまでもない。この場合、
デコーダ３２１はエントリに対応して８本のデコード済
信号線を出力する。
０は、デコーダ３２１と、命令追越しバッファ３３０の
各エントリに対応して設けられた比較器３２２及び論理
積回路３２３とを含む。デコーダ３２１は、エントリ管
理回路３１０から出力された登録エントリ番号をデコー
ドして、命令追越しバッファ３３０の中で何れのエント
リに登録されるのかを出力する。ここでは、説明を簡単
にするため、命令追越しバッファ３３０は＃１から＃８
の８つのエントリを有するものとして説明する。但し、
このエントリ数はシステムの要求に応じて任意の値を選
択することができることはいうまでもない。この場合、
デコーダ３２１はエントリに対応して８本のデコード済
信号線を出力する。
【００２８】デコーダ３２１の出力に応じて、命令追越
しバッファ３３０中の選択された一つのエントリに、Ｄ
ステージ保持回路２００に保持された命令が登録され
る。そしてこれと同時に、他のエントリでは、、Ｄステ
ージ保持回路２００に保持されたＹオペランド２０３及
びＺオペランド２０４と書込先レジスタ番号３３２との
比較が比較器３２２によって行われ、一致した比較器３
２２の出力がアサートされる。論理積回路３２３は、比
較器３２２の出力とデコーダ３２１の出力の各ビットと
の論理積を生成する。
しバッファ３３０中の選択された一つのエントリに、Ｄ
ステージ保持回路２００に保持された命令が登録され
る。そしてこれと同時に、他のエントリでは、、Ｄステ
ージ保持回路２００に保持されたＹオペランド２０３及
びＺオペランド２０４と書込先レジスタ番号３３２との
比較が比較器３２２によって行われ、一致した比較器３
２２の出力がアサートされる。論理積回路３２３は、比
較器３２２の出力とデコーダ３２１の出力の各ビットと
の論理積を生成する。
【００２９】ここで、論理積回路３２３は、命令追越し
バッファ３３０の各エントリ毎に自エントリを除く他の
エントリ分存在する。例えば、エントリ＃３における論
理積回路３２３−３は、自エントリを除くエントリ＃
１，＃２，＃４〜＃８の７つ設けられる。同様に、エン
トリ＃８における論理積回路３２３−８は、自エントリ
を除くエントリ＃１〜＃７の７つ設けられる。これら論
理積回路３２３の出力は、それらの属するエントリの後
続参照エントリ情報３３５に保持される。
バッファ３３０の各エントリ毎に自エントリを除く他の
エントリ分存在する。例えば、エントリ＃３における論
理積回路３２３−３は、自エントリを除くエントリ＃
１，＃２，＃４〜＃８の７つ設けられる。同様に、エン
トリ＃８における論理積回路３２３−８は、自エントリ
を除くエントリ＃１〜＃７の７つ設けられる。これら論
理積回路３２３の出力は、それらの属するエントリの後
続参照エントリ情報３３５に保持される。
【００３０】このように、参照関係設定回路３２０によ
れば、後続命令の命令追越しバッファへの登録時に、参
照関係にある先行命令のＹオペランド後続参照エントリ
情報３３５及びＺオペランド後続参照エントリ情報３３
６に参照関係に関する情報を設定しておくことができ
る。これにより、その後、そのような後続命令の発行可
能の可否を高速に判定することができるようになる。
れば、後続命令の命令追越しバッファへの登録時に、参
照関係にある先行命令のＹオペランド後続参照エントリ
情報３３５及びＺオペランド後続参照エントリ情報３３
６に参照関係に関する情報を設定しておくことができ
る。これにより、その後、そのような後続命令の発行可
能の可否を高速に判定することができるようになる。
【００３１】図４を参照すると、レディフラグ設定回路
３４０は、発行命令制御回路３４１と、選択器３４２と
を含んでいる。
３４０は、発行命令制御回路３４１と、選択器３４２と
を含んでいる。
【００３２】発行命令制御回路３４１は、命令追越しバ
ッファ３３０の何れかのエントリの内、有効フラグ３３
１が「有効」状態で、且つ、Ｙオペランドレディフラグ
３３３及びＺオペランドレディフラグ３３４が「レデ
ィ」状態であるエントリに保持されている命令を、発行
可能な命令として選択する。このようにして選択された
エントリ番号は信号線３４９によって選択器３４２での
制御信号として指定される。
ッファ３３０の何れかのエントリの内、有効フラグ３３
１が「有効」状態で、且つ、Ｙオペランドレディフラグ
３３３及びＺオペランドレディフラグ３３４が「レデ
ィ」状態であるエントリに保持されている命令を、発行
可能な命令として選択する。このようにして選択された
エントリ番号は信号線３４９によって選択器３４２での
制御信号として指定される。
【００３３】選択器３４２は、発行命令制御回路３４１
により指定されたエントリに含まれるＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６を出力する。但し、Ｙオペランド後続参
照エントリ情報３３５及びＺオペランド後続参照エント
リ情報３３６は、それぞれ自エントリを除いた７ビット
であるが、選択器３４２内では自エントリを補って８ビ
ットを出力する。この場合、補われたビットはアサート
されない。このようにして選択されたＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６の各ビットは、それぞれＹレディフラグ
３３３及びＺレディフラグ３３４の対応するセット入力
に入力される。例えば、エントリ＃８が選択された場合
には、Ｙオペランド側の出力としては、エントリ＃８の
Ｙオペランド後続参照エントリ情報３３５−８の７ビッ
トの内、第１ビット目がＹレディフラグ３３３−１に、
第２ビット目がＹレディフラグ３３３−２に、という具
合に入力され、第７ビット目がＹレディフラグ３３３−
７に入力される。また、論理的にローレベルの信号がＹ
レディフラグ３３３−８に入力される。Ｚオペランド側
についても同様である。
により指定されたエントリに含まれるＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６を出力する。但し、Ｙオペランド後続参
照エントリ情報３３５及びＺオペランド後続参照エント
リ情報３３６は、それぞれ自エントリを除いた７ビット
であるが、選択器３４２内では自エントリを補って８ビ
ットを出力する。この場合、補われたビットはアサート
されない。このようにして選択されたＹオペランド後続
参照エントリ情報３３５及びＺオペランド後続参照エン
トリ情報３３６の各ビットは、それぞれＹレディフラグ
３３３及びＺレディフラグ３３４の対応するセット入力
に入力される。例えば、エントリ＃８が選択された場合
には、Ｙオペランド側の出力としては、エントリ＃８の
Ｙオペランド後続参照エントリ情報３３５−８の７ビッ
トの内、第１ビット目がＹレディフラグ３３３−１に、
第２ビット目がＹレディフラグ３３３−２に、という具
合に入力され、第７ビット目がＹレディフラグ３３３−
７に入力される。また、論理的にローレベルの信号がＹ
レディフラグ３３３−８に入力される。Ｚオペランド側
についても同様である。
【００３４】これにより、発行された命令の書込先レジ
スタを参照する後続命令について、Ｙオペランドまたは
Ｚオペランドのレディフラグを即座にセットすることが
できる。
スタを参照する後続命令について、Ｙオペランドまたは
Ｚオペランドのレディフラグを即座にセットすることが
できる。
【００３５】次に、本発明の実施の形態における動作に
ついて図面を参照して説明する。
ついて図面を参照して説明する。
【００３６】図５を参照すると、動作の説明のための一
例として使用する命令列は命令１と命令２とからなる。
命令１は、レジスタＳ２の内容とレジスタＳ３の内容と
を加算した結果をレジスタＳ７に格納する加算命令であ
る。命令２は、レジスタＳ７の内容からレジスタＳ１０
の内容を減じてレジスタＳ５に格納する減算命令であ
る。すなわち、命令１で生成された値はレジスタＳ７に
格納され、その値はさらに命令２のＹオペランドとして
参照される。この図５の命令列を使用して、この場合の
動作について説明する。
例として使用する命令列は命令１と命令２とからなる。
命令１は、レジスタＳ２の内容とレジスタＳ３の内容と
を加算した結果をレジスタＳ７に格納する加算命令であ
る。命令２は、レジスタＳ７の内容からレジスタＳ１０
の内容を減じてレジスタＳ５に格納する減算命令であ
る。すなわち、命令１で生成された値はレジスタＳ７に
格納され、その値はさらに命令２のＹオペランドとして
参照される。この図５の命令列を使用して、この場合の
動作について説明する。
【００３７】図１乃至４及び図６を参照すると、まず、
時刻Ｔ１で命令１が命令バッファ１００から読み出され
てＤステージ保持回路２００に保持される。そして、時
刻Ｔ２では命令１がデコードされ、命令発行回路３００
内の命令追越しバッファ３３０に保持される。ここで、
この命令１は命令発行回路３００内の命令追越しバッフ
ァ３３０のエントリ＃３に保持されたものとする。同じ
く時刻Ｔ２では、命令２が命令バッファ１００から読み
出されてＤステージ保持回路２００に保持される。
時刻Ｔ１で命令１が命令バッファ１００から読み出され
てＤステージ保持回路２００に保持される。そして、時
刻Ｔ２では命令１がデコードされ、命令発行回路３００
内の命令追越しバッファ３３０に保持される。ここで、
この命令１は命令発行回路３００内の命令追越しバッフ
ァ３３０のエントリ＃３に保持されたものとする。同じ
く時刻Ｔ２では、命令２が命令バッファ１００から読み
出されてＤステージ保持回路２００に保持される。
【００３８】時刻Ｔ３では、命令２がデコードされ、命
令追越しバッファ３３０に保持される。ここで、この命
令２は命令発行回路３００内の命令追越しバッファ３３
０のエントリ＃８に保持されるものとする。このとき、
デコーダ３２１の出力の内、＃８に相当する信号線のみ
がアサートされるため、Ｄステージ保持回路２００内の
Ｘフィールド２０２の内容が、命令追越しバッファ３３
０内のエントリ＃８の書込先レジスタ番号３３２−８に
保持される。そして、これと同時に、命令追越しバッフ
ァ３３０内のエントリ＃３の書込先レジスタ番号３３２
−３に保持されたレジスタ番号が、Ｄステージ保持回路
２００のＹフィールド２０３に保持されたレジスタ番号
と一致して共に「Ｓ７」となることから、比較器３２２
−３の値がアサートされ、論理積回路３２３−３の各々
における一方の入力が論理的にハイレベルとなる。ま
た、デコーダ３２１の出力は、＃８に相当する信号線の
みがアサートされているため、Ｙオペランド後続参照エ
ントリ情報３３５−３のエントリ＃８に対応するビット
が論理的なハイレベルとなる。一方、命令１は、何らか
の要因により発行条件が揃わないためにエントリ＃３に
残留するものとする。さらにその後、時刻Ｔ４からＴ８
まで命令１の発行がされなかったものとする。その場
合、命令１の結果を待つ命令２はやはり発行できず、エ
ントリ＃８に残留することになる。
令追越しバッファ３３０に保持される。ここで、この命
令２は命令発行回路３００内の命令追越しバッファ３３
０のエントリ＃８に保持されるものとする。このとき、
デコーダ３２１の出力の内、＃８に相当する信号線のみ
がアサートされるため、Ｄステージ保持回路２００内の
Ｘフィールド２０２の内容が、命令追越しバッファ３３
０内のエントリ＃８の書込先レジスタ番号３３２−８に
保持される。そして、これと同時に、命令追越しバッフ
ァ３３０内のエントリ＃３の書込先レジスタ番号３３２
−３に保持されたレジスタ番号が、Ｄステージ保持回路
２００のＹフィールド２０３に保持されたレジスタ番号
と一致して共に「Ｓ７」となることから、比較器３２２
−３の値がアサートされ、論理積回路３２３−３の各々
における一方の入力が論理的にハイレベルとなる。ま
た、デコーダ３２１の出力は、＃８に相当する信号線の
みがアサートされているため、Ｙオペランド後続参照エ
ントリ情報３３５−３のエントリ＃８に対応するビット
が論理的なハイレベルとなる。一方、命令１は、何らか
の要因により発行条件が揃わないためにエントリ＃３に
残留するものとする。さらにその後、時刻Ｔ４からＴ８
まで命令１の発行がされなかったものとする。その場
合、命令１の結果を待つ命令２はやはり発行できず、エ
ントリ＃８に残留することになる。
【００３９】時刻Ｔ８で命令１の発行条件が揃ったもの
とすると、それが発行命令制御回路３４１によって検出
され、エントリ＃３の発行指示が選択器３４２にされ
る。選択器３４２がエントリ＃３のＹオペランド後続参
照エントリ情報３３５−３及びＺオペランド後続参照エ
ントリ情報３３６−３を選択すると、それぞれＹオペラ
ンドレディフラグ３３３及びＺオペランドレディフラグ
３３４のセット入力に入力される。上述のように、Ｙオ
ペランド後続参照エントリ情報３３５−３は、エントリ
＃８に対応するビットのみが論理的なハイレベルである
ため、エントリ＃８に対応するＹオペランドレディフラ
グ３３３−８がセットされる。
とすると、それが発行命令制御回路３４１によって検出
され、エントリ＃３の発行指示が選択器３４２にされ
る。選択器３４２がエントリ＃３のＹオペランド後続参
照エントリ情報３３５−３及びＺオペランド後続参照エ
ントリ情報３３６−３を選択すると、それぞれＹオペラ
ンドレディフラグ３３３及びＺオペランドレディフラグ
３３４のセット入力に入力される。上述のように、Ｙオ
ペランド後続参照エントリ情報３３５−３は、エントリ
＃８に対応するビットのみが論理的なハイレベルである
ため、エントリ＃８に対応するＹオペランドレディフラ
グ３３３−８がセットされる。
【００４０】時刻９では、時刻８で発行された命令１の
各オペランドがリードされる。また、この時刻９では、
時刻８でエントリ＃８のＹオペランドレディフラグ３３
３−８がセットされたことによって、命令２の発行条件
が揃い、それが発行命令制御回路３４１によって検出さ
れ、エントリ＃８の発行指示が選択器３４２にされる。
各オペランドがリードされる。また、この時刻９では、
時刻８でエントリ＃８のＹオペランドレディフラグ３３
３−８がセットされたことによって、命令２の発行条件
が揃い、それが発行命令制御回路３４１によって検出さ
れ、エントリ＃８の発行指示が選択器３４２にされる。
【００４１】時刻１０では、演算器７００において命令
１の実行がされ、その結果がＷステージ保持回路８００
に保持される。また、この時刻１０では、命令２のＺオ
ペランドがレジスタ５００から読み出される。
１の実行がされ、その結果がＷステージ保持回路８００
に保持される。また、この時刻１０では、命令２のＺオ
ペランドがレジスタ５００から読み出される。
【００４２】時刻１１では、Ｗステージ保持回路８００
に保持された命令１の演算結果がレジスタ５００に書き
込まれる。それとともに、Ｗステージ保持回路８００に
保持された命令１の演算結果は、上述のバイパスにより
演算器７００の第１の入力、すなわち命令２のＹオペラ
ンドとして入力される。これにより、この時刻１１で
は、演算器７００において命令２の実行がされ、その結
果がＷステージ保持回路８００に保持される。このＷス
テージ保持回路８００に保持された命令２の演算結果
は、時刻１２にレジスタ５００に書き込まれる。
に保持された命令１の演算結果がレジスタ５００に書き
込まれる。それとともに、Ｗステージ保持回路８００に
保持された命令１の演算結果は、上述のバイパスにより
演算器７００の第１の入力、すなわち命令２のＹオペラ
ンドとして入力される。これにより、この時刻１１で
は、演算器７００において命令２の実行がされ、その結
果がＷステージ保持回路８００に保持される。このＷス
テージ保持回路８００に保持された命令２の演算結果
は、時刻１２にレジスタ５００に書き込まれる。
【００４３】このように、本発明の実施の形態によれ
ば、命令追越しバッファ３３０内にＹオペランドレディ
フラグ３３３及びＺオペランドレディフラグ３３４を設
け、その命令の実行結果をＹオペランド又はＺオペラン
ドとして参照する命令の保持されているエントリ番号を
参照関係設定回路３２０によって予めセットしておくこ
とにより、その命令が発行された際にレディフラグ設定
回路３４０によって即座にＹオペランド及びＺオペラン
ドのレディ状態を設定することができる。
ば、命令追越しバッファ３３０内にＹオペランドレディ
フラグ３３３及びＺオペランドレディフラグ３３４を設
け、その命令の実行結果をＹオペランド又はＺオペラン
ドとして参照する命令の保持されているエントリ番号を
参照関係設定回路３２０によって予めセットしておくこ
とにより、その命令が発行された際にレディフラグ設定
回路３４０によって即座にＹオペランド及びＺオペラン
ドのレディ状態を設定することができる。
【００４４】
【発明の効果】以上の説明で明らかなように、本発明に
よると、先行命令の実行結果を参照する後続命令に関す
る情報を先行命令の発行前に予め設定しておくことによ
り、先行命令発行の際に後続命令の発行可能性を即座に
判定することができる。
よると、先行命令の実行結果を参照する後続命令に関す
る情報を先行命令の発行前に予め設定しておくことによ
り、先行命令発行の際に後続命令の発行可能性を即座に
判定することができる。
【図１】本発明の命令発行回路の適用されるパイプライ
ン計算機の一例を示すブロック図である。
ン計算機の一例を示すブロック図である。
【図２】本発明の命令発行回路の実施の形態の構成を示
すブロック図である。
すブロック図である。
【図３】本発明の実施の形態における参照関係設定回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図４】本発明の実施の形態におけるレディフラグ設定
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図５】本発明の実施の形態の動作を説明するための命
令列を示す図である。
令列を示す図である。
【図６】本発明の実施の形態の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【符号の説明】 １００ 命令バッファ ２００ Ｄステージ保持回路 ３００ 命令発行回路 ３１０ エントリ管理回路 ３２０ 参照関係設定回路 ３２１ デコーダ ３２２ 比較器 ３２３ 論理積回路 ３３０ 命令追越しバッファ ３３１ 有効フラグ ３３２ 書込先レジスタ番号 ３３３ Ｙオペランドレディフラグ ３３４ Ｚオペランドレディフラグ ３３５ Ｙオペランド後続参照エントリ情報 ３３６ Ｚオペランド後続参照エントリ情報 ３４０ レディフラグ設定回路 ３４１ 発行命令制御回路 ３４２ 選択器 ４００ Ｒステージ保持回路 ５００ レジスタ ６００ Ｘステージ保持回路 ７００ 演算器 ８００ Ｗステージ保持回路
Claims (11)
- 【請求項１】 命令発行を待つ各命令について当該命令
の実行結果を参照する後続命令の識別番号を保持し、先
行する命令の発行の際に前記識別子によって前記先行す
る命令の実行結果を参照する後続命令の発行条件を更新
することを特徴とする命令発行回路。 - 【請求項２】 前記識別子は、命令発行を待つ各命令が
保持されるバッファのエントリ番号であることを特徴と
する請求項１記載の命令発行回路。 - 【請求項３】 複数のエントリを有し、命令発行を待つ
命令を前記複数のエントリの何れかに保持する命令追越
しバッファと、 この命令追越しバッファの前記複数のエントリのうち何
れのエントリに新たな命令を保持するかを指示するエン
トリ管理回路と、 前記新たな命令を保持する際に、既に前記命令追越しバ
ッファに保持されている先行命令の実行結果を前記新た
な命令がオペランドとして参照するか否かを判断し、参
照すると判断した場合には前記先行命令の保持されてい
るエントリ中に前記新たな命令の保持されているエント
リの位置を設定する参照関係設定回路と、 前記先行命令の発行の際に、前記参照関係設定回路によ
り設定されたエントリ位置に従って前記命令追越しバッ
ファに保持された命令の発行条件を更新するレディフラ
グ設定回路とを含むことを特徴とする命令発行回路。 - 【請求項４】 前記命令追越しバッファの前記複数のエ
ントリの各々は、当該命令の実行結果の書込先レジスタ
番号と、当該命令のオペランドが読出し可能な状態であ
るか否かを示すレディフラグと、当該命令の実行結果を
オペランドとして参照する後続命令の当該命令追越しバ
ッファにおけるエントリの位置を保持するオペランド後
続参照エントリ情報とを保持することを特徴とする請求
項３記載の命令発行回路。 - 【請求項５】 前記オペランド後続参照エントリ情報
は、前記命令追越しバッファの各エントリに対応したビ
ットにより表現され、当該命令の実行結果をオペランド
として参照する後続命令の当該命令追越しバッファにお
けるエントリに対応するビットがアサートされることを
特徴とする請求項４記載の命令発行回路。 - 【請求項６】 前記レディフラグ設定回路は、前記先行
命令の発行の際に、前記先行命令の保持されたエントリ
の前記オペランド後続参照エントリ情報の各ビットをそ
の対応するエントリの前記レディフラグに入力し、対応
するビットがアサートされている場合には当該レディフ
ラグを読出し可能状態にするように更新することを特徴
とする請求項５記載の命令発行回路。 - 【請求項７】 前記オペランド後続参照エントリ情報
は、自エントリに対応するビットは設けず、 前記レディフラグ設定回路は、前記オペランド後続参照
エントリ情報に対して前記自エントリに対応するビット
を補って、前記レディフラグに入力することを特徴とす
る請求項６記載の命令発行回路。 - 【請求項８】 前記命令追越しバッファの前記複数のエ
ントリの各々に保持される命令は、複数のオペランドを
有し、 前記レディフラグ及び前記オペランド後続参照エントリ
情報は前記複数のオペランドの各々に対応して複数設け
られることを特徴とする請求項６記載の命令発行回路。 - 【請求項９】 前記参照関係設定回路は、前記新たな命
令を保持する際に、前記命令追越しバッファの何れかの
エントリの書込先レジスタ番号と前記新たな命令のオペ
ランドのレジスタ番号とが一致する場合には、その一致
するエントリにおける前記オペランド後続参照エントリ
情報の中の前記新たな命令の保持されるエントリに対応
するビットをアサートすることを特徴とする請求項５記
載の命令発行回路。 - 【請求項１０】 複数段のパイプラインを有するパイプ
ライン計算機であって、 複数のエントリを有し、命令発行を待つ命令を前記複数
のエントリの何れかに保持する命令追越しバッファと、 この命令追越しバッファの前記複数のエントリのうち何
れのエントリに新たな命令を保持するかを指示するエン
トリ管理回路と、 前記新たな命令を保持する際に、既に前記命令追越しバ
ッファに保持されている先行命令の実行結果を前記新た
な命令がオペランドとして参照するか否かを判断し、参
照すると判断した場合には前記先行命令の保持されてい
るエントリ中に前記新たな命令の保持されているエント
リの位置を設定する参照関係設定回路と、 前記命令追越しバッファの何れのエントリに保持された
命令を発行すべきかを決定して前記先行命令の発行の際
に、前記参照関係設定回路により設定されたエントリ位
置に従って前記命令追越しバッファに保持された命令の
発行条件を更新するレディフラグ設定回路とを含むこと
を特徴とするパイプライン計算機。 - 【請求項１１】 命令発行を待つ命令を複数のエントリ
の何れかに保持する命令追越しバッファにおける命令発
行方法であって、 前記複数のエントリの各々は、当該命令のオペランドが
読出し可能な状態であるか否かを示すレディフラグと当
該命令の実行結果をオペランドとして参照する後続命令
の当該命令追越しバッファにおけるエントリの位置を保
持するオペランド後続参照エントリ情報とを含み、 先行命令の実行結果を参照する後続命令を前記追越しバ
ッファに登録する際には前記先行命令の保持されるエン
トリ中のオペランド後続参照エントリ情報に前記後続命
令のエントリ位置を設定し、 前記先行命令の発行の際には前記先行命令の保持される
エントリ中のオペランド後続参照エントリ情報に従って
前記後続命令の保持されるエントリ中のレディフラグを
更新することを特徴とする命令発行方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10339366A JP2000163265A (ja) | 1998-11-30 | 1998-11-30 | 命令発行回路 |
| EP99123697A EP1006439B1 (en) | 1998-11-30 | 1999-11-29 | Instruction-issuing circuit and method for out-of-order execution that set reference dependency information in an instruction when a succeeding instruction is stored in an instruction buffer |
| DE69927910T DE69927910T2 (de) | 1998-11-30 | 1999-11-29 | Befehlsausgabe-Schaltkreis und Verfahren zur Out-of- order-Befehlsausführung, wodurch Referenzabhängigkeitsinformationen in einem Befehl gesetzt werden, wenn ein Nachfolgender Befehl in einem Befehlspuffer gespeichert wird d |
| US09/450,769 US6553484B1 (en) | 1998-11-30 | 1999-11-30 | Instruction-issuing circuit that sets reference dependency information in a preceding instruction when a succeeding instruction is stored in an instruction out-of-order buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10339366A JP2000163265A (ja) | 1998-11-30 | 1998-11-30 | 命令発行回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000163265A true JP2000163265A (ja) | 2000-06-16 |
Family
ID=18326797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10339366A Pending JP2000163265A (ja) | 1998-11-30 | 1998-11-30 | 命令発行回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6553484B1 (ja) |
| EP (1) | EP1006439B1 (ja) |
| JP (1) | JP2000163265A (ja) |
| DE (1) | DE69927910T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954848B2 (en) * | 2002-01-02 | 2005-10-11 | Intel Corporation | Marking in history table instructions slowable/delayable for subsequent executions when result is not used immediately |
| US6981166B2 (en) * | 2002-01-07 | 2005-12-27 | International Business Machines Corporation | Method, apparatus, and computer program product for pacing clocked operations |
| US20080168260A1 (en) * | 2007-01-08 | 2008-07-10 | Victor Zyuban | Symbolic Execution of Instructions on In-Order Processors |
| US9110656B2 (en) * | 2011-08-16 | 2015-08-18 | Freescale Semiconductor, Inc. | Systems and methods for handling instructions of in-order and out-of-order execution queues |
| US9971600B2 (en) * | 2015-06-26 | 2018-05-15 | International Business Machines Corporation | Techniques to wake-up dependent instructions for back-to-back issue in a microprocessor |
| JP7020304B2 (ja) * | 2018-06-07 | 2022-02-16 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| CN114816526B (zh) * | 2022-04-19 | 2022-11-11 | 北京微核芯科技有限公司 | 基于操作数域复用的多操作数指令的处理方法及其装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471591A (en) * | 1990-06-29 | 1995-11-28 | Digital Equipment Corporation | Combined write-operand queue and read-after-write dependency scoreboard |
| JP3730252B2 (ja) * | 1992-03-31 | 2005-12-21 | トランスメタ コーポレイション | レジスタ名称変更方法及び名称変更システム |
| EP0682789B1 (en) * | 1992-12-31 | 1998-09-09 | Seiko Epson Corporation | System and method for register renaming |
| US5761105A (en) * | 1995-09-26 | 1998-06-02 | Advanced Micro Devices, Inc. | Reservation station including addressable constant store for a floating point processing unit |
| US5812812A (en) * | 1996-11-04 | 1998-09-22 | International Business Machines Corporation | Method and system of implementing an early data dependency resolution mechanism in a high-performance data processing system utilizing out-of-order instruction issue |
| JP2894438B2 (ja) | 1996-11-25 | 1999-05-24 | 日本電気株式会社 | パイプライン処理装置 |
| US5941983A (en) * | 1997-06-24 | 1999-08-24 | Hewlett-Packard Company | Out-of-order execution using encoded dependencies between instructions in queues to determine stall values that control issurance of instructions from the queues |
-
1998
- 1998-11-30 JP JP10339366A patent/JP2000163265A/ja active Pending
-
1999
- 1999-11-29 DE DE69927910T patent/DE69927910T2/de not_active Expired - Fee Related
- 1999-11-29 EP EP99123697A patent/EP1006439B1/en not_active Expired - Lifetime
- 1999-11-30 US US09/450,769 patent/US6553484B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69927910D1 (de) | 2005-12-01 |
| EP1006439B1 (en) | 2005-10-26 |
| DE69927910T2 (de) | 2006-07-20 |
| EP1006439A1 (en) | 2000-06-07 |
| US6553484B1 (en) | 2003-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5954815A (en) | Invalidating instructions in fetched instruction blocks upon predicted two-step branch operations with second operation relative target address | |
| US7793079B2 (en) | Method and system for expanding a conditional instruction into a unconditional instruction and a select instruction | |
| JPH04367936A (ja) | スーパースカラープロセッサ | |
| US6463524B1 (en) | Superscalar processor and method for incrementally issuing store instructions | |
| US6338134B1 (en) | Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data | |
| US6003126A (en) | Special instruction register including allocation field utilized for temporary designation of physical registers as general registers | |
| US6539471B2 (en) | Method and apparatus for pre-processing instructions for a processor | |
| US7844799B2 (en) | Method and system for pipeline reduction | |
| JP2000163265A (ja) | 命令発行回路 | |
| US6829699B2 (en) | Rename finish conflict detection and recovery | |
| US5878242A (en) | Method and system for forwarding instructions in a processor with increased forwarding probability | |
| US6016541A (en) | Instruction controlling system and method thereof | |
| US5151993A (en) | Data processor performing operation on data having length shorter than one-word length | |
| US8250346B2 (en) | Register renaming of a partially updated data granule | |
| KR100241970B1 (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
| US6260136B1 (en) | Substitute register for use in a high speed data processor | |
| US6484251B1 (en) | Updating condition status register based on instruction specific modification information in set/clear pair upon instruction commit in out-of-order processor | |
| US7590827B2 (en) | Processor and instruction control method having a storage of latest register for updating data of source operands, and instruction control | |
| US6032249A (en) | Method and system for executing a serializing instruction while bypassing a floating point unit pipeline | |
| US20040128484A1 (en) | Method and apparatus for transparent delayed write-back | |
| US6922760B2 (en) | Distributed result system for high-performance wide-issue superscalar processor | |
| JP2894438B2 (ja) | パイプライン処理装置 | |
| US20070050610A1 (en) | Centralized resolution of conditional instructions | |
| JP3473506B2 (ja) | パイプライン処理装置 | |
| US7937562B2 (en) | Processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |