JP2000156548A - Power supply pattern connecting structure of electronic circuit parts - Google Patents
Power supply pattern connecting structure of electronic circuit partsInfo
- Publication number
- JP2000156548A JP2000156548A JP10331095A JP33109598A JP2000156548A JP 2000156548 A JP2000156548 A JP 2000156548A JP 10331095 A JP10331095 A JP 10331095A JP 33109598 A JP33109598 A JP 33109598A JP 2000156548 A JP2000156548 A JP 2000156548A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit board
- ground
- printed circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高速ＩＣや高周波
発振器などを対象とする電子回路部品の電源パターン接
続構造に関し、特に、電子回路部品を多数実装してなる
プリント回路基板から放射される電磁波ノイズの低減に
有効な電子回路部品の電源パターン接続構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply pattern connection structure for electronic circuit components for high-speed ICs and high-frequency oscillators, and more particularly, to an electromagnetic wave radiated from a printed circuit board on which a large number of electronic circuit components are mounted. The present invention relates to a power supply pattern connection structure of an electronic circuit component effective for reducing noise.
【０００２】[0002]
【従来の技術】従来、プリント回路基板における絶縁
層、電源層、グランド層、プリント回路基板に実装され
る電子回路部品の電源ピン並びにグランドピン、バイパ
スコンデンサ等の相互間の接続方法は図４、図５のよう
になっている。まずここでは、ＩＣを例にした電子回路
部品とバイパスコンデンサとがそれぞれプリント回路基
板の表面と裏面上に実装された場合について説明する。
図４は、従来のＩＣとバイパスコンデンサをそれぞれプ
リント回路基板の表面と裏面の異なる面に実装した場合
であって、（ａ）はプリント回路基板上面から見たＩＣ
とバイパスコンデンサの平面図、（ｂ）はプリント回路
基板のＡ―Ａ線に沿う側断面図、（ｃ）はプリント回路
基板のＢ―Ｂ線に沿う側断面図、（ｄ）は（ａ）〜
（ｃ）に示したプリント回路基板とＩＣ、バイパスコン
デンサ相互間の電源パターン接続を示す回路図である。
同図において、１はプリント回路基板、１０ａ〜１０ｃ
はプリント回路基板１内に設けた絶縁層、１１は絶縁層
１０ａ、１０ｂ間に設けた電源層、１２は絶縁層１０
ｂ、１０ｃ間に設けたグランド層、２はプリント回路基
板１の表面上に実装されたＩＣ、２１はＩＣの電源ピ
ン、２２はＩＣのグランドピン、３はプリント回路基板
１の裏面上に実装されたバイパスコンデンサであり、Ｉ
Ｃ２へ電流を供給すると共にＩＣ２の動作に伴うスイッ
チング雑音（電源雑音）を低減することを目的に実装さ
れている。４１および４２はバイパスコンデンサ３の＋
側端子とＩＣの電源ピン２１の間を接続する電源パター
ン、４３および４４はバイパスコンデンサ３の−側端子
とＩＣ２のグランドピン２２の間を接続するグランドパ
ターン、５３は電源パターン４１および４２と電源層１
１を電気的に接続するビアホール、５４はグランドパタ
ーン４３および４４とグランド層１２を接続するビアホ
ールである。このようなプリント回路基板１上に実装さ
れたＩＣ２が動作するとき、バイパスコンデンサ３から
ＩＣ２には第１の高周波電流Ｉｂi1が流れる。すなわ
ち、第１の高周波電流Ｉｂi1は、バイパスコンデンサ３
の＋側から、電源パターン４１、ビアホール５３、電源
パターン４２、ＩＣ２の電源ピン２１、ＩＣ２のグラン
ドピン２２、グランドパターン４３、ビアホール５４、
グランドパターン４４、バイパスコンデンサ３の−側へ
と流れる。また、図５は、従来のＩＣとバイパスコンデ
ンサをそれぞれ同じプリント回路基板の表面上に実装し
た場合であって、（ａ）はプリント回路基板上面から見
たＩＣとバイパスコンデンサの平面図、（ｂ）はプリン
ト回路基板のＡ―Ａ線に沿う側断面図、（ｃ）はプリン
ト回路基板のＢ―Ｂ線に沿う側断面図、（ｄ）は（ａ）
〜（ｃ）に示したプリント回路基板とＩＣ、バイパスコ
ンデンサ相互間の電源パターン接続を示す回路図であ
る。ここで、図５の構成要素は図４と同じものを用いて
いるのでその説明は省略する。図５の従来例は、図４で
示した場合と同様にＩＣ２が動作するとき、バイパスコ
ンデンサ３からＩＣ２に向かって第１の高周波電流Ｉｂ
i1が流れる。2. Description of the Related Art Conventionally, a method of connecting an insulating layer, a power supply layer, a ground layer, a power supply pin, a ground pin, a bypass capacitor, and the like of an electronic circuit component mounted on a printed circuit board to each other is shown in FIG. It is as shown in FIG. First, here, a case will be described in which an electronic circuit component and a bypass capacitor using an IC as an example are mounted on the front and back surfaces of a printed circuit board, respectively.
FIG. 4 shows a case where a conventional IC and a bypass capacitor are mounted on different surfaces of the front and back surfaces of a printed circuit board, respectively.
And (b) is a side sectional view of the printed circuit board taken along line AA, (c) is a side sectional view taken along line BB of the printed circuit board, and (d) is (a). ~
FIG. 3C is a circuit diagram showing a power supply pattern connection between the printed circuit board, the IC, and the bypass capacitor shown in FIG.
In the figure, 1 is a printed circuit board, 10a to 10c
Denotes an insulating layer provided in the printed circuit board 1, 11 denotes a power supply layer provided between the insulating layers 10a and 10b, and 12 denotes an insulating layer.
b, a ground layer provided between 10c, 2 is an IC mounted on the surface of the printed circuit board 1, 21 is a power pin of the IC, 22 is a ground pin of the IC, 3 is mounted on the back surface of the printed circuit board 1. The bypass capacitor is
It is mounted for the purpose of supplying current to C2 and reducing switching noise (power supply noise) accompanying the operation of IC2. 41 and 42 are +
A power supply pattern connecting between the side terminal and the power supply pin 21 of the IC, 43 and 44 are a ground pattern connecting between the − side terminal of the bypass capacitor 3 and the ground pin 22 of the IC 2, and 53 is a power supply pattern 41 and 42 and the power supply Tier 1
Reference numeral 1 denotes a via hole that electrically connects the ground patterns 1 and 54, and a via hole that connects the ground patterns 43 and 44 to the ground layer 12. When the IC 2 mounted on such a printed circuit board 1 operates, a first high-frequency current Ib i1 flows from the bypass capacitor 3 to the IC 2. That is, the first high-frequency current Ib i1 is supplied to the bypass capacitor 3
, The power supply pattern 41, the via hole 53, the power supply pattern 42, the power supply pin 21 of the IC 2, the ground pin 22, the ground pattern 43, the via hole 54,
It flows to the ground pattern 44 and the minus side of the bypass capacitor 3. 5A and 5B show a case where a conventional IC and a bypass capacitor are mounted on the same surface of a printed circuit board, respectively. FIG. 5A is a plan view of the IC and the bypass capacitor viewed from the upper surface of the printed circuit board, and FIG. ) Is a sectional side view of the printed circuit board taken along line AA, (c) is a sectional side view taken along line BB of the printed circuit board, and (d) is (a).
FIG. 3 is a circuit diagram showing a power supply pattern connection between a printed circuit board, an IC, and a bypass capacitor shown in FIGS. Here, the components in FIG. 5 are the same as those in FIG. 4, and the description thereof will be omitted. In the conventional example of FIG. 5, when the IC 2 operates similarly to the case shown in FIG. 4, the first high-frequency current Ib flows from the bypass capacitor 3 toward the IC 2.
i1 flows.
【０００３】[0003]
【発明が解決しようとする課題】ところが、これらの従
来技術では、バイパスコンデンサ３とＩＣ２の電源ピン
２１間の電源パターン４１、４２はビアホール５３で電
源層１１に接続され、また、バイパスコンデンサ３とＩ
Ｃ２のグランドピン２２間のグランドパターン４３、４
４はビアホール５４でグランド層１２に接続されてい
る。そのために、第１の高周波電流Ｉｂi1の他に、電源
層１１から直接ビアホール５３、電源パターン４２、Ｉ
Ｃ２の電源ピン２１、ＩＣ２のグランドピン２２、グラ
ンドパターン４３、ビアホール５４を通って直接グラン
ド層１２に流れる第２の高周波電流Ｉｂ i2が流れる。こ
の第２の高周波電流Ｉｂi2が電磁波ノイズの原因にな
り、プリント回路基板から放射する電磁波ノイズが大き
くなるという問題があった。そこで、本発明は第２の高
周波電流が電子回路部品の方に流れるのを防止すると共
に、プリント回路基板から放射する電磁波ノイズを低減
できる電子回路部品の電源パターン接続構造を提供する
ことを目的とする。SUMMARY OF THE INVENTION
In the next technology, the bypass capacitor 3 and the power pin of IC2
The power supply patterns 41 and 42 between
The bypass capacitor 3 is connected to the source layer 11 and
Ground patterns 43 and 4 between the ground pins 22 of C2
4 is a via hole 54 connected to the ground layer 12.
You. Therefore, the first high-frequency current Ibi1Besides, power
Via hole 53, power supply pattern 42, I
The power pin 21 of C2, the ground pin 22 of IC2,
Directly through the ground pattern 43 and via hole 54
Second high-frequency current Ib flowing through the gate layer 12 i2Flows. This
Second high-frequency current Ibi2Cause electromagnetic noise.
The electromagnetic noise radiated from the printed circuit board is large.
There was a problem of becoming. Therefore, the present invention provides a second high
To prevent high frequency current from flowing to the electronic circuit components.
To reduce electromagnetic noise radiated from printed circuit boards
To provide a power supply pattern connection structure for electronic circuit components
The purpose is to:
【０００４】[0004]
【課題を解決するための手段】上記問題を解決するた
め、請求項１記載の本発明は、複数の絶縁層の間に積層
された電源層とグランド層よりなるプリント回路基板
と、前記プリント回路基板の一方の面に実装された高速
ＩＣなどからなる電子回路部品と、前記電子回路部品の
電源ピン並びにグランドピンの両端子のそれぞれに接続
され且つ前記電源層と前記グランド層から供給される電
流を流すための第１の電源パターンと第１のグランドパ
ターンよりなる配線パターンと、前記配線パターンに接
続されると共に前記電子回路部品と同一のプリント回路
基板面に実装され、若しくは前記プリント回路基板の他
方の面に実装されたバイパスコンデンサと、を備えた電
子回路部品の電源パターン接続構造において、前記電源
層は、前記バイパスコンデンサの一端との間に設けた第
２の電源パターンと電気的にビアホールで接続してあ
り、前記グランド層は、前記第１のグランドパターンと
電気的にビアホールで接続してあるものである。また、
請求項２記載の本発明は、複数の絶縁層の間に積層され
た電源層とグランド層よりなるプリント回路基板と、前
記プリント回路基板の一方の面に実装された高速ＩＣな
どからなる電子回路部品と、前記電子回路部品の電源ピ
ン並びにグランドピンの両端子のそれぞれに接続され且
つ前記電源層と前記グランド層から供給される電流を流
すための第１の電源パターンと第１のグランドパターン
よりなる配線パターンと、前記配線パターンに接続され
ると共に前記電子回路部品と同一のプリント回路基板面
に実装され、若しくは前記プリント回路基板の他方の面
に実装されたバイパスコンデンサと、を備えた電子回路
部品の電源パターン接続構造において、前記グランド層
は、前記バイパスコンデンサの他端との間に設けた第２
のグランドパターンと電気的にビアホールで接続してあ
り、前記電源層は、前記第１の電源パターンと電気的に
ビアホールで接続してあるものである。請求項１記載の
上記手段により、バイパスコンデンサとＩＣの電源ピン
間にある第１の電源パターンに直接電源層と接続せず
に、電源層とバイパスコンデンサの一端との間に第２の
電源パターンを設けてビアホールで電気的に接続したた
め、第１の電源パターンからＩＣを経由して第１のグラ
ンドパターンに向かう第２の高周波電流は流れなくな
り、プリント回路基板から放射される電磁波ノイズは減
少する。請求項２記載の上記手段により、バイパスコン
デンサとＩＣのグランドピン間にある第１のグランドパ
ターンに直接グランド層と接続せずに、グランド層とバ
イパスコンデンサの他端との間に第２のグランドパター
ンを設けてビアホールで電気的に接続したため、第１の
電源パターンからＩＣを経由して第１のグランドパター
ンに向かう第２の高周波電流は流れなくなり、プリント
回路基板から放射される電磁波ノイズは減少する。In order to solve the above-mentioned problems, the present invention according to claim 1 provides a printed circuit board comprising a power supply layer and a ground layer laminated between a plurality of insulating layers, and the printed circuit board. An electronic circuit component such as a high-speed IC mounted on one surface of the substrate, and a current supplied to each of the power supply pin and the ground pin of the electronic circuit component and supplied from the power supply layer and the ground layer. A wiring pattern consisting of a first power supply pattern and a first ground pattern for flowing power, and being mounted on the same printed circuit board surface as the electronic circuit component while being connected to the wiring pattern, or In a power supply pattern connection structure for an electronic circuit component comprising: a bypass capacitor mounted on the other surface; Yes connected by a second power supply pattern and electrically via hole provided between one end of capacitor, the ground layer is provided that is connected by said first ground pattern electrically via hole. Also,
The present invention according to claim 2 is an electronic circuit comprising a printed circuit board comprising a power supply layer and a ground layer laminated between a plurality of insulating layers, and a high-speed IC mounted on one surface of the printed circuit board. A first power supply pattern and a first ground pattern which are connected to the component and both terminals of a power supply pin and a ground pin of the electronic circuit component and flow current supplied from the power supply layer and the ground layer, respectively. An electronic circuit comprising: a wiring pattern, and a bypass capacitor connected to the wiring pattern and mounted on the same printed circuit board surface as the electronic circuit component, or mounted on the other surface of the printed circuit board. In the power supply pattern connection structure for a component, the ground layer is a second layer provided between the other end of the bypass capacitor and the ground layer.
And the power supply layer is electrically connected to the first power supply pattern via a via hole. The second power supply pattern between the power supply layer and one end of the bypass capacitor without directly connecting the power supply layer to the first power supply pattern between the bypass capacitor and the power supply pin of the IC by the means according to claim 1. Are provided, and are electrically connected by via holes, so that the second high-frequency current flowing from the first power supply pattern to the first ground pattern via the IC does not flow, and electromagnetic wave noise radiated from the printed circuit board is reduced. . The second means is connected between the ground layer and the other end of the bypass capacitor without directly connecting the ground layer to the first ground pattern between the bypass capacitor and the ground pin of the IC. Since the pattern is provided and electrically connected via holes, the second high-frequency current flowing from the first power supply pattern to the first ground pattern via the IC does not flow, and the electromagnetic noise radiated from the printed circuit board is reduced. I do.
【０００５】[0005]
【発明の実施の形態】以下、本発明の実施例を図に基づ
いて説明する。図１は、本発明の第１の実施例を示すＩ
Ｃとバイパスコンデンサをそれぞれプリント回路基板の
表面と裏面の異なる面に実装した場合の例であって、
（ａ）はプリント回路基板上面から見たＩＣとバイパス
コンデンサの平面図、（ｂ）はプリント回路基板のＡ―
Ａ線に沿う側断面図、（ｃ）はプリント回路基板のＢ―
Ｂ線に沿う側断面図、（ｄ）は（ａ）〜（ｃ）に示した
プリント回路基板とＩＣ、バイパスコンデンサ相互間の
電源パターン接続を示す回路図である。図において、本
発明を従来技術と比較するために、便宜上、バイパスコ
ンデンサ３の一端（＋側）とＩＣ２の電源ピン２１とを
接続する電源パターン４１、４２を、それぞれ第１の電
源パターンと呼称し、また、バイパスコンデンサ３の他
端（−側）とＩＣ２のグランドピン２２とを接続するグ
ランドパターン４３、４４を、それぞれ第１のグランド
パターンと呼称する。本発明が従来と異なる点は以下の
とおりである。すなわち、電源層１１を、第１の電源パ
ターン４１、４２と接続することなく、バイパスコンデ
ンサ３の一端との間に設けた第２の電源パターン４５と
電気的にビアホール５３で接続してあり、また、グラン
ド層１２を、第１のグランドパターン４３、４４との間
に設けたビアホール５４で電気的に接続してある点であ
る。次に動作を説明する。図１において、バイパスコン
デンサ３からＩＣ２に流れる第１の高周波電流Ｉｂ
i1は、バイパスコンデンサ３の＋側から、第１の電源パ
ターン４１、ビアホール５１を経由して第１の電源パタ
ーン４２、ＩＣ２の電源ピン２１、ＩＣ２のグランドピ
ン２２、第１のグランドパターン４３、ビアホール５
４、第１のグランドパターン４４、バイパスコンデンサ
３の−側へと流れる。しかし、従来例と異なり、バイパ
スコンデンサ３とＩＣ２の電源ピン２１間にある第１の
電源パターン４１、４２を接続するビアホール５１に
は、直接電源層１１と接続していないので、第１の電源
パターン４２からＩＣ２に向かい、ＩＣ２を経由して第
１のグランドパターン４３へ向かうような第２の高周波
電流Ｉｂi2は流れない。その結果、プリント回路基板か
ら放射する電磁波ノイズが減少する。次に、本発明の第
２の実施例を説明する。図２は、本発明の第２の実施例
を示すＩＣとバイパスコンデンサをそれぞれプリント回
路基板の表面と裏面の異なる面に実装した場合であっ
て、（ａ）はプリント回路基板上面から見たＩＣとバイ
パスコンデンサの平面図、（ｂ）はプリント回路基板の
Ａ―Ａ線に沿う側断面図、（ｃ）はプリント回路基板の
Ｂ―Ｂ線に沿う側断面図、（ｄ）は（ａ）〜（ｃ）に示
したプリント回路基板とＩＣ、バイパスコンデンサ相互
間の電源パターン接続を示す回路図である。本発明が従
来と異なる点は以下のとおりである。すなわち、グラン
ド層１２を、第１のグランドパターン４３、４４と接続
することなく、バイパスコンデンサ３の他端との間に設
けた第２のグランドパターン４６と電気的にビアホール
５４で接続してあり、また、電源層１１を、第１の電源
パターン４１、４２との間に設けたビアホール５３で電
気的に接続した点である。次に動作を説明する。図２に
おいて、バイパスコンデンサ３からＩＣ２に流れる第１
の高周波電流Ｉｂ i1は、バイパスコンデンサ３の＋側か
ら、第１の電源パターン４１、ビアホール５３を経由し
て第１の電源パターン４２、ＩＣ２の電源ピン２１、Ｉ
Ｃ２のグランドピン２２、第１のグランドパターン４
３、ビアホール５２、第１のグランドパターン４４、バ
イパスコンデンサ３の−側へと流れる。しかし、従来例
と異なり、バイパスコンデンサ３とＩＣ２のグランドピ
ン２２間にある第１のグランドパターン４３、４４を接
続するビアホール５２には、直接グランド層１２と接続
していないので、第１の電源パターン４２からＩＣ２に
向かい、ＩＣ２を経由して第１のグランドパターン４３
へ向かうような第２の高周波電流Ｉｂi2は流れない。そ
の結果、プリント回路基板から放射する電磁波ノイズが
減少する。次に、本発明の第３の実施例を説明する。図
３は、本発明の第３の実施例を示すＩＣとバイパスコン
デンサを同一のプリント回路基板面に実装した場合であ
って、（ａ）はプリント回路基板上面から見たＩＣとバ
イパスコンデンサの平面図、（ｂ）はプリント回路基板
のＡ―Ａ線に沿う側断面図、（ｃ）はプリント回路基板
のＢ―Ｂ線に沿う側断面図、（ｄ）は（ａ）〜（ｃ）に
示したプリント回路基板とＩＣ、バイパスコンデンサ相
互間の電源パターンを示す回路図である。第３の実施例
が、第１および第２の実施例と異なる点は、ＩＣとバイ
パスコンデンサを同一のプリント回路基板面に実装した
場合である。その動作は第１の実施例と同じであり、バ
イパスコンデンサ３とＩＣ２の電源ピン２１間にある第
１の電源パターン４２は、直接電源層１１と接続してい
ないので、第１の電源パターン４２からＩＣ２に向かっ
て第２の高周波電流Ｉｂi2は流れない。その結果、プリ
ント回路基板から放射する電磁波ノイズが減少する。し
たがって、バイパスコンデンサとＩＣを接続する第１の
電源パターンを電源層に接続することなく、第２の電源
パターンを介してバイパスコンデンサの一端に接続した
構成、あるいはバイパスコンデンサとＩＣを接続する第
１のグランドパターンをグランド層に接続することな
く、第２のグランドパターンを介してバイパスコンデン
サの他端に接続する構成にしたので、電源層から直接第
１の電源パターン、ＩＣの電源ピン、ＩＣのグランドピ
ン、第１のグランドパターンを通って直接グランド層に
流れる第２の高周波電流は流れない。その結果、プリン
ト回路基板から放射する電磁波ノイズを低減することが
できる。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;
Will be described. FIG. 1 shows a first embodiment of the present invention.
C and bypass capacitor on the printed circuit board
This is an example of mounting on a different surface of the front and back,
(A) IC and bypass seen from the top of the printed circuit board
The plan view of the capacitor, (b) is the printed circuit board A-
Side sectional view along line A, (c) is a printed circuit board B-
Sectional view along line B, (d) shown in (a)-(c)
Between printed circuit board, IC and bypass capacitor
FIG. 3 is a circuit diagram showing a power supply pattern connection. In the figure, the book
To compare the invention with the prior art, for convenience,
One end (+ side) of the capacitor 3 and the power pin 21 of the IC 2
The power supply patterns 41 and 42 to be connected are respectively connected to the first power supply.
Source pattern, and other than the bypass capacitor 3.
To connect the end (negative side) and the ground pin 22 of the IC2.
The land patterns 43 and 44 are respectively connected to the first ground.
It is called a pattern. The difference between the present invention and the conventional one is as follows.
It is as follows. That is, the power supply layer 11 is connected to the first power supply path.
Bypass connection without connecting to turns 41 and 42
A second power supply pattern 45 provided between one end of the
It is electrically connected by via holes 53 and
Layer 12 between the first ground patterns 43 and 44
Are electrically connected by via holes 54 provided in
You. Next, the operation will be described. In FIG.
First high-frequency current Ib flowing from capacitor 3 to IC2
i1From the + side of the bypass capacitor 3
Turn 41, first power supply pattern via via hole 51
42, the power supply pin 21 of IC2, and the ground pin of IC2.
22, first ground pattern 43, via hole 5
4. First ground pattern 44, bypass capacitor
3 flows to the negative side. However, unlike the conventional example,
1 between the power capacitor 3 and the power supply pin 21 of the IC 2.
In the via hole 51 connecting the power supply patterns 41 and 42
Are not directly connected to the power supply layer 11, so that the first power supply
From pattern 42 to IC2,
The second high frequency wave going to the first ground pattern 43
Current Ibi2Does not flow. As a result, the printed circuit board
The electromagnetic wave noise radiated from it is reduced. Next, the second embodiment of the present invention
Example 2 will be described. FIG. 2 shows a second embodiment of the present invention.
Print the IC and bypass capacitor
When mounting on a different surface of the circuit board
(A) shows the IC and the bi-layer viewed from the top of the printed circuit board.
FIG. 4B is a plan view of a pass capacitor, and FIG.
A side sectional view along AA line, (c) is a printed circuit board.
Sectional view along line BB, (d) shown in (a)-(c)
Printed circuit board, IC and bypass capacitor
FIG. 3 is a circuit diagram showing a power supply pattern connection between them. The present invention
The differences are as follows. That is, Gran
Connected to the first ground patterns 43 and 44
Between the other end of the bypass capacitor 3
Via holes electrically connected to the second ground pattern 46
54, and the power supply layer 11 is connected to the first power supply.
The via holes 53 provided between the
It is a point that is connected pneumatically. Next, the operation will be described. In FIG.
First, the first current flowing from the bypass capacitor 3 to the IC 2
High-frequency current Ib i1Is the + side of the bypass capacitor 3
Via the first power supply pattern 41 and the via hole 53
The first power supply pattern 42, the power supply pin 21 of IC2,
C2 ground pin 22, first ground pattern 4
3, via hole 52, first ground pattern 44,
It flows to the minus side of the bypass capacitor 3. However, the conventional example
Unlike the ground capacitor of bypass capacitor 3 and IC2,
The first ground patterns 43 and 44 between the
The via hole 52 is connected directly to the ground layer 12.
The first power supply pattern 42 to IC2
Opposite, the first ground pattern 43 via IC2
Second high-frequency current Ib going toi2Does not flow. So
As a result, electromagnetic noise radiated from the printed circuit board
Decrease. Next, a third embodiment of the present invention will be described. Figure
3 shows an IC and a bypass capacitor according to a third embodiment of the present invention.
If the capacitors are mounted on the same printed circuit board
(A) shows the IC and the bus viewed from the top of the printed circuit board.
Plan view of the bypass capacitor, (b) is a printed circuit board
(C) is a printed circuit board, taken along a line AA of FIG.
Side sectional view along line BB of (a)-(c)
Printed circuit board and IC, bypass capacitor phase shown
It is a circuit diagram which shows the power supply pattern between them. Third embodiment
However, the difference from the first and second embodiments is that
Pass capacitor mounted on the same printed circuit board surface
Is the case. Its operation is the same as that of the first embodiment.
The first capacitor between the bypass capacitor 3 and the power supply pin 21 of the IC 2
The first power supply pattern 42 is directly connected to the power supply layer 11.
Because there is not, from the first power supply pattern 42 to IC2
And the second high-frequency current Ibi2Does not flow. As a result,
The electromagnetic noise radiated from the printed circuit board is reduced. I
Therefore, the first connecting the bypass capacitor and the IC
The second power supply is connected without connecting the power supply pattern to the power supply layer.
Connected to one end of bypass capacitor via pattern
The configuration or the first connecting the bypass capacitor and IC
Do not connect 1 ground pattern to the ground layer.
And bypass capacitor through the second ground pattern.
Connected to the other end of the power supply.
1 power supply pattern, IC power supply pin, IC ground pin
To the ground layer directly through the first ground pattern
The flowing second high-frequency current does not flow. As a result,
To reduce electromagnetic noise radiated from the circuit board.
it can.
【０００６】[0006]
【発明の効果】以上述べたように、本発明によれば、バ
イパスコンデンサとＩＣを接続する第１の電源パターン
を電源層に接続することなく、第２の電源パターンを介
してバイパスコンデンサの一端に接続した構成、あるい
はバイパスコンデンサとＩＣを接続する第１のグランド
パターンをグランド層に接続することなく、第２のグラ
ンドパターンを介してバイパスコンデンサの他端に接続
する構成としたので、電源層から直接第１の電源パター
ン、ＩＣの電源ピン、ＩＣのグランドピン、第１のグラ
ンドパターンを通って直接グランド層に流れる第２の高
周波電流は流れなくなるため、プリント回路基板から放
射する電磁波ノイズが減少するという効果がある。As described above, according to the present invention, without connecting the first power supply pattern connecting the bypass capacitor and the IC to the power supply layer, one end of the bypass capacitor is connected via the second power supply pattern. Or the first ground pattern connecting the bypass capacitor and the IC is connected to the other end of the bypass capacitor via the second ground pattern without being connected to the ground layer. The second high-frequency current flowing directly to the ground layer through the first power supply pattern, the power supply pin of the IC, the ground pin of the IC, and the first ground pattern stops flowing, so that the electromagnetic noise radiated from the printed circuit board is reduced. It has the effect of decreasing.
【図１】本発明の第１の実施例を示すＩＣとバイパスコ
ンデンサをそれぞれプリント回路基板の表面と裏面の異
なる面に実装した場合の例であって、（ａ）はプリント
回路基板上面から見たＩＣとバイパスコンデンサの平面
図、（ｂ）はプリント回路基板のＡ―Ａ線に沿う側断面
図、（ｃ）はプリント回路基板のＢ―Ｂ線に沿う側断面
図、（ｄ）は（ａ）〜（ｃ）に示したプリント回路基板
とＩＣ、バイパスコンデンサ相互間の電源パターン接続
を示す回路図である。FIGS. 1A and 1B show an example in which an IC and a bypass capacitor according to a first embodiment of the present invention are mounted on different surfaces of a printed circuit board, respectively, and FIG. (B) is a sectional side view of the printed circuit board taken along line AA, (c) is a side sectional view taken along line B-B of the printed circuit board, and (d) is a plan view of the printed circuit board. FIG. 4 is a circuit diagram showing a power supply pattern connection between the printed circuit board, the IC, and the bypass capacitor shown in FIGS.
【図２】本発明の第２の実施例を示すＩＣとバイパスコ
ンデンサをそれぞれプリント回路基板の表面と裏面の異
なる面に実装した場合の例であって、（ａ）はプリント
回路基板上面から見たＩＣとバイパスコンデンサの平面
図、（ｂ）はプリント回路基板のＡ―Ａ線に沿う側断面
図、（ｃ）はプリント回路基板のＢ―Ｂ線に沿う側断面
図、（ｄ）は（ａ）〜（ｃ）に示したプリント回路基板
とＩＣ、バイパスコンデンサ相互間の電源パターン接続
を示す回路図である。FIGS. 2A and 2B show an example in which an IC and a bypass capacitor according to a second embodiment of the present invention are mounted on different surfaces of the front and back surfaces of a printed circuit board, respectively. FIG. (B) is a sectional side view of the printed circuit board taken along line AA, (c) is a side sectional view taken along line B-B of the printed circuit board, and (d) is a plan view of the printed circuit board. FIG. 4 is a circuit diagram showing a power supply pattern connection between the printed circuit board, the IC, and the bypass capacitor shown in FIGS.
【図３】本発明の第３の実施例を示すＩＣとバイパスコ
ンデンサを同一のプリント回路基板面に実装した場合の
例であって、（ａ）はプリント回路基板上面から見たＩ
Ｃとバイパスコンデンサの平面図、（ｂ）はプリント回
路基板のＡ―Ａ線に沿う側断面図、（ｃ）はプリント回
路基板のＢ―Ｂ線に沿う側断面図、（ｄ）は（ａ）〜
（ｃ）に示したプリント回路基板とＩＣ、バイパスコン
デンサ相互間の電源パターン接続を示す回路図である。3A and 3B show an example in which an IC and a bypass capacitor according to a third embodiment of the present invention are mounted on the same printed circuit board surface. FIG.
C and a plan view of the bypass capacitor, (b) is a sectional side view of the printed circuit board taken along line AA, (c) is a sectional side view taken along line BB of the printed circuit board, and (d) is (a). ) ~
FIG. 3C is a circuit diagram showing a power supply pattern connection between the printed circuit board, the IC, and the bypass capacitor shown in FIG.
【図４】従来のＩＣとバイパスコンデンサをそれぞれプ
リント回路基板の表面と裏面の異なる面に実装した場合
であって、（ａ）はプリント回路基板上面から見たＩＣ
とバイパスコンデンサの平面図、（ｂ）はプリント回路
基板のＡ―Ａ線に沿う側断面図、（ｃ）はプリント回路
基板のＢ―Ｂ線に沿う側断面図、（ｄ）は（ａ）〜
（ｃ）に示したプリント回路基板とＩＣ、バイパスコン
デンサ相互間の電源パターン接続を示す回路図である。4A and 4B show a case where a conventional IC and a bypass capacitor are mounted on different surfaces of a printed circuit board from the front side and the back side, respectively. FIG.
And (b) is a side sectional view of the printed circuit board taken along line AA, (c) is a side sectional view taken along line BB of the printed circuit board, and (d) is (a). ~
FIG. 3C is a circuit diagram showing a power supply pattern connection between the printed circuit board, the IC, and the bypass capacitor shown in FIG.
【図５】従来のＩＣとバイパスコンデンサを同一のプリ
ント回路基板面に実装した場合であって、（ａ）はプリ
ント回路基板上面から見たＩＣとバイパスコンデンサの
平面図、（ｂ）はプリント回路基板のＡ―Ａ線に沿う側
断面図、（ｃ）はプリント回路基板のＢ―Ｂ線に沿う側
断面図、（ｄ）は：（ａ）〜（ｃ）に示したプリント回
路基板とＩＣ、バイパスコンデンサ相互間の電源パター
ン接続を示す回路図である。5A and 5B show a case where a conventional IC and a bypass capacitor are mounted on the same printed circuit board surface, wherein FIG. 5A is a plan view of the IC and the bypass capacitor viewed from the top of the printed circuit board, and FIG. Side sectional view of the printed circuit board taken along line AA, (c) is a side sectional view taken along line BB of the printed circuit board, and (d) is the printed circuit board and IC shown in (a) to (c). FIG. 3 is a circuit diagram showing a power supply pattern connection between bypass capacitors.
【符号の説明】 １：プリント回路基板 １０ａ〜１０ｃ：絶縁層 １１：電源層 １２：グランド層 ２：ＩＣ ２１：電源ピン ２２：グランドピン ３：バイパスコンデンサ ４１、４２：第１の電源パターン ４３、４４：第１のグランドパターン ４５：第２の電源パターン ４６：第２のグランドパターン ５１：ビアホール（電源層に接続せず） ５２：ビアホール（グランド層に接続せず） ５３：ビアホール（電源層に接続） ５４：ビアホール（グランド層に接続） Ｉｂi1：第１の高周波電流 Ｉｂi2：第２の高周波電流DESCRIPTION OF SYMBOLS 1: Printed circuit boards 10a to 10c: insulating layer 11: power supply layer 12: ground layer 2: IC 21: power supply pin 22: ground pin 3: bypass capacitor 41, 42: first power supply pattern 43, 44: First ground pattern 45: Second power pattern 46: Second ground pattern 51: Via hole (not connected to the power layer) 52: Via hole (not connected to the ground layer) 53: Via hole (not connected to the power layer) Connection) 54: Via hole (connected to ground layer) Ib i1 : First high-frequency current Ib i2 : Second high-frequency current
フロントページの続き Ｆターム(参考） 5E317 AA24 BB01 BB11 CD34 GG11 5E338 AA03 BB02 BB12 BB25 BB75 CC04 CC06 CD01 EE13 Continued on the front page F term (reference) 5E317 AA24 BB01 BB11 CD34 GG11 5E338 AA03 BB02 BB12 BB25 BB75 CC04 CC06 CD01 EE13
Claims (2)
ランド層よりなるプリント回路基板と、前記プリント回
路基板の一方の面に実装された高速ＩＣなどからなる電
子回路部品と、前記電子回路部品の電源ピン並びにグラ
ンドピンの両端子のそれぞれに接続され且つ前記電源層
と前記グランド層から供給される電流を流すための第１
の電源パターンと第１のグランドパターンよりなる配線
パターンと、前記配線パターンに接続されると共に前記
電子回路部品と同一のプリント回路基板面に実装され、
若しくは前記プリント回路基板の他方の面に実装された
バイパスコンデンサと、を備えた電子回路部品の電源パ
ターン接続構造において、 前記電源層は、前記バイパスコンデンサの一端との間に
設けた第２の電源パターンと電気的にビアホールで接続
してあり、前記グランド層は、前記第１のグランドパタ
ーンと電気的にビアホールで接続してあることを特徴と
する電子回路部品の電源パターン接続構造。A printed circuit board comprising a power supply layer and a ground layer laminated between a plurality of insulating layers; an electronic circuit component such as a high-speed IC mounted on one surface of the printed circuit board; A first terminal connected to each of the power supply pin and the ground pin of the electronic circuit component for flowing a current supplied from the power supply layer and the ground layer;
A power supply pattern and a first ground pattern, and a wiring pattern connected to the wiring pattern and mounted on the same printed circuit board surface as the electronic circuit component;
Or a bypass capacitor mounted on the other surface of the printed circuit board, wherein the power supply layer includes a second power supply provided between one end of the bypass capacitor and the power supply layer. A power pattern connecting structure for an electronic circuit component, wherein the structure is electrically connected to a pattern via a via hole, and the ground layer is electrically connected to the first ground pattern via a via hole.
ランド層よりなるプリント回路基板と、前記プリント回
路基板の一方の面に実装された高速ＩＣなどからなる電
子回路部品と、前記電子回路部品の電源ピン並びにグラ
ンドピンの両端子のそれぞれに接続され且つ前記電源層
と前記グランド層から供給される電流を流すための第１
の電源パターンと第１のグランドパターンよりなる配線
パターンと、前記配線パターンに接続されると共に前記
電子回路部品と同一のプリント回路基板面に実装され、
若しくは前記プリント回路基板の他方の面に実装された
バイパスコンデンサと、を備えた電子回路部品の電源パ
ターン接続構造において、 前記グランド層は、前記バイパスコンデンサの他端との
間に設けた第２のグランドパターンと電気的にビアホー
ルで接続してあり、前記電源層は、前記第１の電源パタ
ーンと電気的にビアホールで接続してあることを特徴と
する電子回路部品の電源パターン接続構造。2. A printed circuit board comprising a power supply layer and a ground layer laminated between a plurality of insulating layers; an electronic circuit component such as a high-speed IC mounted on one surface of the printed circuit board; A first terminal connected to each of the power supply pin and the ground pin of the electronic circuit component for flowing a current supplied from the power supply layer and the ground layer;
A power supply pattern and a first ground pattern, and a wiring pattern connected to the wiring pattern and mounted on the same printed circuit board surface as the electronic circuit component;
Or a bypass capacitor mounted on the other surface of the printed circuit board; and a power supply pattern connection structure for an electronic circuit component, comprising: a second layer provided between the other end of the bypass capacitor and the ground layer. A power supply pattern connection structure for an electronic circuit component, wherein the power supply layer is electrically connected to a ground pattern via a via hole, and the power supply layer is electrically connected to the first power supply pattern via a via hole.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10331095A JP2000156548A (en) | 1998-11-20 | 1998-11-20 | Power supply pattern connecting structure of electronic circuit parts |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10331095A JP2000156548A (en) | 1998-11-20 | 1998-11-20 | Power supply pattern connecting structure of electronic circuit parts |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156548A true JP2000156548A (en) | 2000-06-06 |
Family
ID=18239809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10331095A Pending JP2000156548A (en) | 1998-11-20 | 1998-11-20 | Power supply pattern connecting structure of electronic circuit parts |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156548A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437435A (en) * | 2010-06-28 | 2012-05-02 | 株式会社村田制作所 | Module |
| US9513333B2 (en) | 2013-09-12 | 2016-12-06 | Samsung Electronics Co., Ltd. | Test interface board and test system including the same |
-
1998
- 1998-11-20 JP JP10331095A patent/JP2000156548A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102437435A (en) * | 2010-06-28 | 2012-05-02 | 株式会社村田制作所 | Module |
| CN102437435B (en) * | 2010-06-28 | 2014-07-09 | 株式会社村田制作所 | Module comprising baseplate equipped with IC |
| US9513333B2 (en) | 2013-09-12 | 2016-12-06 | Samsung Electronics Co., Ltd. | Test interface board and test system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364967B1 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| US6621012B2 (en) | Insertion of electrical component within a via of a printed circuit board | |
| JP3206561B2 (en) | Multilayer wiring board | |
| US11096277B2 (en) | Printed circuit board shielding and power distribution via edge plating | |
| JP2002158420A (en) | Method for connecting power supply line and signal line of printed board, and electric apparatus | |
| JPH11233951A (en) | Printed wiring board | |
| JP2000156548A (en) | Power supply pattern connecting structure of electronic circuit parts | |
| WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
| JP2642922B2 (en) | Printed wiring board | |
| JPS63170988A (en) | Hybrid integrated circuit | |
| JP2001015885A (en) | High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same | |
| JP2000091785A (en) | Power-supply-pattern-connection structure of electronic circuit component | |
| JPH0346517Y2 (en) | ||
| JPH0555719A (en) | Circuit board | |
| JP2000151306A (en) | Semiconductor device | |
| JPS5810369Y2 (en) | multilayer wiring board | |
| JPH01290283A (en) | Thick film printed board for hybrid integrated circuit | |
| JP2631641B2 (en) | Printed wiring board | |
| JP2519616Y2 (en) | Printed circuit board through hole structure | |
| JP2739311B2 (en) | Wiring board | |
| JPH06204638A (en) | Printed board | |
| JPH10163582A (en) | Printed board for reflow soldering | |
| JPH11121928A (en) | Multilayered wiring board | |
| JPH08204341A (en) | Printed board built-in type bypass capacitor | |
| JPH0471296A (en) | Printed-wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040310 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080402 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |