JP2000151115A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JP2000151115A
JP2000151115A JP10323463A JP32346398A JP2000151115A JP 2000151115 A JP2000151115 A JP 2000151115A JP 10323463 A JP10323463 A JP 10323463A JP 32346398 A JP32346398 A JP 32346398A JP 2000151115 A JP2000151115 A JP 2000151115A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
circuit components
insulating layer
impedances
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10323463A
Other languages
Japanese (ja)
Inventor
Yoshinaga Torii
嘉良 鳥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10323463A priority Critical patent/JP2000151115A/en
Publication of JP2000151115A publication Critical patent/JP2000151115A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board that can constitute circuits with excellent characteristics and high density in mounting at a low cost. SOLUTION: Since a capacitance element 22 for matching impedances of circuit parts 24, 25 is constituted by an insulating layer of a printed wiring board 11 itself and copper foils opposed to the insulating layer, no electrical part is required for matching the impedances. Furthermore, since the electrical characteristics of the capacitance element 22 are accurately determined by the material of the insulating layer and the area of the copper foils 13, 14, the impedances can be accurately matched with a small number of capacitance elements 22.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願の発明は、回路部品を搭
載して回路を構成するためのプリント配線板に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board for mounting a circuit component to form a circuit.

【0002】[0002]

【従来の技術】回路部品をプリント配線板に搭載して配
線で接続しても、信号の送り側の回路部品のインピーダ
ンスと信号の受け側の回路部品のインピーダンスとが整
合していなければ、不要輻射等が生じて、特性の優れた
回路を構成することができない。特に、アナログ回路に
比べて信号の伝達速度が速いデジタル回路ではインピー
ダンスの不整合による影響が大きい。
2. Description of the Related Art Even if circuit components are mounted on a printed wiring board and connected by wiring, it is unnecessary if the impedance of the circuit component on the signal sending side and the impedance of the circuit component on the signal receiving side do not match. Radiation or the like occurs, and a circuit having excellent characteristics cannot be formed. In particular, a digital circuit having a higher signal transmission speed than an analog circuit has a large effect due to impedance mismatch.

【0003】例えば、ビデオ信号処理用のアナログ回路
では周波数が最大でも10MHz程度であるが、デジタ
ル回路では周波数が100MHz以上であり、インピー
ダンスの不整合による影響を無視することができない。
このため、従来のプリント配線板では、誘導素子と容量
素子とを含むフィルタ等の電気部品を付加的に搭載する
ことによって、搭載した回路部品のインピーダンス同士
を整合させていた。
For example, in an analog circuit for video signal processing, the frequency is at most about 10 MHz, but in a digital circuit, the frequency is 100 MHz or more, so that the influence of impedance mismatch cannot be ignored.
For this reason, in the conventional printed wiring board, the impedance of the mounted circuit components has been matched by additionally mounting electric components such as a filter including an inductive element and a capacitive element.

【0004】[0004]

【発明が解決しようとする課題】ところが、インピーダ
ンスの整合のために必要な容量素子の容量が数pFにし
か過ぎないにも拘らず、半田付けによって電気部品を搭
載すると半田の付着具合によってもこの電気部品の浮遊
容量等の電気的特性が変動する。このため、従来のプリ
ント配線板では、搭載した回路部品のインピーダンス同
士を正確に整合させることが困難で、変動した電気的特
性を補償するために更に追加的に電気部品を搭載する必
要もあった。
However, despite the fact that the capacitance of the capacitive element required for impedance matching is only a few pF, when an electric component is mounted by soldering, this may also be affected by the degree of solder adhesion. Electric characteristics such as stray capacitance of electric components fluctuate. For this reason, in the conventional printed wiring board, it is difficult to accurately match the impedances of the mounted circuit components, and it is necessary to mount additional electrical components to compensate for the changed electrical characteristics. .

【0005】つまり、従来のプリント配線板では、特性
が優れており実装密度も高い回路を低コストで構成する
ことが困難であった。従って、本願の発明は、特性が優
れており実装密度も高い回路を低コストで構成すること
ができるプリント配線板を提供することを目的としてい
る。
That is, in the conventional printed wiring board, it has been difficult to construct a circuit having excellent characteristics and high mounting density at low cost. Accordingly, an object of the invention of the present application is to provide a printed wiring board capable of forming a circuit having excellent characteristics and high mounting density at low cost.

【0006】[0006]

【課題を解決するための手段】請求項1に係るプリント
配線板では、搭載されるべき回路部品同士を接続するた
めの配線に接続されていて、回路部品のインピーダンス
同士を整合させるための容量素子が、プリント配線板自
体の絶縁層とこの絶縁層を介して対向している導電層と
で構成されている。このため、搭載されるべき回路部品
以外にこれらの回路部品のインピーダンス同士を整合さ
せるための別個の電気部品を搭載する必要がない。
According to a first aspect of the present invention, there is provided a printed wiring board, wherein a capacitive element is connected to a wiring for connecting circuit components to be mounted, and matches impedances of the circuit components. Are composed of an insulating layer of the printed wiring board itself and a conductive layer facing through the insulating layer. Therefore, there is no need to mount a separate electric component for matching the impedance of these circuit components other than the circuit component to be mounted.

【0007】しかも、半田付けによって電気部品を搭載
すると半田の付着具合によってもこの電気部品の浮遊容
量等の電気的特性が変動するが、プリント配線板自体の
絶縁層とこの絶縁層を介して対向している導電層とで構
成されている容量素子の電気的特性は絶縁層の材料と導
電層の面積とで正確に決定される。このため、搭載され
るべき回路部品のインピーダンス同士を少数の容量素子
で正確に整合させることができる。
Moreover, when an electrical component is mounted by soldering, the electrical characteristics such as the stray capacitance of the electrical component fluctuate depending on the degree of adhesion of the solder. The electrical characteristics of the capacitor composed of the conductive layer formed are determined accurately by the material of the insulating layer and the area of the conductive layer. Therefore, the impedances of the circuit components to be mounted can be accurately matched with a small number of capacitive elements.

【0008】請求項2に係るプリント配線板では、搭載
されるべき回路部品同士を接続するための配線を形成し
ている導電層と、搭載されるべき回路部品のインピーダ
ンス同士を整合させるための容量素子を構成している導
電層とが、互いに異なる層である。このため、搭載され
るべき回路部品同士を接続するための配線とこれらの回
路部品のインピーダンス同士を整合させるための容量素
子とを立体的に配置することができる。
In the printed wiring board according to the second aspect, a conductive layer forming wiring for connecting circuit components to be mounted and a capacitor for matching impedances of the circuit components to be mounted. The conductive layers constituting the element are different from each other. For this reason, the wiring for connecting the circuit components to be mounted and the capacitance element for matching the impedances of these circuit components can be three-dimensionally arranged.

【0009】請求項3に係るプリント配線板では、搭載
されるべき回路部品がデジタル回路部品であり、アナロ
グ回路に比べて信号の伝達速度が速いデジタル回路では
インピーダンスの不整合による影響が大きい。しかし、
プリント配線板自体の絶縁層とこの絶縁層を介して対向
している導電層とで構成されている容量素子によって、
デジタル回路部品のインピーダンス同士を正確に整合さ
せることができる。
In the printed wiring board according to the third aspect, the circuit components to be mounted are digital circuit components, and a digital circuit having a higher signal transmission speed than an analog circuit is greatly affected by impedance mismatch. But,
By the capacitive element composed of the insulating layer of the printed wiring board itself and the conductive layer facing through the insulating layer,
The impedances of the digital circuit components can be accurately matched.

【0010】[0010]

【発明の実施の形態】以下、4層プリント配線板に適用
した本願の発明の一実施形態を、図1、2を参照しなが
ら説明する。図1が本実施形態を示しているが、本実施
形態の説明に先立って、本願の発明の基本概念を、図2
を参照しながら説明する。図2は、4層プリント配線板
を示している。即ち、このプリント配線板11では、4
層の銅箔層12〜15がフェノール樹脂等から成る絶縁
層16〜18を介して順次に積層されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention applied to a four-layer printed wiring board will be described below with reference to FIGS. FIG. 1 shows the present embodiment. Before describing the present embodiment, the basic concept of the present invention is described with reference to FIG.
This will be described with reference to FIG. FIG. 2 shows a four-layer printed wiring board. That is, in this printed wiring board 11, 4
The copper foil layers 12 to 15 are sequentially laminated via insulating layers 16 to 18 made of phenol resin or the like.

【0011】従って、銅箔層12、絶縁層16及び銅箔
層13による浮遊容量によって一つの容量素子21が構
成されており、銅箔層13、絶縁層17及び銅箔層14
による浮遊容量によって別の容量素子22が構成されて
おり、銅箔層14、絶縁層18及び銅箔層15による浮
遊容量によって更に別の容量素子23が構成されてい
る。
Accordingly, one capacitance element 21 is constituted by the stray capacitance of the copper foil layer 12, the insulating layer 16 and the copper foil layer 13, and the copper foil layer 13, the insulating layer 17 and the copper foil layer 14
Another capacitance element 22 is constituted by the stray capacitance due to the above, and another capacitance element 23 is constituted by the stray capacitance due to the copper foil layer 14, the insulating layer 18 and the copper foil layer 15.

【0012】次に、本実施形態を説明する。図1に示す
様に、本実施形態のプリント配線板11では、銅箔層1
2が配線のパターンに加工されており、この銅箔層12
の両端部にデジタル回路部品24、25が夫々半田付け
されて接続されている。容量素子22がビアホール26
を介して銅箔層12に接続されると共にビアホール27
を介して銅箔層15に接続されている。
Next, this embodiment will be described. As shown in FIG. 1, in the printed wiring board 11 of the present embodiment, the copper foil layer 1
2 is processed into a wiring pattern.
The digital circuit components 24 and 25 are connected to both ends of each by soldering. Capacitive element 22 is via hole 26
Connected to the copper foil layer 12 via the
Is connected to the copper foil layer 15 via the.

【0013】容量素子22はデジタル回路部品24、2
5のインピーダンス同士を整合させるために用いられて
おり、インピーダンスの整合に必要な容量を容量素子2
2が有する様に銅箔層13、14が容量素子22の両方
の電極のパターンに加工されている。なお、デジタル回
路部品24、25のインピーダンス同士を整合させるた
めに、一方の電極が配線と同様に銅箔層12で形成され
ている容量素子21を用いることも可能である。
The capacitive element 22 includes digital circuit components 24, 2
5 are used to match the impedances of each other.
2, the copper foil layers 13 and 14 are processed into patterns of both electrodes of the capacitor 22. Note that in order to match the impedances of the digital circuit components 24 and 25, it is also possible to use a capacitor element 21 in which one electrode is formed of the copper foil layer 12 similarly to the wiring.

【0014】しかし、プリント配線板では、実装の高密
度化や回路部品の最適配置等のために配線の幅が狭く且
つその長さも短くなってきており、デジタル回路部品2
4、25同士を接続する配線と容量素子21とを平面的
に配置することが容易ではなくなってきている。これに
対して、本実施形態のプリント配線板11では、デジタ
ル回路部品24、25同士を接続する配線と容量素子2
2の両方の電極とが互いに異なる銅箔層12、13、1
4で形成されているので、これらの配線と容量素子22
とが立体的に配置されていて、これらを容易に配置する
ことができる。
However, in the printed wiring board, the wiring width is becoming narrower and shorter in order to increase the mounting density and optimize the arrangement of circuit components.
It is becoming difficult to arrange the wiring connecting the elements 4 and 25 and the capacitor 21 in a plane. On the other hand, in the printed wiring board 11 of the present embodiment, the wiring connecting the digital circuit components 24 and 25 and the capacitor 2
2 are different from each other in the copper foil layers 12, 13, 1
4, these wirings and the capacitor 22
Are three-dimensionally arranged, and these can be easily arranged.

【0015】なお、以上の実施形態のプリント配線板1
1にはデジタル回路部品24、25が搭載されている
が、デジタル回路部品24、25の代わりにアナログ回
路部品が搭載されていてもよく、デジタル回路部品2
4、25とアナログ回路部品とが混載されていてもよ
い。また、以上の実施形態は4層プリント配線板に本願
の発明を適用したものであるが、本願の発明は4層以外
のプリント配線板にも適用することができる。
The printed wiring board 1 of the above embodiment
Although digital circuit components 24 and 25 are mounted on 1, analog circuit components may be mounted instead of digital circuit components 24 and 25, and digital circuit components 2 and 25 may be mounted.
4, 25 and analog circuit components may be mixedly mounted. In the above embodiments, the invention of the present application is applied to a four-layer printed wiring board, but the invention of the present application can also be applied to printed wiring boards other than four layers.

【0016】[0016]

【発明の効果】請求項1に係るプリント配線板では、搭
載されるべき回路部品以外にこれらの回路部品のインピ
ーダンス同士を整合させるための別個の電気部品を搭載
する必要がなく、しかも、搭載されるべき回路部品のイ
ンピーダンス同士を少数の容量素子で正確に整合させる
ことができるので、特性が優れており実装密度も高い回
路を低コストで構成することができる。
In the printed wiring board according to the first aspect, it is not necessary to mount a separate electric component for matching impedances of these circuit components other than the circuit component to be mounted, and moreover, it is mounted. Since the impedance of the circuit components to be matched can be accurately matched with a small number of capacitance elements, a circuit having excellent characteristics and high mounting density can be formed at low cost.

【0017】請求項2に係るプリント配線板では、搭載
されるべき回路部品同士を接続するための配線とこれら
の回路部品のインピーダンス同士を整合させるための容
量素子とを立体的に配置することができるので、実装密
度が更に高い回路を構成することができる。
In the printed wiring board according to the second aspect, the wiring for connecting the circuit components to be mounted and the capacitance element for matching the impedance of these circuit components can be three-dimensionally arranged. Therefore, a circuit with a higher mounting density can be configured.

【0018】請求項3に係るプリント配線板では、デジ
タル回路部品のインピーダンス同士を正確に整合させる
ことができるので、特性の優れたデジタル回路を構成す
ることができる。
In the printed wiring board according to the third aspect, since the impedances of the digital circuit components can be accurately matched, a digital circuit having excellent characteristics can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願の発明の一実施形態の模式的な斜視図であ
る。
FIG. 1 is a schematic perspective view of an embodiment of the present invention.

【図2】本願の発明を適用し得る4層プリント配線板の
分解斜視図である。
FIG. 2 is an exploded perspective view of a four-layer printed wiring board to which the present invention can be applied.

【符号の説明】[Explanation of symbols]

11…プリント配線板、12〜15…銅箔層(導電
層)、16〜18…絶縁層、21〜23…容量素子、2
4、25…デジタル回路部品(回路部品)
DESCRIPTION OF SYMBOLS 11 ... Printed wiring board, 12-15 ... Copper foil layer (conductive layer), 16-18 ... Insulating layer, 21-23 ... Capacitance element, 2
4, 25 ... Digital circuit parts (circuit parts)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁層を介して順次に積層されている複
数層の導電層と、前記導電層で形成されていて、搭載さ
れるべき回路部品同士を接続するための配線と、前記絶
縁層とこの絶縁層を介して対向している前記導電層とで
構成されており前記配線に接続されていて、前記回路部
品のインピーダンス同士を整合させるための容量素子と
を具備するプリント配線板。
1. A plurality of conductive layers sequentially laminated via an insulating layer, wiring formed of the conductive layer and connecting circuit components to be mounted, and the insulating layer A printed wiring board, comprising: a conductive element facing the conductive layer, the conductive layer being opposed to the conductive layer via the insulating layer, and connected to the wiring, and having a capacitance element for matching impedances of the circuit components.
【請求項2】 前記配線を形成している前記導電層と前
記容量素子を構成している前記導電層とが互いに異なる
層である請求項1記載のプリント配線板。
2. The printed wiring board according to claim 1, wherein said conductive layer forming said wiring and said conductive layer forming said capacitance element are different from each other.
【請求項3】 前記回路部品がデジタル回路部品である
請求項1記載のプリント配線板。
3. The printed wiring board according to claim 1, wherein said circuit component is a digital circuit component.
JP10323463A 1998-11-13 1998-11-13 Printed wiring board Pending JP2000151115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10323463A JP2000151115A (en) 1998-11-13 1998-11-13 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10323463A JP2000151115A (en) 1998-11-13 1998-11-13 Printed wiring board

Publications (1)

Publication Number Publication Date
JP2000151115A true JP2000151115A (en) 2000-05-30

Family

ID=18154974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10323463A Pending JP2000151115A (en) 1998-11-13 1998-11-13 Printed wiring board

Country Status (1)

Country Link
JP (1) JP2000151115A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104013B2 (en) 2008-05-13 2012-01-24 Renesas Electronics Corporation Design method of semiconductor package substrate to cancel a reflected wave

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8104013B2 (en) 2008-05-13 2012-01-24 Renesas Electronics Corporation Design method of semiconductor package substrate to cancel a reflected wave

Similar Documents

Publication Publication Date Title
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
US5590016A (en) Multilayer through type capacitor array
KR100726458B1 (en) Printed circuit board assembly
KR20070108258A (en) Printed wiring board
US20070202307A1 (en) Rigid flexible printed circuit board having openings
US6995629B2 (en) Center-tap termination circuit and printed circuit board having the same
US8227699B2 (en) Printed circuit board
US6181571B1 (en) Printed-wiring board and electronic device having the same wiring board
JPH07161568A (en) Multilayer capacitor array
JP2000151115A (en) Printed wiring board
JP2846803B2 (en) Multilayer wiring board
JP2004104420A (en) Signal transmission circuit and electronic equipment
JP3782577B2 (en) Multilayer printed wiring board and electronic apparatus provided with the wiring board
JPH0720943Y2 (en) Multilayer printed wiring board
JPH07183627A (en) Printed circuit board
JP2000164999A (en) Printed circuit board
JPH0291987A (en) Printed wiring board
JPH0951208A (en) Multi-layer board
JP2500155B2 (en) Multilayer circuit board
JPH06152137A (en) Multilayer printed circuit board structure
JP3591894B2 (en) Multilayer printed circuit board
JPH0462801A (en) Chip-type electronic parts
JP2003338680A (en) High frequency module mounting structure
JPH04340796A (en) Printed circuit board
JP2024131992A (en) Wiring board switching device and switching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080522